CN108170618A - 基于rs485总线的缓存结构及其软件控制方法 - Google Patents

基于rs485总线的缓存结构及其软件控制方法 Download PDF

Info

Publication number
CN108170618A
CN108170618A CN201711465193.8A CN201711465193A CN108170618A CN 108170618 A CN108170618 A CN 108170618A CN 201711465193 A CN201711465193 A CN 201711465193A CN 108170618 A CN108170618 A CN 108170618A
Authority
CN
China
Prior art keywords
data
processing module
module
bus
ram memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201711465193.8A
Other languages
English (en)
Inventor
刘琦
张军
谢勇
黄艳杰
毛开全
刘浩川
姜建军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Schneider Wingoal Tianjin Electric Equipment Co Ltd
Original Assignee
Schneider Wingoal Tianjin Electric Equipment Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Schneider Wingoal Tianjin Electric Equipment Co Ltd filed Critical Schneider Wingoal Tianjin Electric Equipment Co Ltd
Priority to CN201711465193.8A priority Critical patent/CN108170618A/zh
Publication of CN108170618A publication Critical patent/CN108170618A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0002—Serial port, e.g. RS232C
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/38—Universal adapter
    • G06F2213/3852—Converter between protocols

Abstract

本发明提供了一种基于RS485总线的缓存结构，用于下位机与上位机之间的数据通信，包括总线缓存处理模块和堆栈模块，所述总线缓存处理模块的输入端与下位机之间通过RS485数据总线连接，总线缓存处理模块的输出端与上位机之间通过堆栈模块连接。所述总线缓存处理模块包括数据处理模块和与其信号连接的RS485收发模块、供电电源模块和人机交互模块，所述堆栈模块为RAM存储模块，所述RAM存储模块与数据处理模块信号连接。具有以下优势：能够同时对上位机与下位机进行数据通信，具有数据处理能力，能够进行处理逻辑判断功能，硬件结构简单，易于实现，能够适用于大数据量传输的场合。

Description

基于RS485总线的缓存结构及其软件控制方法
技术领域
本发明属于数字信号处理技术领域，尤其是涉及一种基于RS485总线的缓存结构及其软件控制方法。
背景技术
随着现代社会经济的发展，各种互联设备的不断出现。传统的点对点式的模拟信号传输方式不断的过渡到数字总线式结构。传统的RS485数字总线结构以其结构简单成本低廉，获得了大量的使用。
但是在实际使用过程中，尤其是在高实时性、大实时数据量的场合，RS485结构面对以CAN总线为首的主动优先上传机制总线结构，已经没有任何优势。但是如果将原有的下位机进行总线系统的更换，会造成巨大的浪费。
现有的大量中继处理模块和透传处理模块不具有数据逻辑处理能力，大数据量上传时候出现上位机总线占用的问题。其次，由于，单片机系统的硬件机制决定了，其在任意一个时刻不能够同时处理接收数据和发送数据。
发明内容
有鉴于此，本发明旨在提出一种基于RS485总线的缓存结构及其软件控制方法，能够同时对上位机与下位机进行通信。
为达到上述目的，本发明的技术方案是这样实现的：
一种基于RS485总线的缓存结构，用于下位机与上位机之间的数据通信，包括总线缓存处理模块和堆栈模块，所述总线缓存处理模块的输入端与下位机之间通过RS485数据总线连接，总线缓存处理模块的输出端与上位机之间通过堆栈模块连接。
进一步的，所述总线缓存处理模块包括数据处理模块和与其信号连接的RS485收发模块、供电电源模块和人机交互模块，所述堆栈模块为RAM存储模块，所述RAM存储模块与数据处理模块信号连接。
上述基于RS485总线的缓存结构的软件控制方法，包括按顺序执行的下列步骤：
步骤一，设备初始化；
步骤二，接受通信口上传的数据；
步骤三，进行数据的分析处理；
步骤四，判断数据总线是否被占用，并进行相应处理；
步骤五，将数据存储入RAM存储模块，等待上位机从RAM存储模块中读取相应存储数据。
相对于现有技术，本发明所述缓存结构及其软件控制方法均具有以下优势：
1)能够同时对上位机与下位机进行数据通信。
2)具有数据处理能力，能够进行处理逻辑判断功能。
3)硬件结构简单，易于实现。
4)能够适用于大数据量传输的场合。
附图说明
构成本发明的一部分的附图用来提供对本发明的进一步理解，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：
图1为本发明实施例的系统接线图；
图2为本发明实施例的硬件框图；
图3为本发明实施例的软件流程图。
具体实施方式
需要说明的是，在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互组合。
下面将参考附图并结合实施例来详细说明本发明。
如图1所示，一种基于RS485总线的缓存结构，用于下位机与上位机之间的数据通信，包括总线缓存处理模块和堆栈模块，所述总线缓存处理模块的输入端与下位机之间通过RS485数据总线连接，总线缓存处理模块的输出端与上位机之间通过堆栈模块连接。
如图2所示，所述总线缓存处理模块包括数据处理模块和与其信号连接的RS485收发模块、供电电源模块和人机交互模块，所述堆栈模块为RAM存储模块，所述RAM存储模块与数据处理模块信号连接。
所述RS485收发模块，主要作用为通过RS485差分总线接收和发送MODBUS协议的格式的数据，并将其转换成普通单片机能够接收的数据，并发送给数据处理模块；
所述供电电源模块，主要作用为通过电源变换芯片将交流或者高压直流电平转换成单片机系统能够使用的3.3V电平，从而使整个系统能够维持正常的工作；
所述数据处理模块，主要作用为接收所述RS485收发模块传送的数据，按照已有的判断逻辑进行数据的分析与整理，从中挑选出有用的数据，进行上传至RAM存储模块；本实施例的数据处理模块为单片机实现；
所述人机交互模块，主要作用为可以通过此模块帮助使用者制定相应的判断逻辑。
所述RAM存储模块，主要作用为存储数据处理模块的数据，并在总线空闲时，允许上位机将数据处理模块存储的数据读取至上位机。
如图3所示，上述基于RS485总线的缓存结构的软件控制方法，包括按顺序执行的下列步骤：
步骤一，设备初始化阶段：数据处理模块首先对本结构的硬件进行上电初始化和相关硬件自检，将一些器件设置为需要的状态；
步骤二，接受通信口上传的数据阶段：数据处理模块接受所述RS485收发模块上传的数据；
步骤三，进行数据的分析处理阶段：通过对步骤二接收的数据进行一定的分析处理，得出对应的有效信号；
步骤四，判断数据总线是否被占用阶段：通过相应的硬件管脚状态判断与RAM存储模块连接的RAM总线是否被占用，如果被占用，则继续转入步骤二；若没有被占用，则进入下一个步骤五；
步骤五，将存储后的数据存储到相应RAM区域阶段：按照先后顺序将数据存储入RAM存储模块，当相应的RAM存储模块数据总线占用硬件标志位指示总线未被占用时，上位机即可以从RAM存储模块中读取相应存储数据，同时将已读取的数据进行擦除操作，本流程至此结束。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (3)

1.一种基于RS485总线的缓存结构，用于下位机与上位机之间的数据通信，其特征在于：包括总线缓存处理模块和堆栈模块，所述总线缓存处理模块的输入端与下位机之间通过RS485数据总线连接，总线缓存处理模块的输出端与上位机之间通过堆栈模块连接。
2.根据权利要求1所述的基于RS485总线的缓存结构，其特征在于：所述总线缓存处理模块包括RS485收发模块、供电电源模块、数据处理模块和人机交互模块，所述堆栈模块为RAM存储模块；
所述RS485收发模块通过RS485差分总线接收和发送MODBUS协议的格式的数据，并将其转换成普通单片机能够接收的数据，并发送给数据处理模块；
所述供电电源模块通过电源变换芯片将交流或者高压直流电平转换成单片机系统能够使用的3.3V电平为整个缓存结构供电；
所述数据处理模块接收所述RS485收发模块传送的数据，按照已有的判断逻辑进行数据的分析与整理，从中挑选出有用的数据，进行上传至RAM存储模块；
所述人机交互模块用于向所述数据处理模块输入相应的判断逻辑；
所述RAM存储模块用于存储数据处理模块上传的数据，并在总线空闲时，允许上位机将存储的数据读取至上位机。
3.权利要求2所述的基于RS485总线的缓存结构的软件控制方法，包括按顺序执行的下列步骤：
步骤一，设备初始化；
步骤二，数据处理模块接受所述RS485收发模块上传的数据；
步骤三，对步骤二接收的数据进行一定的分析处理，得出对应的有效信号；
步骤四，通过相应的硬件管脚状态判断与RAM存储模块连接的RAM总线是否被占用，如果被占用，则继续转入步骤二；若没有被占用，则进入下一个步骤五；
步骤五，按照先后顺序将数据存储入RAM存储模块，当相应的RAM存储模块数据总线占用硬件标志位指示总线未被占用时，上位机从RAM存储模块中读取相应存储数据，同时将已读取的数据进行擦除操作。
CN201711465193.8A 2017-12-28 2017-12-28 基于rs485总线的缓存结构及其软件控制方法 Pending CN108170618A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711465193.8A CN108170618A (zh) 2017-12-28 2017-12-28 基于rs485总线的缓存结构及其软件控制方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711465193.8A CN108170618A (zh) 2017-12-28 2017-12-28 基于rs485总线的缓存结构及其软件控制方法

Publications (1)

Publication Number Publication Date
CN108170618A true CN108170618A (zh) 2018-06-15

Family

ID=62519336

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711465193.8A Pending CN108170618A (zh) 2017-12-28 2017-12-28 基于rs485总线的缓存结构及其软件控制方法

Country Status (1)

Country Link
CN (1) CN108170618A (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1622069A (zh) * 2004-12-31 2005-06-01 北京中星微电子有限公司 实现多个主动装置对单一总线上从动装置进行存取的设备
EP2219116A1 (de) * 2009-02-13 2010-08-18 Abb Ag Kommunikationsmodul für ein Automatisierungssystem
CN102750249A (zh) * 2012-06-27 2012-10-24 中国科学院声学研究所 上位机与下位机通信的方法、装置及系统
CN102891795A (zh) * 2012-10-11 2013-01-23 上海金自天正信息技术有限公司 一种工业安全通信网关
CN102969796A (zh) * 2012-12-10 2013-03-13 电子科技大学 一种农网近实时电量监测与调度管理系统
CN103916312A (zh) * 2014-04-25 2014-07-09 集美大学 船用数据采集网关和数据采集方法
CN104935665A (zh) * 2015-06-23 2015-09-23 成都华气厚普电子技术有限公司 一种并行数据通讯中间设备及并行数据通讯方法
CN105357077A (zh) * 2015-11-24 2016-02-24 上海斐讯数据通信技术有限公司 多设备的串口数据处理装置及方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1622069A (zh) * 2004-12-31 2005-06-01 北京中星微电子有限公司 实现多个主动装置对单一总线上从动装置进行存取的设备
EP2219116A1 (de) * 2009-02-13 2010-08-18 Abb Ag Kommunikationsmodul für ein Automatisierungssystem
CN102750249A (zh) * 2012-06-27 2012-10-24 中国科学院声学研究所 上位机与下位机通信的方法、装置及系统
CN102891795A (zh) * 2012-10-11 2013-01-23 上海金自天正信息技术有限公司 一种工业安全通信网关
CN102969796A (zh) * 2012-12-10 2013-03-13 电子科技大学 一种农网近实时电量监测与调度管理系统
CN103916312A (zh) * 2014-04-25 2014-07-09 集美大学 船用数据采集网关和数据采集方法
CN104935665A (zh) * 2015-06-23 2015-09-23 成都华气厚普电子技术有限公司 一种并行数据通讯中间设备及并行数据通讯方法
CN105357077A (zh) * 2015-11-24 2016-02-24 上海斐讯数据通信技术有限公司 多设备的串口数据处理装置及方法

Similar Documents

Publication Publication Date Title
CN105335327A (zh) 基于Soc的可重构/双冗余VPX3U信号处理载板
CN100464193C (zh) 芯片测试系统和芯片测试方法
CN202421950U (zh) 一种适用于pci总线板卡的外部扩展装置
CN107562672B (zh) 一种提高矢量网络分析仪数据传输速率的系统及方法
CN103559152A (zh) 基于pcie协议的cpu访问本地总线的装置及方法
CN105487999B (zh) 级联式大规模usb扩展装置及工作方法、系统
CN103840993A (zh) 一种双冗余can总线数据发送方法
CN101414291A (zh) 一种主从分布式系统和应用于该系统的并行通信方法
CN101872308A (zh) 内存条控制系统及其控制方法
CN103067201B (zh) 一种多协议通讯管理机
CN101136754A (zh) 一种以太网芯片的数据传输控制系统
CN102081586A (zh) 多i2c插槽电路系统及传送i2c信号的方法
CN105426334B (zh) 并联式大规模usb扩展装置及工作方法、系统
CN105653482B (zh) 超级usb控制器及工作方法、系统
CN108170618A (zh) 基于rs485总线的缓存结构及其软件控制方法
CN104239084A (zh) 一种dsp程序自动加载的实现方法
CN103106177A (zh) 多核网络处理器的片上互联结构及其方法
CN103902229A (zh) 刀片存储装置
CN114500146B (zh) 一种基于模型设计的测试验证环境搭建系统及验证方法
CN110851393B (zh) 一种带有Aurora接口的USB转换控制板卡及方法
CN201556201U (zh) 可配置串行通信装置
CN109491949A (zh) 基于Zynq的动态可重构框架及方法
CN201812284U (zh) 一种存储器接口
CN210244341U (zh) 多处理器仿真调试开发平台
CN101594719B (zh) 脱机控制装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20180615

RJ01 Rejection of invention patent application after publication