CN201812284U - 一种存储器接口 - Google Patents
一种存储器接口 Download PDFInfo
- Publication number
- CN201812284U CN201812284U CN2010205154130U CN201020515413U CN201812284U CN 201812284 U CN201812284 U CN 201812284U CN 2010205154130 U CN2010205154130 U CN 2010205154130U CN 201020515413 U CN201020515413 U CN 201020515413U CN 201812284 U CN201812284 U CN 201812284U
- Authority
- CN
- China
- Prior art keywords
- nonvolatile memory
- serial
- bus
- universal serial
- serial bus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Memory System Of A Hierarchy Structure (AREA)
Abstract
本实用新型公开了一种存储器接口，所述存储器接口包括串行非易失存储器读模块、串行总线选择器和串行非易失存储器控制器。通过上述存储器接口，CPU可以快速对串行非易失存储器内的程序进行读操作，无需再搬运到随机存储器(RAM)中执行，可以节省大量随机存储器(RAM)的空间；同时也不失对串行非易失存储器的写功能。本实用新型还采用高速缓冲存储器，可以加快串行存储器读取数据的速度，使整个嵌入式系统在运行过程中更加流畅。
Description
技术领域
本实用新型涉及嵌入式集成电路设计领域，特别是一种存储器接口。
背景技术
在嵌入式系统中，存储器的类型决定整个嵌入式系统的操作和性能，因此存储器的选择显的尤为重要。嵌入式系统的存储器一般分为内部存储器和外部存储器，外部存储器多数情况下为非易失存储器。非易失存储器，通常有两种类型，一种是并行非易失存储器，另一种是串行非易失存储器。使用并行非易失存储器，系统中的程序可以直接在并行非易失存储器中运行，大大节省随机存储器(RAM)空间，但其缺点是芯片引脚很多，印刷电路板布线复杂，面积大，导致成本高。而选择串行非易失存储器，可以减少芯片的引脚，而且印刷电路板布线简单，面积小，但串行非易失存储器的读写，需要软件参与读命令发送等复杂操作，程序不可以直接在串行非易失存储器中执行，故使用串行非易失存储器的嵌入式系统，需要把串行非易失存储器中的程序搬运到随机存储器(RAM)中后再运行。这样必然需要耗费更多随机存储器(RAM)空间，使成本上升。
发明内容
针对上述技术缺陷，本实用新型旨在提供一种存储器接口，使嵌入式系统中的程序可以直接在串行非易失存储器中执行，而无需被搬运到随机存储器(RAM)中执行，以减少芯片引脚，简化印刷电路板布线，减小面积，同时又不增加随机存储器(RAM)空间。
一种存储器接口，包括串行非易失存储器读模块、串行总线选择器和串行非易失存储器控制器。
串行非易失存储器读模块通过第一片上系统总线与片上系统总线控制器相连，并通过第一串行总线与串行总线选择器相连；串行非易失存储器控制器通过第二片上系统总线与片上系统总线控制器相连，并且通过第二串行总线与串行总线选择器相连；串行总线选择器通过第三串行总线与串行非易失存储器相连。
当需要对串行非易失存储器进行写操作时，在CPU的控制下，将串行总线选择器和串行非易失存储器控制器之间的第二串行总线与串行总线选择器和串行非易失存储器之间的第三串行总线连通。在不进行写操作时，将串行总线选择器和串行非易失存储器读模块之间的第一串行总线与串行总线选择器和串行非易失存储器之间的第三串行总线连通。
所述串行非易失存储器控制器，根据串行非易失存储器的时序，将其寄存器内的命令、地址、数据等，通过第二串行总线和第三串行总线发送给串行非易失存储器。串行非易失存储器控制器内部的寄存器全部由CPU配置，可以对串行非易失存储器进行写入、擦除等操作。
所述串行非易失存储器读模块，包括串行非易失存储器读命令产生模块、并串转换模块、串并转换模块以及配置控制模块。
其中，串行非易失存储器读命令产生模块与第一片上系统总线相连；并串转换模块输入端连接串行非易失存储器读命令产生模块，输出端与第一串行总线相连；串并转换模块输入端连接第一串行总线，输出端与第一片上系统总线相连；配置控制模块分别与非易失存储器读命令产生模块、并串转换模块、串并转换模块相连。
串行非易失存储器读命令产生模块根据串行非易失存储器的读取协议，生成并行命令地址包。
并串转换模块将并行命令地址包，转换成符合第一串行总线时序要求的串行数命令地址包。
串并转换模块根据第一串行总线的时序，将串行的数据，转换成并行的数据。
配置控制模块功能包括：配置读命令和时钟频率等，同时控制地址/命令发送周期、串并转换周期等。
作为优选，串行非易失存储器读模块还包括高速缓冲存储器，位于串行非易失存储器读命令产生模块、串并转换模块和第一片上系统总线之间，高速缓冲存储器(cache)只有读功能，不响应任何写请求，其作用是加快附近地址的数据读取速度。
本实用新型的有益效果是：通过上述存储器接口，CPU可以快速对串行非易失存储器内的程序进行读操作，无需再搬运到随机存储器(RAM)中执行，可以节省大量随机存储器(RAM)的空间；同时也不失对串行非易失存储器的写功能；此外，串行存储器引脚较少，在进行电路设计时，可以简化印刷电路板布线，减小面积，降低成本；本实用新型还采用高速缓冲存储器，可以加快串行存储器读取数据的速度，使整个嵌入式系统在运行过程中更加流畅。
附图说明
图1为存储器接口及外围模块结构示意图
图2为串行非易失存储器读模块结构示意图
具体实施方式：
如图1所示，一种存储器接口，包括串行非易失存储器读模块200、串行总线选择器300和串行非易失存储器控制器500。
其中，串行非易失存储器读模块200通过第一片上系统总线110与片上系统总线控制器100相连，并通过第一串行总线210与串行总线选择器300相连；串行非易失存储器控制器500通过第二片上系统总线120与片上系统总线控制器100相连，并且通过第二串行总线510与串行总线选择器300相连；串行总线选择器300通过第三串行总线310与串行非易失存储器400相连。
当需要对串行非易失存储器400进行写操作时，在CPU600的控制下，串行总线选择器300将第二串行总线510和第三串行总线310导通，将串行非易失存储器400和串行非易失存储器控制器500相连。在不进行写操作时，串行总线选择器300将第一串行总线210和第三串行总线310导通，将串行非易失存储器400和串行非易失存储器读模块210连接。
所述串行非易失存储器控制器500，根据串行非易失存储器400的时序，将其寄存器内的命令、地址、数据等，通过第二串行总线510和第三串行总线310发送给串行非易失存储器400。串行非易失存储器控制器400内部的寄存器全部由系统软件配置，可以对串行非易失存储器进行任意擦除、写入等操作。
如图2所示，串行非易失存储器读模块200，包括高速缓冲存储器201、串行非易失存储器读命令产生模块202、并串转换模块203、串并转换模块204以及配置控制模块205。
其中，高速缓冲存储器201与第一片上系统总线110相连，并依次连接串行非易失存储器读命令产生模块202、并串转换模块203；串并转换模块204的输出通过高速缓冲存储器201与第一片上系统总线110相连；配置控制模块205分别与高速缓冲存储器201、非易失存储器读命令产生模块202、并串转换模块203、串并转换模块204相连。
串行非易失存储器读命令产生模块202根据串行非易失存储器400的读取协议，生成并行命令地址包。
并串转换模块203将并行命令地址包，转换成符合第一串行总线210时序要求的串行数命令地址包。
串并转换模块204根据第一串行总线210的时序，将串行的数据，转换成并行的数据。
配置控制模块205功能包括：配置读命令和时钟频率等，同时控制地址/命令发送周期、串并转换周期等。
在本实施例中，上述串行总线选择器300为SPI总线选择器，串行非易失存储器400为SPI Flash；第一片上系统总线110和第二片上系统总线120选用AHB总线；第一串行总线210、第二串行总线510和第三串行总线310为SPI总线。
以下为基于SPI存储器的一种存储器接口的程序执行方法：
1)读操作
a.当系统需要对串行非易失存储器400中0x00200100地址读取一条32位的指令时，串行总线选择器300在CPU600的控制下，将第一串行总线210和第三串行总线310导通；
b.片上系统总控制器100经地址译码后，通过第一片上系统总线110将地址和读请求发送给串行非易失存储器读模块200；
c.串行非易失存储器读模块200中的高速缓冲存储器201查询上述地址0x00200100中的数据是否已存储在高速缓冲存储器201中，若是，则直接通过第一片上系统总线110将数据传输给片上系统总线控制器100；
d.若不是，高速缓冲存储器201向串行非易失存储器读命令产生模块202发送从地址0x00200100读取数据的请求信号；
e.串行非易失存储器读命令产生模块202接收到读请求信号后，根据串行非易失存储器400的读取协议，生成并行命令地址包：即读取令0xEB和地址0x00200100，发送给并串转换模块203；
f.并串转换模块203把接收到的并行命令地址包转换为符合第一串行总线210时序的串行命令地址包，再通过第一串行总线210和第三串行总线310传输到串行非易失存储器400；
g.当并串转换模块203输出串行命令地址包达到配置控制模块205设定周期后，串行非易失存储器400开始输出数据；
h.串行非易失存储器400输出的数据经过第三串行总线310和第一串行总线210到达串并转换模块204，串并转换模块204将输入的串行数据转换为并行数据，再通过第一片上系统总线110到达片上系统总线控制器100，同时将该并行数据更新至高速缓冲存储器201中；
i.CPU600通过片上系统总线控制器100，取得0x00200100地址中的32位数据，结束本次读操作。
2)写操作
a.当系统需要对串行非易失存储器400中0x00200200地址写入一组32位数据时，串行总线控制选择器300在CPU600的控制下，将第二串行总线510和第三串行总线310导通；
b.将写命令0x02置入串行非易失存储器控制器500配置寄存器；
c.启动串行非易失存储器控制器500，将已置入寄存器内的写命令通过第二串行总线510和第三串行总线310传送至串行非易失存储器400；
d.将地址0x00200200置入串行非易失存储器控制器500的寄存器中，再次启动串行非易失存储器控制器500，寄存器内的地址0x00200200被传送至串行非易失存储器400；
e.将需要写入的一组32位数据置入串行非易失存储器控制器500的寄存器中，再次启动串行非易失存储器控制器500，寄存器内的数据被传送至串行非易失存储器400。
Claims (4)
1.一种存储器接口，其特征在于：包括串行非易失存储器读模块(200)、串行总线选择器(300)和串行非易失存储器控制器(500)，串行非易失存储器读模块(200)通过第一片上系统总线(110)与片上系统总线控制器(100)相连，并通过第一串行总线(210)与串行总线选择器(300)相连；串行非易失存储器控制器(500)通过第二片上系统总线(120)与片上系统总线控制器(100)相连，并通过第二串行总线(510)与串行总线选择器(300)相连；串行总线选择器(300)通过第三串行总线(310)与串行非易失存储器(400)相连。
2.如权利要求1所述的一种存储器接口，其特征在于：所述串行非易失存储器读模块(200)包括串行非易失存储器读命令产生模块(202)、并串转换模块(203)、串并转换模块(204)以及配置控制模块(205)；其中，串行非易失存储器读命令产生模块(202)与第一片上系统总线(110)相连；并串转换模块(203)输入端连接串行非易失存储器读命令产生模块(202)，输出端与第一串行总线(210)相连；串并转换模块(204)输入端连接第一串行总线(210)，输出端与第一片上系统总线(110)相连；配置控制模块(205)分别与高速缓冲存储器(201)、非易失存储器读命令产生模块(202)、并串转换模块(203)、串并转换模块(204)相连。
3.如权利要求2所述的一种存储器接口，其特征在于，所述串行非易失存储器读模块(200)还包括高速缓冲存储器(201)，其一端连接串行非易失存储器读命令产生模块(202)和串并转换模块(204)，另一端连接第一片上系统总线(110)。
4.如权利要求1所述的一种存储器接口，其特征在于，所述串行总线选择器(300)分别通过第一串行总线(210)和第二串行总线(510)与串行非易失存储器读模块(200)和串行非易失存储器控制器(500)相连，当需要对串行非易失存储器(400)进行写操作时，串行总线选择器(300)在CPU(600)的控制下，将第二串行总线(510)和第三串行总线(310)导通，在不进行写操作时，串行总线选择器(300)将第一串行总线(210)和第三串行总线(310)导通。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2010205154130U CN201812284U (zh) | 2010-09-01 | 2010-09-01 | 一种存储器接口 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2010205154130U CN201812284U (zh) | 2010-09-01 | 2010-09-01 | 一种存储器接口 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN201812284U true CN201812284U (zh) | 2011-04-27 |
Family
ID=43895223
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2010205154130U Expired - Fee Related CN201812284U (zh) | 2010-09-01 | 2010-09-01 | 一种存储器接口 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN201812284U (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112328517A (zh) * | 2020-11-10 | 2021-02-05 | 西安紫光国芯半导体有限公司 | 基于三维芯片的存储器数据通信装置、方法及相关设备 |
| WO2021159494A1 (zh) * | 2020-02-14 | 2021-08-19 | 华为技术有限公司 | 固态存储硬盘和固态存储硬盘的控制方法 |
| CN114036096A (zh) * | 2021-11-04 | 2022-02-11 | 珠海一微半导体股份有限公司 | 一种基于总线接口的读控制器 |
-
2010
- 2010-09-01 CN CN2010205154130U patent/CN201812284U/zh not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2021159494A1 (zh) * | 2020-02-14 | 2021-08-19 | 华为技术有限公司 | 固态存储硬盘和固态存储硬盘的控制方法 |
| CN112328517A (zh) * | 2020-11-10 | 2021-02-05 | 西安紫光国芯半导体有限公司 | 基于三维芯片的存储器数据通信装置、方法及相关设备 |
| CN112328517B (zh) * | 2020-11-10 | 2024-04-02 | 西安紫光国芯半导体有限公司 | 基于三维芯片的存储器数据通信装置、方法及相关设备 |
| CN114036096A (zh) * | 2021-11-04 | 2022-02-11 | 珠海一微半导体股份有限公司 | 一种基于总线接口的读控制器 |
| CN114036096B (zh) * | 2021-11-04 | 2024-05-03 | 珠海一微半导体股份有限公司 | 一种基于总线接口的读控制器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN203812236U (zh) | 一种基于处理器和现场可编程门阵列的数据交换系统 | |
| CN101000597A (zh) | 一种基于AMBA总线的嵌入式Java处理器IP核 | |
| CN104714907B (zh) | 一种pci总线转换为isa和apb总线设计方法 | |
| CN109656851B (zh) | 一种时间确定的包括多路高速总线通道及共享接口的系统 | |
| CN107704413A (zh) | 一种基于vpx架构的加固型并行信息处理平台 | |
| CN103616935A (zh) | 一种嵌入式计算机主板 | |
| CN105335548A (zh) | 一种用于ice的mcu仿真方法 | |
| CN201812284U (zh) | 一种存储器接口 | |
| CN113961505B (zh) | 一种高性能硬件加速和算法验证系统及方法 | |
| CN101950276B (zh) | 一种存储器访问装置及其程序执行方法 | |
| CN117033279A (zh) | 一种时序输入输出控制方法 | |
| CN219574799U (zh) | 一种基于amba总线的多总线桥接器及其片上系统 | |
| CN101876960B (zh) | 一种apb总线系统及一种芯片 | |
| CN103678202A (zh) | 一种多核处理器的dma控制器 | |
| CN201060394Y (zh) | 一种用于高压变频器的控制器装置 | |
| CN203102274U (zh) | 一种高速数据传输连接器 | |
| CN102693199B (zh) | Idma接口及其控制方法 | |
| CN102622319B (zh) | 基于mpmc的高速存储器接口ip核的数据交换系统 | |
| CN201936294U (zh) | 一种高速图像采集系统的缓存系统 | |
| CN211787085U (zh) | 一种共享缓存的双路dram存储fpga板卡 | |
| CN204706031U (zh) | 串行外设接口spi总线电路以及电子设备 | |
| CN102591820B (zh) | 一种idma总线桥装置 | |
| CN103365804B (zh) | 一种用于芯片bu-65170的读写控制装置 | |
| CN100405252C (zh) | 时钟信号转换电路 | |
| CN201184970Y (zh) | 船舶机舱数据采集嵌入板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| DD01 | Delivery of document by public notice |
Addressee: Wu Wei Document name: Notification of Termination of Patent Right |
|
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20110427 Termination date: 20110901 |