CN100405252C - 时钟信号转换电路 - Google Patents

时钟信号转换电路 Download PDF

Info

Publication number
CN100405252C
CN100405252C CNB2005101011930A CN200510101193A CN100405252C CN 100405252 C CN100405252 C CN 100405252C CN B2005101011930 A CNB2005101011930 A CN B2005101011930A CN 200510101193 A CN200510101193 A CN 200510101193A CN 100405252 C CN100405252 C CN 100405252C
Authority
CN
China
Prior art keywords
clock signal
signal
input end
reset
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2005101011930A
Other languages
English (en)
Other versions
CN1963722A (zh
Inventor
谢明志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hongfujin Precision Industry Shenzhen Co Ltd
Hon Hai Precision Industry Co Ltd
Original Assignee
Hongfujin Precision Industry Shenzhen Co Ltd
Hon Hai Precision Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hongfujin Precision Industry Shenzhen Co Ltd, Hon Hai Precision Industry Co Ltd filed Critical Hongfujin Precision Industry Shenzhen Co Ltd
Priority to CNB2005101011930A priority Critical patent/CN100405252C/zh
Priority to US11/521,922 priority patent/US20070113115A1/en
Publication of CN1963722A publication Critical patent/CN1963722A/zh
Application granted granted Critical
Publication of CN100405252C publication Critical patent/CN100405252C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Electronic Switches (AREA)

Abstract

一种时钟信号转换电路，用来转换一芯片的时钟信号，其包括一复位信号输入端、用来接收一第一时钟信号的一第一输入端、用来接收一第二时钟信号的一第二输入端、一时钟信号输出端、一信号单元及一转换单元，所述复位信号输入端用来输入一复位信号给所述芯片，所述时钟信号输出端用来输出所述第一时钟信号或第二时钟信号给所述芯片，所述复位信号输入端与所述信号单元相连，所述第一输入端及第二输入端均与所述转换单元相连，所述转换单元与所述时钟信号输出端相连，所述复位信号控制所述信号单元产生一转换信号给所述转换单元，以控制所述转换单元选择输出所述第一时钟信号或第二时钟信号，使所述芯片复位的同时完成时钟信号的转换。

Description

时钟信号转换电路
【技术领域】
本发明涉及一种时钟信号转换电路。
【背景技术】
在计算机系统设计时，由于要完成某种功能，系统中的某些芯片经常会需要使用频率不同的两种时钟信号，这就需要对芯片进行时钟信号转换，但同时必须要对芯片进行复位操作，以避免因时钟信号的转换而造成系统的数据发生错误，通常时钟信号转换电路的设计是应用系统的一个控制信号来控制芯片的复位，应用系统的另一个控制信号及一转换模块来控制时钟信号的转换。
如图1所示，为现有的一种时钟信号转换电路，其中，复位信号输入端Reset′用来输入一复位信号给芯片20′，转换信号输入端Select′用来输入一转换信号并控制转换模块12′，时钟信号输出端Clock′用来输出时钟信号输入端Clock1 ′或时钟信号输入端Clock2′接收的时钟信号给芯片20′。当芯片20′需要进行时钟信号转换时，系统发出一控制信号给复位信号输入端Reset′使芯片20′复位，与此同时系统发出另一个控制信号给转换信号输入端Select′使其控制所述转换模块12′，通过所述转换模块12′使所述时钟信号输出端Clock′的时钟信号在时钟信号输入端Clock1′及时钟信号输入端Clock2′接收的时钟信号之间进行转换，从而使芯片20′完成了一次时钟信号的转换。
为避免所述两种时钟信号在转换时造成系统错误，需满足系统给所述复位信号输入端Reset′和转换信号输入端Select′的两个控制信号同步，但是该两个控制信号是系统不相同的两个控制信号，这样就很难保证两者完全同步，而且应用两个控制信号来控制所述芯片20′时钟信号的转换，无疑是浪费了系统有限的控制信号资源，可能会使系统在其他部件上的设计变得复杂。
【发明内容】
鉴于以上内容，有必要提供一种时钟信号转换电路，使其能有效、方便的达到芯片时钟信号转换的目的。
一种时钟信号转换电路，用来转换一芯片的时钟信号，其包括一复位信号输入端、用来接收一第一时钟信号的一第一输入端、用来接收一第二时钟信号的一第二输入端及一时钟信号输出端，所述复位信号输入端用来输入一复位信号给所述芯片，所述时钟信号输出端用来输出所述第一时钟信号或第二时钟信号给所述芯片，所述时钟信号转换电路还包括一信号单元及与所述信号单元相连的一转换单元，所述复位信号输入端与所述信号单元相连，所述第一输入端及第二输入端均与所述转换单元相连，所述转换单元与所述时钟信号输出端相连，所述复位信号控制所述信号单元产生一转换信号给所述转换单元，以控制所述转换单元选择输出所述第一时钟信号或第二时钟信号，使所述芯片复位的同时完成时钟信号的转换。
相较于现有技术，利用所述转换模块可将所述芯片的复位及时钟信号的转换仅用一个控制信号就可完成，既减少了对系统控制信号的使用，又保证了所述芯片的复位动作与时钟信号转换动作达到了真正的同步，从而使芯片的时钟转换动作更加稳定。
【附图说明】
下面参考附图结合具体实施方式对本发明作进一步的说明。
图1为现有的一种时钟信号转换电路的方框图。
图2为本发明时钟信号转换电路较佳实施方式的方框图。
图3为本发明时钟信号转换电路较佳实施方式的电路原理图。
【具体实施方式】
请共同参考图2及图3，本发明时钟信号转换电路10用来对一芯片20的时钟信号进行转换，其较佳实施方式包括一复位信号输入端Reset、一第一输入端Clock1、一第二输入端Clock2、一转换模块12及一时钟信号输出端Clock。所述转换模块12包括一信号单元122及一转换单元124，本实施方式中，所述信号单元122包括一电源Vcc、一第一电阻R1及一正反器U1，所述转换单元124包括一电源Vcc、一第二电阻R2及一多工器U2，所述正反器U1的型号为74LVX112，所述多工器U2的型号为ADG704。
其中，所述第一输入端Clock1及第二输入端Clock2分别用来接收芯片20所需的一第一时钟信号及一第二时钟信号，所述时钟信号输出端Clock用来输出所述第一时钟信号或第二时钟信号给所述芯片20。所述复位信号输入端Reset连接于所述芯片20的复位信号接收端，用来输入一复位信号给所述芯片20，当所述复位信号为高电位时，芯片20不复位，当所述复位信号为低电位时，芯片20复位。
所述复位信号输入端Reset还连接于所述正反器U1的引脚CLK1，所述正反器U1的引脚K1、J1、PR1及CLR1均串联第一电阻R1后接电源Vcc，所述电源Vcc用来提供正电压，所述正反器U1的引脚Q1连接于所述多工器U2的引脚A0，所述多工器U2的引脚S1连接于所述第一输入端Clock1，所述多工器U2的引脚S2连接于所述第二输入端Clock2，所述多工器U2的引脚A1接地，所述多工器U2的引脚EN串联第二电阻R2后接电源Vcc，所述多工器U2的引脚D作为所述时钟信号输出端Clock，所述时钟信号输出端Clock连接于所述芯片20的时钟信号接收端。所述正反器U1及所述多工器U2的真值表如下：
U1真值表
Figure C20051010119300061
Figure C20051010119300071
U2真值表
    A1     A0     EN     ON Switch
    X0011     X0101     01111     NONE1234
表中“1”及“H”均表示高电位状态，“0”及“L”均表示低电位状态，“X”表示任意状态。
工作时，当所述芯片20需要进行时钟信号转换时，可利用中央处理器CPU的GPIO(General purpose I/O)的控制信号发送一由高电位转为低电位的信号给所述复位信号输入端Reset，由于所述复位信号输入端Reset连接于所述芯片20的复位信号接收端，则所述芯片20将复位。同时所述复位信号输入端Reset也将所述由高电位转为低电位的控制信号提供给了所述正反器U1的引脚CLK1(U1真值表中用“CP”表示)，其中所述正反器U1的引脚K1、J1、PR1及CLR1处于高电位状态，根据所述正反器U1的真值表可知，当所述正反器U1的引脚CLK1接收到的信号为由高电位转为低电位的信号时，所述正反器U1的引脚Q1将会输出与其前一状态相反的信号(0或1)。由于所述正反器U1的引脚Q1连接于所述多工器U2的引脚A0，则所述多工器U2的引脚A0接收到的信号与所述正反器U1的引脚Q1的信号相同，又由于所述多工器U2的引脚A1接地，所述多工器U2的引脚EN处于高电位状态，根据所述多工器U2的真值表可知，当A1＝A0＝0时，所述多工器U2的引脚D的信号与所述多工器U2的引脚S1相同，即所述多工器U2的引脚D的信号将输出所述第一输入端Clock1接收的第一时钟信号，当A1＝0且A0＝1时，所述多工器U2的引脚D与所述多工器U2的引脚S2相同，即所述多工器U2的引脚D将输出所述第二输入端Clock2接收的第二时钟信号。
当所述芯片20需要进行时钟信号转换时，则仅需通过向所述复位信号输入端Reset发出一由高电位转为低电位的控制信号即可将所述芯片20复位，与此同时可使所述时钟信号输出端C1ock输出的时钟信号在所述第一时钟信号及所述第二时钟信号之间进行转换，即所述芯片20完成了一次时钟信号的转换。

Claims (5)

1.一种时钟信号转换电路，用来转换一芯片的时钟信号，其包括一复位信号输入端、用来接收一第一时钟信号的一第一输入端、用来接收一第二时钟信号的一第二输入端及一时钟信号输出端，所述复位信号输入端用来输入一复位信号给所述芯片，所述时钟信号输出端用来输出所述第一时钟信号或第二时钟信号给所述芯片，其特征在于：所述时钟信号转换电路还包括一信号单元及与所述信号单元相连的一转换单元，所述复位信号输入端与所述信号单元相连，所述第一输入端及第二输入端均与所述转换单元相连，所述转换单元与所述时钟信号输出端相连，所述复位信号控制所述信号单元产生一转换信号给所述转换单元，以控制所述转换单元选择输出所述第一时钟信号或第二时钟信号，使所述芯片复位的同时完成时钟信号的转换。
2.如权利要求1所述的时钟信号转换电路，其特征在于：所述复位信号为电压信号，当所述复位信号为高电位时，芯片不复位，当所述复位信号为低电位时，芯片复位。
3.如权利要求2所述的时钟信号转换电路，其特征在于：当所述复位信号由高电位转变为低电位时，所述时钟信号输出端输出的时钟信号将在所述第一时钟信号与第二时钟信号之间进行转换。
4.如权利要求1所述的时钟信号转换电路，其特征在于：所述信号单元包括一电源及一正反器，所述电源提供电压给所述正反器，所述复位信号输入端与所述正反器相连，所述正反器与所述转换单元相连，所述复位信号控制所述正反器产生所述转换信号。
5.如权利要求4所述的时钟信号转换电路，其特征在于：所述转换单元包括一电源及一多工器，所述电源提供电压给所述多工器，所述信号单元、所述第一输入端及第二输入端均与所述多工器相连，所述多工器与所述时钟信号输出端相连，所述转换信号控制所述多工器使所述时钟信号输出端输出的时钟信号在所述第一时钟信号与第二时钟信号之间进行转换。
CNB2005101011930A 2005-11-11 2005-11-11 时钟信号转换电路 Expired - Fee Related CN100405252C (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CNB2005101011930A CN100405252C (zh) 2005-11-11 2005-11-11 时钟信号转换电路
US11/521,922 US20070113115A1 (en) 2005-11-11 2006-09-15 Switching circuit for clock signals

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB2005101011930A CN100405252C (zh) 2005-11-11 2005-11-11 时钟信号转换电路

Publications (2)

Publication Number Publication Date
CN1963722A CN1963722A (zh) 2007-05-16
CN100405252C true CN100405252C (zh) 2008-07-23

Family

ID=38042344

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005101011930A Expired - Fee Related CN100405252C (zh) 2005-11-11 2005-11-11 时钟信号转换电路

Country Status (2)

Country Link
US (1) US20070113115A1 (zh)
CN (1) CN100405252C (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2247992B1 (en) * 2008-02-28 2012-04-25 Synopsys, Inc. Clock switching circuits and methods
CN101299159B (zh) * 2008-07-01 2010-06-09 深圳市远望谷信息技术股份有限公司 时钟切换电路

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5231636A (en) * 1991-09-13 1993-07-27 National Semiconductor Corporation Asynchronous glitchless digital MUX

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1284718B1 (it) * 1996-07-31 1998-05-21 Cselt Centro Studi Lab Telecom Dispositivo e procedimento per allineare temporalmente segnali numerici, ad esempio un segnale di orologio ed un flusso di dati.
GB2358531B (en) * 2000-01-18 2003-06-04 3Com Corp Glitch free clock multiplexer circuit
US7039146B2 (en) * 2001-01-16 2006-05-02 Advanced Micro Devices, Inc. Method and interface for glitch-free clock switching
US6819150B1 (en) * 2001-09-19 2004-11-16 Sony Corporation Method and apparatus for quick clock swapping using much slower asynchronous clock for power savings
US6981166B2 (en) * 2002-01-07 2005-12-27 International Business Machines Corporation Method, apparatus, and computer program product for pacing clocked operations
US7081777B2 (en) * 2002-05-28 2006-07-25 Realtek Semiconductor Corp. Multiple-phase switching circuit
JP2004054350A (ja) * 2002-07-16 2004-02-19 Sony Corp クロック切り替え回路
US6927604B2 (en) * 2003-08-21 2005-08-09 International Business Machines Corporation Clock signal selector circuit with reduced probability of erroneous output due to metastability
TWI243980B (en) * 2003-10-09 2005-11-21 Via Tech Inc Switch circuit for switching clock signals
JP2006011704A (ja) * 2004-06-24 2006-01-12 Fujitsu Ltd クロック切り替え回路
JP3778292B2 (ja) * 2004-07-12 2006-05-24 セイコーエプソン株式会社 クロック切り替え回路

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5231636A (en) * 1991-09-13 1993-07-27 National Semiconductor Corporation Asynchronous glitchless digital MUX

Also Published As

Publication number Publication date
CN1963722A (zh) 2007-05-16
US20070113115A1 (en) 2007-05-17

Similar Documents

Publication Publication Date Title
CN101592706B (zh) 数字模拟混合信号芯片测试卡
CN1983222A (zh) Spi设备通信电路
CN110908475A (zh) 一种申威1621cpu无ich2套片服务器主板
CN110362058A (zh) 用于多个接口进行测试的系统
CN100405252C (zh) 时钟信号转换电路
CN100583771C (zh) 网络状态指示电路
CN212112481U (zh) 一种原型验证平台的电路结构
CN211149445U (zh) 一种高速数据处理平台
CN204719627U (zh) 一种加固计算机主板
CN201812284U (zh) 一种存储器接口
CN205427884U (zh) 一种智能卡阵列装置
CN101876960A (zh) 一种apb总线系统及一种芯片
CN205210574U (zh) 一种基于微控制器实现fpga数据配置的双核心控制模块
CN211604095U (zh) 一种SATA raid卡
CN111679995B (zh) 一种基于1553b总线的空间计算机嵌入式管理执行单元
CN208873141U (zh) 基于ft1500a处理器的主板和计算机
CN204406394U (zh) Usb和adc接口复用电路
CN201184970Y (zh) 船舶机舱数据采集嵌入板
CN109951068B (zh) 串联供电电路、方法及计算设备
CN109951067B (zh) 串联供电电路、方法及计算设备
CN113158612A (zh) 一种原型验证平台的电路结构
CN104915313A (zh) 一种采用fpga实现电平转换的fmc板卡
CN100435125C (zh) 总线宽度自动调整系统
CN219266861U (zh) 一种基于飞腾2000/4处理器的COMe模块
US20070162630A1 (en) Single-chip multiple-microcontroller package structure

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080723

Termination date: 20131111