CN100405252C - 时钟信号转换电路 - Google Patents

时钟信号转换电路 Download PDF

Info

Publication number
CN100405252C
CN100405252C CN 200510101193 CN200510101193A CN100405252C CN 100405252 C CN100405252 C CN 100405252C CN 200510101193 CN200510101193 CN 200510101193 CN 200510101193 A CN200510101193 A CN 200510101193A CN 100405252 C CN100405252 C CN 100405252C
Authority
CN
China
Prior art keywords
clock signal
signal
reset
input terminal
chip
Prior art date
Application number
CN 200510101193
Other languages
English (en)
Other versions
CN1963722A (zh
Inventor
谢明志
Original Assignee
鸿富锦精密工业(深圳)有限公司;鸿海精密工业股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 鸿富锦精密工业(深圳)有限公司;鸿海精密工业股份有限公司 filed Critical 鸿富锦精密工业(深圳)有限公司;鸿海精密工业股份有限公司
Priority to CN 200510101193 priority Critical patent/CN100405252C/zh
Publication of CN1963722A publication Critical patent/CN1963722A/zh
Application granted granted Critical
Publication of CN100405252C publication Critical patent/CN100405252C/zh

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 – G06F13/00 and G06F21/00
    • G06F1/04Generating or distributing clock signals or signals derived directly therefrom

Abstract

一种时钟信号转换电路,用来转换一芯片的时钟信号,其包括一复位信号输入端、用来接收一第一时钟信号的一第一输入端、用来接收一第二时钟信号的一第二输入端、一时钟信号输出端、一信号单元及一转换单元,所述复位信号输入端用来输入一复位信号给所述芯片,所述时钟信号输出端用来输出所述第一时钟信号或第二时钟信号给所述芯片,所述复位信号输入端与所述信号单元相连,所述第一输入端及第二输入端均与所述转换单元相连,所述转换单元与所述时钟信号输出端相连,所述复位信号控制所述信号单元产生一转换信号给所述转换单元,以控制所述转换单元选择输出所述第一时钟信号或第二时钟信号,使所述芯片复位的同时完成时钟信号的转换。

Description

时钟信号转换电路【技术领域】本发明涉及一种时钟信号转换电路。 【背景技术】在计算机系统设计时,由于要完成某种功能,系统中的某些芯片经 常会需要使用频率不同的两种时钟信号,这就需要对芯片进行时钟信号 转换,但同时必须要对芯片进行复位操作,以避免因时钟信号的转换而 造成系统的数据发生错误,通常时钟信号转换电路的设计是应用系统的 一个控制信号来控制芯片的复位,应用系统的另一个控制信号及一转换 模块来控制时钟信号的转换。如图l所示,为现有的一种对钟信号转换电路,其中,复位信号输入端Reset'用来输入一复位信号给芯片20',转换信号输入端Select'用来 输入一转换信号并控制转换模块12',时钟信号输出端Clock'用来输出时 钟信号输入端Clockl'或时钟信号输入端Clock2'接收的时钟信号给芯片 20'。当芯片20'需要进行时钟信号转换时,系统发出一控制信号给复位 信号输入端Reset'使芯片20'复位,与此同时系统发出另 一个控制信号给 转换信号输入端Sdect'使其控制所述转换模块12',通过所述转换模块 12'使所述时钟信号输出端Clock'的时钟信号在时钟信号输入端Clockl' 及时钟信号输入端Clock2'接收的时钟信号之间进行转换,从而使芯片 20'完成了一次时钟信号的转换。为避免所述两种时钟信号在转换时造成系统错误,需满足系统给所 述复位信号输入端Reset'和转换信号输入端Select'的两个控制信号同步, 但是该两个控制信号是系统不相同的两个控制信号,这样就很难保证两 者完全同步,而且应用两个控制信号来控制所述芯片20'时钟信号的转 换,无疑是浪费了系统有限的控制信号资源,可能会使系统在其他部件上的设计变得复杂。 【发明内容】鉴于以上内容,有必要提供一种时钟信号转换电路,使其能有效、 方便的达到芯片时钟信号转换的目的。一种时钟信号转换电路,用来转换一芯片的时钟信号,其包括一复 位信号输入端、用来接收一第一时钟信号的一第一输入端、用来接收一 第二时钟信号的一第二输入端及一时钟信号输出端,所述复位信号输入端用来输入一复位信号给所述芯片,所述时钟信号输出端用来输出所述 第一时钟信号或第二时钟信号给所述芯片,所述时钟信号转换电路还包 括一信号单元及与所述信号单元相连的一转换单元,所述复位信号输入 端与所述信号单元相连,所述第一输入端及第二输入端均与所述转换单 元相连,所述转换单元与所述时钟信号输出端相连,所述复位信号控制 所述信号单元产生一转换信号给所述转换单元,以控制所述转换单元选 择输出所述第一时钟信号或第二时钟信号,使所述芯片复位的同时完成 时钟信号的转换。相较于现有技术,利用所述转换模块可将所述芯片的复位及时钟信 号的转换仅用 一个控制信号就可完成,既减少了对系统控制信号的使用, 又保证了所述芯片的复位动作与时钟信号转换动作达到了真正的同步,从而使芯片的时钟转换动作更加稳定。 【附图说明】下面参考附图结合具体实施方式对本发明作进一步的说明。 图1为现有的一种时钟信号转换电路的方框图。图2为本发明时钟信号转换电路较佳实施方式的方框图。图3为本发明时钟信号转换电路较佳实施方式的电路原理图。 【具体实施方式】请共同参考图2及图3,本发明时钟信号转换电路IO用来对一芯片 20的时钟信号进行转换,其较佳实施方式包括一复位信号输入端Reset、 一第一输入端Clockl、 一第二输入端Clock2、 一转换才莫块12及一时钟信号输出端Clock。所述转换模块12包括一信号单元122及一转换单元 124,本实施方式中,所述信号单元122包括一电源Vcc、 一第一电阻 Rl及一正反器Ul,所述转换单元124包括一电源Vcc、 一第二电阻R2 及一多工器U2,所述正反器Ul的型号为74LVX112,所述多工器U2 的型号为ADG704。其中,所述第一输入端Clockl及第二输入端Clock2分别用来接收 芯片20所需的一第一时钟信号及一第二时钟信号,所述时钟信号输出端 Clock用来输出所述第一时钟信号或第二时钟信号给所述芯片20。所述 复位信号输入端Reset连接于所述芯片20的复位信号接收端,用来输入 一复位信号给所述芯片20,当所述复位信号为高电位时,芯片20不复 位,当所述复位信号为低电位时,芯片20复位。所述复位信号输入端Reset还连接于所述正反器Ul的引脚CLK1, 所述正反器Ul的引脚Kl、 Jl、 PR1及CLR1均串联第一电阻Rl后接 电源Vcc,所述电源Vcc用来提供正电压,所述正反器Ul的引脚Ql连 接于所述多工器U2的引脚AO,所述多工器U2的引脚SI连接于所述第 一输入端Clockl,所述多工器U2的引脚S2连接于所述第二输入端 Clock2,所述多工器U2的引脚Al接地,所述多工器U2的引脚EN串 联第二电阻R2后接电源Vcc,所述多工器U2的引脚D作为所述时钟信 号输出端Clock,所述时钟信号输出端Clock连接于所述芯片20的时钟 信号接收端。所述正反器Ul及所述多工器U2的真值表如下:Ul真值表<table>table see original document page 6</column></row> <table><table>table see original document page 7</column></row> <table>表中"1"及"H"均表示高电位状态,"0"及"L"均表示低电位状态, "X"表示任意状态。工作时,当所述芯片20需要进行时钟信号转换时,可利用中央处理 器CPU的GPIO(General purpose 1/0)的控制信号发送一由高电位转为4氐 电位的信号给所述复位信号输入端Reset,由于所述复位信号输入端 Reset连接于所述芯片20的复位信号接收端,则所述芯片20将复位。同 时所述复位信号输入端Reset也将所述由高电位转为低电位的控制信号 提供给了所述正反器U1的引脚CLK1(U1真值表中用"^"表示),其中 所述正反器Ul的引脚Kl、 Jl、 PR1及CLR1处于高电位状态,根据所 述正反器U1的真值表可知,当所述正反器U1的引脚CLKl接收到的信 号为由高电位转为低电位的信号时,所述正反器U1的引脚Ql将会输出 与其前一状态相反的信号(O或1)。由于所述正反器Ul的引脚Ql连接于 所述多工器U2的引脚A0,则所述多工器U2的引脚AO接收到的信号与 所述正反器U1的引脚Q1的信号相同,又由于所述多工器U2的引脚Al 接地,所述多工器U2的引脚EN处于高电位状态,根据所述多工器U2 的真值表可知,当Al-A0-0时,所述多工器U2的引脚D的信号与所述 多工器U2的引脚SI相同,即所述多工器U2的引脚D的信号将输出所 述第一输入端Clockl接收的第一时钟信号,当A1-0且A0-1时,所述 多工器U2的引脚D与所述多工器U2的引脚S2相同,即所述多工器U2的引脚D将输出所述第二输入端Clock2接收的第二时钟信号。当所述芯片20需要进行时钟信号转换时,则仅需通过向所述复位信 号输入端Reset发出一由高电位转为低电位的控制信号即可将所速芯片 20复位,与此同时可使所述时钟信号输出端Clock输出的时钟信号在所 述第一时钟信号及所述第二时钟信号之间进行转换,即所述芯片20完成 了一次时钟信号的转换。

Claims (5)

1. 一种时钟信号转换电路,用来转换一芯片的时钟信号,其包括一复位信号输入端、用来接收一第一时钟信号的一第一输入端、用来接收一第二时钟信号的一第二输入端及一时钟信号输出端,所述复位信号输入端用来输入一复位信号给所述芯片,所述时钟信号输出端用来输出所述第一时钟信号或第二时钟信号给所述芯片,其特征在于:所述时钟信号转换电路还包括一信号单元及与所述信号单元相连的一转换单元,所述复位信号输入端与所述信号单元相连,所述第一输入端及第二输入端均与所述转换单元相连,所述转换单元与所述时钟信号输出端相连,所述复位信号控制所述信号单元产生一转换信号给所述转换单元,以控制所述转换单元选择输出所述第一时钟信号或第二时钟信号,使所述芯片复位的同时完成时钟信号的转换。
2. 如权利要求1所述的时钟信号转换电路,其特征在于:所述复位 信号为电压信号,当所述复位信号为高电位时,芯片不复位,当所述复 位信号为低电位时,芯片复位。
3. 如权利要求2所述的时钟信号转换电路,其特征在于:当所述复 位信号由高电位转变为低电位时,所述时钟信号输出端输出的时钟信号 将在所述第一时钟信号与第二时钟信号之间进行转换。
4. 如权利要求1所述的时钟信号转换电路,其特征在于:所述信号 单元包括一电源及一正反器,所述电源提供电压给所述正反器,所述复 位信号输入端与所述正反器相连,所述正反器与所述转换单元相连,所述复位信号控制所述正反器产生所述转换信号。
5. 如权利要求4所述的时钟信号转换电路,其特征在于:所述转换 单元包括一电源及一多工器,所述电源提供电压给所述多工器,所述信 号单元、所述第一输入端及第二输入端均与所述多工器相连,所述多工 器与所述时钟信号输出端相连,所述转换信号控制所述多工器使所述时钟信号输出端输出的时钟信号在所述第一时钟信号与第二时钟信号之间 进行转换。
CN 200510101193 2005-11-11 2005-11-11 时钟信号转换电路 CN100405252C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 200510101193 CN100405252C (zh) 2005-11-11 2005-11-11 时钟信号转换电路

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN 200510101193 CN100405252C (zh) 2005-11-11 2005-11-11 时钟信号转换电路
US11/521,922 US20070113115A1 (en) 2005-11-11 2006-09-15 Switching circuit for clock signals

Publications (2)

Publication Number Publication Date
CN1963722A CN1963722A (zh) 2007-05-16
CN100405252C true CN100405252C (zh) 2008-07-23

Family

ID=38042344

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 200510101193 CN100405252C (zh) 2005-11-11 2005-11-11 时钟信号转换电路

Country Status (2)

Country Link
US (1) US20070113115A1 (zh)
CN (1) CN100405252C (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AT555431T (de) * 2008-02-28 2012-05-15 Synopsys Inc Taktschaltungen und verfahren
CN101299159B (zh) 2008-07-01 2010-06-09 深圳市远望谷信息技术股份有限公司 时钟切换电路

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5231636A (en) 1991-09-13 1993-07-27 National Semiconductor Corporation Asynchronous glitchless digital MUX

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1284718B1 (it) * 1996-07-31 1998-05-21 Cselt Centro Studi Lab Telecom Dispositivo e procedimento per allineare temporalmente segnali numerici, ad esempio un segnale di orologio ed un flusso di dati.
GB2358531B (en) * 2000-01-18 2003-06-04 3Com Corp Glitch free clock multiplexer circuit
US7039146B2 (en) * 2001-01-16 2006-05-02 Advanced Micro Devices, Inc. Method and interface for glitch-free clock switching
US7081777B2 (en) * 2002-05-28 2006-07-25 Realtek Semiconductor Corp. Multiple-phase switching circuit
US6819150B1 (en) * 2001-09-19 2004-11-16 Sony Corporation Method and apparatus for quick clock swapping using much slower asynchronous clock for power savings
US6981166B2 (en) * 2002-01-07 2005-12-27 International Business Machines Corporation Method, apparatus, and computer program product for pacing clocked operations
JP2004054350A (ja) * 2002-07-16 2004-02-19 Sony Corp クロック切り替え回路
US6927604B2 (en) * 2003-08-21 2005-08-09 International Business Machines Corporation Clock signal selector circuit with reduced probability of erroneous output due to metastability
TWI243980B (en) * 2003-10-09 2005-11-21 Via Tech Inc Switch circuit for switching clock signals
JP2006011704A (ja) * 2004-06-24 2006-01-12 Fujitsu Ltd クロック切り替え回路
JP3778292B2 (ja) * 2004-07-12 2006-05-24 セイコーエプソン株式会社 クロック切り替え回路

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5231636A (en) 1991-09-13 1993-07-27 National Semiconductor Corporation Asynchronous glitchless digital MUX

Also Published As

Publication number Publication date
CN1963722A (zh) 2007-05-16
US20070113115A1 (en) 2007-05-17

Similar Documents

Publication Publication Date Title
KR100236524B1 (ko) Pci 인터페이스 동기화 회로
US5987543A (en) Method for communicating digital information using LVDS and synchronous clock signals
CN2547084Y (zh) 具有混合并行/串行总线接口的基站
Sjogren et al. Interfacing synchronous and asynchronous modules within a high-speed pipeline
US7203785B2 (en) Apparatus and method for parallel and serial PCI hot plug signals
US6822478B2 (en) Data-driven clock gating for a sequential data-capture device
US6064626A (en) Peripheral buses for integrated circuit
JP4812976B2 (ja) レジスタ、メモリモジュール及びメモリシステム
TW552585B (en) Data input circuit and method for synchronous semiconductor memory device
US5826048A (en) PCI bus with reduced number of signals
TW469699B (en) Method and apparatus for glitch protection for input buffers in a source-synchronous environment
JP2501513Y2 (ja) 並列直列変換器
CN1187890A (zh) 提供远程pci槽扩展的装置和方法
US5706484A (en) Method for eliminating transition direction sensitive timing skews in a source synchronous design
CN1220126C (zh) 外围接口设备及其优先级控制方法
US4845437A (en) Synchronous clock frequency conversion circuit
KR100257046B1 (ko) 인터페이스 기능 전환을 위한 지능형 입/출력 제어기
WO2001037484A3 (en) Serializing data using hazard-free multilevel glitchless multiplexing
JPH07302240A (ja) コンピュータシステムおよびisa型サブバスを集積プロセッサの外部に導出させるための方法
CN1160634C (zh) 串行/并行转换电路、数据传送控制装置和电子设备
EP1406178A2 (en) Simplifying integrated circuits with a common communication bus
CN101136000A (zh) 实现sd主机/从属设备的应用处理器电路和电子设备
JP2003046596A (ja) ネットワークインターフェース
JP2001014269A (ja) コンピュータシステム
CN102023942A (zh) Spi外设访问装置及方法

Legal Events

Date Code Title Description
C06 Publication
C10 Request of examination as to substance
C14 Granted
C17 Cessation of patent right