CN1983222A - Spi设备通信电路 - Google Patents

Spi设备通信电路 Download PDF

Info

Publication number
CN1983222A
CN1983222A CNA2005101209570A CN200510120957A CN1983222A CN 1983222 A CN1983222 A CN 1983222A CN A2005101209570 A CNA2005101209570 A CN A2005101209570A CN 200510120957 A CN200510120957 A CN 200510120957A CN 1983222 A CN1983222 A CN 1983222A
Authority
CN
China
Prior art keywords
spi
multiplexer
cpu10
main equipment
slave unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005101209570A
Other languages
English (en)
Other versions
CN100468378C (zh
Inventor
郭恒祯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hongfujin Precision Industry Shenzhen Co Ltd
Hon Hai Precision Industry Co Ltd
Original Assignee
Hongfujin Precision Industry Shenzhen Co Ltd
Hon Hai Precision Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hongfujin Precision Industry Shenzhen Co Ltd, Hon Hai Precision Industry Co Ltd filed Critical Hongfujin Precision Industry Shenzhen Co Ltd
Priority to CNB2005101209570A priority Critical patent/CN100468378C/zh
Priority to US11/309,708 priority patent/US20070143512A1/en
Publication of CN1983222A publication Critical patent/CN1983222A/zh
Application granted granted Critical
Publication of CN100468378C publication Critical patent/CN100468378C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4291—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a clocked protocol

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Electronic Switches (AREA)
  • Information Transfer Systems (AREA)

Abstract

一种SPI设备通信电路，其包括主设备、若干个从设备、SPI总线及多工器，所述从设备通过所述SPI总线与所述主设备之间进行通信，所述从设备与所述SPI总线之间连接所述多工器，所述主设备与所述多工器的选通端相连，所述主设备通过所述多工器来控制所述从设备的选通，以使需要的从设备与所述主设备之间进行通信。该种SPI设备通信电路可消除SPI总线驱动能力不足的问题、减小从设备之间的相互干扰以及减少芯片选通单元的引脚使用数量。

Description

SPI设备通信电路
【技术领域】
本发明涉及一种SPI(Serial Peripheral Interface，串行外围设备接口)设备通信电路。
【背景技术】
在计算机系统中，SPI是一种允许在两种设备(一个称主设备，另一个称从设备)之间进行串行数据交换的接口。SPI最常应用于计算机系统的CPU(Central processing unit，中央处理器)与外围芯片之间的通信电路系统中，例如电能计量芯片(Energy Metering IC)就是通过SPI传输电压、电流等数据给CPU的。
请参考图1，当CPU10′(主设备)需要通过SPI与多个外围芯片(从设备，此处以四个外围芯片20′举例说明)进行通信时，通常的做法是：先将每一个外围芯片20′的SPI分别与SPI总线30′相连，然后再将SPI总线30′与CPU10′的SPI总线控制单元12′相连，而CPU10′的芯片选通单元14′与所述每一个外围芯片20′的选通端相连，用来控制所述外围芯片20′以使需要与CPU10′通信的外围芯片20′与CPU10′进行通信，CPU10′上的选通单元14′一般是使用若干个CPU10′的GPIO(Generalpurpose input/output，通用输入输出)引脚，所使用的GPIO引脚的数量与所述外围芯片20′的数量相同，即为四个(图中用A′、B′、C′、D′表示)，每一个GPIO引脚分别控制一个外围芯片20′。
但是，这种SPI设备通信电路的SPI总线30′由于并联了多个外围芯片20′，则SPI总线30′需同时驱动所述所有外围芯片20′，这就有可能会超过SPI总线30′的驱动能力，使CPU10′与外围芯片20′之间的通信受到影响。而且，所述外围芯片20′之间相互并联，很有可能在工作时造成彼此之间的干扰，同样影响了与CPU10′之间的通信。当所述外围芯片20′的数量很多时，也就需要应用较多的GPIO引脚，无疑是浪费了CPU10′有限的GPIO引脚资源，可能会使计算机系统的其他部件由于无可利用的GPIO引脚资源而使其设计变得复杂，从而造成计算机系统设计成本提高。
【发明内容】
鉴于以上内容，有必要提供一种SPI设备通信电路，以消除SPI总线驱动能力不足的问题、减小从设备之间的相互干扰以及减少芯片选通单元的引脚使用数量。
一种SPI设备通信电路，其包括主设备、若干个从设备及SPI总线，所述从设备通过所述SPI总线与所述主设备之间进行通信，所述从设备与所述SPI总线之间还连接一个多工器，所述主设备与所述多工器的选通端相连，所述主设备通过所述多工器来控制所述从设备的选通，以使需要的从设备与所述主设备之间进行通信。
相较于现有技术，在所述从设备与所述SPI总线之间连接所述多工器，使所述从设备与SPI总线完全断开，SPI总线将不会出现驱动能力不足的情况。同时利用多工器同一时间只允许一个从设备与主设备进行通信，从而减小了从设备之间的相互干扰。而且应用所述多工器也减少了芯片选通单元的引脚使用数量，一定程度上简化的计算机系统的设计，进而降低了设计成本。
【附图说明】
下面参考附图结合具体实施方式对本发明作进一步的说明。
图1为现有的一种SPI设备通信电路的原理框图。
图2为本发明SPI设备通信电路的较佳实施方式的原理框图。
【具体实施方式】
请参考图2，本发明SPI设备通信电路的较佳实施方式包括一个主设备(如计算机系统中的CPU10)、若干个从设备(如计算机系统中通过SPI与CPU通信的外围芯片20)、SPI总线30及一个多工器40，这里以四个外围芯片20为例加以说明。
所述CPU10具有一个SPI总线控制单元12，用来接收通过SPI总线30传输给CPU10的数据；所述CPU10还具有一个芯片选通单元14，用来控制所述外围芯片20的选通，以使需要的一个外围芯片20与所述CPU10之间进行通信，所述选通端元14包括若干个CPU10的GPIO引脚。
其中，所述每一个外围芯片20的SPI均与所述多工器40的输入端相连，所述多工器40的输出端通过所述SPI总线30与所述CPU10的SPI总线控制单元12相连，所述CPU10的芯片选通单元14与所述多工器40的选通端相连。设外围芯片20的数量为m，所需的GPIO引脚数量为n，则m、n满足关系式：
2n-1＜m≤2n(m≥2)
由于所述外围芯片20为四个，则所述选通单元14利用的CPU10的GPIO引脚仅为两个即可(图中用A、B表示)，其中A＝B＝0；A＝0且B＝1；A＝1且B＝0及A＝B＝1(0代表低电位，1代表高电位)为选通信号，上述四种选通信号分别用来控制所述多工器40选通对应的一个外围芯片20与所述CPU10之间进行通信。
工作时，当某个外围芯片20需要与所述CPU10进行通信时，所述CPU10首先通过芯片选通单元14(即GPIO引脚A、B)发出与上述外围芯片20对应的选通信号给所述多工器40，这时多工器40将控制所述选通的那一个外围芯片20与所述CPU10之间进行通信，而其它外围芯片20将不会与所述CPU10之间进行通信。同理，当其它某个外围芯片20需要与所述CPU10进行通信时，只要通过CPU10的芯片选通单元14发出与其对应的选通信号给所述多工器40即可。
由于所述外围芯片20是通过多工器40后再经过SPI总线30与CPU10进行通信的，所述SPI总线30将不会出现驱动能力不足的情况。而且利用多工器40同一时间只允许一个外围芯片20与CPU10进行通信，那么外围芯片20之间就不会造成干扰。同时，由于利用了多工器40的选通功能，仅需要较少的GPIO引脚就可控制多工器40对外围芯片20的选通控制，如果外围芯片20的数量越多这种优势也就越明显(如外围芯片20的数量为八个时，仅需使用三个GPIO引脚就可满足要求)，大大减少了使用GPIO引脚的数量，一定程度上简化了计算机系统的设计，进而降低了设计成本。
以上实施方式仅以CPU10及通过SPI与CPU10通信的外围芯片20来举例说明本发明SPI设备通信电路，其它类似应用SPI设备之间的通信电路均可按照此方式设计，这里就不一一详细说明。

Claims (5)

1.一种SPI设备通信电路，其包括主设备、若干个从设备及SPI总线，所述从设备通过所述SPI总线与所述主设备之间进行通信，其特征在于：所述从设备与所述SPI总线之间还连接一个多工器，所述主设备与所述多工器的选通端相连，所述主设备通过所述多工器来控制所述从设备的选通，以使需要的从设备与所述主设备之间进行通信。
2.如权利要求1所述的SPI设备通信电路，其特征在于：所述主设备为CPU。
3.如权利要求2所述的SPI设备通信电路，其特征在于：所述从设备为通过SPI与CPU通信的外围芯片。
4.如权利要求2所述的SPI设备通信电路，其特征在于：所述主设备通过若干GPIO引脚与所述多工器的选通端相连。
5.如权利要求4所述的SPI设备通信电路，其特征在于：所述从设备的数量m与所述GPIO引脚的数量n满足关系式：2n-1＜m≤2n，其中，m≥2。
CNB2005101209570A 2005-12-17 2005-12-17 Spi设备通信电路 Expired - Fee Related CN100468378C (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CNB2005101209570A CN100468378C (zh) 2005-12-17 2005-12-17 Spi设备通信电路
US11/309,708 US20070143512A1 (en) 2005-12-17 2006-09-15 Communication circuit of serial peripheral interface (spi) devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB2005101209570A CN100468378C (zh) 2005-12-17 2005-12-17 Spi设备通信电路

Publications (2)

Publication Number Publication Date
CN1983222A true CN1983222A (zh) 2007-06-20
CN100468378C CN100468378C (zh) 2009-03-11

Family

ID=38165774

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005101209570A Expired - Fee Related CN100468378C (zh) 2005-12-17 2005-12-17 Spi设备通信电路

Country Status (2)

Country Link
US (1) US20070143512A1 (zh)
CN (1) CN100468378C (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104933004A (zh) * 2015-06-24 2015-09-23 上海市共进通信技术有限公司 使用spi总线扩展cpu模块的系统及方法
CN107480090A (zh) * 2017-08-01 2017-12-15 晶晨半导体(上海)股份有限公司 一种在串行外设接口设备上实现gpio功能的电路及方法
CN110275856A (zh) * 2018-03-13 2019-09-24 纬颖科技服务股份有限公司 双向沟通方法、系统及其主控端装置

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101436170A (zh) * 2007-11-12 2009-05-20 鸿富锦精密工业（深圳）有限公司 Spi设备通信电路
CN101382927B (zh) * 2008-09-25 2010-06-02 杭州爱威芯科技有限公司 集成在芯片内的高速串行外围接口电路
TWI406135B (zh) * 2010-03-09 2013-08-21 Nuvoton Technology Corp 資料傳輸系統與可編程序列周邊介面控制器
US8433838B2 (en) * 2010-09-17 2013-04-30 International Business Machines Corporation Remote multiplexing devices on a serial peripheral interface bus
TWI547784B (zh) * 2011-04-22 2016-09-01 緯創資通股份有限公司 動態調整匯流排時脈的方法及其裝置
CN102929820A (zh) * 2011-12-30 2013-02-13 广东佳和通信技术有限公司 一种单双线兼容的spi通信装置及其通信方法
US9015394B2 (en) * 2012-06-22 2015-04-21 Lenovo Enterprise Solutions (Singapore) Pte. Ltd. Chip select (‘CS’) multiplication in a serial peripheral interface (‘SPI’) system
US9098645B2 (en) 2012-06-22 2015-08-04 Lenovo Enterprise Solutions (Singapore) Pte. Ltd. Increasing data transmission rate in an inter-integrated circuit (‘I2C’) system
US9904644B2 (en) * 2013-10-09 2018-02-27 Goodrich Corporation Systems and methods of using an SPI controller
US10055376B1 (en) * 2015-01-15 2018-08-21 Maxim Integrated Products, Inc. Serial peripheral interface system with slave expander
US10725959B2 (en) * 2018-03-09 2020-07-28 Analog Devices Global Unlimited Company, Inc. Serial peripheral interface round robin mode system and apparatus
CN115174804B (zh) * 2019-06-28 2024-02-20 华为技术有限公司 基于spi的数据传输系统
GB2603516A (en) 2021-02-05 2022-08-10 Aptiv Tech Ltd Apparatus and method for serial data communication between a master device and peripheral devices
US11886369B1 (en) * 2023-09-14 2024-01-30 Qualcomm Incorporated Apparatus and methods for burst communications within die architectures

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4829473A (en) * 1986-07-18 1989-05-09 Commodore-Amiga, Inc. Peripheral control circuitry for personal computer
US5822554A (en) * 1995-09-18 1998-10-13 National Instruments Corporation System and method for improved multiplexing to a data bus
US5778412A (en) * 1995-09-29 1998-07-07 Intel Corporation Method and apparatus for interfacing a data bus to a plurality of memory devices
US7054969B1 (en) * 1998-09-18 2006-05-30 Clearspeed Technology Plc Apparatus for use in a computer system
US6532533B1 (en) * 1999-11-29 2003-03-11 Texas Instruments Incorporated Input/output system with mask register bit control of memory mapped access to individual input/output pins
GB0123422D0 (en) * 2001-09-28 2001-11-21 Memquest Ltd Improved memory controller
US20050021922A1 (en) * 2003-07-22 2005-01-27 Munguia Peter R. Programmable chip select
US7082481B2 (en) * 2003-11-25 2006-07-25 Atmel Corporation Serial peripheral interface (SPI) apparatus with write buffer for improving data throughput
CN1558320A (zh) * 2004-01-15 2004-12-29 威盛电子股份有限公司 多功能输入输出系统
WO2005094674A1 (en) * 2004-03-29 2005-10-13 Neuronetrix, Inc. Active, multiplexed digital electrodes for eeg, ecg and emg applications
US7437497B2 (en) * 2004-08-23 2008-10-14 Apple Inc. Method and apparatus for encoding memory control signals to reduce pin count
CN1320471C (zh) * 2004-11-30 2007-06-06 北京中星微电子有限公司 半双工串行通信总线外部设备接口
US7382149B2 (en) * 2006-07-24 2008-06-03 International Business Machines Corporation System for acquiring device parameters

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104933004A (zh) * 2015-06-24 2015-09-23 上海市共进通信技术有限公司 使用spi总线扩展cpu模块的系统及方法
CN107480090A (zh) * 2017-08-01 2017-12-15 晶晨半导体(上海)股份有限公司 一种在串行外设接口设备上实现gpio功能的电路及方法
CN107480090B (zh) * 2017-08-01 2020-08-04 晶晨半导体(上海)股份有限公司 一种在串行外设接口设备上实现gpio功能的电路及方法
CN110275856A (zh) * 2018-03-13 2019-09-24 纬颖科技服务股份有限公司 双向沟通方法、系统及其主控端装置

Also Published As

Publication number Publication date
CN100468378C (zh) 2009-03-11
US20070143512A1 (en) 2007-06-21

Similar Documents

Publication Publication Date Title
CN100468378C (zh) Spi设备通信电路
CN108255755B (zh) 基于fpga的pcie通用多功能通信接口模块
CN101499046A (zh) Spi设备通信电路
JPS6450150A (en) Fault tolerant digital data processor with improved input/output controller
CN101436170A (zh) Spi设备通信电路
CN111752871A (zh) 一种同一pcie槽位兼容不同pcie带宽的pcie设备、装置及方法
MY118030A (en) Terminal apparatus
CN208188815U (zh) Bmc模块化系统
US5479618A (en) I/O module with reduced isolation circuitry
CN100478935C (zh) Pcie通道扩展装置、系统及其配置方法
WO2023125108A1 (zh) 控制器、控制系统及控制器的通讯方法
CN205844977U (zh) 一种基于飞腾1500a处理器的计算机控制主板及计算机
CN110362433A (zh) 能够进行多接口测试的系统
CN205263790U (zh) 一种显示控制板
CN109379262B (zh) 一种PCIe接口的双冗余CAN 总线通讯卡及方法
CN102799556A (zh) 一种usb从设备间互连的方法、系统及设备
CN103869883B (zh) 一种扩展主板及扩展系统
CN203102076U (zh) 一种扩展主板及扩展系统
CN206178791U (zh) 一种基于fpga的pcie总线桥接口
CN205318374U (zh) 一种rs-232串口的冗余电路
CN212750729U (zh) 一种旁路控制电路及网络安全设备
US20040205283A1 (en) Interface module
CN111324079A (zh) 一种中压电源控制装置
CN114020669A (zh) 一种基于cpld的i2c链路系统及服务器
CN207367195U (zh) 一种iic接口扩展板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090311

Termination date: 20131217