CN109379262B - 一种PCIe接口的双冗余CAN 总线通讯卡及方法 - Google Patents

一种PCIe接口的双冗余CAN 总线通讯卡及方法 Download PDF

Info

Publication number
CN109379262B
CN109379262B CN201811157765.0A CN201811157765A CN109379262B CN 109379262 B CN109379262 B CN 109379262B CN 201811157765 A CN201811157765 A CN 201811157765A CN 109379262 B CN109379262 B CN 109379262B
Authority
CN
China
Prior art keywords
bus
pin
module
pcie
control unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201811157765.0A
Other languages
English (en)
Other versions
CN109379262A (zh
Inventor
周苗苗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tianjin Embedtec Co Ltd
Original Assignee
Tianjin Embedtec Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tianjin Embedtec Co Ltd filed Critical Tianjin Embedtec Co Ltd
Priority to CN201811157765.0A priority Critical patent/CN109379262B/zh
Publication of CN109379262A publication Critical patent/CN109379262A/zh
Application granted granted Critical
Publication of CN109379262B publication Critical patent/CN109379262B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/40006—Architecture of a communication node
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/40006—Architecture of a communication node
    • H04L12/40013—Details regarding a bus controller
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L2012/40208—Bus networks characterized by the use of a particular bus standard
    • H04L2012/40215—Controller Area Network CAN

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Sources (AREA)

Abstract

一种PCIe接口的双冗余CAN总线通讯卡，其特征在于它包括PCIe接口模块、FPGA控制模块、CAN总线驱动模块、CAN总线接口模块和电源模块；包含两套CAN总线通讯电路，可实现PCIe总线协议设备与双冗余CAN总线协议设备之间的高效通信；PCIe总线协议与CAN总线协议的通讯转换功能集成在一片FPGA芯片上简化硬件电路，降低了系统的故障率，提高了系统的可靠性。

Description

一种PCIe接口的双冗余CAN 总线通讯卡及方法
技术领域
本发明涉及计算机通讯领域，特别涉及一种PCIe（Peripheral ComponentInterconnect express，高速外围设备互联标准）接口的双冗余CAN（Controller AreaNetwork，控制器局域网络）总线通讯卡及方法。
背景技术
PCIe总线，是由Intel公司提出和推广的一种最新的总线和接口标准，具有高带宽、扩展灵活、支持热插拔和热交换等优良性能。PCIe接口采用了串行互联方式，以点对点的形式进行数据传输，每个设备都可以单独的享用带宽，从而大大提高了传输速率，其具有多种不同速度的接口模式，包括1X、2X、4X、8X、16X以及更高速的32X。PCIe 1X模式的传输速率便可以达到250MB/S，接近原有PCI接口133MB/S的二倍，而8X、16X的传输速率则是1X的8倍和16倍。鉴于上述优点， PCIe总线在计算机通信领域开始逐渐成为取代现有计算机系统PCI、AGP等总线的新型总线标准。
CAN总线是由以研发和生产汽车电子产品著称的德国BOSCH公司开发的，并最终成为国际标准（ISO 11898），是国际上应用最广泛的现场总线之一。以其高性能、高可靠性及独特的设计，在汽车、机器人、医疗器械、传感器等领域发展迅速。CAN总线是一种具有通信速率高、容易实现、且性价比高等诸多特点且已形成国际标准的现场总线。除此之外，在CAN通讯应用中设备的安全和可靠性是至关重要的，为增加系统的可靠性，系统设计中常常需要采取两套或两套以上冗余设计。
现有技术中具备CAN总线通讯功能的板卡均为PCI接口方式，无法直接应用于高速CPU通信总线PCIe总线体系，且该类CAN总线板卡所用元器件种类繁多，集成度较低，体积较大，在小型化系统的应用中存在一定的局限。
鉴于CAN总线设备的广泛应用和PCIe总线的优良性能，为了扩展CAN总线的功能，便于与计算机相连，设计一种具有PCIe接口和双冗余功能的CAN总线通讯卡，来收集CAN总线上各个节点的信息，实现PC机与CAN总线设备的高效通讯，在计算机通讯控制领域具有重要作用。
发明内容
本发明的目的在于提供一种PCIe接口的双冗余CAN 总线通讯卡及方法，它可以克服现有技术的不足，是一种具有PCIe接口和双冗余功能的CAN总线通讯卡，能够实现PC机与CAN总线设备的高效通讯，其结构简单，操作方便，有助于在计算机通讯控制领域的发展和推广。
本发明的技术方案：一种PCIe接口的双冗余CAN 总线通讯卡，其特征在于它包括PCIe接口模块、FPGA（Field-programmable Gate Array，现场可编程门阵列）控制模块、CAN总线驱动模块、CAN总线接口模块和电源模块；所述PCIe接口模块、FPGA控制模块、CAN总线驱动模块和CAN总线接口模块之间分别依次呈双向数据连接；所述PCIe接口模块的输出端连接电源模块；所述电源模块为FPGA控制模块、CAN总线驱动模块提供工作电源。
所述PCIe接口模块包含PCIe连接器，用于实现与具有PCIe接口的设备之间的连接。
所述FPGA控制模块，完成对PCIe总线数据的通讯控制、数据存储、中断仲裁以及CAN总线数据的通讯控制，它是由PCIe总线控制单元、数据存储单元、读写控制单元、双冗余中断仲裁单元和CAN总线控制单元构成；其中，所述PCIe总线控制单元完成PCIe总线协议数据的接收和发送控制，其输入端通过PCIe接口模块接受PCIe总线协议数据信号，其输出端连接读写控制单元的输入端；所述读写控制单元实现对PCIe总线控制单元和CAN总线控制单元的数据读写交互的时序控制、对数据存储单元的读写控制以及对双冗余中断控制单元的响应，它与数据存储单元和CAN总线控制单元之间分别呈双向连接；所述双冗余中断仲裁单元用于完成两个CAN总线通道的中断优先级仲裁及中断请求控制，其输入端与CAN总线控制单元的输出端连接，其输出端连接读写控制单元的输入端；所述CAN总线控制单元的输出端输出CAN总线通讯信号至CAN总线驱动模块；所述数据存储单元用于通讯数据的缓冲存储。
所述FPGA控制模块是XILINX公司的7K系列XC7K325TFFG900-2芯片；所述PCIe总线控制单元、数据存储单元、读写控制单元、双冗余中断仲裁单元和CAN总线控制单元均以FPGA芯片为实现的物质依托，各个单元以模块化形式集成在此芯片上。
所述FPGA控制模块上连接有电容M605、电容M602、电容M597、电容M598、电容M603、电容M606、电容M600、电容M599、电容M476、电容M481，分别与FPGA控制模块的XC7K325TFFG900-2芯片的MGTXTXP0_115端子、MGTXTXN0_115端子、MGTXTXP1_115端子、MGTXTXN0_115端子、MGTXTXN2_115端子、MGTXTXP2_115端子、MGTXTXP3_115端子、MGTXTXN3_115端子、MGTREFCLK0P_115端子、MGTREFCLK0N_115端子连接；其它端子均为常规连接。
所述PCIe总线控制单元与PCIe接口模块连接，以XILINX公司的PCIe x4时钟频率为125MHz的IP核，实现PCIe协议数据的接收和发送；所述IP核是7K系列芯片内自带的硬件IP；所述PCIe接口模块是由金手指连接器P1、电阻R65、电容CX1和电容CX2构成；所述金手指连接器P1有WADE#端子经电阻R65连接+3.3V电源；所述金手指连接器P1有REFCLK+端子和REFCLK-端子分别经电容CX1和电容CX2输出；所述金手指连接器P1的其它端子为常规连接。
所述CAN总线控制单元是由CAN总线通道I和CAN总线通道II构成，分别独立完成CAN总线协议的数据接收发送控制；所述CAN总线通道I和CAN总线通道II的输出端分与双冗余中断仲裁单元的输入端及CAN总线驱动模块的输入端连接。
所述CAN总线驱动模块完成CAN总线信号的电源隔离及电平转换，它是由CAN总线驱动电路模块I和CAN总线驱动电路模块II构成，分别与CAN总线控制单元中的CAN总线通道I和CAN总线通道II对应连接；所述CAN总线驱动电路模块I是由隔离单元I和CAN信号驱动单元I构成；所述CAN总线驱动电路模块II是由隔离单元II和CAN信号驱动单元II构成；所述隔离单元I和隔离单元II用于实现电源模块与CAN总线接口模块之间的电平隔离；所述CAN信号驱动单元I和CAN信号驱动单元II完成TTL电平类型信号与CAN接口物理总线间的驱动连接，实现CAN总线的差动发送和接收功能，其输出端连接CAN总线接口模块。
所述隔离单元I和隔离单元II采用电源隔离器件HCPL-0600，实现通讯卡+5V电源与CAN接口+5V电源之间的电平隔离；所述CAN信号驱动单元I和CAN信号驱动单元II是82C250T芯片，实现通讯卡TTL电平类型CAN信号与CAN接口物理总线间的驱动连接，实现CAN总线的差动发送和接收功能。
所述隔离单元I是由微功率电源B0505M-1W芯片U9、电容M64、电容C12、电容C10、电容M13、电源隔离器件HCPL-0600芯片U6、电阻R59、电阻R58、电阻R56、电阻R57、电容M7、电源隔离器件HCPL-0600芯片U23、电阻R175、电阻R174、电阻R184构成；所述微功率电源B0505M-1W芯片U9包含4个引脚，分别记作1脚GND、2脚Vin、3脚0V、4脚+VO；其中，所述1脚GND接地；所述2脚Vin与+5V相连；所述3脚0V与CAN总线通道I的地线端子GND_CAN1相连；所述4脚+VO与CAN总线通道I的电源 +5V_CAN1连接；所述电容M6与电容C12相互并联连接在2脚Vin和1脚GND1脚之间；所述电容C10与电容M13相互并联连接在3脚0V和4脚+VO之间；
所述电源隔离器件HCPL-0600芯片U6包含8个引脚，分别记作6-1脚NC、6-2脚ANODE、6-3脚CATHODE、6-4脚NC、6-5脚EGND、6-6脚OUT、6-7脚EN和6-8脚EVCC；所述6-1脚NC和6-4脚NC悬空；所述6-2脚ANODE与电阻R58串联后与+V3.3相连；所述6-3脚CATHODE接收CAN总线通道I的CAN1TX1信号，同时与电阻R59串联后与连接+V3.3电源端；所述 6-5脚EGND与CAN总线通道I的地线端子GND_CAN1相连，并与电容M7串联后与CAN总线通道I的+5V_CAN1相连；所述6-6脚OUT与电阻R57串联后与CAN总线通道I的+5V_CAN1相连；所述6-6脚OUT还与CAN信号驱动单元连接；所述6-7脚EN与电阻R56串联后与CAN总线通道I的+5V_CAN1相连；所述6-8脚EVCC与CAN总线通道I的+5V_CAN1连接；
所述电源隔离器件HCPL-0600芯片U23包含8个引脚，分别记作23-1脚NC、23-2脚ANODE、23-3脚CATHODE、23-4脚NC、23-5脚EGND、23-6脚OUT、23-7脚EN和23-8脚EVCC；其中，23-1脚NC及23-4脚NC悬空；所述23-2脚ANODE与电阻R184串联后与CAN总线通道I的+5V_CAN1相连；所述23-2脚ANODE与CAN信号驱动单元连接；所述23-5脚EGND接地；所述23-6脚OUT与电阻R175串联后连接+V3.3电源；所述23-6脚OUT接收CAN总线通道I的CAN1RX1信号；所述23-7脚EN与电阻R174串联后与+V3.3相连；所述23-8脚EVCC连接+V3.3电源。
所述CAN信号驱动单元I是由82C250T驱动芯片D6、电容M49、电容M54、电阻R177和电阻R176构成；所述82C250T驱动芯片D6包含8个引脚，分别记作1脚TXD、2脚GND、3脚VCC、4脚RXD、5脚SPLT、6脚CANL、7脚CANH和8脚STB；其中，所述1脚TXD与电源隔离器件HCPL-0600芯片U6的6-6脚OUT相连；所述2脚GND与CAN总线通道I的地线端子GND_CAN1连接；所述3脚VCC连接CAN总线通道I的V5_CAN1电源，且还与电容M54串联后与CAN总线通道I的信号端子GND_CAN1连接；所述4脚RXD与电源隔离器件HCPL-0600芯片U23的23-3脚CATHODE连接；所述5脚SPLT与电容M49串联后与CAN总线通道I的地线端子GND_CAN1连接；所述6脚CANL与CAN总线通道I的信号端子CAN1_L相连；所述7脚CANH与CAN总线通道I的信号端子CAN1_H相连；所述6脚CANL与7脚CANH之间串联有电阻R177和电阻R176；所述8脚STB与CAN总线通道I的地线端子GND_CAN1连接。
所述隔离单元II是由微功率电源B0505M-1W芯片U10、电容M65、电容C13、电容C11、电容M14、电源隔离器件HCPL-0600芯片U7、电阻R63、电阻R62、电阻R60、电阻R61、电容M8、电源隔离器件HCPL-0600芯片U24、电容R179、电容R178、电阻R184构成；所述CAN信号驱动单元II是由82C250T驱动芯片D7、电容M50、电容M55、电阻R180和电阻R181构成；所述隔离单元II中各元器件的具体连接方式与隔离单元I中各元器件的连接方式对应相同；所述CAN信号驱动单元II中各元器件的具体连接方式与CAN信号驱动单元I中各元器件的连接方式对应相同。
所述CAN总线接口模块带CAN总线连接器，实现与外界CAN总线设备的连接。
所述CAN总线连接器是DB9母头连接器。
所述电源模块是电源转换芯片TPS56428芯片，完成+12V至+5V之间的电平转换，并为FPGA控制模块提供+3.3V电源供电，为CAN总线驱动模块提供+5V电源供电。
一种PCIe接口的双冗余CAN 总线通讯卡的工作方法，其特征在于它包括以下步骤：
（1）FPGA控制模块中的PCIe总线控制单元接收和发送由PCIe接口模块发出的PCIe协议数据信号，并将接收到的PCIe协议数据信号传输给FPGA控制模块中的读写控制单元；
（2）FPGA控制模块中的读写控制单元与数据存储单元相连接，当PCIe总线控制单元发送数据时，这些数据将按照时序被写入数据存储单元中进行存储；当PCIe总线控制单元允许接收数据时，则通过读写控制单元完成从存储单元中读取数据，并发送给PCIe总线控制单元；
（3）FPGA控制模块中的读写控制单元同时还与CAN总线控制单元呈双相连接，完成对两路双冗余CAN通信通道的数据接收和发送控制；当CAN总线控制单元有数据发送来时，完成对数据的接收，并根据时序要求将数据写入数据存储单元中进行存储；当CAN总线控制单元有数据需要接受时，完成从存储单元中读取数据，并发送给CAN总线控制单元；
（4）当两路冗余的CAN总线通信通道同时有中断申请时，则由双冗余中断仲裁单元对两路中断申请的优先级的仲裁，并将仲裁结果传输给读写控制模块，由读写控制模块根据仲裁结果完成对其中一路CAN总线控制单元的数据读写，以实现与CAN总线驱动模块之间的数据传输。
一种PCIe接口的双冗余CAN 总线通讯卡的测试方法，其特征在于它包括以下步骤：
（1）将PCIe接口的双冗余CAN 总线通讯卡的CAN总线控制单元中的两路CAN 总线通讯信号短接，即将CAN总线通道I和CAN总线通道II短接，并将通讯卡安插在测试计算机的PCIe接口上；
（2）给测试计算机上电，开机进入操作系统；
（3）在操作系统中打开CAN 总线测试程序，向第一路CAN总线通道发送任意数据，查看第二路CAN总线通道是否接收到数据，如果第二路CAN总线通道接收到信号，并且所接收的数据与发送数据相同，则证明通讯卡工作正常。
本发明的优越性：可实现PCIe总线协议设备与CAN总线协议设备之间的数据高效通信；包含两套CAN总线通讯电路，可实现PCIe总线协议设备与双冗余CAN总线协议设备之间的高效通信；将PCIe总线协议与CAN总线协议之间的通讯转换功能集成在一片FPGA芯片上大大简化了硬件电路设计，更简洁的电路设计降低了系统的故障率，有效提高了系统的可靠性。
附图说明
图1为本发明所涉一种PCIe接口的双冗余CAN 总线通讯卡的整体结构示意图。
图2为本发明所涉一种PCIe接口的双冗余CAN 总线通讯卡中FPGA模块的结构示意图。
图3为本发明所涉一种PCIe接口的双冗余CAN 总线通讯卡中CAN总线驱动模块的结构示意图。
图4为本发明所涉一种PCIe接口的双冗余CAN 总线通讯卡中PCIe接口模块的电路结构示意图。
图5为本发明所涉一种PCIe接口的双冗余CAN 总线通讯卡中FPGA控制模块的部分电路图原理示意图。
图6为本发明所涉一种PCIe接口的双冗余CAN 总线通讯卡中CAN总线驱动模块的电路结构示意图（其中，图6-a为CAN总线驱动电路模块I的电路图；图6-b为CAN总线驱动电路模块II的电路图）
图7为发明所涉一种PCIe接口的双冗余CAN 总线通讯卡中CAN总线接口模块的电路结构示意图。
具体实施方式
实施例：一种PCIe接口的双冗余CAN 总线通讯卡，如图1所示，其特征在于它包括PCIe接口模块、FPGA控制模块、CAN总线驱动模块、CAN总线接口模块和电源模块；所述PCIe接口模块、FPGA控制模块、CAN总线驱动模块和CAN总线接口模块之间分别依次呈双向数据连接；所述PCIe接口模块的输出端连接电源模块；所述电源模块为FPGA控制模块、CAN总线驱动模块提供工作电源。
所述PCIe接口模块包含PCIe连接器，用于实现与具有PCIe接口的设备之间的连接，如图1所示。
所述FPGA控制模块，如图2所示，完成对PCIe总线数据的通讯控制、数据存储、中断仲裁以及CAN总线数据的通讯控制，它是由PCIe总线控制单元、数据存储单元、读写控制单元、双冗余中断仲裁单元和CAN总线控制单元构成；其中，所述PCIe总线控制单元完成PCIe总线协议数据的接收和发送控制，其输入端通过PCIe接口模块接受PCIe总线协议数据信号，其输出端连接读写控制单元的输入端；所述读写控制单元实现对PCIe总线控制单元和CAN总线控制单元的数据读写交互的时序控制、对数据存储单元的读写控制以及对双冗余中断控制单元的响应，它与数据存储单元和CAN总线控制单元之间分别呈双向连接；所述双冗余中断仲裁单元用于完成两个CAN总线通道的中断优先级仲裁及中断请求控制，其输入端与CAN总线控制单元的输出端连接，其输出端连接读写控制单元的输入端；所述CAN总线控制单元的输出端输出CAN总线通讯信号至CAN总线驱动模块；所述数据存储单元用于通讯数据的缓冲存储。
所涉FPGA控制模块是XILINX公司的7K系列XC7K325TFFG900-2芯片；所述PCIe总线控制单元、数据存储单元、读写控制单元、双冗余中断仲裁单元和CAN总线控制单元均以FPGA芯片为实现的物质依托，各个单元以模块化形式集成在此芯片上。
如图5所示，所述FPGA控制模块上连接有电容M605、电容M602、电容M597、电容M598、电容M603、电容M606、电容M600、电容M599、电容M476、电容M481，分别与FPGA控制模块的XC7K325TFFG900-2芯片的MGTXTXP0_115端子、MGTXTXN0_115端子、MGTXTXP1_115端子、MGTXTXN0_115端子、MGTXTXN2_115端子、MGTXTXP2_115端子、MGTXTXP3_115端子、MGTXTXN3_115端子、MGTREFCLK0P_115端子、MGTREFCLK0N_115端子连接；其它端子均为常规连接。
所述PCIe总线控制单元是XILINX公司的PCIe x4时钟频率为125MHz的IP核，实现PCIe协议数据的接收和发送；所述IP核是的7K系列芯片自带的硬件IP；所述PCIe接口模块是由金手指连接器P1、电阻R65、电容CX1和电容CX2构成；所述金手指连接器P1有WADE#端子经电阻R65连接+3.3V电源；所述金手指连接器P1有REFCLK+端子和REFCLK-端子分别经电容CX1和电容CX2输出；所述金手指连接器P1的其它端子为常规连接，如图4所示。
所述CAN总线控制单元是由CAN总线通道I和CAN总线通道II构成，分别独立完成CAN总线协议的数据接收发送控制；所述CAN总线通道I和CAN总线通道II的输出端分与双冗余中断仲裁单元的输入端及CAN总线驱动模块的输入端连接。
如图3所示，所述CAN总线驱动模块完成CAN总线信号的电源隔离及电平转换，它是由CAN总线驱动电路模块I和CAN总线驱动电路模块II构成，分别与CAN总线控制单元中的CAN总线通道I和CAN总线通道II对应连接；所述CAN总线驱动电路模块I是由隔离单元I和CAN信号驱动单元I构成；所述CAN总线驱动电路模块II是由隔离单元II和CAN信号驱动单元II构成；所述隔离单元I和隔离单元II用于实现电源模块与CAN总线接口模块之间的电平隔离；所述CAN信号驱动单元I和CAN信号驱动单元II完成TTL电平类型信号与CAN接口物理总线间的驱动连接，实现CAN总线的差动发送和接收功能，其输出端连接CAN总线接口模块。
所述隔离单元I和隔离单元II采用电源隔离器件HCPL-0600，实现通讯卡+5V电源与CAN接口+5V电源之间的电平隔离；所述CAN信号驱动单元I和CAN信号驱动单元II是82C250T芯片，实现通讯卡TTL电平类型CAN信号与CAN接口物理总线间的驱动连接，实现CAN总线的差动发送和接收功能。
如图6-a所示，所述隔离单元I是由微功率电源B0505M-1W芯片U9、电容M64、电容C12、电容C10、电容M13、电源隔离器件HCPL-0600芯片U6、电阻R59、电阻R58、电阻R56、电阻R57、电容M7、电源隔离器件HCPL-0600芯片U23、电阻R175、电阻R174、电阻R184构成，如图6-a所示；所述微功率电源B0505M-1W芯片U9包含4个引脚，分别记作1脚GND、2脚Vin、3脚0V、4脚+VO；其中，所述1脚GND接地；所述2脚Vin与+5V相连；所述3脚0V与CAN总线通道I的地线端子GND_CAN1相连；所述4脚+VO与CAN总线通道I的电源 +5V_CAN1连接；所述电容M6与电容C12相互并联连接在2脚Vin和1脚GND1脚之间；所述电容C10与电容M13相互并联连接在3脚0V和4脚+VO之间；
所述电源隔离器件HCPL-0600芯片U6包含8个引脚，分别记作6-1脚NC、6-2脚ANODE、6-3脚CATHODE、6-4脚NC、6-5脚EGND、6-6脚OUT、6-7脚EN和6-8脚EVCC；所述6-1脚NC和6-4脚NC悬空；所述6-2脚ANODE与电阻R58串联后与+V3.3相连；所述6-3脚CATHODE接收CAN总线通道I的CAN1TX1信号，同时与电阻R59串联后与连接+V3.3电源端；所述 6-5脚EGND与CAN总线通道I的地线端子GND_CAN1相连，并与电容M7串联后与CAN总线通道I的+5V_CAN1相连；所述6-6脚OUT与电阻R57串联后与CAN总线通道I的+5V_CAN1相连；所述6-6脚OUT还与CAN信号驱动单元连接；所述6-7脚EN与电阻R56串联后与CAN总线通道I的+5V_CAN1相连；所述6-8脚EVCC与CAN总线通道I的+5V_CAN1连接，如图6-a所示；
所述电源隔离器件HCPL-0600芯片U23包含8个引脚，分别记作23-1脚NC、23-2脚ANODE、23-3脚CATHODE、23-4脚NC、23-5脚EGND、23-6脚OUT、23-7脚EN和23-8脚EVCC；其中，23-1脚NC及23-4脚NC悬空；所述23-2脚ANODE与电阻R184串联后与CAN总线通道I的+5V_CAN1相连；所述23-2脚ANODE与CAN信号驱动单元连接；所述23-5脚EGND接地；所述23-6脚OUT与电阻R175串联后连接+V3.3电源；所述23-6脚OUT接收CAN总线通道I的CAN1RX1信号；所述23-7脚EN与电阻R174串联后与+V3.3相连；所述23-8脚EVCC连接+V3.3电源，如图6-a所示。
所述CAN信号驱动单元I是由82C250T驱动芯片D6、电容M49、电容M54、电阻R177和电阻R176构成，如图6-a所示；所述82C250T驱动芯片D6包含8个引脚，分别记作1脚TXD、2脚GND、3脚VCC、4脚RXD、5脚SPLT、6脚CANL、7脚CANH和8脚STB；其中，所述1脚TXD与电源隔离器件HCPL-0600芯片U6的6-6脚OUT相连；所述2脚GND与CAN总线通道I的地线端子GND_CAN1连接；所述3脚VCC连接CAN总线通道I的V5_CAN1电源，且还与电容M54串联后与CAN总线通道I的信号端子GND_CAN1连接；所述4脚RXD与电源隔离器件HCPL-0600芯片U23的23-3脚CATHODE连接；所述5脚SPLT与电容M49串联后与CAN总线通道I的地线端子GND_CAN1连接；所述6脚CANL与CAN总线通道I的信号端子CAN1_L相连；所述7脚CANH与CAN总线通道I的信号端子CAN1_H相连；所述6脚CANL与7脚CANH之间串联有电阻R177和电阻R176；所述8脚STB与CAN总线通道I的地线端子GND_CAN1连接。
所述隔离单元II是由微功率电源B0505M-1W芯片U10、电容M65、电容C13、电容C11、电容M14、电源隔离器件HCPL-0600芯片U7、电阻R63、电阻R62、电阻R60、电阻R61、电容M8、电源隔离器件HCPL-0600芯片U24、电容R179、电容R178、电阻R184构成；所述CAN信号驱动单元II是由82C250T驱动芯片D7、电容M50、电容M55、电阻R180和电阻R181构成；所述隔离单元II中各元器件的具体连接方式与隔离单元I中各元器件的连接方式对应相同；所述CAN信号驱动单元II中各元器件的具体连接方式与CAN信号驱动单元I中各元器件的连接方式对应相同，如图6-b所示。
所述CAN总线接口模块带CAN总线连接器，实现与外界CAN总线设备的连接，如图7所示。
所述CAN总线连接器是DB9母头连接器。
所述电源模块是电源转换芯片TPS56428芯片，完成+12V至+5V之间的电平转换，并为FPGA控制模块提供+3.3V电源供电，为CAN总线驱动模块提供+5V电源供电。
一种PCIe接口的双冗余CAN 总线通讯卡的工作方法，其特征在于它包括以下步骤：
（1）FPGA控制模块中的PCIe总线控制单元接收和发送由PCIe接口模块发出的PCIe协议数据信号，并将接收到的PCIe协议数据信号传输给FPGA控制模块中的读写控制单元；
（2）FPGA控制模块中的读写控制单元与数据存储单元相连接，当PCIe总线控制单元发送数据时，这些数据将按照时序被写入数据存储单元中进行存储；当PCIe总线控制单元允许接收数据时，则通过读写控制单元完成从存储单元中读取数据，并发送给PCIe总线控制单元；
（3）FPGA控制模块中的读写控制单元同时还与CAN总线控制单元呈双相连接，完成对两路双冗余CAN通信通道的数据接收和发送控制；当CAN总线控制单元有数据发送来时，完成对数据的接收，并根据时序要求将数据写入数据存储单元中进行存储；当CAN总线控制单元有数据需要接受时，完成从存储单元中读取数据，并发送给CAN总线控制单元；
（4）当两路冗余的CAN总线通信通道同时有中断申请时，则由双冗余中断仲裁单元对两路中断申请的优先级的仲裁，并将仲裁结果传输给读写控制模块，由读写控制模块根据仲裁结果完成对其中一路CAN总线控制单元的数据读写，以实现与CAN总线驱动模块之间的数据传输。
一种PCIe接口的双冗余CAN 总线通讯卡的测试方法，其特征在于它包括以下步骤：
（1）将PCIe接口的双冗余CAN 总线通讯卡的CAN总线控制单元中的两路CAN 总线通讯信号短接，即将CAN总线通道I和CAN总线通道II短接，并将通讯卡安插在测试计算机的PCIe接口上；
（2）给测试计算机上电，开机进入操作系统；
（3）在操作系统中打开CAN 总线测试程序，向第一路CAN总线通道发送任意数据，查看第二路CAN总线通道是否接收到数据，如果第二路CAN总线通道接收到信号，并且所接收的数据与发送数据相同，则证明通讯卡工作正常。
本发明一种PCIe接口的双冗余CAN 总线通讯卡的具体实施方式包括：
结合图1，一种PCIe接口的双冗余CAN 总线通讯卡包括：一PCIe接口模块包含PCIE连接器，可实现与PC机等具有PCIe对应接口设备之间的连接；一与所述PCIe接口模块相连的FPGA控制模块，完成对PCIe总线数据的通讯控制、数据存储、中断仲裁以及CAN总线数据的通讯控制；一与所述FPGA控制模块相连的CAN总线驱动模块，完成CAN总线信号的电源隔离及电平转换；一CAN总线接口模块包含CAN总线连接器，实现与外界CAN总线设备的连接；一与系统各模块相连的电源模块包含电源转换芯片，实现系统各模块不同类型电源的供电。
结合图2，所述FPGA控制模块包括：PCIe总线控制单元、读写控制单元、数据存储单元、CAN总线控制单元和双冗余中断仲裁单元。其中，PCIe总线控制单元完成PCIE总线协议的数据接收和发送控制；读写控制单元实现对PCIe总线控制单元和CAN总线控制单元的数据读写交互的时序控制；数据存储单元完成通讯数据的缓冲存储；CAN总线控制单元包含两个CAN总线通信单元，分别完成CAN总线协议的数据接收发送控制；双冗余中断控制单元用于完成两个CAN总线通道的中断优先级仲裁及中断请求控制。
FPGA电路图仅为与重要信号有关的部分，供电、时钟其他外围电路为通用设计。
结合图3，所述CAN总线驱动模块包括：隔离单元、和CAN信号驱动单元。隔离单元实现板卡电源与CAN接口电源之间的电平隔离；CAN信号驱动单元完成板卡TTL电平类型信号与CAN接口物理总线间的驱动连接，实现CAN总线的差动发送和接收功能。
所述一种PCIe接口的双冗余CAN 总线通讯卡的具体实施例为：
请参照图1，所述PCIe接口模块包含PCIE连接器，具体可以是金手指连接器或CPCI连接器，该模块与FPGA控制模块相连接。所述FPGA控制模块包含FPGA芯片，具体选用ALTERA公司的MAX10系列10M08SCU169I7芯片，该模块与CAN总线驱动模块相连接。所述CAN总线驱动模块包括：隔离单元、和CAN信号驱动单元，其中，隔离单元采用电源隔离器件HCPL-0600实现板卡+5V电源与CAN接口+5V电源之间的电平隔离；CAN信号驱动单元采用82C250T芯片实现板卡TTL电平类型CAN信号与CAN接口物理总线间的驱动连接，实现CAN总线的差动发送和接收功能。所述CAN总线接口模块包含CAN总线连接器，具体可以是DB9母头连接器，实现与外界CAN总线设备的连接；所述电源模块该模块分别与PCIe接口模块、FPGA控制模块、CAN总线驱动模块相连，具体连接PCIe接口模块中的+12V和+3.3V电源，采用电源转换芯片TPS56428芯片实现+12V电源到+5V电源的转换，并为FPGA控制模块提供+3.3V电源供电，为CAN总线驱动模块提供+5V电源供电。
请参照图2，所述FPGA控制模块包含：PCIe总线控制单元，选用altera公司的PCIex1时钟频率为125MHz的IP核实现PCIe协议数据的接收和发送，该单元与读写控制单元相连接，将接收到的PCIe协议的数据传输给读写控制单元；读写控制单元与数据存储单元相连接，当PCIe总线控制单元发送数据时按照时序控制将数据写入数据存储单元中进行存储，当PCIe总线控制单元允许接收数据时，完成从存储单元中读取数据发送给PCIe总线控制单元；该模块同时与CAN总线控制单元相连接，完成对两路双冗余CAN通信通道的数据接收和发送控制，当CAN总线控制单元有数据发送来时完成对数据的接收，并根据时序要求将数据写入数据存储单元中进行存储，当CAN总线控制单元有数据需要接受时，完成从存储单元中读取数据发送给CAN总线控制单元；该模块还与双冗余中断仲裁单元相连接，当两路冗余的CAN总线通信通道同时有中断申请时，完成对两路中断申请的优先级仲裁，并将仲裁结果传输给读写控制模块，则读写控制模块根据仲裁结果完成对其中一路CAN总线控制单元的数据读写。
所述发明的测试方法一为：
步骤一：将所述PCIe接口的双冗余CAN 总线通讯卡的CAN总线接口中的两路CAN信号相短接，并将板卡安插在测试计算机的PCIE接口上。
步骤二：给测试计算机上电，开机进入操作系统。
步骤三：在操作系统中打开CAN 总线测试程序，向第一路CAN总线通道发送任意数据，查看第二路CAN总线通道接收数据，接收数据与发送数据相同证明板卡工作正常。

Claims (8)

1.一种PCIe接口的双冗余CAN总线通讯卡，其特征在于它包括PCIe接口模块、FPGA控制模块、CAN总线驱动模块、CAN总线接口模块和电源模块；所述PCIe接口模块、FPGA控制模块、CAN总线驱动模块和CAN总线接口模块之间分别依次呈双向数据连接；所述PCIe接口模块的输出端连接电源模块；所述电源模块为FPGA控制模块、CAN总线驱动模块提供工作电源；
所述PCIe接口模块包含PCIe连接器，用于实现与具有PCIe接口的设备之间的连接；
所述FPGA控制模块，完成对PCIe总线数据的通讯控制、数据存储、中断仲裁以及CAN总线数据的通讯控制，它是由PCIe总线控制单元、数据存储单元、读写控制单元、双冗余中断仲裁单元和CAN总线控制单元构成；其中，所述PCIe总线控制单元完成PCIe总线协议数据的接收和发送控制，其输入端通过PCIe接口模块接受PCIe总线协议数据信号，其输出端连接读写控制单元的输入端；所述读写控制单元实现对PCIe总线控制单元和CAN总线控制单元的数据读写交互的时序控制、对数据存储单元的读写控制以及对双冗余中断控制单元的响应，它与数据存储单元和CAN总线控制单元之间分别呈双向连接；所述双冗余中断仲裁单元用于完成两个CAN总线通道的中断优先级仲裁及中断请求控制，其输入端与CAN总线控制单元的输出端连接，其输出端连接读写控制单元的输入端；所述CAN总线控制单元的输出端输出CAN总线通讯信号至CAN总线驱动模块；所述数据存储单元用于通讯数据的缓冲存储。
2.根据权利要求1所述一种PCIe接口的双冗余CAN总线通讯卡，其特征在于所述FPGA控制模块是XILINX公司的7K系列XC7K325TFFG900-2芯片；
所述PCIe总线控制单元是XILINX公司的PCIe x4时钟频率为125MHz的IP核，实现PCIe协议数据的接收和发送；所述IP核是7K系列芯片内自带的硬件IP；
所述CAN总线控制单元是由CAN总线通道I和CAN总线通道II构成，分别独立完成CAN总线协议的数据接收发送控制；所述CAN总线通道I和CAN总线通道II的输出端分与双冗余中断仲裁单元的输入端及CAN总线驱动模块的输入端连接。
3.根据权利要求1所述一种PCIe接口的双冗余CAN总线通讯卡，其特征在于所述CAN总线驱动模块完成CAN总线信号的电源隔离及电平转换，它是由CAN总线驱动电路模块I和CAN总线驱动电路模块II构成，分别与CAN总线控制单元中的CAN总线通道I和CAN总线通道II对应连接；所述CAN总线驱动电路模块I是由隔离单元I和CAN信号驱动单元I构成；所述CAN总线驱动电路模块II是由隔离单元II和CAN信号驱动单元II构成；所述隔离单元I和隔离单元II用于实现电源模块与CAN总线接口模块之间的电平隔离；所述CAN信号驱动单元I和CAN信号驱动单元II完成TTL电平类型信号与CAN接口物理总线间的驱动连接，实现CAN总线的差动发送和接收功能，其输出端连接CAN总线接口模块。
4.根据权利要求3所述一种PCIe接口的双冗余CAN总线通讯卡，其特征在于所述隔离单元I是由微功率电源B0505M-1W芯片U9、电容M64、电容C12、电容C10、电容M13、电源隔离器件HCPL-0600芯片U6、电阻R59、电阻R58、电阻R56、电阻R57、电容M7、电源隔离器件HCPL-0600芯片U23、电阻R175、电阻R174、电阻R184构成；所述微功率电源B0505M-1W芯片U9包含4个引脚，分别记作1脚GND、2脚Vin、3脚0V、4脚+VO；其中，所述1脚GND接地；所述2脚Vin与+5V相连；所述3脚0V与CAN总线通道I的地线端子GND_CAN1相连；所述4脚+VO与CAN总线通道I的电源+5V_CAN1连接；所述电容M6与电容C12相互并联连接在2脚Vin和1脚GND1脚之间；所述电容C10与电容M13相互并联连接在3脚0V和4脚+VO之间；
所述电源隔离器件HCPL-0600芯片U6包含8个引脚，分别记作6-1脚NC、6-2脚ANODE、6-3脚CATHODE、6-4脚NC、6-5脚EGND、6-6脚OUT、6-7脚EN和6-8脚EVCC；所述6-1脚NC和6-4脚NC悬空；所述6-2脚ANODE与电阻R58串联后与+V3.3相连；所述6-3脚CATHODE接收CAN总线通道I的CAN1TX1信号，同时与电阻R59串联后与连接+V3.3电源端；所述6-5脚EGND与CAN总线通道I的地线端子GND_CAN1相连，并与电容M7串联后与CAN总线通道I的+5V_CAN1相连；所述6-6脚OUT与电阻R57串联后与CAN总线通道I的+5V_CAN1相连；所述6-6脚OUT还与CAN信号驱动单元连接；所述6-7脚EN与电阻R56串联后与CAN总线通道I的+5V_CAN1相连；所述6-8脚EVCC与CAN总线通道I的+5V_CAN1连接；
所述电源隔离器件HCPL-0600芯片U23包含8个引脚，分别记作23-1脚NC、23-2脚ANODE、23-3脚CATHODE、23-4脚NC、23-5脚EGND、23-6脚OUT、23-7脚EN和23-8脚EVCC；其中，23-1脚NC及23-4脚NC悬空；所述23-2脚ANODE与电阻R184串联后与CAN总线通道I的+5V_CAN1相连；所述23-2脚ANODE与CAN信号驱动单元连接；所述23-5脚EGND接地；所述23-6脚OUT与电阻R175串联后连接+V3.3电源；所述23-6脚OUT接收CAN总线通道I的CAN1RX1信号；所述23-7脚EN与电阻R174串联后与+V3.3相连；所述23-8脚EVCC连接+V3.3电源。
5.根据权利要求3所述一种PCIe接口的双冗余CAN总线通讯卡，其特征在于所述CAN信号驱动单元I是由82C250T驱动芯片D6、电容M49、电容M54、电阻R177和电阻R176构成；所述82C250T驱动芯片D6包含8个引脚，分别记作1脚TXD、2脚GND、3脚VCC、4脚RXD、5脚SPLT、6脚CANL、7脚CANH和8脚STB；其中，所述1脚TXD与电源隔离器件HCPL-0600芯片U6的6-6脚OUT相连；所述2脚GND与CAN总线通道I的地线端子GND_CAN1连接；所述3脚VCC连接CAN总线通道I的V5_CAN1电源，且还与电容M54串联后与CAN总线通道I的信号端子GND_CAN1连接；所述4脚RXD与电源隔离器件HCPL-0600芯片U23的23-3脚CATHODE连接；所述5脚SPLT与电容M49串联后与CAN总线通道I的地线端子GND_CAN1连接；所述6脚CANL与CAN总线通道I的信号端子CAN1_L相连；所述7脚CANH与CAN总线通道I的信号端子CAN1_H相连；所述6脚CANL与7脚CANH之间串联有电阻R177和电阻R176；所述8脚STB与CAN总线通道I的地线端子GND_CAN1连接。
6.根据权利要求1所述一种PCIe接口的双冗余CAN总线通讯卡，其特征在于所述CAN总线接口模块带CAN总线连接器，实现与外界CAN总线设备的连接；所述CAN总线连接器是DB9母头连接器。
7.根据权利要求1所述一种PCIe接口的双冗余CAN总线通讯卡，其特征在于所述电源模块是电源转换芯片TPS56428芯片，完成+12V至+5V之间的电平转换，并为FPGA控制模块提供+3.3V电源供电，为CAN总线驱动模块提供+5V电源供电。
8.一种PCIe接口的双冗余CAN总线通讯卡的工作方法，其特征在于它包括以下步骤：
(1)FPGA控制模块中的PCIe总线控制单元接收和发送由PCIe接口模块发出的PCIe协议数据信号，并将接收到的PCIe协议数据信号传输给FPGA控制模块中的读写控制单元；
(2)FPGA控制模块中的读写控制单元与数据存储单元相连接，当PCIe总线控制单元发送数据时，这些数据将按照时序被写入数据存储单元中进行存储；当PCIe总线控制单元允许接收数据时，则通过读写控制单元完成从存储单元中读取数据，并发送给PCIe总线控制单元；
(3)FPGA控制模块中的读写控制单元同时还与CAN总线控制单元呈双相连接，完成对两路双冗余CAN通信通道的数据接收和发送控制；当CAN总线控制单元有数据发送来时，完成对数据的接收，并根据时序要求将数据写入数据存储单元中进行存储；当CAN总线控制单元有数据需要接收时，完成从存储单元中读取数据，并发送给CAN总线控制单元；
(4)当两路冗余的CAN总线通信通道同时有中断申请时，则由双冗余中断仲裁单元对两路中断申请的优先级的仲裁，并将仲裁结果传输给读写控制模块，由读写控制模块根据仲裁结果完成对其中一路CAN总线控制单元的数据读写，以实现与CAN总线驱动模块之间的数据传输。
CN201811157765.0A 2018-09-30 2018-09-30 一种PCIe接口的双冗余CAN 总线通讯卡及方法 Expired - Fee Related CN109379262B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811157765.0A CN109379262B (zh) 2018-09-30 2018-09-30 一种PCIe接口的双冗余CAN 总线通讯卡及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811157765.0A CN109379262B (zh) 2018-09-30 2018-09-30 一种PCIe接口的双冗余CAN 总线通讯卡及方法

Publications (2)

Publication Number Publication Date
CN109379262A CN109379262A (zh) 2019-02-22
CN109379262B true CN109379262B (zh) 2021-03-23

Family

ID=65402794

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811157765.0A Expired - Fee Related CN109379262B (zh) 2018-09-30 2018-09-30 一种PCIe接口的双冗余CAN 总线通讯卡及方法

Country Status (1)

Country Link
CN (1) CN109379262B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110569151A (zh) * 2019-09-17 2019-12-13 天津市英贝特航天科技有限公司 一种基于国产化芯片的双冗余网卡
CN113609044A (zh) * 2021-06-25 2021-11-05 天津津航计算技术研究所 一种双pcie接口的多路接口转接卡实现系统

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN202145277U (zh) * 2011-07-06 2012-02-15 湖北三江航天险峰电子信息有限公司 一种can总线通讯控制系统
CN102621974A (zh) * 2012-04-24 2012-08-01 上海维宏电子科技股份有限公司 基于通信总线的工业自动化实时控制装置及控制方法
CN103198044A (zh) * 2013-03-12 2013-07-10 首都师范大学 一种pci双冗余can总线卡
CN103454522A (zh) * 2013-08-08 2013-12-18 中国人民解放军总装备部军械技术研究所 基于pxi总线的电子备件技术状态自动检测系统及方法
CN204925719U (zh) * 2015-08-19 2015-12-30 北京立华莱康平台科技有限公司 信号转换装置和系统
CN108255755A (zh) * 2017-12-08 2018-07-06 天津津航计算技术研究所 基于fpga的pcie通用多功能通信接口模块

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8117137B2 (en) * 2007-04-19 2012-02-14 Microsoft Corporation Field-programmable gate array based accelerator system

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN202145277U (zh) * 2011-07-06 2012-02-15 湖北三江航天险峰电子信息有限公司 一种can总线通讯控制系统
CN102621974A (zh) * 2012-04-24 2012-08-01 上海维宏电子科技股份有限公司 基于通信总线的工业自动化实时控制装置及控制方法
CN103198044A (zh) * 2013-03-12 2013-07-10 首都师范大学 一种pci双冗余can总线卡
CN103454522A (zh) * 2013-08-08 2013-12-18 中国人民解放军总装备部军械技术研究所 基于pxi总线的电子备件技术状态自动检测系统及方法
CN204925719U (zh) * 2015-08-19 2015-12-30 北京立华莱康平台科技有限公司 信号转换装置和系统
CN108255755A (zh) * 2017-12-08 2018-07-06 天津津航计算技术研究所 基于fpga的pcie通用多功能通信接口模块

Also Published As

Publication number Publication date
CN109379262A (zh) 2019-02-22

Similar Documents

Publication Publication Date Title
CN100468378C (zh) Spi设备通信电路
EP1899832B1 (en) Software layer for communication between rs-232 to i2c translation ic and a host
CN101770442B (zh) 具有多个外设接口的数据交互系统和方法
CN110471872B (zh) 一种基于zynq芯片实现m-lvds总线数据交互系统和方法
US20090292854A1 (en) Use of bond option to alternate between pci configuration space
CN108111382B (zh) 基于i3c总线的通信装置及其通信方法
CN109379262B (zh) 一种PCIe接口的双冗余CAN 总线通讯卡及方法
US20090271557A1 (en) Non-volatile memory storage device with high transmission rate
JP2022507935A (ja) 代替プロトコルの選択
CN103814367A (zh) 具有通过用于串行芯片间数据传输的物理传输路径的逻辑多通道通信的通信装置
CN110635985A (zh) 一种FlexRay-CPCIe通信模块
CN111948971A (zh) 一种智能卡管理装置及其数据转接方法
CN113722261A (zh) Spi扩展片选数目和增强读写响应时间灵活性的方法
US10860513B1 (en) I3C hub promoting backward compatibility with I2C
Li et al. UART Controller with FIFO Buffer Function Based on APB Bus
CN111506461A (zh) 一种基于总线、用于测试的反压模块及其实现方法
CN112783071A (zh) 一种sdio控制器、fpga板卡和sdio测试系统
Wu et al. The research and implementation of interfacing based on PCI express
KR100871835B1 (ko) 메모리 시스템 및 메모리 시스템의 신호전송 방법
CN101071406A (zh) 接口可配置的通用串行总线控制器
CN211956196U (zh) 一种can总线通信控制装置
CN214504405U (zh) 光通信测试系统综合信号转换装置
CN115202257B (zh) 一种lpc总线协议转换及设备并行控制装置及方法
CN216850741U (zh) 激光器光模块控制电路以及激光器
US11768795B2 (en) Thunderbolt device module and electronic device having root complex and integrating with such thunderbolt device module

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20210323

CF01 Termination of patent right due to non-payment of annual fee