CN108255755A - 基于fpga的pcie通用多功能通信接口模块 - Google Patents

基于fpga的pcie通用多功能通信接口模块 Download PDF

Info

Publication number
CN108255755A
CN108255755A CN201711297397.5A CN201711297397A CN108255755A CN 108255755 A CN108255755 A CN 108255755A CN 201711297397 A CN201711297397 A CN 201711297397A CN 108255755 A CN108255755 A CN 108255755A
Authority
CN
China
Prior art keywords
chip
kernel
fpga
pcie
communication interface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201711297397.5A
Other languages
English (en)
Other versions
CN108255755B (zh
Inventor
汤晓磊
刘振业
胡亮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tianjin Jinhang Computing Technology Research Institute
Original Assignee
Tianjin Jinhang Computing Technology Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tianjin Jinhang Computing Technology Research Institute filed Critical Tianjin Jinhang Computing Technology Research Institute
Priority to CN201711297397.5A priority Critical patent/CN108255755B/zh
Publication of CN108255755A publication Critical patent/CN108255755A/zh
Application granted granted Critical
Publication of CN108255755B publication Critical patent/CN108255755B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4027—Coupling between buses using bus bridges
    • G06F13/4031—Coupling between buses using bus bridges with arbitration
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0026—PCI express

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computer And Data Communications (AREA)
  • Optical Communication System (AREA)

Abstract

本发明涉及基于FPGA的PCIE通用多功能通信接口模块，该通信接口模块包括FPGA芯片、光收发模块、光纤转接插座、CPCIE通用连接器、变压器、隔离芯片、两路千兆网PHY芯片和电平驱动芯片，其连接关系为FPGA芯片分别和光收发模块、隔离芯片、两路千兆网PHY芯片相连，一个隔离芯片连接一个电平驱动芯片，两路千兆网PHY芯片和变压器相连；变压器、电平驱动芯片均连接在CPCIE通用连接器上；FPGA芯片内集成RS422接口IP核、CAN总线IP核、双冗余千兆网IP核和双冗余万兆网IP核四种通信接口。该模块通过在FPGA芯片内集成多种通信接口IP核并通过仲裁模块对多种通信接口IP核进行统一调配管理，配合适当的外围芯片电路，可实现多种通信接口灵活配置的通用PCIE多功能通信接口模块。

Description

基于FPGA的PCIE通用多功能通信接口模块
技术领域
本发明涉及计算机通信接口领域，具体为一种基于FPGA的PCIE通用多功能通信接口模块。
背景技术
当前计算机系统中常用的通信接口一般有RS422串行接口、CAN总线接口、千兆以太网接口、万兆以太网接口。在军工和工业领域中，这些接口功能一般由专门的通信接口板实现。对于同时需要使用上述多种接口的系统，则需要插接多块接口板以满足使用要求。
为了减少板卡数量，可以将多种专用芯片集成在同一块板卡上，但是这种方案需要使用大量的通信接口芯片和相关配套芯片，从而大大提高了板卡的硬件设计难度，并且系统扩展配置不够灵活。
通信接口板一般通过PCIE接口和主板通信。一路PCIE总线只能挂接一种通信接口板，因此当系统需要多种通信接口时，主机板需要为每块通信接口板预留一路PCIE总线。
万兆以太网接口当前已广泛用于服务器、高性能计算机等领域，当前万兆以太网接口主要使用INTEL公司的专用芯片82599实现，这种方案在某一路万兆网接口故障的状态下无法自动切换到另一路万兆网接口继续通信，只能手动指定其他备用接口继续传输数据。
因此，可以看出，当前技术中存在着以下缺陷：
1)系统需要多种通信接口时需要插接多块电路板，成本高，占用空间大；
2)使用多种专用芯片集成在同一块板卡的方案具有电路设计难度高，成本高，可靠性差，并且需要扩展时不够灵活的问题；
3)由于一路PCIE接口只能挂接一种通信接口，主机板需要扩展多种通信接口时就需要多路PCIE总线，导致主机板或整个系统的结构复杂大大增加，而实际物理结构往往是一定的，因此也限制了扩展PCIE路数的上限。
4)万兆以太网和千兆以太网接口，当一个端口出现故障，无法快速自动切换端口以保证通信不会中断。
发明内容
本发明的目的为针对当前技术中存在的问题，提供一种基于FPGA的PCIE通用多功能通信接口模块。该模块通过在FPGA芯片内集成多种通信接口IP核并通过仲裁模块对多种通信接口IP核进行统一调配管理，配合适当的外围芯片电路，可实现多种通信接口灵活配置的通用PCIE多功能通信接口模块。
本发明的技术方案为：
一种基于FPGA的PCIE通用多功能通信接口模块，其特征在于该通信接口模块包括FPGA芯片、光收发模块、光纤转接插座、CPCIE通用连接器、变压器、隔离芯片、两路千兆网PHY芯片和电平驱动芯片，其连接关系为FPGA芯片分别和光收发模块、隔离芯片、两路千兆网PHY芯片相连，一个隔离芯片连接一个电平驱动芯片，两路千兆网PHY芯片和变压器相连；变压器、电平驱动芯片均连接在CPCIE通用连接器上；光纤转接插座安装在CPCIE通用连接器上，光纤转接插座与CPCIE通用连接器相连；FPGA芯片还和CPCIE通用连接器直接相连，通过PCIE通道与上位机进行通信；
FPGA芯片内集成RS422接口IP核、CAN总线IP核、双冗余千兆网IP核和双冗余万兆网IP核四种通信接口，接口的种类和每种接口的数量能根据FPGA资源灵活配置；与上位机通过PCIE通信，PCIE通道配置成1路X8通道或者2路X4通道；RS422接口IP核、CAN总线IP核、双冗余千兆网IP核和双冗余万兆网IP核均与仲裁模块连接，仲裁模块查询双冗余万兆网IP核、双冗余千兆网IP核、RS422接口IP核以及CAN总线IP核的FIFO缓存数据情况，并根据各个IP核的优先级以及上位机配置的传输寄存器状态确定当前传输数据的IP核，并使当前传输数据的IP核接管DMA模块的使用权；FPGA芯片还集成有PCIE核，DMA模块通过PCIE核与上位机进行通信，DMA模块用于完成IP核的FIFO中的数据流到上位机内存的传输控制；
RS422接口IP核和CAN总线IP核的相应接口分别连接一个隔离芯片，双冗余千兆网IP核连接两路千兆网PHY芯片，双冗余万兆网IP核连接光收发模块。
与现有技术相比，本发明的有益效果为：
本发明突出的实质性特点是：
1)本发明提出了一种PCIE通用多功能通信接口模块的硬件设计架构，使用一片FPGA芯片实现RS422串行接口、CAN总线接口、千兆以太网接口、万兆以太网接口四种通信接口的功能，接口的种类和每种接口的数量可以根据FPGA资源灵活配置，以满足实际使用要求；
2)通过FPGA中的仲裁模块和DMA模块实现了一路PCIE挂接多种通信接口的功能；
3)FPGA中集成了双冗余万兆网IP核和双冗余千兆网IP核，实现单路通道故障时基于硬件的快速切换，切换时间可控制在10ms之内，远远低于软件切换方法的几秒切换时间。
本发明的显著进步是：
本发明仅使用一片FPGA芯片可实现RS422串行接口、CAN总线接口、千兆以太网接口、万兆以太网接口四种通信接口的功能，大大降低了板卡的设计成本和硬件设计难度；接口的种类和每种接口的数量可以根据FPGA资源灵活配置，具备普通通信接口模块没有的灵活性；实现了一路PCIE总线挂接多种通信接口模块的功能，提高了总线使用效率，降低的系统扩展的复杂度。
附图说明
图1为使用1路X8带宽的PCIE接口时通用多功能通信接口模块的系统结构框图；
图2为使用2路X4带宽的PCIE接口时通用多功能通信接口模块的系统结构框图；
图3为PCIE通用多功能通信接口模块的测试系统示意图。
图中，1FPGA芯片、2光收发模块、3光纤转接插座、4CPCIE通用连接器、5变压器、8隔离芯片、7两路千兆网PHY芯片、6电平驱动芯片、9-PCIE核、10-DMA、11-仲裁模块、12-RS422接口IP核、13-CAN总线IP核、14-双冗余千兆网IP核、15-双冗余万兆网IP核、16-总线底板、17-主机板、18-通信接口模块、19-通信接口备用插槽。
具体实施方式
下面结合实施例及附图，进一步解释本发明，但并不以此作为对本申请权利要求保护范围的限定。
本发明采用标准6U电路板的结构形式，对外接口采用CPCIE通用连接器以实现接口板的通用性；光收发模块2的光纤带插接到光纤转接插座3上，该光纤转接插座3固定在CPCIE通用连接器上，并与总线底板对应的插座对接；使用一片xilinx公司的XC7K325TFPGA芯片实现核心的接口通信功能。
所述的基于FPGA的PCIE通用多功能通信接口模块(简称通信接口模块，参见图1)包括FPGA芯片1、光收发模块2、光纤转接插座3、CPCIE通用连接器4、变压器5、两个隔离芯片8、两路千兆网PHY芯片7、两个电平驱动芯片6，其连接关系为FPGA芯片1分别和光收发模块2、两个隔离芯片8、两路千兆网PHY芯片7相连，一个隔离芯片8和一个电平驱动芯片6相连，两路千兆网PHY芯片7和变压器5相连；变压器5、两个电平驱动芯片6分别和CPCIE通用连接器4相连；光纤转接插座3安装在CPCIE通用连接器4上，光纤转接插座3与CPCIE通用连接器4相连；FPGA芯片1还和CPCIE通用连接器4直接相连，通过PCIE通道与上位机进行通信；
FPGA芯片内集成RS422接口IP核12、CAN总线IP核13、双冗余千兆网IP核14和双冗余万兆网IP核15四种通信接口，接口的种类和每种接口的数量可以根据FPGA资源灵活配置，以实现最小的功耗；与上位机通过PCIE通信，PCIE通道可以配置成1路X8通道或者2路X4通道；RS422接口IP核12、CAN总线IP核13、双冗余千兆网IP核14和双冗余万兆网IP核15均与仲裁模块11连接，仲裁模块查询双冗余万兆网IP核15、双冗余千兆网IP核14、RS422接口IP核12以及CAN总线IP核13的FIFO缓存数据情况，并根据各个IP核的优先级以及上位机软件配置的传输寄存器状态确定当前传输数据的IP核，并使当前传输数据的IP核接管DMA模块10的使用权；FPGA芯片还集成有PCIE核，DMA模块通过PCIE核与上位机进行通信，DMA模块用于完成IP核的FIFO中的数据流到上位机内存的传输控制；
RS422接口IP核和CAN总线IP核的相应接口分别连接一个隔离芯片，双冗余千兆网IP核连接两路千兆网PHY芯片7，双冗余万兆网IP核连接光收发模块；
上述所有的器件构成一个接口板。
图1为使用一路X8带宽的PCIE通道同时管理5个IP核的情况。通过FPGA芯片中的仲裁模块11和DMA模块10实现了一路PCIE挂接多种通信接口的功能。仲裁模块查询两个双冗余万兆网IP核15、双冗余千兆网IP核14、RS422接口IP核12以及CAN总线IP核13共计5个IP核的FIFO缓存数据情况，并根据各个模块的优先级以及上位机软件配置的传输寄存器状态确定当前传输数据的IP核，并使其接管DMA模块的使用权；FPGA芯片还集成有一个PCIE核，DMA模块10则是完成IP核的FIFO中的数据流到上位机内存的传输控制。为了适配物理层接口的电平标准，接口板有四路万兆网光收发模块2、两路千兆网PHY芯片7和变压器5、四路RS422串行接口和两路CAN总线的隔离芯片和电平驱动芯片。FPGA芯片还集成有PCIE核，
本发明使用FPGA芯片实现了网口、串口等功能，并设计了适配的外围电路(如四路光收发模块、隔离芯片、变压器、电平驱动芯片等)。常规的方法是使用专用芯片，比如用一个网口就用一个网卡芯片，两个网口就用两个网卡芯片，一个串口就用一个串口芯片，结果是如果需要很多功能就得堆很多芯片，甚至使用好几块板子实现这些功能，本发明只要一个FPGA芯片就行了，而且可以方便扩展。
本发明通过FPGA芯片将各种功能的IP核集成起来，通过仲裁模块来决定当多个IP核同时使用时确定哪一个可以和上位机通信，每个IP核的输入都有各自的通道，但是输出都是接到同一个上位机上，如果同时给上位机传数据，就会出现问题，引入仲裁模块仲裁某一时刻哪一个IP核传输数据，能有效避免该问题。
在当前硬件板卡结构不变的情况下，也可以配置为两个双冗余万兆网IP核与其他3个IP核(1个双冗余千兆网IP核、1个RS422接口IP核(4路RS422)和1个CAN总线IP核(2路CAN总线))分别通过两个X4带宽PCIE接口进行管理，这样可以适配只有X4带宽PCEI接口的情况，如图2所示，此时需要将附图1中的仲裁模块11和DMA模块10拆成两部分，图2为PCIE配置成2路X4的情况，2路X4时，FPGA芯片中集成两个PCIE核，每个PCIE核通过DMA模块连接相应的仲裁模块，图2所示情况，一个仲裁模块连接两个双冗余万兆网IP核，使其工作在高速情况，另一个仲裁模块连接其他IP核(三个双冗余千兆网IP核14、RS422接口IP核12以及CAN总线IP核13)，使其工作在低速情况；通过每个PCIE核可以连接一个上位机，在2路X4情况下，可以通过一个FPGA芯片同时连接两个上位机，两个上位机独立工作。
同样的，在2路X4的情况下，可以按照一个双冗余万兆网IP核和一个双冗余千兆网IP核共用一个仲裁模块，另一个双冗余万兆网IP核和RS422接口IP核12、CAN总线IP核13共用一个仲裁模块，具体分配情况，根据FPGA芯片所能配置的具体能力有关。
FPGA中集成了双冗余万兆网IP核和双冗余千兆网IP核，可实现端口故障时基于硬件的快速切换，切换时间可控制在10ms之内，远远低于软件切换方法的几秒切换时间。
图3为本发明设计的通信接口模块的测试系统，也可以作为在计算机系统中的一种应用。本发明为通信接口模块18，通过总线底板1与上位机的主机板17进行通信，主机板17通过通信接口模块18实现了通过多种协议接口与外部设备通信。常规的通信接口板实现方法需要使用多种通信专用芯片，并且为这些芯片配备额外的电源等适配电路，当通信接口数量需求较多时，一块板子容纳不下这么多芯片，因此需要设计多块板卡来实现，设计成本随着接口种类和数量增加。本发明使用一片FPGA芯片集成了多种通信接口，因此使用一块板卡即可满足多种通信接口的使用要求，从而节约了空间和成本。而使用普通的单功能通信接口板则需要将多出的接口板插接在通信接口板备用插槽19中，系统的扩展性受到总线底板16上插槽数量的限制。
本发明未述及之处适用于现有技术。

Claims (5)

1.一种基于FPGA的PCIE通用多功能通信接口模块，其特征在于该通信接口模块包括FPGA芯片、光收发模块、光纤转接插座、CPCIE通用连接器、变压器、隔离芯片、两路千兆网PHY芯片和电平驱动芯片，其连接关系为FPGA芯片分别和光收发模块、隔离芯片、两路千兆网PHY芯片相连，一个隔离芯片连接一个电平驱动芯片，两路千兆网PHY芯片和变压器相连；变压器、电平驱动芯片均连接在CPCIE通用连接器上；光纤转接插座安装在CPCIE通用连接器上，光纤转接插座与CPCIE通用连接器相连；FPGA芯片还和CPCIE通用连接器直接相连，通过PCIE通道与上位机进行通信；
FPGA芯片内集成RS422接口IP核、CAN总线IP核、双冗余千兆网IP核和双冗余万兆网IP核四种通信接口，接口的种类和每种接口的数量能根据FPGA资源灵活配置；与上位机通过PCIE通信，PCIE通道配置成1路X8通道或者2路X4通道；RS422接口IP核、CAN总线IP核、双冗余千兆网IP核和双冗余万兆网IP核均与仲裁模块连接，仲裁模块查询双冗余万兆网IP核、双冗余千兆网IP核、RS422接口IP核以及CAN总线IP核的FIFO缓存数据情况，并根据各个IP核的优先级以及上位机配置的传输寄存器状态确定当前传输数据的IP核，并使当前传输数据的IP核接管DMA模块的使用权；FPGA芯片还集成有PCIE核，DMA模块通过PCIE核与上位机进行通信，DMA模块用于完成IP核的FIFO中的数据流到上位机内存的传输控制；
RS422接口IP核和CAN总线IP核的相应接口分别连接一个隔离芯片，双冗余千兆网IP核连接两路千兆网PHY芯片，双冗余万兆网IP核连接光收发模块。
2.根据权利要求1所述的基于FPGA的PCIE通用多功能通信接口模块，其特征在于双冗余万兆网IP核的数量为2个。
3.根据权利要求2所述的基于FPGA的PCIE通用多功能通信接口模块，其特征在于PCIE通道配置成2路X4通道时，具有两个仲裁模块和两个DMA模块，FPGA芯片中集成两个PCIE核，每个PCIE核通过一个DMA模块连接相应的仲裁模块，一个仲裁模块连接两个双冗余万兆网IP核，另一个仲裁模块连接其他IP核；通过每个PCIE核连接一个上位机。
4.根据权利要求1所述的基于FPGA的PCIE通用多功能通信接口模块，其特征在于FPGA芯片为xilinx公司的XC7K325T FPGA芯片。
5.根据权利要求1所述的基于FPGA的PCIE通用多功能通信接口模块，其特征在于光收发模块为四路光收发模块。
CN201711297397.5A 2017-12-08 2017-12-08 基于fpga的pcie通用多功能通信接口模块 Active CN108255755B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711297397.5A CN108255755B (zh) 2017-12-08 2017-12-08 基于fpga的pcie通用多功能通信接口模块

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711297397.5A CN108255755B (zh) 2017-12-08 2017-12-08 基于fpga的pcie通用多功能通信接口模块

Publications (2)

Publication Number Publication Date
CN108255755A true CN108255755A (zh) 2018-07-06
CN108255755B CN108255755B (zh) 2020-03-27

Family

ID=62721043

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711297397.5A Active CN108255755B (zh) 2017-12-08 2017-12-08 基于fpga的pcie通用多功能通信接口模块

Country Status (1)

Country Link
CN (1) CN108255755B (zh)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108984324A (zh) * 2018-07-18 2018-12-11 湖南理工学院 Fpga硬件抽象层
CN109379262A (zh) * 2018-09-30 2019-02-22 天津市英贝特航天科技有限公司 一种PCIe接口的双冗余CAN 总线通讯卡及方法
CN110083461A (zh) * 2019-03-29 2019-08-02 郑州信大捷安信息技术股份有限公司 一种基于fpga的多任务处理系统及方法
CN110287141A (zh) * 2019-06-27 2019-09-27 天津津航计算技术研究所 一种基于多种接口的fpga重构方法和系统
CN110569151A (zh) * 2019-09-17 2019-12-13 天津市英贝特航天科技有限公司 一种基于国产化芯片的双冗余网卡
CN110635985A (zh) * 2019-11-13 2019-12-31 天津津航计算技术研究所 一种FlexRay-CPCIe通信模块
CN110784263A (zh) * 2019-11-05 2020-02-11 中航华东光电（上海）有限公司 一种基于fpga具有冗余功能的光纤传输装置
CN112653621A (zh) * 2020-12-07 2021-04-13 天津津航计算技术研究所 一种国产化带双冗余切换功能的lrm千兆网络模块
CN113055313A (zh) * 2021-03-17 2021-06-29 南方电网科学研究院有限责任公司 网口扩展的方法、装置、电子设备及存储介质
CN113609044A (zh) * 2021-06-25 2021-11-05 天津津航计算技术研究所 一种双pcie接口的多路接口转接卡实现系统
CN114301526A (zh) * 2021-12-20 2022-04-08 北京计算机技术及应用研究所 一种基于PXIe的一对多光纤通讯板卡
CN114690615A (zh) * 2020-12-28 2022-07-01 中国科学院沈阳自动化研究所 一种用于水下机器人控制节点的冗余型可配置集成底板

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN200997073Y (zh) * 2007-01-15 2007-12-26 大连光洋科技工程有限公司 基于全数字环形总线式通用型数控系统
US8949502B2 (en) * 2010-11-18 2015-02-03 Nimble Storage, Inc. PCIe NVRAM card based on NVDIMM
CN104765321A (zh) * 2015-01-22 2015-07-08 镇江同舟螺旋桨有限公司 一种兼容多种现场总线协议的运动控制器
CN106357617A (zh) * 2016-08-28 2017-01-25 上海新时达电气股份有限公司 通讯协议的自适应方法、装置、电梯通讯系统
CN206515666U (zh) * 2017-03-02 2017-09-22 中国人民解放军海军工程大学 船舶故障录波采集装置
CN107203484A (zh) * 2017-06-27 2017-09-26 北京计算机技术及应用研究所 一种基于FPGA的PCIe与SRIO总线桥接系统

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN200997073Y (zh) * 2007-01-15 2007-12-26 大连光洋科技工程有限公司 基于全数字环形总线式通用型数控系统
US8949502B2 (en) * 2010-11-18 2015-02-03 Nimble Storage, Inc. PCIe NVRAM card based on NVDIMM
CN104765321A (zh) * 2015-01-22 2015-07-08 镇江同舟螺旋桨有限公司 一种兼容多种现场总线协议的运动控制器
CN106357617A (zh) * 2016-08-28 2017-01-25 上海新时达电气股份有限公司 通讯协议的自适应方法、装置、电梯通讯系统
CN206515666U (zh) * 2017-03-02 2017-09-22 中国人民解放军海军工程大学 船舶故障录波采集装置
CN107203484A (zh) * 2017-06-27 2017-09-26 北京计算机技术及应用研究所 一种基于FPGA的PCIe与SRIO总线桥接系统

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108984324A (zh) * 2018-07-18 2018-12-11 湖南理工学院 Fpga硬件抽象层
CN109379262A (zh) * 2018-09-30 2019-02-22 天津市英贝特航天科技有限公司 一种PCIe接口的双冗余CAN 总线通讯卡及方法
CN109379262B (zh) * 2018-09-30 2021-03-23 天津市英贝特航天科技有限公司 一种PCIe接口的双冗余CAN 总线通讯卡及方法
CN110083461A (zh) * 2019-03-29 2019-08-02 郑州信大捷安信息技术股份有限公司 一种基于fpga的多任务处理系统及方法
CN110287141A (zh) * 2019-06-27 2019-09-27 天津津航计算技术研究所 一种基于多种接口的fpga重构方法和系统
CN110287141B (zh) * 2019-06-27 2023-02-03 天津津航计算技术研究所 一种基于多种接口的fpga重构方法和系统
CN110569151A (zh) * 2019-09-17 2019-12-13 天津市英贝特航天科技有限公司 一种基于国产化芯片的双冗余网卡
CN110784263B (zh) * 2019-11-05 2021-10-26 中航华东光电（上海）有限公司 一种基于fpga具有冗余功能的光纤传输装置
CN110784263A (zh) * 2019-11-05 2020-02-11 中航华东光电（上海）有限公司 一种基于fpga具有冗余功能的光纤传输装置
CN110635985A (zh) * 2019-11-13 2019-12-31 天津津航计算技术研究所 一种FlexRay-CPCIe通信模块
CN112653621A (zh) * 2020-12-07 2021-04-13 天津津航计算技术研究所 一种国产化带双冗余切换功能的lrm千兆网络模块
CN114690615A (zh) * 2020-12-28 2022-07-01 中国科学院沈阳自动化研究所 一种用于水下机器人控制节点的冗余型可配置集成底板
CN113055313A (zh) * 2021-03-17 2021-06-29 南方电网科学研究院有限责任公司 网口扩展的方法、装置、电子设备及存储介质
CN113609044A (zh) * 2021-06-25 2021-11-05 天津津航计算技术研究所 一种双pcie接口的多路接口转接卡实现系统
CN114301526A (zh) * 2021-12-20 2022-04-08 北京计算机技术及应用研究所 一种基于PXIe的一对多光纤通讯板卡
CN114301526B (zh) * 2021-12-20 2023-09-26 北京计算机技术及应用研究所 一种基于PXIe的一对多光纤通讯板卡

Also Published As

Publication number Publication date
CN108255755B (zh) 2020-03-27

Similar Documents

Publication Publication Date Title
CN108255755A (zh) 基于fpga的pcie通用多功能通信接口模块
US11615044B2 (en) Graphics processing unit peer-to-peer arrangements
JP7134894B2 (ja) ストレージシステム、及びプログラマブルロジックデバイス
CN1812693B (zh) 一种双总线接口电路板组件及其装配方法
KR20220044932A (ko) 플렉시블 스토리지 플랫폼을 위한 다중 프로토콜 io 인프라스트럭쳐
US6633946B1 (en) Flexible switch-based I/O system interconnect
US6735660B1 (en) Sideband signal transmission between host and input/output adapter
US20070047536A1 (en) Input/output router for storage networks
CN102946366B (zh) 带内管理方法及系统
CN104615572A (zh) 热插拔处理系统及方法
CN103793003B (zh) 一种交换板和刀片服务器
CN103180797A (zh) 服务器系统及其外接卡扩展设备
CN212785408U (zh) 一种PCIe云平台资源池化装置
CN103530256A (zh) CPCIe和PCI协议数据的处理装置及方法
CN102902647B (zh) 设置在i2c从机印刷电路板的asic芯片和印刷电路板
US20070101169A1 (en) IC with dual communication interfaces
CN218633988U (zh) 一种网络交换卡
CN104243173A (zh) 一种接口配置方法、母卡及高速子卡
CN117971135B (zh) 存储设备的访问方法、装置、存储介质和电子设备
CN109600234A (zh) 双层fc卡pcb结构及双层fc卡的信号处理方法
CN220730801U (zh) 一种基于spi-lin通讯端口扩展的设备
TWI821039B (zh) 多功能介面板
CN214256754U (zh) 一种用于容错计算机数据同步的pcb连接板模块
KR100718082B1 (ko) 멀티포트 ｉ2ｃ 컨트롤러 및 그의 동작제어방법
CN105929905A (zh) 服务器主板及服务器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant