CN113609044A - 一种双pcie接口的多路接口转接卡实现系统 - Google Patents

一种双pcie接口的多路接口转接卡实现系统 Download PDF

Info

Publication number
CN113609044A
CN113609044A CN202110712021.6A CN202110712021A CN113609044A CN 113609044 A CN113609044 A CN 113609044A CN 202110712021 A CN202110712021 A CN 202110712021A CN 113609044 A CN113609044 A CN 113609044A
Authority
CN
China
Prior art keywords
pcie
interface
chip
module
computer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110712021.6A
Other languages
English (en)
Inventor
汤晓磊
胡亮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tianjin Jinhang Computing Technology Research Institute
Original Assignee
Tianjin Jinhang Computing Technology Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tianjin Jinhang Computing Technology Research Institute filed Critical Tianjin Jinhang Computing Technology Research Institute
Priority to CN202110712021.6A priority Critical patent/CN113609044A/zh
Publication of CN113609044A publication Critical patent/CN113609044A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/387—Information transfer, e.g. on bus using universal interface adapter for adaptation of different data processing systems to different peripheral devices, e.g. protocol converters for incompatible systems, open system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0002—Serial port, e.g. RS232C
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0026—PCI express
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0038—System on Chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Bus Control (AREA)

Abstract

本发明公开了一种双PCIE接口的多路接口转接卡实现系统。包括：PCIE交换芯片的一端与两台计算机连接，PCIE交换芯片的另一端与PCIE转换芯片的一端连接，PCIE转换芯片的另一端与仲裁模块的一端连接，仲裁模块的另一端与外部设备连接，PCIE交换芯片被配置为将外部的PCIE X4接口转换为连接两台计算机的PCIE X1接口；PCIE转换芯片被配置为将PCIE X1接口转换为外设接口；仲裁模块被配置为根据接收的网口信号和IO信号，控制两台计算机对应的两路通路的通路状态，并根据通路状态完成所述两台计算机中处于通路状态的计算机与外部设备之间的通信。本发明可以实现同时连接两台主机。

Description

一种双PCIE接口的多路接口转接卡实现系统
技术领域
本发明涉及计算机通信技术领域，特别是一种双PCIE接口的多路接口转接卡实现系统。
背景技术
主流计算机一般使用PCIE接口扩展外部设备，在工业控制领域，外部设备一般使用CAN总线、串口等接口通信(下文称为外设接口)，此时就需要使用接口转换卡进行计算机和外部设备间的通信，如PCIE转串口卡，PCIE转CAN总线卡。常见的接口转换卡存在以下问题：
1)一种接口转换卡往往只有CAN总线或者串口一种功能，并且同一种功能的接口数量受限于使用的专用接口芯片类型而无法扩展；
2)接口转换卡只有一路PCIE总线，无法同时接2台计算机，也就是无法实现2台计算机复用一块转换卡。
发明内容
本发明解决的技术问题是：克服现有技术的不足，提供了一种双PCIE接口的多路接口转接卡实现系统。
为了解决上述技术问题，本发明实施例提供了一种双PCIE接口的多路接口转接卡实现系统，所述系统包括：PCIE交换芯片、PCIE转换芯片和FPGA芯片，所述FPGA芯片包括仲裁模块，所述PCIE交换芯片的一端与两台计算机连接，所述PCIE交换芯片的另一端与所述PCIE转换芯片的一端连接，所述PCIE转换芯片的另一端与所述仲裁模块的一端连接，所述仲裁模块的另一端与外部设备连接，其中，
所述PCIE交换芯片，被配置为将外部的PCIE X4接口转换为若干的PCIE X1接口；
所述PCIE转换芯片，被配置为将所述PCIE X1接口转换为外设接口；
所述仲裁模块，被配置为根据接收的网口信号和IO信号，控制两台计算机对应的两路通路的通路状态，并根据通路状态完成所述两台计算机中处于通路状态的计算机与所述外部设备之间的通信。
可选地，所述系统还包括网络模块，所述两台计算机包括第一计算机和第二计算机，
所述第一计算机通过第一PCIE X4接口连接所述系统，所述第二计算机通过第二PCIE X4接口连接所述系统；
所述第一计算机和所述第二计算机通过网络交换机与所述网络模块的第一端连接，所述网络模块的第二端与所述仲裁模块连接。
可选地，所述外部设备串口和CAN接口的外设接口与所述系统连接。
可选地，所述PCIE转换芯片包括：PCIE转串口芯片和PCIE转CAN芯片，其中，
所述PCIE转串口芯片，被配置为将所述第一PCIE X4接口对应的PCIEX1接口转换为预设数量的串口，并将所述第二PCIE X4接口对应的PCIE X1接口转换为预设数量的串口；
所述PCIE转CAN芯片，被配置为将所述第一PCIE X4接口对应的PCIEX1接口和所述第二PCIE X4接口对应的PCIE X1接口分别转换为对应的CAN接口。
可选地，所述仲裁模块包括：单片机处理单元和FPGA处理单元，其中，
所述单片机处理单元，被配置为根据两路通路接收所述两台计算机的心跳信号和设置信号，并通过IO管检测所述PCIE交换芯片的运行状态；
所述FPGA处理单元，被配置为通过所述网络模块接收所述两台计算机对应的网口信号，并接收所述单片机处理单元发送的IO信号，根据所述网口信号和所述IO信号控制所述第一计算机和所述第二计算机分别对应的网络通路的通路状态。
可选地，所述系统还包括：电源模块，其中，
所述电源模块，被配置为所述系统提供电能。
可选地，所述单片机处理单元，还被配置为控制所述电源模块的上电和断电。
可选地，所述FPGA芯片，被配置为对所述两台计算机的一台计算机的通路中串口和CAN接口的接口信号的缓存，并对另一台计算机的通路中的PCIE接口和外设接口的转换，以及对所述仲裁模块的控制。
可选地，所述单片机的工作模式包括：自动切换模式和非自动切换模式。
可选地，所述网络模块和所述仲裁模块为采用verilog代码编写的FPGA程序模块。
本发明与现有技术相比的优点在于：
本发明实施例可以实现一块转接卡支持双路PICE接口，可以同时连接两台主机，并且使用该方法可以任意扩展接口种类和数量；通过本发明提出的仲裁模块可以实现转接卡两个通路的自动切换和手动切换，自动切换可应用在互为冗余备份的两台主机通过一块转接卡与外部设备通信的场景中，一台主机故障时接口卡可自动选择另一台主机通信；手动切换可应用在两台主机复用一个外部设备的场景中，每台主机要与外部设备通信时可通过手动设置获取转接卡与外部设备的通信通路。
附图说明
图1为本发明实施例提供的一种双PCIE接口的多路接口转接卡实现系统的结构框图；
图2为本发明实施例提供的一种双PCIE接口的多路接口转接卡硬件实现的电路框图。
具体实施方式
实施例一
参照图1，示出了本发明实施例提供的一种双PCIE接口的多路接口转接卡实现系统的结构框图，如图1所示，该系统100可以包括：PCIE交换芯片110、PCIE转换芯片120和FPGA芯片130，所述FPGA芯片130可以包括仲裁模块131，所述PCIE交换芯片110的一端与两台计算机连接，所述PCIE交换芯片110的另一端与所述PCIE转换芯片120的一端连接，所述PCIE转换芯片120的另一端与所述仲裁模块131的一端连接，所述仲裁模块131的另一端与外部设备连接，其中，
PCIE交换芯片110可以被配置为将外部的PCIE X4接口转换为连接两台计算机的PCIE X1接口；
PCIE转换芯片120可以被配置为将所述PCIE X1接口转换为外设接口；
仲裁模块131可以被配置为根据接收的网口信号和IO信号，控制两台计算机对应的两路通路的通路状态，并根据通路状态完成所述两台计算机中处于通路状态的计算机与所述外部设备之间的通信。
本发明实施例可以实现一块转接卡支持双路PICE接口，可以同时连接两台主机，并且使用该方法可以任意扩展接口种类和数量。
在本发明实施例的一种具体实现方式中，所述系统还包括网络模块，所述两台计算机包括第一计算机和第二计算机，
所述第一计算机通过第一PCIE X4接口连接所述系统，所述第二计算机通过第二PCIE X4接口连接所述系统；
所述第一计算机和所述第二计算机通过网络交换机与所述网络模块的第一端连接，所述网络模块的第二端与所述仲裁模块连接。
在本发明实施例的另一种具体实现方式中，所述外部设备串口和CAN接口的外设接口与所述系统连接。
在本发明实施例的另一种具体实现方式中，所述PCIE转换芯片包括：PCIE转串口芯片和PCIE转CAN芯片，其中，
所述PCIE转串口芯片，被配置为将所述第一PCIE X4接口对应的PCIEX1接口转换为预设数量的串口，并将所述第二PCIE X4接口对应的PCIE X1接口转换为预设数量的串口；
所述PCIE转CAN芯片，被配置为将所述第一PCIE X4接口对应的PCIEX1接口和所述第二PCIE X4接口对应的PCIE X1接口分别转换为对应的CAN接口。
在本发明实施例的另一种具体实现方式中，所述仲裁模块包括：单片机处理单元和FPGA处理单元，其中，
所述单片机处理单元，被配置为根据两路通路接收所述两台计算机的心跳信号和设置信号，并通过IO管检测所述PCIE交换芯片的运行状态；
所述FPGA处理单元，被配置为通过所述网络模块接收所述两台计算机对应的网口信号，并接收所述单片机处理单元发送的IO信号，根据所述网口信号和所述IO信号控制所述第一计算机和所述第二计算机分别对应的网络通路的通路状态。
在本发明实施例的另一种具体实现方式中，所述系统还包括：电源模块，其中，
所述电源模块，被配置为所述系统提供电能。
在本发明实施例的另一种具体实现方式中，所述单片机处理单元，还被配置为控制所述电源模块的上电和断电。
在本发明实施例的另一种具体实现方式中，所述FPGA芯片，被配置为对所述两台计算机的一台计算机的通路中串口和CAN接口的接口信号的缓存，并对另一台计算机的通路中的PCIE接口和外设接口的转换，以及对所述仲裁模块的控制。
在本发明实施例的另一种具体实现方式中，所述单片机的工作模式包括：自动切换模式和非自动切换模式。
在本发明实施例的另一种具体实现方式中，所述网络模块和所述仲裁模块为采用verilog代码编写的FPGA程序模块。
接下来，结合图2对本实施例的技术方案进行如下详细描述。
参照图2，示出了本发明实施例提供的一种种双PCIE接口的多路接口转接卡硬件实现的电路框图，如图2所示，主机1，主机2为两台计算机，分别通过PCIE1 X4和PCIE2 X4连接双PCIE接口的多路接口转接卡(简称转接卡)，网络交换机用于连接主机1、主机2和转接卡的网口，外部设备是指需要与主机通信的设备，通过串口、CAN接口的外设接口与转接卡相连。
图2所示虚线框内为转接卡硬件芯片层面的原理框图，PCIE1 X4和PCIE2X4为两路连接主机的PCIE接口，对于串口、CAN接口等低速外设接口，PCIE接口通道宽度可采用图中的X4，也可采用X1。根据PCIE接口与外设接口的转换方法的不同，将主机1通过PCIE1 X4连接的通路称为专用芯片转换通路(简称通路A)，将主机2通过PCIE2 X4连接的通路称为FPGA转换通路(简称通路B)。由于接口卡同一时刻只有一个通路运行，因此需要对通路A和通路B进行选择，将参与选择的接口和电路称作仲裁通路。
如图2所示，通路A通过芯片完成两级转换：第一级转换，PCIE交换芯片将外部PCIE1 X4接口转为若干PCIE X1接口，该转换芯片可根据实际需要的外设接口数量选择；第二级转换，PCIE转串口芯片1和PCIE转串口芯片2实现PCIE X1接口与串口1、串口2的转换，该芯片可根据实际需要的串口数量增减，PCIE转CAN芯片实现PCIE X1接口与CAN1接口的转换，该芯片可根据实际需要的CAN接口数量增减。通过PCIE交换芯片、PCIE转串口信号、PCIE转CAN芯片三种芯片的两级转换，即可将PCIE X4接口转换为串口1、串口2、CAN1几种信号进入FPGA缓存。通路B主要运行在FPGA芯片中。
如图2所示，FPGA芯片完成通路A中串口1、串口2、CAN1等外设接口信号的缓存、通路B中的PCIE接口和外设接口的转换以及仲裁模块。
图2上虚线框所示，通路A芯片两级转换产生的串口1、串口2、CAN1信号经过缓存后作为仲裁模块的备选通路1。
图2FPGA芯片中下虚线框所示，PCIE转外设接口模块是verilog代码编写的FPGA程序模块，通路B中主机2的PCIE X4接口通过PCIE转外设接口模块转换为串口3、串口4、CAN2等外设接口作为仲裁模块的备选通路2。
仲裁通路包括单片机处理部分和FPGA处理部分。
如图2所示，单片机通过串口7接收主机1的心跳信号，通过串口8接收主机2的心跳信号，通过IO管脚检测PCIE交换芯片的运行状态；单片机有非自动切换模式和自动切换模式两种工作模式，可通过单片机IO口读取跳线状态判断当前系统工作在哪种模式；单片机内有一个串口设置寄存器，可由主机1通过串口7或者主机2通过串口8进行设置，可设置为通路A或者通路B；当系统设置为非自动切换模式时，有3种可能，如下表所示：
序号 PCIE交换芯片状态 串口设置寄存器状态 判断结果
1 正常 通路A 选择通路A
2 正常 通路B 选择通路B
3 不正常 通路A或通路B 选择通路B
当系统设置为自动切换时，可通过判断主机1和主机2的心跳信号自动完成切换，如下表所示：
Figure BDA0003134138030000071
Figure BDA0003134138030000081
如果判断结果为“选择通路A”,则图2中的8为IO信号输出0xAA；如果判断结果为“选择通路B”,则图1中的8为IO信号输出0xBB。
此外，单片机还进行电源的上电和断电控制。
图2所示，网络模块和仲裁模块是verilog代码编写的FPGA程序模块，网络模块接收网口信号，并提取有效字段，如果选择通道A，则设置网络设置寄存器为0xAA，如果选择通道B，则设置网络设置寄存器为0Xbb,否则网络设置寄存器为0x00，设置；仲裁模块接收单片机发来的8位IO信号，根据该信号和网络设置寄存器的值进行仲裁决策，其中网口优先级高于8位IO信号，仲裁决策逻辑见下表：
序号 网络设置寄存器 8为IO信号 仲裁结果
1 0xAA 0xAA或0xBB 选择通路A
0xBB 0xAA或0xBB 选择通路B
1 0x00 0xAA 选择通路A
0x00 0xBB 选择通路B
如果图2中仲裁模块仲裁结果为选择通路A，则设置通路A与串口5、串口6、CAN3通信；如果仲裁结果为选择通路B，则设置通路A与串口5、串口6、CAN3通信。
在本发明实施例中，仲裁通路包括单片机处理部分和FPGA处理部分。单片机通过两路串口接收通路A和通路B对应主机的心跳信号和设置信号，通过IO管脚检测PCIE交换芯片的运行状态；单片机可通过IO口读取跳线状态判断当前系统工作在非自动切换模式还是自动切换模式；当系统设置为非自动切换模式时，单片机只根据串口收到的设置信号和PCIE交换芯片状态两种信号状态来设置8位IO信号的状态以通知FPGA选择通路A还是通路B；当系统设置为自动切换模式时，单片机需要通过主机心跳信号、PCIE交换芯片状态和设置信号三种信号的状态设置8位IO信号。FPGA中，仲裁模块通过网络模块接收网口信号，同时接收单片机发来的8位IO信号，根据两种信号内容进行仲裁决策，得出结果后控制通路A或者通路B与外部串口和CAN接口通信,其中网口优先级高于8位IO口，同一时刻通路A和通路B只有一路可以被选通。此外，单片机还进行电源的上电和断电控制。
本申请所述具体实施方式可以使本领域的技术人员更全面地理解本申请，但不以任何方式限制本申请。因此，本领域技术人员应当理解，仍然对本申请进行修改或者等同替换；而一切不脱离本申请的精神和技术实质的技术方案及其改进，均应涵盖在本申请专利的保护范围中。
本发明说明书中未作详细描述的内容属本领域技术人员的公知技术。

Claims (10)

1.一种双PCIE接口的多路接口转接卡实现系统，其特征在于，所述系统包括：PCIE交换芯片、PCIE转换芯片和FPGA芯片，所述FPGA芯片包括仲裁模块，所述PCIE交换芯片的一端与两台计算机连接，所述PCIE交换芯片的另一端与所述PCIE转换芯片的一端连接，所述PCIE转换芯片的另一端与所述仲裁模块的一端连接，所述仲裁模块的另一端与外部设备连接，其中，
所述PCIE交换芯片，被配置为将外部的PCIE X4接口转换为连接两台计算机的PCIE X1接口；
所述PCIE转换芯片，被配置为将所述PCIE X1接口转换为外设接口；
所述仲裁模块，被配置为根据接收的网口信号和IO信号，控制两台计算机对应的两路通路的通路状态，并根据通路状态完成所述两台计算机中处于通路状态的计算机与所述外部设备之间的通信。
2.根据权利要求1所述的系统，其特征在于，所述系统还包括网络模块，所述两台计算机包括第一计算机和第二计算机，
所述第一计算机通过第一PCIE X4接口连接所述系统，所述第二计算机通过第二PCIEX4接口连接所述系统；
所述第一计算机和所述第二计算机通过网络交换机与所述网络模块的第一端连接，所述网络模块的第二端与所述仲裁模块连接。
3.根据权利要求1所述的系统，其特征在于，所述外部设备串口和CAN接口的外设接口与所述系统连接。
4.根据权利要求2所述的系统，其特征在于，所述PCIE转换芯片包括：PCIE转串口芯片和PCIE转CAN芯片，其中，
所述PCIE转串口芯片，被配置为将所述第一PCIE X4接口对应的PCIEX1接口转换为预设数量的串口，并将所述第二PCIE X4接口对应的PCIE X1接口转换为预设数量的串口；
所述PCIE转CAN芯片，被配置为将所述第一PCIE X4接口对应的PCIEX1接口和所述第二PCIE X4接口对应的PCIE X1接口分别转换为对应的CAN接口。
5.根据权利要求2所述的系统，其特征在于，所述仲裁模块包括：单片机处理单元和FPGA处理单元，其中，
所述单片机处理单元，被配置为根据两路通路接收所述两台计算机的心跳信号和设置信号，并通过IO管检测所述PCIE交换芯片的运行状态；
所述FPGA处理单元，被配置为通过所述网络模块接收所述两台计算机对应的网口信号，并接收所述单片机处理单元发送的IO信号，根据所述网口信号和所述IO信号控制所述第一计算机和所述第二计算机分别对应的网络通路的通路状态。
6.根据权利要求5所述的系统，其特征在于，所述系统还包括：电源模块，其中，
所述电源模块，被配置为所述系统提供电能。
7.根据权利要求6所述的系统，其特征在于，所述单片机处理单元，还被配置为控制所述电源模块的上电和断电。
8.根据权利要求1所述的系统，其特征在于，所述FPGA芯片，被配置为对所述两台计算机的一台计算机的通路中串口和CAN接口的接口信号的缓存，并对另一台计算机的通路中的PCIE接口和外设接口的转换，以及对所述仲裁模块的控制。
9.根据权利要求1所述的系统，其特征在于，所述单片机的工作模式包括：自动切换模式和非自动切换模式。
10.根据权利要求2所述的系统，其特征在于，所述网络模块和所述仲裁模块为采用verilog代码编写的FPGA程序模块。
CN202110712021.6A 2021-06-25 2021-06-25 一种双pcie接口的多路接口转接卡实现系统 Pending CN113609044A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110712021.6A CN113609044A (zh) 2021-06-25 2021-06-25 一种双pcie接口的多路接口转接卡实现系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110712021.6A CN113609044A (zh) 2021-06-25 2021-06-25 一种双pcie接口的多路接口转接卡实现系统

Publications (1)

Publication Number Publication Date
CN113609044A true CN113609044A (zh) 2021-11-05

Family

ID=78336825

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110712021.6A Pending CN113609044A (zh) 2021-06-25 2021-06-25 一种双pcie接口的多路接口转接卡实现系统

Country Status (1)

Country Link
CN (1) CN113609044A (zh)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012157103A1 (ja) * 2011-05-19 2012-11-22 株式会社日立製作所 マルチルートスイッチ、計算機、及び計算機間通信方法
CN104038548A (zh) * 2014-06-18 2014-09-10 英业达科技有限公司 服务器系统
CN104111881A (zh) * 2014-07-25 2014-10-22 中国航天科工集团第二研究院七〇六所 一种用于双机冗余热备份计算机的仲裁装置
JP2015022607A (ja) * 2013-07-22 2015-02-02 富士ゼロックス株式会社 複合型コンピュータシステム
CN105450446A (zh) * 2015-11-17 2016-03-30 绵阳市维博电子有限责任公司 一种双机热备份系统及仲裁切换方法
CN106445865A (zh) * 2016-10-14 2017-02-22 上海泓戟信息科技有限公司 一种冗余计算机背板总线连接方法
CN108255755A (zh) * 2017-12-08 2018-07-06 天津津航计算技术研究所 基于fpga的pcie通用多功能通信接口模块
CN108614797A (zh) * 2016-12-12 2018-10-02 中国航空工业集团公司西安航空计算技术研究所 一种多类型高低速串行总线集成接口
CN109379262A (zh) * 2018-09-30 2019-02-22 天津市英贝特航天科技有限公司 一种PCIe接口的双冗余CAN 总线通讯卡及方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012157103A1 (ja) * 2011-05-19 2012-11-22 株式会社日立製作所 マルチルートスイッチ、計算機、及び計算機間通信方法
JP2015022607A (ja) * 2013-07-22 2015-02-02 富士ゼロックス株式会社 複合型コンピュータシステム
CN104038548A (zh) * 2014-06-18 2014-09-10 英业达科技有限公司 服务器系统
CN104111881A (zh) * 2014-07-25 2014-10-22 中国航天科工集团第二研究院七〇六所 一种用于双机冗余热备份计算机的仲裁装置
CN105450446A (zh) * 2015-11-17 2016-03-30 绵阳市维博电子有限责任公司 一种双机热备份系统及仲裁切换方法
CN106445865A (zh) * 2016-10-14 2017-02-22 上海泓戟信息科技有限公司 一种冗余计算机背板总线连接方法
CN108614797A (zh) * 2016-12-12 2018-10-02 中国航空工业集团公司西安航空计算技术研究所 一种多类型高低速串行总线集成接口
CN108255755A (zh) * 2017-12-08 2018-07-06 天津津航计算技术研究所 基于fpga的pcie通用多功能通信接口模块
CN109379262A (zh) * 2018-09-30 2019-02-22 天津市英贝特航天科技有限公司 一种PCIe接口的双冗余CAN 总线通讯卡及方法

Similar Documents

Publication Publication Date Title
CN101256544B (zh) 内部集成电路总线的扩展方法、装置及系统
CN101329663B (zh) 一种实现片上系统管脚分时复用的装置及方法
CN100511200C (zh) 单串口多cpu的控制方法、系统及设备
CN108255755B (zh) 基于fpga的pcie通用多功能通信接口模块
CN102045608B (zh) 用于光通信的网络设备及其自动配置交换接口的方法
CN108449109B (zh) 一种射频前端器件从控接口装置
CN107294594B (zh) 一种无源光网络设备、切换方法及系统
CN100478935C (zh) Pcie通道扩展装置、系统及其配置方法
CN114328318B (zh) 微控制器用直接设备互连的dma控制器及互联控制方法
CN109213717B (zh) 国产飞腾处理器的双桥片架构
CN107241141B (zh) 一种驱动芯片、光模块、光模块的切换方法及pon设备
CN113609044A (zh) 一种双pcie接口的多路接口转接卡实现系统
CN102096385A (zh) 一种码分多址法扩展模拟量输入通道的电路
WO2022188658A1 (zh) Usb接口的复用方法、电路、电子设备和存储介质
CN201378316Y (zh) 通用输入/输出接口扩展电路和具有该电路的移动终端
CN210327615U (zh) 一种通信电路
CN218100206U (zh) 双备份cpu系统的多路串口备份电路
US11803488B2 (en) High-speed transmission system, signal redriver, and control method of signal redriver
CN212627888U (zh) 一种并口通信电路
CN220730801U (zh) 一种基于spi-lin通讯端口扩展的设备
CN111614625B (zh) 通讯协议转换电路及机器人设备
CN217216691U (zh) 相机系统
CN216719089U (zh) 一种服务器
CN220871091U (zh) 多组通讯共用电路及空调器
CN100478932C (zh) 电子设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination