CN101329663B - 一种实现片上系统管脚分时复用的装置及方法 - Google Patents

一种实现片上系统管脚分时复用的装置及方法 Download PDF

Info

Publication number
CN101329663B
CN101329663B CN2008101349052A CN200810134905A CN101329663B CN 101329663 B CN101329663 B CN 101329663B CN 2008101349052 A CN2008101349052 A CN 2008101349052A CN 200810134905 A CN200810134905 A CN 200810134905A CN 101329663 B CN101329663 B CN 101329663B
Authority
CN
China
Prior art keywords
pin
gpio
interface
bus
described pin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2008101349052A
Other languages
English (en)
Other versions
CN101329663A (zh
Inventor
王惠刚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Actions Technology Co Ltd
Original Assignee
Actions Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Actions Semiconductor Co Ltd filed Critical Actions Semiconductor Co Ltd
Priority to CN2008101349052A priority Critical patent/CN101329663B/zh
Publication of CN101329663A publication Critical patent/CN101329663A/zh
Priority to PCT/CN2009/073005 priority patent/WO2010012236A1/zh
Priority to EP09802429.2A priority patent/EP2309395B1/en
Priority to US13/000,485 priority patent/US8232820B2/en
Application granted granted Critical
Publication of CN101329663B publication Critical patent/CN101329663B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3172—Optimisation aspects, e.g. using functional pin as test pin, pin multiplexing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0038—System on Chip

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Information Transfer Systems (AREA)
  • Logic Circuits (AREA)

Abstract

本发明公开了一种实现片上系统管脚分时复用的装置及方法，其中装置包括管脚、微处理器、配置模块、管脚模式选择模块和双向PAD单元，其中，所述管脚模式选择模块，用于在所述微处理器的控制下，选择管脚采用的接口模式为I2C总线模式或通用输入输出接口GPIO模式；所述配置模块，用于在所述微处理器的控制下，根据所述管脚模式选择模块选择的管脚所采用的接口模式为I2C总线模式或通用输入输出接口GPIO模式，通过所述双向PAD单元为管脚配置相应的接口模式。因此，本发明提供的电路及方法，可以在片上系统中实现具有不同接口模式的管脚分时复用。

Description

一种实现片上系统管脚分时复用的装置及方法
技术领域
本发明涉及在片上系统(SOC，System-On-a-Chip)中实现传输数据的技术，特别涉及一种实现SOC管脚分时复用的装置及方法。
背景技术
目前，很多SOC同时支持I2C(Inter-Integrated Circuit，由PHILIPS公司开发的两线式串行总线)总线接口和通用输入输出接口(GPIO，GeneralPurpose Input/Output)，其中I2C总线接口应用I2C总线数据传输协议，该接口是由时钟信号(SCL，Serial Clock)接口和数据信号(SDA，Serial Data)接口构成的串行总线接口，在集成电路之间传输数据，在实现时采用SOC的两个管脚实现；GPIO通常用于SOC传输一些简单的控制逻辑给外部设备或者从外部设备传输一些简单的状态，比如用于外部存储设备的片选信号、外部显示设备的使能信号等，一般采用一个管脚实现。
在SOC中实现I2C总线接口时，如图1所示，包括微处理器、I2C总线配置寄存器和双向PAD(焊垫)单元，其中，微处理器控制I2C总线配置寄存器通过双向PAD单元对接口进行I2C总线配置，传输数据。双向PAD单元中有满足I2C总线协议的上拉电阻。
在具体实现时，可以根据I2C总线协议对I2C总线接口进行配置，I2C总线协议时序图如图2所示，可以看出，I2C总线在传输数据过程中有三种状态信息表征传输过程，分别为传输开始、传输结束和一个字节传输完成，I2C总线中的SCL和SDA配合实现这三种状态信息。传输开始：SCL为高电平时，SDA由高电平向低电平跳变，开始传输数据；传输结束：SCL为高电平时，SDA由低电平向高电平跳变，结束传输数据；应答信号(ACK)：接收数据的集成电路(IC)在接收到8位数据后，向发送数据的IC发出特定的低电平脉冲，表示已经接收到数据。
在SOC中实现GPIO时，如图3所示，包括微处理器，GPIO配置寄存器，微处理器控制GPIO配置寄存器将接口配置为GPIO后，采用高电平或低电平传输数据即可。
在SOC中实现I2C总线接口和GPIO时，分别采用不同的管脚实现不同接口模式，这会增加SOC的接口管脚数目，增大SOC应用的复杂性和成本。
因此，希望将I2C总线接口和GPIO集成到一个SOC管脚上实现，即控制将具有I2C总线接口中的SDA接口模式或SCL接口模式的管脚直接作为GPIO使用，但是这种方案存在缺点：由于将具有I2C总线接口模式的管脚作为GPIO使用后，比如通过具有I2C总线接口模式的管脚传输SOC的外部存储设备的片选信号时，就导致该管脚的I2C总线接口模式不能再使用，这会限制SOC的应用。所以目前采用的方法，在SOC的一个应用方案中，将设置的管脚或者作为I2C总线接口使用，或者作为GPIO使用，而不进行具有I2C总线接口模式的管脚复用为GPIO的使用。
可见，导致上述缺点的原因是无法将具有I2C总线接口模式的管脚分时复用为GPIO使用，等到不需要使用GPIO后，再恢复为I2C总线接口使用。也就是说，目前在SOC的一个应用方案中，无法根据应用的需要，在特定时间内将具有I2C总线接口模式的管脚复用为GPIO使用，当不用时，再将该管脚作为I2C总线接口使用。更进一步地，目前无法在SOC中实现具有不同接口模式的管脚分时复用。
发明内容
有鉴于此，本发明提供一种实现SOC管脚分时复用的装置，该装置能够在SOC中实现具有不同接口模式的管脚分时复用。
本发明还提供一种实现SOC管脚分时复用的方法，该方法能够在SOC中实现具有不同接口模式的管脚分时复用。
根据上述目的，本发明的技术方案是这样实现的：
一种实现片上系统SOC管脚分时复用的装置，所述装置包括管脚、微处理器和双向焊垫PAD单元；所述装置还包括：
管脚模式选择模块，用于在所述微处理器的控制下，选择所述管脚采用的接口模式为内部集成电路I2C总线模式或通用输入输出接口GPIO模式；
配置模块，用于在所述微处理器的控制下，根据所述管脚模式选择模块选择的所述管脚所采用的接口模式，通过所述双向PAD单元为所述管脚配置相应的接口模式。
所述配置模块由GPIO配置模块、I2C总线配置模块、第一选择器(110)、第二选择器(111)、反向器组成，
所述GPIO配置模块包括GPIO输出使能寄存器、以及GPIO输出寄存器和GPIO输入寄存器；
所述I2C总线配置模块包括配置所述管脚采用I2C总线模式的I2C总线接口管脚上拉电阻使能寄存器、以及I2C总线输出模块及I2C总线输入模块；
所述管脚模式选择模块包括第一管脚模式选择寄存器(11)和第二管脚模式选择寄存器(13)；
其中，所述GPIO输出使能寄存器、及经反向器的I2C总线输出模块通过第一选择器(110)接入双向PAD单元，第一选择器(110)由第一管脚模式选择寄存器(11)控制选择；
所述GPIO输出寄存器和接地端通过第二选择器(111)接入双向PAD单元，第二选择器(111)由第二管脚模式选择寄存器(13)控制选择；
I2C输入模块和GPIO输入寄存器接入双向PAD单元；I2C总线接口管脚上拉电阻使能寄存器接入双向PAD单元。
所述双向PAD单元由输入为第一端口(28)、输出为第二端口(27)的缓冲器(20)，输入为第三端口(26)和第四端口(25)、输出为第一端口(28)的三态缓冲器(21)，在第五端口(24)和第一端口(28)之间的控制开关(23)及上拉电阻(22)构成，其中，
第五端口(24)用于接入I2C总线接口管脚上拉电阻使能寄存器(18)、第四端口(25)接入第一选择器(110)、第三端口(26)接入第二选择器(111)、第二端口(27)接入I2C总线输入模块(16)和GPIO输入寄存器(15)、及第一端口(28)接入所述管脚。
一种实现片上系统SOC管脚分时复用的方法，所述SOC包括：管脚、微处理器、配置模块、管脚模式选择模块和双向焊垫PAD单元，该方法包括：所述微处理器控制所述管脚模式选择模块为所述管脚选择接口模式为内部集成电路I2C总线模式或通用输入输出接口GPIO模式；
所述微处理器控制所述配置模块，根据所述管脚模式选择模块选择的所述接口模式，通过所述双向PAD单元为所述管脚配置相应的接口模式后，由配置模块控制所述管脚传输数据。
所述管脚模式选择模块为所述管脚选择接口模式为I2C总线模式时，所述通过双向PAD单元为所述管脚配置相应的接口模式为I2C总线模式后，控制所述管脚传输数据的过程为：将配置模块中的I2C总线接口管脚上拉电阻使能寄存器配置为使能状态，以控制双向PAD单元中的控制开关闭合，使双向PAD单元中的上拉电阻与电源连通，将所述管脚配置为I2C总线模式；
将管脚模式选择模块配置为I2C总线模式，控制将配置模块中的I2C总线输出的输出信号通过双向PAD单元输出到所述管脚实现I2C总线模式数据输出，控制将管脚上的数据通过双向PAD单元输入到配置模块中的I2C总线输入模块上实现I2C总线模式数据输入。
所述管脚模式选择模块为所述管脚选择接口模式为GPIO模式时，所述通过双向PAD单元为所述管脚配置相应的接口模式为GPIO模式后，控制所述管脚传输数据的过程为：将配置模块中的I2C总线接口管脚上拉电阻使能寄存器配置为非使能状态，以控制双向PAD单元中的控制开关断开，使双向PAD单元中的上拉电阻与电源断开；
将管脚模式选择模块配置为GPIO模式，控制配置模块中的GPIO输出使能寄存器通过双向PAD单元将所述管脚配置为GPIO模式，控制配置模块中的GPIO总线输出寄存器及GPIO总线输入寄存器将控制信号输出及输入给双向PAD单元，采用GPIO模式输入输出数据。
将采用I2C总线模式的作为数据信号SDA接口的所述管脚复用为GPIO接口时，所述通过双向PAD单元为所述管脚配置相应的接口模式后，控制所述管脚传输数据的过程为：
分别控制作为SDA接口和时钟信号SCL接口的所述管脚处于空闲状态；
将作为SCL接口使用的所述管脚配置成GPIO模式，配置模块中的GPIO输出寄存器使配置的作为SCL接口使用的所述管脚输出低电平；
将作为SDA接口使用的所述管脚配置成GPIO模式，配置模块中的GPIO输出寄存器和GPIO输入寄存器通过双向PAD单元将所述管脚作为GPIO使用传输数据；
该方法还包括：
作为SDA接口使用的所述管脚作为GPIO使用完成后，将所述作为SDA接口使用的所述管脚恢复为SDA接口使用，将作为SCL接口使用的所述管脚恢复为SCL接口使用。
将采用I2C总线模式的作为SCL接口的所述管脚复用为GPIO接口时，所述通过双向PAD单元为所述管脚配置相应的接口模式后，控制所述管脚传输数据的过程为：分别控制作为SDA接口和时钟信号SCL接口的所述管脚处于空闲状态；
将作为SDA接口使用的所述管脚配置成GPIO模式，通过配置模块中的GPIO输出寄存器使配置的作为SDA接口使用的所述管脚输出高电平；
将作为SCL接口使用的所述管脚配置成GPIO模式，配置模块中的GPIO输出寄存器和GPIO输入寄存器通过双向PAD单元将所述管脚作为GPIO使用传输数据；
该方法还包括：作为SCL接口使用的所述管脚作为GPIO使用完成后，将所述作为SCL接口使用的所述管脚恢复为SCL接口使用，将作为SDA接口使用的所述管脚恢复为SDA接口使用。
所述将作为SDA接口使用的所述管脚配置成GPIO模式的过程为：
将配置模块中的GPIO输出寄存器配置为高电平，再将配置模块中的GPIO输出使能寄存器使能，最后再将配置模块中的I2C总线接口管脚上拉电阻使能寄存器的使能状态配置为非使能状态；
所述将作为SDA接口使用的所述管脚恢复为SDA接口使用过程为：
将配置模块中的I2C总线接口管脚上拉电阻使能寄存器的非使能状态配置为使能状态，再将GPIO输出使能寄存器配置成非使能状态。
从上述方案可以看出，本发明在SOC中设置了具有不同接口功能的电路，该电路能够在SOC内的微处理器的控制下，使管脚在不同时间段内作为不同接口模式使用，实现SOC中的应用方案。因此，本发明提供的装置及方法，可以在SOC中实现具有不同接口模式的管脚分时复用。
附图说明
图1为现有技术在SOC中实现I2C总线接口的结构示意图；
图2为现有技术I2C总线协议时序图；
图3为现有技术在SOC中实现GPIO的结构示意图；
图4为本发明提供的在SOC中实现具有I2C总线接口模式的管脚分时复用为GPIO使用的电路结构示意图；
图5为本发明提供的在SOC中实现具有I2C总线接口模式的管脚分时复用为GPIO使用的方法流程图；
图6为本发明提供的在SOC中实现具有I2C总线接口模式的管脚分时复用为GPIO使用的电路实施例结构示意图；
图7为本发明提供的图6所示的双向PAD单元10的结构示意图；
图8为本发明一个实施例提供的将具有I2C总线接口模式的SOC管脚分时复用为GPIO使用的方法流程图；
图9为本发明另一个实施例提供的将具有I2C总线接口模式的SOC管脚分时复用为GPIO使用的方法流程图。
具体实施方式
为了使本发明的目的、技术方案和优点更加清楚明白，以下举具体实施例并参照附图，对本发明进行进一步详细的说明。
为了在SOC的一个应用方案中，实现具有不同接口模式的管脚分时复用，本发明在SOC中设置了具有不同接口模式的装置，该装置包括管脚、微处理器、配置模块、管脚模式选择模块和双向PAD单元，其中，
管脚模式选择模块，用于在所述微处理器的控制下，选择所述管脚采用的接口模式；
配置模块，用于在所述微处理器的控制下，根据所述管脚模式选择模块选择的所述管脚所采用的接口模式，通过所述双向PAD单元为所述管脚配置相应的接口模式。
具体地，在实现时，该装置可以采用硬件实现也可以采用软件实现。
以下以在SOC中将具有I2C总线接口模式的管脚分时复用GPIO为例，进行详细说明。
本发明提供了在SOC中实现具有I2C总线接口模式的管脚分时复用为GPIO使用的电路，如图4所示，包括管脚、微处理器、配置模块、管脚模式选择模块和双向PAD单元，其中，
管脚模式选择模块，用于在微处理器的控制下，选择管脚的接口模式，I2C总线模式或GPIO模式；
配置模块，用于在微处理器的控制下，根据管脚模式选择模块选择的管脚的接口模式，通过双向PAD单元为管脚配置相应的I2C总线模式或GPIO模式。
在具体实现时，配置模块由GPIO配置模块、I2C总线配置模块及选择器等组成，其中，GPIO配置模块具体包括GPIO输出使能寄存器、GPIO输出寄存器及GPIO输入寄存器；I2C总线配置模块具体包括I2C总线接口管脚上拉电阻使能寄存器、I2C总线输出模块及I2C总线输入模块。I2C总线输出模块及I2C总线输入模块可以分别是软件产生的，即通过I2C总线输出模块产生，也可以分别是硬件电路产生的，即SOC内部一个专门的功能模块电路来产生I2C总线时序协议所要求的I2C总线的输出信号。
在具体实现时，双向PAD单元在SOC管脚配置为GPIO模式时，配置其中的上拉电阻悬空，不起作用；在SOC管脚配置为I2C总线接口时，配置其中的上拉电阻。
图5为本发明提供的实现具有I2C总线接口模式的管脚分时复用为GPIO使用的方法流程图，在SOC中设置有管脚、微处理器、配置模块、管脚模式选择模块和双向PAD单元，其具体步骤为：
步骤501、微处理器控制管脚模式选择模块为管脚选择接口模式，GPIO模式或I2C总线模式；
步骤502、微处理器控制配置模块，根据管脚模式选择模块选择的SOC管脚的接口模式，通过双向PAD单元为管脚配置相应的I2C总线模式或GPIO模式后，控制SOC管脚传输数据。
这样，在一个SOC的应用方案中，就可以根据不同的需要，实现对SOC管脚的配置，将SOC管脚分时复用为GPIO模式或I2C总线接口模式。
在具体实现时，如图6所示，图6为本发明提供的在SOC中实现具有I2C总线接口模式的管脚分时复用为GPIO使用的电路实施例结构示意图，包括：双向PAD单元10、二选一选择器110和111、GPIO输出使能寄存器12、管脚模式选择寄存器11和13、I2C总线输出模块14、GPIO输入寄存器15、I2C总线输入模块16、GPIO输出寄存器17及I2C总线接口管脚上拉电阻使能寄存器18和反向器19。I2C总线输出模块14可以表示为SDA_O或SCL_O，I2C总线输入模块16可以表示为SDA_I或SCL_I。
其中，GPIO输出使能寄存器12、及经反向器19的I2C总线输出模块14通过选择器110接入双向PAD单元10，选择器110由管脚模式选择寄存器11控制选择；
GPIO输出寄存器17通过选择器111接入双向PAD单元10，选择器111的另一端输入接地，选择器111由管脚模式选择寄存器13控制选择；
I2C输入总线寄存器16接入双向PAD单元，GPIO输入寄存器15连接在I2C总线输入模块16和双向PAD单元之间；I2C总线接口管脚上拉电阻使能寄存器18接入双向PAD单元10；双向PAD单元的输出端口接入SOC的I2C接口。
在具体实现时，I2C总线输入模块16为SDA输入寄存器或SCL输入寄存器；I2C总线输出模块14为SDA输出寄存器或SCL输出寄存器。反向器19的作用为将I2C总线输出模块14输出的信号反向接入选择器，在GPIO输出使能寄存器12为低电平时，输出高电平，抑制GPIO输出使能寄存器12输出信号；在GPIO输出使能寄存器12为高电平时，输出低电平。
在具体实现时，I2C总线接口管脚上拉电阻使能寄存器18用于通过双向PDA单元10中的上拉电阻控制SOC管脚作为I2C总线接口使用。
当I2C总线接口管脚上拉电阻使能寄存器18为使能状态时，即高电平状态，SOC管脚作为I2C总线接口使用。这时，管脚模式选择寄存器11和管脚模式选择寄存器13配置为I2C总线模式，分别控制选择器110选择I2C总线输出模块14的控制信号及控制选择器111选择接地信号输出给双向PAD单元10，双向PAD单元10中的上拉电阻在I2C总线接口管脚上拉电阻使能寄存器18的控制下作用(将I2C总线接口管脚上拉电阻使能寄存器18配置为使能状态，即高电平)，由I2C总线输出模块14(由选择器111选择)和I2C总线输入模块13通过双向PAD单元配置SOC管脚作为I2C总线接口使用。
当I2C总线接口管脚上拉电阻使能寄存器18为非使能状态时，即低电平时，SOC管脚作为GPIO使用，这时，将管脚模式选择寄存器11和管脚模式选择寄存器13配置为GPIO模式，分别控制选择器选择将GPIO输出使能寄存器12的信号及GPIO输出寄存器17的信号输出给双向PAD单元。双向PAD单元10中的上拉电阻在I2C总线接口管脚上拉电阻使能寄存器18的控制下不起作用，由GPIO输出使能寄存器12通过双向PAD单元将SOC管脚作为GPIO使用，由GPIO输出寄存器17和GPIO输入寄存器15控制通过采用GPIO模式的该SOC管脚传输数据。
在具体实现时，I2C总线接口管脚上拉电阻使能寄存器18的控制、及管脚模式选择寄存器11、管脚模式选择寄存器13的控制都是由SOC内的微处理器控制，实现SOC管脚作为I2C总线接口传输数据、或作为GPIO接口传输数据。
可以看出，双向PAD单元10是根据配置模块的配置来确定SOC管脚是作为GPIO模式使用还是I2C总线模式使用。图7为本发明提供的图6所示的双向PAD单元10的结构示意图，结合图6，该双向PAD单元10包括5个端口，分别为用于接入I2C总线接口管脚上拉电阻使能寄存器18的端口24、接入选择器110的端口25、接入选择器111的端口26、接入I2C总线输入模块16和GPIO输入寄存器15的端口27、接入SOC管脚的端口28。双向PDA单元10由输入为端口28、输出为端口27的缓冲器20，输入为端口26和端口25、输出为端口28的三态缓冲器21，在端口24和端口28之间的控制开关23及上拉电阻22构成。
其中，控制开关23的控制由I2C总线接口管脚上拉电阻使能寄存器18控制，当I2C总线接口管脚上拉电阻使能寄存器18处于使能状态时，闭合控制开关23，上拉电阻22起作用，实现SOC管脚作为I2C总线接口传输数据；当I2C总线接口管脚上拉电阻使能寄存器18处于未使能状态时，上拉电阻22不起作用，实现SOC管脚作为GPIO接口传输数据。
当要将SOC管脚作为I2C总线接口使用时，处于使能状态的I2C总线接口管脚上拉电阻使能寄存器18控制闭合控制开关23，控制上拉电阻22起作用，然后将I2C总线输出模块14的控制信号通过三态缓冲器21对SOC管脚进行I2C总线模式的控制，将I2C总线输入模块16的控制信号通过缓冲器20对SOC管脚进行I2C总线模式的控制。
当要将SOC管脚作为GPIO使用时，处于非使能状态的I2C总线接口管脚上拉电阻使能寄存器18控制断开控制开关23，将GPIO输出使能寄存器12输入的使能信号以及将GPIO输出寄存器17输出的控制信号通过三态缓冲器21对SOC管脚进行I2C总线模式的控制，将GPIO输入寄存器15的控制信号通过缓冲器20对SOC管脚进行GPIO模式的控制。
表1为双向PAD单元10的逻辑真值表。
  端口24   端口25   端口26   端口28   端口27   备注
  0   0   0   输入   逻辑与28相同   GPI
  0   0   1   输入   逻辑与28相同   GPI
  0   1   0   输出低电平   逻辑与28相同   GPO
  0   1   1   输出高电平   逻辑与28相同   GPO
  1   0   0   上拉高电平   逻辑与28相同   I2C总线接口
  1   0   1   上拉高电平   逻辑与28相同   应用中应避免
  1   1   0   输出低电平   逻辑与28相同   I2C总线接口
  1   1   1   输出高电平   逻辑与28相同   应用中应避免
表1
以下对本发明提供的方法进行详细说明。
采用图6和图7所示的电路结构的结合，SOC管脚仅作为I2C总线接口使用，用于进行I2C总线的信号输入输出
首先，将I2C总线接口管脚上拉电阻使能寄存器18配置为使能状态，即高电平，双向PAD单元10中的控制开关23处于闭合状态，双向PAD单元10中的上拉电阻起作用；
然后，将管脚模式选择寄存器13和管脚模式选择寄存器11配置为I2C总线模式，分别控制选择器110选择I2C总线输出模块14的输出信号及控制选择器111选择接地信号输出给双向PAD单元10，这样，相应的SOC管脚就可以作为I2C总线接口使用了。
采用图6和图7所示的电路结构的结合，SOC管脚仅作为GPIO使用
首先，将I2C总线接口管脚上拉电阻使能寄存器18配置为非使能状态，即低电平，双向PAD单元10中的控制开关23处于断开状态，双向PAD单元10中的上拉电阻不起作用；
然后，将管脚模式选择寄存器13和管脚模式选择寄存器11配置为GPIO模式，分别控制选择器110选择将GPIO输出使能寄存器12的信号及GPIO输出寄存器17的控制信号输出给双向PAD单元中的三态缓冲器21，控制SOC管脚作为GPIO使用。如果PAD单元10中的三态缓冲器21的端口25有效，即GPIO输出使能寄存器12输出高电平，通过控制GPIO输出寄存器17就可以在SOC管脚上输出高电平或者低电平，实现GPO功能。如果三态缓冲器21的端口25无效，即GPIO输出使能寄存器12输出低电平，就可以通过SOC管脚对应的PAD单元10中的缓冲器20和端口27将管脚上的电平输入到GPIO输入寄存器15，实现GPI功能。
在同一SOC应用方案中，将具有I2C总线接口模式的SOC管脚分时复用作为GPIO使用
在这种实施例中，可以包括将具有I2C总线接口中的SDA模式的SOC管脚分时复用作为GPIO使用或将具有I2C总线接口中的SCL模式的SOC管脚分时复用作为GPIO使用。在进行分时复用作为GPIO使用时，一个难点就是如何在分时复用作为GPIO使用时，由于GPIO模式的SOC管脚操作而导致通过该SOC管脚连接的I2C器件的误动作。因此，本发明根据图2所示的I2C总线协议时序图，在对SOC管脚进行GPIO操作时，需要避免通过该SOC管脚连接的I2C器件的误动作。以下分别进行详细说明。
在同一SOC应用方案中，将具有I2C总线接口中的SDA模式的SOC管脚分时复用作为GPIO使用
图8为本发明一个实施例提供的将具有I2C总线接口模式的SOC管脚分时复用为GPIO使用的方法流程图，其具体步骤为：
步骤801、按照SOC管脚作为I2C总线接口使用的过程，使I2C总线输出模块14和I2C总线输入模块16通过双向PDA单元10控制SOC管脚作为I2C总线模式使用，使作为SDA接口使用的SOC管脚和作为SCL使用的SOC管脚处于空闲状态，即高电平状态；
步骤802、按照SOC管脚作为GPIO使用的过程，将作为SCL接口使用的SOC管脚配置成GPIO模式，通过GPIO输出寄存器17使配置的作为SCL接口使用的SOC管脚输出低电平；
步骤803、按照SOC管脚作为GPIO使用的过程，将作为SDA接口使用的SOC管脚配置成GPIO模式，GPIO输出寄存器17和GPIO输入寄存器15通过双向PAD单元10对该作为SDA接口使用的SOC管脚进行GPIO模式控制，作为GPIO使用；
在本步骤中，根据图2所示的I2C总线协议时序图可以得知，在作为SCL接口使用的SOC管脚为低电平时，作为SDA接口使用的SOC管脚的高低电平变化不会引起I2C总线接口器件的误动作，因此在作为SCL接口使用的SOC管脚为低电平的过程中，只需要将作为SDA接口使用的SOC管脚配置成GPIO模式，就可以使用了；
这时，是将作为SDA接口使用的SOC管脚作为GPIO使用；
步骤804、将作为SDA接口使用的SOC管脚作为GPIO使用完成后，按照SOC管脚作为I2C总线接口使用的过程，恢复为SDA接口使用，将作为SCL接口使用的SOC管脚按照SOC管脚作为I2C总线接口使用的过程，恢复为SCL接口使用，进行下一次I2C总线操作即可。
在同一SOC应用方案中，将具有I2C总线接口中的SCL模式的SOC管脚分时复用作为GPIO使用
图9为本发明另一个实施例提供的将具有I2C总线接口模式的SOC管脚分时复用为GPIO使用的方法流程图，其具体步骤为：
步骤901、按照SOC管脚作为I2C总线接口使用的过程，使I2C总线输出模块14和I2C总线输入模块16通过双向PDA单元10控制SOC管脚作为I2C总线模式使用，使作为SDA接口使用的SOC管脚和作为SCL使用的SOC管脚处于空闲状态，即高电平状态；
步骤902、按照SOC管脚作为GPIO使用的过程，将作为SDA接口使用的SOC管脚配置成GPIO模式，通过GPIO输出寄存器17使配置的作为SDA接口使用的SOC管脚输出高电平；
在该步骤中，将作为SDA接口使用的SOC管脚配置成GPIO模式时，需要先将GPIO输出寄存器17配置为高电平(保证对应的SOC管脚输出高电平)，再将GPIO输出使能寄存器12使能，最后再将I2C总线接口管脚上拉电阻使能寄存器18的使能状态配置为非使能状态；
步骤903、按照SOC管脚作为GPIO使用的过程，将作为SCL接口使用的SOC管脚配置成GPIO模式，GPIO输出寄存器17和GPIO输入寄存器15通过双向PAD单元10对该作为SCL接口使用的SOC管脚进行GPIO模式控制，作为GPIO使用；
在本步骤中，根据图2所示的I2C总线协议时序图可以得知，在作为SDA接口使用的SOC管脚为高电平时，作为SCL接口使用的SOC管脚的高低电平变化不会引起I2C总线接口器件的误动作，因此在作为SDA接口使用的SOC管脚为高电平的过程中，只需要将作为SCL接口使用的SOC管脚配置成GPIO模式，就可以使用了；
这时，是将作为SCL接口使用的SOC管脚作为GPIO使用；
步骤904、将作为SCL接口使用的SOC管脚作为GPIO使用完成后，按照SOC管脚作为I2C总线接口使用的过程，恢复为SCL接口使用，将作为SDA接口使用的SOC管脚按照SOC管脚作为I2C总线接口使用的过程，恢复为SDA接口使用，进行下一次I2C总线操作；
在本步骤中，将作为SDA接口使用的SOC管脚恢复为SDA接口使用时，需要先将I2C总线接口管脚上拉电阻使能寄存器18的非使能状态配置为使能状态，然后将GPIO输出使能寄存器12配置成非使能状态。
在具体实现过程中，可以看出，将作为I2C总线接口的SOC管脚分时复用为GPIO使用的难点在于，如何保证进行GPIO的数据传输时不影响I2C总线接口器件的误动作。GPIO的数据传输之所以容易引起I2C总线接口器件的误动作，主要原因在于采用I2C总线接口模式的SOC管脚有两个，分别为作为SDA接口的SOC管脚和作为SCL接口的SOC管脚，在传输数据时配合完成。因此，为了解决这个难点，本发明在实现时，需要根据I2C总线数据传输协议，确定如何将作为I2C总线的SDA接口的作为SOC管脚分时复用为GPIO使用，或将作为I2C总线的SCL接口的SOC管脚分时复用为GPIO使用。
另外，I2C总线接口的数据传输同样也可能会影响GPIO的误动作，但是由于GPIO通常在SOC中用作外部存储设备的片选信号、显示设备的使能信号等，所以其必须和其他多个信号共同配合才能引起相应GPIO的外部设备误动作，所以引起误操作的可能性不大，本发明不再讨论。
综上，随着多媒体SOC的功能越来越复杂，其SOC管脚的接口模式的数量也越来越多，如何在实现同样的接口功能情况下尽可能减少SOC管脚的数目，对SOC的设计也越来越重要。本发明提供的电路及方法就是使一个SOC管脚具有多种接口模式，在不同的时间上进行多种接口模式的转换，以达到减少SOC管脚数目的目的。具体地，本发明提供的电路及系统将作为I2C总线接口的SOC管脚设置为可分时复用的GPIO使用，在同一SOC应用方案中根据需要分时将作为I2C总线接口的SOC管脚分时复用为GPIO使用后，传输数据。因此，采用本发明提供的电路及方法，在同一SOC应用方案中，可以将SOC管脚作为I2C总线接口或GPIO在不同时间段使用，这样在既不牺牲I2C总线接口功能，也不牺牲GPIO功能的情况下减少SOC管脚数量，使得SOC更小封装成为可能，从而使SOC的设计更为简易和方便。
因此，本发明提供的电路及方法不仅有效降低了生产成本和提高生产良率，而且可以提供更加便捷的SOC及其应用。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所做的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (8)

1.一种实现片上系统SOC管脚分时复用的装置，所述装置包括管脚、微处理器和双向焊垫PAD单元；其特征在于，所述装置还包括：
管脚模式选择模块，用于在所述微处理器的控制下，选择所述管脚采用的接口模式为内部集成电路I2C总线模式或通用输入输出接口GPIO模式；
配置模块，用于在所述微处理器的控制下，根据所述管脚模式选择模块选择的所述管脚所采用的接口模式，通过所述双向焊垫PAD单元为所述管脚配置相应的接口模式。
2.如权利要求1所述的装置，其特征在于，所述配置模块由GPIO配置模块、I2C总线配置模块、第一选择器(110)、第二选择器(111)、反向器组成，
所述GPIO配置模块包括GPIO输出使能寄存器、以及GPIO输出寄存器和GPIO输入寄存器；
所述I2C总线配置模块包括配置所述管脚采用I2C总线模式的I2C总线接口管脚上拉电阻使能寄存器、以及I2C总线输出模块及I2C总线输入模块；
所述管脚模式选择模块包括第一管脚模式选择寄存器(11)和第二管脚模式选择寄存器(13)；
其中，
所述GPIO输出使能寄存器、及经反向器的I2C总线输出模块通过第一选择器(110)接入双向焊垫PAD单元，第一选择器(110)由第一管脚模式选择寄存器(11)控制选择；
所述GPIO输出寄存器和接地端通过第二选择器(111)接入双向焊垫PAD单元，第二选择器(111)由第二管脚模式选择寄存器(13)控制选择；
I2C总线输入模块和GPIO输入寄存器接入双向焊垫PAD单元；I2C总线接口管脚上拉电阻使能寄存器接入双向焊垫PAD单元。
3.如权利要求2所述的装置，其特征在于，所述双向焊垫PAD单元由输入为第一端口(28)、输出为第二端口(27)的缓冲器(20)，输入为第三端口(26)和第四端口(25)、输出为第一端口(28)的三态缓冲器(21)，在第五端口(24)和第一端口(28)之间的控制开关(23)及上拉电阻(22)构成，其中，
第五端口(24)用于接入I2C总线接口管脚上拉电阻使能寄存器(18)、第四端口(25)接入第一选择器(110)、第三端口(26)接入第二选择器(111)、第二端口(27)接入I2C总线输入模块(16)和GPIO输入寄存器(15)、及第一端口(28)接入所述管脚。
4.一种实现片上系统SOC管脚分时复用的方法，所述SOC包括：管脚、微处理器、配置模块、管脚模式选择模块和双向焊垫PAD单元，其特征在于，该方法包括：
所述微处理器控制所述管脚模式选择模块为所述管脚选择接口模式为两线式串行总线I2C总线模式或通用输入输出接口GPIO模式；
所述微处理器控制所述配置模块，根据所述管脚模式选择模块选择的所述接口模式，通过所述双向焊垫PAD单元为所述管脚配置相应的接口模式后，由配置模块控制所述管脚传输数据。
5.如权利要求4所述的方法，其特征在于，所述管脚模式选择模块为所述管脚选择接口模式为I2C总线模式时，通过双向焊垫PAD单元为所述管脚配置相应的接口模式为内部集成电路I2C总线模式后，控制所述管脚传输数据的过程为：
将配置模块中的I2C总线接口管脚上拉电阻使能寄存器配置为使能状态，以控制双向焊垫PAD单元中的控制开关闭合，使双向焊垫PAD单元中的上拉电阻与电源连通，将所述管脚配置为I2C总线模式；
将管脚模式选择模块配置为I2C总线模式，控制将配置模块中的I2C总线输出的输出信号通过双向焊垫PAD单元输出到所述管脚实现I2C总线模式数据输出，控制将管脚上的数据通过双向焊垫PAD单元输入到配置模块中的I2C总线输入模块上实现I2C总线模式数据输入；
所述管脚模式选择模块为所述管脚选择接口模式为GPIO模式时，通过双向焊垫PAD单元为所述管脚配置相应的接口模式为GPIO模式后，控制所述管脚传输数据的过程为：
将配置模块中的I2C总线接口管脚上拉电阻使能寄存器配置为非使能状态，以控制双向焊垫PAD单元中的控制开关断开，使双向焊垫PAD单元中的上拉电阻与电源断开；
将管脚模式选择模块配置为GPIO模式，控制配置模块中的GPIO输出使能寄存器通过双向焊垫PAD单元将所述管脚配置为GPIO模式，控制配置模块中的GPIO总线输出寄存器及GPIO总线输入寄存器将控制信号输出及输入给双向焊垫PAD单元，采用GPIO模式输入输出数据。
6.如权利要求5所述的方法，其特征在于，将采用I2C总线模式的作为数据信号SDA接口的所述管脚复用为GPIO接口时，通过双向焊垫PAD单元为所述管脚配置相应的接口模式后，控制所述管脚传输数据的过程为：
分别控制作为SDA接口和时钟信号SCL接口的所述管脚处于空闲状态；
将作为SCL接口使用的所述管脚配置成GPIO模式，配置模块中的GPIO输出寄存器使配置的作为SCL接口使用的所述管脚输出低电平；
将作为SDA接口使用的所述管脚配置成GPIO模式，配置模块中的GPIO输出寄存器和GPIO输入寄存器通过双向焊垫PAD单元将所述管脚作为GPIO使用传输数据；
该方法还包括：
作为SDA接口使用的所述管脚作为GPIO使用完成后，将所述作为SDA接口使用的所述管脚恢复为SDA接口使用，将作为SCL接口使用的所述管脚恢复为SCL接口使用。
7.如权利要求5所述的方法，其特征在于，将采用I2C总线模式的作为SCL接口的所述管脚复用为GPIO接口时，通过双向焊垫PAD单元为所述管脚配置相应的接口模式后，控制所述管脚传输数据的过程为：
分别控制作为SDA接口和时钟信号SCL接口的所述管脚处于空闲状态；
将作为SDA接口使用的所述管脚配置成GPIO模式，通过配置模块中的GPIO输出寄存器使配置的作为SDA接口使用的所述管脚输出高电平；
将作为SCL接口使用的所述管脚配置成GPIO模式，配置模块中的GPIO输出寄存器和GPIO输入寄存器通过双向焊垫PAD单元将所述管脚作为GPIO使用传输数据；
该方法还包括：
作为SCL接口使用的所述管脚作为GPIO使用完成后，将所述作为SCL接口使用的所述管脚恢复为SCL接口使用，将作为SDA接口使用的所述管脚恢复为SDA接口使用。
8.如权利要求7所述的方法，其特征在于，所述将作为SDA接口使用的所述管脚配置成GPIO模式的过程为：
将配置模块中的GPIO输出寄存器配置为高电平，再将配置模块中的GPIO输出使能寄存器使能，最后再将配置模块中的I2C总线接口管脚上拉电阻使能寄存器的使能状态配置为非使能状态；
所述将作为SDA接口使用的所述管脚恢复为SDA接口使用过程为：
将配置模块中的I2C总线接口管脚上拉电阻使能寄存器的非使能状态配置为使能状态，以控制双向焊垫PAD单元中的控制开关闭合，再将GPIO输出使能寄存器配置成非使能状态，以控制双向焊垫PAD单元中的控制开关断开。
CN2008101349052A 2008-07-31 2008-07-31 一种实现片上系统管脚分时复用的装置及方法 Active CN101329663B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN2008101349052A CN101329663B (zh) 2008-07-31 2008-07-31 一种实现片上系统管脚分时复用的装置及方法
PCT/CN2009/073005 WO2010012236A1 (zh) 2008-07-31 2009-07-30 一种实现管脚分时复用的方法及片上系统
EP09802429.2A EP2309395B1 (en) 2008-07-31 2009-07-30 Method for realizing pins time share multiplexing and a system-on-a-chip
US13/000,485 US8232820B2 (en) 2008-07-31 2009-07-30 Method and SOC for implementing time division multiplex of pin

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2008101349052A CN101329663B (zh) 2008-07-31 2008-07-31 一种实现片上系统管脚分时复用的装置及方法

Publications (2)

Publication Number Publication Date
CN101329663A CN101329663A (zh) 2008-12-24
CN101329663B true CN101329663B (zh) 2010-04-21

Family

ID=40205477

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008101349052A Active CN101329663B (zh) 2008-07-31 2008-07-31 一种实现片上系统管脚分时复用的装置及方法

Country Status (4)

Country Link
US (1) US8232820B2 (zh)
EP (1) EP2309395B1 (zh)
CN (1) CN101329663B (zh)
WO (1) WO2010012236A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103443780A (zh) * 2010-11-29 2013-12-11 Nxp股份有限公司 带有共享引脚组的通信总线

Families Citing this family (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101329663B (zh) 2008-07-31 2010-04-21 炬力集成电路设计有限公司 一种实现片上系统管脚分时复用的装置及方法
FR2939926B1 (fr) * 2008-12-17 2010-12-10 St Microelectronics Rousset Transmission sur bus i2c
US8667204B2 (en) * 2011-01-24 2014-03-04 Rpx Corporation Method to differentiate identical devices on a two-wire interface
US9904646B2 (en) 2011-09-27 2018-02-27 Microchip Technology Incorporated Virtual general purpose input/output for a microcontroller
CN103136138B (zh) * 2011-11-24 2015-07-01 炬力集成电路设计有限公司 一种芯片、芯片调试方法以及芯片与外部设备通信的方法
CN102809930B (zh) * 2012-07-27 2015-09-02 三一重工股份有限公司 输入与输出复用端口及控制器
US9129072B2 (en) * 2012-10-15 2015-09-08 Qualcomm Incorporated Virtual GPIO
CN102937945B (zh) * 2012-10-24 2015-10-28 上海新储集成电路有限公司 一种上下堆叠多颗芯片时减少芯片间互连线的方法
CN103051322B (zh) * 2012-12-03 2015-12-23 广州润芯信息技术有限公司 一种芯片管脚复用电路
CN103853221B (zh) * 2012-12-06 2015-12-16 艾尔瓦特集成电路科技（天津）有限公司 禁止信号发生电路、集成电路及开关电源
CN103218336B (zh) * 2013-02-27 2016-04-06 珠海市杰理科技有限公司 Sd/mmc卡和iic从机的控制设备，其控制方法及控制系统
TWI524751B (zh) * 2013-08-09 2016-03-01 晨星半導體股份有限公司 影像處理裝置、影像處理晶片及影像處理方法
CN103747335B (zh) * 2013-11-29 2017-03-08 乐视致新电子科技（天津）有限公司 一种智能电视模式的切换方法及装置
CN103699504B (zh) * 2013-12-30 2018-10-30 龙芯中科技术有限公司 Ddr物理层数据处理方法、装置及ddr物理层
CN104270127A (zh) * 2014-09-16 2015-01-07 四川和芯微电子股份有限公司 Soc芯片的管脚复用电路
CN104281067A (zh) * 2014-09-26 2015-01-14 金学成 一种电机控制与驱动芯片的管脚复用控制方法及装置
CN104270027B (zh) * 2014-10-23 2017-06-13 阳光电源股份有限公司 一种多电平逆变器pwm脉冲生成方法及装置
US10282340B2 (en) * 2014-12-17 2019-05-07 The Boeing Company Pin-configurable internal bus termination system
CN104714454B (zh) * 2015-03-12 2017-08-18 深圳市华星光电技术有限公司 一种芯片引脚复用的方法及系统
US10146727B2 (en) * 2015-04-14 2018-12-04 Qualcomm Incorporated Enhanced virtual GPIO with multi-mode modulation
US9419618B1 (en) * 2015-05-28 2016-08-16 Hong Fu Jin Precision Industry (Shenzhen) Co., Ltd. Interface circuit and electronic system using the same
CN105024680A (zh) * 2015-07-20 2015-11-04 广东格兰仕集团有限公司 数据发送与按键检测复用的电路及其程序的处理方法
WO2017067842A1 (en) * 2015-10-19 2017-04-27 Philips Lighting Holding B.V. Control system for communicating with devices connected to a bus, and communication method
CN105223492B (zh) * 2015-10-23 2018-08-28 英特格灵芯片(天津)有限公司 一种芯片管脚配置系统及其方法
CN105717829A (zh) * 2015-11-16 2016-06-29 深圳市芯海科技有限公司 一种解决芯片引脚兼容问题的方法
SG10201702885PA (en) * 2016-04-20 2017-11-29 Lam Res Corp Apparatus for measuring condition of electroplating cell components and associated methods
CN106326156B (zh) * 2016-08-30 2024-04-05 西安翔腾微电子科技有限公司 基于自适应波特率的单端口通信处理电路和方法
CN107885681B (zh) * 2016-09-29 2020-10-23 比亚迪股份有限公司 管脚控制装置和方法
CN106603219A (zh) * 2016-11-25 2017-04-26 上海华虹集成电路有限责任公司 采集系统运行功耗信息的装置
CN108664365A (zh) * 2017-03-27 2018-10-16 翌朵网络科技（上海）有限公司 一种电子设备外置附属配件的检测方法
JP6946773B2 (ja) * 2017-06-20 2021-10-06 セイコーエプソン株式会社 リアルタイムクロックモジュール、電子機器、移動体及び情報処理システム
CN108536637B (zh) * 2018-04-24 2021-07-02 杭州芯声智能科技有限公司 一种用于变送器调理芯片的通信系统及方法
CN108712165B (zh) * 2018-05-31 2021-08-31 西安微电子技术研究所 一种用于异步交互接口监测的管脚复用电路
CN109067454B (zh) * 2018-06-29 2020-04-28 烽火通信科技股份有限公司 一种实现光模块支持保护倒换功能的方法及系统
CN108959139A (zh) * 2018-07-11 2018-12-07 郑州云海信息技术有限公司 一种cpld管脚复用方法与装置
CN108983666B (zh) * 2018-07-27 2019-11-08 青岛海信日立空调系统有限公司 控制电路及控制方法
CN109213716A (zh) * 2018-08-29 2019-01-15 郑州云海信息技术有限公司 一种i2c总线装置及一种i2c信号保护方法
CN109491946A (zh) * 2018-11-12 2019-03-19 郑州云海信息技术有限公司 一种用于i2c总线扩展的芯片和方法
CN109683836B (zh) * 2018-12-04 2022-04-19 珠海妙存科技有限公司 一种兼容多种显示协议硬件接口的驱动装置
CN111367203B (zh) * 2018-12-26 2021-12-28 圣邦微电子（北京）股份有限公司 控制芯片、驱动芯片及通信接口复用方法
CN110825667B (zh) * 2019-11-12 2022-03-11 飞腾信息技术有限公司 一种低速io设备控制器的设计方法和结构
CN111669035B (zh) 2020-06-24 2022-02-15 上海晶丰明源半导体股份有限公司 多相功率处理电路及其控制方法
CN111766505B (zh) * 2020-06-30 2023-04-25 山东云海国创云计算装备产业创新中心有限公司 一种集成电路的扫描测试装置
CN112149368A (zh) * 2020-09-16 2020-12-29 北京中电华大电子设计有限责任公司 一种时钟自校准的电路及方法
CN112667548B (zh) * 2020-12-25 2022-08-12 海宁奕斯伟集成电路设计有限公司 支持双向二线制同步串行总线的通信接口、设备和方法
TWI761008B (zh) * 2020-12-30 2022-04-11 新唐科技股份有限公司 可編程串列輸入輸出控制器、操作系統及方法
CN113157634B (zh) * 2021-01-28 2023-07-04 厦门智多晶科技有限公司 一种基于fpga的管脚复用配置方法、装置及fpga
WO2022241731A1 (zh) * 2021-05-20 2022-11-24 华为技术有限公司 存储器芯片及其控制方法
CN113630186B (zh) * 2021-09-15 2022-09-16 青岛海信宽带多媒体技术有限公司 一种光模块及通信方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5469075A (en) * 1990-12-13 1995-11-21 Lsi Logic Corporation Testable embedded microprocessor and method of testing same
CN101145169A (zh) * 2007-06-14 2008-03-19 上海芯域微电子有限公司 SoC 集成电路自动布局设计中的模组、宏单元、标准单元同步布局的收敛方法和系统

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57109025A (en) * 1980-12-26 1982-07-07 Fujitsu Ltd Interface controlling system
CA1183246A (en) * 1982-09-29 1985-02-26 Frank Paul Meijer Three-way data switch for use in a control system for an automated work station
US5602848A (en) * 1995-06-05 1997-02-11 International Business Machines Corporation Multi-mode TDM interface circuit
US6243776B1 (en) * 1998-07-13 2001-06-05 International Business Machines Corporation Selectable differential or single-ended mode bus
US7096303B1 (en) * 2000-06-05 2006-08-22 Ati International Srl Method and apparatus for configuring an integrated bus
US6886052B2 (en) * 2002-01-16 2005-04-26 Elan Microelectronics Corporation Apparatus and method for automatically identifying between USB and PS/2 interface
CN1331069C (zh) * 2002-11-25 2007-08-08 杭州士兰微电子股份有限公司 一种基于pci总线的管脚复用的方法和集成电路
TWM276282U (en) * 2004-12-03 2005-09-21 C One Technology Corp USB accessing device with mode-switching function
CN1979685A (zh) * 2005-12-06 2007-06-13 上海华虹Nec电子有限公司 测试内嵌多块非易失存储器的系统整合芯片的方法
US7991296B1 (en) * 2006-11-10 2011-08-02 Marvell International Ltd. Method and apparatus for data frame synchronization and delineation
US7983308B1 (en) * 2006-11-28 2011-07-19 Marvell International Ltd. Method and apparatus for data frame synchronization
CN101329663B (zh) 2008-07-31 2010-04-21 炬力集成电路设计有限公司 一种实现片上系统管脚分时复用的装置及方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5469075A (en) * 1990-12-13 1995-11-21 Lsi Logic Corporation Testable embedded microprocessor and method of testing same
CN101145169A (zh) * 2007-06-14 2008-03-19 上海芯域微电子有限公司 SoC 集成电路自动布局设计中的模组、宏单元、标准单元同步布局的收敛方法和系统

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103443780A (zh) * 2010-11-29 2013-12-11 Nxp股份有限公司 带有共享引脚组的通信总线

Also Published As

Publication number Publication date
EP2309395B1 (en) 2014-04-09
US8232820B2 (en) 2012-07-31
WO2010012236A1 (zh) 2010-02-04
EP2309395A1 (en) 2011-04-13
US20110102053A1 (en) 2011-05-05
CN101329663A (zh) 2008-12-24
EP2309395A4 (en) 2011-08-31

Similar Documents

Publication Publication Date Title
CN101329663B (zh) 一种实现片上系统管脚分时复用的装置及方法
JP2001223729A (ja) バスエミュレーション装置
US20100064083A1 (en) Communications device without passive pullup components
JP2017525200A (ja) リンクレイヤ／物理レイヤ（ｐｈｙ）シリアルインターフェース
CN104834620A (zh) 串行外设接口spi总线电路、实现方法以及电子设备
CN103838700A (zh) 电平复用控制串行通信装置及其通信方法
CN112559410A (zh) 一种基于fpga的lio总线扩展uart外设系统及方法
CN100478935C (zh) Pcie通道扩展装置、系统及其配置方法
CN114911743B (zh) Spi从机设备、spi主机设备和相关的通信方法
CN114253898A (zh) 总线装置及数据读写电路
CN107908584B (zh) 一种多路rs-485通信网络
CN201378316Y (zh) 通用输入/输出接口扩展电路和具有该电路的移动终端
CN114996184B (zh) 兼容实现spi或i2c从机的接口模块及数据传输方法
CN102882261B (zh) 充电系统、数字接口电路及其控制方法
CN107918593B (zh) 近端一对多串行总线的拓展接口电路以及通信方法
WO2005083577A2 (en) Integrated circuit with two different bus control units
CN103559159A (zh) 一种信息处理方法以及电子设备
JP2024508592A (ja) Ｕｓｂインタフェースの多重化方法、回路、電子機器及び記憶媒体
CN114996196A (zh) I2c通信驱动电路、微显示芯片和电子设备
CN211124035U (zh) 一种pam4光模块i2c通信系统
CN114661646A (zh) 串口转接控制电路
CN204480237U (zh) 一种连接器、通用串行总线设备及智能终端设备
CN203733110U (zh) 内部整合电路与其控制电路
CN207367195U (zh) 一种iic接口扩展板
CN113688079B (zh) 一种实现通信流控的多电平切换电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20170612

Address after: 519085 C District, 1# workshop, No. 1, science and technology No. four road, hi tech Zone, Zhuhai, Guangdong, China

Patentee after: ACTIONS (ZHUHAI) TECHNOLOGY Co.,Ltd.

Address before: 519085 No. 1, unit 15, building 1, 1 Da Ha Road, Tang Wan Town, Guangdong, Zhuhai

Patentee before: Juli Integrated Circuit Design Co., Ltd.

CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: 519085 High-tech Zone, Tangjiawan Town, Zhuhai City, Guangdong Province

Patentee after: ACTIONS TECHNOLOGY Co.,Ltd.

Address before: 519085 High-tech Zone, Tangjiawan Town, Zhuhai City, Guangdong Province

Patentee before: ACTIONS (ZHUHAI) TECHNOLOGY Co.,Ltd.