CN1979685A - 测试内嵌多块非易失存储器的系统整合芯片的方法 - Google Patents
测试内嵌多块非易失存储器的系统整合芯片的方法 Download PDFInfo
- Publication number
- CN1979685A CN1979685A CN 200510111174 CN200510111174A CN1979685A CN 1979685 A CN1979685 A CN 1979685A CN 200510111174 CN200510111174 CN 200510111174 CN 200510111174 A CN200510111174 A CN 200510111174A CN 1979685 A CN1979685 A CN 1979685A
- Authority
- CN
- China
- Prior art keywords
- nonvolatile memory
- polylith
- test
- write
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
本发明公开了一种测试内嵌多块非易失存储器的系统整合芯片的方法，使用一套测试接口，在系统整合芯片中内置多块非易失存储器分时复用测试管脚模式和多块非易失存储器擦/写同时操作模式，通过模式选择，同时进行对多块非易失存储器的擦/写操作，分时进行对多块非易失存储器的读操作。本发明提供的方法可大大节省内嵌多块非易失存储器的系统整合芯片的测试时间和测试成本。
Description
技术领域
本发明涉及一种集成电路测试方法，特别是涉及一种测试系统整合芯片的方法。
背景技术
当系统整合芯片(SOC)内嵌入多块同类型的非易失存储器(NVM)时，为实现对多块NVM的测试，目前通常使用的方法是，采用一套测试接口复用，通过多块NVM的分时管脚复用控制，实现多块NVM的分时测试。
该方案虽然通过管脚复用解决了多块NVM的可测性，但是由于多块NVM的测试是分时进行的，测试时间接近多块NVM测试时间的倍乘，而NVM具有擦/写时间长的特点，对NVM的擦/写时间往往是芯片测试时间的构成主体，因此测试时间长，测试成本高。
发明内容
本发明要解决的技术问题是提供一种节省测试时间和测试成本的测试内嵌多块非易失存储器的系统整合芯片的方法。
为解决上述技术问题，本发明测试内嵌多块非易失存储器的系统整合芯片的方法使用一套测试接口，在系统整合芯片中内置多块非易失存储器分时复用测试管脚模式和多块非易失存储器擦/写同时操作模式，通过模式选择，同时进行对多块NVM的擦/写操作，分时进行对多块NVM的读操作。
本发明提供的测试方法无需增加测试接口，可同时对多块NVM进行擦/写操作，从而大大节省测试时间和测试成本。
附图说明
图1是本发明的模式控制示意图；
图2是本发明的一个实施例，该实施例中SOC包含两块NVM。
具体实施方式
下面结合附图对本发明作进一步详细的说明。
图1是本发明的模式控制示意图。本发明在SOC中内置两个测试模式，即，多块非易失存储器分时复用测试管脚模式和多块非易失存储器擦/写同时操作模式，模式之间的切换通过模式信号进行控制。
上述两个模式详述如下：
多块NVM分时复用测试管脚的模式。通过模式信号的控制，使芯片进入分时复用管脚模式，并通过NVM的选择位，实现多块NVM的接口在一套芯片管脚上的信号复用，从而可以在一个时间内对任何一块NVM进行单独的读/写/擦等测试。
多块NVM的擦/写同时操作模式。由于在测试过程中对同类型的每一块NVM的测试方法和流程是相同的，对擦和写动作而言，它们使用相同的测试向量激励。因此通过模式信号的选择，使芯片进入多块NVM的擦/写同时操作模式，这样多块NVM接口同时连接到芯片的测试管脚上。在测试中，对测试管脚施加的测试向量会同时传输给多块NVM，完成擦/写操作。必须注意的是，同时操作的模式不适用于读操作，否则会出现输出冲突的问题。
在测试中，当进行擦/写项目的测试时，选择多块NVM的擦/写同时操作模式，在芯片的测试接口上施加测试向量，完成擦/写测试项目。当需要对NVM进行读取测试时，选择多块NVM分时复用管脚模式，并逐一选择要操作的NVM，在测试接口上施加读命令向量，完成每一块NVM的读取测试。
本发明提供的测试方法在不影响可测性的前提下，擦/写同时操作的设计和测试方法节省了大量测试时间，大大降低了测试成本。图2所示是本发明的一个的实施例，该实施例中SOC内嵌两块NVM，由于NVM的测试时间主要消耗在擦/写操作上，因此，本实施例测试时间可以降低为接近原来的1/2。
Claims (5)
1、一种测试内嵌多块非易失存储器的系统整合芯片的方法，其特征是，使用一套测试接口，对多块非易失存储器的擦/写操作同时进行，对多块非易失存储器的读操作分时进行。
2、根据权利要求1所述的测试内嵌多块非易失存储器的系统整合芯片的方法，其特征是，系统整合芯片中内置多块非易失存储器分时复用测试管脚模式和多块非易失存储器擦/写同时操作模式。
3、根据权利要求2所述的测试内嵌多块非易失存储器的系统整合芯片的方法，其特征是，当进行擦/写项目的测试时，选择所述多块非易失存储器擦/写同时操作模式，在所述测试接口上施加测试向量，同时对多块非易失存储器完成所述擦/写操作；当需要对非易失存储器进行读取测试时，选择所述多块非易失存储器分时复用测试管脚模式，并逐一选择要操作的非易失存储器，在所述测试接口上施加读命令向量，分时完成对每一块非易失存储器的所述读操作。
4、根据权利要求3所述的测试内嵌多块非易失存储器的系统整合芯片的方法，其特征是，通过模式信号的控制选择所述多块非易失存储器分时复用测试管脚模式或所述多块非易失存储器擦/写同时操作模式。
5、根据权利要求3所述的测试内嵌多块非易失存储器的系统整合芯片的方法，其特征是，对多块非易失存储器激励所述擦/写操作使用的所述测试向量是相同的。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 200510111174 CN1979685A (zh) | 2005-12-06 | 2005-12-06 | 测试内嵌多块非易失存储器的系统整合芯片的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 200510111174 CN1979685A (zh) | 2005-12-06 | 2005-12-06 | 测试内嵌多块非易失存储器的系统整合芯片的方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN1979685A true CN1979685A (zh) | 2007-06-13 |
Family
ID=38130808
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 200510111174 Pending CN1979685A (zh) | 2005-12-06 | 2005-12-06 | 测试内嵌多块非易失存储器的系统整合芯片的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN1979685A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2010012236A1 (zh) * | 2008-07-31 | 2010-02-04 | 炬力集成电路设计有限公司 | 一种实现管脚分时复用的方法及片上系统 |
| CN105223492A (zh) * | 2015-10-23 | 2016-01-06 | 英特格灵芯片(天津)有限公司 | 一种芯片管脚配置系统及其方法 |
-
2005
- 2005-12-06 CN CN 200510111174 patent/CN1979685A/zh active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2010012236A1 (zh) * | 2008-07-31 | 2010-02-04 | 炬力集成电路设计有限公司 | 一种实现管脚分时复用的方法及片上系统 |
| US8232820B2 (en) | 2008-07-31 | 2012-07-31 | Actions Semiconductor Co., Ltd. | Method and SOC for implementing time division multiplex of pin |
| CN105223492A (zh) * | 2015-10-23 | 2016-01-06 | 英特格灵芯片(天津)有限公司 | 一种芯片管脚配置系统及其方法 |
| CN105223492B (zh) * | 2015-10-23 | 2018-08-28 | 英特格灵芯片(天津)有限公司 | 一种芯片管脚配置系统及其方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100517280C (zh) | 打印材料容器、非易失存储装置、存储系统及其方法 | |
| CN1856839B (zh) | 使用多进制存储器中的一些存储块作为二进制存储块的非易失性半导体存储器件 | |
| CN101727989A (zh) | 一种nand flash存储芯片测试系统 | |
| CN101582089B (zh) | 一种嵌入式设备的文件管理方法及系统 | |
| WO2007034481A3 (en) | A nand flash memory controller exporting a nand interface | |
| US8423701B2 (en) | Flash memory device with a low pin count (LPC) communication interface | |
| CN100442395C (zh) | 具有自测试器件的集成电路及相关测试方法 | |
| CN103123579A (zh) | 具有附加微控制器的备用工作 | |
| TW200623146A (en) | Command controlling different operations in different chips | |
| CN1741196B (zh) | 非易失性存储器的试验方法 | |
| JP2011507140A5 (zh) | ||
| CN100433195C (zh) | 闪存介质数据写入方法 | |
| CN1979687A (zh) | 精简管脚的嵌入式闪存全面测试方法 | |
| CN107239367A (zh) | 非易失性双列直插式存储器模块及其操作方法 | |
| CN102403036B (zh) | 用于对非易失性存储器中的数据进行编程的方法和装置 | |
| CN101568907B (zh) | 不采用本地振荡器而产生用于存储器访问的时钟 | |
| CN1979685A (zh) | 测试内嵌多块非易失存储器的系统整合芯片的方法 | |
| CN101071647A (zh) | 用于对nand闪存及nor/nand组合闪存编程的闪存编程器 | |
| WO2009011266A1 (ja) | 半導体メモリ情報蓄積装置とその書き込み制御方法 | |
| CN101088099B (zh) | 卡设备 | |
| WO2008065524A3 (en) | Secure mmc standard smartcard with multi-application operation capability, process of operation | |
| US6182254B1 (en) | Rambus ASIC having high speed testing function and testing method thereof | |
| CN100523849C (zh) | 基于位数可选的EFlash串口测试方法 | |
| US7883020B2 (en) | Smart card and method of testing smart card | |
| CN106205726A (zh) | Eeprom存储器的快速测试技术 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C12 | Rejection of a patent application after its publication | ||
| RJ01 | Rejection of invention patent application after publication |