CN100523849C - 基于位数可选的EFlash串口测试方法 - Google Patents
基于位数可选的EFlash串口测试方法 Download PDFInfo
- Publication number
- CN100523849C CN100523849C CNB2005101114299A CN200510111429A CN100523849C CN 100523849 C CN100523849 C CN 100523849C CN B2005101114299 A CNB2005101114299 A CN B2005101114299A CN 200510111429 A CN200510111429 A CN 200510111429A CN 100523849 C CN100523849 C CN 100523849C
- Authority
- CN
- China
- Prior art keywords
- testing
- serial ports
- eflash
- serial interface
- test circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
本发明公开了一种基于位数可选的EFlash串口测试方法，位选信号由串口测试电路输入给内置式存储单元，位选信号的电平由串口测试电路发出的串口命令控制，在进行全片写操作时采用16位数据并行操作(位数较多)的方式。本发明可以缩短测试时间，降低测试成本，提高产出率。
Description
技术领域
本发明涉及一种半导体集成电路的测试方法，特别是涉及一种基于位数可选的EFlash串口测试方法。
背景技术
Flash(闪存)的控制信号端有片选(CS)，读有效(OE)，写有效(WE)，地址线(ADDRESS)，数据线(DATA)，测试模式(TMEN)等。在测试时必须将这些PIN(管脚)按照一定的时序，置于所需的电平，来完成对Flash的各种操作，所以在通常的设计中必须将这些PIN完全和测试仪的通道相连，那样芯片就会需要很多PAD(芯片引脚)。串口设计能极大的减少Embedded NVM(嵌入式非挥发性存储器)的PAD数目，提高单枚硅片良品的产出。但在测试时又要能完全达到原有的测试目的，对整个芯片的控制信号要求就比较高。在串口电路设计中，芯片所要求的控制信号通过单个I/O通道，在系统时钟的配合下，锁存在一个寄存器中。然后通过外部的触发信号，将寄存器中的设定转换成设定的电平，置于Embedded NVM的各个管脚上。在对于基于串口电路设计的芯片的测试过程中发现，由于需要保证芯片的品质，需要大量反复的对整个芯片实行按字节进行的写操作，这样就在整个测试过程中占据了相当大部分的测试时间；如果既能减少写操作的次数，又能达到测试的目的，那么这部分测试时间就能极大的压缩。其中在位数可选×8(8位数据并行操作)和×16(16位数据并行操作)(或×32，32位数据并行操作)的EFlash IP(嵌入式闪存核)中就有选择位数的位选信号。例如：在通常的设计中如果这块IP(核)应用于16位的系统，位选信号就恒置高；应用于8位系统，位选信号就恒置低。那么在对于应用于8位系统的IP，就只能按照8位为一个单位来进行全片写操作，显然比按16位操作多花了一倍的时间。
发明内容
本发明要解决的技术问题是提供一种基于位数可选的EFlash串口测试方法，它可以缩短测试时间，降低测试成本，提高产出率。
为解决上述技术问题，本发明基于位数可选的EFlash串口测试方法是采用如下技术方案实现的，位选信号由串口测试电路输入给内置式存储单元，位选信号的电平由串口测试电路发出的串口命令控制，在进行全片写操作时采用16位数据并行操作(较多位数)的方式。
采用本发明的方法，可在原有的基础上缩短约1/3的测试时间，在整个测试过程中，减少测试时间意味着降低了测试成本，提高了产品的竞争性。
附图说明
下面结合附图与具体实施方式对本发明作进一步详细的说明：
图1是现有的基于位数可选的EFlash串口测试方法示意图；
图2是本发明基于位数可选的EFlash串口测试方法示意图。
具体实施方式
在现有的EFlash串口测试方法中，通常会根据系统的应用要求，将位选信号固定为高或低。这样在测试时，就只能按照选定的位数进行写操作。对于一个存储容量为512K的NVM(非挥发性存储器)中，如果采用×8写全片需要64K次才能完成全片写操作。
本发明基于位数可选的EFlash串口测试方法，是在现有的方法基础上，将该位选信号释放给串口输入控制，在进行全片写操作的过程中采用×16的方式来控制。在原有设计中，芯片的测试控制信号由串口测试电路的寄存器转换而成，本发明中只要将所述位选信号输入到该寄存器的冗余位，然后通过外部控制信号触发，将所有被测芯片的管脚置于所需的电平，就能达到显著缩短测试时间的目的，降低测试成本。
例如，将位选信号通过串口命令输入，对于一个存储容量为512K的NVM，在进行全片写操作时采用×16的方式，只要32K次就能完成，比现有的方法节约了一半的时间。
图1是现有的基于位数可选的EFlash串口测试方法示意图，通过CLK边沿触发将I/O通道上的数据锁存到串口测试电路的寄存器中，然后由触发信号将这些电平加到内嵌式存储单元的控制信号上。串口测试电路由逻辑电路使能有效，同时会将位选信号置于系统所需要的电平来表示×16或×8系统。
图2是本发明基于位数可选的EFlash串口测试方法示意图，它与现有方法的区别就在于，本来由逻辑电路控制的位选信号已经通过串口测试电路由外部输入，原来的逻辑电路的位选信号和其他控制信号通过MUX(选择器)电路被屏蔽。
Claims (2)
1、一种基于位数可选的EFlash串口测试方法，其特征在于：位选信号由串口测试电路输入给内置式存储单元，位选信号的电平由串口测试电路发出的串口命令控制，在进行全片写操作时采用16位并行操作的方式。
2、根据权利要求1所述的基于位数可选的EFlash串口测试方法，其特征在于：将位选信号输入到所述串口测试电路的寄存器的冗余位，然后通过外部控制信号触发，将所有被测芯片的管脚置于所需的电平。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2005101114299A CN100523849C (zh) | 2005-12-13 | 2005-12-13 | 基于位数可选的EFlash串口测试方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2005101114299A CN100523849C (zh) | 2005-12-13 | 2005-12-13 | 基于位数可选的EFlash串口测试方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1982910A CN1982910A (zh) | 2007-06-20 |
| CN100523849C true CN100523849C (zh) | 2009-08-05 |
Family
ID=38165584
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2005101114299A Active CN100523849C (zh) | 2005-12-13 | 2005-12-13 | 基于位数可选的EFlash串口测试方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN100523849C (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102610281A (zh) * | 2011-01-24 | 2012-07-25 | 上海华虹集成电路有限责任公司 | 基于智能卡片上flash串行测试接口时序的实现方法 |
| CN107271884B (zh) * | 2017-06-28 | 2019-11-26 | 中国电子科技集团公司第五十八研究所 | 一种高可靠性和高集成度的eFlash串口测试电路 |
| CN107729271B (zh) * | 2017-10-26 | 2020-06-30 | 中国电子科技集团公司第五十八研究所 | 具备自测试功能的双总线型e-flash控制电路 |
| CN108519937A (zh) * | 2018-04-04 | 2018-09-11 | 奇酷互联网络科技（深圳）有限公司 | 接口电路测试方法、系统、可读存储介质及主板 |
-
2005
- 2005-12-13 CN CNB2005101114299A patent/CN100523849C/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN1982910A (zh) | 2007-06-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7212457B2 (en) | Method and apparatus for implementing high speed memory | |
| CN105474319B (zh) | 用于配置混合存储器模块的存储器的i/o的设备及方法 | |
| US8799725B2 (en) | Macro and command execution from memory array | |
| EP1303815B1 (en) | System initialization of microcode-based memory built-in self-test | |
| US7774661B2 (en) | Register read mechanism | |
| US7389458B2 (en) | Method and apparatus for the memory self-test of embedded memories in semiconductor chips | |
| CN1770327B (zh) | 半导体集成电路 | |
| JP7141858B2 (ja) | 半導体装置 | |
| US11719748B2 (en) | Method of testing memory device employing limited number of test pins and memory device utilizing same | |
| CN100523849C (zh) | 基于位数可选的EFlash串口测试方法 | |
| US7590027B2 (en) | Nonvolatile semiconductor memory device | |
| US6670802B2 (en) | Integrated circuit having a test operating mode and method for testing a multiplicity of such circuits | |
| US6894914B2 (en) | Nonvolatile memory device with parallel and serial functioning mode and selectable communication protocol | |
| CN102723107B (zh) | 具有多个闪存的器件及其操作方法 | |
| KR100866624B1 (ko) | 둘 이상의 비휘발성 메모리 장치들을 제어하는 방법 및 그장치 | |
| US8312206B2 (en) | Memory module and memory module system | |
| JP2009510474A (ja) | メモリスキャンテスト | |
| JPH07192481A (ja) | 半導体記憶装置 | |
| KR200155592Y1 (ko) | 메모리 테스트회로 | |
| CN116935931A (zh) | 集成电路及执行其的方法 | |
| US7401164B2 (en) | Methodology for performing register read/writes to two or more expanders with a common test port | |
| JP3711691B2 (ja) | マイクロコントローラ | |
| KR20050020188A (ko) | 복수개의 메모리 칩들을 공유하는 메모리 시스템 및그것의 프로그램 방법 | |
| JPH11214520A (ja) | 半導体集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING Free format text: FORMER OWNER: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI Effective date: 20140121 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| COR | Change of bibliographic data |
Free format text: CORRECT: ADDRESS; FROM: 201206 PUDONG NEW AREA, SHANGHAI TO: 201203 PUDONG NEW AREA, SHANGHAI |
|
| TR01 | Transfer of patent right |
Effective date of registration: 20140121 Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399 Patentee after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation Address before: 201206, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge Patentee before: Shanghai Huahong NEC Electronics Co., Ltd. |