CN107271884B - 一种高可靠性和高集成度的eFlash串口测试电路 - Google Patents

Abstract

本发明涉及一种高可靠性和高集成度的eFlash串口测试电路及其测试方法，该测试电路包括依次连接的测试信号生成电路、信号选择电路以及嵌入式闪存(eFlash)，嵌入式闪存的输出端再与测试信号生成电路连接。测试方法包括如下步骤：a、接收串行输入的测试指令和配置参数，并根据对所述测试指令的解码，选择对eFlash执行的测试操作；b、根据输入的配置参数，对所需执行的测试操作进行相应配置，通过内部的状态机生成相应的测试激励，完成对eFlash的测试操作；c、通过串行输出端口将eFlash的测试结果反馈出来。本发明结构简单，可靠性高，集成度高，能满足半导体集成电路测试技术领域中对eFlash的测试要求。

Description

一种高可靠性和高集成度的eFlash串口测试电路

技术领域

本发明涉及一种eFlash串口测试电路及其测试方法，属于半导体集成电路测试技术领域。

背景技术

eFlash(嵌入式闪存)的控制信号有很多，包括地址线(XADR、YADR)、数据输入(DIN)、数据输出(DOUT)、使能信号(XE、YE、SE)、编程信号(PROG)、擦除信号(ERASE)等等。在测试时，这些管脚必须按照一定的时序，置于所需要的电平，从而完成eFlash的各种测试操作，如果将这些管脚完全与测试仪的通道相连，会大大增加芯片的管脚数量，所以一般采用串口设计来减少eFlash测试所需的管脚数量。串口设计同时也会给电路引入大量数字逻辑，这些数字的正确与否直接关系到eFlash的测试，所以为了提高串口测试的可靠性，需要将串口测试部分尽量设计的简单直接，避免这部分逻辑引入的芯片错误，提高芯片的整体可靠性。

为了保证eFlash的可靠性，在圆片测试阶段需要对eFlash作完备的测试，包括最基本的擦写、编程、读取、全写、对角线编程等等，这些测试对于同一代工厂的几代eFlash都具有很高的一致性。

目前eFlash测试比较直接的方法是将eFlash的端口全部复用到管脚上，这样做最直接，但是所用到的管脚过多，而且集成度特别低。还有一些eFlash测试也会使用串口，但是串口逻辑比较复杂，容易引入新的错误，有些也会集成一些基本操作，但是一般都是基本的擦、写、读，并没有办法很好的减少测试集成度问题。基于自动化程度的考虑，需要提高eFlash测试电路的集成度，减少重复开发的成本。

发明内容

本发明的目的是为了提高串口测试的可靠性，将串口测试部分尽量设计的简单直接，避免串口部分逻辑引入的芯片错误，提供一种高可靠性和高集成度的eFlash串口测试电路及其测试方法，其集成度高，可靠性高，开发成本低。

按照本发明提供的技术方案，所述的高可靠性和高集成度的eFlash串口测试电路，其包括依次连接的测试信号生成电路、信号选择电路以及嵌入式闪存，所述嵌入式闪存的输出端再与测试信号生成电路连接；

所述测试信号生成电路首先接收串行输入的测试指令和配置参数，并根据对所述测试指令的解码，选择对嵌入式闪存执行的测试操作；然后根据输入的配置参数，对所需执行的测试操作进行相应配置，通过内部的状态机生成相应的测试激励，完成对嵌入式闪存的测试操作；最后通过串行输出端口将嵌入式闪存的测试结果反馈出来；

所述信号选择电路根据嵌入式闪存的测试模式信号选择嵌入式闪存的输入，当处于测试模式时，将测试信号生成电路的输出信号传递给后级的嵌入式闪存。

具体的，所述测试信号生成电路包括依次连接的移位寄存器、测试功能选择电路、指令解码电路以及测试信号发生器电路，串行输入的测试指令和配置参数通过移位寄存器锁存，通过指令解码电路对测试指令的解码，如果执行对嵌入式闪存的直接测试，则直接将配置参数转换成测试信号，由测试信号发生器电路发送到嵌入式闪存端口，实现对嵌入式闪存的测试操作；如果执行固化的测试项，则首先将配置参数写到测试信号发生器电路内部的配置寄存器内，然后测试功能选择电路根据测试指令选择测试项，启动单个状态机或者多个状态机组合，生成相应的测试激励，完成对嵌入式闪存的测试操作。

具体的，所述测试信号发生器电路将测试中的基本项：单次读取和单次编程固化为基本状态机，当执行全写、对角线编程操作时能够调取这些基本状态机。

具体的，接收串行输入的测试指令和配置参数时，输入的测试指令首先存入移位寄存器中，移位的同时，开始计数，当计数值反映测试指令全部存好后，测试信号生成电路就获得了测试指令，同时串口继续输入配置参数；获得的测试指令经过指令解码电路解码，解析出当前测试项；根据测试指令来解析配置参数，并将配置参数分配到不同的配置寄存器中。

本发明的优点是：一方面在串口测试设计过程中，保留直接测试部分，直接测试部分尽量简化串行输入到eFlash端口的逻辑，最大限度保障避免引入测试部分逻辑的芯片错误，提高芯片的整体可靠性；另外一方面集成了最基本的擦写、编程、读取、全写、对角线编程等操作，提高eFlash测试电路的集成度，减少重复开发的成本，满足半导体集成电路测试技术领域中对eFlash测试的要求。

附图说明

图1为本发明的串口测试电路的系统结构框图。

图2为本发明的测试信号生成电路示意图。

图3为本发明串行输入信号的格式示意图。

图4为本发明eFlash编程操作示例示意图。

附图标记说明：100-测试信号生成电路，110-信号选择电路，120-嵌入式闪存(eFlash)，101-移位寄存器，102-测试功能选择电路，103-指令解码电路，104-测试信号发生器电路。

具体实施方式

下面结合具体附图和实施例对本发明作进一步说明。

为了能够实现高可靠性和高集成度的eFlash串口测试，结合图1、图2所示的电路，本发明所采用的eFlash串口测试方法包括如下步骤：

a、测试信号生成电路100接收串行输入的测试指令和配置参数，并根据对所述测试指令的解码，选择对eFlash 120执行的测试操作。

其中，复位信号SRST复位完成后，通过串行数据输入信号SDI、串行输入使能信号SEN配合，将测试指令和配置参数串行输入，串行输入的测试指令和配置参数的基本格式如图3所示，输入的测试指令首先存入移位寄存器101中，移位同时，开始计数，当计数值反映测试指令全部存好后，串口测试电路就将测试指令获得，同时串口继续输入配置参数；获得的测试指令经过解码，解析出当前测试项。本发明实施例中，需首先判断测试指令，这样才能根据测试指令来解析配置参数，并将配置参数分配到测试信号发生器电路104内不同的配置寄存器中。

b、测试信号生成电路100根据输入的配置参数，对所需执行的测试操作进行相应配置，通过内部的状态机生成相应的测试激励，完成对eFlash 120的测试操作。

本发明实施例中，在完成对相应配置寄存器的配置之后，测试信号生成电路100根据这些配置信息，开始生成测试激励，测试激励以串行输入的时钟SCK为时间基准，时钟周期为T，见图2所示，根据如图4所示的eFlash 120工作所需的信号时序，配置信号的时序参数值为N，那么延迟时间为T*N。图4中的XADR为高地址，XE为高地址使能，YADR为低地址，YE为低地址使能，DIN为数据输入，PROG为编程信号，NVSTR为状态信号，Tsmp为YE信号拉高时间，Trcv为NVSTR信号下降沿和PROG信号上升沿之间的时间。

当需要执行编程操作时，首先配置编程过程中的各时序参数如图4中的Trcv，计算方法如上所示，然后配置所需编程的地址，再配置写入的数据，最后启动编程操作。而如果想要执行更加复杂的操作，比如全写、对角线编程等等，还需要配置mass program信号，再配置一下地址的步进值等信息，无需对写入数据作一一配置，串口测试电路会自动生成一些固定形式的数据，如数据累加，数据翻转等，只需要配置想写入的数据为何种形式，编程启动之后，状态机会自动将数据生成并写到eFlash中。

这些编程操作都依赖于最基础的单编程操作，如果需要实现图4所示的双编程，只需要改变地址和数据，同时重新配置YE宽使能，这些可以通过串口测试电路来实现，这里不再赘述。

c、测试信号生成电路100通过串行输出端口将eFlash 120的测试结果反馈出来。

本发明实施例中，最终需要将测试结果反馈出来，测试结果分为两种，一种是直接将eFlash中的数据读取出来，另一种是通过串口测试电路自动完成对eFlash的编程、读取和比对，将最终的测试结论通过测试失败信号TEST_FAIL输出出来，信号为低，则表示测试成功；测试完成信号TEST_DONE用来表示测试完成与否，如图1所示。

要将eFlash中的测试数据读取出来，需要进行下列操作：首先根据串行输入的时钟信号SCK为时间基准来配置读取过程中的各时序参数；然后配置读取的地址；开始读取eFlash中相应地址中的数据，数据读取后会锁存在一个移位寄存器中；最后一步，将移位器存器中的数据通过串行数据输出信号SDO、串行数据使能信号SDO_EN输出出来。

具体实施时，还可以使用直接测试的方式，直接测试的方式相对上面的方式灵活性更高，可靠性也更好，不过相应的测试激励开发更为复杂。以实施编程为例，直接测试，每步操作都是通过串行输入一组测试指令和配置参数来实现的，测试指令解码完成，串口测试电路进入直接测试模式，将配置参数直接转换为控制信号端口电平的高低，地址和数据还是配置到相应的寄存器中再输出到eFlash端口，以图4为例，假设控制信号为{XE、YE、PROG、NVSTR}，地址寄存器分别为XADR、YADR，数据为DIN，则控制信号的配置参数依次为4`b0000、4`b1000、4`b1010、4`b1011、4`b1111、4`b1011、4`b1111、4`b1011、4`b1001、4`b1000、4`b0000；在控制信号配置为4`b1111之前，先配置地址寄存器XADR、YADR和数据寄存器DIN；这样就完成了直接测试中的编程操作，读取操作也是如此，这里不再赘述。直接测试时不需要配置时序参数，其中的延迟是在开发激励时，每组串行输入信号之间的时间延迟来控制的，计算这个延迟还需要考虑到串行输入本身的时间消耗，这样可以更加精准的把握直接测试的时序控制。

为实现上述测试方法，本发明搭建的eFlash串口测试电路包括依次连接的测试信号生成电路100、信号选择电路110以及嵌入式闪存120，所述嵌入式闪存120的输出端再与测试信号生成电路100连接，如图1所示；所述测试信号生成电路100首先接收串行输入的测试指令和配置参数，并根据对所述测试指令的解码，选择对嵌入式闪存120执行的测试操作；然后根据输入的配置参数，对所需执行的测试操作进行相应配置，通过内部的状态机生成相应的测试激励，完成对嵌入式闪存120的测试操作；最后通过串行输出端口将嵌入式闪存120的测试结果反馈出来；所述信号选择电路110根据嵌入式闪存120的测试模式信号选择嵌入式闪存120的输入，当处于测试模式时，将测试信号生成电路100的输出信号传递给后级的嵌入式闪存120。

如图2所示，所述测试信号生成电路100包括依次连接的移位寄存器101、指令解码电路103、测试功能选择电路102以及测试信号发生器电路104，串行输入的测试指令和配置参数通过移位寄存器101锁存，通过指令解码电路103对测试指令的解码，如果执行对嵌入式闪存120的直接测试，则直接将配置参数转换成测试信号，由测试信号发生器电路104发送到嵌入式闪存120端口，实现对嵌入式闪存120的测试操作；如果执行固化的测试项，则首先将配置参数写到测试信号发生器电路104内部的配置寄存器内，然后测试功能选择电路102根据测试指令选择测试项，启动单个状态机或者多个状态机组合，生成相应的测试激励，完成对嵌入式闪存120的测试操作。

上述电路的具体结构，并不是本发明的重点，只要能够完成相应的功能即可。

本发明为了提高eFlash测试电路的集成度，减少重复开发的成本，将测试中的基本项：单次读取和单次编程全部集成到电路中，固化为基本状态机，当执行擦写、编程、读取、全写、对角线编程等操作时可以调取这些基本状态机，简化测试设计过程，降低开发成本，满足半导体集成电路测试技术领域中对eFlash测试的要求。

Claims (1)

1.一种高可靠性和高集成度的eFlash串口测试电路，其特征是，包括依次连接的测试信号生成电路(100)、信号选择电路(110)以及嵌入式闪存(120)，所述嵌入式闪存(120)的输出端再与测试信号生成电路(100)连接；

所述测试信号生成电路(100)首先接收串行输入的测试指令和配置参数，并根据对所述测试指令的解码，选择对嵌入式闪存(120)执行的测试操作；然后根据输入的配置参数，对所需执行的测试操作进行相应配置，通过内部的状态机生成相应的测试激励，完成对嵌入式闪存(120)的测试操作；最后通过串行输出端口将嵌入式闪存(120)的测试结果反馈出来；

所述信号选择电路(110)根据嵌入式闪存(120)的测试模式信号选择嵌入式闪存(120)的输入，当处于测试模式时，将测试信号生成电路(100)的输出信号传递给后级的嵌入式闪存(120)；

所述测试信号生成电路(100)包括依次连接的移位寄存器(101)、指令解码电路(103)、测试功能选择电路(102)以及测试信号发生器电路(104)，串行输入的测试指令和配置参数通过移位寄存器(101)锁存，通过指令解码电路(103)对测试指令的解码，如果执行对嵌入式闪存(120)的直接测试，则直接将配置参数转换成测试信号，由测试信号发生器电路(104)发送到嵌入式闪存(120)端口，实现对嵌入式闪存(120)的测试操作；如果执行固化的测试项，则首先将配置参数写到测试信号发生器电路(104)内部的配置寄存器内，然后测试功能选择电路(102)根据测试指令选择测试项，启动单个状态机或者多个状态机组合，生成相应的测试激励，完成对嵌入式闪存(120)的测试操作；

所述测试信号发生器电路(104)将测试中的基本项：单次读取和单次编程固化为基本状态机，当执行全写、对角线编程操作时能够调取这些基本状态机；

接收串行输入的测试指令和配置参数时，输入的测试指令首先存入移位寄存器(101)中，移位的同时，开始计数，当计数值反映测试指令全部存好后，测试信号生成电路(100)就获得了测试指令，同时串口继续输入配置参数；获得的测试指令经过指令解码电路(103)解码，解析出当前测试项；根据测试指令来解析配置参数，并将配置参数分配到不同的配置寄存器中。