CN114089172B

CN114089172B - 一种pcie io扩展芯片的jtag调试方法

Info

Publication number: CN114089172B
Application number: CN202111388189.2A
Authority: CN
Inventors: 王丽娟; 张梅娟; 邓佳伟; 王琪; 徐彬
Original assignee: CETC 58 Research Institute
Current assignee: CETC 58 Research Institute
Priority date: 2021-11-22
Filing date: 2021-11-22
Publication date: 2024-04-09
Anticipated expiration: 2041-11-22
Also published as: CN114089172A

Abstract

本发明公开一种PCIE IO扩展芯片的JTAG调试方法，属于JTAG调试技术领域。芯片上电，软件初始化，TAP控制器复位；软件发送请求指令命令，TAP控制器进行指令寄存器状态转移，PCIE IO扩展芯片接收TDI信号通过指令寄存器及译码，作用于PCIE IO扩展芯片；软件发送地址数据命令，TAP控制器进行数据寄存器状态转移，将要访问的寄存器地址数据移入数据寄存器中；进行配置寄存器读操作时，软件发送响应指令命令，TAP控制器依次进入指令寄存器状态转移，PCIE IO扩展芯片接收TDI信号后，通过指令寄存器及译码后，并作用于PCIE IO扩展芯片；软件发送数据命令，TAP控制器进行数据寄存器状态转移，PCIE IO扩展芯片接收TDI信号后，将数据命令中的数据移入数据寄存器中，并作用于PCIE IO扩展芯片。

Description

一种PCIE IO扩展芯片的JTAG调试方法

技术领域

本发明涉及JTAG调试技术领域，特别涉及一种PCIE IO扩展芯片的JTAG调试方法。

背景技术

随着电子技术的迅速发展，芯片以及系统越来越复杂，体积越来越小，系统测试、故障排除的难度和成本不断增加，JTAG测试为以上问题提供了一种行之有效的解决途径。

JTAG（Joint Test Action Group，联合测试行为组织）是一种国际标准测试协议，主要用于芯片的内部测试。JTAG测试的基本思想是在芯片的输入输出管脚上增加一些边界扫描寄存器单元，在芯片处于调试状态时，边界扫描寄存器单元将芯片与外围的输入输出隔离开，通过这些边界扫描寄存器单元实现可以实现芯片输入输出信号的观察和控制。

PCIE(PeripheralComponent Interconnect Express，高速串行计算机扩展总线标准)总线是第三代I/O总线技术，采用了端对端的串行差分传输，每个设备都使用独享的通道带宽，单通道数据传输速率可达2.5 Gb/s，基于PCIE接口设计的数据传输卡具有很强的扩展性。PCI有三个相互独立的物理地址空间：memory地址空间、I/O地址空间和配置空间，这三个地址空间都是采用唯一的地址进行寻址。我们可以读取配置空间获得设备的信息，也可以通过配置空间来配置设备，通过PCI设备的ID和配置空间的偏移地址，软件可以来访问具体的寄存器，通过JTAG调试方法是进行PCIE配置空间配置的有效方法。

发明内容

本发明的目的在于提供一种PCIE IO扩展芯片的JTAG调试方法，以解决背景技术中的问题。

为解决上述技术问题，本发明提供了一种PCIE IO扩展芯片的JTAG调试方法，在芯片设计时添加联合测试行为组织TAP控制器，并设置TAP控制器在所述PCIE IO扩展芯片中访问权限，能够访问其连接的寄存器，所述JTAG调试方法包括以下步骤：

步骤一：PCIE IO扩展芯片上电，外部PC的调试软件初始化，通过JTAG仿真器使TAP控制器进入测试逻辑复位状态；

步骤二：软件发送请求指令命令，经过JTAG仿真器输出TCK、TDI、TMS信号，使得TAP控制器进行指令寄存器状态转移，根据TMS信号值作为转移条件依次进入：测试进行状态、选择数据寄存器状态、选择指令寄存器状态、捕获指令寄存器状态、移入指令寄存器状态、退出指令寄存器状态、更新指令寄存器状态、最后回到测试进行状态；

在所述指令寄存器状态转移时，PCIE IO扩展芯片接收TDI信号通过指令寄存器及译码后，作用于PCIE IO扩展芯片；

步骤三：软件发送地址数据命令，经过仿真器JTAG输出TCK、TDI、TMS信号，使得TAP控制器进行数据寄存器状态转移，根据TMS信号值作为转移条件依次进入：测试进行状态、选择数据寄存器状态、捕获数据寄存器状态、移入数据寄存器状态、退出数据寄存器状态、更新数据寄存器状态、最后回到测试进行状态；

在所述数据寄存器状态转移时，PCIE IO扩展芯片接收TDI信号后，将要访问的寄存器地址数据移入数据寄存器中，并作用于PCIE IO扩展芯片；

步骤四：进行配置寄存器读操作时，软件发送响应指令命令，经过仿真器JTAG输出TCK、TDI、TMS信号，使得TAP控制器依次进入指令寄存器状态转移，PCIE IO扩展芯片接收TDI信号后，通过指令寄存器及译码后，并作用于PCIE IO扩展芯片；

进行配置寄存器写操作时，直接进入下一步；

步骤五：软件发送数据命令，经过仿真器JTAG输出TCK、TDI、TMS信号，使得TAP控制器进行数据寄存器状态转移，PCIE IO扩展芯片接收TDI信号后，将数据命令中的数据移入数据寄存器中，并作用于PCIE IO扩展芯片；

进行配置寄存器读操作时，在所述移入数据寄存器状态时将截获数据移入数据存器中去时，从数据寄存器组中移出的数据会作为TDO信号输出，作为读到寄存器的值。

可选的，所述步骤二中的请求指令命令和所述步骤四中的响应指令命令能够对所述PCIE IO扩展芯片的物理层寄存器进行配置访问，需要在所述TAP控制器内部添加对物理层寄存器进行访问控制的指令寄存器。

可选的，所述指令寄存器，需要扩展JTAG通信协议中指令实现对所述指令寄存器访问。

可选的，所述步骤五中，当读取寄存器数据时，数据命令的长度为从数据寄存器组中移出的数据长度；当配置寄存器数据时，数据命令的长度不大于数据寄存器组的数据长度。

在本发明提供的PCIE IO扩展芯片的JTAG调试方法中，在芯片设计时添加联合测试行为组织TAP控制器，并设置TAP控制器在所述PCIE IO扩展芯片中访问权限，能够访问总线连接的寄存器和物理层寄存器，有效的进行芯片配置信息控制和调试存储反馈、提高可靠性；本发明的JTAG调试方法无需对芯片核心逻辑做额外的改动来适应调试需要，能够实现对配置寄存器的查询和调试状态信息。

附图说明

图1是PCIE IO扩展芯片的总体结构示意图；

图2是PCIE IO扩展芯片的JTAG调试方法的实现结构示意图；

图3是PCIE IO扩展芯片的JTAG调试方法的JTAG时序状态转移示意图。

具体实施方式

以下结合附图和具体实施例对本发明提出的一种PCIE IO扩展芯片的JTAG调试方法作进一步详细说明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。

本实施例中采用基于UMC55nmSP工艺，实现一个12-Lane/3-Port的PCI ExpressGen2的交换芯片，结构如图1，通过JTAG接口访问PCIe的总线寄存器和switch三个端口的物理层寄存器。常用的JTAG通信协议数据长度为6位/8位，可直接访问总线寄存器，通过在TAP控制器内部添加对物理层寄存器控制信号的访问权限，同时扩展通信协议指令命令长度到26位，其中指令[25:20]位访问PORT0，[19:14]位访问PORT2，[13:8]位访问PORT4，[7:0]位访问PCIe总线上寄存器。如图2所示，PCIE IO扩展芯片的核心逻辑外围连接的寄存器单元为PCIE IO扩展芯片的边界扫描寄存器单元，在PCIE IO扩展芯片处于调试状态时，边界扫描寄存器单元将核心逻辑与外围的输入输出隔离开，通过这些边界扫描寄存器单元可以实现PCIE IO扩展芯片输入输出信号的观察和控制。当读取寄存器数据时，数据命令的长度为从数据寄存器组中移出的数据长度；当配置寄存器数据时，数据命令的长度不大于数据寄存器组的数据长度。

本发明提供的一种PCIE IO扩展芯片的JTAG调试方法，在芯片设计时添加联合测试行为组织TAP控制器，并设置TAP控制器在PCIE IO扩展芯片中访问权限，能够访问总线连接的寄存器，PCIE IO扩展芯片使用时通过测试板的JTAG接口连接JTAG仿真器，实现传输TCK、TDI、TMS、TRST和TDO信号，所述PCIE IO扩展芯片的JTAG调试方法通过硬件和软件两部分实现，硬件部分包括PCIE IO扩展芯片及测试板、JTAG仿真器；软件部分为外部PC的调试软件，总体框图如图2所示。所述JTAG调试方法包括以下步骤：

步骤二：软件发送请求指令命令(ReqInst)，经过JTAG仿真器输出TCK、TDI、TMS信号，使得TAP控制器进行指令寄存器状态转移，根据TMS信号值作为转移条件依次进入：测试运行状态、选择数据寄存器状态、选择指令寄存器状态、捕获指令寄存器状态、移入指令寄存器状态、退出指令寄存器状态、更新指令寄存器状态、最后回到测试进行状态；具体状态转移见图3，在所述指令寄存器状态转移时，PCIE IO扩展芯片接收TDI信号，通过指令寄存器及译码后，并作用于PCIE IO扩展芯片，ReqInst指令生效；

步骤三：软件发送地址数据命令（AddrInstr），经过JTAG仿真器的接口输出TCK、TDI、TMS信号，使得TAP控制器进行数据寄存器状态转移，根据TMS信号值作为转移条件依次进入：测试运行状态、选择数据寄存器状态、捕获数据寄存器状态、移入数据寄存器状态、退出数据寄存器状态、更新数据寄存器状态、最后回到测试进行状态。具体状态转移条件见图3。

其中，移入数据寄存器执行的次数与数据长度有关，在本实施例中，芯片数据扫描链长度为36，设置输入数据为36位时，移入数据寄存器36次，可以实现将输入数据全部移入扫描链中。若只需要配置扫描链位置4的寄存器数据，可以设置输入数据长度为4，移入数据寄存器状态实现4次，能够完成将数据移入指定的数据寄存器。在完成所述数据寄存器状态转移时，PCIE IO扩展芯片接收数据后，将要访问的寄存器地址数据移入数据寄存器中，并作用于PCIE IO扩展芯片；

步骤四：进行配置寄存器读操作时，软件发送响应指令命令（ResInst），经过JTAG仿真器的接口输出TCK、TDI、TMS信号，使得TAP控制器依次进入指令寄存器状态转移，PCIEIO扩展芯片接收TDI信号后，通过指令寄存器及译码后，并作用于PCIE IO扩展芯片；

进行配置寄存器写操作时，直接进入下一步；

步骤五：软件发送数据命令（DataInstr），经过JTAG仿真器的接口输出TCK、TDI、TMS信号，使得TAP控制器进行所述数据寄存器状态转移，PCIE IO扩展芯片接收TDI信号后，将数据命令中的数据移入数据寄存器中。当配置寄存器数据时，数据命令长度不大于数据寄存器组的数据长度。进行配置寄存器读操作时，在所述移入数据寄存器状态时将截获数据移入数据寄存器中去时，从数据寄存器移出的数据会作为TDO信号输出，根据数据寄存器在数据寄存器组中的位置，获取对应位置的数据作为读到寄存器的值。

本发明一种PCIE IO扩展芯片的JTAG调试方法，所述请求指令命令、所述响应指令命令能够对所述PCIE IO扩展芯片的物理层寄存器进行配置访问，需要在TAP控制器内部设置对物理层寄存器控制信号的访问权限，并扩展JTAG通信协议。本实施例中，指令命令扩展为26位，当进行PCIe总线上寄存器配置请求时，ReqInst[25:8]位数据为全0，ReqInst[7:0]的值为PCIe总线上寄存器配置请求命令；当配置上游端口PORT0时，ReqInst[25:20]的值为PORT0配置物理层寄存器请求命令，ReqInst[19:0]位数据为全0。当进行PCIe总线上寄存器配置时，通过写入寄存器值来进行配置，写入完成后通过读取寄存器来查询是否配置成功。本发明JTAG调试方法无需对芯片核心逻辑做额外的改动来适应调试需要，能够有效的进行芯片配置信息控制和调试存储反馈、提高可靠性。

上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。

Claims

1.一种PCIE IO扩展芯片的JTAG调试方法，其特征在于，在芯片设计时添加联合测试行为组织TAP控制器，并设置TAP控制器在所述PCIE IO扩展芯片中访问权限，能够访问其连接的寄存器，所述JTAG调试方法包括以下步骤：

进行配置寄存器写操作时，直接进入下一步；

进行配置寄存器读操作时，在所述移入数据寄存器状态时将截获数据移入数据存器中去时，从数据寄存器组中移出的数据会作为TDO信号输出，作为读到寄存器的值；

所述步骤二中的请求指令命令和所述步骤四中的响应指令命令能够对所述PCIE IO扩展芯片的物理层寄存器进行配置访问，需要在所述TAP控制器内部添加对物理层寄存器进行访问控制的指令寄存器。

2.如权利要求1所述的PCIE IO扩展芯片的JTAG调试方法，其特征在于，所述指令寄存器，需要扩展JTAG通信协议中指令实现对所述指令寄存器访问。

3.如权利要求1所述的PCIE IO扩展芯片的JTAG调试方法，其特征在于，所述步骤五中，当读取寄存器数据时，数据命令的长度为从数据寄存器组中移出的数据长度；当配置寄存器数据时，数据命令的长度不大于数据寄存器组的数据长度。