CN100370269C - 一种边界扫描测试控制器及边界扫描测试方法 - Google Patents
一种边界扫描测试控制器及边界扫描测试方法 Download PDFInfo
- Publication number
- CN100370269C CN100370269C CNB2003101153538A CN200310115353A CN100370269C CN 100370269 C CN100370269 C CN 100370269C CN B2003101153538 A CNB2003101153538 A CN B2003101153538A CN 200310115353 A CN200310115353 A CN 200310115353A CN 100370269 C CN100370269 C CN 100370269C
- Authority
- CN
- China
- Prior art keywords
- test
- data
- storer
- boundary scan
- interface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 160
- 238000010998 test method Methods 0.000 claims abstract description 12
- 241001269238 Data Species 0.000 claims description 8
- 238000005070 sampling Methods 0.000 claims description 8
- 238000006243 chemical reaction Methods 0.000 claims description 3
- 230000004044 response Effects 0.000 claims description 3
- 238000000034 method Methods 0.000 abstract description 19
- 238000013461 design Methods 0.000 abstract description 9
- 230000002708 enhancing effect Effects 0.000 abstract 1
- 230000005540 biological transmission Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 230000006870 function Effects 0.000 description 3
- 230000003044 adaptive effect Effects 0.000 description 2
- 238000012423 maintenance Methods 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 238000004891 communication Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000004321 preservation Methods 0.000 description 1
- 230000011664 signaling Effects 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Abstract
本发明涉及边界扫描测试器件及测试方法。一种边界扫描测试控制器，其特征在于包括：PCI从设备接口模块、存储器控制接口模块，边界扫描控制接口模块与存储器控制接口模块和PCI从设备接口模块通过数据线相连。一种边界扫描测试方法，包括：a.测试终端将测试数据存储到存储器中；b.将存储器中的数据输出到被测板的测试接口；c.将从被测板采样的数据保存到存储器中；d.判断待扫描数据是否输出完毕，如果是，进入步骤e；如果否，返回步骤b；e.测试终端从存储器中读取返回数据。本发明由于采用PCI接口进行数据传输，能适应于通用计算机；同时，采用本发明提供的设计方法测试信号速率高，有利于提高测试速度。
Description
技术领域
本发明涉及电子或通信领域的测试技术，尤其一种边界扫描测试控制器及边界扫描测试方法。
技术背景
边界扫描测试是一种利用器件内部的边界扫描寄存器单元进行测试的方法。通过测试存储端口(Test Access Port)对边界扫描寄存器的访问，可以通过器件内部的标志寄存进行测试，也可以实现器件之间的I/O引脚的互连测试以及编程操作等。如图1所示，是边界扫描器件的结构示意图。
随着集成电路及其应用的不断发展，边界扫描技术在单板级、器件级的测试中被越来越广泛地应用，基于边界扫描技术的测试仪也应运而生。一个典型的基于边界扫描技术的测试仪的结构如图2所示。
虽然边界扫描测试的应用越来越广泛，但边界扫描测试仪的应用对边界扫描控制器有很大的依赖性。以VXI接口的边界扫描控制器为例，这种接口常见于ICT(In-Circuit Test)测试设备中，虽然在这种专用测试设备上可以实现边界扫描测试，但这种接口无法应用于便携式测试设备或维修设备；并口类型的测试控制器利用计算机的并行接口作为输入/输出接口，具有使用简单、可靠的特点，但由于信号传输速度较低，在进行元器件间互连线的测试时，或者进行存储器(如RAM)单元测试等大数据量的场合，测试速度较慢，不能满足测试需求。
边界扫描测试控制器的基本功能是配合测试终端，向被测扫描链发送测试数据，并将被测件(单板或芯片)的输出信号采样保存后传送给测试终端。一个典型的测试控制器的功能示意图如图3所示。
并口形式的边界扫描测试控制器，由于是通过软件模拟的方法实现测试数据的输出与输入，其实现原理相对简单，而且，由于一般的计算机都具有并行接口，所以，这种形式的控制器适用性较好。
但是，并口形式的测试控制器由于受并口的数据传输速度的限制，其测试输出信号的速率和允许的测试输入的信号速率较低。以常见的并口传输速率1Mbits/秒为例，在使用软件模拟、以字节方式读写并口时，每秒种内每个输出信号的最大变化率是125K次，测试输出时钟(TCK)的最大频率为62.5KHz。在被测电路板较复杂的情况下，或者在进行存储器单元测试的情况下，这个信号速度远不能满足测试需求。
具有VXI接口的测试控制器，其测试输出和测试输入是通过专用的电路实现，因此，其测试输出的信号速率可以按测试需求进行设计。但是，由于VXI接口是一个仪器专用的接口，只适用于一些专用的测试设备上，某些应用场合，如，单板调试或单板维修，并不具备这样的条件。
发明内容
本发明提供一种边界扫描测试控制器及边界扫描测试方法，以解决现有技术中存在的测试速度慢的问题。
为了解决上述问题，本发明提供如下的解决方案：
一种边界扫描测试控制器，包括：
PCI从设备接口模块，用于PCI总线的配置和读写操作，所述读写操作具体为：当测试终端首次将测试数据存储到存储器中时，对全部的测试数据进行存储操作，当测试终端非首次将测试数据存储到存储器中时，对变化部分的测试数据进行存储操作；当测试终端首次从存储器中读取返回数据时，对全部的返回数据进行读取操作，当测试终端非首次从存储器中读取返回数据时，对变化部分的返回数据进行读取操作；
存储器控制接口模块，与PCI从设备接口模块通过数据线相连，用于对存储器数据的读写操作；
边界扫描控制接口模块，与存储器控制接口模块和PCI从设备接口模块通过数据线相连，用于将存储器中的数据输出到被测板的测试接口，并将从被测板采样到的数据保存到存储器中。
所述的PCI从设备接口模块，是PCI接口芯片。
所述的PCI从设备接口模块，是可编程逻辑器件。
所述的存储器控制模块，至少带有一个存储器端口。
一种边界扫描测试方法，包括以下步骤：
a、测试终端将测试数据存储到存储器中；
b、边界扫描控制接口将存储器中的测试数据转换成JTAG接口对应的信号并输出到被测板的测试接口；
c、边界扫描控制接口将从被测板采样的数据保存到存储器中；
d、判断待扫描数据是否输出完毕，如果是，进入步骤e；如果否，返回步骤b；
e、测试终端从存储器中读取返回数据；
当测试终端首次将测试数据存储到存储器中时，对全部的测试数据进行存储操作，之后当测试终端将测试数据存储到存储器中时，对变化部分的测试数据进行存储操作；当测试终端首次从存储器中读取返回数据时，对全部的返回数据进行读取操作，之后当测试终端从存储器中读取返回数据时，对变化部分的返回数据进行读取操作。
所述的JTAG接口对应的信号包括：TRST、TCK、TMS和被测对象的数据输入TDI。
所述的边界扫描测试方法，还包括在每一个TCK周期中，采样被测对象的TDO输出，并将该信号状态作为测试响应保存到存储器中。
所述的步骤d，是通过边界扫描控制接口向PCI接口返回扫描结束信号来完成的。
本发明的边界扫描测试控制器由于采用PCI接口进行数据传输，而PCI接口被广泛地实现于通用计算机上，所以，这种控制器能适应于通用计算机；同时，采用本发明设计测试仪器的方法测试信号速率高，有利于提高测试速度。由于采用PCI接口传输测试数据，并且通过可编程逻辑器件实现边界扫描信号的输出和输入，所以，可以灵活地设计测试信号的速率以适应测试需求。
附图说明
图1是现有技术中边界扫描器件结构示意图；
图2是现有技术中基于边界扫描技术的测试的典型的示意图；
图3是现有技术中边界扫描控制器的功能结构示意图；
图4是本发明设计的一个带PCI接口的边界扫描测试控制器的结构示意图；
图5是现有技术中PCI接口信号定义的示意图；
图6是本发明边界扫描接口输出信号时序示意图；
图7是本发明实用该边界扫描测试控制器的测试方法流程图；
图8是本发明方案中，一个数据传输方式示意图。
具体实施方式
下面结合说明书附图来说明本发明的具体实施方式。
如图4所示，是本发明设计的一个边界扫描测试控制器，其主要包括3个部分，分别是PCI从设备接口模块、边界扫描控制接口模块和存储器控制接口模块，3个模块之间通过数据线相连。其中：
PCI从设备接口模块与测试终端的PCI接口相连接，实现PCI总线的配置、读/写操作。PCI总线接口的读写操作实现两个功能：对存储器的访问；对边界扫描接口的控制。PCI从设备接口可以用专用的PCI接口芯片实现，如Intel公司的FW21154AE，也可以通过可编程逻辑器件实现，如FPGA。
本发明中，PCI从设备接口遵循PCI局部总线规范2.1(PCI Local BusSpecification，Rev 2.1)。PCI接口的信号包括必须具备的信号(Required Pins)和可选的信号(Optional Pins)。PCI接口信号定义如下图5所示，本发明所描述的控制器实现了PCI从设备接口功能，并且没有使用规范中所定义的可选信号。
PCI接口模块对边界扫描接口的控制包括扫描输出/输入的启动和停止、指定扫描数据量的大小、扫描输出信号的频率等。这些控制操作可以通过PCI的I/O写操作来实现。
边界扫描控制接口模块在工作中与被测板的扫描输入/输出接口相连，在PCI总线的控制下，将存储器中的数据输出到被测板的测试接口，从被测板采样信号并保存在存储器中，其输入和输出通过可编程逻辑器件实现。根据JTAG的相关规范，边界扫描控制接口模块的输出信号如下图6所示，从图中可以看出，在未启动扫描输出时，/TRST输出低电平；当启动扫描时，/TRST输出高电平。TCK输出测试时钟，TMS和TDI在TCK的下降沿发生变化。
边界扫描测试接口模块在每个TCK周期内采样TDO的值，并逐位保存到存储器中。当扫描结束后，测试终端从存储器中读取TDO数据。
在将测试数据输出到测试接口时，边界扫描接口首先读取存储器中的内容，并将该单元中的内容逐位输出。在逐位输出数据的同时，边界扫描接口再从存储器中读取下一个将要被输出的数据，并保存当前的TDO，如此循环，直到扫描结束。
本发明中所实现的边界扫描控制接口不对数据进行解释，不区别测试数据中哪些是对被测件的控制指令，哪些是数据，并且，也不在扫描控制接口内部实现对被测件状态的控制和判断。这种透传的数据输出方式具有实现简单的特点。在具体的测试过程，对被测板(或器件)的状态控制完全由软件实现，这种方法为实际应用提供了较大的灵活性。
边界扫描输出的TCK频率通过PCI接口的读写操作进行控制。在对边界扫描接口控制中，还可以设置测试接口的输入信号相对于TCK输出的信号延迟时间。
存储器接口模块工作中与存储器相连接，对产生的各数据进行保存，由于边界扫描接口和PCI从设备接口都要对存储器进行操作，所以，对存储器的读写操作需要进行分时控制，即，如果选用单端口的存储器，则不允许这两个接口同时访问存储器；如果使用双端口存储器时，这两个接口需要单独连接控制信号线到存储器。
以单端口存储器为例，当边界扫描接口在进行扫描输出时，不允许PCI接口访问存储器。
存储器的控制部分可以设计在边界扫描控制逻辑中，当使用可编程逻辑实现PCI从设备接口时，存储器的读写控制也可以设计在PCI从设备接口逻辑中。
如图7所示，是使用本发明的边界扫描测试控制器的边界扫描测试方法，从图中可以看出，其包括以下步骤：
a、测试终端通过PCI总线的写操作将测试数据存储到存储器中；
进行边界扫描测试时，首先要由测试终端通过其上PCI总线的写操作将测试数据存储到存储器中，由于前述的边界扫描测试控制器带有PCI接口，所以可以方便地通过该PCI接口进行数据的各种操作。
b、边界扫描控制接口将存储器中的测试数据转换成JTAG接口对应的信号并输出到被测板的测试接口；
将存储器中的测试数据加载到被测板的测试接口，即开始了对被测板的内部边界扫描器件的测试。
这里需要对写入的数据转换成JTAG接口对应的信号输出，这些信号包括/TRST、TCK、TMS和被测对象的数据输入TDI，同时，在每一个输出的TCK周期中，采样被测对象的TDO输出，并将该信号状态作为测试响应保存到控制器中的存储器中；
在将测试数据输出到测试接口时，扫描接口首先读取存储器中的内容，并将该单元中的内容逐位输出。在逐位输出数据的同时，边界扫描接口再从存储器中读取下一个将要被输出的数据，并保存当前的TDO，如此循环，直到扫描结束。
本发明中所实现的边界扫描控制接口不对数据进行解释，不区别测试数据中哪些是对被测件的控制指令，哪些是数据，并且，也不在扫描控制接口内部实现对被测件状态的控制和判断。这种透传的数据输出方式具有实现简单的特点。在具体的测试过程，对被测板的状态控制完全由软件实现，这种方法为实际应用提供了较大的灵活性。
c、边界扫描控制接口将从被测板采样的数据保存到存储器中；
对从被测板采样数据先要将其存储到存储器中，当扫描结束时，在从存储器中读取数据，传送给测试终端进行分析。
边界扫描输出的TCK频率通过PCI接口的读写操作进行控制。在对边界扫描接口控制中，还可以设置测试接口的输入信号相对于TCK输出的信号延迟时间。
d、判断待扫描数据是否输出完毕，如果是，进入步骤e；如果否，返回步骤b；
本步骤是通过边界扫描控制接口向PCI接口返回扫描结束信号来完成的。当存储器待扫描数据输出完毕时，边界扫描控制接口向PCI接口返回扫描结束信号，测试终端接收到这个信号后再从存储器中读取返回数据。
e、测试终端从存储器中读取返回数据。
在进行互连测试、存储器单元测试，或者利用被测板的测试接口进行编程时，PCI接口需要传输大量的数据。根据边界扫描测试的特点，在每次传输的数据中，只有部分数据是变化的，因此，可以在第一次数据传送时传输完整的数据，以后每次只传输那些变化的数据，这种方法可以减小数据传输量，提高测试控制器的运行速度。利用这种方式进行测试数据写操作的过程如图7所示。
从图8中可以看到，第一次向存储器写数据时，将所有存储单元的数据都写一遍；从第二次开始，如果只有第三组数据有变化，而其它组的数据不变化时，就可以只对第三组数据单元执行刷新操作，而不对其它存储单元进行访问。
由于边界扫描输出数据的数量等于边界扫描输入数据的数量，因此，如果用上述方法进行测试输出数据的刷新，上述步骤e中，也必须用相同的方法从存储单元中读取返回值。
本发明的边界扫描测试控制器由于采用PCI接口进行数据传输，而PCI接口被广泛地实现于通用计算机上，所以，这种控制器能适应于通用计算机；同时，采用本发明是设备的方法测试信号速率高，有利于提高测试速度。由于采用PCI接口传输测试数据，并且通过可编程逻辑器件实现边界扫描信号的输出和输入，所以，可以灵活地设计测试信号的速率以适应测试需求。
Claims (8)
1.一种边界扫描测试控制器，其特征在于包括：
PCI从设备接口模块，用于PCI总线的配置和读写操作，所述读写操作具体为：当测试终端首次将测试数据存储到存储器中时，对全部的测试数据进行存储操作，当测试终端非首次将测试数据存储到存储器中时，对变化部分的测试数据进行存储操作；当测试终端首次从存储器中读取返回数据时，对全部的返回数据进行读取操作，当测试终端非首次从存储器中读取返回数据时，对变化部分的返回数据进行读取操作；
存储器控制接口模块，与PCI从设备接口模块通过数据线相连，用于对存储器数据的读写操作；
边界扫描控制接口模块，与存储器控制接口模块和PCI从设备接口模块通过数据线相连，用于将存储器中的数据输出到被测板的测试接口，并将从被测板采样到的数据保存到存储器中。
2.如权利要求1所述的边界扫描测试控制器，其特征在于所述的PCI从设备接口模块，是PCI接口芯片。
3.如权利要求1所述的边界扫描测试控制器，其特征在于所述的PCI从设备接口模块，是可编程逻辑器件。
4.如权利要求1所述的边界扫描测试控制器，其特征在于所述的存储器控制模块，至少带有一个存储器端口。
5.一种边界扫描测试方法，其特征在于包括以下步骤：
a、测试终端将测试数据存储到存储器中；
b、边界扫描控制接口将存储器中的测试数据转换成JTAG接口对应的信号并输出到被测板的测试接口；
c、边界扫描控制接口将从被测板采样的数据保存到存储器中；
d、判断待扫描数据是否输出完毕，如果是，进入步骤e；如果否，返回步骤b；
e、测试终端从存储器中读取返回数据；
当测试终端首次将测试数据存储到存储器中时，对全部的测试数据进行存储操作，当测试终端非首次将测试数据存储到存储器中时，对变化部分的测试数据进行存储操作；当测试终端首次从存储器中读取返回数据时，对全部的返回数据进行读取操作，当测试终端非首次从存储器中读取返回数据时，对变化部分的返回数据进行读取操作。
6.如权利要求5所述的边界扫描测试方法，其特征在于所述的JTAG接口对应的信号包括：TRST、TCK、TMS和被测对象的数据输入TDI。
7.如权利要求5所述的边界扫描测试方法，其特征在于还包括在每一个TCK周期中，采样被测对象的TDO输出，并将该信号状态作为测试响应保存到存储器中。
8.如权利要求5所述的边界扫描测试方法，其特征在于所述的步骤d，是通过边界扫描控制接口向PCI接口返回扫描结束信号来完成的。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2003101153538A CN100370269C (zh) | 2003-11-19 | 2003-11-19 | 一种边界扫描测试控制器及边界扫描测试方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2003101153538A CN100370269C (zh) | 2003-11-19 | 2003-11-19 | 一种边界扫描测试控制器及边界扫描测试方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1619325A CN1619325A (zh) | 2005-05-25 |
| CN100370269C true CN100370269C (zh) | 2008-02-20 |
Family
ID=34760404
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2003101153538A Expired - Lifetime CN100370269C (zh) | 2003-11-19 | 2003-11-19 | 一种边界扫描测试控制器及边界扫描测试方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN100370269C (zh) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101097242B (zh) * | 2006-06-27 | 2010-04-21 | 中兴通讯股份有限公司 | 一种边界扫描测试控制器及测试方法 |
| CN103884949B (zh) * | 2010-12-14 | 2016-08-24 | 盛科网络（苏州）有限公司 | 削减板级物理测试点的测试方法 |
| CN102540046B (zh) * | 2010-12-14 | 2014-09-10 | 苏州工业园区谱芯科技有限公司 | 削减板级物理测试点的测试方法 |
| CN102183727B (zh) * | 2011-06-01 | 2013-05-01 | 浙江大学 | 一种具有检错功能的边界扫描测试方法 |
| CN103163451B (zh) * | 2013-03-06 | 2014-04-16 | 中国人民解放军国防科学技术大学 | 面向超级计算系统的自选通边界扫描调测试方法及装置 |
| CN112305396A (zh) * | 2019-07-23 | 2021-02-02 | 株洲中车时代电气股份有限公司 | 测试系统及测试方法 |
| CN112462245B (zh) * | 2019-09-09 | 2022-08-19 | 英业达科技有限公司 | 边界扫描互联线路的生成方法与装置 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5544309A (en) * | 1993-04-22 | 1996-08-06 | International Business Machines Corporation | Data processing system with modified planar for boundary scan diagnostics |
| US5809036A (en) * | 1993-11-29 | 1998-09-15 | Motorola, Inc. | Boundary-scan testable system and method |
| CN1219241A (zh) * | 1995-12-19 | 1999-06-09 | 三星电子株式会社 | 采用jtag标准的高阻抗测试模式 |
| WO2002052290A1 (en) * | 2000-12-22 | 2002-07-04 | Arm Limited | Asynchronous reset circuit testing |
| CN1369714A (zh) * | 2001-07-18 | 2002-09-18 | 中国人民解放军第二炮兵工程学院技术开发中心 | 大规模集成电路边界扫描测试系统 |
| WO2002095587A2 (en) * | 2001-05-21 | 2002-11-28 | Intel Corporation | Method and apparatus for fault tolerant and flexible test signature generator |
| US6643811B1 (en) * | 1998-10-22 | 2003-11-04 | Koninklijke Philips Electronics N.V. | System and method to test internal PCI agents |
-
2003
- 2003-11-19 CN CNB2003101153538A patent/CN100370269C/zh not_active Expired - Lifetime
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5544309A (en) * | 1993-04-22 | 1996-08-06 | International Business Machines Corporation | Data processing system with modified planar for boundary scan diagnostics |
| US5809036A (en) * | 1993-11-29 | 1998-09-15 | Motorola, Inc. | Boundary-scan testable system and method |
| CN1219241A (zh) * | 1995-12-19 | 1999-06-09 | 三星电子株式会社 | 采用jtag标准的高阻抗测试模式 |
| US6643811B1 (en) * | 1998-10-22 | 2003-11-04 | Koninklijke Philips Electronics N.V. | System and method to test internal PCI agents |
| WO2002052290A1 (en) * | 2000-12-22 | 2002-07-04 | Arm Limited | Asynchronous reset circuit testing |
| WO2002095587A2 (en) * | 2001-05-21 | 2002-11-28 | Intel Corporation | Method and apparatus for fault tolerant and flexible test signature generator |
| CN1369714A (zh) * | 2001-07-18 | 2002-09-18 | 中国人民解放军第二炮兵工程学院技术开发中心 | 大规模集成电路边界扫描测试系统 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1619325A (zh) | 2005-05-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6560739B1 (en) | Mechanism for enabling compliance with the IEEE standard 1149.1 for boundary-scan designs and tests | |
| EP1866657B1 (en) | Optimized jtag interface | |
| US5781560A (en) | System testing device and method using JTAG circuit for testing high-package density printed circuit boards | |
| US11579193B2 (en) | Shadow access port integrated circuit | |
| US5394403A (en) | Fully testable chip having self-timed memory arrays | |
| US11041905B2 (en) | Combinatorial serial and parallel test access port selection in a JTAG interface | |
| CN101515479B (zh) | 一种提高扫描链测试覆盖率的方法和装置 | |
| US8555122B2 (en) | Interface device and method | |
| CN100370269C (zh) | 一种边界扫描测试控制器及边界扫描测试方法 | |
| CN115017038A (zh) | 一种兼容apb协议的jtag调试系统 | |
| US7945831B2 (en) | Gating TDO from plural JTAG circuits | |
| US7174492B1 (en) | AC coupled line testing using boundary scan test methodology | |
| US6781406B2 (en) | Using observability logic for real-time debugging of ASICs | |
| CN115639463A (zh) | 一种基于边界扫描jtag测试系统 | |
| US7155647B2 (en) | Scan of chip state from a hierarchical design | |
| US10890619B2 (en) | Sequential test access port selection in a JTAG interface | |
| CN102486939B (zh) | 存储器的联合测试行动组测试方法和装置 | |
| CN112557886A (zh) | 协议转换桥接电路、知识产权核以及系统级芯片 | |
| CN109766292A (zh) | 一种jtag接口功能复用电路 | |
| CN1507026A (zh) | 观测可编程数字集成电路芯片内部所有信号的方法和系统 | |
| US20040098646A1 (en) | Method and apparatus to check the integrity of scan chain connectivity by traversing the test logic of the device | |
| Ehrenberg et al. | Leveraging Boundary Scan resources for comprehensive cluster testing | |
| CN113497606A (zh) | 时脉闸控单元 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CX01 | Expiry of patent term |
Granted publication date: 20080220 |
|
| CX01 | Expiry of patent term |