CN113497606A - 时脉闸控单元 - Google Patents

时脉闸控单元 Download PDF

Info

Publication number
CN113497606A
CN113497606A CN202010269773.5A CN202010269773A CN113497606A CN 113497606 A CN113497606 A CN 113497606A CN 202010269773 A CN202010269773 A CN 202010269773A CN 113497606 A CN113497606 A CN 113497606A
Authority
CN
China
Prior art keywords
signal
clock
scan
latch
test
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010269773.5A
Other languages
English (en)
Other versions
CN113497606B (zh
Inventor
罗宇诚
潘友仁
沈威志
石健玮
缪俊伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Realtek Semiconductor Corp
Original Assignee
Realtek Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Realtek Semiconductor Corp filed Critical Realtek Semiconductor Corp
Priority to CN202010269773.5A priority Critical patent/CN113497606B/zh
Publication of CN113497606A publication Critical patent/CN113497606A/zh
Application granted granted Critical
Publication of CN113497606B publication Critical patent/CN113497606B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/125—Discriminating pulses

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开一种时脉闸控单元，包括两闩锁器可配置为正反器，以利用第一时脉信号的正/负缘来储存输入端的值，而且还包括选择器可选择使正反器储存不同输入端的值。另外，在非扫描测试模式下，所述时脉闸控单元可透过一独立信号来强制关掉没有用到的闩锁器，以达到省电的效果，并在扫描测试模式的扫描移位期间和扫描撷取期间，所述时脉闸控单元更分别透过两独立信号来强制输出第一时脉信号作为闸控时脉信号。

Description

时脉闸控单元
技术领域
本发明涉及一种时脉闸控单元(Clock Gating Cell，CGC)，且特别涉及一种适用于扫描链(Scan Chain)的时脉闸控单元。
背景技术
扫描链是可测试性设计的一种实现技术，它应用在扫描测试(Scan Testing)模式下检测组合逻辑电路中的各种故障(Fault)。通常，扫描链是由组合逻辑电路与至少一正反器(Flip-Flop)所串联组成，且输入正反器的时脉信号可由时脉闸控单元所提供。举例来说，请参阅图1与图2，图1是现有时脉闸控单元的电路示意图，图2是图1的时脉闸控单元用于扫描链上的示意图。如图1所示，时脉闸控单元10包括或(OR)闸101、闩锁器(Latch)102和及(AND)闸103。或闸101具有第一输入端与第二输入端分别接收测试致能信号TEST_SE与时脉致能信号EN，以及输出端耦接闩锁器102的资料输入端LD。
闩锁器102的时脉输入端LG则接收第一时脉信号CLK经反相后的第二时脉信号CLKB(图未绘示)，且闩锁器102的资料输出端LQ耦接及闸103的第一输入端。及闸103的第二输入端则接收第一时脉信号CLK，并利用其输出端输出闸控时脉信号GCLK，以作为输入正反器12的时脉信号。也就是说，如图2所示，正反器12的时脉输入端CK耦接及闸103的输出端，或者称作时脉闸控单元10的输出端。另外，正反器12的资料输入端D耦接组合逻辑电路14。然而，在扫描测试模式下，除了扫描样本(Scan Pattern)要满足测试条件以输入正反器12的资料输入端D外，扫描链1也要同时满足时脉闸控单元10的致能条件，否则将无法进行扫描测试。因此，如何设计出一种更适用于扫描链1的时脉闸控单元则成为本领域的一项重要课题。
发明内容
有鉴于此，本发明实施例提供一种时脉闸控单元，包括选择器、第一闩锁器、或闸和第一及闸。选择器具有第一输入端与第二输入端分别接收时脉致能信号与扫描输入信号、选择端接收测试致能信号，以及输出端用来输出时脉致能信号或扫描输入信号。第一闩锁器具有时脉输入端接收第一时脉信号经反相后的第二时脉信号、资料输入端耦接选择器的输出端，以及资料输出端用来输出闩锁信号。或闸具有第一输入端、第二输入端与第三输入端分别接收测试旁通信号、测试致能信号与闩锁信号，以及输出端用来输出测试旁通信号、测试致能信号与闩锁信号所经逻辑或后的运算结果。第一及闸则具有第一输入端耦接或闸的输出端、第二输入端接收第一时脉信号，以及输出端用来输出闸控时脉信号。
优选地，时脉闸控单元更包括第二及闸和第二闩锁器。第二及闸具有第一输入端与第二输入端分别接收第一时脉信号与测试模式信号，以及输出端用来输出第一时脉信号与测试模式信号所经逻辑与后的运算结果。第二闩锁器则具有时脉输入端耦接第二及闸的输出端、资料输入端耦接第一闩锁器的资料输出端，以及资料输出端用来输出扫描输出信号。
为使能更进一步了解本发明的特征及技术内容，请参阅以下有关本发明的详细说明与图式，然而所提供的图式仅用于提供参考与说明，并非用来对本发明加以限制。
附图说明
图1是现有时脉闸控单元的电路示意图。
图2是图1的时脉闸控单元用于扫描链上的示意图。
图3是本发明实施例所提供的时脉闸控单元的电路示意图。
图4是图3的时脉闸控单元用于功能模式下的时序图。
图5A是图3的时脉闸控单元用于扫描测试模式下，但测试旁通信号被固定在低位准的时序图。
图5B是图3的时脉闸控单元用于扫描测试模式下，但测试旁通信号被固定在高位准的时序图。
具体实施方式
以下是通过特定的具体实施例来说明本发明的实施方式，本领域技术人员可由本说明书所提供的内容了解本发明的优点与效果。本发明可通过其他不同的具体实施例加以施行或应用，本说明书中的各项细节也可基于不同观点与应用，在不悖离本发明的构思下进行各种修改与变更。另外，本发明的附图仅为简单示意说明，并非依实际尺寸的描绘，事先声明。以下的实施方式将进一步详细说明本发明的相关技术内容，但所提供的内容并非用以限制本发明的保护范围。
应当可以理解的是，虽然本文中可能会使用到“第一”、“第二”、“第三”等术语来描述各种元件或者信号，但这些元件或者信号不应受这些术语的限制。这些术语主要是用以区分一元件与另一元件，或者一信号与另一信号。另外，本文中所使用的术语“或”，应视实际情况可能包含相关联的列出项目中的任一个或者多个的组合。
请参阅图3，图3是本发明实施例所提供的时脉闸控单元的电路示意图。时脉闸控单元30包括选择器301、第一闩锁器302、或闸303、第一及闸304、第二及闸305与第二闩锁器306。选择器301具有第一输入端与第二输入端分别接收时脉致能信号EN与扫描输入信号TEST_SI、选择端接收测试致能信号TEST_SE，以及输出端用来输出时脉致能信号EN或扫描输入信号TEST_SI。在本实施例中，选择器301可较佳是以2选1数据多工器(Multiplexer，MUX)来实现，但本发明不以此为限制。因此，当选择器301的选择端收到测试致能信号TEST_SE为低位准(0)时，选择器301则选择第一输入端(0)所收到的时脉致能信号EN作为其输出端的输出。相反地，当选择器301的选择端收到测试致能信号TEST_SE为高位准(1)时，选择器301则选择第二输入端(1)所收到的扫描输入信号TEST_SI作为其输出端的输出。总而言之，选择器301是根据测试致能信号TEST_SE来选择时脉致能信号EN或扫描输入信号TEST_SI作为其输出端的输出。
第一闩锁器302具有时脉输入端LG接收第一时脉信号CLK经反相后的第二时脉信号(图未绘示，但本实施例可将第二时脉信号标记为CLKB)、资料输入端LD耦接选择器301的输出端，以及资料输出端LQ用来输出闩锁信号QS。也就是说，当第一闩锁器302的时脉输入端LG收到第二时脉信号CLKB为高位准(1)，即第一时脉信号CLK为低位准(0)时，第一闩锁器302就可直接将资料输入端LD所收到的时脉致能信号EN或扫描输入信号TEST_SI作为闩锁信号QS输出。另外，当第一闩锁器302的时脉输入端LG收到第二时脉信号CLKB为低位准(0)，即第一时脉信号CLK为高位准(1)时，第一闩锁器302的资料输出端LQ则输出为保持前一位准的闩锁信号QS。由于闩锁器的运作原理已为本技术领域中具有通常知识者所习知，因此有关第一闩锁器302的细节于此就不再多加赘述。
或闸303具有第一输入端、第二输入端与第三输入端分别接收测试旁通信号TEST_BYPASS、测试致能信号TEST_SE与闩锁信号QS，以及输出端用来输出测试旁通信号TEST_BYPASS、测试致能信号TEST_SE与闩锁信号QS所经逻辑或后的运算结果。第一及闸304则具有第一输入端耦接或闸303的输出端、第二输入端接收第一时脉信号CLK，以及输出端用来输出闸控时脉信号GCLK。因此，根据以上内容的教示，本技术领域中具有通常知识者应可理解到，在测试致能信号TEST_SE为低位准(0)时，时脉闸控单元30就可只需利用选择器301、第一闩锁器302、或闸303与第一及闸304来进行时脉闸控的功能模式。举例来说，可请一并参阅图4，图4是图3的时脉闸控单元30用于功能模式下的时序图。
如图4所示，在功能模式下，测试致能信号TEST_SE被固定在低位准(0)，并在第一闩锁器302的时脉输入端LG收到第二时脉信号CLKB为高位准(1)，即第一时脉信号CLK为低位准(0)的情况下，当第一闩锁器302的资料输入端LD收到时脉致能信号EN为高位准(1)时，第一闩锁器302就可直接将高位准(1)的时脉致能信号EN作为闩锁信号QS输出至或闸303。同时地，因为或闸303至少收到一个为高位准(1)的输入信号，所以或闸303的输出端就输出为高位准(1)的运算结果至第一及闸304，使得第一及闸304就能直接将第一时脉信号CLK作为闸控时脉信号GCLK输出。另外，当时脉致能信号EN为低位准(0)时，时脉闸控单元30也就中止输出闸控时脉信号GCLK。由于时脉闸控的运作原理已为本技术领域中具有通常知识者所习知，因此有关上述细节于此就不再多加赘述。
另一方面，请参阅回图3，第二及闸305具有第一输入端与第二输入端分别接收第一时脉信号CLK与测试模式信号TEST_MODE，以及输出端用来输出第一时脉信号CLK与测试模式信号TEST_MODE所经逻辑与后的运算结果。第二闩锁器306则具有时脉输入端LG耦接第二及闸305的输出端、资料输入端LD耦接第一闩锁器302的资料输出端LQ，以及资料输出端LQ用来输出扫描输出信号TEST_SO。类似地，当第二闩锁器306的时脉输入端LG收到第二及闸305的输出为高位准(1)，即第一时脉信号CLK与测试模式信号TEST_MODE皆为高位准(1)时，第二闩锁器306就可直接将资料输入端LD所收到的第一闩锁器302的闩锁信号QS作为扫描输出信号TEST_SO输出。另外，当第二闩锁器306的时脉输入端LG收到第二及闸305的输出为低位准(0)，即第一时脉信号CLK与测试模式信号TEST_MODE的至少一者为低位准(0)时，第二闩锁器306的资料输出端LQ则输出为保持前一位准的扫描输出信号TEST_SO。
也就是说，第一闩锁器302和第二闩锁器306可作为主(Master)闩锁器和从属(Slave)闩锁器，使得第一闩锁器302和第二闩锁器306组构成一正反器。因此，在这样的电路设计架构下，该正反器也就能利用第一时脉信号CLK的正/负缘来储存输入端的值。相对地，时脉闸控单元30所内含选择器301就是为了可选择使正反器储存不同输入端的值。另外，由于扫描输出信号TEST_SO可被用来检测第一闩锁器302的故障，所以该正反器更可作为一扫描正反器(Scan Flip-Flop)，或者是说时脉闸控单元30更包含扫描正反器的功能，使得时脉闸控单元30将能直接被串在图2的扫描链1上。由于正反器或扫描正反器的运作原理已为本技术领域中具有通常知识者所习知，因此有关其细节于此就不再多加赘述。
另外，在测试模式信号TEST_MODE被固定在高位准(1)时，第二及闸305就能直接将第一时脉信号CLK输出至第二闩锁器306的时脉输入端LG。然而，由于在非扫描测试模式(例如，时脉闸控的功能模式)下却不需用到扫描输出信号TEST_SO，所以这时候测试模式信号TEST_MODE将可被固定在低位准(0)，使得第二及闸305中止输出第一时脉信号CLK至第二闩锁器306，或者是说强制关掉没有用到的储存单元(即第二闩锁器306)，以达到省电的效果。总而言之，不同于测试旁通信号TEST_BYPASS，本实施例是多设计一独立信号(即测试模式信号TEST_MODE)来控制第二及闸305是否输出第一时脉信号CLK。至于这么做的好处也是在扫描测试模式下，本实施例可直接控制测试旁通信号TEST_BYPASS，例如将测试旁通信号TEST_BYPASS直接接上测试机台的控制端。然而，有关测试旁通信号TEST_BYPASS的细节将在下文中借由其它段落做说明，故于此就先不再多加赘述。
然后，为了更进一步说明有关时脉闸控单元30用于扫描测试模式下的运作流程，请一并参阅图5A和图5B，图5A是图3的时脉闸控单元30用于扫描测试模式下，但测试旁通信号TEST_BYPASS被固定在低位准(0)的时序图，而图5B是图3的时脉闸控单元30用于扫描测试模式下，但测试旁通信号TEST_BYPASS被固定在高位准(1)的时序图。
如图5A所示，在扫描测试模式下，测试模式信号TEST_MODE被固定在高位准(1)，使得第二及闸305直接将第一时脉信号CLK输出至第二闩锁器306的时脉输入端LG。另外，扫描测试模式可分为扫描移位(Scan Shift)期间和扫描撷取(Scan Capture)期间。在扫描移位期间，测试致能信号TEST_SE被固定在高位准(1)，并当选择器301的选择端收到测试致能信号TEST_SE为高位准(1)时，选择器301则选择扫描输入信号TEST_SI作为其输出端的输出，而这时候时脉闸控单元30将不受时脉致能信号EN的影响。因此，这时候的时脉致能信号EN可用以斜线框区域来表示其波形，并当第一时脉信号CLK为低位准(0)时，第一闩锁器302直接将扫描输入信号TEST_SI作为闩锁信号QS输出，而当第一时脉信号CLK为高位准(1)时，第一闩锁器302则输出为保持前一位准的闩锁信号QS。
同时地，当第一时脉信号CLK为高位准(1)时，第二闩锁器306直接将闩锁信号QS作为扫描输出信号TEST_SO输出，而当第一时脉信号CLK为低位准(0)时，第二闩锁器306则输出为保持前一位准的扫描输出信号TEST_SO。然而，因为这时候的或闸303至少收到一个为高位准(1)的输入信号(即测试致能信号TEST_SE)，所以第一及闸304直接将第一时脉信号CLK作为闸控时脉信号GCLK输出。
接著，在扫描撷取期间，测试致能信号TEST_SE被固定在低位准(0)，并当选择器301的选择端收到测试致能信号TEST_SE为低位准(0)时，选择器301则改选择时脉致能信号EN作为其输出端的输出，而这时候时脉闸控单元30将不受扫描输入信号TEST_SI的影响。因此，这时候的扫描输入信号TEST_SI可用以斜线框区域来表示其波形，并当第一时脉信号CLK为低位准(0)时，第一闩锁器302直接将低位准(0)的时脉致能信号EN作为闩锁信号QS输出，而当第一时脉信号CLK为高位准(1)时，第一闩锁器302则输出为保持前一位准的闩锁信号QS。
同时地，当第一时脉信号CLK为高位准(1)时，第二闩锁器306直接将闩锁信号QS作为扫描输出信号TEST_SO输出，而当第一时脉信号CLK为低位准(0)时，第二闩锁器306则输出为保持前一位准的扫描输出信号TEST_SO。然而，因为这时候的或闸303没有收到任何一个为高位准(1)的输入信号，所以第一及闸304中止输出闸控时脉信号GCLK。由于后续细节已如同前述内容所述，故于此就不再多加赘述。总而言之，在扫描移位期间，测试致能信号TEST_SE将可被固定在高位准(1)，使得第一及闸304直接将第一时脉信号CLK作为闸控时脉信号GCLK输出。
另一方面，相较于图5A的扫描撷取期间，在图5B的扫描撷取期间，由于测试旁通信号TEST_BYPASS被固定在高位准(1)，所以这时候的或闸303至少收到一个为高位准(1)的输入信号，使得第一及闸304直接将第一时脉信号CLK作为闸控时脉信号GCLK输出。也就是说，不同于现有技术，本实施例可设计两独立信号(即测试致能信号TEST_SE和测试旁通信号TEST_BYPASS)来分别在扫描移位期间和扫描撷取期间强制导通第一及闸304输出第一时脉信号CLK作为闸控时脉信号GCLK。
或者是说，不同于测试模式信号TEST_MODE，本实施例是多设计一独立信号(即测试旁通信号TEST_BYPASS)来在扫描撷取期间强制导通第一及闸304输出第一时脉信号CLK。如前所述，这么做的好处是在扫描测试模式下，本实施例可直接控制测试旁通信号TEST_BYPASS，例如将测试旁通信号TEST_BYPASS直接接上测试机台的控制端。这样一来，当测试旁通信号TEST_BYPASS被控制为高位准(1)时，时脉闸控单元30就能强制将第一时脉信号CLK作为闸控时脉信号GCLK输出，以保证扫描链上所连到第一及闸304的正反器都能因收到时脉信号而正常进行描测测试。
相对地，如果没有测试旁通信号TEST_BYPASS，时脉闸控单元30就必须用扫描样本，将控制值透过扫描输入信号TEST_SI输入至第一闩锁器302，这样才能强制将第一时脉信号CLK作为闸控时脉信号GCLK输出，但这么做也等于额外增加了「输出闸控时脉信号GCLK」的扫描样本，即导致扫描样本增加。另外，不仅仅有测试旁通信号TEST_BYPASS外，本实施例还多利用另一独立信号(即测试致能信号TEST_SE)来在扫描移位期间强制导通第一及闸304输出第一时脉信号CLK，以保证扫描移位期间时脉信号不会被停掉，避免扫描移位期间因没有时脉信号而导致扫描样本无法正常输入。由于图5B的其它区间细节已如同前述内容所述，故于此就不再多加赘述。
综上所述，本发明实施例提供一种适用于扫描链的时脉闸控单元，包括两闩锁器可配置为正反器，以利用第一时脉信号的正/负缘来储存输入端的值，而且还包括选择器可选择使正反器储存不同输入端的值。另外，在非扫描测试模式下，所述时脉闸控单元可透过一独立信号来强制关掉没有用的闩锁器，以达到省电的效果，并在扫描测试模式的扫描移位期间和扫描撷取期间，所述时脉闸控单元更分别透过两独立信号来强制输出第一时脉信号作为闸控时脉信号。
以上所提供的内容仅为本发明的优选可行实施例，并非因此局限本发明的申请专利范围，所以凡是运用本发明说明书及图式内容所做的等效技术变化，均包含于本发明的申请专利范围内。
【符号说明】
1:扫描链
10,30:时脉闸控单元
12:正反器
14:组合逻辑电路
301:选择器
101,303:或闸
102,302,306:闩锁器
LD,D:资料输入端
LQ,Q:资料输出端
LG,CK:时脉输入端
103,304,305:及闸
TEST_BYPASS:测试旁通信号
EN:时脉致能信号
TEST_SI:扫描输入信号
TEST_SE:测试致能信号
CLK:第一时脉信号
GCLK:闸控时脉信号
QS:闩锁信号
TEST_MODE:测试模式信号
TEST_SO:扫描输出信号

Claims (7)

1.一种时脉闸控单元，包括：
一选择器，具有一第一输入端与一第二输入端分别接收一时脉致能信号与一扫描输入信号、一选择端接收一测试致能信号，以及一输出端用来输出该时脉致能信号或该扫描输入信号，其中该选择器是根据该扫描致能信号来选择该时脉致能信号或该扫描输入信号作为该输出端的输出；
一第一闩锁器，具有一时脉输入端接收一第一时脉信号经反相后的一第二时脉信号、一资料输入端耦接该选择器的该输出端，以及一资料输出端用来输出一闩锁信号；
一或闸，具有一第一输入端、一第二输入端与一第三输入端分别接收一测试旁通信号、该测试致能信号与该闩锁信号，以及一输出端用来输出该测试旁通信号、该测试致能信号与该闩锁信号所经逻辑或后的运算结果；以及
一第一及闸，具有一第一输入端耦接该或闸的该输出端、一第二输入端接收该第一时脉信号，以及一输出端用来输出一闸控时脉信号。
2.根据权利要求1所述的时脉闸控单元，更包括：
一第二及闸，具有一第一输入端与一第二输入端分别接收该第一时脉信号与一测试模式信号，以及一输出端用来输出该第一时脉信号与该测试模式信号所经逻辑与后的运算结果。
3.根据权利要求2所述的时脉闸控单元，更包括：
一第二闩锁器，具有一时脉输入端耦接该第二及闸的该输出端、一资料输入端耦接该第一闩锁器的该资料输出端，以及一资料输出端用来输出一扫描输出信号。
4.根据权利要求3所述的时脉闸控单元，其中该第一闩锁器和该第二闩锁器作为一主闩锁器和一从属闩锁器，使得该第一闩锁器和该第二闩锁器组构成一正反器。
5.根据权利要求4所述的时脉闸控单元，其中该正反器更作为一扫描正反器，使得该时脉闸控单元能直接被串在一扫描链上。
6.根据权利要求5所述的时脉闸控单元，其中在一扫描测试模式下，该测试模式信号被固定在高位准，使得该第二及闸直接将该第一时脉信号输出至该第二闩锁器的该时脉输入端，而在一非扫描测试模式下，该测试模式信号被固定在低位准，使得该第二及闸中止输出该第一时脉信号至该第二闩锁器的该时脉输入端。
7.根据权利要求6所述的时脉闸控单元，其中在该扫描测试模式的一扫描移位期间，该测试致能信号被固定在高位准，使得该第一及闸直接将该第一时脉信号作为该闸控时脉信号输出，而在该扫描测试模式的一扫描撷取期间，该测试旁通信号被固定在高位准，使得该第一及闸直接将该第一时脉信号作为该闸控时脉信号输出。
CN202010269773.5A 2020-04-08 2020-04-08 时脉闸控单元 Active CN113497606B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010269773.5A CN113497606B (zh) 2020-04-08 2020-04-08 时脉闸控单元

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010269773.5A CN113497606B (zh) 2020-04-08 2020-04-08 时脉闸控单元

Publications (2)

Publication Number Publication Date
CN113497606A true CN113497606A (zh) 2021-10-12
CN113497606B CN113497606B (zh) 2024-02-23

Family

ID=77995722

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010269773.5A Active CN113497606B (zh) 2020-04-08 2020-04-08 时脉闸控单元

Country Status (1)

Country Link
CN (1) CN113497606B (zh)

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050034038A1 (en) * 2003-08-07 2005-02-10 Alessandro Paglieri Scan capture frequency modulator
US20070075738A1 (en) * 2005-08-19 2007-04-05 Kabushiki Kaisha Toshiba Semiconductor integrated circuit device
US20080115025A1 (en) * 2006-10-18 2008-05-15 Arm Limited Circuit and method operable in functional and diagnostic modes
US20080282122A1 (en) * 2007-05-09 2008-11-13 Amar Guettaf Single scan clock in a multi-clock domain
US20100033229A1 (en) * 2008-08-11 2010-02-11 Nec Electronics Corporation Clock gating circuit
US20130219238A1 (en) * 2012-02-21 2013-08-22 Lsi Corporation Integrated circuit having clock gating circuitry responsive to scan shift control signal
US20130254609A1 (en) * 2012-03-22 2013-09-26 Renesas Electronics Corporation Scan test circuit, test pattern generation control circuit, and scan test control method
US20140040688A1 (en) * 2012-08-06 2014-02-06 Wanggen Zhang Low power scan flip-flop cell
US8788895B2 (en) * 2010-04-08 2014-07-22 Stmicroelectronics S.R.L. Testing system for integrated circuits including components for receiving clock signals corresponding to different clock domains
US20160004273A1 (en) * 2014-07-02 2016-01-07 Realtek Semiconductor Corporation Clock generator, communication device and sequential clock gating circuit
US20170033775A1 (en) * 2015-07-27 2017-02-02 Qualcomm Incorporated Clock gating using a delay circuit
US20180059178A1 (en) * 2016-08-29 2018-03-01 Nxp Usa, Inc. Integrated circuit with low power scan system
US20180067515A1 (en) * 2016-09-02 2018-03-08 Qualcomm Incorporated Segregated test mode clock gating circuits in a clock distribution network of a circuit for controlling power consumption during testing

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050034038A1 (en) * 2003-08-07 2005-02-10 Alessandro Paglieri Scan capture frequency modulator
US20070075738A1 (en) * 2005-08-19 2007-04-05 Kabushiki Kaisha Toshiba Semiconductor integrated circuit device
US20080115025A1 (en) * 2006-10-18 2008-05-15 Arm Limited Circuit and method operable in functional and diagnostic modes
US20080282122A1 (en) * 2007-05-09 2008-11-13 Amar Guettaf Single scan clock in a multi-clock domain
US20100033229A1 (en) * 2008-08-11 2010-02-11 Nec Electronics Corporation Clock gating circuit
US8788895B2 (en) * 2010-04-08 2014-07-22 Stmicroelectronics S.R.L. Testing system for integrated circuits including components for receiving clock signals corresponding to different clock domains
US20130219238A1 (en) * 2012-02-21 2013-08-22 Lsi Corporation Integrated circuit having clock gating circuitry responsive to scan shift control signal
US20130254609A1 (en) * 2012-03-22 2013-09-26 Renesas Electronics Corporation Scan test circuit, test pattern generation control circuit, and scan test control method
US20140040688A1 (en) * 2012-08-06 2014-02-06 Wanggen Zhang Low power scan flip-flop cell
US20160004273A1 (en) * 2014-07-02 2016-01-07 Realtek Semiconductor Corporation Clock generator, communication device and sequential clock gating circuit
US20170033775A1 (en) * 2015-07-27 2017-02-02 Qualcomm Incorporated Clock gating using a delay circuit
US20180059178A1 (en) * 2016-08-29 2018-03-01 Nxp Usa, Inc. Integrated circuit with low power scan system
US20180067515A1 (en) * 2016-09-02 2018-03-08 Qualcomm Incorporated Segregated test mode clock gating circuits in a clock distribution network of a circuit for controlling power consumption during testing

Also Published As

Publication number Publication date
CN113497606B (zh) 2024-02-23

Similar Documents

Publication Publication Date Title
US5463338A (en) Dual latch clocked LSSD and method
USRE41496E1 (en) Boundary-scan input circuit for a reset pin
US10931264B2 (en) Low-power flip flop circuit
JP4422427B2 (ja) 単一チップシステム及びこのシステムのテスト／デバッグ方法
US7543207B2 (en) Full scan solution for latched-based design
US20080005634A1 (en) Scan chain circuitry that enables scan testing at functional clock speed
CN107202953B (zh) 在运行时间期间支持逻辑自测试模式引入的扫描链电路
EP1233277A2 (en) Memory designs for IC terminals
US8055965B2 (en) Semiconductor integrated circuit and method of testing the same
US5574731A (en) Set/reset scan flip-flops
US6055659A (en) Boundary scan with latching output buffer and weak input buffer
EP1971871B1 (en) Reduced pin count scan chain implementation
JPH06160477A (ja) 論理回路
JPH07202645A (ja) 非同期スキャン設計の技術および方法
US11307251B1 (en) Circuit and testing circuit thereof
US7484149B2 (en) Negative edge flip-flops for muxscan and edge clock compatible LSSD
US7237164B1 (en) Area optimized edge-triggered flip-flop for high-speed memory dominated design
US8832510B2 (en) Circuit to reduce peak power during transition fault testing of integrated circuit
US7262648B2 (en) Two-latch clocked-LSSD flip-flop
TWI730707B (zh) 時脈閘控單元
CN113497606A (zh) 时脉闸控单元
US7761760B2 (en) Integrated circuit and a method for designing a boundary scan super-cell
US6381720B1 (en) Test circuit and method for system logic
KR960038622A (ko) 인터래이스드 스캔을 이용한 메모리와의 시리얼 인터페이스
JP2003121497A (ja) 論理回路テスト用スキャンパス回路及びこれを備えた集積回路装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant