CN115639463A - 一种基于边界扫描jtag测试系统 - Google Patents

Abstract

本发明公开了一种基于边界扫描的JTAG测试系统，包括：边界扫描测试控制器，包括：FPGA和外围芯片；所述外围芯片用于提供通信接口；所述FPGA包括：系统级芯片和JTAG控制模块；所述JTAG控制模块，其用于JTAG路由及JTAG信号输入输出控制；所述系统级芯片，其自所述通信接口接收边界扫描测试向量，其用于加载全部被测模块的边界扫描测试向量，在被测模块执行边界扫描测试后，回收边界扫描测试响应数据并通过所述通信接口传输数据进行故障诊断；执行测试时，边界扫描测试控制器通过TAP板连接被测模块。本发明能基于边界扫描能快速实现多用例在线测试和故障诊断，提高测试效率。

Description

一种基于边界扫描JTAG测试系统

技术领域

本发明属于集成电路领域，特别是涉及一种基于边界扫描JTAG测试系统。

背景技术

随着集成电路的技术进步，集成度不断提高，I/O引脚数量急剧增加，导致芯片的测试变得更加复杂，测试成本不断增高，因此，降低测试问题就变得更为迫切。

JTAG是一种国际标准测试协议主要用于芯片测试。JTAG的工作原理可以归结为：在器件内部定义一个TAP(Test Access Port，测试访问口)，通过专用的JTAG测试工具对内部节点进行测试和调试。边界扫描测试技术是建立在IEEE1149.1标准上的一种测试结构和测试技术，已成为复杂数字电路测试和诊断的主要手段。

FPGA(Field Programmable Gate Array)是在PAL(可编程阵列逻辑)、GAL(通用阵列逻辑)等可编程器件的基础上进一步发展的产物。它是作为专用集成电路(ASIC)领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点

系统级芯片SoC(System on Chip)，也有称片上系统，意指它是一个产品，是一个有专用目标的集成电路，其中包含完整系统并有嵌入软件的全部内容。同时它又是一种技术，用以实现从确定系统功能开始，到软/硬件划分，并完成设计的整个过程。

针对集成电路的高速发展，由测试人员根据已经设计或研制完毕的电路来制定测试方案，这一传统的做法已经不适应实际生产的要求。亟需一种能够具有广泛适用性，且能快速实现多用例测试的测试系统。

发明内容

在发明内容部分中引入了一系列简化形式的概念,该简化形式的概念均为本领域现有技术简化，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。

本发明要解决的技术问题是提供一种基于边界扫描能快速实现多用例在线测试和故障诊断的JTAG测试系统。本发明所述多用例测试是指对多个被测试模块同时或分别进行相同或不同用例的测试。

为解决上述技术问题，本发明提供一种基于边界扫描的JTAG测试系统，包括：

边界扫描测试控制器，包括：FPGA和外围芯片；

所述外围芯片用于提供通信接口；

所述FPGA包括：系统级芯片(SOC)和JTAG控制模块；

所述JTAG控制模块，其用于JTAG路由及JTAG信号输入输出控制；

所述系统级芯片(SOC)，其自所述通信接口接收边界扫描测试向量，其用于加载全部被测模块的边界扫描测试向量，其通过JTAG总线访问被测模块，在被测模块执行边界扫描测试后，回收边界扫描测试响应数据并通过所述通信接口传输数据进行故障诊断；

其中，执行测试时，边界扫描测试控制器通过TAP板连接被测模块。

需要说明的是，所述被测模块包括JTAG路由芯片和需进行边界扫描测试的系统功能电路，所述被测模块通过JTAG总线接收边界扫描测试向量，执行对系统功能电路的边界扫描测试。

可选择的，进一步改进所述的基于边界扫描的JTAG测试系统，所述外围芯片能提供通信接口包括：太网接口和USB接口；

可选择的，进一步改进所述的基于边界扫描的JTAG测试系统，所述系统级芯片(SOC) 通过以太网接口接收边界扫描测试向量，通过TAP板上的JTAG总线访问被测模块，回收边界扫描测试响应数据并通过以太网接口传输数据进行故障诊断。

可选择的，进一步改进所述的基于边界扫描的JTAG测试系统，所述边界扫描测试控制器根据回收的边界扫描测试响应数据，完成边界扫描测试数据采集和存储，启动故障诊断程序完成故障诊断。

可选择的，进一步改进所述的基于边界扫描的JTAG测试系统，所述外围芯片具有存储单元，嵌入式边界扫描测试程序存储于所述存储单元中，所述系统级芯片(SOC)从所述存储单元中加载嵌入式边界扫描测试程序。

可选择的，进一步改进所述的基于边界扫描的JTAG测试系统，所述存储单元，是FLASH 芯片。

可选择的，进一步改进所述的基于边界扫描的JTAG测试系统，所述边界扫描测试控制器在完成边界扫描测试数据采集后还将响应数据通过以太网口上传。

参考图1所示，执行测试时，边界扫描测试控制器与TAP板通过HDMI互连，TAP 板与被测模块芯片通过JTAG总线互连，嵌入式边界扫描测试程序存储于所述存储单元，系统级芯片(SOC)从所述存储单元中加载嵌入式边界扫描测试程序，系统级芯片(SOC) 从以太网接口接收边界扫描测试向量并加载全部被测模块的边界扫描测试向量，系统级芯片(SOC)通过JTAG总线访问被测模块，在被测模块执行边界扫描测试后，回收边界扫描测试响应数据并通过以太网传输数据进行故障诊断。

本发明存储单元中能存储多种嵌入式边界扫描测试程序，能对多个被测试模块同时或分别进行相同或不同用例的测试，具有广泛适用性，且能显著提高测试效率。

附图说明

图1是本发明实施例边界扫描测试控制器的数字电路模块功能框图。

图2是本发明实施例边界扫描测试控制器的FPGA内部JTAG控制逻辑功能框图。

具体实施方式

以下通过特定的具体实施例说明本发明的实施方式，本领域技术人员可由本说明书所公开的内容充分地了解本发明的其他优点与技术效果。本发明还可以通过不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点加以应用，在没有背离发明总的设计思路下进行各种修饰或改变。需说明的是，在不冲突的情况下，以下实施例及实施例中的特征可以相互组合。本发明下述示例性实施例可以多种不同的形式来实施，并且不应当被解释为只限于这里所阐述的具体实施例。应当理解的是，提供这些实施例是为了使得本发明的公开彻底且完整，并且将这些示例性具体实施例的技术方案充分传达给本领域技术人员。

第一实施例；

参考图1所示，本发明提供一种基于边界扫描的JTAG测试系统，包括：

边界扫描测试控制器，包括：FPGA和外围芯片；

所述外围芯片用于提供通信接口；

所述FPGA包括：系统级芯片(SOC)和JTAG控制模块；

所述JTAG控制模块，其用于JTAG路由及JTAG信号输入输出控制；

所述系统级芯片(SOC)，其自所述通信接口接收边界扫描测试向量，其用于加载全部被测模块的边界扫描测试向量，在被测模块执行边界扫描测试后，回收边界扫描测试响应数据并通过所述通信接口传输数据进行故障诊断；

其中，执行测试时，边界扫描测试控制器通过TAP板连接被测模块。

第二实施例；

基于上述第一实施例提供的基于边界扫描的JTAG测试系统，以对PCB电路板进行边界扫描描测试和故障诊断为例，进一步说明本发明如下：

边界扫描测试控制器，是本发明的基于边界扫描测试系统的核心模块，用于实现对各个JTAG接口的控制和管理功能，从而实现边界扫描在线测试。TAP1～TAP 6设置有JTAG总线，JTAG总线通信由嵌入式边界扫描测试控制器控制，实现嵌入式边界扫描测试控制器与所有被测模块电路的JTAG总线信号互连。

本实施例中外围芯片包括：FLASH、存储器、PHY芯片等，能提供通信接口包括：太网接口和USB接口；

FPGA是嵌入式边界扫描控制器的核心部件，通过运行嵌入式边界扫描测试程序，完成边界扫描测试通道选择、边界扫描测试向量发送和测试响应数据采集、测试结果存储控制等操作。FLASH用于固化嵌入式边界扫描测试程序的存储；存储器用于测试数据和临时数据的存取；通过PHY芯片设计与上位机通讯的以太网接口，用于本实施例的实现边界扫描测试的嵌入式系统与上位机通讯。

FPGA内部采用SOC+FPGA控制逻辑模块架构。SOC是用于嵌入式边界扫描测试控制和管理的中央处理器，采用LINUX操作系统，从FLASH加载嵌入式边界扫描测试程序后运行该程序，完成边界扫描测试向量发送、测试结果存储控制、响应数据接收等操作。FPGA 用于边界扫描JTAG的逻辑控制以及JTAG信号的输入输出。

SOC接收来自上位机网口的边界扫描测试命令，并完成解析。SOC根据解析的边界扫描测试命令完成本实施例的实现边界扫描测试的嵌入式系统中相关的硬件初始化设置(包括JTAG路由初始化、测试速率的选择等)数据以及边界扫描测试向量发送，同时控制JTAG 控制逻辑模块完成测试响应数据的回收，对回收的边界扫描测试响应数据通过上位机网口选择测试响应数据，进行故障分析和定位。

JTAG控制逻辑模块用于实现五个JTAG信号(TDI、TDO、TMS、TCK、TRST/)输入输出控制，如图2所示。JTAG控制逻辑模块连接TAP1～6板，能够通过TAP1～6板上的JTAG总线为各被测模块提供JTAG测试接口，完成边界扫描测试向量发送和边界扫描测试响应数据采集。即，JTAG控制逻辑模块将FPGA内部SOC中解析和生成的边界扫描测试相关数据

写入内部发送FIFO，在测试时钟CLK_O的控制下，通过TDI串行发送测试向量数据，通过TMS串行发送测试控制数据，通过TCK串行发送测试时钟数据，通过TRST/信号发送复位控制信号，并且通过TDO端对串行输入的边界扫描测试响应数据进行采集，经过内部接收FIFO送给SOC处理。JTAG控制逻辑模块支持的测试速率可配置，可选0.25MHz-25MHz，以适应不同被测模块的测试速率需求。

TAP_SWITCH用来选择哪路TAP口发送测试向量、接收响应数据，被选中的TAP板上连接的JTAG总线执行边界扫描测试。

除非另有定义，否则这里所使用的全部术语(包括技术术语和科学术语)都具有与本发明所属领域的普通技术人员通常理解的意思相同的意思。还将理解的是，除非这里明确定义，否则诸如在通用字典中定义的术语这类术语应当被解释为具有与它们在相关领域语境中的意思相一致的意思，而不以理想的或过于正式的含义加以解释。

Claims (7)

1.一种基于边界扫描的JTAG测试系统，其特征在于，包括：

边界扫描测试控制器，包括：FPGA和外围芯片；

所述外围芯片用于提供通信接口；

所述FPGA包括：系统级芯片(SOC)和JTAG控制模块；

所述JTAG控制模块，其用于JTAG路由及JTAG信号输入输出控制；

所述系统级芯片(SOC)，其自所述通信接口接收边界扫描测试向量，其用于加载全部被测模块的边界扫描测试向量，在被测模块执行边界扫描测试后，回收边界扫描测试响应数据并通过所述通信接口传输数据进行故障诊断；

其中，执行测试时，边界扫描测试控制器通过TAP板连接被测模块。

2.根据权利要求1所述的基于边界扫描的JTAG测试系统，其特征在于：所述外围芯片提供通信接口包括：太网接口和USB接口。

3.根据权利要求2所述的基于边界扫描的JTAG测试系统，其特征在于：

所述系统级芯片(SOC)通过以太网接口接收边界扫描测试向量，通过TAP板上的JTAG总线访问被测模块，回收边界扫描测试响应数据并通过以太网接口传输数据进行故障诊断。

4.根据权利要求1所述的基于边界扫描的JTAG测试系统，其特征在于：所述边界扫描测试控制器根据回收的边界扫描测试响应数据，完成边界扫描测试数据采集和存储，启动故障诊断程序完成故障诊断。

5.根据权利要求1所述的基于边界扫描的JTAG测试系统，其特征在于，所述外围芯片具有存储单元，嵌入式边界扫描测试程序存储于所述存储单元中，所述系统级芯片(SOC)从所述存储单元中加载嵌入式边界扫描测试程序。

6.根据权利要求5所述的基于边界扫描的JTAG测试系统，其特征在于，所述存储单元，是FLASH芯片。

7.根据权利要求4所述的基于边界扫描的JTAG测试系统，其特征在于：所述边界扫描测试控制器在完成边界扫描测试数据采集后还将响应数据通过以太网口上传。

Images