CN109164378B - 一种边界扫描测试链路的设计及测试方法 - Google Patents

一种边界扫描测试链路的设计及测试方法 Download PDF

Info

Publication number
CN109164378B
CN109164378B CN201811273121.8A CN201811273121A CN109164378B CN 109164378 B CN109164378 B CN 109164378B CN 201811273121 A CN201811273121 A CN 201811273121A CN 109164378 B CN109164378 B CN 109164378B
Authority
CN
China
Prior art keywords
test
boundary scan
fault
functional module
link
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811273121.8A
Other languages
English (en)
Other versions
CN109164378A (zh
Inventor
刘震
昌磊
杨成林
黄建国
周秀云
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Electronic Science and Technology of China
Original Assignee
University of Electronic Science and Technology of China
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Electronic Science and Technology of China filed Critical University of Electronic Science and Technology of China
Priority to CN201811273121.8A priority Critical patent/CN109164378B/zh
Publication of CN109164378A publication Critical patent/CN109164378A/zh
Application granted granted Critical
Publication of CN109164378B publication Critical patent/CN109164378B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318583—Design for test

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

本发明公开了一种边界扫描测试链路的设计及测试方法，先将设计的边界扫描测试链路添加到被测电路板，再将被测电路板中引脚利用率低的数字芯片按照实现功能划分为不同的功能模块，并采用边界扫描测试链路连接方式连接，形成完整的边界扫描测试总链路，最后对边界扫描测试总链路进行分级测试，找出具体的故障类型和故障位置，并进行结果展示。

Description

一种边界扫描测试链路的设计及测试方法
技术领域
本发明属于电子电路故障测试技术领域，更为具体地讲，涉及一种边界扫描测试链路的设计及测试方法。
背景技术
1990年2月联合测试行动组(Joint Test Action Croup,JTAG)与IEEE委员会合作提出了IEEE 1149.1-1990标准。经过多年的完善增补，最终形成了IEEE 1149.1-2001标准。标准定义的测试技术为边界扫描测试技术。
边界扫描测试技术是为了解决VLSI(Very Large Scale Integration)等新型电子器件的测试问题而提出的。该技术可以在传统测试技术对大规模集成电路无法进行故障检测从而达不到测试要求的情况下，通过对电路板上芯片引脚数据的读取达到对电路板故障的判断和定位。它不仅可以对单个芯片进行检测，还可以对芯片之间的互连进行故障检测。由于使用了边界扫描测试技术，在相同的测试条件下，复杂数字电路板的测试时间比一般的测试技术所花的时间快了至少10倍。
在如今飞速发展的集成电路时代，电路板上包含的集成IC越来越多，越来越密集。针对大型复杂的数字电路板，传统边界扫描测试链路设计方法使边界扫描测试所需要的测试向量变得非常多，这样使测试效率无法提高。
如今的边界扫描测试技术已经运用的很成熟，特别是在国外，经过查阅文献和专利检索，发现在边界扫描测试的研究中，测试链路的研究比较少，只有类似于手动切换测试链路或者通过复杂大量的编程来实现自动切换测试链路的方法。实现起来不够理想。本发明通过对电路板上各种芯片的分类研究，通过将不同芯片的接口和功能等进行分组，在三种基本连接方式的基础上，提出“分组法”的测试链路设计方法，在实现边界扫描测试的基础上，减少了测试向量个数，提高测试速度、测试故障覆盖率和检测率。
发明内容
本发明的目的在于克服现有技术的不足，提供一种边界扫描测试链路的设计及测试方法，通过对现有的测试链路进行优化，来提高现有边界扫描的测试速度，减少测试向量长度，从而提高测试效率，且提高了故障覆盖率和故障检测率。
为实现上述发明目的，本发明一种边界扫描测试链路的设计及测试方法，其特征在于，包括以下步骤：
(1)、设计边界扫描测试链路并添加到被测电路板上
(1.1)、将被测电路板中引脚利用率低的数字芯片按照实现功能划分为不同的功能模块Mx，在每个功能模块Mx的内部采用边界扫描测试链路连接方式连接；
(1.2)、将单个的IC芯片与功能模块Mx之间通过将单个的IC芯片与功能模块Mx之间通过并、串混合的边界扫描测试链路连接方式连接，形成完整的边界扫描测试总链路；
(2)、对边界扫描测试总链路进行第一级测试
(2.1)、使用外接的JTAG控制器将边界扫描测试向量注入到边界扫描测试总链路中，边界扫描测试向量扫描每个IC芯片的全部引脚，再等待测试响应并接收测试响应向量，然后通过对理想响应向量和接收到的测试响应向量进行分析对比，找出具体某个IC芯片或某个功能模块Mx出现互联故障；
(2.2)、判断找出的功能模块Mx是否故障：根据功能模块Mx与IC芯片具有互联关系，通过带有BS单元的IC芯片在capture状态下捕获找出的功能模块Mx引脚上的值，然后在shift状态下移出这部分测试响应向量作为找出的功能模块Mx故障诊断的测试响应向量，然后反馈给上位机，并与上位机中预置的理想测试响应向量进行对比分析，从而判断故障位置，其中，若故障位置不包括找出的功能模块Mx，则测试结束，获取到测试结果；若故障位置为找出的功能模块Mx，则进入步骤(3)；
(3)、对找出的功能模块Mx进行第二级测试
上位机控制找出的功能模块Mx选通使能信号，再次通过JTAG控制器将找出的功能模块Mx对应的测试向量注入至其中，然后获取找出的功能模块Mx的测试向量和测试响应向量，通过上位机对测试响应向量和预置的理想响应向量进行对比分析，判断出具体的功能模块Mx中的故障位置，再将故障进行隔离，从而得到具体的故障类型和故障位置，测试结束，获取到测试结果；
(4)、测试结果分析及展示
根据获取到的测试结果分析测试向量和测试响应向量，得到准确的故障点，并且能将故障隔离到具体的引脚，并且得到故障类型，最后发送给上位机显示出故障位置和故障类型，打印测试报告。
本发明的发明目的是这样实现的：
本发明一种边界扫描测试链路的设计及测试方法，先将设计的边界扫描测试链路添加到被测电路板，再将被测电路板中引脚利用率低的数字芯片按照实现功能划分为不同的功能模块，并采用边界扫描测试链路连接方式连接，形成完整的边界扫描测试总链路，最后对边界扫描测试总链路进行分级测试，找出具体的故障类型和故障位置，并进行结果展示。
同时，本发明一种边界扫描测试链路的设计及测试方法还具有以下有益效果：
(1)、本发明在保证覆盖率的前提下来进行扫描链路的设计；由于芯片的引脚没有被完全利用，或者说没有和其他器件进行互联，没有被互联的引脚对测试覆盖率没有贡献，这样我们可以跳过进行测试，从而可以减少测试向量，减少了测试时间，提高测试效率；
(2)、本发明采用两级分组的方式进行故障测试，从而准确的隔离出故障点，提高了测试的故障覆盖率和故障检测率。
附图说明
图1是本发明一种边界扫描测试链路的设计及测试方法流程图；
图2是待测板链路的整体结构示意图
图3是功能模块的连接示意图；
图4是功能模块的编码接口示意图；
图5是采用“分组法”对待测电路板进行测试流程图。
具体实施方式
下面结合附图对本发明的具体实施方式进行描述，以便本领域的技术人员更好地理解本发明。需要特别提醒注意的是，在以下的描述中，当已知功能和设计的详细描述也许会淡化本发明的主要内容时，这些描述在这里将被忽略。
实施例
图1是本发明一种边界扫描测试链路的设计及测试方法流程图。
在本实施例中，如图1所示，本发明一种边界扫描测试链路的设计及测试方法，包括以下步骤：
S1、设计边界扫描测试链路并添加到被测电路板上
在一块大型复杂的数字电路板中，包含有很多不同类型、不同厂商和不同启动电压的器件，它们之间是互联的方式组成不同功能的小模块，对此我们可以利用这个功能整体，在保证覆盖率的前提下来进行扫描链路的设计；下面我们对设计具体过程进行说明。
S1.1、分析被测电路板上各个数字芯片的引脚利用率，也就是引脚的空闲率，将被测电路板中引脚利用率低的数字芯片按照实现功能划分为不同的功能模块Mx，这样，被测电路板上就包括单个数字IC芯片和功能模块Mx，然后我们在每个功能模块Mx的内部采用边界扫描测试链路连接方式连接；
S1.2、在测试链路设计中，为了方便第二级对功能模块Mx的互联测试，我们进行了功能模块的接口设计，这样将单个的IC芯片与功能模块Mx之间通过将单个的IC芯片与功能模块Mx之间通过并、串混合的边界扫描测试链路连接方式连接，形成完整的边界扫描测试总链路；
其中，边界扫描测试链路连接方式为：根据功能模块的接口设计，将每个功能模块Mx通过JTAG总线接口利用一个使能信号CS连接到JTAG信号总线上，再通过编码使能的方式，对每个功能模块Mx进行编码，采用编程的方式选择相应的功能模块Mx，通过使用JTAG控制器注入测试向量到相应的功能模块Mx中进行边界扫描测试。
本发明设计的测试链路对边界扫描测试的过程有所改变，整个测试过程可以分为两级，第一级的初步测试和第二级的功能模块测试。其中第二级测试是在第一级测试诊断中发现故障位置为功能模块故障时进行。下面我们对两级测试进行详细说明。
S2、对边界扫描测试总链路进行第一级测试
S2.1、使用外接的JTAG控制器将边界扫描测试向量注入到边界扫描测试总链路中，边界扫描测试向量扫描每个IC芯片的全部引脚，再等待测试响应并接收测试响应向量，然后通过对理想响应向量和接收到的测试响应向量进行分析对比，找出具体某个IC芯片或某个功能模块Mx出现互联故障；
S2.2、判断找出的功能模块Mx是否故障：根据功能模块Mx与IC芯片具有互联关系，通过带有BS单元的IC芯片在capture状态下捕获找出的功能模块Mx引脚上的值，然后在shift状态下移出这部分测试响应向量作为找出的功能模块Mx故障诊断的测试响应向量，然后反馈给上位机，并与上位机中预置的理想测试响应向量进行对比分析，从而判断故障位置，其中，若故障位置不包括找出的功能模块Mx，则测试结束，获取到测试结果；若故障位置为找出的功能模块Mx，则进入步骤S3；
S3、对找出的功能模块Mx进行第二级测试
上位机控制找出的功能模块Mx选通使能信号，再次通过JTAG控制器将找出的功能模块Mx对应的测试向量注入至其中，然后获取找出的功能模块Mx的测试向量和测试响应向量，通过上位机对测试响应向量和预置的理想响应向量进行对比分析，判断出具体的功能模块Mx中的故障位置，再将故障进行隔离，从而得到具体的故障类型和故障位置，测试结束，获取到测试结果；
S4、测试结果分析及展示
根据获取到的测试结果分析测试向量和测试响应向量，得到准确的故障点，并且能将故障隔离到具体的引脚，并且得到故障类型，最后发送给上位机显示出故障位置和故障类型，打印测试报告。
实例
在本实施例中，如图2所示，首先将整个复杂数字电路板进行模块的划分，将几块甚至更多的利用率低的数字芯片根据他们的实现的功能划分为不同的功能模块Mx，这样，电路板上就包括单个数字IC芯片和功能模块Mx，然后将这些数字IC芯片和功能模块Mx通过一般测试链路连接方式连接成边界扫描测试链路。图2中的M1、M2、M3分别为不同的功能模块，其中包含多块可能含有BS单元或不包含BS单元的数字芯片。具体的边界扫描测试链路连接方式为：整个测试链路将IC芯片串联成一条或多条测试链路，同时TDI、TDO、TCK、TMS组成的JTAG信号同样连接到每一个M模块，对M模块进行单独的边界扫描测试。图2示中只画出了TDI、TDO两条信号线，对于TCK、TMS信号采用一样的连接方式。
如图3所示，可以看到IC芯片和功能模块的连接方式，两者之间存在互联关系，功能模块可以实现固定的功能，模块中同样包含不同的芯片进行互连的。在功能模块中，对于带有BS单元的芯片之间采用边界扫描测试链路连接方式，以便对模块内的芯片进行边界扫描测试，对于不带有BS单元的数字芯片，采用簇测试连接方式，通过捕获芯片引脚上的值，对芯片进行故障判断。最终具体的连接方式是，通过总链路上的IC芯片和M模块进行互连，将测试向量驱动到M模块的芯片引脚上去，在进行功能转换实现之后，将输出连接驱动到后一级的IC芯片的引脚上，再将引脚上的值通过测试链路移出，最后进行判断该M模块是否有故障。
如图4所示，,功能模块编码接口设计与一般的JTAG接口不同的是，该接口增加了CS使能信号，该信号将JTAG总线上的信号接到M模块中，对M模块进行具体的故障分析。该功能只是在第一次测试时，发现M模块发生故障的前提下使用该接口。如上所述，M模块中的芯片连接方式同样包含边界扫描链路连接方式和簇芯片连接方式，使用的测试方法和一般的边界扫描测试方式相同，通过TDI移入测试向量，通过TDO移出测试响应向量，进而对M模块中的故障进行判断和定位。
图5是采用“分组法”对上述电路进行测试流程图。
步骤1，对总链路上的数字IC芯片进行边界扫描测试，通过上位机产生测试所需要的测试向量，然后通过PCIE、USB和串口等接口将测试向量输送给边界扫描控制器，控制器再产生JTAG总线信号，然后施加测试矢量信号到芯片引脚上。经过CAPTURE和UPDATA的测试状态之后，在SHIFT状态下，将测试响应向量回收回上位机；上位机通过分析对比测试响应向量和理想的响应向量，将故障定位到具体的IC或M模块中。这样就完成了分组法的第一次测试流程。
步骤2，在第一步测试结果中，当发现功能模块M发生故障，存在可能存在的故障，因此需要进行分组法中第二级测试过程。通过控制器或PC上位机选择相应的功能模块的接口使能信号，通过JTAG总线信号将JTAG信号接入到M模块中，对M模块进行边界扫描测试，然后通过回收测试响应向量，和理想响应向量进行对比分析，可以对M模块中的故障进行定位和类型判断。
步骤3，在完成所有的总链路扫描测试和故障M模块的扫描测试之后，通过上位机显示所有可能存在的故障，并显示定位和故障类型。通过打印测试报告生成测试结果文档供用户进行查看和电路板故障检测。
尽管上面对本发明说明性的具体实施方式进行了描述，以便于本技术领域的技术人员理解本发明，但应该清楚，本发明不限于具体实施方式的范围，对本技术领域的普通技术人员来讲，只要各种变化在所附的权利要求限定和确定的本发明的精神和范围内，这些变化是显而易见的，一切利用本发明构思的发明创造均在保护之列。

Claims (2)

1.一种边界扫描测试链路的设计及测试方法，其特征在于，包括以下步骤：
(1)、设计边界扫描测试链路并添加到被测电路板上
(1.1)、将被测电路板中引脚利用率低的数字芯片按照实现功能划分为不同的功能模块Mx，在每个功能模块Mx的内部采用边界扫描测试链路连接方式连接；
(1.2)、将单个的IC芯片与功能模块Mx之间通过并、串混合的边界扫描测试链路连接方式连接，形成完整的边界扫描测试总链路；
(2)、对边界扫描测试总链路进行第一级测试
(2.1)、使用外接的JTAG控制器将边界扫描测试向量注入到边界扫描测试总链路中，边界扫描测试向量扫描每个IC芯片的全部引脚，再等待测试响应并接收测试响应向量，然后通过对理想响应向量和接收到的测试响应向量进行分析对比，找出具体某个IC芯片或某个功能模块Mx出现互联故障；
(2.2)、判断找出的功能模块Mx是否故障：根据功能模块Mx与IC芯片具有互联关系，通过带有BS单元的IC芯片在capture状态下捕获找出的功能模块Mx引脚上的值，然后在shift状态下移出这部分测试响应向量作为找出的功能模块Mx故障诊断的测试响应向量，然后反馈给上位机，并与上位机中预置的理想测试响应向量进行对比分析，从而判断故障位置，其中，若故障位置不包括找出的功能模块Mx，则测试结束，获取到测试结果；若故障位置为找出的功能模块Mx，则进入步骤(3)；
(3)、对找出的功能模块Mx进行第二级测试
上位机控制找出的功能模块Mx选通使能信号，再次通过JTAG控制器将找出的功能模块Mx对应的测试向量注入至其中，然后获取找出的功能模块Mx的测试向量和测试响应向量，通过上位机对测试响应向量和预置的理想响应向量进行对比分析，判断出具体的功能模块Mx中的故障位置，再将故障进行隔离，从而得到具体的故障类型和故障位置，测试结束，获取到测试结果；
(4)、测试结果分析及展示
根据获取到的测试结果分析测试向量和测试响应向量，得到准确的故障点，并且能将故障隔离到具体的引脚，并且得到故障类型，最后发送给上位机显示出故障位置和故障类型，打印测试报告。
2.根据权利要求1所述的一种边界扫描测试链路的设计及测试方法，其特征在于，所述的边界扫描测试链路连接方式为：每个功能模块Mx通过JTAG总线接口利用一个使能信号CS连接到JTAG信号总线上，再通过编码使能的方式，对每个功能模块Mx进行编码，采用编程的方式选择相应的功能模块Mx，通过使用JTAG控制器注入测试向量到相应的功能模块Mx中进行边界扫描测试。
CN201811273121.8A 2018-10-29 2018-10-29 一种边界扫描测试链路的设计及测试方法 Active CN109164378B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811273121.8A CN109164378B (zh) 2018-10-29 2018-10-29 一种边界扫描测试链路的设计及测试方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811273121.8A CN109164378B (zh) 2018-10-29 2018-10-29 一种边界扫描测试链路的设计及测试方法

Publications (2)

Publication Number Publication Date
CN109164378A CN109164378A (zh) 2019-01-08
CN109164378B true CN109164378B (zh) 2020-10-16

Family

ID=64876310

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811273121.8A Active CN109164378B (zh) 2018-10-29 2018-10-29 一种边界扫描测试链路的设计及测试方法

Country Status (1)

Country Link
CN (1) CN109164378B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112462245B (zh) * 2019-09-09 2022-08-19 英业达科技有限公司 边界扫描互联线路的生成方法与装置
TWI813441B (zh) * 2022-09-13 2023-08-21 英業達股份有限公司 以待測接腳之測試點進行邊界掃描測試之系統及方法
CN116819288B (zh) * 2023-08-28 2024-03-19 深圳市新红景科技开发有限公司 一种电路实验板的诊断测试方法及系统

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6378094B1 (en) * 1999-04-01 2002-04-23 Lucent Technologies Inc. Method and system for testing cluster circuits in a boundary scan environment
CN101063700A (zh) * 2007-05-29 2007-10-31 北京中星微电子有限公司 一种实现芯片测试的方法及装置
CN101071155A (zh) * 2006-05-08 2007-11-14 中兴通讯股份有限公司 一种可实现边界扫描多链路测试的装置及方法
CN103487747A (zh) * 2013-09-30 2014-01-01 桂林电子科技大学 符合边界扫描标准的扫描子链型测试结构及测试方法
CN105334451A (zh) * 2015-11-27 2016-02-17 张释文 边界扫描测试系统
CN107843828A (zh) * 2017-10-26 2018-03-27 电子科技大学 一种基于fpga的数字电路边界扫描控制系统

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7417450B2 (en) * 2005-12-02 2008-08-26 Texas Instruments Incorporated Testing combinational logic die with bidirectional TDI-TMS/TDO chanel circuit
US7284170B2 (en) * 2004-01-05 2007-10-16 Texas Instruments Incorporated JTAG circuit transferring data between devices on TMS terminals

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6378094B1 (en) * 1999-04-01 2002-04-23 Lucent Technologies Inc. Method and system for testing cluster circuits in a boundary scan environment
CN101071155A (zh) * 2006-05-08 2007-11-14 中兴通讯股份有限公司 一种可实现边界扫描多链路测试的装置及方法
CN101063700A (zh) * 2007-05-29 2007-10-31 北京中星微电子有限公司 一种实现芯片测试的方法及装置
CN103487747A (zh) * 2013-09-30 2014-01-01 桂林电子科技大学 符合边界扫描标准的扫描子链型测试结构及测试方法
CN105334451A (zh) * 2015-11-27 2016-02-17 张释文 边界扫描测试系统
CN107843828A (zh) * 2017-10-26 2018-03-27 电子科技大学 一种基于fpga的数字电路边界扫描控制系统

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
基于FPGA的数据域边界扫描测试向量发生器的设计与实现;刘震等;《电子技术应用》;20110930(第9期);第18-20页 *
基于边界扫描测试的电路单元测试性设计研究;杨江平等;《计算机测量与控制》;20070531(第5期);第587-590页 *
基于边界扫描的簇测试系统设计;陈圣俭等;《装甲兵工程学院学报》;20080131(第1期);第53-57页 *

Also Published As

Publication number Publication date
CN109164378A (zh) 2019-01-08

Similar Documents

Publication Publication Date Title
CN109164378B (zh) 一种边界扫描测试链路的设计及测试方法
CN100487473C (zh) 边界扫描系统及方法
CN105842615B (zh) 可于异常状态下进行调试的系统芯片及其调试方法
CN100367045C (zh) 基于二分法的电路连线导通测试方法
CN101071155A (zh) 一种可实现边界扫描多链路测试的装置及方法
CN107843828A (zh) 一种基于fpga的数字电路边界扫描控制系统
CN104950241A (zh) 集成电路及在集成电路中建立扫描测试架构的方法
CN102305907A (zh) 多芯片封装结构的测试方法和系统
CN113721131A (zh) 输入测试电路及芯片
CN102831272A (zh) 用于双边沿触发器的可测试性设计方法
CN116594692B (zh) 一种基于标准状态机功能扩展的快速配置寄存器方法
CN1243307C (zh) 通过jtag对单板进行测试的方法以及设备
CN102841307B (zh) 一种逻辑故障定位的方法
CN103675576B (zh) 基于边界扫描的芯片连接测试系统及其方法
CN112067978A (zh) 一种基于fpga的fpga筛选测试系统及方法
JP2003084036A (ja) 診断システム及び診断方法
CN102353867A (zh) 一种互连测试设备及其测试方法
US6990618B1 (en) Boundary scan register for differential chip core
CN113740710A (zh) 输出测试电路及芯片
CN115639463A (zh) 一种基于边界扫描jtag测试系统
US8943457B2 (en) Simulating scan tests with reduced resources
CN113312883B (zh) Wgl文件转换方法、装置、介质和系统
CN110717307B (zh) 一种基于边界扫描电路的sip器件可测试性方法
CN206002659U (zh) 基于背板的电子设备边界扫描测试装置
CN115453324A (zh) 一种基于ate的sip芯片内部互连测试方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant