CN116819288B - 一种电路实验板的诊断测试方法及系统 - Google Patents
一种电路实验板的诊断测试方法及系统 Download PDFInfo
- Publication number
- CN116819288B CN116819288B CN202311087405.9A CN202311087405A CN116819288B CN 116819288 B CN116819288 B CN 116819288B CN 202311087405 A CN202311087405 A CN 202311087405A CN 116819288 B CN116819288 B CN 116819288B
- Authority
- CN
- China
- Prior art keywords
- circuit board
- test
- vector
- tested
- database
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 44
- 238000002405 diagnostic procedure Methods 0.000 title claims abstract description 35
- 238000002474 experimental method Methods 0.000 title claims abstract description 25
- 238000012360 testing method Methods 0.000 claims abstract description 382
- 239000013598 vector Substances 0.000 claims abstract description 270
- 230000004044 response Effects 0.000 claims abstract description 150
- 238000003466 welding Methods 0.000 claims abstract description 77
- 230000003068 static effect Effects 0.000 claims abstract description 66
- 238000005192 partition Methods 0.000 claims abstract description 40
- 238000000638 solvent extraction Methods 0.000 claims abstract description 25
- 238000009864 tensile test Methods 0.000 claims abstract description 23
- 238000004458 analytical method Methods 0.000 claims abstract description 21
- 230000002159 abnormal effect Effects 0.000 claims description 29
- 238000010998 test method Methods 0.000 claims description 23
- 230000005284 excitation Effects 0.000 claims description 8
- 238000011990 functional testing Methods 0.000 claims description 5
- 238000004364 calculation method Methods 0.000 claims description 3
- 230000006870 function Effects 0.000 description 57
- 230000008569 process Effects 0.000 description 11
- 230000008439 repair process Effects 0.000 description 11
- 230000000694 effects Effects 0.000 description 10
- 238000012545 processing Methods 0.000 description 10
- 238000005516 engineering process Methods 0.000 description 5
- 238000001514 detection method Methods 0.000 description 4
- 238000003745 diagnosis Methods 0.000 description 4
- 238000003860 storage Methods 0.000 description 4
- 230000007547 defect Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000012916 structural analysis Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 238000007689 inspection Methods 0.000 description 2
- 230000004807 localization Effects 0.000 description 2
- 238000012423 maintenance Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000003908 quality control method Methods 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 238000011179 visual inspection Methods 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
- G01R31/281—Specific types of tests or tests for a specific type of fault, e.g. thermal mapping, shorts testing
- G01R31/2815—Functional tests, e.g. boundary scans, using the normal I/O contacts
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
- G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
- G01N21/84—Systems specially adapted for particular applications
- G01N21/88—Investigating the presence of flaws or contamination
- G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
- G01N21/956—Inspecting patterns on the surface of objects
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
- G01N3/00—Investigating strength properties of solid materials by application of mechanical stress
- G01N3/08—Investigating strength properties of solid materials by application of mechanical stress by applying steady tensile or compressive forces
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T7/00—Image analysis
- G06T7/0002—Inspection of images, e.g. flaw detection
- G06T7/0004—Industrial image inspection
- G06T7/001—Industrial image inspection using an image reference approach
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
- G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
- G01N21/84—Systems specially adapted for particular applications
- G01N21/88—Investigating the presence of flaws or contamination
- G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
- G01N21/956—Inspecting patterns on the surface of objects
- G01N2021/95638—Inspecting patterns on the surface of objects for PCB's
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T2207/00—Indexing scheme for image analysis or image enhancement
- G06T2207/10—Image acquisition modality
- G06T2207/10004—Still image; Photographic image
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T2207/00—Indexing scheme for image analysis or image enhancement
- G06T2207/30—Subject of image; Context of image processing
- G06T2207/30108—Industrial image inspection
- G06T2207/30141—Printed circuit board [PCB]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T2207/00—Indexing scheme for image analysis or image enhancement
- G06T2207/30—Subject of image; Context of image processing
- G06T2207/30108—Industrial image inspection
- G06T2207/30152—Solder
Abstract
本发明提出了一种电路实验板的诊断测试方法及系统。其中,方法包括获取电路板正常焊接时的图像,将其存入数据库中,获取被测电路板的图像,将所述被测电路板的图像与数据库中电路正常焊接的图像进行比对;使用拉力测试仪器对焊接的组件进行拉伸测试;获取电路板的网表文件,对所述网表文件进行解析,通过解析获取电路板的结构和连接关系,根据结构和连接关系将电路板分区;分区后以分区为单位执行边界扫描链完整性测试;再根据分区生成互连测试向量和静态功能测试向量,将测试向量输入到被检测的电路板中,所述被测电路板输出响应向量;将所述响应向量与数据库中的正常响应向量进行比对,根据比对结果获取电路实验板的故障位置。
Description
技术领域
本发明涉及一种测试领域,特别涉及一种电路实验板的诊断测试方法及系统。
背景技术
电路板测试是为了抓出组装不良的电路板,透过模拟电路板实装成整机时的全功能测试,以期抓出在组装成整机以前把所有有瑕疵的电路组装板抓出来,免得组装成整机后才发现有故障,还要全部拆掉重组造成工时浪费以及材料的损失。
传统的电路板测试过于依赖人工,比如依靠人工目测看电路板是否出现立碑、多锡、焊点是否桥接、是否少焊和出现焊接不完整性的情况,并且存在测试后只知道电路板出现故障但并不能定位故障的情况,还有电路板焊接点复杂,诊断故障时一个一个节点检测过于麻烦。
发明内容
本发明提供了一种电路实验板的诊断测试方法及,用以解决上述提到的问题。
本发明提出的一种电路实验板的诊断测试方法,所述方法包括:
获取电路板正常焊接时的图像,将其存入数据库中,获取被测电路板的图像,将所述被测电路板的图像与数据库中电路正常焊接的图像进行比对;
使用拉力测试仪器对焊接的组件进行拉伸测试;
获取电路板的网表文件,对所述网表文件进行解析,通过解析获取电路板的结构和连接关系,根据所述电路板的结构和连接关系将电路板分区;
分区后以分区为单位先执行边界扫描链完整性测试;
根据分区生成互连测试向量和静态功能测试向量,将所述互连测试向量和所述静态功能测试向量输入到被检测的电路板中,所述被测电路板输出响应向量;
对所述响应向量进行分析,将所述响应向量与数据库中的正常响应向量进行比对,根据比对结果获取电路实验板的故障位置。
进一步的,一种电路实验板的诊断测试方法,获取电路板正常焊接时的图像,将其存入数据库中,获取被测电路板的图像,将所述被测电路板的图像与数据库中电路正常焊接的图像进行比对,包括:
获取用户上传的电路板正常焊接时的图像,将电路板型号和电路板正常焊接时的图像对照存入数据库中,所述电路板正常焊接时的图像应按照电路板焊接顺序存储,以使后续获取被测电路板的图像按顺序对照;
获取被测电路板的图像,将所述被测电路板的图像与数据库中电路正常焊接时的图像进行比对,当比对一致时,被测电路板进入下一环节的测试,否则将被测电路板移出测试台。
进一步的,一种电路实验板的诊断测试方法,分区后以分区为单位先执行边界扫描链完整性测试,包括:
分区后以分区单位获取待测电路板的BSDL文件;
对所述BSDL文件的关键字进行逐行扫描;
根据扫描到的关键字获取待测芯片物理引脚与边界扫描单元BSC 间的对应关系;
根据对应关系对电路实验板执行边界扫描链完整性测试,并将边界扫描链完整性测试结果上传到服务器。
进一步的,一种电路实验板的诊断测试方法,根据分区生成互连测试向量和静态功能测试向量,将所述互连测试向量和所述静态功能测试向量输入到被检测的电路板中,所述被测电路板输出响应向量,包括:
根据网表文件中定义的线网数量确定所生成测试向量集的规模后,调用测试向量生成算法,生成测试向量;
TAP控制器进入Shift-IR状态后,加载EXTEST指令使TAP控制器进入Shift-DR状态,将生成测试向量从TDI移入扫描链,加载完成后从TDO串行输出响应向量,加载未完成时,生成错误报告,从TDO串行输出响应向量;
上述互连测试完成后,解析所述待测电路板对应的 BSDL 文件,获取所述待测电路板基本硬件信息,然后初始化扫描链,检查扫描链是否完整,若初始化不成功,则继续初始化,否则选择配置模式,使 TAP 控制器跳转到数据寄存器捕获状态,通过外部激励向FPGA 内部逻辑输入测试向量,若测试向量加载不成功,则继续输入,否则采集所述待测电路板的响应向量,从BSR串行输出响应向量。
进一步的,一种电路实验板的诊断测试方法,对所述响应向量进行分析,将所述响应向量与数据库中的正常响应向量进行比对,包括:
数据库中预存入正常电路板的互连测试响应向量、静态功能测试响应向量和预设阈值;
将上述获取到的所述待测电路板的互联测试响应向量和静态功能测试响应向量与数据库中的互联测试响应向量和静态功能测试响应向量进行比对,当差值不超过预设阈值时,认为待测电路板正常,否则,认为电路板出现故障,将互联测试结果和静态功能测试结果上传至服务器;
服务器判断待测电路实验板在完整性测试、互联测试和静态功能测试是否哪一环节结果显示不正常,若有,则将上传至服务器的待测电路板的不正常数据与数据库中预存的故障数据进行比对,如果故障现象在数据库中存在,则调用数据库中的相对应的测试方法,测试结果与数据库中保存的一致,说明故障已知,根据数据库中存入的故障模块进行定位;
如果故障现象在数据库中不存在,则获取用户设置的测试结果和测试方法,并将其存入数据库中,以便下次调用。
本发明提出的一种电路实验板的诊断测试系统,所述系统包括:
检测是否焊接正常模块,用于获取电路板正常焊接时的图像,将其存入数据库中,获取被测电路板的图像,将所述被测电路板的图像与数据库中电路正常焊接的图像进行比对;
检测焊接是否牢固模块,使用拉力测试仪器对焊接的组件进行拉伸测试;
分区模块,用于获取电路板的网表文件,对所述网表文件进行解析,通过解析获取电路板的结构和连接关系,根据所述电路板的结构和连接关系将电路板分区;
完整性测试模块,用于分区后以分区为单位执行边界扫描链完整性测试;
生成向量模块,用于根据分区生成互连测试向量和静态功能测试向量,将所述互连测试向量和所述静态功能测试向量输入到被检测的电路板中,所述被测电路板输出响应向量;
比对模块,用于对所述响应向量进行分析,将所述响应向量与数据库中的正常响应向量进行比对。
进一步的,一种电路实验板的诊断测试系统,所述检测是否焊接正常模块包括:
预存正常焊接图像模块,用于获取用户上传的电路板正常焊接时的图像,将电路板型号和电路板正常焊接时的图像对照存入数据库中,所述电路板正常焊接时的图像应按照电路板焊接顺序存储,以使后续获取被测电路板的图像按顺序对照;
图像对比模块,用于获取被测电路板的图像,将所述被测电路板的图像与数据库中电路正常焊接时的图像进行比对,当比对一致时,被测电路板进入下一环节的测试,否则将被测电路板移出测试台。
进一步的,一种电路实验板的诊断测试系统,所述完整性测试模块包括:
获取BSDL文件模块,用于分区后以分区单位获取待测电路板的BSDL文件;
扫描模块,用于对所述BSDL文件的关键字进行逐行扫描;
获取对应关系模块,用于根据扫描到的关键字获取待测芯片物理引脚与边界扫描单元BSC间的对应关系;
扫描链测试结果上传服务器模块,用于根据对应关系对电路实验板执行边界扫描链完整性测试,并将边界扫描链完整性测试结果上传到服务器。
进一步的,一种电路实验板的诊断测试系统,所述生成向量模块包括:
生成互联测试向量模块,用于根据网表文件中定义的线网数量确定所生成测试向量集的规模后,调用测试向量生成算法,生成测试向量;
输出互连响应向量模块,用于当TAP控制器进入Shift-IR状态后,加载EXTEST指令使TAP控制器进入Shift-DR状态,将生成测试向量从TDI移入扫描链,加载完成后从TDO串行输出响应向量,加载未完成时,生成错误报告,从TDO串行输出响应向量;
静态功能测试模块,用于当上述互连测试完成后,解析所述待测电路板对应的BSDL 文件,获取所述待测电路板基本硬件信息,然后初始化扫描链,检查扫描链是否完整,若初始化不成功,则继续初始化,否则选择配置模式,使 TAP 控制器跳转到数据寄存器捕获状态,通过外部激励向FPGA 内部逻辑输入测试向量,若测试向量加载不成功,则继续输入,否则采集所述待测电路板的响应向量,从BSR串行输出响应向量。
进一步的,一种电路实验板的诊断测试系统,所述比对模块包括:
预存正常响应向量模块,用于在数据库中预存入正常电路板的互连测试响应向量、静态功能测试响应向量和预设阈值;
比对向量模块,用于将上述获取到的所述待测电路板的互联测试响应向量和静态功能测试响应向量与数据库中的互联测试响应向量和静态功能测试响应向量进行比对,当差值不超过预设阈值时,认为待测电路板正常,否则,认为电路板出现故障,将互联测试结果和静态功能测试结果上传至服务器;
故障定位模块,用于判断待测电路实验板在完整性测试、互联测试和静态功能测试是否哪一环节结果显示不正常,若有,则将上传至服务器的待测电路板的不正常数据与数据库中预存的故障数据进行比对,如果故障现象在数据库中存在,则调用数据库中的相对应的测试方法,测试结果与数据库中保存的一致,说明故障已知,根据数据库中存入的故障模块进行定位;
获取用户测试模块,用于当故障现象在数据库中不存在时,则获取用户设置的测试方法和测试结果,并将其存入数据库中,以便下次调用。
本发明有益效果:通过将正常焊接时的电路板图像存入数据库,并与被测电路板的图像进行比对,可以快速检测出焊接问题,如焊点异常、短路等,这能够帮助及早发现潜在的制造缺陷并避免后续问题;拉力测试可以评估焊接的可靠性和强度,通过对焊接的组件进行拉伸测试,可以判断焊接是否牢固,这有助于提高电路板的耐久性和可靠性;通过获取电路板的网表文件并解析,可以获得电路板的结构和连接关系,根据这些信息,将电路板分区,以便针对不同区域执行测试,分区测试有助于更快速更精确地定位故障位置,提高测试效率;使用边界扫描链完整性测试和互连与功能测试相结合的方法,可以全面测试电路板的边界扫描链和互连功能,这有助于发现连接问题、逻辑错误和功能异常,提高电路板的性能和可靠性;通过分析被测电路板的响应向量,并与数据库中的正常响应向量进行比对,可以准确地定位故障位置,这有助于快速识别故障部件或模块,并采取相应的修复措施。综上所述,上述方法和流程结合了图像比对、拉力测试、结构解析、分区测试以及边界扫描链和互连与功能测试等技术,能够全面、精确地检测电路板的焊接质量和功能完整性,进而提高产品质量和可靠性。
附图说明
图1为本发明所述一种电路实验板的诊断测试方法示意图;
图2为本发明所述一种电路实验板的诊断测试系统框图。
具体实施方式
以下结合附图对本发明的优选实施例进行说明,应当理解,此处所描述的优选实施例仅用于说明和解释本发明,并不用于限定本发明。
本发明的一个实施例一种电路实验板的诊断测试方法,所述方法包括:
获取电路板正常焊接时的图像,将其存入数据库中,获取被测电路板的图像,将所述被测电路板的图像与数据库中电路正常焊接的图像进行比对;
使用拉力测试仪器对焊接的组件进行拉伸测试;
获取电路板的网表文件,对所述网表文件进行解析,通过解析获取电路板的结构和连接关系,根据所述电路板的结构和连接关系将电路板分区;
分区后以分区为单位先执行边界扫描链完整性测试;
根据分区生成互连测试向量和静态功能测试向量,将所述互连测试向量和所述静态功能测试向量输入到被检测的电路板中,所述被测电路板输出响应向量;
对所述响应向量进行分析,将所述响应向量与数据库中的正常响应向量进行比对,根据比对结果获取电路实验板的故障位置。
上述技术方案的工作原理及效果为: 通过将正常焊接时的电路板图像存入数据库,并与被测电路板的图像进行比对,可以快速检测出焊接问题,如焊点异常、短路等,这能够帮助及早发现潜在的制造缺陷并避免后续问题;拉力测试可以评估焊接的可靠性和强度,通过对焊接的组件进行拉伸测试,可以判断焊接是否牢固,这有助于提高电路板的耐久性和可靠性;通过获取电路板的网表文件并解析,可以获得电路板的结构和连接关系,根据这些信息,将电路板分区,以便针对不同区域执行测试,分区测试有助于更快速更精确地定位故障位置,提高测试效率;使用边界扫描链完整性测试和互连与功能测试相结合的方法,可以全面测试电路板的边界扫描链和互连功能,这有助于发现连接问题、逻辑错误和功能异常,提高电路板的性能和可靠性;通过分析被测电路板的响应向量,并与数据库中的正常响应向量进行比对,可以准确地定位故障位置,这有助于快速识别故障部件或模块,并采取相应的修复措施。综上所述,上述方法和流程结合了图像比对、拉力测试、结构解析、分区测试以及边界扫描链和互连与功能测试等技术,能够全面、精确地检测电路板的焊接质量和功能完整性,进而提高产品质量和可靠性。
本发明的一个实施例一种电路实验板的诊断测试方法,其特征在于,获取电路板正常焊接时的图像,将其存入数据库中,获取被测电路板的图像,将所述被测电路板的图像与数据库中电路正常焊接的图像进行比对,包括:
获取用户上传的电路板正常焊接时的图像,将电路板型号和电路板正常焊接时的图像对照存入数据库中,所述电路板正常焊接时的图像应按照电路板焊接顺序存储,以使后续获取被测电路板的图像按顺序对照;
获取被测电路板的图像,将所述被测电路板的图像与数据库中电路正常焊接时的图像进行比对,当比对一致时,被测电路板进入下一环节的测试,否则将被测电路板移出测试台。
进行比对时,通过以下公式的计算结果来看两张图片是否一致:
;
其中,x和y是待比较的两幅图像,μ1和μ2分别表示这两幅图像的均值,σ1*σ1表示图像x的方差,σ2*σ2表示图像y的方差,σ12表示这两幅图像的协方差,C1和C2是常数,用于避免分母为0的情况,常数的值根据色彩范围而不同,一般情况下C1=(K1*L)2,C2=(K2*L)2,其中L是像素值的范围,L-1是最大像素值,K1和K2是小于1的常数,con(x,y)接近1时,表示x和y相似度较高;而当con(x,y)较低时,表示两个图像之间存在较大的差异。
上述技术方案的工作原理为:将用户上传的电路板正常焊接时的图像与电路板型号对照,按照电路板焊接顺序存储到数据库中,这可以确保后续获取被测电路板的图像时按顺序进行比对;获取被测电路板的图像,并将其与数据库中电路正常焊接时的图像进行比对,比对可以通过图像处理算法或特征匹配技术来实现,如果比对一致,则表示被测电路板的焊接质量符合标准,如果不一致,则表示存在焊接问题;当被测电路板的图像与数据库中的正常焊接图像比对一致时,可以将该电路板进入下一环节的测试,如果比对不一致,则说明焊接质量有问题,需要将被测电路板从测试台移出,进行修复或其他处理。
上述技术方案的效果为:能够快速、准确地判断被测电路板的焊接质量是否符合标准,通过与数据库中的正常焊接图像比对,可以避免人工判断的主观性和误差,提高测试的效率和准确性,只有通过图像比对一致的电路板才能进入后续的测试环节,从而保证产品质量和可靠性。
本发明的一个实施例一种电路实验板的诊断测试方法,分区后以分区为单位先执行边界扫描链完整性测试,包括:
分区后以分区单位获取待测电路板的BSDL文件;
对所述BSDL文件的关键字进行逐行扫描;
根据扫描到的关键字获取待测芯片物理引脚与边界扫描单元BSC 间的对应关系;
根据对应关系对电路实验板执行边界扫描链完整性测试,并将边界扫描链完整性测试结果上传到服务器。
上述技术方案的原理为:获取待测电路板的BSDL文件:根据分区后的信息,获取对应分区的BSDL文件。BSDL(Boundary Scan Description Language)文件描述了芯片的边界扫描链结构和接口,对BSDL文件进行逐行扫描,寻找关键字。一般常用的关键字有实体(entity),属性(attribute),常量(const),接口(port)等,扫描实体(entity)关键字获取电路板名称及封装信息,扫描属性(attribute)获取寄存器长度等信息,扫描常量(const)获取电路板引脚名称及编号,扫描接口(port)获取电路板引脚名称及类型。根据扫描到的关键字,解析BSDL文件,建立待测芯片的物理引脚与边界扫描单元的对应关系。这样可以确定哪些引脚属于边界扫描链,并能够正确配置边界扫描链。根据对应关系,对电路实验板执行边界扫描链完整性测试。这个测试将检查各个边界扫描单元之间的连通性和正常工作。测试过程中,通过控制边界扫描链的状态,向电路板的边界扫描单元注入测试数据,并读取响应数据;将边界扫描链完整性测试的结果上传到服务器进行存储和分析。这样可以方便后续对测试结果的处理、故障分析和修复。
上述技术方案的效果为:根据BSDL文件和关键字扫描,能够准确确定待测芯片的物理引脚与边界扫描单元的对应关系,这样可以正确配置边界扫描链并执行完整性测试,确保各个边界扫描单元之间的连通性和正常工作;通过将电路板分区,并获取相应的BSDL文件,可以将测试流程针对每个分区进行,当这个分区测试正常时,将不再细化检测,当这个分区测试不正常时,将继续细化检测以获取故障的具体定位,这样可以简化检测流程,提高测试效率和准确性;将边界扫描链完整性测试结果上传到服务器进行存储,可以实现测试结果的可追溯性,这样可以快速查询和回溯特定电路板的测试结果,便于后续的故障分析、修复和质量控制;通过边界扫描链完整性测试,能够及早发现电路板中的连通性问题和故障点,这有助于提高产品的质量和可靠性,减少故障率和售后问题;通过分析上传的测试结果,可以准确地定位边界扫描链中的故障位置,这样可以快速识别故障部件或模块,并采取相应的修复措施,提高维修效率和降低成本。
本发明的一个实施例一种电路实验板的诊断测试方法,根据分区生成互连测试向量和静态功能测试向量,将所述互连测试向量和所述静态功能测试向量输入到被检测的电路板中,所述被测电路板输出响应向量,包括:
根据网表文件中定义的线网数量确定所生成测试向量集的规模后,调用测试向量生成算法,生成测试向量;
TAP控制器进入Shift-IR状态后,加载EXTEST指令使TAP控制器进入Shift-DR状态,将生成测试向量从TDI移入扫描链,加载完成后从TDO串行输出响应向量,加载未完成时,生成错误报告,从TDO串行输出响应向量;
上述互连测试完成后,解析所述待测电路板对应的 BSDL 文件,获取所述待测电路板基本硬件信息,然后初始化扫描链,检查扫描链是否完整,若初始化不成功,则继续初始化,否则选择配置模式,使 TAP 控制器跳转到数据寄存器捕获状态,通过外部激励向FPGA 内部逻辑输入测试向量,若测试向量加载不成功,则继续输入,否则采集所述待测电路板的响应向量,从BSR串行输出响应向量。
上述技术方案的工作原理为:根据网表文件中定义的线网数量,确定所需生成的测试向量集的规模,然后调用测试向量生成算法,生成相应数量的测试向量;TAP控制器进入Shift-IR状态后,加载EXTEST指令使TAP控制器进入Shift-DR状态,在Shift-DR状态下,将生成的测试向量从TDI移入待测电路板的扫描链;加载完成后,从TDO串行输出响应向量,即待测电路板对应的输出结果。如果加载未完成或发生错误,生成错误报告,并从TDO串行输出部分响应向量;解析待测电路板对应的BSDL文件,获取基本硬件信息。然后初始化扫描链,并检查扫描链是否完整,如果初始化不成功,则继续初始化直到成功为止;选择配置模式,使TAP控制器跳转到数据寄存器捕获状态,通过外部激励向FPGA内部逻辑输入测试向量,即将生成的测试向量传入待测电路板中;若测试向量加载成功,采集待测电路板的响应向量,并从BSR串行输出响应向量。这些响应向量将用于后续分析和故障定位。
上述技术方案的效果为:根据网表文件中定义的线网数量,确定所需生成的测试向量集的规模,通过调用测试向量生成算法,能够生成适量且覆盖全面的测试向量,保证对待测电路板进行全面的功能测试;通过TAP控制器的状态切换和加载指令,能够精确地控制待测电路板的测试过程,从Shift-IR状态到Shift-DR状态的切换,以及将生成的测试向量从TDI移入扫描链的加载过程,确保测试过程的可靠性和稳定性;一旦加载完成,从TDO串行输出相应向量,即待测电路板对应的输出结果,即使加载未完成或发生错误,也能够生成错误报告并部分输出响应向量,方便快速识别问题所在;通过解析待测电路板对应的BSDL文件,能够获得基本硬件信息,这包括芯片引脚定义、边界扫描单元描述等重要信息,这样可以确保后续测试和分析的准确性;在初始化扫描链之前,对其进行检查以确保完整性,如果初始尝试不成功,则持续尝试初始化操作,直到确定扫描链的完整性,保证后续测试的准确性和可靠性;一旦测试向量加载成功,通过选择配置模式和输入测试向量,使TAP控制器跳转到数据寄存器捕获状态,并向FPGA内部逻辑输入测试向量;采集待测电路板的响应向量,并从BSR串行输出相应向量,这样可以快速获取测试结果,加快故障定位和分析的速度;总体而言,以上技术方案能够生成全面且覆盖全面的测试向量,实现准确、可靠的测试流程控制,并能够获取准确的硬件信息和响应向量;通过扫描链完整性检查和快速响应向量采集,能够提高测试效率和故障定位的准确性。
本发明的一个实施例一种电路实验板的诊断测试方法,对所述响应向量进行分析,将所述响应向量与数据库中的正常响应向量进行比对,包括:
数据库中预存入正常电路板的互连测试响应向量、静态功能测试响应向量和预设阈值;
将上述获取到的所述待测电路板的互联测试响应向量和静态功能测试响应向量与数据库中的互联测试响应向量和静态功能测试响应向量进行比对,当差值不超过预设阈值时,认为待测电路板正常,否则,认为电路板出现故障,将互联测试结果和静态功能测试结果上传至服务器;
服务器判断待测电路实验板在完整性测试、互联测试和静态功能测试是否哪一环节结果显示不正常,若有,则将上传至服务器的待测电路板的不正常数据与数据库中预存的故障数据进行比对,如果故障现象在数据库中存在,则调用数据库中的相对应的测试方法,测试结果与数据库中保存的一致,说明故障已知,根据数据库中存入的故障模块进行定位;
如果故障现象在数据库中不存在,则获取用户设置的测试结果和测试方法,并将其存入数据库中,以便下次调用。
上述技术方案的工作原理为:在数据库中预存入正常电路板的互连测试响应向量、静态功能测试响应向量和预设阈值,这些数据用于后续与待测电路板的测试结果进行比对;将获取到的待测电路板的互联测试响应向量和静态功能测试响应向量与数据库中的相应数据进行比对,如果差值不超过预设阈值,设定一个阈值以判断待测电路板的互联测试响应向量是否与预存的向量相符,这种方法被称为容错测试或容忍度测试,在容错测试中,定义一个允许的误差范围或阈值,如果待测电路板的互联测试响应向量与预存的向量之间的差异小于或等于该阈值,则可以认为电路板是正常的,这意味着即使存在一些细微的差异,只要它们在可接受范围内,电路板仍然可以被视为正常。即在允许范围内,则认为待测电路板正常,否则,认为电路板出现故障;将互连测试结果和静态功能测试结果与相应的标识(如待测电路板ID)一起上传至服务器,这样可以进行进一步的分析和处理;服务器接收到上传的待测电路板的测试结果后,判断在完整性测试、互联测试和静态功能测试中是否有异常,如果存在异常,服务器将上传的不正常数据与数据库中预存的故障数据进行比对,如果故障现象在数据库中已知,则调用数据库中相应的测试方法,以确认故障并定位故障模块;如果故障现象在数据库中不存在,则根据用户设置的测试结果和测试方法,将其存入数据库中,以便下次调用,这样可以不断丰富故障数据库,提高故障诊断的准确性和效率。
上述技术方案的效果为:通过将待测电路板的互连测试响应向量和静态功能测试响应向量与数据库中的预设数据进行比对,能够快速而准确地判断电路板是否正常工作,当差值不超过预设阈值时,认为待测电路板正常;否则,认为电路板出现故障,在发现非正常的测试结果时,将互连测试结果、静态功能测试结果以及相应的标识(如待测电路板ID)上传至服务器,便于进行后续处理;多环节故障追踪,服务器接收到上传的测试结果后,判断完整性测试、互连测试和静态功能测试是否有异常,如果有异常,服务器可以根据所处环节判断出问题的具体部分,这有助于缩小故障范围,提高故障追踪的精确性;服务器将上传的不正常数据与数据库中预存的故障数据进行比对,如果故障现象在数据库中已知,则可以调用数据库中相应的测试方法,以确认故障并定位故障模块,这样可以快速识别已知故障,提高故障处理的效率;如果故障现象在数据库中不存在,则根据用户设置的测试结果和测试方法,将其存入数据库中,这样有助于建立新故障的数据库,并为后续的故障定位和修复提供参考;同时,也可以保留历史记录,以便进行分析和改进;通过不断更新故障数据库,可以逐渐积累更多的故障案例和解决方案,这将有助于提高故障诊断的准确性和效率,为未来的故障处理提供更可靠的支持。
本发明的一个实施例一种电路实验板的诊断测试系统,所述系统包括:
检测是否焊接正常模块,用于获取电路板正常焊接时的图像,将其存入数据库中,获取被测电路板的图像,将所述被测电路板的图像与数据库中电路正常焊接的图像进行比对;
检测焊接是否牢固模块,使用拉力测试仪器对焊接的组件进行拉伸测试;
分区模块,用于获取电路板的网表文件,对所述网表文件进行解析,通过解析获取电路板的结构和连接关系,根据所述电路板的结构和连接关系将电路板分区;
完整性测试模块,用于分区后以分区为单位执行边界扫描链完整性测试;
生成向量模块,用于根据分区生成互连测试向量和静态功能测试向量,将所述互连测试向量和所述静态功能测试向量输入到被检测的电路板中,所述被测电路板输出响应向量;
比对模块,用于对所述响应向量进行分析,将所述响应向量与数据库中的正常响应向量进行比对。
上述技术方案的工作原理及效果为:通过将正常焊接时的电路板图像存入数据库,并与被测电路板的图像进行比对,可以快速检测出焊接问题,如焊点异常、短路等,这能够帮助及早发现潜在的制造缺陷并避免后续问题;拉力测试可以评估焊接的可靠性和强度,通过对焊接的组件进行拉伸测试,可以判断焊接是否牢固,这有助于提高电路板的耐久性和可靠性;通过获取电路板的网表文件并解析,可以获得电路板的结构和连接关系,根据这些信息,将电路板分区,以便针对不同区域执行测试,分区测试有助于更快速更精确地定位故障位置,提高测试效率;使用边界扫描链完整性测试和互连与功能测试相结合的方法,可以全面测试电路板的边界扫描链和互连功能,这有助于发现连接问题、逻辑错误和功能异常,提高电路板的性能和可靠性;通过分析被测电路板的响应向量,并与数据库中的正常响应向量进行比对,可以准确地定位故障位置,这有助于快速识别故障部件或模块,并采取相应的修复措施。综上所述,上述方法和流程结合了图像比对、拉力测试、结构解析、分区测试以及边界扫描链和互连与功能测试等技术,能够全面、精确地检测电路板的焊接质量和功能完整性,进而提高产品质量和可靠性。
本发明的一个实施例一种电路实验板的诊断测试系统,所述模块包括:
预存正常焊接图像模块,用于获取用户上传的电路板正常焊接时的图像,将电路板型号和电路板正常焊接时的图像对照存入数据库中,所述电路板正常焊接时的图像应按照电路板焊接顺序存储,以使后续获取被测电路板的图像按顺序对照;
图像对比模块,用于获取被测电路板的图像,将所述被测电路板的图像与数据库中电路正常焊接时的图像进行比对,当比对一致时,被测电路板进入下一环节的测试,否则将被测电路板移出测试台。
上述技术方案的工作原理为:将用户上传的电路板正常焊接时的图像与电路板型号对照,按照电路板焊接顺序存储到数据库中,这可以确保后续获取被测电路板的图像时按顺序进行比对;获取被测电路板的图像,并将其与数据库中电路正常焊接时的图像进行比对,比对可以通过图像处理算法或特征匹配技术来实现,如果比对一致,则表示被测电路板的焊接质量符合标准,如果不一致,则表示存在焊接问题;当被测电路板的图像与数据库中的正常焊接图像比对一致时,可以将该电路板进入下一环节的测试,如果比对不一致,则说明焊接质量有问题,需要将被测电路板从测试台移出,进行修复或其他处理。
上述技术方案的效果为:能够快速、准确地判断被测电路板的焊接质量是否符合标准,通过与数据库中的正常焊接图像比对,可以避免人工判断的主观性和误差,提高测试的效率和准确性,只有通过图像比对一致的电路板才能进入后续的测试环节,从而保证产品质量和可靠性。
本发明的一个实施例一种电路实验板的诊断测试系统,所述完整性测试模块包括:
获取BSDL文件模块,用于分区后以分区单位获取待测电路板的BSDL文件;
扫描模块,用于对所述BSDL文件的关键字进行逐行扫描;
获取对应关系模块,用于根据扫描到的关键字获取待测芯片物理引脚与边界扫描单元BSC间的对应关系;
扫描链测试结果上传服务器模块,用于根据对应关系对电路实验板执行边界扫描链完整性测试,并将边界扫描链完整性测试结果上传到服务器。
上述技术方案的原理为:获取待测电路板的BSDL文件,根据分区后的信息,获取对应分区的BSDL文件。BSDL(Boundary Scan Description Language)文件描述了芯片的边界扫描链结构和接口,对BSDL文件进行逐行扫描,寻找关键字。一般常用的关键字有实体(entity),属性(attribute),常量(const),接口(port)等,扫描实体(entity)关键字获取电路板名称及封装信息,扫描属性(attribute)获取寄存器长度等信息,扫描常量(const)获取电路板引脚名称及编号,扫描接口(port)获取电路板引脚名称及类型。根据扫描到的关键字,解析BSDL文件,建立待测芯片的物理引脚与边界扫描单元的对应关系。这样可以确定哪些引脚属于边界扫描链,并能够正确配置边界扫描链。根据对应关系,对电路实验板执行边界扫描链完整性测试。这个测试将检查各个边界扫描单元之间的连通性和正常工作。测试过程中,通过控制边界扫描链的状态,向电路板的边界扫描单元注入测试数据,并读取响应数据;将边界扫描链完整性测试的结果上传到服务器进行存储和分析。这样可以方便后续对测试结果的处理、故障分析和修复。
上述技术方案的效果为:根据BSDL文件和关键字扫描,能够准确确定待测芯片的物理引脚与边界扫描单元的对应关系,这样可以正确配置边界扫描链并执行完整性测试,确保各个边界扫描单元之间的连通性和正常工作;通过将电路板分区,并获取相应的BSDL文件,可以将测试流程针对每个分区进行,当这个分区测试正常时,将不再细化检测,当这个分区测试不正常时,将继续细化检测以获取故障的具体定位,这样可以简化检测流程,提高测试效率和准确性;将边界扫描链完整性测试结果上传到服务器进行存储,可以实现测试结果的可追溯性,这样可以快速查询和回溯特定电路板的测试结果,便于后续的故障分析、修复和质量控制;通过边界扫描链完整性测试,能够及早发现电路板中的连通性问题和故障点,这有助于提高产品的质量和可靠性,减少故障率和售后问题;通过分析上传的测试结果,可以准确地定位边界扫描链中的故障位置,这样可以快速识别故障部件或模块,并采取相应的修复措施,提高维修效率和降低成本。
本发明的一个实施例,一种电路实验板的诊断测试系统,所述生成向量模块包括:
生成互联测试向量模块,用于根据网表文件中定义的线网数量确定所生成测试向量集的规模后,调用测试向量生成算法,生成测试向量;
输出互连响应向量模块,用于当TAP控制器进入Shift-IR状态后,加载EXTEST指令使TAP控制器进入Shift-DR状态,将生成测试向量从TDI移入扫描链,加载完成后从TDO串行输出响应向量,加载未完成时,生成错误报告,从TDO串行输出响应向量;
静态功能测试模块,用于当上述互连测试完成后,解析所述待测电路板对应的BSDL 文件,获取所述待测电路板基本硬件信息,然后初始化扫描链,检查扫描链是否完整,若初始化不成功,则继续初始化,否则选择配置模式,使 TAP 控制器跳转到数据寄存器捕获状态,通过外部激励向FPGA 内部逻辑输入测试向量,若测试向量加载不成功,则继续输入,否则采集所述待测电路板的响应向量,从BSR串行输出响应向量。
上述技术方案的工作原理为:根据网表文件中定义的线网数量,确定所需生成的测试向量集的规模,然后调用测试向量生成算法,生成相应数量的测试向量;TAP控制器进入Shift-IR状态后,加载EXTEST指令使TAP控制器进入Shift-DR状态,在Shift-DR状态下,将生成的测试向量从TDI移入待测电路板的扫描链;加载完成后,从TDO串行输出响应向量,即待测电路板对应的输出结果。如果加载未完成或发生错误,生成错误报告,并从TDO串行输出部分响应向量;解析待测电路板对应的BSDL文件,获取基本硬件信息。然后初始化扫描链,并检查扫描链是否完整,如果初始化不成功,则继续初始化直到成功为止;选择配置模式,使TAP控制器跳转到数据寄存器捕获状态,通过外部激励向FPGA内部逻辑输入测试向量,即将生成的测试向量传入待测电路板中;若测试向量加载成功,采集待测电路板的响应向量,并从BSR串行输出响应向量。这些响应向量将用于后续分析和故障定位。
上述技术方案的效果为:根据网表文件中定义的线网数量,确定所需生成的测试向量集的规模,通过调用测试向量生成算法,能够生成适量且覆盖全面的测试向量,保证对待测电路板进行全面的功能测试;通过TAP控制器的状态切换和加载指令,能够精确地控制待测电路板的测试过程,从Shift-IR状态到Shift-DR状态的切换,以及将生成的测试向量从TDI移入扫描链的加载过程,确保测试过程的可靠性和稳定性;一旦加载完成,从TDO串行输出相应向量,即待测电路板对应的输出结果,即使加载未完成或发生错误,也能够生成错误报告并部分输出响应向量,方便快速识别问题所在;通过解析待测电路板对应的BSDL文件,能够获得基本硬件信息,这包括芯片引脚定义、边界扫描单元描述等重要信息,这样可以确保后续测试和分析的准确性;在初始化扫描链之前,对其进行检查以确保完整性,如果初始尝试不成功,则持续尝试初始化操作,直到确定扫描链的完整性,保证后续测试的准确性和可靠性;一旦测试向量加载成功,通过选择配置模式和输入测试向量,使TAP控制器跳转到数据寄存器捕获状态,并向FPGA内部逻辑输入测试向量;采集待测电路板的响应向量,并从BSR串行输出相应向量,这样可以快速获取测试结果,加快故障定位和分析的速度;总体而言,以上技术方案能够生成全面且覆盖全面的测试向量,实现准确、可靠的测试流程控制,并能够获取准确的硬件信息和响应向量;通过扫描链完整性检查和快速响应向量采集,能够提高测试效率和故障定位的准确性。
本发明的一个实施例一种电路实验板的诊断测试系统,所述比对模块包括:
预存正常响应向量模块,用于在数据库中预存入正常电路板的互连测试响应向量、静态功能测试响应向量和预设阈值;
比对向量模块,用于将上述获取到的所述待测电路板的互联测试响应向量和静态功能测试响应向量与数据库中的互联测试响应向量和静态功能测试响应向量进行比对,当差值不超过预设阈值时,认为待测电路板正常,否则,认为电路板出现故障,将互联测试结果和静态功能测试结果上传至服务器;
故障定位模块,用于判断待测电路实验板在完整性测试、互联测试和静态功能测试是否哪一环节结果显示不正常,若有,则将上传至服务器的待测电路板的不正常数据与数据库中预存的故障数据进行比对,如果故障现象在数据库中存在,则调用数据库中的相对应的测试方法,测试结果与数据库中保存的一致,说明故障已知,根据数据库中存入的故障模块进行定位;
获取用户测试模块,用于当故障现象在数据库中不存在时,则获取用户设置的测试方法和测试结果,并将其存入数据库中,以便下次调用。
上述技术方案的工作原理为:在数据库中预存入正常电路板的互连测试响应向量、静态功能测试响应向量和预设阈值,这些数据用于后续与待测电路板的测试结果进行比对;将获取到的待测电路板的互联测试响应向量和静态功能测试响应向量与数据库中的相应数据进行比对,如果差值不超过预设阈值,设定一个阈值以判断待测电路板的互联测试响应向量是否与预存的向量相符,这种方法被称为容错测试或容忍度测试,在容错测试中,定义一个允许的误差范围或阈值,如果待测电路板的互联测试响应向量与预存的向量之间的差异小于或等于该阈值,则可以认为电路板是正常的,这意味着即使存在一些细微的差异,只要它们在可接受范围内,电路板仍然可以被视为正常。即在允许范围内,则认为待测电路板正常,否则,认为电路板出现故障;将互连测试结果和静态功能测试结果与相应的标识(如待测电路板ID)一起上传至服务器,这样可以进行进一步的分析和处理;服务器接收到上传的待测电路板的测试结果后,判断在完整性测试、互联测试和静态功能测试中是否有异常,如果存在异常,服务器将上传的不正常数据与数据库中预存的故障数据进行比对,如果故障现象在数据库中已知,则调用数据库中相应的测试方法,以确认故障并定位故障模块;如果故障现象在数据库中不存在,则根据用户设置的测试结果和测试方法,将其存入数据库中,以便下次调用,这样可以不断丰富故障数据库,提高故障诊断的准确性和效率。
上述技术方案的效果为:通过将待测电路板的互连测试响应向量和静态功能测试响应向量与数据库中的预设数据进行比对,能够快速而准确地判断电路板是否正常工作,当差值不超过预设阈值时,认为待测电路板正常;否则,认为电路板出现故障,在发现非正常的测试结果时,将互连测试结果、静态功能测试结果以及相应的标识(如待测电路板ID)上传至服务器,便于进行后续处理;多环节故障追踪,服务器接收到上传的测试结果后,判断完整性测试、互连测试和静态功能测试是否有异常,如果有异常,服务器可以根据所处环节判断出问题的具体部分,这有助于缩小故障范围,提高故障追踪的精确性;服务器将上传的不正常数据与数据库中预存的故障数据进行比对,如果故障现象在数据库中已知,则可以调用数据库中相应的测试方法,以确认故障并定位故障模块,这样可以快速识别已知故障,提高故障处理的效率;如果故障现象在数据库中不存在,则根据用户设置的测试结果和测试方法,将其存入数据库中,这样有助于建立新故障的数据库,并为后续的故障定位和修复提供参考;同时,也可以保留历史记录,以便进行分析和改进;通过不断更新故障数据库,可以逐渐积累更多的故障案例和解决方案,这将有助于提高故障诊断的准确性和效率,为未来的故障处理提供更可靠的支持。
显然,本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样,倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内,则本发明也意图包含这些改动和变型在内。
Claims (6)
1.一种电路实验板的诊断测试方法,其特征在于,所述方法包括:
获取电路板正常焊接时的图像,将其存入数据库中,获取被测电路板的图像,将所述被测电路板的图像与数据库中电路正常焊接的图像进行比对;
其中,所述获取电路板正常焊接时的图像,将其存入数据库中,获取被测电路板的图像,将所述被测电路板的图像与数据库中电路正常焊接的图像进行比对,包括:
获取用户上传的电路板正常焊接时的图像,将电路板型号和电路板正常焊接时的图像对照存入数据库中,所述电路板正常焊接时的图像应按照电路板焊接顺序存储,以使后续获取被测电路板的图像按顺序对照;
获取被测电路板的图像,将所述被测电路板的图像与数据库中电路正常焊接时的图像进行比对,当比对一致时,被测电路板进入下一环节的测试,否则将被测电路板移出测试台;
进行比对时,通过以下公式的计算结果来看两张图片是否一致:
;
其中,x和y是待比较的两幅图像,μ1和μ2分别表示这两幅图像的均值,σ1*σ1表示图像x的方差,σ2*σ2表示图像y的方差,σ12表示这两幅图像的协方差,C1和C2是常数,用于避免分母为0的情况,常数的值根据色彩范围而不同,一般情况下C1=(K1*L)2,C2=(K2*L)2,其中L是像素值的范围,L-1是最大像素值,K1和K2是小于1的常数,con(x,y)接近1时,表示x和y相似度较高;而当con(x,y)较低时,表示两个图像之间存在较大的差异;
使用拉力测试仪器对焊接的组件进行拉伸测试;
获取电路板的网表文件,对所述网表文件进行解析,通过解析获取电路板的结构和连接关系,根据所述电路板的结构和连接关系将电路板分区;
分区后以分区为单位先执行边界扫描链完整性测试;
根据分区生成互连测试向量和静态功能测试向量,将所述互连测试向量和所述静态功能测试向量输入到被检测的电路板中,所述被测电路板输出响应向量;
对所述响应向量进行分析,将所述响应向量与数据库中的正常响应向量进行比对,根据比对结果获取电路实验板的故障位置;
其中,所述分区后以分区为单位先执行边界扫描链完整性测试,包括:
分区后以分区单位获取待测电路板的BSDL文件;
对所述BSDL文件的关键字进行逐行扫描;
根据扫描到的关键字获取待测芯片物理引脚与边界扫描单元BSC 间的对应关系;
根据对应关系对电路实验板执行边界扫描链完整性测试,并将边界扫描链完整性测试结果上传到服务器。
2.根据权利要求1所述一种电路实验板的诊断测试方法,其特征在于,根据分区生成互连测试向量和静态功能测试向量,将所述互连测试向量和所述静态功能测试向量输入到被检测的电路板中,所述被测电路板输出响应向量,包括:
根据网表文件中定义的线网数量确定所生成测试向量集的规模后,调用测试向量生成算法,生成测试向量;
TAP控制器进入Shift-IR状态后,加载EXTEST指令使TAP控制器进入Shift-DR状态,将生成测试向量从TDI移入扫描链,加载完成后从TDO串行输出响应向量,加载未完成时,生成错误报告,从TDO串行输出响应向量;
上述互连测试完成后,解析所述待测电路板对应的 BSDL 文件,获取所述待测电路板基本硬件信息,然后初始化扫描链,检查扫描链是否完整,若初始化不成功,则继续初始化,否则选择配置模式,使 TAP 控制器跳转到数据寄存器捕获状态,通过外部激励向FPGA 内部逻辑输入测试向量,若测试向量加载不成功,则继续输入,否则采集所述待测电路板的响应向量,从BSR串行输出响应向量。
3.根据权利要求1所述一种电路实验板的诊断测试方法,其特征在于,对所述响应向量进行分析,将所述响应向量与数据库中的正常响应向量进行比对,包括:
数据库中预存入正常电路板的互连测试响应向量、静态功能测试响应向量和预设阈值;
将上述获取到的所述待测电路板的互联测试响应向量和静态功能测试响应向量与数据库中的互联测试响应向量和静态功能测试响应向量进行比对,当差值不超过预设阈值时,认为待测电路板正常,否则,认为电路板出现故障,将互联测试结果和静态功能测试结果上传至服务器;
服务器判断待测电路实验板在完整性测试、互联测试和静态功能测试是否哪一环节结果显示不正常,若有,则将上传至服务器的待测电路板的不正常数据与数据库中预存的故障数据进行比对,如果故障现象在数据库中存在,则调用数据库中的相对应的测试方法,测试结果与数据库中保存的一致,说明故障已知,根据数据库中存入的故障模块进行定位;
如果故障现象在数据库中不存在,则获取用户设置的测试结果和测试方法,并将其存入数据库中,以便下次调用。
4.一种电路实验板的诊断测试系统,其特征在于,所述系统包括:
检测是否焊接正常模块,用于获取电路板正常焊接时的图像,将其存入数据库中,获取被测电路板的图像,将所述被测电路板的图像与数据库中电路正常焊接的图像进行比对;
其中,所述模块包括:
预存正常焊接图像模块,用于获取用户上传的电路板正常焊接时的图像,将电路板型号和电路板正常焊接时的图像对照存入数据库中,所述电路板正常焊接时的图像应按照电路板焊接顺序存储,以使后续获取被测电路板的图像按顺序对照;
图像对比模块,用于获取被测电路板的图像,将所述被测电路板的图像与数据库中电路正常焊接时的图像进行比对,当比对一致时,被测电路板进入下一环节的测试,否则将被测电路板移出测试台;
进行比对时,通过以下公式的计算结果来看两张图片是否一致:
;
其中,x和y是待比较的两幅图像,μ1和μ2分别表示这两幅图像的均值,σ1*σ1表示图像x的方差,σ2*σ2表示图像y的方差,σ12表示这两幅图像的协方差,C1和C2是常数,用于避免分母为0的情况,常数的值根据色彩范围而不同,一般情况下C1=(K1*L)2,C2=(K2*L)2,其中L是像素值的范围,L-1是最大像素值,K1和K2是小于1的常数,con(x,y)接近1时,表示x和y相似度较高;而当con(x,y)较低时,表示两个图像之间存在较大的差异;
检测焊接是否牢固模块,使用拉力测试仪器对焊接的组件进行拉伸测试;
分区模块,用于获取电路板的网表文件,对所述网表文件进行解析,通过解析获取电路板的结构和连接关系,根据所述电路板的结构和连接关系将电路板分区;
完整性测试模块,用于分区后以分区为单位执行边界扫描链完整性测试;
生成向量模块,用于根据分区生成互连测试向量和静态功能测试向量,将所述互连测试向量和所述静态功能测试向量输入到被检测的电路板中,所述被测电路板输出响应向量;
比对模块,用于对所述响应向量进行分析,将所述响应向量与数据库中的正常响应向量进行比对;
其中,所述完整性测试模块包括:
获取BSDL文件模块,用于分区后以分区单位获取待测电路板的BSDL文件;
扫描模块,用于对所述BSDL文件的关键字进行逐行扫描;
获取对应关系模块,用于根据扫描到的关键字获取待测芯片物理引脚与边界扫描单元BSC间的对应关系;
扫描链测试结果上传服务器模块,用于根据对应关系对电路实验板执行边界扫描链完整性测试,并将边界扫描链完整性测试结果上传到服务器。
5.根据权利要求4所述一种电路实验板的诊断测试系统,其特征在于,所述生成向量模块包括:
生成互联测试向量模块,用于根据网表文件中定义的线网数量确定所生成测试向量集的规模后,调用测试向量生成算法,生成测试向量;
输出互连响应向量模块,用于当TAP控制器进入Shift-IR状态后,加载EXTEST指令使TAP控制器进入Shift-DR状态,将生成测试向量从TDI移入扫描链,加载完成后从TDO串行输出响应向量,加载未完成时,生成错误报告,从TDO串行输出响应向量;
静态功能测试模块,用于当上述互连测试完成后,解析所述待测电路板对应的 BSDL文件,获取所述待测电路板基本硬件信息,然后初始化扫描链,检查扫描链是否完整,若初始化不成功,则继续初始化,否则选择配置模式,使 TAP 控制器跳转到数据寄存器捕获状态,通过外部激励向FPGA 内部逻辑输入测试向量,若测试向量加载不成功,则继续输入,否则采集所述待测电路板的响应向量,从BSR串行输出响应向量。
6.根据权利要求4所述一种电路实验板的诊断测试系统,其特征在于,所述比对模块包括:
预存正常响应向量模块,用于在数据库中预存入正常电路板的互连测试响应向量、静态功能测试响应向量和预设阈值;
比对向量模块,用于将上述获取到的所述待测电路板的互联测试响应向量和静态功能测试响应向量与数据库中的互联测试响应向量和静态功能测试响应向量进行比对,当差值不超过预设阈值时,认为待测电路板正常,否则,认为电路板出现故障,将互联测试结果和静态功能测试结果上传至服务器;
故障定位模块,用于判断待测电路实验板在完整性测试、互联测试和静态功能测试是否哪一环节结果显示不正常,若有,则将上传至服务器的待测电路板的不正常数据与数据库中预存的故障数据进行比对,如果故障现象在数据库中存在,则调用数据库中的相对应的测试方法,测试结果与数据库中保存的一致,说明故障已知,根据数据库中存入的故障模块进行定位;
获取用户测试模块,用于当故障现象在数据库中不存在时,则获取用户设置的测试方法和测试结果,并将其存入数据库中,以便下次调用。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202311087405.9A CN116819288B (zh) | 2023-08-28 | 2023-08-28 | 一种电路实验板的诊断测试方法及系统 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202311087405.9A CN116819288B (zh) | 2023-08-28 | 2023-08-28 | 一种电路实验板的诊断测试方法及系统 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN116819288A CN116819288A (zh) | 2023-09-29 |
CN116819288B true CN116819288B (zh) | 2024-03-19 |
Family
ID=88120593
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202311087405.9A Active CN116819288B (zh) | 2023-08-28 | 2023-08-28 | 一种电路实验板的诊断测试方法及系统 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN116819288B (zh) |
Citations (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5051996A (en) * | 1989-03-27 | 1991-09-24 | The United States Of America As Represented By The United States Department Of Energy | Built-in-test by signature inspection (bitsi) |
US5270642A (en) * | 1992-05-15 | 1993-12-14 | Hewlett-Packard Company | Partitioned boundary-scan testing for the reduction of testing-induced damage |
US5774477A (en) * | 1995-12-22 | 1998-06-30 | Lucent Technologies Inc. | Method and apparatus for pseudorandom boundary-scan testing |
CN101706458A (zh) * | 2009-11-30 | 2010-05-12 | 中北大学 | 高分辨率印刷电路板自动检测系统及检测方法 |
CN103155723A (zh) * | 2010-10-13 | 2013-06-12 | At&S奥地利科技及系统技术股份公司 | 用于制备特别是具有多个印刷电路板元件的板状物体的方法和系统 |
CN103558544A (zh) * | 2013-10-25 | 2014-02-05 | 中国航空综合技术研究所 | 一种基于边界扫描的数模混合电路机内测试装置 |
CN105334451A (zh) * | 2015-11-27 | 2016-02-17 | 张释文 | 边界扫描测试系统 |
CN108693459A (zh) * | 2017-10-19 | 2018-10-23 | 曹宁 | 用于各种电路板的双点vi曲线扫描比对故障诊断方法 |
CN109164378A (zh) * | 2018-10-29 | 2019-01-08 | 电子科技大学 | 一种边界扫描测试链路的设计及测试方法 |
CN113340919A (zh) * | 2021-07-02 | 2021-09-03 | 南通海舟电子科技有限公司 | 一种智能控制电路板的控制系统 |
CN114022436A (zh) * | 2021-10-29 | 2022-02-08 | 深圳明锐理想科技有限公司 | 一种印制电路板的检测方法、装置及检测设备 |
CN115114587A (zh) * | 2022-07-19 | 2022-09-27 | 中国电信股份有限公司 | 仿冒小程序的自动识别方法、系统、设备及存储介质 |
TWI803428B (zh) * | 2022-09-19 | 2023-05-21 | 英業達股份有限公司 | 用於檢測邊界掃描互聯設備之測試針板之檢測系統 |
-
2023
- 2023-08-28 CN CN202311087405.9A patent/CN116819288B/zh active Active
Patent Citations (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5051996A (en) * | 1989-03-27 | 1991-09-24 | The United States Of America As Represented By The United States Department Of Energy | Built-in-test by signature inspection (bitsi) |
US5270642A (en) * | 1992-05-15 | 1993-12-14 | Hewlett-Packard Company | Partitioned boundary-scan testing for the reduction of testing-induced damage |
US5774477A (en) * | 1995-12-22 | 1998-06-30 | Lucent Technologies Inc. | Method and apparatus for pseudorandom boundary-scan testing |
CN101706458A (zh) * | 2009-11-30 | 2010-05-12 | 中北大学 | 高分辨率印刷电路板自动检测系统及检测方法 |
CN103155723A (zh) * | 2010-10-13 | 2013-06-12 | At&S奥地利科技及系统技术股份公司 | 用于制备特别是具有多个印刷电路板元件的板状物体的方法和系统 |
CN103558544A (zh) * | 2013-10-25 | 2014-02-05 | 中国航空综合技术研究所 | 一种基于边界扫描的数模混合电路机内测试装置 |
CN105334451A (zh) * | 2015-11-27 | 2016-02-17 | 张释文 | 边界扫描测试系统 |
CN108693459A (zh) * | 2017-10-19 | 2018-10-23 | 曹宁 | 用于各种电路板的双点vi曲线扫描比对故障诊断方法 |
CN109164378A (zh) * | 2018-10-29 | 2019-01-08 | 电子科技大学 | 一种边界扫描测试链路的设计及测试方法 |
CN113340919A (zh) * | 2021-07-02 | 2021-09-03 | 南通海舟电子科技有限公司 | 一种智能控制电路板的控制系统 |
CN114022436A (zh) * | 2021-10-29 | 2022-02-08 | 深圳明锐理想科技有限公司 | 一种印制电路板的检测方法、装置及检测设备 |
CN115114587A (zh) * | 2022-07-19 | 2022-09-27 | 中国电信股份有限公司 | 仿冒小程序的自动识别方法、系统、设备及存储介质 |
TWI803428B (zh) * | 2022-09-19 | 2023-05-21 | 英業達股份有限公司 | 用於檢測邊界掃描互聯設備之測試針板之檢測系統 |
Non-Patent Citations (2)
Title |
---|
Board partition integrity scan;Rafic Z. Makki et al.;1990 International Test Conference;19900914;第970-977页 * |
遥测项目文件自动检查模块的设计与实现;胡一帆;信息与电脑(第3期);第83-85页 * |
Also Published As
Publication number | Publication date |
---|---|
CN116819288A (zh) | 2023-09-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102305872B1 (ko) | 검사 시스템, 웨이퍼 맵 표시기, 웨이퍼 맵 표시 방법, 및 기록 매체에 저장된 컴퓨터 프로그램 | |
US7146584B2 (en) | Scan diagnosis system and method | |
US9400311B1 (en) | Method and system of collective failure diagnosis for multiple electronic circuits | |
JPH07198786A (ja) | 従来的及びバウンダリ・スキャンの混合論理回路の電力印加試験装置および方法 | |
US20020116675A1 (en) | Method and system for determining common failure modes for integrated circuits | |
CN116819288B (zh) | 一种电路实验板的诊断测试方法及系统 | |
US6895565B2 (en) | Methods for predicting board test coverage | |
US5940413A (en) | Method for detecting operational errors in a tester for semiconductor devices | |
US6785413B1 (en) | Rapid defect analysis by placement of tester fail data | |
US6681361B1 (en) | Semiconductor device inspection apparatus and semiconductor device inspection method | |
JPH0455776A (ja) | 論理集積回路の故障診断装置 | |
CN113821427B (zh) | 一种测试结果的检测方法及装置 | |
KR100286098B1 (ko) | 리피트페일칩검출시스템및방법 | |
JP2000155156A (ja) | 半導体集積回路の故障診断装置 | |
JP2765096B2 (ja) | 電気系コネクタの接続良否診断装置及び診断方法 | |
JPH04315068A (ja) | プリント回路板の検査装置 | |
KR0177218B1 (ko) | 기판자동검사기의 핀 검색방법 | |
JPH10199953A (ja) | 歩留まり解析方法及びその装置 | |
CA1079860A (en) | Automatic fault-probing method and apparatus for checking electrical circuits and the like | |
JPH1115518A (ja) | 電子回路基板・装置の故障診断方式 | |
CN113900001A (zh) | 一种电路板测试装置以及电路板的测试方法 | |
CN117825908A (zh) | 故障定位电路、方法、芯片及计算机可读存储介质 | |
JPH0755887A (ja) | 故障診断装置 | |
CN113821427A (zh) | 一种测试结果的检测方法及装置 | |
KR100276650B1 (ko) | 반도체소자의불량검사및분석방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |