CN113721131A - 输入测试电路及芯片 - Google Patents
输入测试电路及芯片 Download PDFInfo
- Publication number
- CN113721131A CN113721131A CN202111028724.3A CN202111028724A CN113721131A CN 113721131 A CN113721131 A CN 113721131A CN 202111028724 A CN202111028724 A CN 202111028724A CN 113721131 A CN113721131 A CN 113721131A
- Authority
- CN
- China
- Prior art keywords
- input
- test
- pin
- signal
- register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 362
- 238000005070 sampling Methods 0.000 claims abstract description 46
- 238000010998 test method Methods 0.000 abstract description 7
- 238000013522 software testing Methods 0.000 abstract description 4
- 102100034243 Solute carrier family 12 member 2 Human genes 0.000 description 14
- 238000010586 diagram Methods 0.000 description 14
- 108091006621 SLC12A1 Proteins 0.000 description 9
- 108091006620 SLC12A2 Proteins 0.000 description 9
- 238000000034 method Methods 0.000 description 9
- 230000008569 process Effects 0.000 description 8
- 101000640899 Homo sapiens Solute carrier family 12 member 2 Proteins 0.000 description 5
- 101150079307 BSC3 gene Proteins 0.000 description 4
- 101100437897 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) BSC4 gene Proteins 0.000 description 4
- 230000009471 action Effects 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 230000008676 import Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
- G01R31/2836—Fault-finding or characterising
- G01R31/2843—In-circuit-testing
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本申请实施例提供一种输入测试电路及芯片，测试电路包括：输入选择器、第一寄存器和反馈电路，所述第一寄存器分别与所述输入选择器和所述反馈电路连接，所述反馈电路和所述输入选择器还用于与待测试引脚连接。在上述测试电路中，可以向待测试引脚输入测试信号，并且还可以采样待测试引脚的采样信号，根据测试信号和采样信号即可确定待测试引脚与相邻的引脚之间是否发生短路。无需借助其他测试电路，测试过程简单方便，进而提高了测试电路的测试效率。
Description
技术领域
本申请涉及电路测试技术领域，具体涉及一种输入测试电路及芯片。
背景技术
芯片中包括多种类型的引脚，例如，输入引脚、输出引脚。当需要对芯片的故障进行测试时，需要对芯片的引脚进行测试。
在相关技术中，通常采用边界扫描测试电路对芯片的引脚进行测试，可以在每个引脚附加一个边界扫描单元(Boundary scan cell，BSC)，通过边界扫描单元向每一个被测引脚输入一个测试信号，并通过另一芯片中，与被测引脚相连的引脚对应的边界扫描单元输出被测引脚的采样信号，通过比较测试信号和采样信号确定测试结果。
然而，在相关技术中，需要借助其他测试电路输出被测引脚的采样信号，测试过程繁琐，导致对芯片的测试效率低下。
发明内容
本申请涉及一种输入测试电路及芯片，可以对单芯片的故障进行测试，提高了对芯片的测试效率。
第一方面，本申请实施例提供一种输入测试电路，包括：输入选择器、第一寄存器、模式选择器和反馈电路，所述第一寄存器分别与所述输入选择器、所述反馈电路和所述模式选择器连接，所述反馈电路、所述输入选择器和所述模式选择器还用于与待测试引脚连接，其中，
所述输入选择器用于，在所述输入测试电路为第一状态时，接收测试信号并向所述第一寄存器输出所述测试信号；
所述第一寄存器用于，向测试处理单元输出所述测试信号，并在所述测试电路为第二状态时，通过所述反馈电路向所述待测试引脚输出所述测试信号；
所述输入选择器还用于，在所述输入测试电路为第三状态时，接收所述待测试引脚的采样信号，向所述第一寄存器输出所述采样信号；
所述第一寄存器还用于，向所述测试处理单元输出所述采样信号。
在一种可能的实施方式中，所述输入选择器包括两个信号输入端、信号控制端和输出端，其中，
所述输入选择器的第一输入端用于与所述待测试引脚连接；
所述输入选择器的第二输入端用于接收所述测试信号；
所述输入选择器的信号控制端用于接收第一控制信号，所述第一控制信号用于控制所述输入选择器的第一输入端选通或者所述输入选择器的第二输入端选通；
所述输入选择器的输出端用于与所述第一寄存器的输入端连接。
在一种可能的实施方式中，在所述输入测试电路为所述第一状态时，所述第一控制信号用于控制所述输入选择器的第二输入端选通；
在所述输入测试电路为所述第三状态时，所述第一控制信号用于控制所述输入选择器的第一输入端选通。
在一种可能的实施方式中，所述反馈电路包括第二寄存器和开关单元，所述第二寄存器分别与所述第一寄存器和所述开关单元连接，所述开关单元还与所述待测试引脚连接，其中，
所述第二寄存器用于，在所述输入测试电路为所述第二状态时，从所述第一寄存器接收所述测试信号，并通过所述开关单元向所述待测试引脚发送所述测试信号。
在一种可能的实施方式中，所述开关单元用于接收测试控制信号，其中，
在所述测试电路为所述第二状态时，所述测试控制信号用于控制开关单元闭合。
在一种可能的实施方式中，所述开关单元为三态缓冲器。
在一种可能的实施方式中，所述模式选择器包括两个输入端、信号控制端和输出端，其中，
所述模式选择器的第一输入端用于与所述待测试引脚连接；
所述模式选择器的第二输入端与所述第二寄存器的输出端连接；
所述模式选择器的信号控制端用于接收第二控制信号，所述第二控制信号用于控制所述第一模式选择器的第一输入端选通或者所述第一模式选择器的第二输入端选通；
所述第一模式选择器的输出端用于与所述测试电路所在的芯片上的处理单元连接。
在一种可能的实施方式中，在所述输入测试电路所在的芯片为功能模式时，所述第二控制信号用于控制所述第一模式选择器的第一输入端选通；
在所述输入测试电路所在的芯片为测试模式时，所述第二控制信号用于控制所述第一模式选择器的第二输入端选通。
第二方面，本申请实施例提供了一种芯片，所述芯片中包括处理单元、多个第一引脚、多个第二引脚、核心处理单元、每个第一引脚对应的测试电路和每个第二引脚对应的测试电路，所述第一引脚与所述核心处理单元的输入端连接，所述第二引脚与所述核心处理单元的输出端连接，其中，
所述第一引脚对应的测试电路为第一方面任一项所述的输入测试电路；
所述处理单元分别与每个第一引脚和每个第二引脚连接，每个第一引脚和第二引脚还与对应的测试电路连接；
所述多个第一引脚和所述多个第二引脚中相邻的引脚对应的测试电路之间连接。
在一种可能的实施方式中，所述芯片还包括测试处理单元，所述测试处理单元分别与每个测试电路连接，所述测试处理单元用于根据每个测试电路输出的测试信号和采样信号，确定所述测试电路对应的引脚的测试结果。
在一种可能的实施方式中，所述第二引脚对应的测试电路包括：输入选择器、第一寄存器和模式选择器，所述第一寄存器分别与所述输入选择器和所述模式选择器连接，所述输入选择器和所述模式选择器还用于与第二引脚连接，其中，
所述输入选择器用于，在所述测试电路为第一状态时，接收测试信号并向所述第一寄存器输出所述测试信号；
所述第一寄存器用于，向测试处理单元输出所述测试信号，并在所述测试电路为第二状态时，向所述第二引脚输出所述测试信号；
所述输入选择器还用于，在所述测试电路为第三状态时，接收所述第二引脚的采样信号，向所述第一寄存器输出所述采样信号；
所述第一寄存器还用于，向测试处理单元输出所述采样信号。
在一种可能的实施方式中，所述第二引脚对应的测试电路中，所述输入选择器包括两个信号输入端、信号控制端和输出端，其中，
所述输入选择器的第一输入端用于与所述第二引脚连接；
所述输入选择器的第二输入端用于接收所述测试信号；
所述输入选择器的信号控制端用于接收第一控制信号，所述第一控制信号用于控制所述输入选择器的第一输入端选通或者所述输入选择器的第二输入端选通；
所述输入选择器的输出端用于与所述第一寄存器的输入端连接。
在一种可能的实施方式中，在所述第二引脚对应的测试电路为所述第一状态时，所述第一控制信号用于控制所述输入选择器的第二输入端选通；
在所述第二引脚对应的测试电路为所述第三状态时，所述第一控制信号用于控制所述输入选择器的第一输入端选通。
在一种可能的实施方式中，所述第二引脚对应的测试电路还包括第二寄存器，所述第二寄存器的输入端与所述第一寄存器的输出端连接，所述第二寄存器的输出端与所述模式选择器的输入端连接，其中，
所述第二寄存器用于，在所述测试电路为所述第二状态时，从所述第一寄存器接收所述测试信号，并通过所述模式选择器向所述第二引脚发送所述测试信号。
在一种可能的实施方式中，所述第二引脚对应的测试电路中，所述模式选择器包括两个输入端、信号控制端和输出端，其中，
所述模式选择器的第一输入端用于与芯片上的核心处理单元连接；
所述模式选择器的第二输入端与所述第二寄存器的输出端连接；
所述模式选择器的信号控制端用于接收第二控制信号，所述第二控制信号用于控制所述第二模式选择器的第一输入端选通或者所述第二模式选择器的第二输入端选通；
所述模式选择器的输出端用于与所述第二引脚连接。
在一种可能的实施方式中，在所述第二引脚对应的测试电路所在的芯片为功能模式时，所述第二控制信号用于控制所述模式选择器的第一输入端选通；
在所述第二引脚对应的测试电路所在的芯片为测试模式时，所述第二控制信号用于控制所述模式选择器的第二输入端选通。
在一种可能的实施方式中，所述第二引脚对应的测试电路还包括开关单元，其中，所述开关单元与所述输入选择器的第一输入端连接，所述开关单元还用于与所述第二引脚连接。
在一种可能的实施方式中，所述第二引脚对应的测试电路中，所述开关单元包括两个输入端、信号控制端和输出端，其中，
所述开关单元的第一输入端用于与芯片上的核心处理单元连接；
所述开关单元的第二输入端用于与所述第二引脚连接；
所述开关单元的信号控制端用于接收测试控制信号，所述测试控制信号用于控制所述开关单元的第一输入端选通或者所述开关单元的第二输入端选通；
所述开关单元的输出端用于与所述输入选择器的第一输入端连接。
在一种可能的实施方式中，在所述第二引脚对应的测试电路为所述第三状态时，所述测试控制信号用于控制所述开关单元的第二输入端选通。
本申请实施例提供一种输入测试电路及芯片，该输入测试电路包括：输入选择器、第一寄存器、模式选择器和反馈电路，第一寄存器分别与输入选择器、反馈电路和模式选择器连接，反馈电路、输入选择器和模式选择器还用于与待测试引脚连接。在上述输入测试电路中，通过增加反馈电路可以使输入测试电路输出测试信号和采样信号，无需借助其他测试电路输出采样信号，测试过程简单方便，进而提高了测试电路的测试效率。
附图说明
图1为本申请实施例提供的一种应用场景示意图；
图2为相关技术中边界带扫描单元的内部电路示意图；
图3为相关技术中相邻第一引脚短路测试的示意图；
图4为本申请实施例提供的一种输入测试电路的结构示意图一；
图5为本申请实施例提供的一种输入测试电路的结构示意图二；
图6为本申请实施例提供的一种输入测试电路的结构示意图三；
图7为单芯片相邻第一引脚故障的测试示意图；
图8为BGA芯片引脚的位置示意图。
具体实施方式
为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
为了便于理解，下面结合图1，对本申请实施例所适用的应用场景进行说明。
图1为本申请实施例提供的一种应用场景示意图。请参见图1，芯片可以包括多个引脚、多个BSC、核心处理单元、旁路寄存器、指令寄存器和测试访问端口(Test AccessPort,TAP)控制器，其中，多个BSC可以组成边界扫描寄存器。
根据引脚所处的位置的不同，可以将引脚分为第一引脚和第二引脚。其中，第一引脚是指接收信号的引脚，例如，图1中位于芯片左侧和上侧的引脚为第一引脚。第二引脚是指输出信号的引脚，例如，图1中位于芯片右侧的引脚为第二引脚。
每个引脚对应一个BSC，根据BSC与引脚位置的不同，可以将BSC分为输入BSC和输出BSC。其中，输入BSC是指从第一引脚接收信号的BSC，例如，图1中位于芯片左侧和上侧的BSC为输入BSC。输出BSC是指向第二引脚输出信号的BSC，例如，图1中位于芯片右侧的BSC为输出BSC。
支持边界扫描测试的芯片需具备联合测试工作组(Joint Test Action Group，JTAG)接口。标准的JTAG接口包括4个引脚，4个引脚的名称、功能如表1所示：
表1
核心处理单元可以为芯片的核心逻辑模块。
旁路寄存器提供了一条从TDI引脚到TDO引脚之间最短通道。旁路寄存器的作用是为了缩短扫描路径，将不需要测试的数据寄存器旁路掉，以减少不必要的扫描时间。
指令寄存器用于存放从TDI引脚输入的测试指令，经指令译码后，向边界扫描寄存器、旁路寄存器等数据寄存器发出各种操作码，并确定边界扫描测试的工作方式。
可以通过TDI引脚向边界扫描寄存器输入数据，并通过TDO引脚输出边界扫描寄存器中的数据。在TCK的作用下，从TDI引脚输入的测试信号可以在边界扫描寄存器中的边界扫描单元中移动扫描。测试员可以用边界扫描寄存器来测试外部引脚的连接，或是芯片运行时捕获内部数据。
可以通过TMS信号控制TAP控制器，TAP控制器具有16个状态(例如，更新数据状态、采样数据状态等)的状态机。在TCK的上升沿，TAP控制器利用TMS引脚控制芯片中的边界扫描测试操作，同时控制边界扫描测试电路进行状态转换。
芯片具有功能模式和测试模式。在芯片为功能模式时，BSC将第一引脚、第二引脚与核心处理单元相连。在芯片为测试模式时，在不同的状态下，BSC接入TDI引脚输入测试信号，通过扫描测试通路将测试信号从TDO引脚输出。通过比较输入的测试信号和输出的测试信号可以检测芯片是否出现故障。
为了便于理解，下面结合图2，对边界扫描单元的内部电路进行说明。
图2为相关技术中输入边界带扫描单元的内部电路示意图。请参见图2，包括输入选择器201、第一寄存器202、第二寄存器203和模式选择器204。
芯片在功能模式时，模式选择器204选通“0”，来自第一引脚的信号从PI进入，直接通过模式选择器204从PO输出。从PO输出的信号通过核心处理单元，从PO输出的信号可以作为PI输入另一边界扫描单元。
芯片在测试模式时，模式选择器204选通“1”，BSC内部电路在不同的测试状态下，导通的电路路径不同：
当BSC内部电路在测试数据导入状态，输入选择器201选通“1”，测试信号从SI进入，通过输入选择器201，存储于第一寄存器202，并从SO输出，从SO输出的测试信号经过扫描测试通路，从TDO引脚输出。
当BSC内部电路在更新数据状态，存储于第一寄存器202的测试信号移出至第二寄存器203，并从第二寄存器203输出，经过模式选择器204输出。
当BSC内部电路在采样数据状态，输入选择器201选通“0”，捕获引脚的信号作为采样信号，采样信号通过输入选择器201、存储于第一寄存器202，并从SO输出，再经过扫描测试通路，从TDO引脚输出。
相关技术中，若要测试相邻引脚是否存在短路等故障，需要借助其他芯片的边界扫描测试通路输出采样信号。下面结合图3对相关技术中测试相邻第一引脚短路的方式进行说明。
图3为相关技术中相邻第一引脚短路测试的示意图。请参见图3，包括芯片301和芯片302。测试引脚C和引脚D是否短路的操作如下：
在测试数据导入状态，给BSC1的第一寄存器配置高电平“1”，并将“1”从SO输出给BSC3的SI，BSC3的SI经过扫描测试通路，从芯片302的TDO引脚输出“1”。同时，给BSC2的第一寄存器配置低电平“0”，并将“0”从SO输出给BSC4的SI，BSC4的SI经过扫描测试通路，从芯片2的TDO引脚输出“0”。
在更新数据状态，将存储于BSC1中第一寄存器的“1”移出至第二寄存器，并从第二寄存器输出，经过模式选择器输出至引脚C。同时，将存储于BSC2中第一寄存器的“0”移出至第二寄存器，并从第二寄存器输出，经过模式选择器输出至引脚D。
在采样数据状态，捕获引脚C(或引脚D)的电平值，通过BSC3(或BSC4)中输入选择器、存储于第一寄存器，并从BSC3(或BSC4)的SO输出，再经过扫描测试通路，从芯片302的TDO引脚输出。
若芯片302的TDO引脚输出的引脚C和引脚D的电平值同时为“0”或者“1”，则表示引脚C和引脚D短路。
上述测试相邻引脚短路的方式至少存在以下几个技术问题：
1、芯片302的扫描测试通路无法测试芯片302中相邻引脚短路，需借助其他芯片的扫描测试电路或者其他测试设备进行测试，测试步骤繁琐，导致测试效率低下。
2、若短路的相邻引脚中一个为第一引脚，一个为第二引脚，则可能无法检测，导致检测准确率低。
针对上述存在的各种技术问题，本申请提出一种输入测试电路，通过在测试电路中增加反馈电路可以使测试电路输出测试信号和采样信号，无需借助其他测试电路输出采样信号，测试过程简单方便，进而提高了测试电路的测试效率。
下面，通过具体实施例对本申请所示的技术方案进行详细说明。需要说明的是，下面几个实施例可以独立存在，也可以相互结合，对于相同或相似的概念或过程，在不同的实施例中不再赘述。
图4为本申请实施例提供的一种输入测试电路的结构示意图一。请参见图4，该测试电路40包括输入选择器401、第一寄存器402、反馈电路403和模式选择器404，第一寄存器402分别与输入选择器401、反馈电路403和模式选择器404连接，反馈电路403和模式选择器404还用于与待测试引脚连接。
本申请实施例所示的输入测试电路可以为输入BSC的内部电路。
反馈电路可以由测试控制信号控制，测试控制信号根据测试电路的状态控制反馈电路是否导通。
可选的，输入选择器401可以接收信号并向第一寄存器402输出信号。例如，在输入测试电路为第一状态时，输入选择器401接收测试信号并向第一寄存器402输出测试信号；或者，在输入测试电路为第三状态时，输入选择器401接收待测试引脚的采样信号，并向第一寄存器402输出采样信号。
具体的，输入选择器401可以包括两个信号输入端、信号控制端和输出端。其中，输入选择器401的第一输入端用于接收待测试引脚的采样信号；第二输入端用于接收测试信号；信号控制端用于接收第一控制信号；输出端用于与第一寄存器402的输入端连接。
输入选择器401可以为多路选择器，例如，二选一选择器、三选一选择器等。
第一控制信号用于控制输入选择器401的第一输入端选通或者第二输入端选通。例如，当输入测试电路为第一状态时，第一控制信号用于控制输入选择器401的第二输入端选通；当输入测试电路为第三状态时，第一控制信号用于控制输入选择器401的第一输入端选通。
第一寄存器402可以为移位寄存器，可以通过时钟控制信号决定信号的输入和输出。
第一寄存器402可以用于输出信号。例如，在输入测试电路为第一状态时，第一寄存器402用于向测试处理单元输出测试信号；或者，在输入测试电路为第二状态时，第一寄存器402通过反馈电路403向待测试引脚输出测试信号；或者，在输入测试电路为第三状态时，第一寄存器402用于向测试处理单元输出采样信号。
第一状态可以为测试数据导入状态，第二状态可以为更新数据状态，第三状态可以为采样数据状态。
测试处理单元可以位于芯片内部，也可以位于芯片外部。
下面，对上述测试电路的工作过程进行说明。
在芯片为功能模式时，模式选择器404控制信号直接从待测试引脚的PI传输至PO，从PO输出的信号经过芯片上的核心处理单元，作为PI输入下一测试电路所在的引脚。
在芯片为测试模式时，PO与芯片所在的核心处理单元断开连接，模式选择器404控制扫描测试通路导通，输入测试电路在不同的测试状态下，导通的电路路径不同，具体的：
在测试电路为第一状态(测试数据导入状态)时，测试控制信号控制反馈电路断开，输入选择器401接收测试信号，并向第一寄存器402输出测试信号，第一寄存器402存储测试信号，并向测试处理单元(图中未示出)输出测试信号。
在测试电路为第二状态(更新数据状态)时，测试控制信号控制反馈电路导通，第一寄存器402将测试信号通过反馈电路403输出至待测试引脚。
在测试电路为第三状态(采样数据状态)时，测试控制信号控制反馈电路断开，输入选择器401从待测试引脚接收采样信号，并将采样信号输出至第一寄存器402，以使第一寄存器402向测试处理单元输出采样信号。
在测试过程中，通常对多个测试电路同时进行测试，且向相邻的两个测试电路输入的测试信号(低电平“0”或高电平“1”)不同。例如，若引脚1和引脚2相邻，则向引脚1和引脚2输出的测试信号不同。若引脚1和引脚2之间短路，则引脚1和引脚2处的采样信号相同。若引脚1和引脚2之间未短路，则引脚1和引脚2处的采样信号不同。相应的，若测试处理单元判断引脚1和引脚2对应的测试信号不同，且引脚1和引脚2对应的采样信号相同，则可以确定引脚1和引脚2短路。
在上述测试电路中，可以向待测试引脚输入测试信号，并且还可以采样待测试引脚的采样信号，根据测试信号和采样信号即可确定待测试引脚与相邻的引脚之间是否发生短路。无需借助其他测试电路，测试过程简单方便，进而提高了测试电路的测试效率。
在图4所示实施例的基础上，下面，结合图5所示的实施例，对上述输入测试电路进行进一步的说明。
图5为本申请实施例提供的一种输入测试电路的结构示意图二。请参见图5，在图4的基础上，输入测试电路40中反馈电路403包括第二寄存器4031和开关单元4032，第二寄存器4031分别与第一寄存器402和开关单元4032连接，开关单元4032还与待测试引脚连接引脚。
第二寄存器4031用于，在测试电路为第二状态时，从第一寄存器402接收测试信号，并通过开关单元4032向待测试引脚发送测试信号。
开关单元4032用于接收测试控制信号，在测试电路为第二状态时，测试控制信号控制开关单元闭合。开关单元4032可以为三态缓冲器、二选一选择器、三选一选择器等。
模式选择器404包括两个输入端、信号控制端和输出端，其中，第一输入端用于与待测试引脚连接；第二输入端与第二寄存器的输出端连接；信号控制端用于接收第二控制信号，第二控制信号用于控制模式选择器的第一输入端选通或者模式选择器的第二输入端选通；模式选择器的输出端用于与输入测试电路所在的芯片上的核心处理单元连接。
下面，对上述输入测试电路的工作过程进行说明。
在芯片在为功能模式时，第二控制信号控制模式选择器404的第一输入端选通，来自待测试引脚的信号从PI直接传输至PO，从PO输出的信号经过芯片上的核心处理单元，作为PI输入下一测试电路所在的引脚。
在芯片为测试模式时，第二控制信号控制模式选择器404的第二输入端选通，输入测试电路在不同的测试状态下，导通的电路路径不同，具体的：
在第一状态(测试数据导入状态)，第一状态下电路的工作过程与图4所示实施例的测试电路相同，此处不在赘述。
在第二状态(更新数据状态)，测试控制信号控制开关单元4032闭合，第二寄存器4031从第一寄存器402中获取测试信号，并通过开关单元4032，将测试信号输出给待测试引脚。
在第三状态(采样数据状态)，第三状态下电路的工作过程与图4所示实施例的测试电路相同，此处不在赘述。
在上述输入测试电路中，可以向待测试引脚输入测试信号，并且还可以采样待测试引脚的采样信号，根据测试信号和采样信号即可确定待测试引脚与相邻的引脚之间是否发生短路。无需借助其他测试电路，测试过程简单方便，进而提高了测试电路的测试效率。同时，通过增加反馈电路，将输入测试电路的只输入电路改造成可输出的电路。
图6为本申请实施例提供的一种输入测试电路的结构示意图三。请参见图6，在图5的基础上，输入选择器401和模式选择器404均可以为二选一选择器，第一输入端为“0”，第二输出端为1，开关单元4032可以为三态缓冲器。
图6所示实施例中输入测试电路的工作过程以及有益效果与图5类似，此处不再赘述。
在上述任意实施例的基础上，下面，通过图7所示的具体示例对单芯片相邻引脚是否存在短路故障的测试过程进行说明。
图7为单芯片相邻第一引脚故障的测试示意图。请参见图7，包括芯片和输入测试电路。
测试引脚1和引脚2是否短路的操作如下：
在第一状态(测试数据导入状态)，给BSC1测试电路的第一寄存器配置高电平“1”，并将“1”输出给BSC2测试电路的输入选择器，通过BSC2测试电路的第一寄存器，从TDO引脚输出“1”。同时，给BSC2测试电路的第一寄存器配置低电平“0”，从TDO输出“0”。
在第二状态(更新数据状态)，将存储于BSC1测试电路中第一寄存器的“1”移出至第二寄存器，并从第二寄存器输出，经过开关单元输出至引脚1。同时，将存储于BSC2测试电路中第一寄存器的“0”移出至第二寄存器，并从第二寄存器输出，经过开关单元输出至引脚2。
在第三状态(采样数据状态)，捕获引脚1的电平值，通过BSC1测试电路中的输入选择器、存储于第一寄存器，并从第一寄存器输出至BSC2测试电路的输入选择器、通过BSC2测试电路的第一寄存器，从TDO引脚输出引脚1的电平值。同时，捕获引脚2的电平值，通过BSC2测试电路中的输入选择器，存储于第一寄存器，并从第一寄存器输出至TDO引脚。
将TDO输出的引脚1的电平值和引脚2的电平值与配置的电平值比较，若第三状态下，TDO引脚输出的引脚1和引脚2的电平值同时为“0”或者“1”，则表示引脚1和引脚2短路。
在上述测试电路中，测试电路既可以输出配置的电平值，又可以采集并输出待测试引脚的电平值，无需借助其他测试电路，测试过程简单方便，进而提高了测试电路的测试效率。
本申请还提供了一种芯片，芯片中包括多个第一引脚、多个第二引脚、核心处理单元、每个第一引脚对应的测试电路和每个第二引脚对应的测试电路，第一引脚与核心处理单元的输入端连接，第二引脚与核心处理单元的输出端连接，其中，第一引脚对应的测试电路为上述任一项的输入测试电路；核心处理单元分别与每个第一引脚和每个第二引脚连接，每个第一引脚和第二引脚还与对应的测试电路连接；多个第一引脚和多个第二引脚中相邻的引脚对应的测试电路之间连接。
芯片中还可以包括测试处理单元，测试处理单元分别与每个测试电路连接，测试处理单元用于根据每个测试电路输出的测试信号和采样信号，确定测试电路对应的引脚的测试结果。
芯片中，第二引脚对应的测试电路包括：输入选择器、第一寄存器和模式选择器，第一寄存器分别与输入选择器和模式选择器连接，输入选择器和模式选择器还用于与第二引脚连接，其中，
输入选择器用于，在测试电路为第一状态时，接收测试信号并向第一寄存器输出测试信号；
第一寄存器用于，向测试处理单元输出测试信号，并在测试电路为第二状态时，向第二引脚输出测试信号；
输入选择器还用于，在测试电路为第三状态时，接收第二引脚的采样信号，向第一寄存器输出采样信号；
第一寄存器还用于，向测试处理单元输出采样信号。
在一种可能的实施方式中，第二引脚对应的测试电路中，输入选择器包括两个信号输入端、信号控制端和输出端，其中，
输入选择器的第一输入端用于与第二引脚连接；
输入选择器的第二输入端用于接收测试信号；
输入选择器的信号控制端用于接收第一控制信号，第一控制信号用于控制输入选择器的第一输入端选通或者输入选择器的第二输入端选通；
输入选择器的输出端用于与第一寄存器的输入端连接。
在一种可能的实施方式中，在第二引脚对应的测试电路为第一状态时，第一控制信号用于控制输入选择器的第二输入端选通；
在第二引脚对应的测试电路为第三状态时，第一控制信号用于控制输入选择器的第一输入端选通。
在一种可能的实施方式中，第二引脚对应的测试电路还包括第二寄存器，第二寄存器的输入端与第一寄存器的输出端连接，第二寄存器的输出端与模式选择器的输入端连接，其中，
第二寄存器用于，在测试电路为第二状态时，从第一寄存器接收测试信号，并通过模式选择器向第二引脚发送测试信号。
在一种可能的实施方式中，第二引脚对应的测试电路中，模式选择器包括两个输入端、信号控制端和输出端，其中，
模式选择器的第一输入端用于与芯片上的核心处理单元连接；
模式选择器的第二输入端与第二寄存器的输出端连接；
模式选择器的信号控制端用于接收第二控制信号，第二控制信号用于控制第二模式选择器的第一输入端选通或者第二模式选择器的第二输入端选通；
模式选择器的输出端用于与第二引脚连接。
在一种可能的实施方式中，在第二引脚对应的测试电路所在的芯片为功能模式时，第二控制信号用于控制模式选择器的第一输入端选通；
在第二引脚对应的测试电路所在的芯片为测试模式时，第二控制信号用于控制模式选择器的第二输入端选通。
在一种可能的实施方式中，第二引脚对应的测试电路还包括开关单元，其中，开关单元与输入选择器的第一输入端连接，开关单元还用于与第二引脚连接。
在一种可能的实施方式中，第二引脚对应的测试电路中，开关单元包括两个输入端、信号控制端和输出端，其中，
开关单元的第一输入端用于与芯片上的核心处理单元连接；
开关单元的第二输入端用于与第二引脚连接；
开关单元的信号控制端用于接收测试控制信号，测试控制信号用于控制开关单元的第一输入端选通或者开关单元的第二输入端选通；
开关单元的输出端用于与输入选择器的第一输入端连接。
在一种可能的实施方式中，在第二引脚对应的测试电路为第三状态时，测试控制信号用于控制开关单元的第二输入端选通。
上述芯片可以测试自身引脚的短路故障，无需借助其他具有测试功能的芯片或者测试工具，降低了测试成本；同时，测试过程简单方便，进而提高了测试效率。
在上述任意实施例的基础上，下面，通过图8所示的具体示例对球栅阵列封装(Ball Grid Array Package，BGA)芯片中是否存在短路故障的测试过程进行说明。
图8为BGA芯片引脚的位置示意图。请参见图8。若要测试BGA芯片是否存在故障，可以按照图8所示的引脚顺序，先依次给引脚所在的BSC测试电路中的第一寄存器配置“010101……”，再依次给引脚所在的BSC测试电路中的第一寄存器配置“101010……”，进行两次测试，测试方式请参见图7所示的实施例。通过两次测试，可以快速判断水平和垂直方向是否存在短路现象。
或者，对封装阵列中的每一行(或每一列)的引脚配置“1010…”和“0101…”，通过两次测试，可以快速判断正反对角方向是否存在短路现象。
最后应说明的是：以上各实施例仅用以说明本发明实施例的技术方案，而非对其限制；尽管参照前述各实施例对本发明实施例进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明实施例方案的范围。
Claims (11)
1.一种输入测试电路，其特征在于，包括：输入选择器、第一寄存器、模式选择器和反馈电路，所述第一寄存器分别与所述输入选择器、所述反馈电路和所述模式选择器连接，所述反馈电路、所述输入选择器和所述模式选择器还用于与待测试引脚连接，其中，
所述输入选择器用于，在所述输入测试电路为第一状态时，接收测试信号并向所述第一寄存器输出所述测试信号；
所述第一寄存器用于，向测试处理单元输出所述测试信号，并在所述测试电路为第二状态时，通过所述反馈电路向所述待测试引脚输出所述测试信号；
所述输入选择器还用于，在所述输入测试电路为第三状态时，接收所述待测试引脚的采样信号，向所述第一寄存器输出所述采样信号；
所述第一寄存器还用于，向所述测试处理单元输出所述采样信号。
2.根据权利要求1所述的输入测试电路，其特征在于，所述输入选择器包括两个信号输入端、信号控制端和输出端，其中，
所述输入选择器的第一输入端用于与所述待测试引脚连接；
所述输入选择器的第二输入端用于接收所述测试信号；
所述输入选择器的信号控制端用于接收第一控制信号，所述第一控制信号用于控制所述输入选择器的第一输入端选通或者所述输入选择器的第二输入端选通；
所述输入选择器的输出端用于与所述第一寄存器的输入端连接。
3.根据权利要求2所述的输入测试电路，其特征在于，
在所述输入测试电路为所述第一状态时，所述第一控制信号用于控制所述输入选择器的第二输入端选通；
在所述输入测试电路为所述第三状态时，所述第一控制信号用于控制所述输入选择器的第一输入端选通。
4.根据权利要求1-3任一项所述的输入测试电路，其特征在于，所述反馈电路包括第二寄存器和开关单元，所述第二寄存器分别与所述第一寄存器和所述开关单元连接，所述开关单元还与所述待测试引脚连接，其中，
所述第二寄存器用于，在所述输入测试电路为所述第二状态时，从所述第一寄存器接收所述测试信号，并通过所述开关单元向所述待测试引脚发送所述测试信号。
5.根据权利要求4所述的输入测试电路，其特征在于，所述开关单元用于接收测试控制信号，其中，
在所述输入测试电路为所述第二状态时，所述测试控制信号用于控制开关单元闭合。
6.根据权利要求5所述的输入测试电路，其特征在于，所述开关单元为三态缓冲器。
7.根据权利要求4-6任一项所述的输入测试电路，其特征在于，所述模式选择器包括两个输入端、信号控制端和输出端，其中，
所述模式选择器的第一输入端用于与所述待测试引脚连接；
所述模式选择器的第二输入端与所述第二寄存器的输出端连接；
所述模式选择器的信号控制端用于接收第二控制信号，所述第二控制信号用于控制所述第一模式选择器的第一输入端选通或者所述第一模式选择器的第二输入端选通；
所述第一模式选择器的输出端用于与所述输入测试电路所在的芯片上的核心处理单元连接。
8.根据权利要求7所述的输入测试电路，其特征在于，
在所述输入测试电路所在的芯片为功能模式时，所述第二控制信号用于控制所述第一模式选择器的第一输入端选通；
在所述输入测试电路所在的芯片为测试模式时，所述第二控制信号用于控制所述第一模式选择器的第二输入端选通。
9.一种芯片，其特征在于，所述芯片中包括多个第一引脚、多个第二引脚、核心处理单元、每个第一引脚对应的测试电路和每个第二引脚对应的测试电路，所述第一引脚与所述核心处理单元的输入端连接，所述第二引脚与所述核心处理单元的输出端连接，其中，
所述第一引脚对应的测试电路为权利要求1-9任一项所述的输入测试电路；
所述核心处理单元分别与每个第一引脚和每个第二引脚连接，每个第一引脚和第二引脚还与对应的测试电路连接；
所述多个第一引脚和所述多个第二引脚中相邻的引脚对应的测试电路之间连接。
10.根据权利要求9所述的芯片，其特征在于，所述芯片还包括测试处理单元，所述测试处理单元分别与每个测试电路连接，所述测试处理单元用于根据每个测试电路输出的测试信号和采样信号，确定所述测试电路对应的引脚的测试结果。
11.根据权利要求9或10所述的芯片，其特征在于，所述第二引脚对应的测试电路包括：输入选择器、第一寄存器和模式选择器，所述第一寄存器分别与所述输入选择器和所述模式选择器连接，所述输入选择器和所述模式选择器还用于与第二引脚连接，其中，
所述输入选择器用于，在所述测试电路为第一状态时，接收测试信号并向所述第一寄存器输出所述测试信号；
所述第一寄存器用于，向测试处理单元输出所述测试信号，并在所述测试电路为第二状态时，向所述第二引脚输出所述测试信号；
所述输入选择器还用于，在所述测试电路为第三状态时，接收第二引脚的采样信号，向所述第一寄存器输出所述采样信号；
所述第一寄存器还用于，向测试处理单元输出所述采样信号。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111028724.3A CN113721131A (zh) | 2021-09-02 | 2021-09-02 | 输入测试电路及芯片 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111028724.3A CN113721131A (zh) | 2021-09-02 | 2021-09-02 | 输入测试电路及芯片 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN113721131A true CN113721131A (zh) | 2021-11-30 |
Family
ID=78681251
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111028724.3A Pending CN113721131A (zh) | 2021-09-02 | 2021-09-02 | 输入测试电路及芯片 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113721131A (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113740710A (zh) * | 2021-09-02 | 2021-12-03 | 展讯通信（上海）有限公司 | 输出测试电路及芯片 |
| CN113868065A (zh) * | 2021-12-06 | 2021-12-31 | 珠海普林芯驰科技有限公司 | 一种测试和烧录叠封芯片的方法、叠封芯片 |
| CN116454069A (zh) * | 2023-06-14 | 2023-07-18 | 深圳中安辰鸿技术有限公司 | 一种半导体芯片及其htol、延时和整体测试方法 |
| CN117110830A (zh) * | 2023-02-08 | 2023-11-24 | 荣耀终端有限公司 | 一种电气检测装置及电气检测设备 |
| CN117368698A (zh) * | 2023-11-01 | 2024-01-09 | 上海合芯数字科技有限公司 | 芯片电路及其测试方法 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4225204A1 (de) * | 1992-06-30 | 1994-01-05 | Siemens Ag | Schaltungsanordnung für eine Schieberegisterzelle einer Prüfschaltung zur Implementierung einer taktgesteuerten Schieberegisterprüfarchitektur (Boundary-Scan) |
| US5450415A (en) * | 1992-11-25 | 1995-09-12 | Matsushita Electric Industrial Co., Ltd. | Boundary scan cell circuit and boundary scan test circuit |
| US5477493A (en) * | 1993-10-04 | 1995-12-19 | Nec Corporation | Semiconductor device having a boundary scan test circuit |
| US20010037479A1 (en) * | 2000-04-28 | 2001-11-01 | Whetsel Lee D. | Selectable dual mode test access port method and apparatus |
| CN104422878A (zh) * | 2013-09-02 | 2015-03-18 | 三星电子株式会社 | 集成电路、操作集成电路的方法和具有集成电路的装置 |
| CN107064772A (zh) * | 2017-03-07 | 2017-08-18 | 哈尔滨工业大学（威海） | 基于ip核资源复用的多核soc测试封装结构及测试方法 |
| CN108614205A (zh) * | 2016-12-12 | 2018-10-02 | 英业达科技有限公司 | 具自我检测功能的测试电路板及其自我检测方法 |
| CN111398786A (zh) * | 2020-04-02 | 2020-07-10 | 上海燧原科技有限公司 | 切换控制电路、片上系统芯片、芯片测试系统及方法 |
-
2021
- 2021-09-02 CN CN202111028724.3A patent/CN113721131A/zh active Pending
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4225204A1 (de) * | 1992-06-30 | 1994-01-05 | Siemens Ag | Schaltungsanordnung für eine Schieberegisterzelle einer Prüfschaltung zur Implementierung einer taktgesteuerten Schieberegisterprüfarchitektur (Boundary-Scan) |
| US5450415A (en) * | 1992-11-25 | 1995-09-12 | Matsushita Electric Industrial Co., Ltd. | Boundary scan cell circuit and boundary scan test circuit |
| US5477493A (en) * | 1993-10-04 | 1995-12-19 | Nec Corporation | Semiconductor device having a boundary scan test circuit |
| US20010037479A1 (en) * | 2000-04-28 | 2001-11-01 | Whetsel Lee D. | Selectable dual mode test access port method and apparatus |
| CN104422878A (zh) * | 2013-09-02 | 2015-03-18 | 三星电子株式会社 | 集成电路、操作集成电路的方法和具有集成电路的装置 |
| CN108614205A (zh) * | 2016-12-12 | 2018-10-02 | 英业达科技有限公司 | 具自我检测功能的测试电路板及其自我检测方法 |
| CN107064772A (zh) * | 2017-03-07 | 2017-08-18 | 哈尔滨工业大学（威海） | 基于ip核资源复用的多核soc测试封装结构及测试方法 |
| CN111398786A (zh) * | 2020-04-02 | 2020-07-10 | 上海燧原科技有限公司 | 切换控制电路、片上系统芯片、芯片测试系统及方法 |
Non-Patent Citations (2)
| Title |
|---|
| TOSHIAKI SATOH等: "On Delay Elements in Boundary Scan Cells for Delay Testing of 3D IC Interconnection", IEEE * |
| 陈翎;潘中良;: "集成电路边界扫描测试系统中测试方式选择模块的电路设计", 装备制造技术, no. 07 * |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113740710A (zh) * | 2021-09-02 | 2021-12-03 | 展讯通信（上海）有限公司 | 输出测试电路及芯片 |
| CN113868065A (zh) * | 2021-12-06 | 2021-12-31 | 珠海普林芯驰科技有限公司 | 一种测试和烧录叠封芯片的方法、叠封芯片 |
| CN117110830A (zh) * | 2023-02-08 | 2023-11-24 | 荣耀终端有限公司 | 一种电气检测装置及电气检测设备 |
| CN116454069A (zh) * | 2023-06-14 | 2023-07-18 | 深圳中安辰鸿技术有限公司 | 一种半导体芯片及其htol、延时和整体测试方法 |
| CN116454069B (zh) * | 2023-06-14 | 2023-09-15 | 深圳中安辰鸿技术有限公司 | 一种半导体芯片及其htol、延时和整体测试方法 |
| CN117368698A (zh) * | 2023-11-01 | 2024-01-09 | 上海合芯数字科技有限公司 | 芯片电路及其测试方法 |
| CN117368698B (zh) * | 2023-11-01 | 2024-05-24 | 上海合芯数字科技有限公司 | 芯片电路及其测试方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN113721131A (zh) | 输入测试电路及芯片 | |
| US6861866B2 (en) | System on chip (SOC) and method of testing and/or debugging the system on chip | |
| US8977918B2 (en) | IC with connections between linking module and test access ports | |
| CN113740710A (zh) | 输出测试电路及芯片 | |
| US10429441B2 (en) | Efficient test architecture for multi-die chips | |
| US20200064405A1 (en) | Combinatorial serial and parallel test access port selection in a jtag interface | |
| US20040068675A1 (en) | Circuit board having boundary scan self-testing function | |
| US6862705B1 (en) | System and method for testing high pin count electronic devices using a test board with test channels | |
| US20040267480A1 (en) | Selective control of test-access ports in integrated circuits | |
| EP0849678B1 (en) | A system and method for testing electronic devices | |
| EP1358498B1 (en) | Input/output continuity test mode circuit | |
| KR20070029695A (ko) | 집적 회로를 테스트하기 위한 테스트 방법 및 테스트 장치 | |
| CN115639463A (zh) | 一种基于边界扫描jtag测试系统 | |
| KR101286017B1 (ko) | 스위칭 바운더리 스캔 테스트 장치 | |
| US20230184831A1 (en) | Server jtag component adaptive interconnection system and method | |
| CN114781304A (zh) | 一种芯片的引脚状态控制方法、系统、芯片以及上位机 | |
| JP3094983B2 (ja) | システムロジックのテスト回路およびテスト方法 | |
| CN1516015B (zh) | 多链边界扫描测试系统及多链边界扫描测试方法 | |
| JP3487810B2 (ja) | バウンダリスキャン回路およびその方法 | |
| CN217718469U (zh) | Jtag通信电路及板卡、电子设备 | |
| CN112527710B (zh) | 一种jtag数据捕获分析系统 | |
| CN212459794U (zh) | 一种具有通道测试功能的探针卡 | |
| US20240085478A1 (en) | Wafer-level multi-device tester and system including the same | |
| US20060069974A1 (en) | One-hot encoded instruction register for boundary scan test compliant devices | |
| KR100669073B1 (ko) | 패키지 옵션을 고려한 경계 스캔 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |