KR20070029695A - 집적 회로를 테스트하기 위한 테스트 방법 및 테스트 장치 - Google Patents

집적 회로를 테스트하기 위한 테스트 방법 및 테스트 장치 Download PDF

Info

Publication number
KR20070029695A
KR20070029695A KR1020067022157A KR20067022157A KR20070029695A KR 20070029695 A KR20070029695 A KR 20070029695A KR 1020067022157 A KR1020067022157 A KR 1020067022157A KR 20067022157 A KR20067022157 A KR 20067022157A KR 20070029695 A KR20070029695 A KR 20070029695A
Authority
KR
South Korea
Prior art keywords
boundary scan
program
terminal pins
integrated circuit
test
Prior art date
Application number
KR1020067022157A
Other languages
English (en)
Inventor
라인하르트 부흐너
크리스챤 에브너
슈테판 모셀
페터 라우스처
아른트 보이그틀란더
Original Assignee
지멘스 악티엔게젤샤프트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 지멘스 악티엔게젤샤프트 filed Critical 지멘스 악티엔게젤샤프트
Publication of KR20070029695A publication Critical patent/KR20070029695A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318536—Scan chain arrangements, e.g. connections, test bus, analog signals

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

본 발명은 집적 회로를 테스트하기 위한 테스트 방법 및 테스트 장치에 관한 것이다. 본 발명의 목적은 장치에서 바운더리 스캔 셀들의 하드웨어 제공을 필요없게 하는 테스트 장치를 가능하게 하는데 있다. 이를 위해서, 바운더리 스캔 셀들은 바운더리 스캔 프로그램에 의해서 생성된다. 바운더리 스캔 셀들 체인 및 TAP 인터페이스의 모든 기능들은 집적 회로에 의해 제어되는 프로그램-제어식 제어 장치에 의해서 실행되는 바운더리 스캔 프로그램을 사용함으로써 수행된다.

Description

집적 회로를 테스트하기 위한 테스트 방법 및 테스트 장치{TEST METHOD AND TEST DEVICE FOR TESTING AN INTEGRATED CIRCUIT}
본 발명은 집적 회로를 테스트하기 위한 테스트 방법 및 테스트 장치에 관한 것이다.
본 발명의 기술 분야는 집적 회로들의 바운더리 스캔 테스트(boundary scan test)에 관한 것이다. 바운더리 스캔 테스트는 복잡한 디지털 회로들을 테스트하기 위한 통상 공지된 방법이다. 바운더리 스캔 테스트는 제작-관련 접속 에러들(용접 점퍼들 또는 선 절단들로 인한 단락들)을 검출하기 위한 전기 테스트 방법을 구현한다. 바운더리 스캔 테스트를 위한 상업적인 표준을 제공하기 위해서 SI/IEEE 표준 1149.1이 개발되었다. 그 표준은 집적 회로 제작자들에게 널리 수용되어 있다.
도 1에 도시된 개략적인 블록 회로도는 집적 회로 상에서의 바운더리 스캔 테스트를 위한 통상 공지되어 있는 테스트 장치를 나타낸다. 접속 에러들에 대한 테스트가 IEEE 1149.1 표준에 따라 설계된 테스트 장치(TV)에서 가상 테스트 포인트들을 생성함으로써 구현된다. 집적 회로(IC)의 모든 외부 단자(I/O-PIN)에는 바운더리 스캔 셀(BSC)로서 지칭되는 간단한 추가 회로가 내부적으로 제공된다. 모 든 바운더리 스캔 셀들(BSC)은 체인 BSCC(Boundary Scan Cell Chain)에 직렬 방식으로 링크되는데, 상기 BSCC는 테스트 장치(TV)의 전체 외부 단자 구조(I/O-PIN)를 포함한다.
바운더리 스캔 방법의 구현은 테스트 장치(TV)가 4 개의 특별히 예비된 제어 및 데이터 핀들을 구비한다고 가정한다. 상기 핀들은 테스트 데이터 입력(TDI) 및 데이트 데이터 출력(TDO), 통상적으로 최대 15MHz일 수 있는 테스트 클록(TCLK), 및 테스트 모드 선택 단자(TMS)이다. 거기에는 테스트 논리 리셋(TRST)의 형태인 제 5 핀이 선택적으로 존재할 수 있는데, 상기 제 5 핀은 바운더리 스캔 셀들(BSC)의 스캔 제어 논리 또는 체인 BSCC가 정해진 모드로 스위칭하기 위해 사용한다. 이러한 핀들은, 집적 회로(IC)의 각각의 배선의 기능부인 스캔 논리부와 함께, 테스트 액세스 포트(TAP)를 형성한다.
그러나, 테스트 장치(TV) 내에 바운더리 스캔 셀들(BSC)을 위한 공간이 필요하다는 단점이 존재한다. 매우 큰 공간의 필요성은 집적 회로들의 경우에 높은 비용과 관련되며, 따라서 상기 공간 필요성을 감소시키고자 하는 의도가 항상 이루어졌다. 테스트 장치(TV)의 공간 필요성을 감소시키는 것은 또한 테스트 장치(TV)의 비용들을 감소시킨다. 따라서, 집적 회로들을 더욱 경제적으로 테스트하는 것이 가능하다.
따라서, 본 발명의 목적은 집적 회로를 테스트하기 위한 공간을 감소시키는데 있다.
본 발명에 따르면, 이러한 목적은 청구항 제 1항의 특징들을 갖는 테스트 방법 및 청구항 제 9항의 특징들을 갖는 테스트 장치에 의해서 달성된다. 상기 청구항들에 따르면, 다음과 같은 것들이 제공된다:
적어도 바운더리 스캔 프로그램, 집적 회로의 하드웨어-관련 배선 플랜 및 테스트 견본을 구비한 바운더리 스캔 설명에 따라서 집적 회로를 테스트하기 위한 테스트 방법으로서,
상기 집적 회로는 메모리 및 다수의 단자 핀들을 구비하며, 프로그램-제어식 제어 장치에 의해 제어될 수 있고,
상기 테스트 방법은,
바운더리 스캔 셀들 체인에 대한 시뮬레이션을 구성하는 바운더리 스캔 프로그램을 적어도 하나의 미리 결정된 단자 핀을 통해 메모리에 로딩하는 단계;
상기 저장된 바운더리 스캔 프로그램의 실행을 판독 및 개시하는 단계;
바운더리 스캔 설명에 따른 테스트 견본을 TAP 인터페이스에 상응하는 미리 결정된 단자 핀들에 인가하는 단계; 및
상기 저장된 바운더리 스캔 프로그램의 실행 이후에 단자 핀들에서 발생하는 상태들을 평가하는 단계를 포함한다(청구항 제 1항).
특별히 테스트 방법을 동작시키기 위한 테스트 장치로서,
다수의 외부 단자들 - 상기 외부 단자들을 통해서 바운더리 스캔 설명에 따른 테스트 견본이 인가되고, 외부 단자가 집적 회로의 단지 한 단자 핀에 각각 접속됨 -;
바운더리 스캔 프로그램이 로딩되는 메모리와 다수의 단자 핀들을 구비하는 집적 회로; 및
상기 메모리로부터 바운더리 스캔 프로그램을 판독하고, 상기 프로그램의 실행을 개시하고, 상기 저장된 바운더리 스캔 프로그램의 실행 이후에 단자 핀들(4)에서 발생된 상태들을 판독하며, 하나 이상의 단자 핀들(4)에 그 결과를 출력하는 프로그램-제어식 제어 장치를 포함한다(청구항 제 9항).
본 발명의 기초가 되는 아이디어는 기본적으로, 바운더리 스캔 셀들을 위한 어떤 하드웨어도 제공할 필요없이 바운더리 스캔 설명에 따른 집적 회로를 테스트하기 위한 테스트 방법 및 테스트 장치를 제공하는 것이다. 대조적으로, 본 발명에 따르면, 바운더리 스캔 셀들은 바운더리 스캔 프로그램에 의해서 시뮬레이팅된다.
바운더리 스캔 셀들 체인의 모든 기능들은 바운더리 스캔 프로그램을 사용함으로써 제공된다. 미리 결정된 단자 핀들도 마찬가지로 공지된 TAP 인터페이스의 기능들을 제공한다.
하드웨어 형태의 바운더리 스캔 셀들이 필요없다는 사실은 바람직하게 테스트 장치 내에서의 공간을 절감시킨다. 그러한 공간-절감은 집적 회로들의 제작자들에게 있어 상당한 비용-절감을 나타낸다.
본 발명의 범위는 또한 컴퓨터 또는 컴퓨터 네트워크 상에서 실행될 때 개선적으로 본 발명의 방법을 실행하는 컴퓨터 프로그램을 포함한다.
본 발명의 범위는 또한 컴퓨터나 컴퓨터 네트워크 상에서 실행될 때 개선적으로 본 발명의 방법을 구현하기 위해서 컴퓨터 코드 수단을 갖는 컴퓨터 프로그램을 포함한다. 상기 프로그램 코드 수단은 특히 컴퓨터-판독가능 데이터 매체에 저장될 수 있다.
본 발명의 범위는 또한 컴퓨터나 컴퓨터 네트워크의 랜덤 액세스 메모리 및/또는 메인 메모리에 로딩되었을 때 개선적으로 본 발명의 방법을 실행할 수 있는 데이터 구조가 저장되는 데이터 매체를 포함한다.
본 발명의 범위는 또한 컴퓨터나 컴퓨터 네트워크에서 실행될 때 개선적으로 본 발명의 방법을 구현하기 위해서 기계-판독가능 매체에 저장되는 프로그램 코드 수단을 갖는 컴퓨터 프로그램 제품을 포함한다.
여기서, 컴퓨터 프로그램 제품은 시장성이 높은 제품인 프로그램을 나타낸다. 그것은 기본적으로 예컨대 페이퍼나 또는 컴퓨터-판독가능 데이터 매체에 임의의 형태로 이용될 수 있고, 특히 데이터 전송 네트워크에 의해서 배포될 수 있다.
본 발명의 유리한 개선점들 및 전개가 종속항들 및 도면을 참조한 설명으로부터 나타날 것이다.
바람직한 실시예에 따르면, 바운더리 스캔 설명에 따른 테스트 견본을 미리 결정된 단자 핀들에 인가하는 것은, 미리 결정된 단자 핀들에 대한 바운더리 스캔 설명에 따른 테스트 견본을 메모리에 로딩하는 것과 저장된 테스트 견본에 의해 정해진 상태들을 단자 핀들에 인가하는 것이 바운더리 스캔 프로그램에 의해서 이루어진다는 것을 의미한다. 그러므로, 테스트 견본의 상태들이 외부 단자들 및 단자 핀들에 의해서 외부로부터 인가될 뿐만 아니라 테스트 견본들이 메모리에 로딩될 수 있고 또한 바운더리 스캔 프로그램에 의해서 단자 핀들에 인가될 수 있다. 따라서, 테스트 견본의 특정 상태들을 인가하기 위한 두 가지의 상이한 옵션들이 바람직하게 제공된다.
다른 바람직한 개선에 따르면, 바운더리 스캔 설명은 IEEE 1149.1 표준에 따라 구성된다. 다음으로, 바운더리 스캔 설명은 통상적인 BSDL(Boundary Scan Description Language) 파일의 특징들뿐만 아니라 본 발명의 바운더리 스캔 프로그램을 갖는다.
다른 바람직한 개선에 따르면, 바운더리 스캔 프로그램은 바운더리 플랜 설명 및 각 집적 회로의 하드웨어-관련 배선 플랜에 따라 구성된다.
다른 바람직한 개선에 따르면, IEEE 1149.1 표준에 따라 정해진 바운더리 스캔 셀들은 바운더리 스캔 프로그램에 의해서 가상적으로 시뮬레이팅된다.
하드웨어 형태의 바운더리 스캔 셀들이 필요없기 때문에, 실리콘 표면의 절감 및 그로인한 비용의 절감이 이루어진다.
바람직한 개선에 따르면, 단자 핀들에서의 상태들은 단자 핀들의 미리 결정된 선택에 연관되는 테스트 포인트들에서 전기 전위를 각각 픽오프시킴으로써(picking off) 평가된다. 외부로부터 직접적으로 액세스되는 외부 단자들이 유리하게 사용된다. 유리하게도, 본 발명의 테스트 방법은 모든 단자 핀들에서 전기 전위를 각각 픽오프시킬 필요가 없다.
다른 바람직한 개선에 따르면, 단자 핀들에서의 상태들을 평가하기 위해서, 테스트될 집적 회로는 자신의 단자 핀들에 의해서 적어도 하나의 추가적인 집적 회로나 또는 저항 또는 예컨대 코일과 같은 그와 유사한 투명 구성성분(transparent component)에 연결되고, 다음으로 테스트될 집적 회로의 단자 핀들에서의 상태는 상기 집적 회로에 접속된 추가 집적 회로나 또는 그와 유사한 투명 구성성분에 의해서 결정된다. 본 발명에 따르면, 상기 추가 집적 회로들은 어떠한 바운더리 스캔 셀들이나 통상적인 바운더리 스캔 셀들을 구비하지 않을 수 있다. 다수의 집적 회로들을 접속시키는 것은 테스트 옵션들을 향상시킨다.
다른 바람직한 개선에 따르면, 바운더리 스캔 프로그램은 집적 회로의 동기, 비동기 또는 버스 인터페이스 - 예컨대 CAN 버스 인터페이스 - 를 통해 메모리에 로딩된다.
본 발명은 개략적인 도면들에서 설명된 예시적인 실시예들을 참조하여 더욱 상세히 설명된다.
도 1은 집적 회로를 테스트하기 위한 통상 공지된 테스트 장치의 개략적인 블록 회로도.
도 2는 집적 회로를 테스트하기 위한 본 발명의 테스트 장치의 제 1 예시적인 실시예에 대한 개략적인 블록 회로도.
도 3은 집적 회로를 테스트하기 위한 본 발명의 테스트 방법의 제 1 예시적인 실시예에 대한 개략적인 흐름도.
모든 도면들에서는 별도로 명시되지 않는 한 동일하거나 유사한 기능을 하는 엘리먼트들은 동일한 참조 문자로 표기된다.
도 2는 집적 회로를 테스트하기 위한 본 발명의 테스트 장치에 대한 제 1 예시적인 실시예의 개략적인 블록 회로도를 나타낸다. 테스트 장치(5)에는 메모리(3) 및 다수의 단자 핀들(4)을 갖는 집적 회로(1)가 제공된다. 테스트 장치(5)는 또한 프로그램-제어식 제어 장치(2)를 구비하는데, 상기 프로그램-제어식 제어 장치(2)는 집적 회로(1)를 제어한다.
바운더리 스캔 프로그램은 미리 결정된 단자 핀들(6)에 의해서 메모리(3)에 로딩된다. 바운더리 스캔 프로그램은 바운더리 스캔 셀들 체인의 시뮬레이션을 구성한다. 프로그램-제어식 제어 장치(2)는 메모리(3)로부터 바운더리 스캔 프로그램을 판독하며, 그것의 실행을 개시한다. 바운더리 스캔 설명에 따른 테스트 견본이 다수의 외부 단자들(6)에 의해서 미리 결정된 단자 핀들(4)에 인가된다. 그로인해, 테스트 견본이 미리 결정된 단자 핀들(4)에 직접 인가될 수 있거나 또는 메모리(3)에 먼저 로딩된다. 다음으로, 바운더리 스캔 프로그램에 의해 정해진 저장되어 있는 테스트 견본의 상태들이 다른 미리 결정된 단자 핀들(4)에 내부적으로 인가된다. 프로그램-제어식 제어 장치(2)는 상기 저장된 바운더리 스캔 프로그램의 실행 이후에 단자 핀들(4)에서 발생하는 상태들을 평가한다. 그 상태들은 예컨대 이진 상태들일 수 있다.
도 3은 집적 회로를 테스트하기 위한 본 발명의 테스트 방법에 대한 제 1 예시적인 실시예의 개략적인 흐름도이다. 집적 회로를 테스트하기 위한 테스트 방법 은 바운더리 스캔 설명에 따라 구현된다. 바운더리 스캔 설명은 적어도 바운더리 스캔 프로그램, 집적 회로(1)의 하드웨어-관련 배선 플랜 및 테스트 견본을 구비하는데, 상기 집적 회로(1)는 메모리(3) 및 다수의 단자 핀들(4)을 구비하며, 프로그램-제어식 제어 장치(2)에 의해 제어될 수 있다. 본 발명의 테스트 방법은 다음과 같은 방법 단계들을 갖는다:
방법 단계 a:
바운더리 스캔 셀들 체인의 시뮬레이션을 구성하는 바운더리 스캔 프로그램이 적어도 하나의 미리 결정된 단자 핀(4)에 의해서 메모리(3)에 로딩된다. 바운더리 스캔 프로그램은 집적 회로(1)의 하드웨어-관련 배선 플랜 및 바운더리 스캔 설명에 따라 바람직하게 구성된다. IEEE 1149.1 표준에 따라 정해지는 바운더리 스캔 셀들은 바운더리 스캔 프로그램에 의해 가상적으로 유리하게 시뮬레이팅된다. 바운더리 스캔 프로그램은 또한 회로 장치(1)의 CAN 인터페이스나 또는 직렬 인터페이스(SPI)에 의해서 메모리(3)에 바람직하게 로딩된다.
방법 단계 b:
바운더리 스캔 프로그램이 메모리로부터 판독되며 그것의 실행이 개시된다.
후속하는 방법 단계들 c1 및 c2는 테스트 견본을 인가하기 위한 두 대안을 나타낸다.
방법 단계 c1:
테스트 견본이, 바운더리 스캔 설명에 따라서, 미리 결정된 외부 단자들(6)에 연결된 단자 핀들(4)에 상기 미리 결정된 외부 단자들(6)에 의해서 직접적으로 인가된다.
방법 단계 c2:
테스트 견본을 미리 결정된 단자 핀들(4)에 직접 인가하기 위한 대안으로서, 바운더리 스캔 설명에 따른 테스트 견본을 미리 결정된 단자 핀들(4)에 인가하는 것은 또한 제일 먼저 테스트 견본을 메모리(3)에 로딩하는 것과 또한 저장된 테스트 견본에 의해 정해진 상태들을 바운더리 스캔 프로그램에 의해서 단자 핀들(4)에 인가하는 것을 수반할 수 있다. 바운더리 스캔 설명은 IEEE 1149.1 표준에 따라 바람직하게 구성된다.
방법 단계 d:
저장된 바운더리 스캔 프로그램의 실행 이후에 단자 핀들(4)에서 발생하는 상태들이 평가된다. 이러한 평가는 접속 에러들(용접 점퍼들 또는 선 절단으로 인한 단락)이 집적 회로(1)의 배선 내에 존재하는지 여부 및 어디에 존재하는지를 검출할 수 있게 한다. 단자 핀들(4)에서의 상태들은 단자 핀들(4)의 미리 결정된 선택에 연관되는 외부 단자들(6)에서 전기 전위를 각각 픽오프시킴으로써 바람직하게 평가된다. 대안적으로, 단자 핀들(4)에서의 상태들을 평가하기 위해서, 테스트될 집적 회로(1)는 적어도 하나의 추가 집적 회로에 자신의 단자 핀들(4)을 통해서 연결된다. 다음으로, 테스트될 집적 회로(1)의 단자 핀들(4)에서의 상태들은 자신에게 연결된 추가 집적 회로에 의해서 결정된다. 본 발명에 따르면, 추가 집적 회로들은 어떠한 바운더리 스캔 셀들 또는 통상적인 바운더리 스캔 셀들도 구비할 수 없다. 다수의 집적 회로들을 접속시키는 것은, 외부로부터 액세스될 수 있는 단자 핀들(4)의 수가 증가하기 때문에, 바운더리 스캔 테스트를 위한 테스트 옵션을 향상시킨다.
비록 본 발명은 바람직한 예시적인 실시예들을 참조하여 위에서 설명되었지만, 그것들로 제한되지 않고 많은 다른 방식들로도 변경될 수 있다. 예컨대, 바운더리 스캔 프로그램이 로딩되도록 하는 인터페이스는 집적 회로의 구조에 따라 자유롭게 선택될 수 있다.

Claims (13)

  1. 적어도 바운더리 스캔 프로그램, 집적 회로(1)의 하드웨어-관련 배선 플랜 및 테스트 견본을 구비한 바운더리 스캔 설명에 따라서 집적 회로(1)를 테스트하기 위한 테스트 방법으로서,
    상기 집적 회로(1)는 메모리(3) 및 다수의 단자 핀들(4)을 구비하며, 프로그램-제어식 제어 장치(2)에 의해 제어될 수 있고,
    상기 테스트 방법은,
    바운더리 스캔 셀들 체인(chain of boundary scan cells)의 시뮬레이션을 구성하는 바운더리 스캔 프로그램을 적어도 하나의 미리 결정된 단자 핀(4)을 통해 메모리(3)에 로딩하는 단계;
    상기 저장된 바운더리 스캔 프로그램의 실행을 판독 및 개시하는 단계;
    바운더리 스캔 설명에 따른 테스트 견본을 미리 결정된 단자 핀들(4)에 인가하는 단계; 및
    상기 저장된 바운더리 스캔 프로그램의 실행 이후에 단자 핀들(4)에서 발생하는 상태들을 평가하는 단계를 포함하는 것을 특징으로 하는,
    테스트 방법.
  2. 제 1항에 있어서, 바운더리 스캔 설명에 따른 테스트 견본을 미리 결정된 단 자 핀들(4)에 인가하는 상기 단계는 바운더리 스캔 설명에 따른 테스트 견본을 미리 결정된 단자 핀들(4)을 통해 메모리(3)에 로딩하는 단계 및 저장된 테스트 견본에 의해 정해진 상태들을 바운더리 스캔 프로그램을 통해 단자 핀들(4)에 인가하는 단계를 포함하는 것을 특징으로 하는, 테스트 방법.
  3. 제 1항 또는 제 2항에 있어서, 상기 바운더리 스캔 설명은 IEEE 1149.1 표준에 따라 구성되는 것을 특징으로 하는, 테스트 방법.
  4. 제 1항 내지 제 3항 중 어느 한 항에 있어서, 상기 바운더리 스캔 프로그램은 집적 회로(1)의 하드웨어-관련 배선 플랜 및 바운더리 스캔 설명에 따라 구성되는 것을 특징으로 하는, 테스트 방법.
  5. 제 1항 내지 제 4항 중 어느 한 항에 있어서, IEEE 1149.1 표준에 따라 정해지는 바운더리 스캔 셀들이 바운더리 스캔 프로그램에 의해서 가상적으로 시뮬레이팅되는 것을 특징으로 하는, 테스트 방법.
  6. 제 1항 내지 제 5항 중 어느 한 항에 있어서, 상기 단자 핀들(4)에서의 상태들은 단자 핀들(4)의 미리 결정된 선택에 연관된 외부 단자들(6)에서 각각의 전기 전위를 픽오프시킴으로써(picking off) 평가되는 것을 특징으로 하는, 테스트 방법.
  7. 제 1항 내지 제 6항 중 어느 한 항에 있어서, 상기 단자 핀들(4)의 상태들을 평가하기 위해서, 테스트될 집적 회로(1)는 적어도 하나의 추가 집적 회로나 또는 그와 유사한 투명 구성성분(transparent component)에 자신의 단자 핀들(4)에 의해 연결되고, 이어서 테스트될 집적 회로(1)의 단자 핀들(4)에서의 상태들은 자신에게 연결된 추가 집적 회로나 또는 그와 유사한 투명 구성성분에 의해서 결정되는 것을 특징으로 하는, 테스트 방법.
  8. 제 1항 내지 제 7항 중 어느 한 항에 있어서, 바운더리 스캔이 집적 회로(1)의 동기, 비동기 또는 CAN 인터페이스를 통해서 메모리에 로딩되는 것을 특징으로 하는, 테스트 방법.
  9. 특별히 제 1항 내지 제 8항 중 어느 한 항에 청구된 바와 같은 테스트 방법을 동작시키기 위한 테스트 장치(5)로서,
    다수의 외부 단자들(6) - 상기 외부 단자들(6)을 통해서 바운더리 스캔 설명에 따른 테스트 견본이 인가되고, 외부 단자(6)가 단지 한 단자 핀(4)에 각각 접속됨 -;
    바운더리 스캔 프로그램이 로딩되는 메모리(3)와 다수의 단자 핀들(4)을 구비하는 집적 회로; 및
    상기 메모리(3)로부터 바운더리 스캔 프로그램을 판독하고, 상기 프로그램의 실행을 개시하고, 저장된 바운더리 스캔 프로그램의 실행 이후에 단자 핀들(4)에서 발생된 상태들을 판독하며, 하나 이상의 단자 핀들(4)에 그 결과를 출력하는 프로그램-제어식 제어 장치(2)를 포함하는 것을 특징으로 하는,
    테스트 장치.
  10. 컴퓨터 프로그램으로서,
    상기 프로그램이 컴퓨터나 컴퓨터 네트워크에서 실행될 때, 제 1항 내지 제 8항 중 어느 한 항에 청구된 바와 같은 방법을 구현하기 위해 프로그램 코드 수단을 포함하는 것을 특징으로 하는,
    컴퓨터 프로그램.
  11. 컴퓨터 프로그램으로서,
    컴퓨터-판독가능 데이터 매체에 저장되는 제 1항 내지 제 10항 중 어느 한 항에 청구된 바와 같은 프로그램 코드 수단을 포함하는 것을 특징으로 하는,
    컴퓨터 프로그램.
  12. 데이터 매체로서,
    컴퓨터나 컴퓨터 네트워크의 랜덤 액세스 메모리 및/또는 메인 메모리에 로딩되었을 때 제 1항 내지 제 8항 중 어느 한 항에 청구된 바와 같은 방법을 실행할 수 있는 데이터 구조가 상기 데이터 매체에 저장되는 것을 특징으로 하는,
    데이터 매체.
  13. 컴퓨터 프로그램 제품으로서,
    상기 프로그램이 컴퓨터나 컴퓨터 네트워크에서 실행될 때, 제 1항 내지 제 8항 중 어느 한 항에 청구된 바와 같은 모든 단계들을 구현하기 위해 기계-판독가능 매체에 저장되는 프로그램 코드 수단을 포함하는 것을 특징으로 하는,
    컴퓨터 프로그램 제품.
KR1020067022157A 2004-06-08 2005-05-24 집적 회로를 테스트하기 위한 테스트 방법 및 테스트 장치 KR20070029695A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102004027860A DE102004027860A1 (de) 2004-06-08 2004-06-08 Testverfahren und Testvorrichtung zum Testen einer integrierten Schaltung
DE102004027860.1 2004-06-08

Publications (1)

Publication Number Publication Date
KR20070029695A true KR20070029695A (ko) 2007-03-14

Family

ID=34970112

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020067022157A KR20070029695A (ko) 2004-06-08 2005-05-24 집적 회로를 테스트하기 위한 테스트 방법 및 테스트 장치

Country Status (6)

Country Link
US (1) US20070226563A1 (ko)
EP (1) EP1754075B8 (ko)
KR (1) KR20070029695A (ko)
CN (1) CN1965242A (ko)
DE (2) DE102004027860A1 (ko)
WO (1) WO2005121828A1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103884949B (zh) * 2010-12-14 2016-08-24 盛科网络（苏州）有限公司 削减板级物理测试点的测试方法
CN102340304B (zh) * 2011-08-31 2013-05-01 北京时代民芯科技有限公司 一种tap接口优化电路
CN102520344B (zh) * 2011-12-16 2014-04-02 大唐微电子技术有限公司 一种用于智能卡测试的边界扫描模块、边界扫描系统
US9201117B2 (en) * 2013-05-06 2015-12-01 International Business Machines Corporation Managing redundancy repair using boundary scans
CN104049203B (zh) * 2014-04-25 2017-02-15 三星半导体(中国)研究开发有限公司 具有边界扫描测试功能的管脚和包括该管脚的集成电路
CN106546902B (zh) * 2016-10-13 2019-09-10 芯海科技（深圳）股份有限公司 一种otp型mcu在未预留测试接口情况下的量产测试方法
CN112462234A (zh) * 2020-11-27 2021-03-09 日月光半导体（昆山）有限公司 集成电路测试方法、计算机可读介质以及集成电路测试装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5349587A (en) * 1992-03-26 1994-09-20 Northern Telecom Limited Multiple clock rate test apparatus for testing digital systems
US5497378A (en) * 1993-11-02 1996-03-05 International Business Machines Corporation System and method for testing a circuit network having elements testable by different boundary scan standards
US6314539B1 (en) * 1998-10-21 2001-11-06 Xilinx, Inc. Boundary-scan register cell with bypass circuit
EP1087233A1 (de) * 1999-09-23 2001-03-28 Infineon Technologies AG Verfahren und Anordnung zum datenschützenden Selbsttest für Microcontroller
DE10041697A1 (de) * 2000-08-24 2002-03-14 Infineon Technologies Ag Verfahren zum Testen einer programmgesteuerten Einheit durch eine externe Testvorrichtung
EP1326082A1 (de) * 2001-12-27 2003-07-09 Infineon Technologies AG Integrierte Schaltung mit konfigurierbarem Abtastpfad
US7219282B2 (en) * 2002-11-14 2007-05-15 Logicvision, Inc. Boundary scan with strobed pad driver enable
US7188043B1 (en) * 2004-01-30 2007-03-06 Xilinx, Inc. Boundary scan analysis

Also Published As

Publication number Publication date
US20070226563A1 (en) 2007-09-27
EP1754075A1 (de) 2007-02-21
DE102004027860A1 (de) 2006-01-05
EP1754075B1 (de) 2008-02-27
CN1965242A (zh) 2007-05-16
EP1754075B8 (de) 2008-05-07
WO2005121828A1 (de) 2005-12-22
DE502005003007D1 (de) 2008-04-10

Similar Documents

Publication Publication Date Title
US7352169B2 (en) Testing components of I/O paths of an integrated circuit
US8601333B2 (en) Method of and an arrangement for testing connections on a printed circuit board
US11041905B2 (en) Combinatorial serial and parallel test access port selection in a JTAG interface
KR20070029695A (ko) 집적 회로를 테스트하기 위한 테스트 방법 및 테스트 장치
US7269770B1 (en) AC coupled line testing using boundary scan test methodology
JP2004522169A (ja) 電子回路最適並列検査アクセス方法及び装置
US5487074A (en) Boundary scan testing using clocked signal
US6721923B2 (en) System and method for generating integrated circuit boundary register description data
US20080313517A1 (en) Debug circuit
JPS6326585A (ja) Ｖｌｓｉ集積回路の検査回路と検査方法
US6834366B2 (en) Method of outputting internal information through test pin of semiconductor memory and output circuit thereof
US7610535B2 (en) Boundary scan connector test method capable of fully utilizing test I/O modules
US6876934B2 (en) Method for determining fault coverage from RTL description
US20100100786A1 (en) Serial test mode of an integrated circuit (ic)
CN114781304A (zh) 一种芯片的引脚状态控制方法、系统、芯片以及上位机
US8346498B2 (en) Programmable device testing
CN1516015B (zh) 多链边界扫描测试系统及多链边界扫描测试方法
US6815969B2 (en) Semiconductor inspection device capable of performing various inspections on a semiconductor device
JPH0843494A (ja) 電子回路
KR100669073B1 (ko) 패키지 옵션을 고려한 경계 스캔 방법
Manjula et al. Survey of Electronic hardware Testing types ATE evolution & case studies
KR100505613B1 (ko) 반도체 메모리 장치의 번인 테스트용 인쇄회로기판
KR930006962B1 (ko) 반도체 시험방법
Lie et al. LabVIEW implemented boundary-scan tester
KR20060044085A (ko) 다양한 패턴 데이터를 쓸 수 있는 반도체 메모리 소자 및그 전기적 검사방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid