CN1965242A - 用于测试集成电路的测试方法和测试装置 - Google Patents

用于测试集成电路的测试方法和测试装置 Download PDF

Info

Publication number
CN1965242A
CN1965242A CNA2005800188594A CN200580018859A CN1965242A CN 1965242 A CN1965242 A CN 1965242A CN A2005800188594 A CNA2005800188594 A CN A2005800188594A CN 200580018859 A CN200580018859 A CN 200580018859A CN 1965242 A CN1965242 A CN 1965242A
Authority
CN
China
Prior art keywords
boundary scan
program
pin
testing
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2005800188594A
Other languages
English (en)
Inventor
R·布赫纳
C·埃布纳
S·莫泽尔
P·劳舍尔
A·福伊格特莱恩德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Publication of CN1965242A publication Critical patent/CN1965242A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318536—Scan chain arrangements, e.g. connections, test bus, analog signals

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

提供了用于测试集成电路的一种测试方法和一种测试装置，其中，在测试装置中舍弃了在硬件技术上配备边界扫描单元。相反地，根据本发明通过边界扫描程序来模拟边界扫描单元。通过采用边界扫描程序来履行边界扫描单元链的和TAP接口的全部功能性，该边界扫描程序通过可控制集成电路的、程控的控制装置来实施。

Description

用于测试集成电路的测试方法和测试装置
本发明涉及用于测试集成电路的一种测试方法和一种测试装置。
本发明的技术领域涉及集成电路的边界扫描测试(边界扫描意味着“边界检查”)。边界扫描测试是一种用于测试复杂的数字电路的一般公开的技术。边界扫描测试实现了一种用于发现由制造决定的连接缺陷(由焊料搭接导致的短路或线路中断)的电检查方法。
已开发了ANSI/IEEE标准1149.1，以便提供边界扫描测试的一种商业标准。该标准还受到了集成电路的制造商认可。
按照图1的示意的电路框图示出了一种用于集成电路的边界扫描测试的一般公开的测试装置。通过创造虚拟的检查点，在根据IEEE1149.1标准所设计的测试装置TV中实现了对连接缺陷的测试。集成电路IC的每个外部端子I/O-PIN，在内部都配备有称为边界扫描单元BSC的简单的附加电路。将所有的边界扫描单元BSC串联地连接成一条链BSCC(边界扫描单元链)，该链包括了测试装置TV的整个的外部端子结构I/O-PIN。
边界扫描法的实施假定了，测试装置TV拥有四个专门预留的控制插头和数据管脚。这是测试数据输入端TDI和测试数据输出端TDO，可以典型地为直至15MHz的测试时钟脉冲TCLK，和测试模式选择端子TMS。选择性地可以添加测试逻辑复位TRST作为第五管脚，用该测试逻辑复位TRST可以将扫描控制逻辑或边界扫描单元BSC的链BSCC转移到规定的状态下。这些管脚与跟集成电路IC的相应的线路(Verschaltung)有关的扫描逻辑，共同产生了测试接入端口TAP。
对于边界扫描单元BSC，不利地在测试装置TV之内需要空间。在集成电路中，高的空间需求是与高的成本相联系的，使得在这里，趋势总是走向降低空间需求。如果减少了测试装置TV的空间需求，则也减小了测试装置TV的成本。集成电路测试的成本因此变得更低。
因此本发明所基于的任务在于，为集成电路的测试节省空间。
根据本发明，通过一种具有权利要求1的所述特征的测试方法，以及通过一种具有权利要求9的所述特征的测试装置来解决该任务。因此规定了：
用于根据边界扫描描述来测试集成电路的测试方法具有以下的步骤，所述边界扫描描述具有至少一个边界扫描程序、集成电路的硬件技术上的线路图、和测试样式(Testmuster)，其中，集成电路具有存储器和多个管脚，并且可以借助程控的控制装置进行控制：
-通过至少一个预先确定的管脚，将构成边界扫描单元链的模拟的边界扫描程序装载到存储器中；
-读出所存储的边界扫描程序，并且启动所存储的边界扫描程序的实施；
-对于相应于TAP接口的预先确定的管脚，根据边界扫描描述来施加测试样式；以及
-分析在管脚上的、在实施所存储的边界扫描程序之后产生的状态(权利要求1)。
尤其是用于运行所述测试方法的测试装置，
-具有多个通过其根据边界扫描描述来施加测试样式的外部端子，其中，外部端子分别与集成电路的恰好一个管脚相连接；
-具有集成电路，该集成电路具有将边界扫描程序装载到其中的存储器、和多个管脚；以及
-具有程控的控制装置，该控制装置从存储器中读出边界扫描程序，启动该边界扫描程序的实施，以及读入在管脚上的在实施所存储的边界扫描程序之后所产生的状态，并且将结果输出到一个或多个管脚上(4)上。(权利要求9)
本发明所基于的思想基本上在于，提供用于根据边界扫描描述来测试集成电路的一种测试方法和一种测试装置，其中，舍弃了在硬件技术上配备边界扫描单元。相反地，根据本发明通过边界扫描程序来模拟边界扫描单元。
通过采用边界扫描程序来履行边界扫描单元链的全部的功能性。预先确定的管脚同样履行了公开的TAP接口的功能性。
通过取消硬件技术上的边界扫描单元，有利地节省了测试装置内的空间。集成电路的制造商通过空间节省极大的成本。
此外，一种计算机程序属于本发明的范围，该计算机程序在计算机或计算机网络上执行时，本发明方法以其扩展方案来实施。
此外，一种具有程序代码工具的计算机程序属于本发明的范围，以便当在计算机或计算机网络上实施该计算机程序时，本发明方法以它的扩展方案来执行。尤其是可以将程序代码工具存储在计算机可读取的数据载体上。
此外，一种在其上存储了数据结构的数据载体属于本发明的范围，该数据结构在装载到计算机的或计算机网络的工作存储器和/或主存储器中之后，本发明方法可以按它的扩展方案来实施。
一种具有存储在机器可读取的载体上的程序代码工具的计算机程序产品，也属于本发明的范围，以便当在计算机或计算机网络上实施该程序时，本发明方法以它的扩展方案来执行。
在此，计算机程序产品应理解成作为可贸易的产品的程序。它原则上可以按任意的形式存在，因此例如存在于纸上或存在于计算机可读取的数据载体上，并且尤其是可以通过数据传输网来分发。
在从属权利要求以及根据附图的说明中，可以获知本发明的有利的扩展方案和改进方案。
根据一种优选的改进方案，根据边界扫描描述将测试样式施加到预先确定的管脚上包含：将在预先确定的管脚上的、根据边界扫描描述的测试样式装载到存储器中，并且借助于边界扫描程序将借助所存储的测试样式规定的状态施加到管脚上。因此测试样式的状态不仅可以从外部通过外部端子和管脚来施加，而且也可以将测试样式装载到存储器中，并且借助边界扫描程序施加到管脚上。因此有利地设置了施加测试样式的确定状态的两种不同的可能性。
根据另一优选的改进方案，按照IEEE 1149.1标准来构成边界扫描描述。该边界扫描描述因此具有常规的BSDL文件(边界扫描描述语言)的特征、以及本发明的边界扫描程序。
根据另一优选的改进方案，与相应集成电路的硬件技术上的线路图和与边界扫描描述有关地，来构成边界扫描程序。
根据另一优选的改进方案，借助边界扫描程序虚拟地模拟了根据IEEE 1149.1标准所规定的边界扫描单元。
通过舍弃硬件技术上的边界扫描单元节省了硅面积并因此节省了成本。
根据一种优选的扩展方案，通过分别量取在与预先确定地选出的管脚相耦合的检查点上的电位，来执行对管脚上的状态的分析。有利地采用外部端子，其中存在从外部通向所述外部端子的直接通道。有利地对于本发明测试方法不需要分别量取在所有管脚上的电位。
根据另一优选的扩展方案，对于在管脚上的状态的分析，将要测试的集成电路，通过它的管脚与至少一个其它的集成电路，或与一个诸如电阻或线圈的模拟的透明的器件相耦合，并且然后通过与它耦合的其它的集成电路，或通过模拟的透明的器件，来确定在要测试的集成电路的管脚上的状态。根据本发明，所述其它的集成电路可以不具有或具有常规的边界扫描单元。通过连接多个集成电路，改善了测试可能性。
根据另一优选的扩展方案，通过集成电路的同步的、异步的或总线接口(例如CAN总线接口)，将边界扫描程序装载到存储器中。
以下借助在示意性附图中说明的实施例来详细阐述本发明。
图1示出了用于测试集成电路的一般公开的测试装置的示意性电路框图；
图2示出了用于测试集成电路的本发明测试装置的第一实施例的示意性电路框图；以及
图3示出了用于测试集成电路的本发明测试方法的第一实施例的示意性流程图。
在所有的附图中，相同的或功能相同的元素(只要未另作说明)配备了相同的附图标记。
图2示出了用于测试集成电路的本发明测试装置的第一实施例的示意性电路框图。在测试装置5中设置了具有存储器3和许多管脚4的集成电路1。测试装置5还具有控制集成电路1的程控的控制装置2。
通过预先确定的外部端子6将边界扫描程序装载到存储器3中。边界扫描程序构成了边界扫描单元链的模拟。程控的控制装置2从存储器3中读出边界扫描程序，并且启动该边界扫描程序的实施。通过许多外部端子6，将根据边界扫描描述的测试样式施加到预先确定的管脚4上。此时，要么将测试样式直接施加到预先确定的管脚4上，要么将测试样式首先装载到存储器3中。然后在内部，将所存储测试样式的借助边界扫描程序规定的状态，施加到另外的预先确定的管脚4上。程控的控制装置2分析在管脚4上的在实施所存储的边界扫描程序之后所产生的状态。这些状态例如可以是二进制的状态。
图3中示出了用于测试集成电路的本发明测试方法的第一实施例的示意性流程图。根据边界扫描描述来执行用于测试集成电路的测试方法。边界扫描描述具有至少一个边界扫描程序、集成电路1的硬件技术上的线路图和测试样式，其中，集成电路1具有存储器3和多个管脚4，并且可以用程控的控制装置2来控制。本发明测试方法包含了以下的方法步骤：
方法步骤a：
将构成边界扫描单元链的模拟的边界扫描程序，通过至少一个预先确定的管脚4装载到存储器3中。优选与集成电路1的硬件技术上的线路图和与边界扫描描述有关地，来构成边界扫描程序。有利地借助边界扫描程序虚拟地模拟根据IEEE 1149.1标准所规定的边界扫描单元。此外，优选通过集成电路1的串行的(SPI)接口或CAN接口，将边界扫描程序装载到存储器3中。
方法步骤b：
从存储器中读出边界扫描程序，并且启动该边界扫描程序的实施。
以下的方法步骤c1和c2是施加测试样式的两种可替代方案。
方法步骤c1：
将根据边界扫描描述的测试样式直接通过预先确定的外部端子6，施加到与这些预先确定的外部端子6相耦合的管脚4上。
方法步骤c2：
除了将测试样式直接施加到预先确定的管脚4上，将根据边界扫描描述的测试样式施加到预先确定的管脚4上也可以包含：首先将测试样式装载到存储器3中，并且借助边界扫描程序，将由所存储的测试样式所规定的状态施加到管脚4上。优选按照IEEE 1149.1标准来构成边界扫描描述。
方法步骤d：
分析在管脚4上的在实施所存储的边界扫描程序之后所产生的状态。借助该分析可以检测，在集成电路1的线路之内是否存在连接缺陷，以及在何处存在连接缺陷(由焊料搭接引起的短接或线路中断)。优选在与预先确定地选出的管脚4相耦合的外部端子6上，通过分别量取电位来执行在管脚4上的状态的分析。替代地，为了分析在管脚4上的状态，将要测试的集成电路1通过它的管脚4与至少一个其它的集成电路相耦合。然后通过与它耦合的其它的集成电路，来确定要测试集成电路1的在管脚4上的状态。其它的集成电路根据本发明可以不具有边界扫描单元或具有常规的边界扫描单元。通过多个集成电路的连接，改善了边界扫描测试的测试可能性，因为从外部要达到的管脚4的数量提高了。
尽管以上借助优选的实施例来说明了本发明，它不局限于此，而是可以以多种多样的方式方法来修改。例如按照集成电路的结构形式，通过其装载边界扫描程序的接口的选出是可以自由选择的。

Claims (13)

1.用于根据边界扫描描述来测试集成电路(1)的测试方法，所述边界扫描描述具有至少一个边界扫描程序、所述集成电路(1)的硬件技术上的线路图、和测试样式，其中，所述的集成电路(1)具有存储器(3)和多个管脚(4)，并且借助程控的控制装置(2)可以进行控制，该测试方法具有以下的步骤：
-将构成边界扫描单元链的模拟的边界扫描程序，通过至少一个预先确定的管脚(4)装载到所述的存储器(3)中；
-读出所存储的边界扫描程序，和启动所存储边界扫描程序的实施；
-将根据边界扫描描述的测试样式施加到预先确定的管脚(4)上；以及
-分析在所述管脚(4)上的在实施所存储的边界扫描程序之后所产生的状态。
2.按权利要求1所述的测试方法，
其特征在于，
将根据边界扫描描述的测试样式施加到预先确定的管脚(4)上包含了：将根据边界扫描描述的测试样式，通过预先确定的管脚(4)装载到所述的存储器(3)中，并且借助所述的边界扫描程序，将借助所存储的测试样式规定的状态施加到所述的管脚(4)上。
3.按以上权利要求之一所述的测试方法，
其特征在于，
按照IEEE 1149.1标准来构成所述的边界扫描描述。
4.按以上权利要求之一所述的测试方法，
其特征在于，
与所述集成电路(1)的硬件技术上的线路图以及与所述的边界扫描描述有关地，构成了所述的边界扫描程序。
5.按以上权利要求之一所述的测试方法，
其特征在于，
借助所述的边界扫描程序来虚拟地模拟所述的根据IEEE 1149.1标准规定的边界扫描单元。
6.按以上权利要求之一所述的测试方法，
其特征在于，
通过分别量取在与预先确定地选出的管脚(4)相耦合的外部端子(6)上的电位，来执行对所述管脚(4)上的状态的分析。
7.按以上权利要求之一所述的测试方法，
其特征在于，
为了对所述管脚(4)上的状态进行分析，将所述的要测试的集成电路(1)，通过它的管脚(4)与至少一个其它的集成电路，或与模拟的透明的器件相耦合，并且于然后通过与它相耦合的其它的集成电路或模拟的透明的器件，来确定在要测试的集成电路(1)的所述管脚(4)上的状态。
8.按以上权利要求之一所述的测试方法，
其特征在于，
通过所述集成电路(1)的同步的、异步的或CAN接口，来将边界扫描程序装载到所述的存储器中。
9.测试装置(5)、尤其是用于运行按以上权利要求之一所述的测试方法的测试装置(5)，
-具有多个通过其施加根据边界扫描描述的测试样式的外部端子(6)，其中，外部端子(6)分别与恰好一个管脚(4)相连接；
-具有集成电路(1)，该集成电路(1)具有所述的边界扫描程序被装载到其中的存储器(3)、和多个管脚(4)；以及
-具有程控的控制装置(2)，该程控的控制装置(2)从所述的存储器(3)中读出所述的边界扫描程序，启动该边界扫描程序的实施，以及读入在所述管脚(4)上的在实施所存储的边界扫描程序之后所产生的状态，并且将结果输出到一个或多个管脚(4)上。
10.具有程序代码工具的计算机程序，以便当在计算机或计算机网络上实施所述的程序时，执行按权利要求1至8之一所述的方法。
11.具有根据以上权利要求的程序代码工具的计算机程序，所述程序代码工具被存储在计算机可读取的数据载体上。
12.在其上存储了数据结构的数据载体，该数据结构在装载到计算机的或计算机网络的工作存储器和/或主存储器中之后，实施按权利要求1至8之一所述的方法。
13.具有存储在机器可读取的载体上的程序代码工具的计算机程序产品，以便当在计算机或计算机网络上实施所述的程序时，执行按权利要求1至8之一的所有的步骤。
CNA2005800188594A 2004-06-08 2005-05-24 用于测试集成电路的测试方法和测试装置 Pending CN1965242A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102004027860.1 2004-06-08
DE102004027860A DE102004027860A1 (de) 2004-06-08 2004-06-08 Testverfahren und Testvorrichtung zum Testen einer integrierten Schaltung

Publications (1)

Publication Number Publication Date
CN1965242A true CN1965242A (zh) 2007-05-16

Family

ID=34970112

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2005800188594A Pending CN1965242A (zh) 2004-06-08 2005-05-24 用于测试集成电路的测试方法和测试装置

Country Status (6)

Country Link
US (1) US20070226563A1 (zh)
EP (1) EP1754075B8 (zh)
KR (1) KR20070029695A (zh)
CN (1) CN1965242A (zh)
DE (2) DE102004027860A1 (zh)
WO (1) WO2005121828A1 (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102340304A (zh) * 2011-08-31 2012-02-01 北京时代民芯科技有限公司 一种tap接口优化电路
CN102520344A (zh) * 2011-12-16 2012-06-27 大唐微电子技术有限公司 一种用于智能卡测试的边界扫描模块、边界扫描系统
CN103884949A (zh) * 2010-12-14 2014-06-25 苏州工业园区谱芯科技有限公司 削减板级物理测试点的测试方法
CN104049203A (zh) * 2014-04-25 2014-09-17 三星半导体(中国)研究开发有限公司 具有边界扫描测试功能的管脚和包括该管脚的集成电路
CN106546902A (zh) * 2016-10-13 2017-03-29 芯海科技（深圳）股份有限公司 一种otp型mcu在未预留测试接口情况下的量产测试方法
CN112462234A (zh) * 2020-11-27 2021-03-09 日月光半导体（昆山）有限公司 集成电路测试方法、计算机可读介质以及集成电路测试装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9201117B2 (en) * 2013-05-06 2015-12-01 International Business Machines Corporation Managing redundancy repair using boundary scans

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5349587A (en) * 1992-03-26 1994-09-20 Northern Telecom Limited Multiple clock rate test apparatus for testing digital systems
US5497378A (en) * 1993-11-02 1996-03-05 International Business Machines Corporation System and method for testing a circuit network having elements testable by different boundary scan standards
US6314539B1 (en) * 1998-10-21 2001-11-06 Xilinx, Inc. Boundary-scan register cell with bypass circuit
EP1087233A1 (de) * 1999-09-23 2001-03-28 Infineon Technologies AG Verfahren und Anordnung zum datenschützenden Selbsttest für Microcontroller
DE10041697A1 (de) * 2000-08-24 2002-03-14 Infineon Technologies Ag Verfahren zum Testen einer programmgesteuerten Einheit durch eine externe Testvorrichtung
EP1326082A1 (de) * 2001-12-27 2003-07-09 Infineon Technologies AG Integrierte Schaltung mit konfigurierbarem Abtastpfad
AU2003290620A1 (en) * 2002-11-14 2004-06-03 Logicvision, Inc. Boundary scan with strobed pad driver enable
US7188043B1 (en) * 2004-01-30 2007-03-06 Xilinx, Inc. Boundary scan analysis

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103884949A (zh) * 2010-12-14 2014-06-25 苏州工业园区谱芯科技有限公司 削减板级物理测试点的测试方法
CN103884949B (zh) * 2010-12-14 2016-08-24 盛科网络（苏州）有限公司 削减板级物理测试点的测试方法
CN102340304A (zh) * 2011-08-31 2012-02-01 北京时代民芯科技有限公司 一种tap接口优化电路
CN102340304B (zh) * 2011-08-31 2013-05-01 北京时代民芯科技有限公司 一种tap接口优化电路
CN102520344A (zh) * 2011-12-16 2012-06-27 大唐微电子技术有限公司 一种用于智能卡测试的边界扫描模块、边界扫描系统
CN102520344B (zh) * 2011-12-16 2014-04-02 大唐微电子技术有限公司 一种用于智能卡测试的边界扫描模块、边界扫描系统
CN104049203A (zh) * 2014-04-25 2014-09-17 三星半导体(中国)研究开发有限公司 具有边界扫描测试功能的管脚和包括该管脚的集成电路
CN106546902A (zh) * 2016-10-13 2017-03-29 芯海科技（深圳）股份有限公司 一种otp型mcu在未预留测试接口情况下的量产测试方法
CN106546902B (zh) * 2016-10-13 2019-09-10 芯海科技（深圳）股份有限公司 一种otp型mcu在未预留测试接口情况下的量产测试方法
CN112462234A (zh) * 2020-11-27 2021-03-09 日月光半导体（昆山）有限公司 集成电路测试方法、计算机可读介质以及集成电路测试装置

Also Published As

Publication number Publication date
EP1754075B8 (de) 2008-05-07
DE102004027860A1 (de) 2006-01-05
WO2005121828A1 (de) 2005-12-22
DE502005003007D1 (de) 2008-04-10
EP1754075B1 (de) 2008-02-27
US20070226563A1 (en) 2007-09-27
KR20070029695A (ko) 2007-03-14
EP1754075A1 (de) 2007-02-21

Similar Documents

Publication Publication Date Title
CN1965242A (zh) 用于测试集成电路的测试方法和测试装置
US7505862B2 (en) Apparatus and method for testing electronic systems
US7343536B2 (en) Scan based automatic test pattern generation (ATPG) test circuit, test method using the test circuit, and scan chain reordering method
CN100367045C (zh) 基于二分法的电路连线导通测试方法
US7673203B2 (en) Interconnect delay fault test controller and test apparatus using the same
CN101071155A (zh) 一种可实现边界扫描多链路测试的装置及方法
US5487074A (en) Boundary scan testing using clocked signal
US7146584B2 (en) Scan diagnosis system and method
CN102142911A (zh) 通信设备和通信测试方法
US6052809A (en) Method for generating test patterns
CN101769986B (zh) 测试装置及其测试方法
US6707313B1 (en) Systems and methods for testing integrated circuits
CN109917277A (zh) 虚拟测试方法、装置、设备及存储介质
CN100427964C (zh) 一种电路板的边界扫描测试方法
Brindley Automatic test equipment
US20160169954A1 (en) Method and system for performing electrical tests on complex devices
US20080103619A1 (en) Manufacturing Test and Programming System
CN111459739B (zh) 一种qdr sram应用验证板及验证方法
TWI275811B (en) Methods for predicting board test coverage
US8943457B2 (en) Simulating scan tests with reduced resources
TWI612318B (zh) 用以控制測試器之半導體檢驗裝置
US6694495B1 (en) Method of analyzing static current test vectors for semiconductor integrated circuits
US6876934B2 (en) Method for determining fault coverage from RTL description
US6944837B2 (en) System and method for evaluating an integrated circuit design
US8001438B1 (en) Measuring bridge-fault coverage for test patterns within integrated circuits

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication