CN112462234A - 集成电路测试方法、计算机可读介质以及集成电路测试装置 - Google Patents

集成电路测试方法、计算机可读介质以及集成电路测试装置 Download PDF

Info

Publication number
CN112462234A
CN112462234A CN202011353625.8A CN202011353625A CN112462234A CN 112462234 A CN112462234 A CN 112462234A CN 202011353625 A CN202011353625 A CN 202011353625A CN 112462234 A CN112462234 A CN 112462234A
Authority
CN
China
Prior art keywords
integrated circuit
image
package product
circuit package
reference position
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011353625.8A
Other languages
English (en)
Inventor
顾耀
王秀军
孙广辉
汪海潮
叶锋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Semiconductor Engineering Kunshan Inc
Original Assignee
Advanced Semiconductor Engineering Kunshan Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Engineering Kunshan Inc filed Critical Advanced Semiconductor Engineering Kunshan Inc
Priority to CN202011353625.8A priority Critical patent/CN112462234A/zh
Publication of CN112462234A publication Critical patent/CN112462234A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2886Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2891Features relating to contacting the IC under test, e.g. probe heads; chucks related to sensing or controlling of force, position, temperature
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2896Testing of IC packages; Test features related to IC packages

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

一种集成电路测试方法,包括:接收第一集成电路封装产品;获取所述第一集成电路封装产品的影像;依据所述第一集成电路封装产品的所述影像设定基准位置;对所述第一集成电路封装产品进行电性测试;接收第二集成电路封装产品;获取所述第二集成电路封装产品的影像;依据所述第二集成电路封装产品的所述影像获取测试位置;依据所述测试位置以及所述基准位置选择性地旋转所述第二集成电路封装产品;以及对所述第二集成电路封装产品进行电性测试。

Description

集成电路测试方法、计算机可读介质以及集成电路测试装置
技术领域
本申请是有关于集成电路,详细来说是有关于一种集成电路测试方法、计算机可读介质以及集成电路测试装置。
背景技术
当集成电路封装产品准备进行电性测试时,集成电路封装产品进入电性测试装置的方向必须一致。而目前并没有能有效地节省时间并且高准确率的技术来使集成电路封装产品进入电性测试装置的方向一致。
发明内容
有鉴于此,本申请提出一种集成电路测试方法、计算机可读介质以及集成电路测试装置来解决上述问题。
依据本申请的一实施例,提出一种集成电路测试方法,包括:接收第一集成电路封装产品;获取所述第一集成电路封装产品的影像;依据所述第一集成电路封装产品的所述影像设定基准位置;对所述第一集成电路封装产品进行电性测试;接收第二集成电路封装产品;获取所述第二集成电路封装产品的影像;依据所述第二集成电路封装产品的所述影像获取测试位置;依据所述测试位置以及所述基准位置选择性地旋转所述第二集成电路封装产品;以及对所述第二集成电路封装产品进行电性测试。
依据本申请的一实施例,对所述第一集成电路封装产品进行所述电性测试包括:依据所述基准位置和产品测试参考位置选择性地旋转所述第一集成电路封装产品以进行所述电性测试。
依据本申请的一实施例,依据所述第一集成电路封装产品的所述影像设定所述基准位置包含:测量所述第一集成电路封装产品的多个管脚以获取所述多个管脚的尺寸。
依据本申请的一实施例,依据所述第一集成电路封装产品的所述影像设定所述基准位置还包含:依据所述多个管脚的所述尺寸设定基准管脚;以及依据所述基准管脚在所述第一集成电路封装产品的所述影像中的位置设定所述基准位置。
依据本申请的一实施例,依据所述多个管脚的所述尺寸设定所述基准管脚包含:计算所述多个管脚的所述尺寸的平均值;比较所述多个管脚的所述尺寸与所述平均值以获取多个比较值;以及将对应到所述多个比较值中绝对值为最大的管脚设定为所述基准管脚。
依据本申请的一实施例,依据所述第一集成电路封装产品的所述影像设定所述基准位置还包含:当所述多个比较值皆小于默认值时,将所述第一集成电路封装产品的所述影像中的特征区域设定为所述基准位置。
依据本申请的一实施例,所述特征区域是集成电路的中间焊垫。
依据本申请的一实施例,依据所述测试位置以及所述基准位置选择性地旋转所述第二集成电路封装产品包含:当所述测试位置与所述基准位置相同时,不旋转所述第二集成电路封装产品;以及当所述测试位置与所述基准位置不同时,旋转所述第二集成电路封装产品以使所述测试位置与所述基准位置相同。
依据本申请的一实施例,当所述测试位置与所述基准位置不同时,旋转所述第二集成电路封装产品以使所述测试位置与所述基准位置相同包含:当所述第一集成电路封装产品与所述第二集成电路封装产品为长方形时,将所述第二集成电路封装产品旋转180度;或者当所述第一集成电路封装产品与所述第二集成电路封装产品为正方形时,将所述第二集成电路封装产品旋转90度、180度或270度
依据本申请的一实施例,提出一种计算机可读介质,其上存储有计算机程序,且所述计算机程序被处理器执行时实现上述的集成电路测试方法。
依据本申请的一实施例,提出一种集成电路测试装置。所述集成电路测试装置包括处理器与存储装置。所述存储装置用于存储程序,当所述程序被所述处理器执行时,使得所述处理器实现上述的集成电路测试方法。
依据本申请的一实施例,提出一种集成电路测试装置。所述集成电路测试装置包括方向辨识光检模组以及旋转定位模组。所述方向辨识光检模组用于执行以下步骤:接收第一集成电路封装产品;获取所述第一集成电路封装产品的影像;依据所述第一集成电路封装产品的所述影像设定基准位置;对所述第一集成电路封装产品进行电性测试;接收第二集成电路封装产品;获取所述第二集成电路封装产品的影像;依据所述第二集成电路封装产品的所述影像获取测试位置。所述旋转定位模组,用于执行以下步骤:依据所述测试位置以及所述基准位置选择性地旋转所述第二集成电路封装产品。
附图说明
附图是用来提供对本申请的进一步理解,并且构成说明书的一部分,与下面的具体实施方式一起用于解释本申请,但并不构成对本申请的限制。在附图中:
图1是依据本申请一实施例之集成电路测试方法1的流程图。
图2是依据本申请一实施例之集成电路的影像的示意图。
图3A与3B是依据本申请一实施例之集成电路的影像示意图。
图4是依据本申请一实施例之集成电路的影像的示意图。
图5A至5D是依据本申请一实施例之集成电路的影像示意图。
具体实施方式
以下揭示内容提供了多种实施方式或例示,其能用以实现本揭示内容的不同特征。下文所述之组件与配置的具体例子系用以简化本揭示内容。当可想见,这些叙述仅为例示,其本意并非用于限制本揭示内容。举例来说,在下文的描述中,将一第一特征形成于一第二特征上或之上,可能包括某些实施例其中所述的第一与第二特征彼此直接接触;且也可能包括某些实施例其中还有额外的组件形成于上述第一与第二特征之间,而使得第一与第二特征可能没有直接接触。此外,本揭示内容可能会在多个实施例中重复使用组件符号和/或标号。此种重复使用乃是基于简洁与清楚的目的,且其本身不代表所讨论的不同实施例和/或组态之间的关系。
再者,在此处使用空间上相对的词汇,譬如「之下」、「下方」、「低于」、「之上」、「上方」及与其相似者,可能是为了方便说明图中所绘示的一组件或特征相对于另一或多个组件或特征之间的关系。这些空间上相对的词汇其本意除了图中所绘示的方位之外,还涵盖了装置在使用或操作中所处的多种不同方位。可能将所述设备放置于其他方位(如,旋转90度或处于其他方位),而这些空间上相对的描述词汇就应该做相应的解释。
虽然用以界定本申请较广范围的数值范围与参数皆是约略的数值,此处已尽可能精确地呈现具体实施例中的相关数值。然而,任何数值本质上不可避免地含有因个别测试方法所致的标准偏差。在此处,「约」通常系指实际数值在一特定数值或范围的正负10%、5%、1%或0.5%之内。或者是,「约」一词代表实际数值落在平均值的可接受标准误差之内,视本申请所属技术领域中具有通常知识者的考虑而定。当可理解,除了实验例之外,或除非另有明确的说明,此处所用的所有范围、数量、数值与百分比(例如用以描述材料用量、时间长短、温度、操作条件、数量比例及其他相似者)均经过「约」的修饰。因此,除非另有相反的说明,本说明书与附随权利要求书所揭示的数值参数皆为约略的数值,且可视需求而更动。至少应将这些数值参数理解为所指出的有效位数与套用一般进位法所得到的数值。在此处,将数值范围表示成由一端点至另一端点或介于二端点之间;除非另有说明,此处所述的数值范围皆包括端点。
图1是依据本申请一实施例之集成电路测试方法1的流程图。倘若大致上能得到相同的结果,本申请并不限制完全依据图1所示的流程步骤来执行。集成电路测试方法1可归纳如下。
步骤101:接收第一集成电路封装产品。
步骤102:获取所述第一集成电路封装产品的影像。
步骤103:依据所述第一集成电路封装产品的所述影像设定基准位置。
步骤104:对所述第一集成电路封装产品进行电性测试。
步骤105:接收第二集成电路封装产品。
步骤106:获取所述第二集成电路封装产品的影像。
步骤107:依据所述第二集成电路封装产品的所述影像获取测试位置。
步骤108:依据所述测试位置以及所述基准位置选择性地旋转所述第二集成电路封装产品。
步骤109:对所述第二集成电路封装产品进行电性测试。
在步骤101中,封装完成的多个集成电路散乱地进入震动碗中,其中第一集成电路封装产品通过震动碗的出料口进入轨道后被接收。
在步骤102中,获取第一集成电路封装产品的影像。同时参考图1及图2,图2是依据本申请一实施例之集成电路封装产品211的影像210的示意图。在某些实施例中,集成电路封装产品211可以是上述的第一集成电路封装产品。需注意的是,本领域技术人员应能理解集成电路封装产品211的形状并不限定为图2所述的长方形。在某些实施例中,影像210显示集成电路封装产品211的多个管脚。在某些实施例中,在获取集成电路封装产品211的影像210后,集成电路封装产品211的多个管脚在影像210中将打上编号,如图2中的编号1至20。在某些实施例中,在获取集成电路封装产品211的影像210后,集成电路封装产品211的多个管脚在影像210中也可以不打上编号,然而后续段落仍以管脚1至管脚20描述以方便理解。
在步骤103中,依据所述第一集成电路封装产品的所述影像设定基准位置。在获取集成电路封装产品211的影像210后,测量集成电路封装产品211的管脚1到管脚20,以获取管脚1到管脚20的尺寸。在本申请中,可以测量管脚1到管脚20的长度、宽度或面积作为管脚1到管脚20的尺寸。下方表1陈列本申请一实施例之集成电路封装产品211的管脚尺寸的测量结果。为求简洁,表1仅仅列出集成电路封装产品211的管脚1到管脚6的测量结果。需注意的是,表1所陈列的数据仅为范例说明,并非本申请的限制。
表1
管脚序号 管脚宽度 管脚长度 管脚间距
1. 0.2314 0.3039 0.3987
2. 0.1830 0.2969 0.3973
3. 0.1885 0.3134 0.3984
4. 0.1870 0.3075 0.3962
5. 0.1905 0.2836 0.4021
6. 0.2436 0.2537 0.4021
在获得集成电路封装产品211的管脚1到管脚20的尺寸的测量结果后,依据管脚1到管脚20的尺寸设定基准管脚。举例来说,可以将管脚长度明显较长或较短、管脚宽度明显较宽或较窄,或者管脚面积明显较大或较小的管脚设定为基准管脚。以表1所陈列的数据为例,管脚6的长度明显短于其他管脚,因此,将管脚6设定基准管脚。
在某些实施例中,可以先计算集成电路封装产品211的管脚1到管脚20的尺寸的平均值,比较管脚1到管脚20的尺寸与平均值以获取比较值,并且将对应到多个比较值中绝对值为最大的管脚设定为基准管脚。以表1所陈列的数据为例,管脚1到管脚6的长度的平均值为0.2931,二管脚1到管脚6的长度与平均值的比较值陈列于下方表2。
表2
Figure BDA0002801985850000051
Figure BDA0002801985850000061
从上方表2可知,管脚6的长度与平均值的比较值的绝对值为最大,因此将管脚6设定为基准管脚。
然而,需注意的是,依据集成电路封装产品211的管脚1到管脚20的尺寸来设定基准管脚的方式并不限定于上述方法。在某些实施例中,管脚1到管脚20的尺寸与平均值的比较值皆小于默认值时,则可认定管脚1到管脚20的尺寸大致相同。在某些实施例中,默认值可以是固定量值。举例来说,若依据管脚1到管脚20的长度为判断标准,并且设置默认值为0.03时,当管脚1到管脚20的尺寸与平均值的比较值的绝对值都小于0.03,则认定管脚1到管脚20的尺寸大致相同。需注意的是,默认值的数值依据实际设计需求调整,并且依据不同的判断标的(如长度、宽度、面积)有所不同,此并非本申请的一限制。
在某些实施例中,若认定管脚1到管脚20的长度大致相同,则可接着比较管脚1到管脚20的宽度。若认定管脚1到管脚20的宽度大致相同,则可接着比较管脚1到管脚20的面积。在某些实施例中,若管脚1到管脚20不论长度、宽度以及面积皆认定为大致相同,使得无法通过设定基准管脚的方式来设定基准位置时,则将影像210中的特征区域设定为基准位置。在某些实施例中,特征区域是集成电路封装产品211的中间焊垫。需注意的是,本申请并不限制比较长度、宽度、面积的顺序。
将管脚6设定为基准管脚后,将管脚6在影像210中的位置设定基准位置。举例来说,管脚6在影像210中位于影像210的左下角,如此一来,管脚6在影像210的左下角即为基准位置。
在步骤104中,将集成电路封装产品211送入电性测试装置进行电性测试。在某些实施例中,在步骤103中设定基准位置后,可以依据基准位置和产品测试参考位置选择性地旋转所述第一集成电路封装产品以进行所述电性测试。举例来说,在步骤103中设定管脚6在影像210中的位置设定基准位置后,若电性测试装置要求集成电路封装产品211要进行电性测试时,必须以管脚6在影像210的左下角的方向进入,而因为此时管脚6已经在影像210的左下角,则不需要另外旋转集成电路封装产品211。若电性测试装置要求集成电路封装产品211要进行电性测试时,必须以管脚6在影像210的右上角的方向进入,而因为此时管脚6在影像210的左下角,则需要另外旋转集成电路封装产品211。
在其他实施例中,若电性测试装置要求集成电路封装产品211要进行电性测试时,必须以管脚6在影像210的右上角的方向进入,可以将管脚6在影像210的右上角更新为基准位置。
在步骤105中,第二集成电路封装产品通过震动碗的出料口进入轨道后被接收。在步骤106中,获取第二集成电路封装产品的影像。同时参考图1、图3A及图3B,其中图3A及图3B分别是依据本申请一实施例之集成电路封装产品311的影像310与影像320的示意图。在某些实施例中,集成电路封装产品311可以是上述的第二集成电路封装产品。由于震动碗的出料口设计,在接收集成电路封装产品311后所获取的影像将会呈现如图3A所示的正立影像310或者如图3B所示的倒立影像320。
在步骤107中获取测试位置。在本申请中,获取测试位置与步骤设定基准位置的操作大致相同。以图3A的影像310为例,通过测量集成电路封装产品311的管脚1到管脚20的尺寸后,将管脚6设定为基准接脚,并且将管脚6在影像310中的位置设定为测试位置。举例来说,管脚6在影像310中的左下角即为测试位置。以图3B的影像320为例,通过测量集成电路封装产品311的管脚1到管脚20的尺寸后,将管脚6设定为基准接脚,并且将管脚6在影像320中的位置设定为测试位置。举例来说,管脚6在影像320中的右上角即为测试位置。
在步骤108中,依据测试位置以及基准位置选择性地旋转集成电路封装产品311。以图3A的影像310为例,由于测试位置为管脚6在影像310中的左下角,而基准位置同样为管脚6在影像210中的左下角。因此,测试位置与基准位置相同,如此一来,则不需旋转集成电路封装产品311。;以图3B的影像320为例,由于测试位置为管脚6在影像320中的右上角,而基准位置同样为管脚6在影像210中的左下角。因此,测试位置与基准位置不同,如此一来,则旋转集成电路封装产品311以使得测试位置与基准位置相同。详细来说,将集成电路封装产品311旋转180度使得测试位置与基准位置相同。在步骤108中,将集成电路封装产品311送入电性测试装置进行电性测试。
本申请所提出的集成电路测试方法中,在接收第一集成电路后,通过在第一集成电路的影像上设定基准位置,如此一来,在接收后续的集成电路后通过比较测试位置以及基准位置后,都可快速地判断是否需要旋转集成电路,借此使得集成电路的方向一致,并且能减少判断时间并提高准确率。申请人在经过试验后发现,相较于过去使用人工认定集成电路的方向来判断是否应该旋转集成电路,使用本申请提出的方法后,作业时间仅需人工判断的六分之一,并且准确率达99.9%。
需注意的是,若在步骤102中所获取的第一集成电路的影像即为倒立影像(如图3B所示),则在步骤103中,将把基准位置将设定为管脚6在影像210右上角。如此一来,以图3A的影像310为例,由于测试位置为管脚6在影像310中的左下角,而基准位置为管脚6在影像210中的右上角。因此,测试位置与基准位置不同,如此一来,则将集成电路封装产品311旋转180度以使得测试位置与基准位置相同;以图3B的影像320为例,由于测试位置为管脚6在影像320中的右上角,而基准位置同样为管脚6在影像210中的右上角。因此,测试位置与基准位置相同,如此一来,则不需要旋转集成电路封装产品311。
需注意的是,在上述实施例中的集成电路皆以长方形为例,因此在经过震动碗的出料口后,集成电路仅会有正立或倒立的两种情况,如此一来,集成电路仅仅会有不旋转或旋转180度的两种可能。然而,在其他实施例中,集成电路可以是其他形状。举例来说,集成电路可以是正方形。本领域技术人员应能理解,集成电路测试方法1所示的步骤流程同样可应用于集成电路是正方形的情况。
同时参考图1及图4,其中图4是依据本申请一实施例之集成电路411的影像410的示意图。在图4的实施例中,集成电路411是正方形。在某些实施例中,集成电路411可以是上述的第一集成电路。需注意的是,集成电路测试方法1应用于正方形集成电路时,步骤101至步骤105与上述实施例大致相同,因此详细说明在此省略。举例来说,在步骤103时,集成电路411的管脚5设定为基准管脚,基准位置设定为管脚5在影像410中的左下角。
接着,在步骤106中,获取第二集成电路的影像。同时参考图1与图5A至图5D,其中图5A至图5D分别是依据本申请一实施例之集成电路511的影像510、520、530与540的示意图。在某些实施例中,集成电路511可以是上述的第二集成电路。由于震动碗的出料口设计,接收集成电路511所获取的影像将会呈现如图5A至图5D所示的影像510、520、530与540。
在步骤107中获取测试位置。以图5A的影像510为例,通过测量集成电路511的管脚1到管脚20的尺寸后,将管脚5设定为基准接脚,并且将管脚5在影像510中的位置设定为测试位置。举例来说,管脚5在影像510中的左下角即为测试位置。以图5B的影像520为例,通过测量集成电路511的管脚1到管脚20的尺寸后,将管脚5设定为基准接脚,并且将管脚5在影像520中的位置设定为测试位置。举例来说,管脚5在影像520中的左上角即为测试位置。以图5C的影像530为例,通过测量集成电路511的管脚1到管脚20的尺寸后,将管脚5设定为基准接脚,并且将管脚5在影像530中的位置设定为测试位置。举例来说,管脚5在影像530中的右上角即为测试位置。以图5D的影像540为例,通过测量集成电路511的管脚1到管脚20的尺寸后,将管脚5设定为基准接脚,并且将管脚5在影像540中的位置设定为测试位置。举例来说,管脚5在影像540中的右下角即为测试位置。
在步骤108中,依据测试位置以及基准位置选择性地旋转集成电路511。以图5A的影像510为例,由于测试位置为管脚5在影像510中的左下角,而基准位置同样为管脚5在影像410中的左下角。因此,测试位置与基准位置相同,如此一来,则不需旋转集成电路511;以图5B的影像520为例,由于测试位置为管脚5在影像520中的左上角,而基准位置为管脚5在影像410中的左下角。因此,测试位置与基准位置不同,如此一来,则旋转集成电路511以使得测试位置与基准位置相同。详细来说,将集成电路511旋转90度使得测试位置与基准位置相同。
以图5C的影像530为例,由于测试位置为管脚5在影像530中的右上角,而基准位置为管脚5在影像410中的左下角。因此,测试位置与基准位置不同,如此一来,则旋转集成电路511以使得测试位置与基准位置相同。详细来说,将集成电路511旋转180度使得测试位置与基准位置相同;以图5D的影像540为例,由于测试位置为管脚5在影像540中的右下角,而基准位置为管脚5在影像410中的左下角。因此,测试位置与基准位置不同,如此一来,则旋转集成电路511以使得测试位置与基准位置相同。详细来说,将集成电路511旋转270度使得测试位置与基准位置相同。在步骤108中,将集成电路511送入电性测试装置进行电性测试。
在一实施例中,本发明提出计算机可读介质,其上存储有计算机程序,所述计算机程序被处理器执行后将实现如图1的集成电路测试方法1。在某些实施例中,上述的计算机程序可以代码和/或数据加以实施,其可存储在非暂时性计算机可读取存储媒介中。当计算机(或处理器)读取并执行存储的代码和/或数据时,计算机执行具体化为数据结构和代码且存储在媒介中的程序,进而实现集成电路测试方法1。
需要说明的是,所述计算机可读介质可以是计算机可读存储介质。所述计算机可读存储介质可例如但不限于电、磁、光、电磁、红外线、或半导体的系统、装置或器件,或上述的任意组合。所述计算机可读存储介质的更具体的例子可以包括但不限于:具有一个或多个导线的电连接、便携式计算机磁盘、硬盘、随机访问存储器(RAM)、只读存储器(ROM)、可擦式可编程只读存储器(EPROM或闪存)、光纤、便携式紧凑磁盘只读存储器(CD-ROM)、光存储器件、磁存储器件、或上述的任意组合。在一实施例中,所述计算机可读存储介质可以是任何包含或存储程序的有形介质,该程序可以被指令执行系统、装置或者器件使用或者与其结合使用。在一实施例中,所述计算机可读介质可以发送、传播或者传输用于由指令执行系统、装置或者器件使用或者与其结合使用的程序。在一实施例中,所述计算机可读介质上包含的程序代码可以用任何适当的介质传输,包括但不限于:无线、电线、光缆、RF等等,或上述的任意组合。
此外,所描述的方法和程序可以包含在硬件模块中。例如,所述硬件模块,可包括但不限于,特定应用集成电路(ASIC)芯片、可程序逻辑门阵列(FPGA)、以及其它现在已知的或以后开发的可程序化逻辑设备。当所述硬件模块被启动时,所述硬件模块执行内含于所述硬件模块中的方法和程序。
在一实施例中,本发明提出一种集成电路测试装置,包括处理器及存储装置。存储装置存储程序,当所述程序被所述处理器执行时,执行集成电路测试方法1。
在一实施例中,本发明提出一种集成电路测试装置包括方向辨识光检模组以及旋转定位模组。方向辨识光检模组以及旋转定位模组用于执行集成电路测试方法1。在某些实施例中,方向辨识光检模组用于执行集成电路测试方法1中的步骤101、步骤102、步骤103、步骤105、步骤106以及步骤107。在某些实施例中,旋转定位模组用于执行集成电路测试方法1中的步骤108。在本申请中,方向辨识光检模组以及旋转定位模组可以硬件、软件或者两者的结合来实现。
如本文中所使用,术语“近似地”、“基本上”、“基本”及“约”用于描述并考虑小变化。当与事件或情况结合使用时,所述术语可指事件或情况精确地发生的例子以及事件或情况极近似地发生的例子。如本文中相对于给定值或范围所使用,术语“约”大体上意味着在给定值或范围的±10%、±5%、±1%或±0.5%内。范围可在本文中表示为自一个端点至另一端点或在两个端点之间。除非另外规定,否则本文中所公开的所有范围包括端点。术语“基本上共面”可指沿同一平面定位的在数微米(μm)内的两个表面,例如,沿着同一平面定位的在10μm内、5μm内、1μm内或0.5μm内。当参考“基本上”相同的数值或特性时,术语可指处于所述值的平均值的±10%、±5%、±1%或±0.5%内的值。
如本文中所使用,术语“近似地”、“基本上”、“基本”和“约”用于描述和解释小的变化。当与事件或情况结合使用时,所述术语可指事件或情况精确地发生的例子以及事件或情况极近似地发生的例子。举例来说,当与数值结合使用时,术语可指小于或等于所述数值的±10%的变化范围,例如,小于或等于±5%、小于或等于±4%、小于或等于±3%、小于或等于±2%、小于或等于±1%、小于或等于±0.5%、小于或等于±0.1%,或小于或等于±0.05%。举例来说,如果两个数值之间的差小于或等于所述值的平均值的±10%(例如,小于或等于±5%、小于或等于±4%、小于或等于±3%、小于或等于±2%、小于或等于±1%、小于或等于±0.5%、小于或等于±0.1%,或小于或等于±0.05%),那么可认为所述两个数值“基本上”或“约”相同。举例来说,“基本上”平行可以指相对于0°的小于或等于±10°的角度变化范围,例如,小于或等于±5°、小于或等于±4°、小于或等于±3°、小于或等于±2°、小于或等于±1°、小于或等于±0.5°、小于或等于±0.1°,或小于或等于±0.05°。举例来说,“基本上”垂直可以指相对于90°的小于或等于±10°的角度变化范围,例如,小于或等于±5°、小于或等于±4°、小于或等于±3°、小于或等于±2°、小于或等于±1°、小于或等于±0.5°、小于或等于±0.1°,或小于或等于±0.05°。
举例来说,如果两个表面之间的位移等于或小于5μm、等于或小于2μm、等于或小于1μm或等于或小于0.5μm,那么两个表面可以被认为是共面的或基本上共面的。如果表面相对于平面在表面上的任何两个点之间的位移等于或小于5μm、等于或小于2μm、等于或小于1μm或等于或小于0.5μm,那么可以认为表面是平面的或基本上平面的。
如本文中所使用,除非上下文另外明确规定,否则单数术语“一(a/an)”和“所述”可包含复数指示物。在一些实施例的描述中,提供于另一组件“上”或“上方”的组件可涵盖前一组件直接在后一组件上(例如,与后一组件物理接触)的情况,以及一或多个中间组件位于前一组件与后一组件之间的情况。
如本文中所使用,为易于描述可在本文中使用空间相对术语例如“下面”、“下方”、“下部”、“上方”、“上部”、“下部”、“左侧”、“右侧”等描述如图中所说明的一个组件或特征与另一组件或特征的关系。除图中所描绘的定向之外,空间相对术语意图涵盖在使用或操作中的装置的不同定向。设备可以其它方式定向(旋转90度或处于其它定向),且本文中所使用的空间相对描述词同样可相应地进行解释。应理解,当一组件被称为“连接到”或“耦合到”另一组件时,其可直接连接或耦合到所述另一组件,或可存在中间组件。
前文概述本公开的若干实施例和细节方面的特征。本公开中描述的实施例可容易地用作用于设计或修改其它过程的基础以及用于执行相同或相似目的和/或获得引入本文中的实施例的相同或相似优点的结构。这些等效构造不脱离本公开的精神和范围并且可在不脱离本公开的精神和范围的情况下作出不同变化、替代和改变。

Claims (12)

1.一种集成电路测试方法,其特征在于,包含:
接收第一集成电路封装产品;
获取所述第一集成电路封装产品的影像;
依据所述第一集成电路封装产品的所述影像设定基准位置;
对所述第一集成电路封装产品进行电性测试;
接收第二集成电路封装产品;
获取所述第二集成电路封装产品的影像;
依据所述第二集成电路封装产品的所述影像获取测试位置;
依据所述测试位置以及所述基准位置选择性地旋转所述第二集成电路封装产品;以及
对所述第二集成电路封装产品进行电性测试。
2.如权利要求1所述的方法,其特征在于,对所述第一集成电路封装产品进行所述电性测试包括:
依据所述基准位置和产品测试参考位置选择性地旋转所述第一集成电路封装产品以进行所述电性测试。
3.如权利要求1所述的方法,其特征在于,依据所述第一集成电路的所述影像设定所述基准位置包含:
测量所述第一集成电路的多个管脚以获取所述多个管脚的尺寸。
4.如权利要求3所述的方法,其特征在于,依据所述第一集成电路的所述影像设定所述基准位置还包含:
依据所述多个管脚的所述尺寸设定基准管脚;以及
依据所述基准管脚在所述第一集成电路的所述影像中的位置设定所述基准位置。
5.如权利要求4所述的方法,其特征在于,依据所述多个管脚的所述尺寸设定所述基准管脚包含:
计算所述多个管脚的所述尺寸的平均值;
比较所述多个管脚的所述尺寸与所述平均值以获取多个比较值;以及
将对应到所述多个比较值中绝对值为最大的管脚设定为所述基准管脚。
6.如权利要求5所述的方法,其特征在于,依据所述第一集成电路的所述影像设定所述基准位置还包含:
当所述多个比较值皆小于默认值时,将所述第一集成电路的所述影像中的特征区域设定为所述基准位置。
7.如权利要求6所述的方法,其特征在于,所述特征区域是集成电路封装产品的中间焊垫。
8.如权利要求1所述的方法,其特征在于,依据所述测试位置以及所述基准位置选择性地旋转所述第二集成电路包含:
当所述测试位置与所述基准位置相同时,不旋转所述第二集成电路;以及
当所述测试位置与所述基准位置不同时,旋转所述第二集成电路以使所述测试位置与所述基准位置相同。
9.如权利要求8所述的方法,其特征在于,当所述测试位置与所述基准位置不同时,旋转所述第二集成电路以使所述测试位置与所述基准位置相同包含:
当所述第一集成电路与所述第二集成电路为长方形时,将所述第二集成电路旋转180度;或者
当所述第一集成电路与所述第二集成电路为正方形时,将所述第二集成电路旋转90度、180度或270度。
10.一种计算机可读介质,其上存储有计算机程序,其特征在于,所述计算机程序被处理器执行时实现如权利要求1至8中任一项所述的集成电路测试方法。
11.一种集成电路测试装置,其特征在于,包括:
处理器;以及
存储装置,用于存储程序,当所述程序被所述处理器执行时,使得所述处理器实现如权利要求1至8中任一项所述的集成电路测试方法。
12.一种集成电路测试装置,其特征在于,包括:
方向辨识光检模组,用于执行以下步骤:
接收第一集成电路封装产品;
获取所述第一集成电路封装产品的影像;
依据所述第一集成电路封装产品的所述影像设定基准位置;
对所述第一集成电路封装产品进行电性测试;
接收第二集成电路封装产品;
获取所述第二集成电路封装产品的影像;
依据所述第二集成电路封装产品的所述影像获取测试位置;以及
旋转定位模组,用于执行以下步骤:
依据所述测试位置以及所述基准位置选择性地旋转所述第二集成电路封装产品。
CN202011353625.8A 2020-11-27 2020-11-27 集成电路测试方法、计算机可读介质以及集成电路测试装置 Pending CN112462234A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011353625.8A CN112462234A (zh) 2020-11-27 2020-11-27 集成电路测试方法、计算机可读介质以及集成电路测试装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011353625.8A CN112462234A (zh) 2020-11-27 2020-11-27 集成电路测试方法、计算机可读介质以及集成电路测试装置

Publications (1)

Publication Number Publication Date
CN112462234A true CN112462234A (zh) 2021-03-09

Family

ID=74808797

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011353625.8A Pending CN112462234A (zh) 2020-11-27 2020-11-27 集成电路测试方法、计算机可读介质以及集成电路测试装置

Country Status (1)

Country Link
CN (1) CN112462234A (zh)

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06216214A (ja) * 1993-01-12 1994-08-05 Fujitsu Ltd パッケージ試験方法、パッケージ位置合せ方法、プローブ接触状態判別装置及びロウ付け装置
EP1139090A2 (en) * 2000-03-31 2001-10-04 Agilent Technologies Inc. a Delaware Corporation Leaded integrated circuit inspection system
TW512220B (en) * 2001-01-11 2002-12-01 Shinkawa Kk Image processing method and device
CN2544413Y (zh) * 2002-04-22 2003-04-09 基丞科技股份有限公司 集成电路芯片在剪脚机上的断脚检测装置
CN1965242A (zh) * 2004-06-08 2007-05-16 西门子公司 用于测试集成电路的测试方法和测试装置
KR20100109191A (ko) * 2009-03-31 2010-10-08 주식회사 에스디에이 비전 검사기능이 구비된 프로브카드 검사장치 제어방법
US20140278196A1 (en) * 2013-03-15 2014-09-18 International Business Machines Corporation Efficient method of retesting integrated circuits
CN104601922A (zh) * 2013-11-01 2015-05-06 佳能企业股份有限公司 影像处理方法、电子装置、电子装置可读取的储存媒体与应用于电子装置的程序
CN110991124A (zh) * 2018-09-29 2020-04-10 长鑫存储技术有限公司 集成电路修补方法及装置、存储介质、电子设备
CN211879378U (zh) * 2020-04-15 2020-11-06 苏州日月新半导体有限公司 用于制造半导体产品的载具以及包括该载具的设备

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06216214A (ja) * 1993-01-12 1994-08-05 Fujitsu Ltd パッケージ試験方法、パッケージ位置合せ方法、プローブ接触状態判別装置及びロウ付け装置
EP1139090A2 (en) * 2000-03-31 2001-10-04 Agilent Technologies Inc. a Delaware Corporation Leaded integrated circuit inspection system
TW512220B (en) * 2001-01-11 2002-12-01 Shinkawa Kk Image processing method and device
CN2544413Y (zh) * 2002-04-22 2003-04-09 基丞科技股份有限公司 集成电路芯片在剪脚机上的断脚检测装置
CN1965242A (zh) * 2004-06-08 2007-05-16 西门子公司 用于测试集成电路的测试方法和测试装置
KR20100109191A (ko) * 2009-03-31 2010-10-08 주식회사 에스디에이 비전 검사기능이 구비된 프로브카드 검사장치 제어방법
US20140278196A1 (en) * 2013-03-15 2014-09-18 International Business Machines Corporation Efficient method of retesting integrated circuits
CN104601922A (zh) * 2013-11-01 2015-05-06 佳能企业股份有限公司 影像处理方法、电子装置、电子装置可读取的储存媒体与应用于电子装置的程序
CN110991124A (zh) * 2018-09-29 2020-04-10 长鑫存储技术有限公司 集成电路修补方法及装置、存储介质、电子设备
CN211879378U (zh) * 2020-04-15 2020-11-06 苏州日月新半导体有限公司 用于制造半导体产品的载具以及包括该载具的设备

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
廖学军等: "一种无精确地面控制点的航空影像处理方案", 装备指挥技术学院学报, no. 03, pages 70 - 74 *

Similar Documents

Publication Publication Date Title
US11994555B2 (en) Probe card with angled probe and wafer testing method using the same
US20190113565A1 (en) Apparatus and method for testing an interconnect circuit and method for manufacturing a semiconductor device including the test method
US6577758B1 (en) Image position detection technique in which input parameters can be easily determined
CN114332012A (zh) 缺陷检测方法、装置、设备及计算机可读存储介质
EP1294017A2 (en) Chip manufacturing method for cutting test pads from integrated circuits by sectioning circuit chips from circuit substrate
CN112462234A (zh) 集成电路测试方法、计算机可读介质以及集成电路测试装置
CN112985274B (zh) 邦定焊盘间距离的测量方法、装置及电子设备
US20140244548A1 (en) System, method, and computer program product for classification of silicon wafers using radial support vector machines to process ring oscillator parametric data
CN113379726A (zh) 线路检测方法、装置、设备及计算机可读存储介质
CN116758031A (zh) 金手指缺陷复核方法、装置、设备及存储介质
JP2012190935A (ja) チップ位置特定システム、チップ位置特定装置、チップ位置特定プログラム及びチップ位置特定方法
KR102059139B1 (ko) 비전검사방법
US11127643B1 (en) Test structures for validating package fabrication process
CN111106025B (zh) 边缘缺陷检查方法
US10312196B2 (en) Semiconductor packages including indicators for evaluating a distance and methods of calculating the distance
CN104183511A (zh) 一种确定晶圆测试数据规范的界限的方法及晶粒标记方法
KR101748582B1 (ko) 프로브핀의 직진도 검사 장치 및 방법
CN113421239B (zh) 识别方法、识别装置、半导体处理设备及可读存储介质
TWI749687B (zh) 電壓對比缺陷的分析方法及分析系統
CN114264277B (zh) 用于检测芯片基板平整度异常的方法和装置
CN118073222B (zh) 晶圆测试方法、装置、计算机设备及存储介质
US11176407B1 (en) Object detection in an image based on one or more oriented projection spaces
JP2973982B2 (ja) 電子部品の成形端子の画像検査方法及びチップ型電子部品
CN109243991B (zh) 一种金属电化学反应的测试结构及测试方法、电子装置
KR100441275B1 (ko) 반도체 패키지의 리드 검사방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: 215341 No. 497, Huangpujiang South Road, Qiandeng Town, Kunshan City, Suzhou City, Jiangsu Province

Applicant after: Riyuexin semiconductor (Kunshan) Co.,Ltd.

Address before: No.373, Songnan Road, Qiandeng Town, Kunshan City, Suzhou City, Jiangsu Province

Applicant before: ADVANCED SEMICONDUCTOR ENGINEERING (KUNSHAN) Ltd.

CB02 Change of applicant information