CN109243991B - 一种金属电化学反应的测试结构及测试方法、电子装置 - Google Patents
一种金属电化学反应的测试结构及测试方法、电子装置 Download PDFInfo
- Publication number
- CN109243991B CN109243991B CN201710557457.6A CN201710557457A CN109243991B CN 109243991 B CN109243991 B CN 109243991B CN 201710557457 A CN201710557457 A CN 201710557457A CN 109243991 B CN109243991 B CN 109243991B
- Authority
- CN
- China
- Prior art keywords
- metal layer
- test
- metal
- electrochemical reaction
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Testing Resistance To Weather, Investigating Materials By Mechanical Methods (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
本发明提供了一种金属电化学反应的测试结构及测试方法、电子装置。所述测试结构包括:待测试的第一金属层;若干测试金属层,所述测试金属层与所述第一金属层同层设置,并且所述测试金属层环绕所述第一金属层中易发生金属电化学反应的区域设置;其中,所述测试金属层和所述第一金属层间隔地设置并形成第一电容结构,用于检测所述第一金属层中是否产生电化学反应缺陷。所述测试结构可以方便执行在线(In‑line)WAT测试,及时发现问题,有效防止更多批量产品缺陷。
Description
技术领域
本发明涉及半导体技术领域,具体而言涉及一种金属电化学反应的测试结构及测试方法、电子装置。
背景技术
近年来半导体制程技术突飞猛进,目前产品讲求轻薄短小,IC体积越来越小、功能越来越强、脚数越来越多,为了降低芯片封装所占的面积与改善IC效能,现阶段覆晶(FlipChip)方式封装普遍被应用于绘图芯片、芯片组、存储器及CPU等。上述高阶封装方式单价高昂,如果能在封装前进行芯片测试,发现有不良品存在于晶圆当中,即进行标记,直到后段封装制程前将这些标记的不良品舍弃,可省下不必要的封装成本。
现有技术中针对晶圆测试的方法包括多种,其中最常用的方法为电路探测(circuit probe,CP)方法,所述CP方法是指在封装前对晶圆进行测试,该方法针对整个晶圆进行测试,通过所述测试将坏的晶粒(DIE)挑拣出来,以减少封装和测试成本。
此外现有技术还有一种常用的方法为晶圆可接受测试(wafer acceptance test,WAT),所述WAT方法是针对专门测试图形(test key)进行测试通过电参数来控制各步工艺是否正常和稳定。
目前在后段碱洗工艺中,用于封装的金属焊盘(例如金属铝)遭受电化学(galvanic)反应情况时有发生,电化学(galvanic)反应会严重影响芯片使用寿命。通常的芯片测试方法比如WAT和CP测试不能检测出电化学(galvanic)反应,这样就会导致一旦发生电化学(galvanic)反应,影响晶圆数量变得不可控。
急需发明出一种有效的监控电化学(galvanic)反应的方法或测试结构。
发明内容
在发明内容部分中引入了一系列简化形式的概念,这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征,更不意味着试图确定所要求保护的技术方案的保护范围。
针对现有技术的不足,本发明提供了一种金属电化学反应的测试结构,所述测试结构包括:
待测试的第一金属层;
若干测试金属层,所述测试金属层与所述第一金属层同层设置,并且所述测试金属层环绕所述第一金属层中易发生金属电化学反应的区域设置;
其中,所述测试金属层和所述第一金属层间隔地设置并形成第一电容结构,用于检测所述第一金属层中是否产生电化学反应缺陷。
可选地,所述测试金属层中与所述第一金属层相对的面为方形,所述方形的任一边的长度为所述电化学反应缺陷中最长尺寸的1-3倍。
可选地,所述方形的任一边长小于1.5μm。
可选地,所述第一金属层为长方体结构,所述第一金属层与所述测试金属层相对的面的长度为40μm-70μm,宽度为20μm-30μm。
可选地,所述第一金属层与所述测试金属层之间的距离为0.5μm-1.5μm。
可选地,所述测试结构还包括:
第二金属层,所述第二金属层与所述第一金属层同层设置,并且设置于所述第一金属层中对电化学反应呈惰性的区域,所述第二金属层和所述第一金属层间隔地设置并形成第二电容结构。
可选地,所述第二金属层为长方体结构,所述第二金属层与所述第一金属层相对的面的长度为15μm-25μm,宽度为0.5μm-3μm。
可选地,所述第一金属层和所述第二金属层之间的距离为0.5μm-1.5μm。
可选地,所述测试结构还包括:
若干焊盘,所述焊盘分别电连接所述第一金属层、所述第二金属层和若干所述测试金属层。
可选地,所述测试结构还包括:
基底,所述第一金属层、所述第二金属层和若干所述测试金属层形成在所述基底上;
若干接触结构,分别电连接设置于所述基底与所述第一金属层之间、所述基底与所述第二金属层之间以及所述基底与若干所述测试金属层之间。
可选地,所述第一金属层和所述第二金属层之间设置有空腔或者介电层;
所述第一金属层和所述测试金属层之间设置有空腔或者介电层。
可选地,所述第一金属层包括铜、铝以及铜铝合金中的一种。
本发明还提供了一种利用上述的测试结构进行金属电化学反应测试的方法,其特征在于,所述方法包括:
测量若干所述第一电容结构的电容值;
比较所述第一电容结构的电容值,若其中一个所述电容值在设定目标值范围之内,则所述第一金属层没有发生金属电化学反应。
可选地,所述设定目标值范围为设定目标值±3σ。
本发明还提供了一种利用上述的测试结构进行金属电化学反应测试的方法,其特征在于,所述方法包括:
测量若干所述第一电容结构的电容值;
测量所述第二电容结构的电容值;
分别计算所述第二电容结构的电容值与若干所述第一电容结构的电容值的比值;
分析所述比值,若所述比值为在设定目标值范围之内,则所述第一金属层没有发生金属电化学反应。
可选地,所述设定目标值范围为设定目标值±3σ。
本发明还提供了一种电子装置,所述电子装置包括上述的测试结构。
综上所述,本发明所述测试结构包括待测试的第一金属层和若干测试金属层,其中所述测试金属层与所述第一金属层同层设置,并且所述测试金属层环绕所述第一金属层中易发生金属电化学反应的区域设置;其中,所述测试金属层和所述第一金属层间隔地设置并形成第一电容结构,用于检测所述第一金属层中是否产生电化学反应缺陷。所述测试结构可以方便执行在线(In-line)WAT测试,及时发现问题,有效防止更多批量产品缺陷。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述,用来解释本发明的原理。
附图中:
图1A示出了本发明一实施例基于所述测试结构的测试方法的流程图;
图1B示出了本发明另一实施例基于所述测试结构的测试方法的流程图;
图2A示出了本发明一实施例所述测试结构的俯视图;
图2B示出附图2A中圆圈部分的放大的剖视图;
图3示出了本发明另一实施例所述测试结构的俯视图;
图4A-4B示出了本发明一实施例所述测试结构的版图结构示意图;
图5示出了根据本发明一实施方式的电子装置的示意图。
具体实施方式
在下文的描述中,给出了大量具体的细节以便提供对本发明更为彻底的理解。然而,对于本领域技术人员而言显而易见的是,本发明可以无需一个或多个这些细节而得以实施。在其他的例子中,为了避免与本发明发生混淆,对于本领域公知的一些技术特征未进行描述。
应当理解的是,本发明能够以不同形式实施,而不应当解释为局限于这里提出的实施例。相反地,提供这些实施例将使公开彻底和完全,并且将本发明的范围完全地传递给本领域技术人员。在附图中,为了清楚,层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应当明白,当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时,其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层,或者可以存在居间的元件或层。相反,当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时,则不存在居间的元件或层。应当明白,尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分,这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此,在不脱离本发明教导之下,下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等,在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白,除了图中所示的取向以外,空间关系术语意图还包括使用和操作中的器件的不同取向。例如,如果附图中的器件翻转,然后,描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此,示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时,单数形式的“一”、“一个”和“所述/该”也意图包括复数形式,除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”,当在该说明书中使用时,确定所述特征、整数、步骤、操作、元件和/或部件的存在,但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时,术语“和/或”包括相关所列项目的任何及所有组合。
这里参考作为本发明的理想实施例(和中间结构)的示意图的横截面图来描述发明的实施例。这样,可以预期由于例如制造技术和/或容差导致的从所示形状的变化。因此,本发明的实施例不应当局限于在此所示的区的特定形状,而是包括由于例如制造导致的形状偏差。例如,显示为矩形的注入区在其边缘通常具有圆的或弯曲特征和/或注入浓度梯度,而不是从注入区到非注入区的二元改变。同样,通过注入形成的埋藏区可导致该埋藏区和注入进行时所经过的表面之间的区中的一些注入。因此,图中显示的区实质上是示意性的,它们的形状并不意图显示器件的区的实际形状且并不意图限定本发明的范围。
为了彻底理解本发明,将在下列的描述中提出详细的结构,以便阐释本发明提出的技术方案。本发明的较佳实施例详细描述如下,然而除了这些详细描述外,本发明还可以具有其他实施方式。
目前在后段碱洗工艺中,金属铝电化学(galvanic)反应情况时有发生,电化学(galvanic)反应会严重影响芯片使用寿命。另外,金属铝电化学反应(Galvanic)发生在金属侧壁,难以被SEM检测到。而常规的WAT测试结构只能测试大块或长条金属的性能,对于电化学反应引起的小块缺陷不敏感。因为常规WAT测金属的结构中每条金属线总长为70μm,电化学反应缺陷(galvanic defect)的大小为0.5μm,几乎是可以被忽略的,所以常规WAT测试结构不能测出电化学反应缺陷(galvanic defect)。
目前检测金属galvanic的唯一方法是可靠性测试(reliability test,RE),但RE测试耗时过长,而且对测试结构具有不可逆的破坏性,因此也是不可取的。
为了解决上述问题,本发明提供了一种金属电化学反应的测试结构,
本发明采取一种全新的WAT测试结构,运用数学微积分原理将不易监测电化学(galvanic)反应的大块金属换成小块金属去监测。巧妙控制小块金属到大块金属的距离,通过计算电容比值,来判断金属是否发生了电化学(galvanic)反应。
所述测试结构包括:
待测试的第一金属层;
若干测试金属层,所述测试金属层与所述第一金属层同层设置,并且所述测试金属层环绕所述第一金属层中易发生金属电化学反应的区域设置;
其中,所述测试金属层和所述第一金属层间隔地设置并形成第一电容结构,用于检测所述第一金属层中是否产生电化学反应缺陷。
其中,为了更好、更准确的检测所述第一金属层是否发生金属电化学反应,所述测试金属层中与所述第一金属层相对的面为方形,所述方形的任一边的长度为所述电化学反应缺陷中最长尺寸的1-3倍,所述电化学反应缺陷(galvanic defect)与所述测试金属层的尺寸相当。如果发生电化学(galvanic)反应,必然会严重影响两个电极的正对面积(S)和两极板间的距离(d),进而影响最终电容值,从而使得所述检测结果更加准确、更加灵敏。
可选地,所述第一金属层为长方体结构,所述第一金属层与所述测试金属层相对的面的长度为40μm-70μm,宽度为20μm-30μm。
所述测试金属层中与所述第一金属层相对的面为方形,所述方形的任一边的长度小于1.5μm。
具体地,在一实施例中所述电化学反应缺陷(galvanic defect)尺寸约为0.5um,该发明中测试金属层的边长为1um,这两者尺寸相当。通过将测试金属层设置为小块金属结构的设计,有效放大了电化学(galvanic)反应位置对应电容所占的比例,从而能够在WAT测试中进行有效地监测。电化学反应缺陷(galvanic defect)对应位置的电容将会发生较大的变化。
本发明巧妙运用微积分原理,用若干小块金属来监控大块金属,把电化学反应缺陷(galvanic defect)放大,利于监控。
进一步,所述第一金属层与所述测试金属层之间的距离为0.5μm-1.5μm。
可选地,作为一种替代实施方式,所述测试结构还包括:
第二金属层,所述第二金属层与所述第一金属层同层设置,并且设置于所述第一金属层中对电化学反应呈惰性的区域,所述第二金属层和所述第一金属层间隔地设置并形成第二电容结构。
可选地,所述第二金属层为长方体结构,所述第二金属层与所述第一金属层相对的面的长度为15μm-25μm,宽度为0.5μm-3μm。
进一步,所述第一金属层和所述第二金属层之间的距离为0.5μm-1.5μm。
综上所述,本发明所述测试结构包括待测试的第一金属层和若干测试金属层,其中所述测试金属层与所述第一金属层同层设置,并且所述测试金属层环绕所述第一金属层中易发生金属电化学反应的区域设置;其中,所述测试金属层和所述第一金属层间隔地设置并形成第一电容结构,用于检测所述第一金属层中是否产生电化学反应缺陷。所述测试结构可以方便执行在线(In-line)WAT测试,及时发现问题,有效防止更多批量产品缺陷。
实施例一
下面参考附图对本发明的测试结构的构成做详细描述,图2A示出了本发明一实施例所述测试结构的俯视图;图2B示出附图2A中圆圈部分的放大的剖视图;图4A-4B示出了本发明一实施例所述测试结构的版图结构示意图。
下面结合附图对所述测试结构作进一步的说明。
如图2A和2B所示,本发明所述金属电化学反应的测试结构包括:
待测试的第一金属层202;
若干测试金属层204,所述测试金属层与所述第一金属层同层设置,并且所述测试金属层环绕所述第一金属层中易发生金属电化学反应的区域设置;
其中,所述测试金属层和所述第一金属层间隔地设置并形成第一电容结构,用于检测所述第一金属层中是否产生电化学反应缺陷。
可选地,所述第一金属层为长方体结构,所述测试金属层中与所述第一金属层相对的面为方形。
本发明运用数学微积分原理将不易监测电化学(galvanic)反应的大块金属换成小块金属(测试金属层)去监测。通过比较所述第一金属层和所述测试金属层之间的电容值来判断金属是否发生了电化学(galvanic)反应。因此利用所述测试金属层和所述第一金属层之间的第一电容结构的电容值来监控大块的第一金属层,把电化学缺陷(galvanicdefect)放大,利于监控。
其中,为了更好、更准确的检测所述第一金属层是否发生金属电化学反应,所述测试金属层中与所述第一金属层相对的面为方形,所述方形的任一边的长度为所述电化学反应缺陷中最长尺寸的1-3倍,所述电化学反应缺陷(galvanic defect)与所述测试金属层的尺寸相当。如果发生电化学反应,必然会严重影响两个电极的正对面积(S)和两极板间的距离(d),进而影响最终电容值,从而使得所述检测结果更加准确、更加灵敏。
可选地,所述第一金属层为长方体结构,所述第一金属层与所述测试金属层相对的面的长度为40μm-70μm,宽度为20μm-30μm。
所述测试金属层中与所述第一金属层相对的面为方形,所述方形的任一边的长度小于1.5μm。
在实际测量过程中首先测量若干所述第一电容结构的电容值;然后比较所述第一电容结构的电容值,若其中一个所述电容值在设定目标值范围之内,则所述第一金属层没有发生金属电化学反应。
具体地,在一实施例中所述电化学反应缺陷(galvanic defect)尺寸约为0.5um,该发明中测试金属层的边长为1um,这两者尺寸相当。通过将测试金属层设置为小块金属结构的设计,有效放大了电化学反应位置对应电容所占的比例,从而能够在WAT测试中进行有效地监测。电化学反应缺陷(galvanic defect)对应位置的电容将会发生较大的变化。
本发明巧妙运用微积分原理,用若干小块金属来监控大块金属,把电化学反应缺陷(galvanic defect)放大,利于监控。
其中,若干所述测试金属层到所述第一金属层的距离均相等。
在本发明的一个实施例中,例如,若干所述测试金属层到所述第一金属层的距离1μm。
所述第一金属层和所述测试金属层之间的所述第一电容结构是指所述第一金属层的侧壁与所述测试金属层的侧壁之间形成的电容器。
其中,所述第一金属层和所述测试金属层均具有一定的厚度,以便在侧壁之间形成电容器。所述第一金属层和所述测试金属层的厚度并不局限于某一数值范围,可以根据实际需要进行设置。
进一步,所述测试金属层设置于电化学反应缺陷(galvanic defect)最容易发生的位置,如图4A和4B所示,在本发明的一实施例中所述测试金属层设置于所述第一金属层的尾端位置,例如所述第一金属层的左下边,并且围绕所述第一金属层的左下边设置,当然所述测试金属层的位置并不局限于该示例,可以根据需要设置在可能发生电化学反应缺陷(galvanic defect)的位置,在此不再一一列举。
可选地,所述第一金属层和所述测试金属层可以是所有的层间金属层。
所述第一金属层和所述测试金属层之间还可以形成有空腔或者介电层,以作为所述第二电容结构中的电介质。
其中,所述介电层可以为氧化物,例如二氧化硅,正硅酸乙酯等,并不局限与某一种。
其中,所述测试结构还包括:
若干焊盘,所述焊盘分别电连接所述第一金属层和若干所述测试金属层,以用于测试时实现电连接,来测试所述第一电容结构的电容值。
此外,所述测试结构还包括:测试焊盘201,用于连接其他测试结构。
进一步,所述测试结构还包括:
基底,所述第一金属层和若干所述测试金属层形成所述基底上;
若干接触结构205,分别电连接设置于所述基底与所述第一金属层之间以及所述基底与若干所述测试金属层之间。
其中,所述基底可以为以下所提到的材料中的至少一种:硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)以及绝缘体上锗化硅(SiGeOI)等。
所述基底中形成有有源区207,所述第一金属层和若干所述测试金属层形成于所述有源区207上。
综上所述,本发明所述测试结构通过运用数学微积分原理将不易监测大块金属换成小块金属去监测。即在所述第一金属层和所述测试金属层之间形成第一电容结构,如果发生电化学反应,必然会严重影响第一金属层和测试金属层的正对面积(S)和两极板间的距离(d),进而影响第一电容结构的最终电容值。该发明巧妙运用微积分原理,用若干小块金属来监控大块金属,把电化学反应缺陷放大,利于监控。该发明可以方便执行在线(In-line)WAT测试,及时发现问题,有效防止更多批量产品缺陷。
实施例二
下面参考附图对本发明的测试结构的构成做详细描述,图3示出了本发明一实施例所述测试结构的俯视图;图4A-4B示出了本发明一实施例所述测试结构的版图结构示意图。
下面结合附图对所述测试结构作进一步的说明。
如图3所示,本发明所述金属电化学反应的测试结构包括:
待测试的第一金属层202;
若干测试金属层204,所述测试金属层与所述第一金属层同层设置,并且所述测试金属层环绕所述第一金属层中易发生金属电化学反应的区域设置;其中,所述测试金属层和所述第一金属层间隔地设置并形成第一电容结构;
第二金属层203,所述第二金属层与所述第一金属层同层设置,并且设置于所述第一金属层中对电化学反应呈惰性的区域,所述第二金属层和所述第一金属层间隔地设置并形成第二电容结构。
可选地,所述第一金属层为长方体结构,所述测试金属层中与所述第一金属层相对的面为方形。
所述测试金属层中与所述第一金属层相对的面为方形,所述方形的任一边的长度为所述电化学反应缺陷中最长尺寸的1-3倍,所述电化学反应缺陷(galvanic defect)与所述测试金属层的尺寸相当。
可选地,所述第一金属层为长方体结构,所述第一金属层与所述测试金属层相对的面的长度为40μm-70μm,宽度为20μm-30μm。
所述测试金属层中与所述第一金属层相对的面为方形,所述方形的任一边的长度小于1.5μm。
具体地,在一实施例中所述电化学反应缺陷(galvanic defect)尺寸约为0.5um,该发明中测试金属层的边长为1um,这两者尺寸相当。通过将测试金属层设置为小块金属结构的设计,有效放大了电化学反应位置对应电容所占的比例,从而能够在WAT测试中进行有效地监测。电化学反应缺陷(galvanic defect)对应位置的电容将会发生较大的变化。
可选地,所述第二金属层为长方体结构,所述第二金属层与所述第一金属层相对的面的长度为15μm-25μm,宽度为0.5μm-3μm。
进一步,所述第一金属层和所述第二金属层之间的距离为0.5μm-1.5μm;
其中,若干所述测试金属层到所述第一金属层的距离均相等。
可选地,若干所述测试金属层到所述第一金属层的距离等于所述第二金属层到所述第一金属层的距离。
当然,所述测试金属层到所述第一金属层的距离可以不等于所述第二金属层到所述第一金属层的距离。所述第二金属层到所述第一金属层的距离可以根据实际需要进行调整,并不局限于某一数值范围。
在本发明的一个实施例中,例如,若干所述测试金属层到所述第一金属层的距离等于所述第二金属层到所述第一金属层的距离,均为1μm。
此外,所述第一金属层和所述第二金属层之间的所述第二电容结构是指所述第一金属层的侧壁与所述第二金属层的侧壁之间形成的电容器。
同样的,所述第一金属层和所述测试金属层之间的所述第一电容结构是指所述第一金属层的侧壁与所述测试金属层的侧壁之间形成的电容器。
其中,所述第一金属层、所述第二金属层和所述测试金属层均具有一定的厚度,以便在侧壁之间形成电容器。所述第一金属层、所述第二金属层和所述测试金属层均具有一定的厚度并不局限于某一数值范围,可以根据实际需要进行设置。
此外,所述第一金属层沿长度延伸的方向与所述第二金属层沿长度延伸的方向平行。
进一步,所述测试金属层设置于电化学反应缺陷(galvanic defect)最容易发生的位置,如图3、图4A和4B所示,在本发明的一实施例中所述测试金属层设置于所述第一金属层的尾端位置,例如所述第一金属层的左下边,并且围绕所述第一金属层的左下边设置,当然所述测试金属层的位置并不局限于该示例,可以根据需要设置在可能发生电化学反应缺陷(galvanic defect)的位置,在此不再一一列举。
所述第二金属层则设置不会发生电化学反应缺陷的区域,例如所述第一金属层的右下边,但不局限于所述位置。
可选地,所述第一金属层、所述第二金属层和所述测试金属层可以是所有的层间金属层。
其中,所述第一金属层和所述第二金属层之间还可以形成有空腔或者介电层,以作为所述第一电容结构中的电介质。
同样的,所述第一金属层和所述测试金属层之间还可以形成有空腔或者介电层,以作为所述第二电容结构中的电介质。
其中,所述介电层可以为氧化物,例如二氧化硅,正硅酸乙酯等,并不局限与某一种。
在实际测量中先测量若干所述第一电容结构的电容值;然后测量所述第二电容结构的电容值;分别计算所述第二电容结构的电容值与若干所述第一电容结构的电容值的比值;分析所述比值,若所述比值为在设定目标值范围之内,则所述第一金属层没有发生金属电化学反应。
其中,所述测试结构还包括:
若干焊盘,所述焊盘分别电连接所述第一金属层、所述第二金属层和若干所述测试金属层,以用于测试时实现电连接,来测试所述第一电容结构和所述第二电容结构的电容值。
此外,所述测试结构还包括:测试焊盘201,用于连接其他测试结构。
进一步,所述测试结构还包括:
基底,所述第一金属层、所述第二金属层和若干所述测试金属层形成所述基底上;
若干接触结构205,分别电连接设置于所述基底与所述第一金属层之间、所述基底与所述第二金属层之间以及所述基底与若干所述测试金属层之间。
其中,所述基底可以为以下所提到的材料中的至少一种:硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)以及绝缘体上锗化硅(SiGeOI)等。
所述基底中形成有有源区207,所述第一金属层、所述第二金属层和若干所述测试金属层形成于所述有源区207上。
综上所述,本发明所述测试结构通过运用数学微积分原理将不易监测大块金属换成小块金属去监测。该发明巧妙运用微积分原理,用若干小块金属来监控大块金属,把电化学反应缺陷放大,利于监控。该发明可以方便执行在线(In-line)WAT测试,及时发现问题,有效防止更多批量产品缺陷。
实施例三
本发明还提供了一种基于实施例一所述的测试结构的测试方法,其特征在于,如图1A所示,所述方法包括:
步骤S1:测量若干所述第一电容结构的电容值;
步骤S2:比较所述第一电容结构的电容值,若其中一个所述电容值在设定目标值范围之内,则所述第一金属层没有发生金属电化学反应。
其中,所述设定目标值范围为设定目标值±3σ。若其中一个所述电容值在所述设定目标值±3σ范围之内,则所述第一金属层没有发生金属电化学反应。
其中,所述3σ是先假设一组检测数据只含有随机误差,对其进行计算处理得到标准偏差,按一定概率确定一个区间,认为凡超过这个区间的误差,就不属于随机误差而是粗大误差,含有该误差的数据应予以剔除。在正态分布中σ代表标准差,设定目标值为均值。具体地,在本申请中测量得到的电容值在设定目标值±3σ范围之内则在可以接受的误差范围之内,即认为没有发生电化学缺陷。
实施例四
本发明还提供了一种基于实施例二所述的测试结构的测试方法,其特征在于,如图1B所示,所述方法包括:
所述方法包括:
测量若干所述第一电容结构的电容值;
测量所述第二电容结构的电容值;
分别计算所述第二电容结构的电容值与若干所述第一电容结构的电容值的比值;
分析所述比值,若所述比值为在设定目标值范围之内,则所述第一金属层没有发生金属电化学反应。
其中,电容计算公式C=εs/4πkd,可以根据该公式计算所述第一金属层和所述第二金属层之间的所述第一电容结构的电容C’,同理,在计算所述第一金属层和所述测试金属层之间的所述第一电容结构的电容C1,然后计算两者的比值C=C1/C’。分别将若干个所述测试金属层和所述第一金属层之间的所述第一电容结构的电容C1、C2……至Cn带入计算所述比值C,如果所述比值很接近某一固定值,则所述第一金属层很好;如果某个值明显偏离固定值,则说明有金属电化学缺陷出现。
具体地,所述设定目标值范围为设定目标值±3σ。若所述比值在所述设定目标值±3σ范围之内,则所述第一金属层没有发生金属电化学反应。
其中,所述3σ是先假设一组检测数据只含有随机误差,对其进行计算处理得到标准偏差,按一定概率确定一个区间,认为凡超过这个区间的误差,就不属于随机误差而是粗大误差,含有该误差的数据应予以剔除。在正态分布中σ代表标准差,设定目标值为均值。具体地,在本申请中测量得到的电容值在设定目标值±3σ范围之内则在可以接受的误差范围之内,即认为没有发生电化学缺陷。
实施例五
本发明的另一个实施例提供一种电子装置,其包括实施例一或实施例二所述的测试结构。
该电子装置,可以是手机、平板电脑、笔记本电脑、上网本、游戏机、电视机、VCD、DVD、导航仪、照相机、摄像机、录音笔、MP3、MP4、PSP等任何电子产品或设备,也可以是具有上述测试结构的中间产品,例如:具有该集成电路的手机主板等。
其中,图5示出移动电话手机的示例。移动电话手机300被设置有包括在外壳301中的显示部分302、操作按钮303、外部连接端口304、扬声器305、话筒306等。
其中所述移动电话手机包括前述的测试结构,所述测试结构包括:待测试的第一金属层;若干测试金属层,所述测试金属层与所述第一金属层同层设置,并且所述测试金属层环绕所述第一金属层中易发生金属电化学反应的区域设置;其中,所述测试金属层和所述第一金属层间隔地设置并形成第一电容结构,用于检测所述第一金属层中是否产生电化学反应缺陷。
所述电子装置中的所述测试结构巧妙运用微积分原理,用若干小块金属来监控大块金属,把电化学(galvanic)反应缺陷放大,利于监控。该发明可以方便执行在线(In-line)WAT测试,及时发现问题,有效防止更多批量产品缺陷。
本发明已经通过上述实施例进行了说明,但应当理解的是,上述实施例只是用于举例和说明的目的,而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是,本发明并不局限于上述实施例,根据本发明的教导还可以做出更多种的变型和修改,这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。
Claims (16)
1.一种金属电化学反应的测试结构,其特征在于,所述测试结构包括:
待测试的第一金属层;
若干测试金属层,所述测试金属层与所述第一金属层同层设置,并且所述测试金属层环绕所述第一金属层中易发生金属电化学反应的区域设置;
其中,所述测试金属层和所述第一金属层间隔地设置并形成第一电容结构,用于检测所述第一金属层中是否产生电化学反应缺陷;
所述测试金属层中与所述第一金属层相对的面为方形,所述方形的任一边的长度为所述电化学反应缺陷中最长尺寸的1-3倍。
2.根据权利要求1所述的测试结构,其特征在于,所述方形的任一边长小于1.5μm。
3.根据权利要求1所述的测试结构,其特征在于,所述第一金属层为长方体结构,所述第一金属层与所述测试金属层相对的面的长度为40μm-70μm,宽度为20μm-30μm。
4.根据权利要求1所述的测试结构,其特征在于,所述第一金属层与所述测试金属层之间的距离为0.5μm-1.5μm。
5.根据权利要求1所述的测试结构,其特征在于,所述测试结构还包括:
第二金属层,所述第二金属层与所述第一金属层同层设置,并且设置于所述第一金属层中对电化学反应呈惰性的区域,所述第二金属层和所述第一金属层间隔地设置并形成第二电容结构。
6.根据权利要求5所述的测试结构,其特征在于,所述第二金属层为长方体结构,所述第二金属层与所述第一金属层相对的面的长度为15μm-25μm,宽度为0.5μm-3μm。
7.根据权利要求5所述的测试结构,其特征在于,所述第一金属层和所述第二金属层之间的距离为0.5μm-1.5μm。
8.根据权利要求5所述的测试结构,其特征在于,所述测试结构还包括:
若干焊盘,所述焊盘分别电连接所述第一金属层、所述第二金属层和若干所述测试金属层。
9.根据权利要求5所述的测试结构,其特征在于,所述测试结构还包括:
基底,所述第一金属层、所述第二金属层和若干所述测试金属层形成在所述基底上;
若干接触结构,分别电连接设置于所述基底与所述第一金属层之间、所述基底与所述第二金属层之间以及所述基底与若干所述测试金属层之间。
10.根据权利要求5所述的测试结构,其特征在于,所述第一金属层和所述第二金属层之间设置有空腔或者介电层;
所述第一金属层和所述测试金属层之间设置有空腔或者介电层。
11.根据权利要求1所述的测试结构,其特征在于,所述第一金属层包括铜、铝以及铜铝合金中的一种。
12.一种利用权利要求1至11之一所述的测试结构进行金属电化学反应测试的方法,其特征在于,所述方法包括:
测量若干所述第一电容结构的电容值;
比较所述第一电容结构的电容值,若其中一个所述电容值在设定目标值范围之内,则所述第一金属层没有发生金属电化学反应。
13.根据权利要求12所述的方法,其特征在于,所述设定目标值范围为设定目标值±3σ。
14.一种利用权利要求5至10之一所述的测试结构进行金属电化学反应测试的方法,其特征在于,所述方法包括:
测量若干所述第一电容结构的电容值;
测量所述第二电容结构的电容值;
分别计算所述第二电容结构的电容值与若干所述第一电容结构的电容值的比值;
分析所述比值,若所述比值为在设定目标值范围之内,则所述第一金属层没有发生金属电化学反应。
15.根据权利要求14所述的方法,其特征在于,所述设定目标值范围为设定目标值±3σ。
16.一种电子装置,其特征在于,所述电子装置包括权利要求1至11之一所述的测试结构。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710557457.6A CN109243991B (zh) | 2017-07-10 | 2017-07-10 | 一种金属电化学反应的测试结构及测试方法、电子装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710557457.6A CN109243991B (zh) | 2017-07-10 | 2017-07-10 | 一种金属电化学反应的测试结构及测试方法、电子装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN109243991A CN109243991A (zh) | 2019-01-18 |
CN109243991B true CN109243991B (zh) | 2020-12-15 |
Family
ID=65083571
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201710557457.6A Active CN109243991B (zh) | 2017-07-10 | 2017-07-10 | 一种金属电化学反应的测试结构及测试方法、电子装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN109243991B (zh) |
Citations (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6426531B1 (en) * | 1999-05-26 | 2002-07-30 | Rohm Co., Ltd. | Semiconductor integrated circuit device and a method of assembly thereof |
US20060121650A1 (en) * | 2001-08-30 | 2006-06-08 | Rich Fogal | Method and apparatus for circuit completion through the use of ball bonds or other connections during the formation of a semiconductor device |
CN1883049A (zh) * | 2003-09-29 | 2006-12-20 | 洛克威尔科学许可有限公司 | 用于确定与半导体工艺步骤有关的蚀刻偏置的测试装置和方法 |
US20130169308A1 (en) * | 2012-01-04 | 2013-07-04 | International Business Machines Corporation | Lcr test circuit structure for detecting metal gate defect conditions |
JP2013235908A (ja) * | 2012-05-08 | 2013-11-21 | Ps4 Luxco S A R L | 半導体記憶装置の製造方法 |
CN103871922A (zh) * | 2014-02-21 | 2014-06-18 | 上海华力微电子有限公司 | 采用电压衬度测试结构检测多晶硅栅极刻蚀缺陷的方法 |
CN104076079A (zh) * | 2013-03-26 | 2014-10-01 | 中国兵器工业第五九研究所 | 一种多层涂层体系临界腐蚀损伤的快速评价方法 |
CN104319315A (zh) * | 2014-11-13 | 2015-01-28 | 苏州润阳光伏科技有限公司 | 在线监控硅片制绒减薄量的装置 |
US20150041809A1 (en) * | 2012-11-28 | 2015-02-12 | International Business Machines Corporation | Voltage contrast inspection of deep trench isolation |
US20150348978A1 (en) * | 2014-05-28 | 2015-12-03 | SK Hynix Inc. | Semiconductor device including a reservoir capacitor |
CN105513989A (zh) * | 2015-11-30 | 2016-04-20 | 无锡中感微电子股份有限公司 | 芯片制造方法 |
US20170125550A1 (en) * | 2015-10-28 | 2017-05-04 | International Business Machines Corporation | Semiconductor testing devices |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0230156A (ja) * | 1988-07-19 | 1990-01-31 | Nec Corp | 半導体装置 |
TWI430125B (zh) * | 2011-01-31 | 2014-03-11 | Univ Nat Chiao Tung | 半導體元件之參數萃取方法 |
-
2017
- 2017-07-10 CN CN201710557457.6A patent/CN109243991B/zh active Active
Patent Citations (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6426531B1 (en) * | 1999-05-26 | 2002-07-30 | Rohm Co., Ltd. | Semiconductor integrated circuit device and a method of assembly thereof |
US20060121650A1 (en) * | 2001-08-30 | 2006-06-08 | Rich Fogal | Method and apparatus for circuit completion through the use of ball bonds or other connections during the formation of a semiconductor device |
CN1883049A (zh) * | 2003-09-29 | 2006-12-20 | 洛克威尔科学许可有限公司 | 用于确定与半导体工艺步骤有关的蚀刻偏置的测试装置和方法 |
US20130169308A1 (en) * | 2012-01-04 | 2013-07-04 | International Business Machines Corporation | Lcr test circuit structure for detecting metal gate defect conditions |
JP2013235908A (ja) * | 2012-05-08 | 2013-11-21 | Ps4 Luxco S A R L | 半導体記憶装置の製造方法 |
US20150041809A1 (en) * | 2012-11-28 | 2015-02-12 | International Business Machines Corporation | Voltage contrast inspection of deep trench isolation |
CN104076079A (zh) * | 2013-03-26 | 2014-10-01 | 中国兵器工业第五九研究所 | 一种多层涂层体系临界腐蚀损伤的快速评价方法 |
CN103871922A (zh) * | 2014-02-21 | 2014-06-18 | 上海华力微电子有限公司 | 采用电压衬度测试结构检测多晶硅栅极刻蚀缺陷的方法 |
US20150348978A1 (en) * | 2014-05-28 | 2015-12-03 | SK Hynix Inc. | Semiconductor device including a reservoir capacitor |
CN104319315A (zh) * | 2014-11-13 | 2015-01-28 | 苏州润阳光伏科技有限公司 | 在线监控硅片制绒减薄量的装置 |
US20170125550A1 (en) * | 2015-10-28 | 2017-05-04 | International Business Machines Corporation | Semiconductor testing devices |
CN105513989A (zh) * | 2015-11-30 | 2016-04-20 | 无锡中感微电子股份有限公司 | 芯片制造方法 |
Also Published As
Publication number | Publication date |
---|---|
CN109243991A (zh) | 2019-01-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20140208279A1 (en) | System and method of testing through-silicon vias of a semiconductor die | |
CN109920742B (zh) | 一种半导体器件失效检测方法 | |
JP3466518B2 (ja) | 電荷測定装置 | |
US20190113565A1 (en) | Apparatus and method for testing an interconnect circuit and method for manufacturing a semiconductor device including the test method | |
US9059052B2 (en) | Alternating open-ended via chains for testing via formation and dielectric integrity | |
US8593167B2 (en) | Semiconductor device test method and apparatus, and semiconductor device | |
CN113936730A (zh) | 半导体芯片的测试方法、测试系统及测试设备 | |
TWI383159B (zh) | 電性連接瑕疵偵測裝置 | |
CN109243991B (zh) | 一种金属电化学反应的测试结构及测试方法、电子装置 | |
US20220003815A1 (en) | Probe structure for micro device inspection | |
CN109192675B (zh) | 封装体检测方法 | |
US7880856B2 (en) | Display panel and short circuit detection device thereof | |
US9435846B2 (en) | Testing of thru-silicon vias | |
JP2000106257A (ja) | 半導体素子検査用ソケット、半導体装置、半導体装置の製造方法及び半導体装置の検査方法 | |
TWI455222B (zh) | 半導體元件堆疊結構測試方法 | |
CN115079075A (zh) | 用于检验wat测试机台的测试结构及方法、测试系统 | |
JP3828299B2 (ja) | ウェーハテストシステムでのz軸の高さ設定装置及び方法 | |
CN109192677B (zh) | 封装体检测装置 | |
TWM547673U (zh) | 晶圓測試針座結構改良 | |
CN113030675A (zh) | 一种基于临近颗粒法的无背金mosfet晶圆测试方法 | |
US20230120305A1 (en) | Testing a semiconductor die using temporary test pads applied to conductive pads of the semiconductor die | |
TW201443454A (zh) | 晶片測試機 | |
JP2013161553A (ja) | 導電性シートおよび基板検査装置 | |
US20230008748A1 (en) | Electrical test structure, semiconductor structure and electrical test method | |
US10755405B2 (en) | Method and system for diagnosing a semiconductor wafer |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |