CN105513989A - 芯片制造方法 - Google Patents
芯片制造方法 Download PDFInfo
- Publication number
- CN105513989A CN105513989A CN201510859735.4A CN201510859735A CN105513989A CN 105513989 A CN105513989 A CN 105513989A CN 201510859735 A CN201510859735 A CN 201510859735A CN 105513989 A CN105513989 A CN 105513989A
- Authority
- CN
- China
- Prior art keywords
- unit
- test component
- metal level
- pattern
- target devices
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
- H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Automation & Control Theory (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
本发明公开一种芯片制造方法，其包括：在晶圆上制造形成多个器件，器件中包括有测试器件和与测试器件对应的目标器件。在该测试器件属于典型工艺角时，采用具有第一图样的第一光刻板形成器件上方的金属层，使与测试器件对应的目标器件的特性参数值不变化；在该测试器件属于快工艺角时，采用具有第二图样的第二光刻板形成器件上方的金属层，使与测试器件对应的目标器件的特性参数值增加；在该测试器件属于慢工艺角时，采用具有第三图样的第三光刻板形成器件上方的金属层，使与测试器件对应的目标器件的物理特性参数值减少。与现有技术相比，本发明可以在制造过程中对所述器件的物理特性参数值进行调整，从而获得更高精度的物理特性参数。
Description
【技术领域】
本发明涉及一种芯片制造设计领域，尤其涉及新型的芯片制造方法。
【背景技术】
随着半导体工艺不断演进，越来越小的线宽被采用，可以得到芯片面积更小(有助于减小成本和有利于电子设备小型化)、速度更快的优势。各种光散射、衍射等现象日益严重，准确保证器件各种特性越来越困难。生产的良率成为挑战。特别是模拟电路，由于精度控制不好，有时会牺牲其性能。很多情况下模拟电路对精度要求很高。因此有必要进行改进。
如果要兼顾良率就会牺牲模拟电路性能。如果要强调高性能，则良率会很低。现有的工艺生产时，器件特性可能存在三种情况：快工艺角、慢工艺角、典型工艺角。以电阻为例，对于快工艺角，其电阻值低于典型值；对于慢工艺角，其电阻值高于典型值；对于典型工艺角，其电阻值等于典型值。大量生产时，光刻机以一次一个曝光块(Frame)来制造芯片，每个曝光块之间可以存在随机偏差，导致芯片偏向快工艺角、或者慢工艺角或者位于典型工艺角。
因为，有必要提出一种改进的方案来克服上述问题。
【发明内容】
本发明的目的在于提供一种芯片制造方法，其可以在制造过程中对所述器件的物理特性参数值进行调整，从而获得更高精度的物理特性参数。
为实现上述目的，本发明提供一种芯片制造方法，其包括：在晶圆上制造形成多个器件，其中所述器件中包括有测试器件和与所述测试器件对应的目标器件；对晶圆上的测试器件进行测量得到所述测试器件的物理特性参数的测量值；如果所述测试器件的物理特性参数的测量值在预定基准值的预定范围内，则认为该测试器件的特性属于典型工艺角，如果所述测试器件的物理特性参数的测量值低于预定基准值的预定范围，则认为该测试器件的特性属于快工艺角，如果所述测试器件的物理特性参数的测量值高于所述预定基准值的预定范围，则认为该测试器件的特性属于慢工艺角；在该测试器件的特性属于典型工艺角时，采用具有第一图样的第一光刻板形成所述器件上方的金属层，以使得与所述测试器件对应的目标器件的物理特性参数值不发生变化；在该测试器件的特性属于快工艺角时，采用具有第二图样的第二光刻板形成所述器件上方的金属层，以使得与所述测试器件对应的目标器件的物理特性参数值增加；在该测试器件的特性属于慢工艺角时，采用具有第三图样的第三光刻板形成所述器件上方的金属层，以使得与所述测试器件对应的目标器件的物理特性参数值减少。
进一步的，所述金属层为最上金属层。
进一步的，所述目标器件包括主单元和辅助单元，在该测试器件的特性属于典型工艺角时，采用具有第一图样的第一光刻板形成所述器件上方的金属层，以使得所述辅助单元不作为所述目标器件的有效单元，此时只有所述主单元作为所述目标器件的有效单元；在该测试器件的特性属于快工艺角时，采用具有第二图样的第二光刻板形成所述器件上方的金属层，以借助所述辅助单元增加所述目标器件的物理特性参数值；在该测试器件的特性属于慢工艺角时，采用具有第三图样的第三光刻板形成所述器件上方的金属层，以借助所述辅助单元降低所述目标器件的物理特性参数值。
进一步的，所述目标器件和所述测试器件为电阻，所述主单元包括第一主电阻单元和第二主电阻单元，所述辅助单元为辅助电阻单元，第一主电阻单元和第二主电阻单元串联，在该测试器件的特性属于典型工艺角时，采用具有第一图样的第一光刻板形成所述器件上方的金属层，以使得所述辅助电阻单元不作为目标电阻的有效单元；在该测试器件的特性属于快工艺角时，采用具有第二图样的第二光刻板形成所述器件上方的金属层，以使得所述辅助电阻单元与第一主电阻单元和第二主电阻单元串联；在该测试器件的特性属于慢工艺角时，采用具有第三图样的第三光刻板形成所述器件上方的金属层，以使得所述辅助电阻单元与第二主电阻单元并联，或直接将第一主电阻单元或第二主电阻单元从所述电阻中去除。
进一步的，所述目标器件和所述测试器件为电容，所述主单元包括第一主电容单元和第二主电容单元，所述辅助单元为辅助电容单元，第一主电容单元和第二主电容单元并联，在该测试器件的特性属于典型工艺角时，采用具有第一图样的第一光刻板形成所述器件上方的金属层，以使得所述辅助电容单元不作为目标电容的有效单元；在该测试器件的特性属于快工艺角时，采用具有第二图样的第二光刻板形成所述器件上方的金属层，以使得所述辅助电容单元与第一主电容单元和第二主电容单元并联；在该测试器件的特性属于慢工艺角时，采用具有第三图样的第三光刻板形成所述器件上方的金属层，以使得所述辅助电容单元与第二主电容单元和/或第一主电容单元串联。
进一步的，所述目标器件和所述测试器件为MOS晶体管或双极型晶体管。
与现有技术相比，本发明中的芯片制造方法，根据所述测试器件的特性的不同工艺角，采用不同的光刻板形成所述器件上方的金属层，以调整与所述测试器件对应的目标器件的物理特性参数值，进而获得具有更为精确物理特性参数值的目标器件。
【附图说明】
为了更清楚地说明本发明实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其它的附图。其中：
图1为本发明中的芯片制造方法在一个实施例中的流程示意图；
图2a为目标器件为电阻时且测试器件属于典型工艺角时，采用第一光刻板形成所述器件上方的金属层后，所述目标器件的内部电路结构图；
图2b为目标器件为电阻时且测试器件属于快工艺角时，采用第二光刻板形成所述器件上方的金属层后，所述目标器件的内部电路结构图；
图2c和2d为目标器件为电阻时且测试器件属于慢工艺角时，采用第三光刻板形成所述器件上方的金属层后，所述目标器件的内部电路结构图。
【具体实施方式】
本发明的详细描述主要通过程序、步骤、逻辑块、过程或其他象征性的描述来直接或间接地模拟本发明技术方案的运作。为透彻的理解本发明，在接下来的描述中陈述了很多特定细节。而在没有这些特定细节时，本发明则可能仍可实现。所属领域内的技术人员使用此处的这些描述和陈述向所属领域内的其他技术人员有效的介绍他们的工作本质。换句话说，为避免混淆本发明的目的，由于熟知的方法和程序已经容易理解，因此它们并未被详细描述。
此处所称的“一个实施例”或“实施例”是指可包含于本发明至少一个实现方式中的特定特征、结构或特性。在本说明书中不同地方出现的“在一个实施例中”并非均指同一个实施例，也不是单独的或选择性的与其他实施例互相排斥的实施例。
图1为本发明中的芯片制造方法100在一个实施例中的流程示意图。如图1所示的，所述芯片制造方法100包括以下步骤。
步骤110，在晶圆上制造形成多个器件，其中所述器件中包括有测试器件和与所述测试器件对应的目标器件。
所述测试器件与所述目标器件的结构相匹配，它们的物理特性参数的相对误差是一致的。
此时，所述器件上的部分或全部金属层还未制造完成。优选的，未制造完成的金属层为最上层金属，其余金属层可以其他层金属。
所述测试器件或目标器件可以是电阻、电容、MOS晶体管或双极型晶体管。
步骤120，对晶圆上的测试器件进行测量得到所述测试器件的物理特性参数的测量值。
在所述测试器件为电阻时，所述测试器件的物理特性参数是指其电阻值；
在所述测试器件为电容时，所述测试器件的物理特性参数是指其电容值；
在所述测试器件为MOS晶体管时，所述测试器件的物理特性参数是指其等效宽长比值。
步骤130，将所述测试器件的物理特性参数的测量值与预定基准值的预定范围进行比较，其中比较结果有三种情况。
步骤140，如果所述测试器件的物理特性参数的测量值在预定基准值的预定范围内，则认为该测试器件的特性属于典型工艺角。由于测试器件和目标器件具有一致的物理特性参数的相对误差，因此所述目标器件的物理特性参数应该也是在预定基准值的预定范围内的，属于典型工艺角。举例来说，所述预定基准值的预定范围为所述预定基准值的+/-10％，对于电阻目标器件来说，比如所述预定基准值为设计的目标值，比如100欧姆。
步骤150，如果所述测试器件的物理特性参数的测量值低于预定基准值的预定范围，则认为该测试器件的特性属于快工艺角。同样的，由于测试器件和目标器件具有一致的物理特性参数的相对误差，因此所述目标器件的物理特性参数应该也是低于预定基准值的预定范围的，属于快工艺角。
步骤160，如果所述测试器件的物理特性参数的测量值高于所述预定基准值的预定范围，则认为该测试器件的特性属于慢工艺角。同样的，由于测试器件和目标器件具有一致的物理特性参数的相对误差，因此所述目标器件的物理特性参数应该也是高于预定基准值的预定范围的，属于慢工艺角。
如果该测试器件的特性属于典型工艺角，则在步骤170中，采用具有第一图样的第一光刻板形成所述器件上方的金属层，以使得与所述测试器件对应的目标器件的物理特性参数值不发生变化。
如果该测试器件的特性属于快工艺角，则在步骤180中，采用具有第二图样的第二光刻板形成所述器件上方的金属层，以使得与所述测试器件对应的目标器件的物理特性参数值增加。
如果该测试器件的特性属于慢工艺角，则在步骤190中，采用具有第三图样的第三光刻板形成所述器件上方的金属层，以使得与所述测试器件对应的目标器件的物理特性参数值减少。
在一个实施例中，所述目标器件包括主单元和辅助单元。在步骤170中，采用具有第一图样的第一光刻板形成所述器件上方的金属层，以使得所述辅助单元不作为所述目标器件的有效单元，此时只有所述主单元作为所述目标器件的有效单元，此时所述目标器件的物理特性参数值相对于形成所述金属层前保持不变。在步骤180中，在该测试器件的特性属于快工艺角时，采用具有第二图样的第二光刻板形成所述器件上方的金属层，以借助所述辅助单元增加所述目标器件的物理特性参数值，比如使得所述辅助单元与所述目标单元的部分或全部并联或串联从而增加所述目标器件的物理特性参数值。在步骤190中，采用具有第三图样的第三光刻板形成所述器件上方的金属层，以借助所述辅助单元降低所述目标器件的物理特性参数值，比如使得所述辅助单元与所述目标单元的部分或全部并联或串联从而降低所述目标器件的物理特性参数值。
下面以所述目标器件和所述测试器件为电阻为例进行介绍。
假设需要在X节点和Y节点设计制造一个精度较高的电阻，例如100K欧姆。
如果测试器件的测量其值为90K欧姆至110K欧姆之间，则认为是典型工艺角，则采用具有第一图样的第一光刻板，使得所述目标器件的内部电路结构如图2a所示的，其中所述电阻包括第一主电阻单元R1、第二主电阻单元R2和辅助电阻单元R3，在此连接方式中，所述辅助电阻单元R3不作为有效电阻，因此电阻值不变化。
如果测量其值小于90K欧姆，则认为是快工艺角，则选用具有第二图样的第二光刻版，使得所述目标器件的内部电路结构如图2b所示的，所述辅助电阻单元R3与第一主电阻单元R1和第二主电阻单元R2串联，这样，增大了原电阻的值。
如果测量到测试器件的电阻值大于110K欧姆，则认为是慢工艺角，则选用具有第三图样的第三光刻板，使得所述目标器件的内部电路结构如图2c所示的，所述辅助电阻单元R3与第二主电阻单元R2并联，这样，减小了原电阻的值。
在另一个实施例中，如果测量到测试器件的电阻值大于110K欧姆，则选用具有第三图样的第三光刻板，使得所述目标器件的内部电路结构如图2d所示的，第一主电阻单元R1被充电阻中去除了，这样同样可以减小了原电阻的值。
下面以所述目标器件和所述测试器件为电容为例进行介绍。
所述主单元包括第一主电容单元和第二主电容单元，所述辅助单元为辅助电容单元，第一主电容单元和第二主电容单元并联。
在该测试器件的特性属于典型工艺角时，采用具有第一图样的第一光刻板形成所述器件上方的金属层，以使得所述辅助电容单元不作为目标电容的有效单元。
在该测试器件的特性属于快工艺角时，采用具有第二图样的第二光刻板形成所述器件上方的金属层，以使得所述辅助电容单元与第一主电容单元和第二主电容单元并联，以增大所述目标电容的电容值。
在该测试器件的特性属于慢工艺角时，采用具有第三图样的第三光刻板形成所述器件上方的金属层，以使得所述辅助电容单元与第二主电容单元和/或第一主电容单元串联，以减小所述目标电容的电容值。
上述描述了简单的例子，可以推知，也可以通过改变多道金属层的光刻版，实现更多组合的电路状态修改方案。上述以电阻和电容为例子，显然可以推广至MOS器件，双极型晶体管等其他任何器件。
在一种优选实施方案中，只是对某些关键器件，进行上述监测和修改其连接方式来实现弥补和修正的效果。
本发明中的“连接”、“相连”或“相接”等表示电性连接的词语都表示电性的间接或直接连接。上述说明已经充分揭露了本发明的具体实施方式。需要指出的是，熟悉该领域的技术人员对本发明的具体实施方式所做的任何改动均不脱离本发明的权利要求书的范围。相应地，本发明的权利要求的范围也并不仅仅局限于前述具体实施方式。
Claims (6)
1.一种芯片制造方法，其特征在于，其包括：
在晶圆上制造形成多个器件，其中所述器件中包括有测试器件和与所述测试器件对应的目标器件；
对晶圆上的测试器件进行测量得到所述测试器件的物理特性参数的测量值；
如果所述测试器件的物理特性参数的测量值在预定基准值的预定范围内，则认为该测试器件的特性属于典型工艺角，如果所述测试器件的物理特性参数的测量值低于预定基准值的预定范围，则认为该测试器件的特性属于快工艺角，如果所述测试器件的物理特性参数的测量值高于所述预定基准值的预定范围，则认为该测试器件的特性属于慢工艺角；
在该测试器件的特性属于典型工艺角时，采用具有第一图样的第一光刻板形成所述器件上方的金属层，以使得与所述测试器件对应的目标器件的物理特性参数值不发生变化；
在该测试器件的特性属于快工艺角时，采用具有第二图样的第二光刻板形成所述器件上方的金属层，以使得与所述测试器件对应的目标器件的物理特性参数值增加；
在该测试器件的特性属于慢工艺角时，采用具有第三图样的第三光刻板形成所述器件上方的金属层，以使得与所述测试器件对应的目标器件的物理特性参数值减少。
2.根据权利要求1所述的芯片制造方法，其特征在于：所述金属层为最上金属层。
3.根据权利要求1所述的芯片制造方法，其特征在于：
所述目标器件包括主单元和辅助单元，
在该测试器件的特性属于典型工艺角时，采用具有第一图样的第一光刻板形成所述器件上方的金属层，以使得所述辅助单元不作为所述目标器件的有效单元，此时只有所述主单元作为所述目标器件的有效单元；
在该测试器件的特性属于快工艺角时，采用具有第二图样的第二光刻板形成所述器件上方的金属层，以借助所述辅助单元增加所述目标器件的物理特性参数值；
在该测试器件的特性属于慢工艺角时，采用具有第三图样的第三光刻板形成所述器件上方的金属层，以借助所述辅助单元降低所述目标器件的物理特性参数值。
4.根据权利要求3所述的芯片制造方法，其特征在于：所述目标器件和所述测试器件为电阻，
所述主单元包括第一主电阻单元和第二主电阻单元，所述辅助单元为辅助电阻单元，第一主电阻单元和第二主电阻单元串联，
在该测试器件的特性属于典型工艺角时，采用具有第一图样的第一光刻板形成所述器件上方的金属层，以使得所述辅助电阻单元不作为目标电阻的有效单元；
在该测试器件的特性属于快工艺角时，采用具有第二图样的第二光刻板形成所述器件上方的金属层，以使得所述辅助电阻单元与第一主电阻单元和第二主电阻单元串联；
在该测试器件的特性属于慢工艺角时，采用具有第三图样的第三光刻板形成所述器件上方的金属层，以使得所述辅助电阻单元与第二主电阻单元并联，或直接将第一主电阻单元或第二主电阻单元从所述电阻中去除。
5.根据权利要求3所述的芯片制造方法，其特征在于：所述目标器件和所述测试器件为电容，
所述主单元包括第一主电容单元和第二主电容单元，所述辅助单元为辅助电容单元，第一主电容单元和第二主电容单元并联，
在该测试器件的特性属于典型工艺角时，采用具有第一图样的第一光刻板形成所述器件上方的金属层，以使得所述辅助电容单元不作为目标电容的有效单元；
在该测试器件的特性属于快工艺角时，采用具有第二图样的第二光刻板形成所述器件上方的金属层，以使得所述辅助电容单元与第一主电容单元和第二主电容单元并联；
在该测试器件的特性属于慢工艺角时，采用具有第三图样的第三光刻板形成所述器件上方的金属层，以使得所述辅助电容单元与第二主电容单元和/或第一主电容单元串联。
6.根据权利要求3所述的芯片制造方法，其特征在于：所述目标器件和所述测试器件为MOS晶体管或双极型晶体管。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510859735.4A CN105513989A (zh) | 2015-11-30 | 2015-11-30 | 芯片制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510859735.4A CN105513989A (zh) | 2015-11-30 | 2015-11-30 | 芯片制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN105513989A true CN105513989A (zh) | 2016-04-20 |
Family
ID=55721872
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510859735.4A Pending CN105513989A (zh) | 2015-11-30 | 2015-11-30 | 芯片制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105513989A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109243991A (zh) * | 2017-07-10 | 2019-01-18 | 中芯国际集成电路制造(上海)有限公司 | 一种金属电化学反应的测试结构及测试方法、电子装置 |
| CN115697027A (zh) * | 2022-10-20 | 2023-02-03 | 合肥本源量子计算科技有限责任公司 | 一种约瑟夫森结的制备方法、量子电路、量子芯片 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1632943A (zh) * | 2003-12-22 | 2005-06-29 | 上海贝岭股份有限公司 | 高精度模拟电路芯片制造方法 |
| KR100681679B1 (ko) * | 2005-12-30 | 2007-02-09 | 동부일렉트로닉스 주식회사 | 반도체 소자 제조 방법 |
| JP2009295735A (ja) * | 2008-06-04 | 2009-12-17 | Seiko Instruments Inc | 半導体装置の製造方法 |
| CN105097593A (zh) * | 2015-07-08 | 2015-11-25 | 深圳市盛德金科技有限公司 | 一种薄膜电子器件的生产控制方法、装置及系统 |
-
2015
- 2015-11-30 CN CN201510859735.4A patent/CN105513989A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1632943A (zh) * | 2003-12-22 | 2005-06-29 | 上海贝岭股份有限公司 | 高精度模拟电路芯片制造方法 |
| KR100681679B1 (ko) * | 2005-12-30 | 2007-02-09 | 동부일렉트로닉스 주식회사 | 반도체 소자 제조 방법 |
| JP2009295735A (ja) * | 2008-06-04 | 2009-12-17 | Seiko Instruments Inc | 半導体装置の製造方法 |
| CN105097593A (zh) * | 2015-07-08 | 2015-11-25 | 深圳市盛德金科技有限公司 | 一种薄膜电子器件的生产控制方法、装置及系统 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109243991A (zh) * | 2017-07-10 | 2019-01-18 | 中芯国际集成电路制造(上海)有限公司 | 一种金属电化学反应的测试结构及测试方法、电子装置 |
| CN109243991B (zh) * | 2017-07-10 | 2020-12-15 | 中芯国际集成电路制造(上海)有限公司 | 一种金属电化学反应的测试结构及测试方法、电子装置 |
| CN115697027A (zh) * | 2022-10-20 | 2023-02-03 | 合肥本源量子计算科技有限责任公司 | 一种约瑟夫森结的制备方法、量子电路、量子芯片 |
| CN115697027B (zh) * | 2022-10-20 | 2024-05-07 | 本源量子计算科技（合肥）股份有限公司 | 一种约瑟夫森结的制备方法、量子电路、量子芯片 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10303840B2 (en) | Integrated circuit manufacture using direct write lithography | |
| DE102014119646A1 (de) | System und Verfahren einer Layoutgestaltung für integrierte Schaltungen | |
| KR101466879B1 (ko) | 등가 회로 작성방법 및 등가 회로 작성 프로그램 | |
| TW201426871A (zh) | 半導體裝置之製造方法 | |
| CN105513989A (zh) | 芯片制造方法 | |
| CN104641554A (zh) | 分压电路 | |
| DE102008053956A1 (de) | Halbleiterbauelement mit einer aufgeteilten intern verbundenen Sensorstruktur für chipinterne Überwachungszwecke | |
| CN103346142B (zh) | 测试键结构及监测刻蚀工艺中接触孔刻蚀量的方法 | |
| DE102005033715A1 (de) | Integriertes Schaltkreisbauelement, Zwischenverbindungsstruktur und Entwurfsverfahren | |
| US10816589B2 (en) | Structure and method for testing semiconductor device | |
| US8338192B2 (en) | High precision semiconductor chip and a method to construct the semiconductor chip | |
| US10497566B1 (en) | Layout design for fanout patterns in self-aligned double patterning process | |
| US10553531B2 (en) | Process-invariant resistor and capacitor pair | |
| CN104934410B (zh) | 一种mom电容器及电容调整方法 | |
| CN110931380B (zh) | 测试方法 | |
| KR101478969B1 (ko) | 전기적 필름 구조체의 제조방법 | |
| CN203707088U (zh) | 用于监测集成电路套刻精度的测试结构 | |
| CN112989743B (zh) | 一种验证电容失配测试结果的系统及方法 | |
| CN106610563A (zh) | 掩膜版及双重图形化法的方法 | |
| CN102064795B (zh) | 一种针对失调消除电路的集成电路布局方法 | |
| US8796813B2 (en) | Method for controlling electrical property of passive device during fabrication of integrated component and related integrated component | |
| CN114698224B (zh) | 一种集成采样电阻的充电芯片 | |
| WO2009112456A1 (de) | Teststrukturen zur ueberpruefung der positioniergenauigkeit bei mikroelektronischen schaltkreisen | |
| DE19903200A1 (de) | Verfahren zur Herstellung von Strukturen auf der Oberfläche eines Halbleiterwafers | |
| CN104465621A (zh) | 双重图形化电学测试结构及监控方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20160420 |