JP2009295735A

JP2009295735A - 半導体装置の製造方法

Info

Publication number: JP2009295735A
Application number: JP2008146862A
Authority: JP
Inventors: Shinjiro Kato; 伸二郎加藤; Jun Osanai; 潤小山内; Naoto Saito; 直人斎藤
Original assignee: Seiko Instruments Inc
Current assignee: Seiko Instruments Inc
Priority date: 2008-06-04
Filing date: 2008-06-04
Publication date: 2009-12-17

Abstract

【課題】抵抗素子を備えた半導体集積回路の製造において、抵抗素子の抵抗値バラツキを抑えた製造方法を提供する。
【解決手段】抵抗素子形成工程に等倍露光機を用い一定周期毎に抵抗値の面内バラツキを測定し、そのバラツキを前述の等倍露光機のマスク(レチクル)に寸法補正として反映させることによって、抵抗値のバラツキを抑えた抵抗素子の製造を可能とする。
【選択図】図１

Description

本発明は、抵抗素子を備えた半導体装置の製造方法に関わる。

半導体集積回路に用いられる抵抗素子の形成には、断面積が直接電気特性に反映されるため、高度な加工精度が要求される。製品によっては、その加工バラツキを抑えることが、歩留まり改善につながる。これまで、バラツキを改善するための製造方法としては、例えば、電子ビーム露光を用いて、抵抗膜へのコンタクト開孔を２回行う特許文献１に示された方法などが知られている。１回目のコンタクト開孔で抵抗値の測定を行い、その測定値から目標の抵抗値になるように２回目のコンタクトの位置を補正して開孔するという方法である。
特開平１１−１５００１０号公報

しかしながら、上記の方法の場合、製造毎に測定された抵抗値から補正を行うので、高精度の抵抗素子を形成することができるが、工程数の増加と電子ビーム露光機など高価な装置が必要となりチップコストの増大につながることが問題である。また、加工精度以外の要因による抵抗値のバラツキは反映されない。

本発明の目的は、工程数を増やさず或いは最小限の追加工程で、高価な露光装置を用いることなしに、抵抗素子の面内の抵抗値バラツキを抑えた抵抗素子の製造方法を提供することにある。

抵抗素子形成の露光工程に、ミラープロジェクションアライナーのような等倍露光機を使用して一定期間毎に、最終の検査工程で抵抗素子の抵抗値の面内バラツキを測定あるいは計算から求め、抵抗素子の寸法の補正値を算出しておき、以降の製造工程の等倍露光機のマスク（レチクル）に前述の補正値を反映させることによって、面内の抵抗値バラツキを抑えた抵抗素子の形成を可能にするというものである。

これまで処理条件でしか改善できなかったエッチングの面内バラツキや抵抗素子形成後の他の工程要因による抵抗値の面内バラツキを抑制することができる。また、事前に抵抗値の調査は必要になるが、従来の製造工程から工程数が増えることは無い。

本発明の第１の実施形態に係るフロー図を図１に示す。図１のように本発明にかかる抵抗素子の製造方法は、等倍露光機を使用して１度試作を行い、その結果を２度目以降の試作に反映させることを特徴としている。

検査工程で抵抗素子の抵抗値を測定する項目が無い場合には、製品パターン或いはダイスラインに予め、図２に一例を示すような抵抗素子の抵抗値を測定できるようなテスト用プローブパッドを有するテストパターンを入れておく必要がある。テストパターン１５の構成は、ポリシリコンあるいはシリサイド等からなる抵抗膜１１の両端に、テスト用プローブパッド１４が配置されており、抵抗膜１１とテスト用プローブパッド１４とはテスト用プローブパッドから出ているアルミ配線１３に設けられたコンタクト１２を介して電気的に接続されている。図２のテストパターンでは、エッチングのパターン依存性を考慮して、図の上から順に、孤立パターン、片側ライン・アンド・スペース・パターン、ライン・アンド・スペース・パターンの３種類の抵抗値が測定できるようにしてある。

図１に示すよう１度目の試作においては、抵抗素子が面内一様に同じ寸法で描画されているマスク（レチクル）を用いて、ミラープロジェクションアライナーのような等倍露光機で抵抗素子の露光（フォトリソ）工程１を行う。最終の検査工程２で、抵抗素子の抵抗値の面内バラツキを把握し、目標の抵抗値からのズレを抵抗素子の寸法に換算したときの補正値を計算する。２度目以降の試作においては、前述の補正値が反映されている抵抗素子が描画されたマスク（レチクル）を用いて抵抗素子の露光（フォトリソ）工程３を行い、次の工程４へと進む。また、量産段階においても、一定期間毎に前述のような抵抗値バラツキの調査、マスク補正を行うことにより、高精度な抵抗素子の製造を維持することができる。

本発明の第２の実施形態に係るフロー図を図３に示す。第２の実施形態では、抵抗素子の抵抗値調整のイオン注入工程２１の後にミラープロジェクションアライナーなどの等倍露光機を使用した抵抗値バラツキ補正用の露光 (フォトリソ)工程２３と抵抗値バラツキ補正用のイオン注入工程２４を追加することを前提としている。１度目の試作において、前述の工程を追加しない状態で最終の検査工程２２において抵抗素子の抵抗値の面内バラツキを把握しておき、前述の抵抗値バラツキ補正用の露光(フォトリソ)工程のマスク(レチクル)の開孔寸法に換算しておく。２度目以降の試作においては、換算した開孔寸法を前述の抵抗値バラツキ補正用のフォトリソ(露光)工程のマスク(レチクル)の描画に反映させることにより、抵抗値バラツキが抑えられた抵抗素子の製造を可能にする。

この方法の第１の実施形態に対する利点は、抵抗素子形成の露光を等倍露光機ではなく、より高解像度の露光機を用いて行えるという点である。第１の実施形態と同様に、検査工程で抵抗素子の抵抗値を測定する項目が無い場合には、製品パターン或いはダイスラインに予め図２に示すような抵抗素子の抵抗値を測定できるようなパターンを入れておく必要がある。また、量産段階においても、一定期間毎に前述のような抵抗値バラツキの調査、マスク補正を行えば、高精度な抵抗素子の製造を維持することができる。

本発明の第１の実施形態に係る製造フロー抵抗素子の抵抗値調査用テストパターン本発明の第２の実施形態に係る製造フロー

符号の説明

１補正していないマスクを用いた露光（フォトリソ）工程
２最終の検査工程
３補正したマスクを用いた露光（フォトリソ）工程
４次の工程
１１抵抗膜(Poly-Si、シリサイド)
１２コンタクト
１３Ａｌ配線
１４テスト用プローブパッド
１５抵抗素子の抵抗値調査用テストパターン
２１抵抗素子の抵抗値調整のイオン注入工程
２２最終の検査工程
２３抵抗値バラツキ補正用のイオン注入の露光（フォトリソ）工程
２４抵抗値バラツキ補正用のイオン注入工程

Claims

抵抗素子を形成するための露光工程において、検査工程で測定あるいは計算された抵抗値の面内バラツキを前記抵抗素子の寸法に換算し、前記抵抗素子の寸法を規定するマスクにおける前記抵抗素子の描画寸法を前記換算の結果に応じて変化させたマスクを用いて前記面内バラツキを低減させることを特徴とする半導体装置の製造方法。
前記露光工程において、ミラープロジェクションアライナーなどの等倍露光機を用いることを特徴とする請求項１記載の半導体装置の製造方法。
製品チップ内或いはダイスラインに前記抵抗素子の抵抗値をモニターするテストパターン及びテスト用プローブパッドを設けることを特徴とする請求項１あるいは２に記載の半導体装置の製造方法。
抵抗素子への第１のイオン注入工程の後に、露光工程と抵抗値補正のための第２のイオン注入工程を有し、予め検査工程で測定あるいは計算された抵抗値の面内バラツキを前記第２のイオン注入工程においてイオンが注入される領域を規定するマスクの開孔寸法に換算し、前記マスクの前記開孔寸法を前記換算の結果に応じて変化させたマスクを用いて前記面内バラツキを低減させることを特徴とする半導体装置の製造方法。
前記露光工程において、ミラープロジェクションアライナーなどの等倍露光機を用いることを特徴とする請求項４記載の半導体装置の製造方法。
製品チップ内或いはダイスラインに前記抵抗素子の抵抗値をモニターするテストパターン及びテスト用プローブパッドを設けることを特徴とする請求項４あるいは５に記載の半導体装置の製造方法。