JP5270109B2

JP5270109B2 - 半導体集積回路装置の製造方法

Info

Publication number: JP5270109B2
Application number: JP2007136071A
Authority: JP
Inventors: 敏秀河内; 秀企巳不動
Original assignee: Renesas Electronics Corp
Current assignee: Renesas Electronics Corp
Priority date: 2007-05-23
Filing date: 2007-05-23
Publication date: 2013-08-21
Anticipated expiration: 2027-05-23
Also published as: TW200908087A; CN101312120B; US20080292977A1; US7879516B2; CN101312120A; JP2008294094A; TWI451476B

Description

本発明は、半導体集積回路装置（または半導体装置）の製造方法におけるフォトリソグラフィー工程制御技術に適用して有効な技術に関する。

日本特開２００６−２２８８４３号公報（特許文献１）または同対応米国特許公開２００６−０１８３０４０号公報（特許文献２）には、スキャトロメーター(Scatterometer)により取得した反射スペクトルデータから多変量解析の手法によりフォーカス情報を推定するAPC(Advanced Process Control)手法が開示されている。

日本特公表２００６−５２３０３９号公報（特許文献３）または同対応米国特許７１１９８９３号公報（特許文献４）には、スキャトトメトリ(Scatterometry)を用いて、露光において焦点の中心を評価することが開示されている。

また、日本特開平１０−１３５１１２号公報（特許文献５）には、露光の際の反射光を検出して、露光において潜像状態の感光パラメータを評価することが開示されている。

さらに、日本特開２００３−２２４０５７号公報（特許文献６）または同対応米国特許６７６２１１１号公報（特許文献７）には、スキャトトメトリを用いて、位置あわせを最適化することが開示されている。

特開２００６−２２８８４３号公報米国特許公開２００６−０１８３０４０号公報特公表２００６−５２３０３９号公報米国特許７１１９８９３号公報特開平１０−１３５１１２号公報特開２００３−２２４０５７号公報米国特許６７６２１１１号公報

近年の半導体プロセス微細化に伴い、ホトリソプロセスにおいてフォーカスバジェット（量産における製品流動で必要なフォーカス裕度）に対し、各工程で充分なフォーカスマージンの確保が難しくなっている。これは露光装置性能・ウエハ・マスク・レジスト材料等の性能限界に起因し、ユーザ側での問題解決が困難となっている事が背景である。従来の露光量のみのAPC制御に加え、Focus量制御APCが必要となっている。しかし、一般に露光量とFocus量を分離し定量化する簡易な手段がないので、全ての変動量の検知をCD-SEM(Critical Demension-Scanning Electron microscope)による上面寸法計測で代表させ、露光量のみによる寸法APC制御を実施して対応することが多かった。

本発明の目的は、半導体集積回路装置の製造プロセスの高精度の制御技術を提供することにある。

本発明の前記並びにその他の目的と新規な特徴は本明細書の記述及び添付図面から明らかになるであろう。

本願において開示される発明のうち代表的なものの概要を簡単に説明すれば下記の通りである。

すなわち、本願発明は先行して処理されたウエハを利用して、スキャトロメトリの手法により、フォトレジストの断面プロファイルを取得し、それに基づいて、後続処理されるウエハの露光におけるフォーカス設定を修正するものである。

本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記のとおりである。

すなわち、露光量と独立にフォーカス値が推測されるので、高精度のフォーカス制御を図ることができる。

〔実施の形態の概要〕
先ず、本願において開示される発明の代表的な実施の形態について概要を説明する。

１．以下の工程を含む半導体集積回路装置の製造方法：
（ａ）第１及び第２のウエハの各々の第１の主面上に、下地被処理膜を形成する工程；
（ｂ）前記第１及び第２のウエハの各々の前記第１の主面上の前記下地被処理膜上にフォトレジスト膜を形成する工程；
（ｃ）前記第１のウエハの前記第１の主面上の前記フォトレジスト膜を、縮小投影露光装置により露光して現像することによって、前記フォトレジスト膜によるライン・アンド・スペース・パターン（他の周期パターン、非周期パターンでもよい。ライン・アンド・スペース・パターンの場合は測定精度が高いメリットがある）を形成する工程；
（ｄ）前記第１のウエハの前記第１の主面上の前記ライン・アンド・スペース・パターンをスキャトロメトリにより光学的に計測することにより、前記ライン・アンド・スペース・パターンの断面の２次元形状に関するパラメータを取得する工程；
（ｅ）前記パラメータに基づいて、フォーカス状態を推定する工程；
（ｆ）推定された前記フォーカス状態に基づいて、前記縮小投影露光装置の露光条件の内のフォーカス設定を修正する工程；
（ｇ）修正した前記露光条件により、前記第２のウエハの前記第１の主面上の前記フォトレジスト膜を、前記縮小投影露光装置により露光して現像することによって、前記フォトレジスト膜による回路パターン（少なくとも製品回路パターンを含めばよい。以下の項で同じ）を形成する工程。

２．前記１項の半導体集積回路装置の製造方法において、前記第１のウエハおよび前記第２のウエハはともに製品ウエハである。

３．前記１または２項の半導体集積回路装置の製造方法において、前記第１のウエハの前記ライン・アンド・スペース・パターンは製品パターンである。

４．前記１または２項の半導体集積回路装置の製造方法において、前記第１のウエハの前記ライン・アンド・スペース・パターンはＴＥＧパターンである。

５．前記１から４項のいずれか一つの半導体集積回路装置の製造方法において、工程（ｅ）における推定は、工程（ｄ）において得られた前記パラメータと多変量回帰解析によって得られた推測式により算出する。

６．前記５項の半導体集積回路装置の製造方法において、前記多変量回帰解析はＰＬＳ法である。

７．前記１から６項のいずれか一つの半導体集積回路装置の製造方法において、前記スキャトロメトリに使用するスキャトロメータは垂直入射方式もしくは斜入射方式である。

８．以下の工程を含む半導体集積回路装置の製造方法：
（ａ）第１及び第２のウエハの各々の第１の主面上に、下地被処理膜を形成する工程；
（ｂ）前記第１及び第２のウエハの各々の前記第１の主面上の前記下地被処理膜上にフォトレジスト膜を形成する工程；
（ｃ）前記第１のウエハの前記第１の主面上の前記フォトレジスト膜を、縮小投影露光装置により露光して現像することによって、前記フォトレジスト膜によるライン・アンド・スペース・パターンを形成する工程；
（ｄ）前記第１のウエハの前記第１の主面上の前記ライン・アンド・スペース・パターンをスキャトロメトリにより光学的に計測することにより、前記ライン・アンド・スペース・パターンの断面の２次元形状に関するパラメータを取得する工程；
（ｅ）前記パラメータに基づいて、露光量を推定する工程；
（ｆ）推定された前記フォーカス状態に基づいて、前記縮小投影露光装置の露光条件の内の露光量設定を修正する工程；
（ｇ）修正した前記露光条件により、前記第２のウエハの前記第１の主面上の前記フォトレジスト膜を、前記縮小投影露光装置により露光して現像することによって、前記フォトレジスト膜による回路パターンを形成する工程。

９．前記８項の半導体集積回路装置の製造方法において、前記第１のウエハおよび前記第２のウエハはともに製品ウエハである。

１０．前記８または９項の半導体集積回路装置の製造方法において、前記第１のウエハの前記ライン・アンド・スペース・パターンは製品パターンである。

１１．前記８または９項の半導体集積回路装置の製造方法において、前記第１のウエハの前記ライン・アンド・スペース・パターンはＴＥＧパターンである。

１２．前記８から１１項のいずれか一つの半導体集積回路装置の製造方法において、工程（ｅ）における推定は、工程（ｄ）において得られた前記パラメータと多変量回帰解析によって得られた推測式により算出する。

１３．前記１２項の半導体集積回路装置の製造方法において、前記多変量回帰解析はＰＬＳ法である。

１４．前記８から１３項のいずれか一つの半導体集積回路装置の製造方法において、前記スキャトロメトリに使用するスキャトロメータは垂直入射方式もしくは斜入射方式である。

１５．以下の工程を含む半導体集積回路装置の製造方法：
（ａ）第１及び第２のウエハの各々の第１の主面上に、下地被処理膜を形成する工程；
（ｂ）前記第１及び第２のウエハの各々の前記第１の主面上の前記下地被処理膜上にフォトレジスト膜を形成する工程；
（ｃ）前記第１のウエハの前記第１の主面上の前記フォトレジスト膜を、縮小投影露光装置により露光して現像することによって、前記フォトレジスト膜によるライン・アンド・スペース・パターンを形成する工程；
（ｄ）前記第１のウエハの前記第１の主面上の前記ライン・アンド・スペース・パターンをスキャトロメトリにより光学的に計測することにより、前記ライン・アンド・スペース・パターンの断面の２次元形状に関するパラメータを取得する工程；
（ｅ）前記パラメータに基づいて、フォーカス状態および露光量を独立に推定する工程；
（ｆ）推定された前記フォーカス状態および露光量に基づいて、前記縮小投影露光装置の露光条件の内のフォーカス設定および露光量設定を修正する工程；
（ｇ）修正した前記露光条件により、前記第２のウエハの前記第１の主面上の前記フォトレジスト膜を、前記縮小投影露光装置により露光して現像することによって、前記フォトレジスト膜による回路パターンを形成する工程。

１６．前記１５項の半導体集積回路装置の製造方法において、前記第１のウエハおよび前記第２のウエハはともに製品ウエハである。

１７．前記１５または１６項の半導体集積回路装置の製造方法において、前記第１のウエハの前記ライン・アンド・スペース・パターンは製品パターンである。

１８．前記１５または１６項の半導体集積回路装置の製造方法において、前記第１のウエハの前記ライン・アンド・スペース・パターンはＴＥＧパターンである。

１９．前記１５から１８項のいずれか一つの半導体集積回路装置の製造方法において、工程（ｅ）における推定は、工程（ｄ）において得られた前記パラメータと多変量回帰解析によって得られた推測式により算出する。

２０．前記１５から１９項のいずれか一つの半導体集積回路装置の製造方法において、前記スキャトロメトリに使用するスキャトロメータは垂直入射方式もしくは斜入射方式である。

次に、本願において開示される発明のその他の実施の形態について概要を説明する。

２１．ウエハ処理ラインを用いて、多数のウエハを処理する半導体集積回路装置の製造方法であって、以下の工程を含む：
（ａ）前記多数のウエハの内の第１及び第２のウエハの各々の第１の主面上に、下地被処理膜を形成する工程；
（ｂ）前記第１及び第２のウエハの各々の前記第１の主面上の前記下地被処理膜上にフォトレジスト膜を形成する工程；
（ｃ）前記第１のウエハの前記第１の主面上の前記フォトレジスト膜を、前記ウエハ処理ラインが有する縮小投影露光装置により露光して現像することによって、前記フォトレジスト膜によるライン・アンド・スペース・パターンを形成する工程；
（ｄ）前記第１のウエハの前記第１の主面上の前記ライン・アンド・スペース・パターンをスキャトロメトリにより光学的に計測することにより、前記ライン・アンド・スペース・パターンの断面の２次元形状に関するパラメータを取得する工程；
（ｅ）前記パラメータに基づいて、フォーカス状態を推定する工程；
（ｆ）推定された前記フォーカス状態に基づいて、前記縮小投影露光装置の露光条件の内のフォーカス設定を修正する工程；
（ｇ）修正した前記露光条件により、前記第２のウエハの前記第１の主面上の前記フォトレジスト膜を、前記縮小投影露光装置により露光して現像することによって、前記フォトレジスト膜による回路パターンを形成する工程。

すなわち、本願に開示された主要な実施形態は、所定の頻度で（一定である必要はない）量産ラインを流れるウエハの一つを特定の現像プロセスの後に取り出して、スキャトロメトリの手法により、レジスト断面プロファイル・パラメータを取得し、それに基づいて、当該現像プロセス直前の露光ステップにおける露光状態の情報（たとえばフォーカス状態）を推定し、それに基づいて、後続の同様の処理をされるウエハの露光条件（たとえばフォーカス状態）を変更して、露光条件のオフセットをできる限り、低減するものである。

〔本願における記載形式・基本的用語・用法の説明〕
１．本願において、実施の態様の記載は、必要に応じて、便宜上複数の部分に分けて記載する場合もあるが、特にそうでない旨明示した場合を除き、これらは相互に独立別個のものではなく、単一の例の各部分、一方が他方の一部詳細または一部または全部の変形例等である。また、原則として、同様の部分は繰り返しを省略する。また、実施の態様における各構成要素は、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、必須のものではない。

２．同様に実施の態様等の記載において、材料、組成等について、「ＡからなるＸ」等といっても、特にそうでない旨明示した場合および文脈から明らかにそうでない場合を除き、Ａ以外の要素を主要な構成要素のひとつとするものを排除するものではない。たとえば、成分についていえば、「Ａを主要な成分として含むＸ」等の意味である。たとえば、「シリコン部材」等といっても、純粋なシリコンに限定されるものではなく、SiGe合金やその他シリコンを主要な成分とする多元合金、その他の添加物等を含む部材も含むものであることはいうまでもない。

３．同様に、図形、位置、属性等に関して、好適な例示をするが、特にそうでない旨明示した場合および文脈から明らかにそうでない場合を除き、厳密にそれに限定されるものではないことは言うまでもない。

４．さらに、特定の数値、数量に言及したときも、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、その特定の数値を超える数値であってもよいし、その特定の数値未満の数値でもよい。

５．「ウエハ」というときは、通常は半導体集積回路装置（半導体装置、電子装置も同じ）をその上に形成する単結晶シリコンウエハを指すが、エピタキシャルウエハ、絶縁基板と半導体層等の複合ウエハ等も含むことは言うまでもない。ここでは３００ファイウエハを例にとり説明するが、その他の径のウエハにもほぼ同様に適用できる。

６．「ポリシリコン」というときは、特に区別する必要のないときは、通常のポリシリコンの他、アモルファスシリコン、微結晶シリコン、その他の中間的なものも含むものとする。すなわち、これらの下位の分類間では、熱処理により相互に変換されておりいつ変化するかは微妙であり、それらを正確に記述することが困難だからである。

７．「ゲート電極」については、ここではポリシリコンによるものを例にとり説明するが、それに限らず、ポリサイドによるもの、ポリメタルによるもの、メタル単層または多層膜によるもの、シリサイド等によるものを含み、特に区別する必要のないときは、完成された電極ばかりではなくいまだパターニングされていないものも便宜上そのように呼ぶことがある。

８．「反射防止膜」は、後に完全除去される有機塗布系のものを中心に説明するが、その他の有機系または無機系反射防止膜でも除去の容易さ、タイミングまたは必要性等に相違はあるものの適用可能である。

９．「スキャトロメータ(Scatterometer)」、「スキャトロメトリ(Scatterometry)」等というときは、「スペクトロソコーピック・リフレクトメータ(Spectroscopic Reflectrometer)」、「スペクトロソコーピック・エリプソメータ(Spectroscopic Ellipsometer)」等の複数の波長のまたはバンド幅を持った光を被測定体（主に膜体）に照射して、そこからの反射または回折光を偏光状態を含めて分析することで、被測定体の幾何学的なパラメータ（またはそれに関連するパラメータ）を非破壊的に取得する技術またはそれらの装置を示す（詳細は図１５参照）。

〔実施の形態の詳細〕
実施の形態について更に詳述する。各図中において、同一または同様の部分は同一または類似の記号または参照番号で示し、説明は原則として繰り返さない。

図１から図８に基づいて、図１は本実施形態の半導体集積回路装置の製造方法の全体の流れを示す工程フロー図である。図２から図８はこれらの工程に対応するウエハ等の断面フロー図である。まず、第１のウエハに対する処理を説明する。まず、図２に示すように、第１のウエハ１の第１の主面（デバイス面）上のほぼ全面にゲート絶縁膜となるべき絶縁膜２を形成する。さらに、その上にゲート電極となるべき導電部材層３を形成する。次に反射防止膜４（たとえば有機系塗布膜）を形成する（ここまでを便宜上「下地被処理膜」という）。続いて、フォトレジスト膜５を塗布（フォトレジスト塗布工程S1）する。次に、図３に示すように、縮小投影露光装置を用いて、マスクM上の製品回路パターンC1および検査用ライン・アンド・スペース・パターンC2からC7（これらを含めて「マスク上の回路パターン」と言うが、ウエハによって、両パターンとも必ずしも必須ではない）をたとえば波長１９３nmのArFエキシマ・レーザの単色露光光８により投影光学系９（縮小投影露光装置の投影光学系）を介して、フォトレジスト膜５上に露光する（露光工程S2）。

続いて、図４に示すように、フォトレジスト膜５に対して現像処理を施すことにより、製品パターン５P（必ずしも必須ではない。いわゆる検査用のウエハを使用してもよい）および検査用ライン・アンド・スペース・パターン５g（必ずしも、検査専用でなくとも、製品パターンを利用してもよい）を形成する（現像工程S3）。ここで、スキャトロメータを用いて検査用フォトレジストパターン５ｇの立体形状計測（断面プロファイルすなわち断面の２次元的形状）を行う（立体形状計測工程S4）。すなわち、光源１１からの所定のバンド幅（ブロードバンド光）を持った検査光をビームスプリッタ１２で下方へ反射させ、対物光学系１３と偏光系１４を介して、ライン・アンド・スペース・パターン５g（１次元回折格子として作用する）を照射する。ここで、入射光は偏光系１４により電場が紙面に垂直なTEモードと電場が紙面に平行で且つライン・アンド・スペース・パターン５gの各ラインと直行するTMモードに限定される（図１５に示すように、スキャトトメトリ装置の方式は各種あり、ここで説明するものに限定するものではない）。ライン・アンド・スペース・パターン５gからの０次回折光は先ほどの光路を逆行してビームスプリッタ１２を通過後、モノクロメータ１５（一般に回折格子）により分光され、ミラー１６を介して、アレー型検出器で検出される。ここで、前記各モードごとのスペクトラムが得られる。

このスペクトラムをスキャトロメータが解析することにより、フォトレジストパターン５ｇの断面プロファイルが得られる。ここで、図１１で説明するように、Lnはnで示す膜の厚さである。LWnはnで示す膜の所定の部分の幅である。SWAnはnで示す膜の所定の部分の内角を示す。下地膜１０の各構成膜の平均厚さおよびその変動範囲は事前にスキャトロメータに与えられている。これらのパラメータのうち、直接フォトレジスト膜５に関するものが、フォトレジスト膜断面プロファイルに関するパラメータ群である。

ここで得られた各パラメータ（フォトレジスト膜断面プロファイルに関するパラメータ群）を図１４で説明されるフォーカス値推定式に投入することにより、露光量（ドーズ量）と独立にフォーカス値（デフォーカス量、フォーカス設定値、フォーカス位置、フォーカスのオフセット量などとも言う）を推定することができる（フォーカス状態算出工程S5）。

ここで、図１における第２のウエハに対する処理に移る。前に第１のウエハについて図２で説明したように、下地被処理膜１０および先と実質的に同一のフォトレジスト膜５を形成する（フォトレジスト塗布工程S6）。その後、第１のウエハの処理に用いたものと同一の縮小投影露光装置、ほぼ同一の製品パターンC1とほぼ同一の検査パターンC2からC７を搭載したマスクM（一般に第１のウエハに用いたものと同一のマスク）、ほぼ同一の露光光を用いて、マスクM上の製品回路パターンC1および検査用ライン・アンド・スペース・パターンC2からC7をフォトレジスト膜５上に露光する（露光工程S７）。このとき、先に推定されたフォーカス値に基づいて、前記縮小投影露光装置のフォーカス値の設定が修正されている（フードバック）。このことにより、フォーカスがより正確に設定されるので、第２のウエハの主面上に形成された製品回路パターン５P（図４）は、一般に第１のウエハ上のものよりも精度が高いものとなる。このようなフィードバック（先行するウエハにおけるプロファイル測定とそれに基づくフォーカス推定および後続のウエハの露光条件修正）を所定の頻度で（頻度は毎ウエハ、またはN枚に一枚、すなわちバッチに一枚または数枚、あるいはKバッチに一枚または数枚等要求精度による）繰り返すことにより、フォーカスのオフセットを最小限に抑えることができる。

その後、第２のウエハ（なお、第１のウエハが製品ウエハのときは、ここの現像より後の工程は、第２の上はと同様に処理される）は、第１のウエハと同様に図４に示すように、レジストの現像処理が行われる（現像工程S8）。ここで、第２のウエハが検査対象であるときは、先の第１のウエハと同様に立体形状計測処理（立体形状計測工程S4）が施されたのち、エッチング工程S9に進む。また、検査対象でない場合は直接エッチング工程S9に進み、図６および７に示すように、反射防止膜４とポリシリコン膜３のエッチングが行われる。不要な反射防止膜は、図８のようにその後、除去される。

次に図９から図１３により、図１４のフォーカス推測式の導出手順を説明する。まず、前記同一の縮小投影露光装置を用いて、ウエハの各ショット領域（チップ領域の整数倍の領域で、ステップアンドリピート方式またはステップアンドスキャン方式の露光装置の単位ステップで露光できる範囲を言う）にフォーカス値とドーズ量をゼロを中心に上下に変化させた（図１０参照）ＦＥＭウエハ(Focus Exposure Matrix Wafer)を用意する（ＦＥＭサンプルウエハ作成工程S11）。ここで、図１０の各ショット領域の数値は、図１１の立体形状モデルの際に得られるスキャトロメトリの理論的波形と実測の波形の一致度の評価をＭＳＥ(Mean Square Error)によって、示したものである。これから太い黒枠内でほぼ「４．０」以下の良好な数値を示すことがわかる。

次にこのサンプルウエハに対して、検査用ライン・アンド・スペース・パターンC2からC7に関して、第１のウエハに対するフォトレジスト塗布S1からフォーカス状態算出S４までの処理とほぼ同様の処理を施す。つまり、検査用ライン・アンド・スペース・パターンを図４と同様に形成し、図５と同様に、スキャトロメータでプロファイル解析を行う（フォトレジスト形状計測工程S12）。これにより、各ドーズ量に対して図１１に示すフォトレジスト膜５の断面プロファイル・パラメータ群を取得する（形状計測結果記録工程S13）。その結果を多変量解析の一種である線形重回帰解析の改良された方式であるＰＬＳ回帰法(Partial Least Square Regression Method)を用いて、露光量と独立にフォーカス値を推定する推定式を導出する（推定式作成工程S14）。この方式は、多重共線性(Multicollinearity)がある場合にも適用できることが知られている。この方法は、たとえば図１２に示すように、ドーズ量またはフォーカス値に依存する多数のパラメータから相互に独立なt1,t2のような潜在変数(Latent Variable)を抽出することで、高精度の推定を可能としている。実際に、このようなやり方で得られた式（式の一例を図１４に示す）による予測値と実際の露光装置のフォーカス設定値を対比させたのが図１３である。なお、このような推定式は、ＰＬＳ回帰法のみでなく、通常の線形（場合により非線形）の多変量回帰解析により、同様の手順で得られることは言うまでもない。

次に本実施形態で利用するスキャトロメータについて、説明する。図１５に現在利用可能な主なスキャトロメータを示す。本実施形態では使用の便宜上、ナノメトリックス社製の垂直入射型のＡＴＬＡＳを用いた例について説明するが、本実施形態はそれに限定されることなく、他の装置を用いた方法にも適用できうることは言うまでもない。

以上本発明者によってなされた発明を実施形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。

例えば、検査パターンとしてライン・アンド・スペース・パターンを利用するものを例のとって説明したが、本発明はそれに限定されるものではなく、その他の孤立パターン、検査専用パターン、他の周期パターン、非周期パターンを計測対象とするものでもよいことはいうまでもない。

本実施形態の半導体集積回路装置の製造方法の全体の流れを示す工程フロー図である。本実施形態の半導体集積回路装置の製造方法の下地膜およびフォトレジスト膜形成工程を示す断面図である。本実施形態の半導体集積回路装置の製造方法の露光工程を示す模式断面図である。本実施形態の半導体集積回路装置の製造方法の現像工程を示す断面図である。本実施形態の半導体集積回路装置の製造方法の立体形状計測工程を示す模式断面図である。本実施形態の半導体集積回路装置の製造方法の反射防止膜エッチング工程を示す断面図である。本実施形態の半導体集積回路装置の製造方法の導電膜エッチング工程を示す断面図である。本実施形態の半導体集積回路装置の製造方法のレジスト等除去工程を示す断面図である。本実施形態の半導体集積回路装置の製造方法の推測式導出にいたるプロセスの流れを示すフロー図である。本実施形態の半導体集積回路装置の製造方法の推測式導出に利用するＦＥＭウエハの例を示すウエハ模式上面図である。本実施形態の半導体集積回路装置の製造方法の立体形状計測工程（第１のウエハ、第２のウエハ、サンプルウエハの計測を含む）におけるプロファイルを構成するパラメータ群を説明する模式断面図である。本実施形態の半導体集積回路装置の製造方法の推測式導出に利用するＰＬＳ回帰法を説明するための潜在変数と既存のパラメータとの関係を示す模式相関図である。本実施形態の半導体集積回路装置の製造方法の推測式の一致状況を示すための実フォーカス設定値と測定結果から推測式で推測した結果の関係を示す図である。本実施形態の半導体集積回路装置の製造方法のＰＬＳ回帰法により導出した推測式の一例である。本実施形態で利用するスキャトロメータの内、現在利用可能なものを示す一覧である。

符号の説明

１ウエハ
５フォトレジスト膜
５ｇフォトレジスト膜によるライン・アンド・スペース・パターン
５ｐフォトレジスト膜による回路パターン
９縮小投影露光系
１０下地被処理膜
Ｌｎ，ＬＷｎ，ＳＷＡｎ断面の２次元形状に関するパラメータ群

Claims

以下の工程を含む半導体集積回路装置の製造方法：
（ａ）第１及び第２のウエハの各々の第１の主面上に、下地被処理膜を形成する工程；
（ｂ）前記第１及び第２のウエハの各々の前記第１の主面上の前記下地被処理膜上にフォトレジスト膜を形成する工程；
（ｃ）前記第１のウエハの前記第１の主面上の前記フォトレジスト膜を、縮小投影露光装置により露光して現像することによって、前記フォトレジスト膜によるライン・アンド・スペース・パターンを形成する工程；
（ｄ）前記第１のウエハの前記第１の主面上の前記ライン・アンド・スペース・パターンをスキャトロメトリにより光学的に計測することにより、前記ライン・アンド・スペース・パターンの断面の２次元形状に関するパラメータを取得する工程；
（ｅ）前記パラメータに基づいて、フォーカス状態を推定する工程；
（ｆ）推定された前記フォーカス状態に基づいて、前記縮小投影露光装置の露光条件の内のフォーカス設定を修正する工程；
（ｇ）修正した前記露光条件により、前記第２のウエハの前記第１の主面上の前記フォトレジスト膜を、前記縮小投影露光装置により露光して現像することによって、前記フォトレジスト膜による回路パターンを形成する工程、
ここで、工程（ｅ）における推定は、工程（ｄ）において得られた前記パラメータと多変量回帰解析によって得られた推測式により算出するものであり、前記多変量回帰解析は、前記フォトレジスト膜の断面に関する多層分割モデルを用いたＰＬＳ法によるものである。
前記請求項１の半導体集積回路装置の製造方法において、前記第１のウエハおよび前記第２のウエハはともに製品ウエハである。
前記請求項２の半導体集積回路装置の製造方法において、前記第１のウエハの前記ライン・アンド・スペース・パターンは製品パターンである。
前記請求項２の半導体集積回路装置の製造方法において、前記第１のウエハの前記ライン・アンド・スペース・パターンはＴＥＧパターンである。
前記請求項１の半導体集積回路装置の製造方法において、前記スキャトロメトリに使用するスキャトロメータは垂直入射方式もしくは斜入射方式である。
以下の工程を含む半導体集積回路装置の製造方法：
（ａ）第１及び第２のウエハの各々の第１の主面上に、下地被処理膜を形成する工程；
（ｂ）前記第１及び第２のウエハの各々の前記第１の主面上の前記下地被処理膜上にフォトレジスト膜を形成する工程；
（ｃ）前記第１のウエハの前記第１の主面上の前記フォトレジスト膜を、縮小投影露光装置により露光して現像することによって、前記フォトレジスト膜によるライン・アンド・スペース・パターンを形成する工程；
（ｄ）前記第１のウエハの前記第１の主面上の前記ライン・アンド・スペース・パターンをスキャトロメトリにより光学的に計測することにより、前記ライン・アンド・スペース・パターンの断面の２次元形状に関するパラメータを取得する工程；
（ｅ）前記パラメータに基づいて、露光量を推定する工程；
（ｆ）推定された前記露光量に基づいて、前記縮小投影露光装置の露光条件の内の露光量設定を修正する工程；
（ｇ）修正した前記露光条件により、前記第２のウエハの前記第１の主面上の前記フォトレジスト膜を、前記縮小投影露光装置により露光して現像することによって、前記フォトレジスト膜による回路パターンを形成する工程、
ここで、工程（ｅ）における推定は、工程（ｄ）において得られた前記パラメータと多変量回帰解析によって得られた推測式により算出するものであり、前記多変量回帰解析は、前記フォトレジスト膜の断面に関する多層分割モデルを用いたＰＬＳ法によるものである。
前記請求項６の半導体集積回路装置の製造方法において、前記第１のウエハおよび前記第２のウエハはともに製品ウエハである。
前記請求項７の半導体集積回路装置の製造方法において、前記第１のウエハの前記ライン・アンド・スペース・パターンは製品パターンである。
前記請求項７の半導体集積回路装置の製造方法において、前記第１のウエハの前記ライン・アンド・スペース・パターンはＴＥＧパターンである。
前記請求項６の半導体集積回路装置の製造方法において、前記スキャトロメトリに使用するスキャトロメータは垂直入射方式もしくは斜入射方式である。
以下の工程を含む半導体集積回路装置の製造方法：
（ａ）第１及び第２のウエハの各々の第１の主面上に、下地被処理膜を形成する工程；
（ｂ）前記第１及び第２のウエハの各々の前記第１の主面上の前記下地被処理膜上にフォトレジスト膜を形成する工程；
（ｃ）前記第１のウエハの前記第１の主面上の前記フォトレジスト膜を、縮小投影露光装置により露光して現像することによって、前記フォトレジスト膜によるライン・アンド・スペース・パターンを形成する工程；
（ｄ）前記第１のウエハの前記第１の主面上の前記ライン・アンド・スペース・パターンをスキャトロメトリにより光学的に計測することにより、前記ライン・アンド・スペース・パターンの断面の２次元形状に関するパラメータを取得する工程；
（ｅ）前記パラメータに基づいて、フォーカス状態および露光量を独立に推定する工程；
（ｆ）推定された前記フォーカス状態および露光量に基づいて、前記縮小投影露光装置の露光条件の内のフォーカス設定および露光量設定を修正する工程；
（ｇ）修正した前記露光条件により、前記第２のウエハの前記第１の主面上の前記フォトレジスト膜を、前記縮小投影露光装置により露光して現像することによって、前記フォトレジスト膜による回路パターンを形成する工程、
ここで、工程（ｅ）における推定は、工程（ｄ）において得られた前記パラメータと多変量回帰解析によって得られた推測式により算出するものであり、前記多変量回帰解析は、前記フォトレジスト膜の断面に関する多層分割モデルを用いたＰＬＳ法によるものである。
前記請求項１１の半導体集積回路装置の製造方法において、前記第１のウエハおよび前記第２のウエハはともに製品ウエハである。
前記請求項１２の半導体集積回路装置の製造方法において、前記第１のウエハの前記ライン・アンド・スペース・パターンは製品パターンである。
前記請求項１３の半導体集積回路装置の製造方法において、前記第１のウエハの前記ライン・アンド・スペース・パターンはＴＥＧパターンである。
前記請求項１１の半導体集積回路装置の製造方法において、前記スキャトロメトリに使用するスキャトロメータは垂直入射方式もしくは斜入射方式である。