KR102250062B1 - 반도체 소자의 제조 방법 및 장치 - Google Patents

반도체 소자의 제조 방법 및 장치 Download PDF

Info

Publication number
KR102250062B1
KR102250062B1 KR1020140083728A KR20140083728A KR102250062B1 KR 102250062 B1 KR102250062 B1 KR 102250062B1 KR 1020140083728 A KR1020140083728 A KR 1020140083728A KR 20140083728 A KR20140083728 A KR 20140083728A KR 102250062 B1 KR102250062 B1 KR 102250062B1
Authority
KR
South Korea
Prior art keywords
equation
regression
residual
initial
raw data
Prior art date
Application number
KR1020140083728A
Other languages
English (en)
Other versions
KR20160004773A (ko
Inventor
박한흠
최성원
한창호
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020140083728A priority Critical patent/KR102250062B1/ko
Priority to US14/625,907 priority patent/US9703280B2/en
Publication of KR20160004773A publication Critical patent/KR20160004773A/ko
Application granted granted Critical
Publication of KR102250062B1 publication Critical patent/KR102250062B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/18—Numerical control [NC], i.e. automatically operating machines, in particular machine tools, e.g. in a manufacturing environment, so as to execute positioning, movement or co-ordinated operations by means of programme data in numerical form
    • G05B19/402—Numerical control [NC], i.e. automatically operating machines, in particular machine tools, e.g. in a manufacturing environment, so as to execute positioning, movement or co-ordinated operations by means of programme data in numerical form characterised by control arrangements for positioning, e.g. centring a tool relative to a hole in the workpiece, additional detection means to correct position
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G03F7/70633—Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/30—Nc systems
    • G05B2219/45—Nc applications
    • G05B2219/45031—Manufacturing semiconductor wafers

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Automation & Control Theory (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)

Abstract

반도체 소자의 제조 방법 및 장치가 제공된다. 상기 반도체 소자의 제조 방법은 제1 랏(lot)의 반도체 웨이퍼의 오버레이를 계측하여 제1 로 데이타(raw data)를 획득하고, 상기 제1 로 데이타를 바탕으로 회귀식을 생성하고, 상기 회귀식의 계수를 바탕으로 제2 랏의 반도체 웨이퍼를 정렬하고, 상기 정렬된 제2 랏의 반도체 웨이퍼의 오버레이를 계측하여 제2 로 데이타를 획득하고, 상기 제2 로 데이타를 바탕으로 상기 회귀식을 보정하는 것을 포함하되, 상기 회귀식을 보정하는 것은, 상기 회귀식을, 초기식과, 상기 회귀식에서 상기 초기식을 뺀 잔차식으로 분리하고, 상기 제2 로 데이타를 바탕으로 상기 초기식을 제1 회귀분석하여 상기 초기식의 계수를 보정하고, 상기 회귀식에 상기 초기식의 계수를 적용하여 제2 회귀분석하여 상기 잔차식의 계수를 보정하는 것을 포함한다.

Description

반도체 소자의 제조 방법 및 장치{Fabricating method and apparatus of Semiconductor device}
본 발명은 반도체 소자의 제조 방법 및 장치에 관한 것이다.
회귀분석은 둘 또는 그 이상의 변수 사이의 관계 특히 변수 사이의 인과관계를 분석하는 추측통계의 한 분야이다. 회귀분석은 특정 변수값의 변화와 다른 변수값의 변화가 가지는 수학적 함수식을 파악함으로써 상호관계를 추론하게 되는데 추정된 함수식을 회귀식이라고 한다. 이러한 회귀식을 통하여 특정변수(독립변수 또는 설명변수)의 변화가 다른 변수(종속변수)의 변화와 어떤 관련성이 있는지, 관련이 있다면 어느 변수의 변화가 원인이 되고 어느 변수의 변화가 결과적인 현상인지 등에 관한 사항을 분석할 수 있다. 이러한 회귀분석은 인과관계가 아닌 단순한 변수 사이의 관계의 밀접도만을 조사하는 상관분석과 차이가 있다.
반도체 소자를 제조할 때, 반도체 웨이퍼의 오버레이(overlay)를 계측하여 층간 배열을 맞추는 작업을 하고, 이러한 작업에 상기 회귀식을 이용한 회귀분석을 수행할 수 있다. 이러한 회귀분석은 회귀식이 고차항을 포함할수록 갈수록 더욱 미세해지고 정확해지지만, 그러한 고차항의 회귀식의 경우 다중 공선성(Multicollinearity)의 문제가 발생하여 반도체 소자의 제조 공정의 신뢰성을 위협하고 있다.
본 발명이 해결하려는 과제는, 다중공선성을 제거하여 신뢰성이 향상된 반도체 소자의 제조 방법을 제공하는 것이다.
본 발명이 해결하려는 다른 과제는, 다중공선성의 문제없이 회귀 분석을 수행하는 단계적 회귀 분석 방법을 제공하는 것이다.
본 발명이 해결하려는 또 다른 과제는, 다중공선성을 제거하여 신뢰성이 향상된 반도체 소자를 제공하는 반도체 소자의 제조 장치를 제공하는 것이다.
본 발명이 해결하려는 과제들은 이상에서 언급한 과제들로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 해결하기 위한 본 발명의 일 실시예에 따른 반도체 소자의 제조 방법은, 제1 랏(lot)의 반도체 웨이퍼의 오버레이를 계측하여 제1 로 데이타(raw data)를 획득하고, 상기 제1 로 데이타를 바탕으로 회귀식을 생성하고, 상기 회귀식의 계수를 바탕으로 제2 랏의 반도체 웨이퍼를 정렬하고, 상기 정렬된 제2 랏의 반도체 웨이퍼의 오버레이를 계측하여 제2 로 데이타를 획득하고, 상기 제2 로 데이타를 바탕으로 상기 회귀식을 보정하는 것을 포함하되, 상기 회귀식을 보정하는 것은, 상기 회귀식을, 초기식과, 상기 회귀식에서 상기 초기식을 뺀 잔차식으로 분리하고, 상기 제2 로 데이타를 바탕으로 상기 초기식을 제1 회귀분석하여 상기 초기식의 계수를 보정하고, 상기 회귀식에 상기 초기식의 계수를 적용하여 제2 회귀분석하여 상기 잔차식의 계수를 보정하는 것을 포함한다.
상기 초기식의 차수는 상기 회귀식의 차수보다 작거나 같은 차수일 수 있다.
상기 제1 로 데이터는 상기 제1 랏의 반도체 웨이퍼의 제1 방향 및 상기 제1 방향과 교차하는 제2 방향의 좌표를 포함할 수 있다.
상기 회귀식의 변수는 상기 제1 방향 좌표, 제2 방향 좌표, 이들의 거듭 제곱 및 이들의 곱 중 적어도 하나를 포함할 수 있다.
여기서, 상기 보정된 회귀식의 계수를 바탕으로 제3 랏의 반도체 웨이퍼를 정렬하는 것을 더 포함할 수 있다.
상기 회귀식은 3차 이상의 차수를 가질 수 있다.
상기 제2 회귀분석하는 것은, 상기 잔차식을 상기 잔차식의 차수보다 작거나 같은 차수의 제1 잔차식과 상기 잔차식에서 상기 제1 잔차식을 뺀 제2 잔차식으로 분리하고, 상기 제2 로 데이터를 바탕으로 상기 제1 잔차식을 제3 회귀분석하여 상기 제1 잔차식의 계수를 보정하고, 상기 제2 로 데이터를 바탕으로 상기 제2 잔차식을 제4 회귀분석하여 상기 제2 잔차식의 계수를 보정하는 것을 포함할 수 있다.
상기 초기식의 차수는 상기 잔차식의 차수보다 크거나 같을 수 있다.
상기 회귀식을 분리하는 것은,
상기 회귀식의 변수들의 VIF (Variation Inflation Factor)값을 측정하여 상기 회귀식을 분리할 지를 판단하는 것을 포함할 수 있다.
상기 회귀식을 분리할 지를 판단하는 것은, 상기 VIF값 중 가장 큰 값이 미리 설정된 제1 값 미만이면, 상기 회귀식을 분리하지 않고 전체로서 회귀분석하고, 상기VIF값 중 가장 큰 값이 상기 제1 값 이상이면 상기 회귀식을 초기식과 상기 잔차식으로 분리하여 상기 제1 회귀분석 및 제2 회귀분석을 하는 것을 포함할 수 있다.
상기 회귀식을 분리할 지를 판단하는 것은, 상기 VIF값 중 가장 큰 값이 미리 설정된 제1 값 미만이면, 상기 회귀식을 분리하지 않고 전체로서 회귀분석하고, 상기VIF값 중 가장 큰 값이 상기 제1 값 이상이거나 상기 VIF값의 평균값이 미리 설정된 제2 값 이상이면 상기 회귀식을 초기식과 상기 잔차식으로 분리하여 상기 제1 회귀분석 및 제2 회귀분석을 하는 것을 포함할 수 있다.
상기 제1 및 제2 랏은 동일한 개수의 반도체 웨이퍼를 포함할 수 있다.
상기 다른 과제를 해결하기 위한 본 발명의 일 실시예에 따른 단계적 회귀 분석 방법은 계수 제공기의 단계적 회귀 분석 방법에 있어서, 상기 계수 제공기가 단계적 회귀 분석을 수행하는 것은,
Figure 112014063247540-pat00001
(여기서, 상기 i, j, n 및 m은 0 이상의 정수이고, 상기 kij는 실수)로 표현된 회귀식을 제공하고, 상기 회귀식의 상수 및 1차항을 포함하는 초기식(여기서, 0<=i, j<=1)을 로 데이터를 이용하여 제1 회귀분석하여 상기 초기식의 계수를 확정하고, 상기 회귀식에서 상기 초기식을 제외한 잔차식을 상기 로 데이터를 이용하여 제2 회귀분석하여 상기 잔차식의 계수를 확정하고, 상기 확정된 계수에 의해 상기 회귀식을 보정하는 것을 포함한다.
상기 x는 제1 랏의 반도체 웨이퍼의 제1 방향 좌표이고, 상기 y는 제1 랏의 반도체 웨이퍼의 제1 방향과 교차하는 제2 방향 좌표일 수 있다.
상기 또 다른 과제를 해결하기 위한 본 발명의 일 실시예에 따른 반도체 소자의 제조 장치는 얼라인 계수를 제공받아 제1 및 제2 반도체 웨이퍼를 정렬시키고, 상기 정렬된 제1 및 제2 반도체 웨이퍼의 위치 정보를 획득하고, 상기 제1 및 제2 반도체 웨이퍼를 노광하는 노광기; 및 상기 노광기가 획득한 제1 및 제2 반도체 웨이퍼의 위치 정보를 통해 회귀분석을 하여 상기 얼라인 계수를 제공하는 계수 제공기를 포함하되, 상기 계수 제공기는, 상기 제1 반도체 웨이퍼의 위치 정보를 통해 회귀식을 생성하는 회귀식 생성기와, 상기 회귀식을 초기식과, 상기 회귀식에서 상기 초기식을 뺀 잔차식으로 분리하는 회귀식 분리기와, 상기 제2 반도체 웨이퍼의 위치 정보를 바탕으로 상기 회귀식 분리기가 제공하는 상기 회귀식, 초기식 또는 상기 잔차식을 회귀분석하여 얼라인 계수를 생성하는 회귀 분석기를 포함한다.
상기 계수 제공기는 상기 회귀식의 변수들의 다중공선성을 판단하는 공선성 판단기를 더 포함하고, 상기 회귀식 분리기는, 상기 공선성 판단기가 상기 다중공선성이 있다고 판단하면, 상기 회귀식의 분리를 수행하여 상기 회귀 분석기에 분리된 상기 초기식과 상기 잔차식을 제공하고, 상기 공선성 판단기가 상기 다중공선성이 없다고 판단하면 상기 회귀식을 그대로 상기 회귀 분석기에 제공할 수 있다.
상기 공선성 판단기는 상기 회귀식의 변수들의 VIF (Variation Inflation Factor)값을 측정하여 상기 다중공선성을 판단할 수 있다.
상기 공선성 판단기는 상기 잔차식의 다중공선성을 판단하고, 상기 잔차식의 다중공선성이 있다고 판단되면, 상기 잔차식을 상기 회귀식 분리기에 제공하고, 상기 회귀식 분리기는 상기 잔차식을 상기 잔차식의 차수보다 작거나 같은 차수의 제1 잔차식과, 상기 잔차식에서 상기 제1 잔차식을 뺀 제2 잔차식으로 분리하여 상기 회귀 분석기에 제공할 수 있다.
상기 회귀 분석기는, 상기 잔차식을 다시 회귀식 분리기로 제공하고, 상기 회귀식 분리기는 상기 잔차식을 상기 잔차식의 차수보다 작거나 같은 차수의 제1 잔차식과, 상기 잔차식에서 상기 제1 잔차식을 뺀 제2 잔차식으로 분리하여 상기 회귀 분석기에 제공할 수 있다.
도 1은 본 발명의 일 실시예에 따른 반도체 소자의 제조 장치를 설명하기 위한 블록도이다.
도 2는 본 발명의 일 실시예에 따른 반도체 소자의 제조 장치가 계측하는 반도체 웨이퍼의 오버레이를 설명하기 위한 반도체 웨이퍼의 평면도이다.
도 3은 본 발명의 일 실시예에 따른 반도체 소자의 제조 장치의 계수 제공기를 세부적으로 설명하기 위한 블록도이다.
도 4는 본 발명의 일 실시예에 따른 반도체 소자의 제조 장치가 로 데이터를 바탕으로 회귀식을 생성하는 방법을 설명하기 위한 그래프이다.
도 5는 본 발명의 일 실시예에 따른 반도체 소자의 제조 장치가 측정한 반도체 웨이퍼의 각각 랏(lot)에 따른 제1 방향의 미스얼라인 파라미터를 표시한 그래프이다.
도 6은 다중 공선성이 발생하는 계수에 따른 반도체 웨이퍼의 미스얼라인 파라미터를 설명하기 위한 반도체 웨이퍼의 비교도이다.
도 7은 도 6의 반도체 웨이퍼에 대응되는 변수로 이루어진 회귀식을 표현한 그래프이다.
도 8은 도 7의 두 그래프의 유사함을 판단하기 위해 도 7의 두 그래프를 같이 표시한 그래프이다.
도 9는 본 발명의 다른 실시예에 따른 반도체 소자의 제조 장치의 계수 제공기를 세부적으로 설명하기 위한 블록도이다.
도 10은 본 발명의 또 다른 실시예에 따른 반도체 소자의 제조 장치의 계수 제공기를 세부적으로 설명하기 위한 블록도이다.
도 11은 본 발명의 또 다른 실시예에 따른 반도체 소자의 제조 장치의 계수 제공기를 세부적으로 설명하기 위한 블록도이다.
도 12는 반도체 공정에서 진행 중인 4개의 오버레이 데이터를 이용하여 일반적인 회귀분석 방법과 본 발명의 일 실시예에 따른 회귀분석 방법의 결과 비교표이다.
도 13 내지 도 18은 도 12의 표를 바탕으로 일반적인 회귀분석과 본 발명의 일 실시예에 따른 회귀분석 방법을 비교한 그래프들이다.
도 19는 본 발명의 일 실시예에 따른 반도체 소자의 제조 방법을 설명하기 위한 순서도이다.
도 20은 본 발명의 일 실시예에 따른 반도체 소자의 제조 방법 중 회귀식을 보정하는 것을 세부적으로 설명하기 위한 순서도이다.
도 21은 본 발명의 일 실시예에 따른 반도체 소자의 제조 방법 중 잔차식을 회귀분석하는 것을 세부적으로 설명하기 위한 순서도이다.
도 22는 본 발명의 다른 실시예에 따른 반도체 소자의 제조 방법을 설명하기 위한 순서도이다.
도 23은 본 발명의 또 다른 실시예에 따른 반도체 소자의 제조 방법을 설명하기 위한 순서도이다.
도 24는 본 발명의 또 다른 실시예에 따른 반도체 소자의 제조 방법을 설명하기 위한 순서도이다.
도 25는 본 발명의 또 다른 실시예에 따른 반도체 소자의 제조 방법을 설명하기 위한 순서도이다.
도 26은 본 발명의 또 다른 실시예에 따른 반도체 소자의 제조 방법을 설명하기 위한 순서도이다.
도 27은 본 발명의 실시예들에 따른 반도체 소자 제조 방법에 따라 제조된 반도체 소자를 포함하는 전자 시스템의 일 예를 도시한 블록도이다.
도 28은 본 발명의 실시예들에 따른 반도체 소자 제조 방법에 따라 제조된 반도체 소자를 포함하는 메모리 카드의 일 예를 도시한 블록도이다.
도 29 및 도 30은 본 발명의 몇몇 실시예에 따른 반도체 소자를 적용할 수 있는 예시적인 반도체 시스템이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 도면에서 층 및 영역들의 상대적인 크기는 설명의 명료성을 위해 과장된 것일 수 있다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
하나의 소자(elements)가 다른 소자와 "접속된(connected to)" 또는 "커플링된(coupled to)" 이라고 지칭되는 것은, 다른 소자와 직접 연결 또는 커플링된 경우 또는 중간에 다른 소자를 개재한 경우를 모두 포함한다. 반면, 하나의 소자가 다른 소자와 "직접 접속된(directly connected to)" 또는 "직접 커플링된(directly coupled to)"으로 지칭되는 것은 중간에 다른 소자를 개재하지 않은 것을 나타낸다.
명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. "및/또는"은 언급된 아이템들의 각각 및 하나 이상의 모든 조합을 포함한다.
소자(elements) 또는 층이 다른 소자 또는 층의 "위(on)" 또는 "상(on)"으로 지칭되는 것은 다른 소자 또는 층의 바로 위뿐만 아니라 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 반면, 소자가 "직접 위(directly on)" 또는 "바로 위"로 지칭되는 것은 중간에 다른 소자 또는 층을 개재하지 않은 것을 나타낸다.
비록 제1, 제2 등이 다양한 소자, 구성요소 및/또는 섹션들을 서술하기 위해서 사용되나, 이들 소자, 구성요소 및/또는 섹션들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 소자, 구성요소 또는 섹션들을 다른 소자, 구성요소 또는 섹션들과 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 소자, 제1 구성요소 또는 제1 섹션은 본 발명의 기술적 사상 내에서 제2 소자, 제2 구성요소 또는 제2 섹션일 수도 있음은 물론이다.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 "포함한다(comprises)" 및/또는 "포함하는(comprising)"은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.
다른 정의가 없다면, 본 명세서에서 사용되는 모든 용어(기술 및 과학적 용어를 포함)는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 공통적으로 이해될 수 있는 의미로 사용될 수 있을 것이다. 또 일반적으로 사용되는 사전에 정의되어 있는 용어들은 명백하게 특별히 정의되어 있지 않는 한 이상적으로 또는 과도하게 해석되지 않는다.
이하, 도 1 내지 도 8을 참고하여, 본 발명의 일 실시예에 따른 반도체 소자의 제조 장치를 설명한다.
도 1은 본 발명의 일 실시예에 따른 반도체 소자의 제조 장치(10)를 설명하기 위한 블록도이다.
도 1을 참고하면, 본 발명의 일 실시예에 따른 반도체 소자의 제조 장치는 노광기(100) 및 제1 제1 계수 제공기(200)를 포함한다.
노광기(100)는 반도체 웨이퍼에 패터닝을 위한 포토공정을 하는 장치일 수 있다. 노광기(100)는 반도체 웨이퍼 및 반도체 웨이퍼의 레티클(reticle)의 오버레이를 계측할 수 있다. 노광기(100)는 상기 반도체 웨이퍼 및 반도체 웨이퍼의 레티클의 오버레이를 계측하여 위치 정보를 생성할 수 있다. 노광기(100)는 상기 위치 정보를 제1 계수 제공기(200)에 전송할 수 있다. 노광기(100)는 제1 계수 제공기(200)로부터 얼라인 계수를 제공받고, 상기 반도체 웨이퍼 및 반도체 웨이퍼의 레티클의 배열을 맞추고, 반도체 웨이퍼를 노광할 수 있다.
단, 노광기(100)가 노광 및 계측을 모두 하는것에 제한되는 것은 아니다. 노광기(100)는 노광만 할 수 있고, 계측을 하는 다른 모듈이 별도로 존재할 수도 있다. 반대로 노광기(100)와 제1 계수 제공기(200)도 하나의 모듈안에 포함되어 있을 수도 있다. 즉, 계측, 노광 및 계수 제공의 기능을 하는 모듈은 각각 분리될 수도 있고 모두 통합될 수도 있다. 또는, 적어도 하나의 기능을 하는 모듈만 분리될 수도 있다.
노광기(100)는 반도체 웨이퍼가 순차적으로 제공되어 노광될 수 있다. 이 때, 반도체 웨이퍼는 랏(lot)의 형태로 제공될 수 있다. 랏이란, 적어도 하나의 반도체 웨이퍼를 이루는 세트(set)이다. 즉, 적어도 하나의 반도체 웨이퍼를 포함하는 랏의 단위로 노광기는 노광을 하고, 위치정보를 생성할 수 있다. 상기 랏의 단위로 생성된 위치 정보를 로 데이터(raw data)로 이용하여 제1 계수 제공기(200)는 회귀분석을 수행할 수 있다.
제1 계수 제공기(200)는 노광기(100)로부터 상기 위치 정보 또는 로 데이터를 받을 수 있다. 제1 계수 제공기(200)는 상기 위치 정보를 통해 상기 반도체 웨이퍼 및 반도체 레티클에 의해 분리되는 다이(die)의 배열 위치에 대한 회귀식을 생성하고, 상기 회귀식의 계수를 회귀분석을 통해 보정할 수 있다. 제1 계수 제공기(200)는 상기 보정된 회귀식의 계수 즉, 얼라인 계수를 노광기(100)에 제공할 수 있다.
도 2는 본 발명의 일 실시예에 따른 반도체 소자의 제조 장치가 계측하는 반도체 웨이퍼의 오버레이를 설명하기 위한 반도체 웨이퍼의 평면도이다.
도 2를 참고하면, 반도체 웨이퍼(W)는 레티클 좌표에 따라 분리되는 복수의 다이(R)를 포함한다.
반도체 웨이퍼(W)는 웨이퍼 좌표를 가질 수 있다. 상기 웨이퍼 좌표는 제1 방향 및 상기 제1 방향과 교차하는 제2 방향의 좌표를 가질 수 있다. 상기 제1 및 제2 좌표를 통해서 평면상의 위치를 정의할 수 있다.
반도체 웨이퍼(W)는 복수의 다이(R)를 포함한다. 복수의 다이(R)는 각각 레티클 좌표를 가질 수 있다. 즉, 복수의 다이(R)는 동일한 반도체 웨이퍼(W) 내에서도 서로 다른 좌표를 가질 수 있다.
상기 레티클 좌표는 제1 방향 및 상기 제1 방향과 교차하는 제2 방향의 좌표를 가질 수 있다. 상기 제1 및 제2 좌표를 통해서 평면상의 위치를 정의할 수 있다.
도 2의 화살표들은 각각의 다이(R)의 미스얼라인(missalingn) 정도를 표시한다. 즉, 동일한 반도체 웨이퍼(W) 상의 각각의 다이(R)들의 미스얼라인은 인접한 다이(R)와 비슷한 경향성을 가질 수 있고, 인접한 다이(R)에 따라 연속적인 모습을 나타낼 수는 있지만, 기본적으로 각각 별개의 값을 가질 수 있다.
노광기(100)는 상기의 각각의 좌표와 미스얼라인 정도를 측정하여 위치 정보를 생성할 수 있다. 노광기(100)는 이러한 위치 정보를 제1 계수 제공기(200)에 제공할 수 있다.
도 3은 본 발명의 일 실시예에 따른 반도체 소자의 제조 장치의 계수 제공기를 세부적으로 설명하기 위한 블록도이다.
본 발명의 일 실시예에 따른 반도체 소자의 제조 장치의 제1 계수 제공기(200)는 회귀식 생성기(210), 회귀식 분리기(220) 및 회귀 분석기(230)를 포함한다.
회귀식 생성기(210)는 노광기(100)로부터 위치 정보를 제공받을 수 있다. 상기 위치 정보는 제1 로 데이터일 수 있다. 상기 제1 로 데이터는 제1 랏에 대응하는 반도체 웨이퍼의 위치 정보일 수 있다. 회귀식 생성기(210)는 상기 위치 정보를 제공 받아, 회귀식을 생성할 수 있다.
Figure 112014063247540-pat00002
상기 수학식 1에서, i, j, n 및 m은 0보다 큰 정수이고, kij는 실수이다. x는 제1 방향좌표로서, 변수이고, y는 제2 방향좌표로서 변수이다. Zx는 제1 방향의 미스얼라인 정도를 나타내는 척도이다.
상기 회귀식은 상기 수학식 1과 같이 표현될 수 있다. 이 때, n과 m이 높은 숫자일수록 회귀식의 차수가 올라가고, 회귀식의 차수가 높아질수록 더 정밀한 회귀분석이 가능할 수 있다. 상기 회귀식은 동일한 형태로 제2 방향의 미스얼라인 정도를 나타내는 파라미터(Zy)를 종속변수로 하고, 상기 x, y, 이들의 거듭제곱 및 이들의 곱을 변수로 하여 생성될 수 있다. 상기 회귀식에서는 kij의 값이 점차로 보정되어 정밀한 오버레이 배열이 가능하게 할 수 있다.
상기 제1 방향 및 제2 방향은 서로 수직한 방향일 수 있으나, 이에 제한되는 것은 아니다. 즉, 상기 제1 및 제2 방향은 서로 평행하지만 않으면 가능하다.
상기 회귀식은 3차이상의 차수를 가질 수 있다. 상기 회귀식은 고차일수록 더욱 정밀한 보정이 가능하기 때문이다. 그러나, 이에 제한되는 것은 아니다.
도 4는 본 발명의 일 실시예에 따른 반도체 소자의 제조 장치가 로 데이터를 바탕으로 회귀식을 생성하는 방법을 설명하기 위한 그래프이다.
도 4를 참고하면, 상기 제1 로 데이터를 이용하여 이에 추세되는 그래프의 회귀식을 생성할 수 있다. 즉, 도 4의 동그라미는 각각의 로 데이터를 의미하고, 상기 로 데이터를 추세하는 그래프는 회귀식 생성기(210)에 의해 생성되는 회귀식을 의미한다.
도 4의 가로축은 반도체 웨이퍼의 제1 방향 좌표일 수 있고, 세로축은 제1 방향의 미스얼라인 파라미터를 나타낼 수 있다. 이러한 데이터가 쌓일 때 마다 점차로 더욱 데이터와 비슷한 추세선을 가지도록 보정을 하는 회귀분석을 할 수 있고, 이에 따라 정밀한 반도체 제조 공정을 통해 신뢰성이 높은 반도체 소자를 제조할 수 있다.
상기에서 n과 m이 높은 숫자일수록 회귀식의 차수가 올라가고, 회귀식의 차수가 높아질수록 더 정밀한 회귀분석이 가능할 수 있다고 하였으나, 회귀식의 차수가 올라가면 문제가 발생할 수 있다.
이러한 문제는 다중 공선성(Multicollinearity)의 문제이다. 다중 공선성이란, 회귀 분석에서 독립 변수 중에 서로 상관이 높은 것이 포함되어 있을 때는 분산·공분산 행렬의 행렬식이 0에 가까운 값이 되어 회귀 계수의 추정 정밀도가 매우 나빠지는 일이 발생하고, 이러한 현상을 다중 공선성 또는 공선성이라 한다.
도 5는 본 발명의 일 실시예에 따른 반도체 소자의 제조 장치가 측정한 반도체 웨이퍼의 각각 랏(lot)에 따른 제1 방향의 미스얼라인 파라미터를 표시한 그래프이다.
도 5의 세로축은 제1 방향의 미스얼라인 파라미터를 나타내고, 가로축은 각각의 반도체 웨이퍼의 랏을 나타낸다. 각각의 그래프는 회귀식에서의 각각의 변수에 따른 계수를 의미한다. 회귀분석을 통해서는 각각의 랏에 따른 제1 방향의 미스얼라인 파라미터는 여러 랏에 의한 로 데이터가 순차적으로 적용됨으로써, 일정한 방향성을 가져야 한다. 그래야, 바로 전의 결과를 통해 더욱 정밀한 보정이 가능해지기 때문이다.
따라서, 바로 전의 값이 크게 변동이 되는 경우에는 이를 참고로 보정하는 것이 신뢰성이 떨어질 수 있다. 이러한 변동은 주로 다중 공선성에 의해 발생한다.
도 5의 그래프들은 일반적으로, d1의 범위 내에 존재하지만, 가끔, d1의 범위를 넘는 d2의 범위를 가지는 경우도 있다. 이러한 경우는 d2의 범위를 가지는 변수들이 서로 다중 공선성의 문제를 가지는 경우이다. 따라서, 다중 공선성의 문제를 해결하지 않으면, 회귀분석의 정밀도가 낮아질 수 있다. 따라서, 이를 해결하여 높은 신뢰성 및 일관성을 가지는 반도체 소자의 제조 공정이 필요하다.
도 6은 다중 공선성이 발생하는 계수에 따른 반도체 웨이퍼의 미스얼라인 파라미터를 설명하기 위한 반도체 웨이퍼의 비교도이고, 도 7은 도 6의 반도체 웨이퍼에 대응되는 변수로 이루어진 회귀식을 표현한 그래프이다. 도 8은 도 7의 두 그래프의 유사함을 판단하기 위해 도 7의 두 그래프를 같이 표시한 그래프이다.
도 6을 참고하면, 도 6의 위는 상기 수학식 1의 제1 방향의 변수인 x의 계수에 따른 미스얼라인 파라미터의 식의(k10 x) 미스얼라인 정도를 화살표로 표현한 것이고, 도 6의 아래는 상기 수학식 1의 제1 방향의 변수인 x의 세제곱인 x3의 계수에 따른 미스얼라인 파라미터의 식(k30 x3)의 미스얼라인 정도를 화살표로 표현한 것이다.
양자의 화살표는 거의 유사하지만, A 영역과 B영역의 차이점 등 미세한 차이가 존재한다. 이렇듯, x와 x3과 같이 비슷한 경향을 가지는 변수들은 서로 간섭을 가지게 되고, 서로 독립한 변수여야하는 점에서 회귀분석의 정밀도가 크게 손상될 수 있다.
도 7 및 도 8을 참고하면, 도 7의 위는 상기 수학식 1의 제1 방향의 변수인 x의 계수에 따른 미스얼라인 파라미터의 식의(k10 x)을 그래프로 표현한 것이고, 도 7의 아래는 상기 수학식 1의 제1 방향의 변수인 x의 세제곱인 x3의 계수에 따른 미스얼라인 파라미터의 식(k30 x3)을 그래프로 표현한 것이다. 도 8은 양 식의 그래프를 비교한 도면이다.
도 8을 참고하면, 양식은 미세한 차이만 있을 뿐이고, 크게 차이가 나지 않음을 알 수 있다. 따라서, k10 x에 의해 보정되어야 하는 값이 k30 x3에 의해 보정되는 경우도 존재한다. 즉, 회귀분석은 가장 유사하게 추세가 되어야 하므로, k10의 값과 k30의 값이 서로 간섭되어 k10의 값이 도 5의 그래프 중 d2의 범위를 이루는 그래프들 중 하나와 같이 일관성 및 방향성이 없어질 수 있다.
원칙적으로, 회귀식에서 저차항에 의해서 많은 부분의 보정이 이루어지고, 거듭제곱의 고차항에 의해서 나머지 남은 부분의 미세한 보정이 이루어져야 하므로, 고차항의 존재가 미세한 보정에 도움을 주는 요소가 되어야 한다. 그러나, 상기와 같은 다중 공선성에 의해 고차항의 요소가 오히려 저차항의 요소의 일관성을 방해하는 방향으로 작용할 수 있으므로 이를 회피할 방안이 필요하다. 본 발명의 일 실시예에 따른 이하에서 설명하는 방식이로 이러한 다중 공선성의 문제를 해결할 수 있다.
다시 도 3을 참고하면, 회귀식 분리기(220)는 상기 회귀식을 초기식과 잔차식으로 분리할 수 있다. 상기 초기식의 차수는 상기 회귀식의 차수보다 작거나 같은 차수일 수 있다. 회귀식 분리기(220)에 의해 분리되는 초기식과 잔차식은 합에 의해서 다시 회귀식을 도출할 수 있는 식이다.
회귀식 분리기(220)가 초기식과 잔차식으로 상기 회귀식을 분리함에 따라, 다중 공선성(Multicollinearity) 또는 공선성의 문제를 해결할 수 있다. 즉, 다중 공선성이 문제가되는 각 변수의 계수를 서로 분리하여 각각 회귀분석을 할 수 있기 때문이다. 따라서, 이러한 효과를 위해서는 서로 다중 공선성을 가지는 변수가 초기식과 잔차식의 분리에 의해 서로 분리되어야 한다.
상기의 설명과 같이 공선성은 서로 비슷한 경향의 변수끼리의 문제이므로, 서로 차수가 동일한 경우보다 서로 차수가 상이한 경우에 발생할 가능성이 높다. 따라서, 상기 초기식과 상기 잔차식은 서로 차수를 다르게 하여 상기 회귀식에서 분리할 수 있다. 나아가, 초기식의 차수는 상기 회귀식의 차수 중 가장 낮은 차수와 동일할 수 있다. 왜냐하면, 가장 낮은 차수의 변수와 이의 홀수거듭제곱의 변수가 공선성을 가질 확률이 존재하기 때문이다.
회귀식 분리기(220)는 회귀식, 초기식 및 잔차식을 회귀 분석기(230)로 전송할 수 있다. 이 때, 회귀식은 상기 초기식과 상기 잔차식의 합이므로, 따로 전송되지 않을 수도 있다.
회귀 분석기(230)는 상기 회귀식 분리기(220)로부터 초기식 및 잔차식을 제공받을 수 있다. 회귀 분석기(230)는 노광기(100)로부터 위치 정보를 제공받을 수 있다. 상기 위치 정보는 제1 랏의 제1 로 데이터와 다른 제2 랏의 제2 로 데이터일 수 있다. 즉, 회귀식 생성기(210)가 기존의 회귀식을 생성하는 데에 사용한 제1 로 데이터가 아닌 새로운 위치 정보를 제공받을 수 있다.
회귀 분석기(230)는 상기 제2 로 데이터를 이용하여 회귀식 생성기(210)가 생성한 상기 회귀식을 보정할 수 있다. 구체적으로, 상기 회귀식의 각 변수들에 대한 계수를 보정할 수 있다.
회귀 분석기(230)는 상기 초기식을 먼저 제1 회귀분석할 수 있다. 이에 따라, 초기식의 변수와 공선성의 문제가 있는 변수가 잔차식으로 미리 분리되어 있으므로 다중 공선성의 문제 없이 초기식의 계수를 보정할 수 있다.
회귀 분석기(230)는 상기 초기식의 계수를 보정한 후에, 상기 보정된 계수를 적용한 초기식을 상기 회귀식에서 뺀 잔차식을 제2 회귀분석할 수 있다. 이 때에는, 역시 잔차식의 변수와 다중 공선성의 문제가 있는 초기식의 변수가 미리 분리되어 있으므로 공선성의 문제 없이 바로 정밀한 회귀분석이 가능할 수 있다.
회귀 분석기(230)는 상기의 2번에 걸친 회귀분석을 통해서 회귀식의 계수 즉, 얼라인 계수를 생성하고, 이를 노광기(100)에 제공할 수 있다. 노광기(100)는 제공 받은 얼라인 계수를 통해 새로운 제3 랏의 반도체 웨이퍼의 위치를 정렬하고, 상기 제3 랏의 반도체 웨이퍼의 오버레이를 계측하여 새로운 위치 정보 즉, 제3 로 데이터를 제공할 수 있다. 이 때에는 회귀식 생성기(210)는 상기 얼라인 계수를 제공 받아 상기 회귀식을 보정한 상태에서 상기 회귀식을 보정할 수 있다. 이어서, 상기 제3 로 데이터에의해 회귀식 분리기(220) 및 회귀 분석기(230)가 상기 보정된 회귀식을 다시 보정할 수 있다. 이렇듯, 회귀 분석은 새로운 반도체 웨이퍼가 노광기에 제공될 때마다 반복해서 수행될 수 있다.
본 발명의 일 실시예에 따른 반도체 소자의 제조 장치는 상기와 같이 공선성의 문제가 있을 수 있는 회귀식을 단계별로 회귀분석하여 공선성의 문제를 완벽히 제거할 수 있다. 나아가, 공선성의 문제가 없는 경우에는 기존의 사용하던 회귀식을 보다 높은 차수로 하여 정밀성을 높일 수 있다.
이하, 도 9를 참고하여 본 발명의 다른 실시예에 따른 반도체 소자의 제조 장치를 설명한다. 상술한 실시예와 중복되는 설명은 간략히 하거나 생략한다.
도 9는 본 발명의 다른 실시예에 따른 반도체 소자의 제조 장치의 계수 제공기를 세부적으로 설명하기 위한 블록도이다.
도 9를 참고하면, 본 실시예에 따른 반도체 소자의 제조 장치의 제2 계수 제공기(201)는 제1 계수 제공기(200)와 달리 공선성 판단기(240)를 더 포함한다.
공선성 판단기(240)는 회귀식 생성기(210)로부터 회귀식을 제공받을 수 있다. 공선성 판단기(240)는 상기 회귀식의 변수들의 VIF(Variation Inflation Factor, 분산 팽창 계수)값을 측정할 수 있다. VIF값은 1에서 무한대의 값을 가지는 파라미터로 다중공선성을 판단하는 파라미터로 판단된다. 일반적으로는 VIF값이 10이상이면 해당 변수가 다중 공선성이 존재하는 것으로 판단하지만, 이러한 판단 기준은 제한되지 않고 상황에 따라 달라질 수 있다.
회귀식의 독립 변수가 n개이고, 종속 변수가 1개인 경우에 총 변수는 n+1개이다. 이 데이터는 모두 양적 변수이다. 이때, 각각의 독립 변수간의 VIF값은 다음과 같다.
Figure 112014063247540-pat00003
여기서, k는 1 내지 n의 정수이고, VIFk는 k번째 독립 변수의 VIF값이다. 여기서 Rj값은 독립 변수 중 k번째 독립변수를 종속 변수로 지정하고 나머지 (n-1)개의 독립변수를 독립변수로 지정하여 회귀분석을 수행하였을 때, 도출되는 결정계수(R-squared) 즉, 상관계수(correlation coefficient, R)의 제곱한 값이다. 이 회귀분석에서 종속변수는 제외시킨다. 왜냐하면, 다중공선성은 입력변수들 간의 상관관계를 측정하는 것이기 때문이다.
이 때, VIF 값이 1 에 가까울수록 다중공선성의 정도가 작은 것이며, 반대로 값이 커질수록 다중공선성의 정도가 큰 것을 의미한다. 값의 범위가 1에서 무한대이기 때문에, 어느정도 커야 다중공선성이 있다라고 판단할 것인가에 대한 기준값이 필요하다. 보통 VIF 값이 10 이상인 경우 해당 변수가 다중공선성이 있다고 판단한다. 단, 이에 제한되는 것은 아니고, 특정한 기준치를 설정할 수 있다.
공선성 판단기(240)는 상기 회귀식의 변수별로 VIF값을 판단하고, 이를 통해 공선성의 판단을 수행할 수 있다. 구체적으로, 공선성 판단기(240)는 VIF의 최대값이 미리 설정된 기준치(a) 이상인 경우에 공선성이 있다고 판단할 수 있다. 또한, 공선성 판단기(240)는 VIF의 최대값이 미리 설정된 상기 기준치(a) 미만인 경우에도 상기 VIF의 평균값이 미리 설정된 또 다른 기준치(b) 이상인 경우에는 공선성이 있다고 판단할 수 있다.
회귀식 분리기(220)는 공선성 판단기(240)의 판단을 제공받을 수 있다. 회귀식 분리기(220)는 공선성 판단기(240)가 회귀식이 공선성이 있다고 판단하는 경우에는 상기 회귀식을 초기식과 잔차식으로 분리할 수 있다. 만일 공선성 판단기(240)가 회귀식이 공선성이 없다고 판단하는 경우에는 상기 회귀식을 초기식과 잔차식으로 분리하지 않을 수 있다. 이 경우에는 회귀식 분리기(220)는 회귀 분석기(230)에 상기 회귀식을 분리하지 않고 바로 제공할 수 있다.
회귀 분석기(230)는 회귀식 분리기(220)가 상기 공선성 판단에 의해 초기식과 잔차식을 분리해서 제공하는 경우 상기 초기식을 제1 회귀분석하고 상기 잔차식을 제2 회귀분석할 수 있다. 그러나, 회귀 분석기(230)는 회귀식 분리기(220)가 상기 공선성 판단에 의해 초기식과 잔차식을 분리하지 않고 회귀식 전체로 제공하는 경우 상기 회귀식을 전체로 회귀분석할 수 있다.
본 실시예에 따른 반도체 소자의 제조 장치는 공선성 판단을 먼저하여 회귀분석을 단계적으로 할지를 미리 정할 수 있다. 따라서, 연산량의 감소를 통해 효율적인 반도체 소자의 제조가 가능할 수 있다.
이하, 도 10을 참고하여 본 발명의 또 다른 실시예에 따른 반도체 소자의 제조 장치를 설명한다. 상술한 실시예와 중복되는 설명은 간략히 하거나 생략한다.
도 10은 본 발명의 또 다른 실시예에 따른 반도체 소자의 제조 장치의 계수 제공기를 세부적으로 설명하기 위한 블록도이다.
도 10을 참고하면, 본 실시예에 또 따른 반도체 소자의 제조 장치의 제3 계수 제공기(202)는 회귀식 분리기(220)와 회귀 분석기(230) 잔차식을 다시 제공하고 분리하는 동작을 수행한다.
본 실시예에 따르면, 회귀식 분리기(220)는 제1 계수 제공기(200)의 회귀식 분리기(220)와 마찬가지로 초기식과 잔차식을 회귀 분석기(230)에 제공한다(①). 이 때, 회귀 분석기(230)는 상기 초기식을 제1 회귀분석하여 초기식의 얼라인 계수를 확정한다.
그리고 회귀 분석기(230)는 상기 잔차식을 바로 제2 회귀분석하지 않고, 회귀식 분리기(220)에 다시 제공한다(②). 이 때, 제공되는 잔차식은 상기 제1 회귀분석에 의해 정해진 초기식의 얼라인 계수가 포함된 잔차식일 수 있다.
회귀식 분리기(220)는 상기 잔차식을 다시 제1 잔차식과 제2 잔차식으로 분리할 수 있다(③). 상기 제1 잔차식과 상기 잔차식의 관계는 상기 초기식과 상기 회귀식의 관계와 유사하다. 상기 제1 잔차식의 차수는 상기 잔차식의 차수보다 작거나 같을 수 있다. 상기 제1 잔차식과 상기 제2 잔차식을 합하면 상기 잔차식이 도출될 수 있다.
도 10에는 상기 잔차식이 다시 분리되는 것만 표시하였지만, 이에 제한되는 것은 아니다. 상기 제1 잔차식은 다시 회귀식 분리기(220)로 전송되어 다시 분리될 수 있다. 상기 분리되는 횟수는 미리 설정될 수 있다.
본 실시예에 따른 반도체 소자의 제조 장치는 회귀분석을 단계적으로 하고, 상기 단계는 다른 제한 요소가 없다면 원하는 만큼 증가될 수 있으므로, 상기 회귀식의 차수도 원하는 만큼 증가시킬 수 있다. 즉, 고차식의 회귀식을 이용할수록 정밀한 반도체 웨이퍼의 위치 보정이 가능하지다. 다만, 공선성의 문제 때문에 이를 도입하지 못하였으나 본 실시예에 따른 반도체 소자의 제조 장치는 이러한 제한이 없으므로, 고차항의 회귀식을 이용할 수 있다. 따라서, 원하는 만큼의 정밀한 보정이 가능할 수 있다.
이하, 도 11을 참고하여 본 발명의 또 다른 실시예에 따른 반도체 소자의 제조 장치를 설명한다. 상술한 실시예와 중복되는 설명은 간략히 하거나 생략한다.
도 11은 본 발명의 또 다른 실시예에 따른 반도체 소자의 제조 장치의 계수 제공기를 세부적으로 설명하기 위한 블록도이다.
도 11을 참고하면, 본 실시예에 또 따른 반도체 소자의 제조 장치의 제4 계수 제공기(203)는 제3 계수 제공기(202)와 달리 공선성 판단기(240)를 더 포함한다.
공선성 판단기(240)는 회귀식 생성기(210)로부터 회귀식을 제공 받아 공선성을 판단한다(①). 회귀식 분리기(220)는 상기 공선성 판단기(240)의 판단에 따라 회귀식을 전체로 회귀 분석기(230)에 제공하거나, 상기 회귀식을 초기식 및 잔차식으로 분리하여 회귀 분석기(230)에 제공한다(②). 회귀 분석기(230)는 상기 잔차식을 회귀식 분리기(220) 및 공선성 판단기(240)에 제공한다(③). 이에 공선성 판단기(240)는 상기 잔차의 공선성을 판단하여 그 결과를 회귀식 분리기(220)에 전송한다(④). 상기 공선성 판단기(240)의 판단에 따라 회귀식 분리기(220)는 상기 잔차식을 제1 잔차식 및 제2 잔차식으로 분리할 수 있다(⑤).
구체적으로, 공선성 판단기(240)가 상기 잔차식이 공선성이 있다고 판단하면, 상기 회귀식 분리기(220)는 상기 잔차식을 상기 제1 잔차식과 제2 잔차식으로 분리하여 회귀 분석기(230)에 전송할 수 있다. 만일, 공선성 판단기(240)가 상기 잔차식이 공선성이 없다고 판단하면, 회귀 분석기(230)는 상기 잔차식을 전체로서 회귀분석할 수 있다. 이 때, 상기 공선성 판단은 회귀식 분리기(220)를 통해서 전송될 수도 있고, 바로 회귀 분석기(230)로 전송될 수도 있다.
도 11에는 회귀식 분리기(220)가 잔차식을 1번만 분리하는 것이 도시되었지만, 실제로는 이에 제한되지 않는다. 즉, 잔차식을 분리하여 나온 제2 잔차식을 다시 분리할 수도 있다. 상기 식을 분리하는 횟수 즉, 회귀분석을 수행하는 횟수는 미리 정해질 수 있다.
이하, 도 12 내지 도 18을 참고하여, 일반적인 회귀분석을 이용한 경우를 비교하여 본 발명의 일 실시예에 따른 반도체 소자의 제조 장치를 이용한 경우의 효과를 설명한다.
도 12는 반도체 공정에서 진행 중인 4개의 오버레이 데이터를 이용하여 일반적인 회귀분석 방법과 본 발명의 일 실시예에 따른 회귀분석 방법의 결과 비교표이다.
도 13 내지 도 18은 도 12의 표를 바탕으로 일반적인 회귀분석과 본 발명의 일 실시예에 따른 회귀분석 방법을 비교한 그래프들이다.
도 12는 일반적인 회귀분석(normal regression)과 본 실시예에 따른 회귀분석(SBS regression, step by step-)의 회귀식의 제1 방향의 얼라인 계수(WK1…… WK19)를 4번에 걸쳐(4개의 로 데이터를 이용하여) 비교한 표이다.
도 12 내지 도 18을 참고하면, 2차의 변수(x2)의 계수(도 12의 WK7, WK9, WK11, 도 17의 k7, k9, k11), 3차의 변수(x3)의 계수인 K15, 17 alc 19(도 18, 도 12의 WK15, 17, 19), 상수(도 12의 WK1, 도 15의 offset)은 일반적인 회귀분석과 본 실시예에 따른 회귀분석과 큰 차이가 없다.
그러나, 공선성을 가지는 x와 x3의 계수인 k3 및 k13(도 13, 도 14, 도 16 및 도 18, 도 12의 WK3 및 WK13)을 살펴보면, 본 실시예의 회귀분석의 k13이 줄어든 것을 알 수 있다. 이는, 상대적으로 큰 변화를 가져오는 고차항의 비율이 줄어들어, 공선성의 문제가 해결됨을 알려준다. 상기 줄어든 k13의 일부는 상기 k3에서 담당하여 보정될 수 있다.
이하, 도2, 도 4, 도 19 및 도 20을 참고하여, 본 발명의 일 실시예에 따른 반도체 소자의 제조 방법을 설명한다. 상술한 실시예와 중복되는 설명은 생략하거나 간단히 한다.
도 19는 본 발명의 일 실시예에 따른 반도체 소자의 제조 방법을 설명하기 위한 순서도이다.
도 2 및 도 19를 참고하면, 제1 랏의 반도체 웨이퍼의 오버레이를 계측하여 제1 로 데이터를 획득한다(S100).
상기 제1 랏은 적어도 하나의 반도체 웨이퍼가 포함될 수 있다. 상기 반도체 웨이퍼의 오버레이는 웨이퍼 좌표와 레티클 좌표를 포함할 수 있다. 상기 오버레이를 계측하는 것은 노광기에서 수행될 수 있다. 단, 이에 제한되는 것은 아니다.
도 4 및 도 19를 참고하면, 제1 로 데이터를 바탕으로 회귀식을 생성한다(S200).
제1 로 데이터는 제1 방향에 따른 미스얼라인 파라미터로 표현될 수 있고, 이를 추세하 회귀식을 생성할 수 있다. 상기 회귀식은 복수의 차수를 가지는 회귀식일 수 있다.
도 19를 참고하면, 회귀식을 바탕으로 제2 랏의 반도체 웨이퍼를 정렬한다(S300).
상기 제2 랏은 적어도 하나의 반도체 웨이퍼가 포함될 수 있다. 상기 제1 및 제2 랏은 동일한 개수의 반도체 웨이퍼가 포함될 수 있다. 상기 동일한 개수는 한번에 노광 또는 계측할 수 있는 반도체 웨이퍼의 개수일 수 있다.
상기 회귀식은 얼라인 계수를 통해 특정될 수 있고, 이러한 특정된 회귀식을 통해 반도체 웨이퍼의 좌표를 결정할 수 있다. 따라서, 생성된 회귀식을 통해 반도체 웨이퍼를 정렬할 수 있다.
도 2 및 도 19를 참고하면, 제2 랏의 반도체 웨이퍼의 오버레이를 계측하여 제2 로 데이터를 획득한다(S400).
상기 정렬된 제2 랏의 반도체 웨이퍼의 오버레이를 다시 계측할 수 있다. 이러한 오버레이는 제1 로 데이터와 다른 제2 로 데이터로 상기 회귀식을 보정하는데 사용될 수 있다.
도 19를 참고하면, 제2 로 데이터를 바탕으로 회귀식을 보정한다(S500).
상기 제2 로 데이터를 바탕으로 상기 회귀식을 보정하는 것은 회귀분석을 여러단계로 나누어 하는 방식을 사용할 수 있다. 이를 아래에서 설명한다.
이하, 도 20을 참고하여, 상기 제2 로 데이터를 바탕으로 회귀식을 보정하는 것을 세부적으로 설명한다.
도 20은 본 발명의 일 실시예에 따른 반도체 소자의 제조 방법 중 회귀식을 보정하는 것을 세부적으로 설명하기 위한 순서도이다.
도 20을 참고하면, 회귀식을 초기식과 잔차식으로 분리한다(S510).
이 때, 상기 초기식의 차수는 상기 회귀식의 차수보다 작거나 같은 차수일 수 있다. 상기 초기식과 잔차식은 합에 의해서 다시 회귀식을 도출할 수 있는 식이다.
상기와 같이 초기식과 잔차식으로 상기 회귀식을 분리함에 따라, 다중 공선성(Multicollinearity) 또는 공선성의 문제를 해결할 수 있다. 즉, 다중 공선성이 문제가되는 각 변수의 계수를 서로 분리하여 각각 회귀분석을 할 수 있기 때문이다. 따라서, 이러한 효과를 위해서는 서로 다중 공선성을 가지는 변수가 초기식과 잔차식의 분리에 의해 서로 분리되어야 한다.
상기의 설명과 같이 공선성은 서로 비슷한 경향의 변수끼리의 문제이므로, 서로 차수가 동일한 경우보다 서로 차수가 상이한 경우에 발생할 가능성이 높다. 따라서, 상기 초기식과 상기 잔차식은 서로 차수를 다르게 하여 상기 회귀식에서 분리할 수 있다.
이어서, 초기식을 제1 회귀분석한다(S520).
상기 초기식을 제1 회귀분석하고 나서 상기 초기식의 얼라인 계수를 확정한다.
이어서, 잔차식을 제2 회귀분석한다(S530).
상기 잔차식은 상기 제1 회귀분석에 의해 초기식의 얼라인 계수가 확정된 잔차식일 수 있다. 상기 잔차식을 제2 회귀분석하여 회귀식의 확정되지 못한 나머지 계수를 확정할 수 있다.
이하, 도 21을 참고하여, 본 발명의 일 실시예에 따른 반도체 소자의 제조 방법 중 잔차식을 회귀분석하는 것을 세부적으로 설명한다. 상술한 실시예와 중복되는 설명은 생략하거나 간략히 한다.
도 21은 본 발명의 일 실시예에 따른 반도체 소자의 제조 방법 중 잔차식을 회귀분석하는 것을 세부적으로 설명하기 위한 순서도이다.
도 21을 참고하면, 잔차식을 제1 잔차식과 제2 잔차식으로 분리한다(S532).
상기 제1 잔차식과 상기 잔차식의 관계는 상기 초기식과 상기 회귀식의 관계와 유사하다. 상기 제1 잔차식의 차수는 상기 잔차식의 차수보다 작거나 같을 수 있다. 상기 제1 잔차식과 상기 제2 잔차식을 합하면 상기 잔차식이 도출될 수 있다.
도 21에는 상기 잔차식이 다시 분리되는 것만 표시하였지만, 이에 제한되는 것은 아니다. 상기 제1 잔차식은 다시 분리될 수 있다. 상기 분리되는 횟수는 미리 설정될 수 있다.
이하, 도 22를 참고하여, 본 발명의 다른 실시예에 따른 반도체 소자의 제조 방법을 설명한다. 상술한 실시예와 중복되는 설명은 생략하거나 간략히 한다.
도 22는 본 발명의 다른 실시예에 따른 반도체 소자의 제조 방법을 설명하기 위한 순서도이다.
도 22를 참고하면, 본 발명의 다른 실시예에 따른 반도체 소자의 제조 방법은 제2 로 데이터를 바탕으로 회귀식을 보정(S500)한 후에, 보정된 회귀식을 바탕으로 제3 랏의 반도체 웨이퍼를 정렬한다(S600).
상기 제3 랏은 적어도 하나의 반도체 웨이퍼가 포함될 수 있다. 상기 제1 내지 제3 랏은 동일한 개수의 반도체 웨이퍼가 포함될 수 있다. 상기 동일한 개수는 한번에 노광 또는 계측할 수 있는 반도체 웨이퍼의 개수일 수 있다.
도 21에는 제3 랏의 반도체 웨이퍼를 정렬하는 것 까지만 도시하였지만, 상기의 방식으로 회귀식을 보정하는 것을 계속해서 반복할 수 있다. 따라서, 회귀 분석을 계속해서 더 정밀하게 회귀식이 보정될 수 있다.
이하, 도 23을 참고하여, 본 발명의 다른 실시예에 따른 반도체 소자의 제조 방법을 설명한다. 상술한 실시예와 중복되는 설명은 생략하거나 간략히 한다.
도 23은 본 발명의 또 다른 실시예에 따른 반도체 소자의 제조 방법을 설명하기 위한 순서도이다.
도 23을 참고하면, 제2 로 데이터를 바탕으로 회귀식을 보정하는 것(S500)은 세부적으로 나뉠 수 있다. 우선, VIF를 측정하여 회귀식을 분리할지 판단한다(S505).
VIF값은 1에서 무한대의 값을 가지는 파라미터로 다중공선성을 판단하는 파라미터로 판단된다. 일반적으로는 VIF값이 10이상이면 해당 변수가 다중 공선성이 존재하는 것으로 판단하지만, 이러한 판단 기준은 제한되지 않고 상황에 따라 달라질 수 있다.
회귀식의 독립 변수가 n개이고, 종속 변수가 1개인 경우에 총 변수는 n+1개이다. 이 데이터는 모두 양적 변수이다. 이때, 각각의 독립 변수간의 VIF값은 수학식 2와 같다.
여기서, k는 1 내지 n의 정수이고, VIFk는 k번째 독립 변수의 VIF값이다. 여기서 Rj값은 독립 변수 중 k번째 독립변수를 종속 변수로 지정하고 나머지 (n-1)개의 독립변수를 독립변수로 지정하여 회귀분석을 수행하였을 때, 도출되는 결정계수(R-squared) 즉, 상관계수(correlation coefficient, R)의 제곱한 값이다. 이 회귀분석에서 종속변수는 제외시킨다. 왜냐하면, 다중공선성은 입력변수들 간의 상관관계를 측정하는 것이기 때문이다.
이 때, VIF 값이 1 에 가까울수록 다중공선성의 정도가 작은 것이며, 반대로 값이 커질수록 다중공선성의 정도가 큰 것을 의미한다. 값의 범위가 1에서 무한대이기 때문에, 어느정도 커야 다중공선성이 있다라고 판단할 것인가에 대한 기준값이 필요하다. 보통 VIF 값이 10 이상인 경우 해당 변수가 다중공선성이 있다고 판단한다. 단, 이에 제한되는 것은 아니고, 특정한 기준치를 설정할 수 있다.
만일 VIF값에 의해 다중 공선성이 있어 회귀식을 분리할 것이라 판단되는 경우에는, 회귀식과 초기식을 잔차식으로 분리하고(S510), 초기식을 제1 회귀분석하고(S520), 잔차식을 제2 회귀분석한다(S530).
만일 VIF값에 의해 다중 공선성이 없어 회귀식을 분리하지 않을 것이라 판단되는 경우에는, 상기 회귀식을 전체로 회귀분석한다(S540).
이하, 도 24를 참고하여, 본 발명의 다른 실시예에 따른 반도체 소자의 제조 방법을 설명한다. 상술한 실시예와 중복되는 설명은 생략하거나 간략히 한다.
도 24는 본 발명의 또 다른 실시예에 따른 반도체 소자의 제조 방법을 설명하기 위한 순서도이다.
도 24를 참고하면, 제2 로 데이터를 바탕으로 회귀식을 보정하는 것(S500)은 VIF값의 최대값이 미리 설정된 값(도 24의 a) 이상인지를 판단하는 것(S505-1)을 포함한다.
만일 VIF값의 최대값이 미리 설정된 값(도 24의 a) 이상인 경우에는, 회귀식과 초기식을 잔차식으로 분리하고(S510), 초기식을 제1 회귀분석하고(S520), 잔차식을 제2 회귀분석한다(S530).
만일 VIF값의 최대값이 미리 설정된 값(도 24의 a) 미만인 경우에는, 상기 회귀식을 전체로 회귀분석한다(S540).
이하, 도 25를 참고하여, 본 발명의 다른 실시예에 따른 반도체 소자의 제조 방법을 설명한다. 상술한 실시예와 중복되는 설명은 생략하거나 간략히 한다.
도 25는 본 발명의 또 다른 실시예에 따른 반도체 소자의 제조 방법을 설명하기 위한 순서도이다.
도 25를 참고하면, 제2 로 데이터를 바탕으로 회귀식을 보정하는 것(S500)은 VIF값의 최대값이 미리 설정된 값(도 25의 a) 이상인지를 판단하는 것(S505-1) 및 VIF값의 평균값이 미리 설정된 값(도 25의 b) 이상인지를 판단하는 것(S507)을 포함한다.
만일 VIF값의 최대값이 미리 설정된 값(도 24의 a) 이상인 경우에는, 회귀식과 초기식을 잔차식으로 분리하고(S510), 초기식을 제1 회귀분석하고(S520), 잔차식을 제2 회귀분석한다(S530).
만일 VIF값의 최대값이 미리 설정된 값(도 24의 a) 미만인 경우에도, VIF값의 평균값이 미리 설정된 값(도 25의 b) 이상인 경우에는, 회귀식과 초기식을 잔차식으로 분리하고(S510), 초기식을 제1 회귀분석하고(S520), 잔차식을 제2 회귀분석한다(S530).
만일 VIF값의 최대값이 미리 설정된 값(도 24의 a) 미만인 경우이고, VIF값의 평균값도 미리 설정된 값(도 25의 b) 미만인 경우에는, 상기 회귀식을 전체로 회귀분석한다(S540).
본 실시예에 따른 반도체 소자의 제조 방법은 공선성을 가지는 변수를 판단함에 최대값과 평균값을 모두 이용하여 공선성의 여부를 정밀하게 판단하고, 공선성이 없다고 판단되는 경우 연산량을 줄일 수 있다.
이하, 도 1 및 도 26을 참고하여, 본 발명의 다른 실시예에 따른 반도체 소자의 제조 방법을 설명한다. 상술한 실시예와 중복되는 설명은 생략하거나 간략히 한다.
도 26은 본 발명의 또 다른 실시예에 따른 반도체 소자의 제조 방법을 설명하기 위한 순서도이다.
도 1 및 도 26을 참고하면, 본 발명의 또 다른 실시예에 따른 반도체 소자의 제조 방법은 회귀식을 바탕으로 제2 랏의 반도체 웨이퍼를 정렬한(S300) 후에 제2 랏의 반도체 웨이퍼를 노광한다(S350).
즉, 상기 반도체 웨이퍼의 오버레이를 측정하는 과정은 노광을 하는 과정에서 수행될 수 있다. 이는 노광을 위해 반도체 웨이퍼의 위치를 정렬하는 것을 과정에서 수행되기 때문이다.
따라서, 상기 반도체 웨이퍼의 오버레이를 측정하는 과정은 노광기에 의해서 수행될 수 있다. 단, 이에 제한되는 것은 아니다.
도 27는 본 발명의 몇몇 실시예에 따른 반도체 장치를 포함하는 전자 시스템의 예시적 블록도이다.
도 27를 참조하면, 본 발명의 몇몇 실시예에 따른 전자 시스템(2900)은 컨트롤러(2910), 입출력 장치(2920, I/O), 기억 장치(2929), 인터페이스(2940) 및 버스(2950, bus)를 포함할 수 있다. 컨트롤러(2910), 입출력 장치(2920), 기억 장치(2929) 및/또는 인터페이스(2940)는 버스(2950)를 통하여 서로 결합 될 수 있다. 버스(2950)는 데이터들이 이동되는 통로(path)에 해당한다. 컨트롤러(2910)는 마이크로프로세서, 디지털 신호 프로세스, 마이크로 컨트롤러, 및 이들과 유사한 기능을 수행할 수 있는 논리 소자들 중에서 적어도 하나를 포함할 수 있다. 입출력 장치(2920)는 키 패드(keypad), 키보드 및 디스플레이 장치 등을 포함할 수 있다. 기억 장치(2929)는 데이터 및/또는 명령어 등을 저장할 수 있다. 기억 장치(2929)는 본 발명의 몇몇 실시예에 따른 반도체 소자를 포함할 수 있다. 기억 장치(2929)는 DRAM을 포함할 수 있다. 인터페이스(2940)는 통신 네트워크로 데이터를 전송하거나 통신 네트워크로부터 데이터를 수신하는 기능을 수행할 수 있다. 인터페이스(2940)는 유선 또는 무선 형태일 수 있다. 예컨대, 인터페이스(2940)는 안테나 또는 유무선 트랜시버 등을 포함할 수 있다.
전자 시스템(2900)은 개인 휴대용 정보 단말기(PDA, personal digital assistant) 포터블 컴퓨터(portable computer), 웹 태블릿(web tablet), 무선 전화기(wireless phone), 모바일 폰(mobile phone), 디지털 뮤직 플레이어(digital music player), 메모리 카드(memory card), 또는 정보를 무선환경에서 송신 및/또는 수신할 수 있는 모든 전자 제품에 적용될 수 있다.
도 28은 본 발명의 실시예들에 따른 반도체 소자 제조 방법에 따라 제조된 반도체 소자를 포함하는 메모리 카드의 일 예를 도시한 블록도이다.
도 28을 참고하면, 본 발명의 다양한 실시예들에 따라 제조된 반도체 소자를 포함하는 메모리(3010)는 메모리 카드(3000)에 채용될 수 있다. 메모리 카드(3000)는 호스트(3030)와 메모리(3010) 사이에서 데이터 교환을 컨트롤하는 메모리 컨트롤러(3020)를 포함할 수 있다. SRAM(3021)은 중앙 처리 장치(3022)의 동작 메모리로 사용될 수 있다. 호스트 인터페이스(3023)은 호스트(3030)가 메모리 카드(3000)에 접속하여 데이터를 교환하기 위한 프로토콜을 포함할 수 있다. 에러 정정 코드(3024)는 메모리(3010)로부터 리드된 데이터의 에러를 탐지하고 정정할 수 있다. 메모리 인터페이스(3025)는 메모리(3010)와 인터페이싱할 수 있다. 중앙 처리 장치(3022)는 메모리 컨트롤러(3020)의 데이터 교환과 관련된 전체적인 컨트롤 동작을 수행할 수 있다.
도 29 및 도 30는 본 발명의 몇몇 실시예들에 따른 반도체 장치를 적용할 수 있는 예시적인 반도체 시스템이다. 도 29은 태블릿 PC이고, 도 30는 노트북을 도시한 것이다. 본 발명의 몇몇 실시예들에 따른 반도체 장치는 예시하지 않는 다른 집적 회로 장치에도 적용될 수 있음은 당업자에게 자명하다.
이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
100: 노광기
200: 제1 계수 제공기
210: 회귀식 생성기
220: 회귀식 분리기
230: 회귀 분석기
240: 공선성 판단기

Claims (10)

  1. 제1 랏(lot)의 반도체 웨이퍼의 오버레이를 계측하여 제1 로 데이타(raw data)를 획득하고,
    상기 제1 로 데이타를 바탕으로 회귀식을 생성하고,
    상기 회귀식의 계수를 바탕으로 제2 랏의 반도체 웨이퍼를 정렬하고,
    상기 정렬된 제2 랏의 반도체 웨이퍼의 오버레이를 계측하여 제2 로 데이타를 획득하고,
    상기 제2 로 데이타를 바탕으로 상기 회귀식을 보정하는 것을 포함하되,
    상기 회귀식을 보정하는 것은, 상기 회귀식을, 초기식과, 상기 회귀식에서 상기 초기식을 뺀 잔차식으로 분리하고,
    상기 제2 로 데이타를 바탕으로 상기 초기식을 제1 회귀분석하여 상기 초기식의 계수를 보정하고,
    상기 회귀식에 상기 초기식의 계수를 적용하여 제2 회귀분석하여 상기 잔차식의 계수를 보정하는 것을 포함하는 반도체 소자의 제조 방법.
  2. 제 1항에 있어서,
    상기 초기식의 차수는 상기 회귀식의 차수보다 작거나 같은 차수인 반도체 소자의 제조 방법.
  3. 제 1항에 있어서,
    상기 제1 로 데이터는 상기 제1 랏의 반도체 웨이퍼의 제1 방향 및 상기 제1 방향과 교차하는 제2 방향의 좌표를 포함하는 반도체 소자의 제조 방법.
  4. 제 1항에 있어서,
    상기 보정된 회귀식의 계수를 바탕으로 제3 랏의 반도체 웨이퍼를 정렬하는 것을 더 포함하는 반도체 소자의 제조 방법.
  5. 제 1항에 있어서,
    상기 회귀식은 3차 이상의 차수를 가지는 반도체 소자의 제조 방법.
  6. 제 1항에 있어서,
    상기 제2 회귀분석하는 것은,
    상기 잔차식을 상기 잔차식의 차수보다 작거나 같은 차수의 제1 잔차식과 상기 잔차식에서 상기 제1 잔차식을 뺀 제2 잔차식으로 분리하고,
    상기 제2 로 데이터를 바탕으로 상기 제1 잔차식을 제3 회귀분석하여 상기 제1 잔차식의 계수를 보정하고,
    상기 제2 로 데이터를 바탕으로 상기 제2 잔차식을 제4 회귀분석하여 상기 제2 잔차식의 계수를 보정하는 것을 포함하는 반도체 소자의 제조 방법.
  7. 제 1항에 있어서,
    상기 초기식의 차수는 상기 잔차식의 차수보다 크거나 같은 반도체 소자의 제조 방법.
  8. 제1 랏의 반도체 웨이퍼의 오버레이를 계측하여 제1 로 데이터를 획득하고,
    상기 제1 로 데이터를 바탕으로 회귀식을 생성하고,
    상기 회귀식의 계수를 바탕으로 제2 랏의 반도체 웨이퍼를 정렬하고,
    상기 정렬된 제2 랏의 반도체 웨이퍼의 오버레이를 계측하여 제2 로 데이터를 획득하고,
    상기 제2 로 데이터를 바탕으로 상기 회귀식을 보정하는 것을 포함하되,
    상기 회귀식을 보정하는 것은 상기 회귀식의 변수들의 VIF(Variation Inflation Factor)값을 측정하여 상기 회귀식을 분리할 지를 판단하는 것을 포함하고,
    상기 회귀식을 분리하는 것으로 판단하면, 상기 회귀식을 상기 초기식과 상기 잔차식으로 분리하여 제1 회귀분석 및 제2 회귀분석하고,
    상기 회귀식을 분리하지 않는 것으로 판단하면, 상기 회귀식을 분리하지 않고 전체로서 회귀분석하는 것을 포함하는 반도체 소자의 제조 방법.
  9. 얼라인 계수를 제공받아 제1 및 제2 반도체 웨이퍼를 정렬시키고, 상기 정렬된 제1 및 제2 반도체 웨이퍼의 위치 정보를 획득하고, 상기 제1 및 제2 반도체 웨이퍼를 노광하는 노광기; 및
    상기 노광기가 획득한 제1 및 제2 반도체 웨이퍼의 위치 정보를 통해 회귀분석을 하여 상기 얼라인 계수를 제공하는 계수 제공기를 포함하되,
    상기 계수 제공기는,
    상기 제1 반도체 웨이퍼의 위치 정보를 통해 회귀식을 생성하는 회귀식 생성기와,
    상기 회귀식을 초기식과, 상기 회귀식에서 상기 초기식을 뺀 잔차식으로 분리하는 회귀식 분리기와,
    상기 제2 반도체 웨이퍼의 위치 정보를 바탕으로 상기 회귀식 분리기가 제공하는 상기 회귀식, 초기식 또는 상기 잔차식을 회귀분석하여 얼라인 계수를 생성하는 회귀 분석기를 포함하는 반도체 소자의 제조 장치.
  10. 제 9항에 있어서,
    상기 계수 제공기는 상기 회귀식의 변수들의 다중공선성을 판단하는 공선성 판단기를 더 포함하고,
    상기 회귀식 분리기는, 상기 공선성 판단기가 상기 다중공선성이 있다고 판단하면, 상기 회귀식의 분리를 수행하여 상기 회귀 분석기에 분리된 상기 초기식과 상기 잔차식을 제공하고, 상기 공선성 판단기가 상기 다중공선성이 없다고 판단하면 상기 회귀식을 그대로 상기 회귀 분석기에 제공하는 반도체 소자의 제조 장치.
KR1020140083728A 2014-07-04 2014-07-04 반도체 소자의 제조 방법 및 장치 KR102250062B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020140083728A KR102250062B1 (ko) 2014-07-04 2014-07-04 반도체 소자의 제조 방법 및 장치
US14/625,907 US9703280B2 (en) 2014-07-04 2015-02-19 Method and apparatus for fabricating semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140083728A KR102250062B1 (ko) 2014-07-04 2014-07-04 반도체 소자의 제조 방법 및 장치

Publications (2)

Publication Number Publication Date
KR20160004773A KR20160004773A (ko) 2016-01-13
KR102250062B1 true KR102250062B1 (ko) 2021-05-11

Family

ID=55017497

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140083728A KR102250062B1 (ko) 2014-07-04 2014-07-04 반도체 소자의 제조 방법 및 장치

Country Status (2)

Country Link
US (1) US9703280B2 (ko)
KR (1) KR102250062B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102222449B1 (ko) * 2015-02-16 2021-03-03 삼성전자주식회사 탭이 내장된 데이터 수신기 및 이를 포함하는 데이터 전송 시스템

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070081170A1 (en) 2002-07-03 2007-04-12 Tokyo Electron Limited Overlay metrology method and apparatus using more than one grating per measurement direction
US20110207247A1 (en) 2010-02-19 2011-08-25 Chan Hwang Method of correcting overlay and semiconductor device manufacturing method using the same

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4243882C1 (de) * 1992-12-23 1994-01-05 Baleanu Michael Alin Verfahren und Einrichtung zur Überwachung eines technischen Prozesses
JP2001110710A (ja) * 1999-10-08 2001-04-20 Nikon Corp 露光装置、露光方法、および半導体デバイスの製造方法
US6613589B2 (en) 2001-04-06 2003-09-02 Koninklijke Philips Electronics N.V. Method for improving substrate alignment
US7792595B1 (en) 2004-03-30 2010-09-07 Synopsys, Inc. Method and system for enhancing the yield in semiconductor manufacturing
KR20050101587A (ko) 2004-04-19 2005-10-25 삼성전자주식회사 오버레이 측정방법
WO2007066404A1 (ja) 2005-12-08 2007-06-14 Spansion Llc 半導体製造装置、その制御システムおよびその制御方法
JP5011830B2 (ja) 2006-06-09 2012-08-29 富士通セミコンダクター株式会社 データ処理方法、データ処理プログラム、該プログラムを記録した記録媒体およびデータ処理装置
US7571420B2 (en) 2007-02-16 2009-08-04 Intel Corporation Dynamic sampling with efficient model for overlay
JP5270109B2 (ja) * 2007-05-23 2013-08-21 ルネサスエレクトロニクス株式会社 半導体集積回路装置の製造方法
US7962234B2 (en) * 2008-06-09 2011-06-14 International Business Machines Corporation Multidimensional process window optimization in semiconductor manufacturing
JP4568790B1 (ja) 2009-04-14 2010-10-27 シャープ株式会社 出来映え予測装置、出来映え予測方法、出来映え予測プログラム、及び、プログラム記録媒体
US8315729B2 (en) * 2010-05-06 2012-11-20 International Business Machines Corporation Enhancing investigation of variability by inclusion of similar objects with known differences to the original ones
KR102359050B1 (ko) * 2014-02-12 2022-02-08 에이에스엠엘 네델란즈 비.브이. 프로세스 윈도우를 최적화하는 방법
JP6491677B2 (ja) * 2014-06-10 2019-03-27 エーエスエムエル ネザーランズ ビー．ブイ． 計算的ウェーハ検査

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070081170A1 (en) 2002-07-03 2007-04-12 Tokyo Electron Limited Overlay metrology method and apparatus using more than one grating per measurement direction
US20110207247A1 (en) 2010-02-19 2011-08-25 Chan Hwang Method of correcting overlay and semiconductor device manufacturing method using the same

Also Published As

Publication number Publication date
US9703280B2 (en) 2017-07-11
KR20160004773A (ko) 2016-01-13
US20160005590A1 (en) 2016-01-07

Similar Documents

Publication Publication Date Title
TWI731581B (zh) 判定圖案化製程之校正之方法、元件製造方法、用於微影裝置之控制系統及微影裝置
KR101930420B1 (ko) 샘플링 비율 결정 기법에 의한 계측 샘플링 방법 및 그 컴퓨터 프로그램 제품
US9087176B1 (en) Statistical overlay error prediction for feed forward and feedback correction of overlay errors, root cause analysis and process control
US7865864B2 (en) Electrically driven optical proximity correction
US20160042105A1 (en) Target and process sensitivity analysis to requirements
KR101504594B1 (ko) 반도체 소자의 누설전류 예측 방법
KR102637430B1 (ko) 계측을 위한 신호-도메인 적응
US8295965B2 (en) Semiconductor processing dispatch control
Li et al. A diagnostic procedure for high-dimensional data streams via missed discovery rate control
US10540474B2 (en) Chip temperature computation method and chip temperature computation device
US11244873B2 (en) Systems and methods for manufacturing microelectronic devices
US10068038B2 (en) Semiconductor process simulation device and simulation method thereof
KR102250062B1 (ko) 반도체 소자의 제조 방법 및 장치
CN109524328B (zh) 控制半导体制造设施的系统和方法、制造集成电路的方法
EP3423964A1 (en) Interactive routing of connection in circuit using welding auto welding and auto cloning
US20190034577A1 (en) Ic layout post-decomposition mask allocation optimization
JP2008258361A (ja) 半導体装置の製造方法
US8406904B2 (en) Two-dimensional multi-products multi-tools advanced process control
CN114594655A (zh) 光学临近效应修正方法及系统和掩膜版
US20110047518A1 (en) Pattern determining method
KR102378617B1 (ko) 리소그래피 방법
Kim et al. The efficient DTCO compact modeling solutions to improve MHC and reduce TAT
US11725934B2 (en) Systems and methods for metrology optimization based on metrology landscapes
JP2009252140A (ja) セル遅延ライブラリとその作成方法、及び遅延解析方法
US9396299B2 (en) Reticle mark arrangement method and nontransitory computer readable medium storing a reticle mark arrangement program

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant