JP2008258361A - 半導体装置の製造方法 - Google Patents

Abstract

【課題】パターニングマージンのトレードオフを最適にするレイアウトの判断がむずかしく、高歩留を得るレイアウトの形成が困難となっている。
【解決手段】半導体リソグラフィ工程でのオープン、ショート起因の歩留を計算する方法で、１または２以上の半導体集積回路のレイアウトに基づいたシミュレーションにより半導体基板面上の転写イメージＭ２を作成する工程と、転写イメージの寸法を測長し、その測長値からオープン・ショートのマージンが不足するマージン不足箇所Ｐ１，Ｐ２を抽出する工程と、マージン不足箇所について、測長値とリソグラフィ工程のフォーカス値との関係において、測長値のオープン・ショート判定値Ｌthを基準に歩留の計算対象を絞り込み、歩留を計算する工程とを備える。
【選択図】図１

Description

本発明は半導体装置の製造方法にかかわり、特には半導体リソグラフィ工程でのオープン、ショート起因の歩留を計算する技術に関する。

従来の半導体設計の技術においては、デザインルールで決められた規則に従ってレイアウトを形成することで、半導体製造の歩留を確保していた（例えば特許文献１参照）。
特開２００６−３３７６６８号公報（第４−７頁、第１−８図）

しかし、近年の半導体集積回路の集積化や微細化によりフォトリソグラフィ工程での解像度が不足し、精度の高いパターニングが困難になってきている。半導体基板表面とリソグラフィでの転写レイアウトパターンの結像面とのフォーカス値は、半導体基板面上に形成された転写レイアウトパターンの輪郭の鮮明さに対して、大きな相関関係をもつ。フォーカス値がゼロであれば、半導体基板面上に転写レイアウトパターンが正確に結像し、フォーカス値がゼロから大きくなればなるほど転写レイアウトパターンの輪郭は不鮮明になりぼやける。この輪郭のぼやけにより、転写レイアウトパターンに断線・ショート不良が生じる。製造過程においては、フォーカス値が常にゼロであることはありえず、フォーカス値はばらついている。その結果、プロセス技術の開発初期ではデザインルールを守るレイアウトであっても、パターニング精度が大きく変動し、回路ショートやオープンなどの歩留を変動させる要因となっている。

一方、レイアウト面積を縮小するように設計した場合、オープンマージンを確保するとショートマージンが不足し、ショートマージンを確保するとオープンマージンが不足するなどのパターニング評価指標間でトレードオフが生じてしまう。レイアウト設計のフェーズでは、デザインルールを守ったレイアウトは形成できても、これらパターニングマージンのトレードオフを最適にするレイアウトが判断できないため、高歩留を得るレイアウトを形成することが困難となっている。

本発明は、このような事情に鑑みて創作したものであり、性能および歩留の向上を図ることが可能な半導体装置の製造方法を提供することを目的としている。

本発明による半導体装置の製造方法は、半導体リソグラフィ工程でのオープン、ショート起因の歩留を計算する方法であって、
１または２以上の半導体集積回路のレイアウトに基づいたシミュレーションにより半導体基板面上の転写イメージを作成する工程と、
前記転写イメージの寸法を測長し、その測長値からオープン・ショートのマージンが不足するマージン不足箇所を抽出する工程と、
前記マージン不足箇所について、前記測長値とリソグラフィ工程の製造パラメータとの関係において、前記測長値のオープン・ショート判定値を基準に歩留の計算対象を絞り込み、歩留を計算する工程とを備える。

この半導体装置の製造方法においては、レイアウトをシミュレーションして半導体基板面上の転写イメージを作成し、次いで、その転写イメージにおいて測長を行い、測長値が相対的に小さい箇所については、これをマージン不足箇所として抽出している。そして、マージン不足箇所に絞って歩留を計算することとしている。つまり、マージン不足箇所以外は、歩留の対象から外している。さらに、測長値とリソグラフィ工程の製造パラメータとの関係において、測長値についてオープン・ショート判定値を基準にして歩留の計算対象をさらに絞り込み、絞り込まれた状況下で歩留を計算する。このように合理的に絞り込んだ対象に限定して歩留を計算するので、歩留計算に要する時間の増大を抑制しながら、パターニングマージンのトレードオフを最適化することが可能となる。

上記の半導体装置の製造方法において、さらに、前記測長値とリソグラフィ工程の製造パラメータとの関係を表す関数を生成する工程を備えるという態様がある。そして、前記歩留を計算する工程において、前記関数と前記製造パラメータのばらつき分布と前記オープン・ショート判定値から歩留を計算するようにするのが好ましい。さらに、前記製造パラメータのばらつき分布を正規分布で近似することが好ましい。そして、前記製造パラメータとしてリソグラフィ工程のフォーカス値を用い、前記関数として前記測長値と前記リソグラフィ工程のフォーカス値との関係を表す関数を用いるという態様がある。

測長値とリソグラフィ工程の製造パラメータ（フォーカス値）との関係を表す関数を生成しておけば、測長値についてのオープン・ショート判定値と製造パラメータ（フォーカス値）との相関関係の割り出しが効率良く行え、製造パラメータ（フォーカス値）から製造パラメータのばらつき分布へのアプローチも効率良く行え、その結果、歩留の計算を高速化することが可能となる。製造パラメータのばらつき分布を正規分布で近似すれば、さらに効率良く歩留を計算することが可能となる。

パターニングマージンに影響を与えるリソグラフィ工程の製造パラメータとしては、露光装置投影レンズの焦点深度であるフォーカス値パラメータや露光量値パラメータやマスクアライメントずれ値パラメータなどがある。半導体基板表面とリソグラフィでの転写レイアウトパターンの結像面との面間距離は、リソグラフィ工程のフォーカス値に大きく関係する。このことから、製造パラメータとしてリソグラフィ工程のフォーカス値を用い、前記関数として測長値とフォーカス値との関係を表す関数を用いる場合には、パターニングマージンのトレードオフを最適化する上での歩留計算を効果的なものにできる。

さらに、前記製造パラメータである前記フォーカス値のばらつき分布について、前記オープン・ショート判定値未満の箇所から一定距離範囲内においては前記フォーカス値のばらつき分布が同じ確率分布とされるという態様がある。これは、半導体集積回路のレイアウトにおいて、距離が近い位置どうし間では、リソグラフィ工程でのフォーカスが同じ要因でばらつくことを利用している。これによって、各測長箇所での分布計算を少なくすることができ、歩留計算の高速化を図ることが可能となる。

また上記の半導体装置の製造方法において、前記製造パラメータとしてリソグラフィ工程の露光量値を用い、前記関数として前記測長値と前記リソグラフィ工程の露光量値との関係を表す関数を用いるという態様がある。そして、前記製造パラメータである前記露光量値のばらつき分布について、前記オープン・ショート判定値未満の箇所から一定距離範囲内においては前記露光量値のばらつき分布が同じ確率分布とされるという態様がある。これによっても、パターニングマージンのトレードオフを最適化する上での歩留計算を効果的なものにできる。

また上記の半導体装置の製造方法において、前記製造パラメータとしてリソグラフィ工程のマスクアライメントずれ値を用い、前記関数として前記マスクアライメントずれ値と配線およびコンタクトホールの重ね合わせ面積値との関係を表す関数を用いるという態様がある。これによっても、パターニングマージンのトレードオフを最適化する上での歩留計算を効果的なものにできる。

また上記の半導体装置の製造方法の前記歩留を計算する工程において、一部のセル単位で歩留計算を行うという態様がある。一部のセル単位で歩留計算を行った結果を他の類似のセル群に転用することにより、歩留計算の効率アップが図られる。

また上記の半導体装置の製造方法の前記歩留を計算する工程において、前記測長値が前記オープン・ショート判定値よりも小さいものに限定して歩留計算を行うという態様がある。この絞り込みによっても、歩留計算の効率アップが図られる。

また上記の半導体装置の製造方法において、前記測長値とリソグラフィ工程の製造パラメータとの関係を表す関数について、半導体集積回路のレイアウトが同じ形状のものに対しては同じ関数を共通使用するという態様がある。この絞り込みによっても、歩留計算の効率アップが図られる。

また上記の半導体装置の製造方法において、複数の半導体集積回路のレイアウトに対してそれぞれの歩留を計算し、前記各歩留より最適なレイアウトを選択するという態様がある。上記のように、歩留計算に要する時間の増大を抑制しながら、パターニングマージンのトレードオフを最適化することが可能となるので、高歩留を得るレイアウトを形成することができる。

また上記の半導体装置の製造方法において、さらに、製造上一定の確率で発生する欠陥起因の歩留を計算する工程を備えるという態様がある。

本発明によれば、測長値とリソグラフィ工程の製造パラメータとの関係において、測長値についてオープン・ショート判定値を基準にして歩留の計算対象を絞り込み、絞り込まれた状況下で歩留を計算するので、歩留計算に要する時間の増大を抑制しながら、パターニングマージンのトレードオフを最適化することができる。したがって、回路パターンのレイアウトばらつきに起因する特性や寸法のばらつきを抑止して、性能および歩留の向上を図ることが可能となる。

以下、本発明にかかわる半導体装置の製造方法の実施の形態を図面を用いて詳細に説明する。

図１は本発明の一実施の形態における半導体装置の製造方法を示す概念図である。図１において、１は半導体集積回路のレイアウトＡ１を入力し、転写イメージシミュレーションの実施対象箇所を絞り込むシミュレーション領域選択部、２は半導体集積回路のレイアウトＡ１およびリソグラフィ工程の光学モデルやレジストモデルＡ２を入力し、シミュレータを用いて転写イメージＭ２を作成する転写イメージシミュレーション部、３は作成した転写イメージＭ２の幅やスペースを測長し、幅の小さいオープンマージン不足箇所Ｐ１やスペースの小さいショートマージン不足箇所Ｐ２を抽出し、測長情報Ｂ１として出力する転写イメージ測長部、４はあらかじめ歩留計算箇所を絞り込むに当たって測長情報Ｂ１の中からオープン不良やショート不良の危険性が高くなる測長値の小さい箇所を順番に選択する歩留計算箇所選択部、５は測長値とフォーカス値との関係を表す測長値関数Ｆ１を生成する測長値関数生成部、６はフォーカス値についてのばらつき具合を表す確率分布関数Ｆ２を生成する確率分布関数生成部、７は測長値関数Ｆ１と確率分布関数Ｆ２と測長値についてのオープン・ショート判定値Ｌthから局所歩留Ｙ_L を計算する局所歩留計算部、８は局所歩留Ｙ_L を用いてレイアウト全体の歩留Ｙを計算するレイアウト歩留計算部である。

次に、上記のように構成された本実施の形態の半導体装置の製造方法の動作を説明する。

（ステップＳ１）：シミュレーション対象箇所絞り込み
まず、シミュレーション領域選択部１において、半導体集積回路のレイアウトＡ１を入力し、次工程のステップＳ２の転写イメージシミュレーションを実施すべき箇所を絞り込み選択する。

レイアウトすべてをシミュレーションすれば、精度の高い歩留計算が可能となる。しかし、シミュレーション時間が膨大なものになってしまう。そこで、チップに配置された同じセルについては、セル単体で１回シミュレーションを実施し、その結果をすべてのセルに転用するように工夫する。これによって、シミュレーション時間の短縮を図る。

また、レイアウトのパターンが大きく、オープン・ショートの可能性が低いレイアウトについては、あらかじめ転写シミュレーション対象から除外する。これによって、シミュレーション時間の短縮を図る。

さらに、同じ形状となるレイアウトについては、いずれか１つのレイアウトに対してのみシミュレーションを実施し、その結果を同じ形状のレイアウトにも転用するように工夫する。これによって、シミュレーション時間の短縮を図る。

（ステップＳ２）：転写イメージ作成
上記ステップＳ１のシミュレーション対象箇所絞り込みに続いて、転写イメージシミュレーション部２において、半導体集積回路のレイアウトＡ１およびリソグラフィモデルＡ２を入力とし、シミュレータを用いて転写イメージＭ２を作成する。具体的には、図２に示すように、リソグラフィ工程の光学モデルやレジストモデルＭ１から転写イメージＭ２を作成する。

歩留を精度良く計算するには、リソグラフィ工程での製造パラメータ（例えばフォーカス値や露光量値、マスクアライメントずれ値）毎にシミュレーション条件を変更し、多数の転写イメージを作成することが望ましい。シミュレーション条件数が多いほど、歩留計算精度が高くなる（ただし計算量は多くなる）。

（ステップＳ３）：測長→マージン不足箇所抽出（歩留計算箇所の絞り込み第１段階）
上記ステップＳ２の転写イメージ作成に続いて、転写イメージ測長部３において、転写イメージシミュレーション部２が生成した転写イメージＭ２の幅やスペースを測長し、さらに、幅の小さいオープンマージン不足箇所Ｐ１やスペースの小さいショートマージン不足箇所Ｐ２を抽出する。そして、抽出したオープンマージン不足箇所Ｐ１やショートマージン不足箇所Ｐ２について、測長座標と、幅またはスペースの測長値と、製造パラメータをまとめ、測長情報Ｂ１として出力する。このステップＳ３は、歩留計算箇所の絞り込みを進めているところである。

（ステップＳ４）：マージン不足箇所の順位付け（歩留計算箇所の絞り込み第２段階）
上記ステップＳ３の測長→マージン不足箇所抽出に続いて、歩留計算箇所選択部４において、測長情報Ｂ１の中からオープン不良やショート不良の危険性が高くなるような測長値が小さい箇所を順番に選択する。

ここで、選択数が多ければ歩留精度は高くなる。しかし、歩留計算量が多くなる。そこで、歩留計算に対して影響度の高い情報を優先するように工夫する。すなわち、所定の測長値閾値Ｗthを用いて、複数の測長情報Ｂ１について、それぞれの測長値を測長値閾値Ｗthと比較し、測長値閾値Ｗth未満となっている測長情報Ｂ１を抽出する。さらに、抽出した測長情報Ｂ１において、測長値がより小さいものを優先するようにして順位付けを行い、測長値閾値Ｗth未満の測長情報Ｂ２として出力する。なお、測長値閾値Ｗth以上の測長情報については、これを対象として歩留計算しても誤差程度の影響しかないので、効率上の観点から無視することとしている。このステップＳ４も、歩留計算箇所の絞り込みを行うものであり、実歩留に近い十分な計算精度の確保が期待される。

（ステップＳ５）：測長値関数Ｆ１の生成
以下の各工程では、製造パラメータとしてフォーカス値を一例に挙げて説明する。

ステップＳ４のマージン不足箇所の順位付けに続いて、測長値関数生成部５において、１つの測長箇所Ｐ１について、複数の測長情報Ｂ２の中からフォーカス値の異なる測長情報をすべて抽出する。抽出した測長情報は、半導体集積回路のレイアウトにおける測長箇所Ｐ１について、フォーカス値と転写イメージの測長値の関係をもっている。この関係を、測長値関数Ｆ１で表す（図３上段参照）。

フォーカス値＝Ｆ１（転写イメージ測長値） ……………（１）
抽出した測長情報Ｂ２の中で測長箇所Ｐ１でのフォーカス条件数が多いほど、測長値関数Ｆ１は実測値に近い高精度な関数となる。

上記の測長値関数Ｆ１の生成は、ステップＳ４で選択した測長情報Ｂ２のすべてについて行う。これで、一般的には複数の測長値関数Ｆ１が得られることになる。

（ステップＳ６）：確率分布関数Ｆ２の生成
上記ステップＳ５の測長値関数Ｆ１の生成に続いて、確率分布関数生成部６において、製造工場のリソグラフィ工程で実測した製造ばらつき情報Ａ３から各フォーカス条件値となる確率を求める。各フォーカス値での確率分布はＦ２のような曲線となり、各フォーカス値は次のように表現できる。

フォーカス値＝Ｆ２（発生確率） ……………（２）
すべての測長箇所において同じ確率分布関数Ｆ２を用いれば、確率分布計算を速くすることができる。しかし、製造時の現象と異なれば、歩留計算の精度は劣化する。そこで、半導体集積回路のレイアウトにおいて距離が近い位置どうし間については、リソグラフィ工程でのフォーカスが同じ要因でばらつくと考えられることから、同じ確率分布関数Ｆ２を用いることにする。これによって、各測長箇所での確率分布関数の生成を少なくすることができ、歩留計算を高速に行うことができる。

（ステップＳ７）：局所歩留の計算
上記ステップＳ６の確率分布関数Ｆ２の生成に続いて、局所歩留計算部７において、測長値関数Ｆ１と確率分布関数Ｆ２とオープン・ショート判定値Ｌthに基づいて、ステップＳ１のシミュレーション対象箇所絞り込みが行われた領域について、半導体集積回路のレイアウトの歩留を計算する。まず、測長情報Ｂ２の中で、１つの測長箇所Ｐ１についての歩留を求める。測長値関数Ｆ１と確率分布関数Ｆ２から、同じフォーカス値では次の関係式が成り立つ。

Ｆ１（転写イメージ測長値）＝Ｆ２（発生確率） ……………（３）
このとき、
転写イメージ測長値＝オープン・ショート判定値 ……………（４）
を関係式に代入し、式を解くことで、測長箇所Ｐ１がオープン・ショート不良となる確率βを確率分布関数Ｆ２から求めることができる。

次に、絞り込み選択された測長情報Ｂ２のすべての測長箇所について、測長箇所Ｐ１と同様に確率βをそれぞれ計算する。

フォーカス値ばらつきの確率分布関数Ｆ２を正規分布に近似して確率βを計算する例として、フォーカス値ばらつきの標準偏差をσとすると、
不良確率β＝ＮＯＲＭＤＩＳＴ（Ｆ０，平均，σ，ＴＲＵＥ） ……………（５）
で算出することができる。なお、ＮＯＲＭＤＩＳＴは、表計算ソフトの関数で、平均と標準偏差に対し標準正規分布の累積分布関数の値を返すものである。

不良確率βを絞り込み選択された測長情報Ｂ２の各測長箇所それぞれについて算出し、乗算することで、シミュレーション領域選択部１で絞り込み選択したシミュレーション領域すべての不良確率を計算できる。よって、シミュレーション領域の局所歩留Ｙ_L は、１箇所の不良発生も許容しない場合、次の式で算出できる。

局所歩留Ｙ_L ＝（１−β₁ ）＊（１−β₂ ）＊（１−β₃ ）＊ … ……………（６）
（ステップＳ８）：レイアウト全体の歩留計算
上記ステップＳ７の局所歩留Ｙ_L の計算に続いて、レイアウト歩留計算部８において、局所歩留Ｙ_L を用いてレイアウト全体の歩留Ｙを計算する。

レイアウト全体を一度にシミュレーションして歩留計算することも可能であるが、シミュレーション時間が膨大になる。そこで、シミュレーション領域選択部１で選択したシミュレーション範囲の局所歩留Ｙ_L を乗算することで、レイアウト全体の歩留Ｙを高速に計算できる。

レイアウト全体歩留Ｙ＝Ｙ_L1 ＊Ｙ_L2 ＊Ｙ_L3 ＊ … ……………（７）
以上のように本実施の形態によれば、測長値とリソグラフィ工程の製造パラメータとの関係において、測長値についてオープン・ショート判定値を基準にして歩留の計算対象を絞り込み、絞り込まれた状況下で歩留を計算するので、歩留計算に要する時間の増大を抑制しながら、パターニングマージンのトレードオフを最適化することができる。

以上、製造上でフォーカス値がばらついたときの歩留計算を実施したが、他にもリソグラフィ工程での露光量値ばらつきやマスクアライメントずれ値ばらつきについても、同様に歩留に与える影響は大きい。露光量値ばらつきおよびマスクアライメントずれ値ばらつきについての歩留を計算する場合は、フォーカス値の例に比べ、それぞれ図４、図５の測長値関数Ｆ３，Ｆ５と確率分布関数Ｆ４，Ｆ６のように製造工程に依存して曲線が変わるが、以降の局所歩留計算やレイアウト全体歩留計算は、フォーカス値ばらつきと同様に行える。

設計工程で同一回路構成のレイアウトを一定面積で作成するときに、デザインルールの許す範囲内でオープンマージン確保型のレイアウトやショートマージン確保型のレイアウトなど複数のレイアウトを作成し、レイアウト全体歩留を計算し、歩留が最大となるレイアウトを選択する。

さらに、製造上一定の確率で発生する欠陥起因の歩留を計算し、リソグラフィ工程でのオープン・ショート起因のレイアウト全体歩留と乗算することで、ランダムおよびシステマテック起因を含めた半導体集積回路の歩留を算出できる。算出した歩留が最大となるレイアウトを選択することで、ランダム不良とシステマテック不良のトレードオフを考慮した最適なレイアウトを形成することが可能となる。

本発明の半導体装置の製造方法は、半導体集積回路のレイアウトに利用できる。

本発明の１つの実施の形態における半導体装置の製造方法の構成を示す概念図 本発明の実施の形態における歩留計算箇所の例示図 フォーカス値パラメータの転写イメージ測長値曲線および確率分布曲線 露光量値パラメータの転写イメージ測長値曲線および確率分布曲線 マスクアライメントずれの転写イメージ測長値曲線および確率分布曲線

符号の説明

１ シミュレーション領域選択部
２ 転写イメージシミュレーション部
３ 転写イメージ測長部
４ 歩留計算箇所選択部
５ 測長値関数生成部
６ 確率分布関数生成部
７ 局所歩留計算部
８ レイアウト歩留計算部
Ａ１ 測長情報
Ａ２ 選択後の測長情報
Ｆ０ オープン・ショートとなるフォーカス値
Ｆ１ 測長値とフォーカス値との関係を表す測長値関数
Ｆ２ フォーカス値についてのばらつき具合を表す確率分布関数
Ｆ３ 測長値と露光量値との関係を表す測長値関数
Ｆ４ 露光量値についてのばらつき具合を表す確率分布関数
Ｆ５ マスクアライメントずれ値の関数
Ｆ６ マスクアライメントずれ値の確率分布関数
Ｌth オープン・ショート判定値
Ｍ１ 半導体集積回路のレイアウト
Ｍ２ 転写イメージ
Ｐ１ オープンマージン不足箇所
Ｐ２ ショートマージン不足箇所

Claims (14)

1. 半導体リソグラフィ工程でのオープン、ショート起因の歩留を計算する方法であって、
   １または２以上の半導体集積回路のレイアウトに基づいたシミュレーションにより半導体基板面上の転写イメージを作成する工程と、
   前記転写イメージの寸法を測長し、その測長値からオープン・ショートのマージンが不足するマージン不足箇所を抽出する工程と、
   前記マージン不足箇所について、前記測長値とリソグラフィ工程の製造パラメータとの関係において、前記測長値のオープン・ショート判定値を基準に歩留の計算対象を絞り込み、歩留を計算する工程とを備える半導体装置の製造方法。
2. さらに、前記測長値とリソグラフィ工程の製造パラメータとの関係を表す関数を生成する工程を備える請求項１に記載の半導体装置の製造方法。
3. 前記歩留を計算する工程において、前記関数と前記製造パラメータのばらつき分布と前記オープン・ショート判定値から歩留を計算する請求項２に記載の半導体装置の製造方法。
4. 前記製造パラメータのばらつき分布を正規分布で近似する請求項３の半導体装置の製造方法。
5. 前記製造パラメータとしてリソグラフィ工程のフォーカス値を用い、前記関数として前記測長値と前記リソグラフィ工程のフォーカス値との関係を表す関数を用いる請求項３または請求項４に記載の半導体装置の製造方法。
6. 前記製造パラメータである前記フォーカス値のばらつき分布について、前記オープン・ショート判定値未満の箇所から一定距離範囲内においては前記フォーカス値のばらつき分布が同じ確率分布とされる請求項５に記載の半導体装置の製造方法。
7. 前記製造パラメータとしてリソグラフィ工程の露光量値を用い、前記関数として前記測長値と前記リソグラフィ工程の露光量値との関係を表す関数を用いる請求項３または請求項４に記載の半導体装置の製造方法。
8. 前記製造パラメータである前記露光量値のばらつき分布について、前記オープン・ショート判定値未満の箇所から一定距離範囲内においては前記露光量値のばらつき分布が同じ確率分布とされる請求項７に記載の半導体装置の製造方法。
9. 前記製造パラメータとしてリソグラフィ工程のマスクアライメントずれ値を用い、前記関数として前記マスクアライメントずれ値と配線およびコンタクトホールの重ね合わせ面積値との関係を表す関数を用いる請求項３または請求項４に記載の半導体装置の製造方法。
10. 前記歩留を計算する工程において、一部のセル単位で歩留計算を行う請求項１から請求項９までのいずれかに記載の半導体装置の製造方法。
11. 前記歩留を計算する工程において、前記測長値が前記オープン・ショート判定値よりも小さいものに限定して歩留計算を行う請求項１から請求項１０までのいずれかに記載の半導体装置の製造方法。
12. 前記測長値とリソグラフィ工程の製造パラメータとの関係を表す関数について、半導体集積回路のレイアウトが同じ形状のものに対しては同じ関数を共通使用する請求項２から請求項１１までのいずれかに記載の半導体装置の製造方法。
13. 複数の半導体集積回路のレイアウトに対してそれぞれの歩留を計算し、前記各歩留より最適なレイアウトを選択する請求項１から請求項１２までのいずれかに記載の半導体装置の製造方法。
14. さらに、製造上一定の確率で発生する欠陥起因の歩留を計算する工程を備える請求項１から請求項１３までのいずれかに記載の半導体装置の製造方法。

Images