JP2017535059A - 表面形状由来のオーバーレイの分解分析および分解分析を用いたオーバーレイ制御の向上 - Google Patents

表面形状由来のオーバーレイの分解分析および分解分析を用いたオーバーレイ制御の向上 Download PDF

Info

Publication number
JP2017535059A
JP2017535059A JP2017512350A JP2017512350A JP2017535059A JP 2017535059 A JP2017535059 A JP 2017535059A JP 2017512350 A JP2017512350 A JP 2017512350A JP 2017512350 A JP2017512350 A JP 2017512350A JP 2017535059 A JP2017535059 A JP 2017535059A
Authority
JP
Japan
Prior art keywords
wafers
overlay
wafer
decomposed components
plane
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2017512350A
Other languages
English (en)
Inventor
サティシュ ヴィーララガヴァン
サティシュ ヴィーララガヴァン
チン−チョウ フアン
チン−チョウ フアン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
KLA Corp
Original Assignee
KLA Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by KLA Corp filed Critical KLA Corp
Publication of JP2017535059A publication Critical patent/JP2017535059A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605Workpiece metrology
    • G03F7/70616Monitoring the printed patterns
    • G03F7/70625Dimensions, e.g. line width, critical dimension [CD], profile, sidewall angle or edge roughness
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70491Information management, e.g. software; Active and passive control, e.g. details of controlling exposure processes or exposure tool monitoring processes
    • G03F7/705Modelling or simulating from physical phenomena up to complete wafer processes or whole workflow in wafer productions
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605Workpiece metrology
    • G03F7/70616Monitoring the printed patterns
    • G03F7/70633Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70Microphotolithographic exposure; Apparatus therefor
    • G03F7/70691Handling of masks or workpieces
    • G03F7/70783Handling stress or warp of chucks, masks or workpieces, e.g. to compensate for imaging errors or considerations related to warpage of masks or workpieces due to their own weight

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Signal Processing (AREA)
  • Length Measuring Devices With Unspecified Measuring Means (AREA)

Abstract

表面形状由来のオーバーレイ誤差の測定および予測精度を向上させるシステムおよび方法を開示する。オーバーレイ誤差の変動に関する情報を取得および分析して半導体プロセスおよびリソグラフィパターニングを向上させる。いくつかの実施形態において、カスケード化された分析処理を用いてウェーハ表面形状由来のオーバーレイを各種成分に分解する。分解分析はまた、各種分解された成分の効果係数の判定に利用できるため、ウェーハオーバーレイに対するウェーハ表面形状の影響の予測正確度を向上させることができる。更に、ウェーハ表面形状由来のオーバーレイ誤差の測定および/または予測を用いてオーバーレイ監視および補正方策を提供することができる。

Description

本開示は一般に、ウェーハ表面計量の分野に関し、特に表面形状由来のオーバーレイ誤差およびオーバーレイ誤差の一般的な変動を測定および予測するシステムおよび方法に関する。
関連出願の相互参照
本出願は、米国特許法第119条(e)に基づき、2014年9月3日出願の米国仮特許出願第62/045,417号を優先権主張するものである。前記米国仮特許出願第62/045,417号の全文を本明細書で引用している。
シリコンウェーハ等の研磨薄板は現代技術の極めて重要な一部をなす。ウェーハは、例えば、集積回路その他の装置の製造に用いる半導体材料の薄片を指す場合がある。研磨薄板の他の例として、磁気ディスク基板、ゲージブロック等が含まれていてもよい。本明細書に記載する技術は主にウェーハに関連するものであるが、当該技術が他の種類の研磨板にも適用可能である点を理解されたい。本開示において「ウェーハ」と「研磨薄板」の両用語を互いに代替可能に用いる場合がある。
半導体装置の製造は典型的には、複数の半導体製造プロセスを用いる半導体ウェーハ等の基板の加工を含んでいる。半導体製造プロセスにおける各種の段階で測定処理を用いて1個以上の半導体層処理を監視および制御する。監視および制御される特徴の一つがオーバーレイ誤差である。オーバーレイ測定は一般に、第1のパターン化層が、自身の上また下に配置された第2のパターン化層に対してどの程度正確に整合しているか、または、同一層に配置された第2のパターンに対して第1のパターンがどの程度正確に整合しているかを判定する。オーバーレイ誤差は典型的に、ワークピース(例えば、半導体ウエーハ)の1個以上の層の上に形成された構造を有するオーバーレイ目標に対して判定される。2個の層またはパターンが適切に形成されている場合、1個の層またはパターン上の構造は他の層またはパターン上の構造に対して整合している傾向がある。2個の層またはパターンが適切に形成されていない場合、一方の層またはパターン上の構造は、他方の層またはパターン上の構造に対してずれている、すなわち不整合の傾向がある。オーバーレイ誤差は、半導体製造プロセスの異なる段階で用いられる任意のパターン間の不整合である。
オーバーレイ誤差が観察された場合、オーバーレイ測定を用いて補正を施してオーバーレイ誤差を所望の限度内に保つことができる。例えば、オーバーレイ測定は、「補正可能量」と称され、処理で用いるリソグラフィツールをより良く整合させるべく操作者が用いることができる他の統計値と共に、スキャナ補正量を計算する分析ルーチンに渡すことができる。
米国特許出願公開第2014/0107998号
オーバーレイの正確度に影響を及ぼす誤差発生源の一つがウェーハ表面形状である点に注意されたい。例えば、製造中に歪みが生じる場合があり、その際に基板のウェーハ形状とのチャッキングおよび厚さの変動によりウェーハが弾性変形して面内歪み(IPD)が生じる。IPDはオーバーレイ誤差につながる恐れがある。従って、そのようなウェーハ表面形状由来のオーバーレイ誤差を測定および/または予測する能力を提供することが半導体製造プロセスの必須部分である。
本開示は、ウェーハ表面形状由来のオーバーレイ誤差を分析する方法を目的としている。本方法は、複数ロットからのウェーハを含む複数のウェーハにおける面内歪みまたは測定されたオーバーレイを取得するステップと、当該複数のウェーハについて取得された面内歪みまたは測定されたオーバーレイを、プロセッサを用いて複数の分解された成分に分解するステップとを含んでいてよく、複数の分解された成分は、共通のプロセスシグネチャ、ロット間変動、およびウェーハ間変動を含んでいる。
本開示の更なる実施形態は、オーバーレイ補正処理の効果を判定する方法を目的としている。本方法は、複数ロットからのウェーハを含む複数のウェーハにおける、オーバーレイ補正処理を適用する前の当該複数のウェーハの面内歪みを表す第1組の面内歪みを取得するステップと、当該複数のウェーハにおける、オーバーレイ補正処理を適用した後の当該複数のウェーハの面内歪みを表す第2組の面内歪みを取得するステップと、第1組の面内歪みを、プロセッサを用いて第1組の分解された成分に分解するステップと、第2組の面内歪みを、プロセッサを用いて第2組の分解された成分に分解するステップと、第1組の分解された成分と第2組の分解された成分との比較に基づいて、少なくとも1個の分解された成分に対するオーバーレイ補正処理の効果係数を判定するステップとを含んでいてよい。
本開示の更なる実施形態はウェーハ製造を監視する方法を目的としている。本方法は、複数ロットからのウェーハを含む第1組のウェーハを分析して、ウェーハ製造に用いたオーバーレイ補正処理の効果係数を判定するステップと、複数ロットからのウェーハを含む第2組のウェーハにおける面内歪みを取得するステップと、第2組のウェーハの面内歪みを複数の分解された成分、すなわち共通のプロセスシグネチャ、高次多項式モデルのロット間変動、高次多項式モデルのウェーハ間変動、露光毎補正(CPE)モデルの共通シグネチャ、およびCPEモデルのウェーハ間変動を含む複数の分解された成分に分解するステップと、当該複数の分解された成分の少なくとも1個の分解された成分がオーバーレイ補正処理の効果係数に少なくとも部分的に基づいて重み付けされている当該複数の分解された成分の重み付き和に基づいて、第2組のウェーハにおける表面形状由来のオーバーレイ全変動を計算するステップと、第2組のウェーハが確立された仕様を満たすか否かを、第2組のウェーハにおける表面形状由来のオーバーレイ全変動と当該確立された仕様との比較に基づいて判定するステップとを含んでいてよい。
本開示の更なる実施形態はシステムを目的としている。本システムは、複数ロットからのウェーハを含む第1組のウェーハからウェーハ表面形状データを取得すべく構成された測定装置を含んでいてよい。本システムはまた、測定装置と通信する分析器を含んでいてよい。分析器は、第1組のウェーハにおける第1組の面内歪みを計算すると共に、第1組の面内歪みを第1組の分解された成分、すなわち共通のプロセスシグネチャ、高次多項式モデルのロット間変動、高次多項式モデルのウェーハ間変動、CPEモデルの共通シグネチャ、およびCPEモデルのウェーハ間変動を含む第1組の分解された成分に分解すべく構成されていてよい。
上述の一般的記述および以下の詳細記述は例示的かつ説明目的に過ぎず、必ずしも本開示を限定するものではない点を理解されたい。本明細書に組み込まれてその一部を構成する添付図面は本開示の主題を示している。説明と図面が相まって本開示の原理を説明する役割を果たしている。
当業者は、本開示のロットの利点について添付の図面を参照することにより理解が深まろう。
ウェーハ表面形状由来のオーバーレイデータの各種成分の分解を示す説明図である。 標準偏差領域における分解分析をグラフ表現で示す説明図である。 分散領域における分解分析をグラフ表現で示す説明図である。 各種成分に関連付けられた補正効果係数を判定する方法の一実施形態を示すフロー図である。 補正効果係数を用いて表面形状由来の全体的なオーバーレイ変動を判定する方法の一実施形態を示すフロー図である。 計算された表面形状由来のオーバーレイ変動に基づいて確立された仕様を示す説明図である。 本発明の一実施形態による分析器を用いるシステムを示すブロック図である。
開示する主題について添付の図面を参照しながら詳細に説明する。
典型的な製造プロセスにおいて、半導体製造プロセスはロットと呼ばれるバッチ単位で動作する。ロットまたはウェーハロットは、単一のグループとして共に処理されるウェーハの量として定義される。従来のオーバーレイ監視および制御技術は一般に、単一のスキャナ補正の組を選び、同一ロット内の全てのウェーハに対して同じ補正の組を適用する。しかし、所与のロットの全てのウェーハ対してこのような単一のスキャナ補正の組を選び、次いでオーバーレイ補正をすべく後続ロットに適用した場合、当該単一のスキャナ補正の組の効果係数が限定される点に注意されたい。また、異なる形状(表面形状シグネチャ)を有するウェーハがスキャナに挿入された際に、既存のアルゴリズムはウェーハ表面形状の変化を認識しないため、スキャナ補正、外挿および/または内挿は最適化されず、往々にして過度に調整される。
本開示の実施形態は、表面形状由来のオーバーレイ誤差の測定および予測精度を向上させるシステムおよび方法を目的とする。本開示の実施形態によれば、オーバーレイ誤差の変動に関する情報を取得および分析して測定および予測の正確度を向上させる。より具体的には、カスケード化された分析処理を用いてウェーハ表面形状由来のオーバーレイを各種成分に分解(解体)する。各種の分解された成分は、共通のプロセスシグネチャ、ロット間変動、ウェーハ間変動、および以下に詳述する他の追加的な成分を含んでいてよい。分解分析はまた、各種分解された成分の効果係数の判定に利用できるため、オーバーレイ補正方策を向上させることができる。更に、ウェーハ表面形状由来のオーバーレイ誤差の測定および/または予測を各種のフィードバックまたはフィードフォワード制御ループで用いてオーバーレイ監視および補正方策を提供することができる。
図1を参照するに、表面形状由来のオーバーレイの分解を表す説明図を示す。本開示の実施形態で用いるようなカスケード化された方式において、各種の分解された成分(列104〜114に示す)の分散の和が、分解前の表面形状由来のオーバーレイ(列102に示す)の分散に等しい点に注意されたい。より具体的には、表面形状由来のオーバーレイは、複数のウェーハの各ウェーハの面内歪み(IPD)102を用いて表すことができる。IPD102が、あるウェーハにおける測定された(例えば、特定の製造プロセスの完了時に測定された)実際のIPDであってよい点が理解されよう。代替的に、IPD102は、あるウェーハにおける推定され(例えば、特定の製造プロセスの前に推定された)予測IDPであってよい。本明細書に全文を引用している米国特許出願第13/735,737号「System and Method to Emulate Finite Element Model Based Prediction of In−Plane Distortions due to Semiconductor Wafer Chucking」等に記述されている各種の測定ツールおよび/または予測モデルを用いて複数のウェーハにおけるIPD102を取得できるものと考えられる。また、他の各種の測定ツールおよび/または予測モデルも同様に、本開示の趣旨および範囲から逸脱することなく利用できるものと考えられる。
図1に示すように、当該分析に含まれるウェーハは、複数ロット1、2...Nにまたがるウェーハを含んでいてよい。図1に示すロット1、2...Nは各々3個のウェーハを含んでいるが、これは単に例示的かつ説明目的に過ぎず、当該分析の対象に含まれ得るロットの個数、および各ロットに含まれ得るウェーハの個数は、本開示の趣旨および範囲から逸脱することなく異なっていてよい点を理解されたい。
本開示のいくつかの実施形態によれば、IPD102は図1に示す各種成分に分解することができる。分解された成分は、全てのロット内の全てのウェーハに共通のプロセスシグネチャ104、ロット間変動106、ウェーハ間変動108、全てのウェーハに共通の残渣110、高次のウェーハ間変動112、および分解された成分104〜112に属しない残渣114を含んでいてよい。当該IPDは、本開示の趣旨および範囲から逸脱することなく更に分解され得るものと考えられる。例えば、あるモデルを用いて残渣114に存在する共通の特徴を記述することができる。しかし、残渣114が表面形状由来のオーバーレイ誤差の測定および予測にとってさほど重要でないと思える場合、残渣114をモデル化しないままでよい。
各種の統計モデルを用いて全てのロット内の全てのウェーハに共通のプロセスシグネチャ104を抽出できるものと考えられる。例えば、プロセスシグネチャ104は高次多項式モデル、例えばウェーハレベルを3次項、フィールドレベルを1次項とするモデルを当てはめて全てのウェーハのモデル化された成分の平均を求めることにより計算できる。プロセスシグネチャ104が抽出されたならば、一連の減算を実行して残りの成分106〜114を計算することができる。
より具体的には、ロット間変動106を計算するために、プロセスシグネチャ104を各ウェーハのIPD102から減算し、次いで結果的に得られたIPDを統計モデル(例えば、高次多項式モデルおよび平均化)を用いて処理することにより各々の特定ロット内のウェーハに共通のシグネチャ106を抽出することができる。各ロットに共通のシグネチャが計算されたならば、分散および/または標準偏差(例えば、3σ)等の指標により各ロット間の変動を定量化することができる。同様に、高次のウェーハ間変動108を計算すべく、プロセスシグネチャ104およびロット間変動106を各ウェーハのIPD102から減算し、次いで結果的に得られたIPDを統計モデル(例えば高次多項式モデルおよび平均化)を用いて処理することができる。
ウェーハ間変動108もまた、統計モデル(例えば、露光毎補正多項式モデルおよび平均化)を用いて、ウェーハに共通の体系的高次シグネチャ110(露光毎補正多項式モデルのシグネチャとも呼ばれる)を抽出すべく更に分解されてもよい。露光毎補正(CPE)がリソグラフィツールに用いる一般的な技術であって、露光毎に位置補正の組が格納および適用されて特定の形式の歪みを補正する点に注意されたい。共通CPEモデルシグネチャ110が抽出されたならば次いで、プロセスシグネチャ104、ロット間変動106、高次多項式モデルのウェーハ間変動108、および共通CPEモデルシグネチャ110を各ウェーハのIPD102から減算することにより、ウェーハ間CPEシグネチャ変動112を計算することができる。
プロセスシグネチャ104、ロット間変動106、高次多項式モデルのウェーハ間変動108、共通CPEシグネチャ110、およびウェーハ間CPE変動112が取得されたならば、それら全てを各ウェーハのIPD102から減算して残渣114を取得することができる。いくつかの実施形態において残渣114はモデル化しないままでよい。
分解分析の結果をユーザーに報告することが考えられる。当該報告は、特定のグラフ表現を含んでいてよい。例えば、分解分析結果は、各種の分解された成分の大きさおよび重要性をユーザーが視認し易くすべく、各々図2、3に示すように標準偏差(例えば、3σ)領域または分散領域において表現することができる。本開示の趣旨および範囲から逸脱することなく、報告目的で他の各種の報告および/または統計的表現を利用できるものと考えられる。
図2、3に示す表形式のオーバーレイ分解情報を参照するに、このような情報をユーザーが用いて、オーバーレイのどの成分が他の成分と比較してより顕著に異なるかを識別することができる。例えば、図2に、高次多項式モデルのウェーハ変動が他の全ての成分と比較してより顕著に変動することを示す。ユーザーはこの情報を用いて、高次多項式モデルのウェーハ間変動を生じさせ得る特定の処理(群)を制御することができる。更に、ユーザーは、より高いスキャナ整合サンプリング方針を用いてスキャナ整合補正の効率を向上させることにより高次多項式モデルのウェーハ間変動を減らすことができる。
分解分析の結果はまた、製造プロセスの制御の向上にも利用できるものと考えられる。例えば、プロセス制御システムは、ウェーハ処理を自動的に調整および調節すべくウェーハ製造においてプロセス関連情報の管理に利用することができる。上述のようにIPD102から抽出されたロット間変動106、高次多項式モデルのウェーハ間変動108、共通CPE多項式モデル110、およびウェーハ間CPEモデル変動112をこのような制御システムに提供し、次いでウェーハプロセスツール(群)を調整および調節してシグネチャを相応に補償することができる。同様に、ロット間変動106およびウェーハ間変動108をスキャナ整合制御システムに提供し、次いで当該変動を用いてスキャナ整合制御システムの効率を向上させることにより(例えば、スキャナ整合サンプリング最適化およびスキャナで利用可能な他の技術を介して)、これらの変動をより良好に補償することができる。
各種のスキャナ補正/補償技術の効果係数もまた、分解分析の結果を用いて評価できるものと考えられる。例えば、特定の補正技術を適用する前および後で1個以上の分解された成分104〜112を取得することができ、当該特定の補正技術の効果係数は、分解された成分の補正前後の値の比較に基づいて評価することができる。当該比較が分解された成分レベルで実行できるため、単に最上レベルのオーバーレイで比較を行う場合よりも高い粒度、精度、および正確度が得られる点に注意されたい。
図4は、特定の補正技術について、各種の分解された成分に関連付けられた補正効果係数を判定する方法の一実施形態を示すフロー図である。ステップ402において、補正技術を適用する前に取得(測定または推定)されたIPDは、上述の分解分析を用いて各種成分に分解される。同様に、ステップ404において、補正技術を適用した後で取得(測定または推定)されたIPDが同様の仕方で各種成分に分解される。分解分析の結果402、404は説明目的で図4に示すように、共に標準偏差領域において示されている。しかし、比較ステップ406で各種成分の統計情報が利用可能であれば、当該結果の表現が本開示の趣旨および範囲から逸脱することなく異なり得る点を理解されたい。
ステップ406の例示的な比較結果を説明目的で図4に示す。本例において、プロセスシグネチャ変動106、108に対する補正技術の効果係数が約75%であることを示す。換言すれば、補正技術を適用することにより、当該補正技術を適用しない場合に依然として存在するプロセスシグネチャ変動を75%減らすことができた。同様に、他の分解された成分と共にウェーハ間変動108に対する補正効果もまた、この比較に基づいて判定することができる。
このように判定された補正効果係数を用いることにより製造プロセスの制御が更に向上するものと考えられる。補正効果係数もまた考慮に入れて表面形状由来のオーバーレイ全変動のより正確な予測値を計算することができる。次いでこの表面形状由来のオーバーレイ全変動値を用いて、より洗練された制御限度で実行時制御仕様を(ロット単位またはウェーハ単位で)確立することができる。
図5に、補正効果係数を用いて表面形状由来のオーバーレイ全変動の予測精度を向上させる方法を示す。ステップ502において、複数のウェーハについて表面形状由来のオーバーレイ(例えば、上述のようにIPDを用いて表す)を取得することができる。取得されたオーバーレイデータに対して分解分析を実行して、取得されたオーバーレイデータを上述の各種成分に分解することができる。また上述のように、分解された成分のいくつかを特定の制御システムに提供して、当該制御システムにより実行可能な補正/補償処理を容易にすることができる。例えば、ステップ504でプロセスシグネチャ104を制御システムに提供して、プロセスシグネチャを補償すべくウェーハプロセスツールを調整および調節することができる。同様に、ステップ506でロット間変動106およびウェーハ間変動108をスキャナ整合制御システム(例えば、高次のウェーハ整合すなわちHOWA)に提供してこれらの変動も補償することができる。また、露光毎補正(CPE)技術を(例えば特定のリソグラフィツール等で)用いる場合、ステップ508、510で共通残渣110および高次のウェーハ間変動112をCPEコントローラに提供してCPE処理を容易にすることができる。一実施形態において、スキャナが共通の残渣を補正するために使用し得る静的CPEファイルと共に共通の残渣110が提供され、またウェーハ単位でより特定の補正を容易にすべく高次のウェーハ間変動112がスキャナに提供される。
表面形状由来のオーバーレイ全変動のより正確な予測値を計算するために補正効果係数の使用を例示すべく、スキャナ整合制御および露光毎補正技術の補正効果係数が約50%であると判定されたものと仮定する。換言すれば、ウェーハ表面形状由来のオーバーレイ変動の約50%を、製造制御ループで用いられる1個以上の補正技術により補正することができる。これはしかし、ウェーハ表面形状由来のオーバーレイ変動の約50%が未補正のままになることを意味する。未補正の表面形状由来のオーバーレイ変動を無視すべきではない点に注意されたい。むしろ、各種成分に対し、当該成分の補正効果係数に基づいて適当な重みを与えるべきであり、これらの重みは、ステップ512で計算されるような表面形状由来のオーバーレイ全変動を表す和に反映させるべきである。
上述のように計算される表面形状由来のオーバーレイ全変動を用いて、既に用いられている可能性のある製造フィードバックオーバーレイ制御ループを補完するようにウェーハ表面形状由来のオーバーレイ監視を行うことができるものと考えられる。図6は、計算された表面形状由来のオーバーレイ全変動602に基づいて確立された仕様を示す説明図である。図6に示すように、複数ロットからの複数のウェーハ表面形状由来のオーバーレイ全変動602を、受容可能(特定のリソグラフィパターニング層に対して、全オーバーレイのあるパーセンテージ、例えば30%程度を見込む)と考えられる仕様に対して、ステップ604で共に確認することができる。例えば、ウェーハ間変動が仕様を満たすロットは合格して次の製造プロセス606へ進むことができる。しかし、ウェーハ間変動が仕様を上回るロットが識別されて、ステップ608で更なる処置を行う場合がある。これらの処置には、問題ロットの再加工、補償目的での当該ロット内のウェーハのIPDのフィードフォワード、変動が生じさせた可能性のある1個以上の製造プロセスの識別、最適化の適用、および変動の影響を減らす他の各種の技術を含んでいてよいが、これらに限定されないものと考えられる。
上で示した特定のパーセンテージデータが単に例示的である点を理解されたい。各種成分の補正効果係数は、本開示の趣旨および範囲から逸脱することなく変動し得る。更に、上述の処理に基づいて確立された仕様が、監視および制御目的で他の各種のパラメータと合わせて利用できるか、または品質管理および/または他の目的の独立パラメータとして利用できるものと考えられる。
繰り返すならば、本開示の実施形態によれば、オーバーレイ誤差の変動に関する情報を取得および分析して測定および予測の正確度を向上させる。本開示の実施形態はカスケード化された分析を用いて、ウェーハ表面形状由来のオーバーレイを各種成分に分解する。また、分解分析の結果を用いて、利用可能な各種の補正技術の補正効果係数を判定することができる。更に、補正効果係数を用いて、補正方針を最適化すると共に未補正のウェーハ表面形状由来のオーバーレイを推定することができ、且つ推定された未補正のウェーハ表面形状由来のオーバーレイを用いてオーバーレイ制御を監視することができる。
上述の分析処理は各種のウェーハ表面形状ツールおよび計量ツールに実装可能であると考えられる。図7は、本開示の一実施形態によるシステム700を示すブロック図である。システム700は、未処理オーバーレイシグネチャを収集すべく構成されたオーバーレイ計量ツール702を含んでいてよい。システム700はまた、ウェーハの組708からウェーハ表面形状データを収集すべく構成された表面形状計量ツール704を含んでいてよい。表面形状計量ツール704は、ウェーハ表面形状ツール、またはKLA−Tencor社のWaferSight計量システム等、ウェーハ表面形状データを収集可能な任意の撮像装置を含んでいてよい。オーバーレイ計量ツール702および表面形状計量ツール704が別個の装置として実装されていてよい点を理解されたい。代替的に、パターン化されたウェーハを測定可能な一体化された計量システムを、オーバーレイ計量およびウェーハ表面形状測定の両方に用いてもよい。
システム700はまた、オーバーレイ計量ツール702および表面形状計量ツール704の両方と通信する分析器706を含んでいる。分析器706は、上述の各種分析処理を実行可能なコンピュータプロセッサ、回路等に実装されていてよい。分析器706はまた、分析結果に基づく各種の補正技術向けの補正効果係数を判定すべく構成されていてよい。更に、分析器706は補正効果係数を用いて未補正のウェーハ表面形状由来のオーバーレイを推定することができ、推定された未補正のウェーハ表面形状由来のオーバーレイを上述のようにオーバーレイ制御を行うべくウェーハ表面形状の監視に用いてもよい。
上述のいくつかの例は特定のプロセスツールに言及しているが、本開示によるシステムおよび方法は他の種類のプロセスツールに適用でき、同じく本開示の趣旨および範囲から逸脱することなくオーバーレイ制御を向上させる利点が得られるものと考えられる。また、上述の例はウェーハ検査に言及しているが、本開示によるシステムおよび方法は、同じく本開示の趣旨および範囲から逸脱することなく他の種類の研磨板に適用できるものと考えられる。本開示で用いる用語「ウェーハ」は、集積回路その他の装置の製造に用いる半導体材料の薄片、および磁気ディスク基板、ゲージブロック等、他の研磨薄板を含んでいてよい。
開示した方法は、単一の製造装置および/または複数の製造装置を用いて、1個以上のプロセッサにより実行される命令の組としての各種のウェーハ表面形状測定ツールに実装されていてよい。更に、開示する方法におけるステップの特定の順序または階層は例示的な方式の例である点を理解されたい。設計上の優先順位に基づいて、本方法におけるステップの特定の順序または階層が本開示の範囲および趣旨から逸脱することなく再配置可能である点を理解されたい。添付の方法クレームは、各種のステップの要素を例示的な順序で示しているが、必ずしも提示する特定の順序または階層に限定するものではない。
本開示のシステムおよび方法、およびこれらがもたらす利点の多くが上述の説明により理解されるものと思われ、開示する主題から逸脱することなく、またはその実体的な利点の全てを失うことなく、構成要素の形式、構造、および配置に対して各種の変更がなされ得ることは明らかであろう。本明細書に記述された形式は説明目的に過ぎない。

Claims (23)

  1. ウェーハ表面形状由来のオーバーレイ誤差を分析する方法であって、
    複数ロットからのウェーハを含む複数のウェーハにおける面内歪みまたは測定されたオーバーレイを取得するステップと、
    前記複数のウェーハについて取得された前記面内歪みまたは測定されたオーバーレイを、プロセッサを用いて複数の分解された成分に分解するステップと、
    を含み、前記複数の分解された成分が、共通のプロセスシグネチャ、ロット間変動、およびウェーハ間変動を含む方法。
  2. 前記複数の分解された成分が更に、前記複数のウェーハに共通の残渣および高次のウェーハ間変動を含む、請求項1に記載の方法。
  3. 前記分解された成分の和が前記面内歪みに等しい、請求項1に記載の方法。
  4. 前記複数の分解された成分の少なくとも1個の統計的表現をユーザーに対し提示するステップを更に含む、請求項1に記載の方法。
  5. 前記統計的表現が、標準偏差領域における表現および分散領域における表現の少なくとも一方を含む、請求項4に記載の方法。
  6. オーバーレイ補正処理の効果を判定する方法であって、
    複数ロットからのウェーハを含む複数のウェーハにおける、前記オーバーレイ補正処理を適用する前の前記複数のウェーハの面内歪みを表す第1組の面内歪みを取得するステップと、
    前記複数のウェーハにおける、前記オーバーレイ補正処理を適用した後の前記複数のウェーハの面内歪みを表す第2組の面内歪みを取得するステップと、
    前記第1組の面内歪みを、プロセッサを用いて第1組の分解された成分に分解するステップと、
    前記第2組の面内歪みを、前記プロセッサを用いて第2組の分解された成分に分解するステップと、
    前記第1組の分解された成分と前記第2組の分解された成分との比較に基づいて、少なくとも1個の分解された成分に対する前記オーバーレイ補正処理の効果係数を判定するステップと、
    を含む方法。
  7. 前記第1および第2組の分解された成分の各々が、
    共通のプロセスシグネチャ、高次多項式モデルのロット間変動、高次多項式モデルのウェーハ間変動、露光毎補正(CPE)モデルの共通シグネチャ、およびCPEモデルのウェーハ間変動を含む、請求項6に記載の方法。
  8. 前記第1組の分解された成分の和が前記第1組の面内歪みに等しく、前記第2組の分解された成分の和が前記第2組の面内歪みに等しい、請求項6に記載の方法。
  9. 前記第2組の面内歪みが、オーバーレイ計量ツールを用いたリソグラフィ処理の後で測定される、請求項6に記載の方法。
  10. 前記オーバーレイ補正処理の前記効果係数をユーザーに対し提示するステップを更に含む、請求項6の方法。
  11. ウェーハ製造を監視する方法であって、
    複数ロットからのウェーハを含む第1組のウェーハを分析して、ウェーハ製造に用いたオーバーレイ補正処理の効果係数を判定するステップと、
    複数ロットからのウェーハを含む第2組のウェーハにおける面内歪みを取得するステップと、
    前記第2組のウェーハの前記面内歪みを複数の分解された成分、すなわち共通のプロセスシグネチャ、高次多項式モデルのロット間変動、高次多項式モデルのウェーハ間変動、露光毎補正(CPE)モデルの共通シグネチャ、およびCPEモデルのウェーハ間変動を含む複数の分解された成分に分解するステップと、
    前記複数の分解された成分の少なくとも1個の分解された成分が前記オーバーレイ補正処理の効果係数に少なくとも部分的に基づいて重み付けされている前記複数の分解された成分の重み付き和に基づいて、前記第2組のウェーハにおける表面形状由来のオーバーレイ全変動を計算するステップと、
    前記第2組のウェーハが確立された仕様を満たすか否かを、前記第2組のウェーハにおける表面形状由来のオーバーレイ全変動と前記確立された仕様との比較に基づいて判定するステップと、
    を含む方法。
  12. 前記仕様が、特定のリソグラフィパターニング層用のオーバーレイ見込みのパーセンテージとして確立されている、請求項11に記載の方法。
  13. 分析ステップが更に、
    前記第1組のウェーハにおける、前記オーバーレイ補正処理を適用する前の前記第1組のウェーハの面内歪みを表す第1組の面内歪みを取得するステップと、
    前記第1組のウェーハにおける、前記オーバーレイ補正処理を適用した後の前記第1組のウェーハの面内歪みを表す第2組の面内歪みを取得するステップと、
    前記第1組の面内歪みを、第1組の分解された成分に分解するステップと、
    前記第2組の面内歪みを、第2組の分解された成分に分解するステップと、
    前記第1組の分解された成分と前記第2組の分解された成分との比較に基づいて前記オーバーレイ補正処理の効果係数を判定するステップと、
    を含む、請求項11に記載の方法。
  14. 前記第1組のウェーハと前記第2組のウェーハが同一である、請求項11に記載の方法。
  15. 前記第1組のウェーハと前記第2組のウェーハが異なっている、請求項11に記載の方法。
  16. 前記分解された成分の和が前記面内歪みに等しい、請求項11に記載の方法。
  17. 複数ロットからのウェーハを含む第1組のウェーハからウェーハ表面形状データを取得すべく構成された測定装置と、
    前記測定装置と通信する分析器とを含み、前記分析器が、
    前記第1組のウェーハにおける第1組の面内歪みを計算すると共に、
    前記第1組の面内歪みを第1組の分解された成分、すなわち共通のプロセスシグネチャ、高次多項式モデルのロット間変動、高次多項式モデルのウェーハ間変動、CPEモデルの共通シグネチャ、およびCPEモデルのウェーハ間変動を含む第1組の分解された成分に分解すべく構成されているシステム。
  18. 前記分解された成分の和が前記面内歪みに等しい、請求項17に記載システム。
  19. 前記分析器が更に、
    前記第1組のウェーハにおける、オーバーレイ補正処理を適用した後の前記第1組のウェーハの面内歪みを表す第2組の面内歪みを計算し、
    前記第2組の面内歪みを、第2組の分解された成分に分解し、
    前記第1組の分解された成分と前記第2組の分解された成分との比較に基づいて前記オーバーレイ補正処理の効果係数を判定すべく構成されている、請求項17に記載のシステム。
  20. 前記分析器が更に、
    複数ロットからのウェーハを含む第2組のウェーハにおける面内歪みを計算し、
    前記第2組のウェーハの面内歪みの組を複数の分解された成分、すなわち共通のプロセスシグネチャ、高次多項式モデルのロット間変動、高次多項式モデルのウェーハ間変動、露光毎補正(CPE)モデルの共通シグネチャ、およびCPEモデルのウェーハ間変動を含む複数の分解された成分に分解し、
    前記複数の分解された成分の少なくとも1個の分解された成分が前記オーバーレイ補正処理の効果係数に少なくとも部分的に基づいて重み付けされている前記複数の分解された成分の重み付き和に基づいて、前記第2組のウェーハにおける表面形状由来のオーバーレイ全変動を計算し、
    前記第2組のウェーハが確立された仕様を満たすか否かを、前記第2組のウェーハにおける表面形状由来のオーバーレイ全変動と前記確立された仕様との比較に基づいて判定すべく構成されている、請求項19に記載のシステム。
  21. 前記仕様が、特定のリソグラフィパターニング層用のオーバーレイ見込みのパーセンテージとして確立されている、請求項20に記載のシステム。
  22. 前記第1組のウェーハと前記第2組のウェーハが同一である、請求項20に記載のシステム。
  23. 前記第1組のウェーハと前記第2組のウェーハが異なっている、請求項20に記載のシステム。
JP2017512350A 2014-09-03 2015-09-01 表面形状由来のオーバーレイの分解分析および分解分析を用いたオーバーレイ制御の向上 Pending JP2017535059A (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201462045417P 2014-09-03 2014-09-03
US62/045,417 2014-09-03
US14/597,062 US10509329B2 (en) 2014-09-03 2015-01-14 Breakdown analysis of geometry induced overlay and utilization of breakdown analysis for improved overlay control
US14/597,062 2015-01-14
PCT/US2015/047985 WO2016036763A1 (en) 2014-09-03 2015-09-01 Breakdown analysis of geometry induced overlay and utilization of breakdown analysis for improved overlay control

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2021000031A Division JP7227992B2 (ja) 2014-09-03 2021-01-04 表面形状由来のオーバーレイの分解分析および分解分析を用いたオーバーレイ制御の向上

Publications (1)

Publication Number Publication Date
JP2017535059A true JP2017535059A (ja) 2017-11-24

Family

ID=55402343

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2017512350A Pending JP2017535059A (ja) 2014-09-03 2015-09-01 表面形状由来のオーバーレイの分解分析および分解分析を用いたオーバーレイ制御の向上
JP2021000031A Active JP7227992B2 (ja) 2014-09-03 2021-01-04 表面形状由来のオーバーレイの分解分析および分解分析を用いたオーバーレイ制御の向上

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2021000031A Active JP7227992B2 (ja) 2014-09-03 2021-01-04 表面形状由来のオーバーレイの分解分析および分解分析を用いたオーバーレイ制御の向上

Country Status (6)

Country Link
US (1) US10509329B2 (ja)
EP (1) EP3189542B1 (ja)
JP (2) JP2017535059A (ja)
KR (1) KR102236807B1 (ja)
TW (1) TWI665745B (ja)
WO (1) WO2016036763A1 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5960198B2 (ja) * 2013-07-02 2016-08-02 キヤノン株式会社 パターン形成方法、リソグラフィ装置、リソグラフィシステムおよび物品製造方法
US10024654B2 (en) 2015-04-06 2018-07-17 Kla-Tencor Corporation Method and system for determining in-plane distortions in a substrate
EP3879345B1 (en) 2016-10-21 2023-08-09 ASML Netherlands B.V. Methods of determining corrections for a patterning process
EP3531207A1 (en) * 2018-02-27 2019-08-28 ASML Netherlands B.V. Alignment mark positioning in a lithographic process
US10553501B2 (en) * 2018-03-28 2020-02-04 Canon Kabushiki Kaisha Apparatus for use in forming an adaptive layer and a method of using the same
TWI729334B (zh) * 2018-06-07 2021-06-01 荷蘭商Asml荷蘭公司 用於判定器件之控制方案的方法、電腦程式和系統及用於判定多個器件處理之基板的方法
US20220091514A1 (en) * 2019-01-29 2022-03-24 Asml Netherlands B.V. Methods and apparatus for controlling a lithographic process
EP3848757A1 (en) * 2020-01-13 2021-07-14 ASML Netherlands B.V. Method for controlling a lithographic apparatus
US11809088B2 (en) 2019-08-22 2023-11-07 Asml Netherlands B.V. Method for controlling a lithographic apparatus
CN113376971A (zh) * 2021-06-03 2021-09-10 南京诚芯集成电路技术研究院有限公司 一种应对应力影响套刻误差的方法和系统

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004191305A (ja) * 2002-12-13 2004-07-08 Toshiba Corp 測定対象パターンの選択方法、パターン検査方法、半導体装置の製造方法、プログラムおよびパターン検査装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7069104B2 (en) * 2002-04-30 2006-06-27 Canon Kabushiki Kaisha Management system, management apparatus, management method, and device manufacturing method
US7111256B2 (en) * 2002-06-05 2006-09-19 Kla-Tencor Technologies Corporation Use of overlay diagnostics for enhanced automatic process control
US7586609B2 (en) * 2005-04-21 2009-09-08 Macronix International Co., Ltd. Method for analyzing overlay errors
US7853920B2 (en) 2005-06-03 2010-12-14 Asml Netherlands B.V. Method for detecting, sampling, analyzing, and correcting marginal patterns in integrated circuit manufacturing
KR100817092B1 (ko) * 2007-03-14 2008-03-26 삼성전자주식회사 중첩계측오차를 보정하기 위한 계측시스템 및 이를 이용한계측방법
US8175831B2 (en) 2007-04-23 2012-05-08 Kla-Tencor Corp. Methods and systems for creating or performing a dynamic sampling scheme for a process during which measurements are performed on wafers
US8111376B2 (en) 2007-05-30 2012-02-07 Kla-Tencor Corporation Feedforward/feedback litho process control of stress and overlay
US8768665B2 (en) 2010-01-08 2014-07-01 Kla-Tencor Technologies Corporation Site based quantification of substrate topography and its relation to lithography defocus and overlay
US9620426B2 (en) 2010-02-18 2017-04-11 Kla-Tencor Corporation Method and system for providing process tool correctables using an optimized sampling scheme with smart interpolation
US9052709B2 (en) 2010-07-30 2015-06-09 Kla-Tencor Corporation Method and system for providing process tool correctables
US8589828B2 (en) * 2012-02-17 2013-11-19 Taiwan Semiconductor Manufacturing Company, Ltd. Reduce mask overlay error by removing film deposited on blank of mask
KR101761735B1 (ko) 2012-03-27 2017-07-26 에이에스엠엘 네델란즈 비.브이. 메트롤로지 방법 및 장치, 리소그래피 시스템 및 디바이스 제조 방법
US8609308B1 (en) * 2012-05-31 2013-12-17 Taiwan Semicondcutor Manufacturing Company, Ltd. Smart subfield method for E-beam lithography
US9430593B2 (en) 2012-10-11 2016-08-30 Kla-Tencor Corporation System and method to emulate finite element model based prediction of in-plane distortions due to semiconductor wafer chucking
US10146141B2 (en) * 2014-08-28 2018-12-04 Taiwan Semiconductor Manufacturing Company, Ltd. Lithography process and system with enhanced overlay quality

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004191305A (ja) * 2002-12-13 2004-07-08 Toshiba Corp 測定対象パターンの選択方法、パターン検査方法、半導体装置の製造方法、プログラムおよびパターン検査装置

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
DAUNE BONING AND JAMES CHUNG: "Statistical Metrology : Tools for Understanding Variation", FUTURE FAB INTERNATIONAL, JPN7019001770, 1 December 1996 (1996-12-01), US, pages 1 - 7, ISSN: 0004046695 *
LISA K. GARLING AND GAVIN P. WOODS: "Enhancing the Analysis of Variance (ANOVA) Technique with Graphical Analysis and its Application to", IEEE TRANS. ON COMPONENTS, HYBRIDS, AND MANUFACTURING TECHNOLOGY, vol. 17, no. 1, JPN6019020406, 1 March 1994 (1994-03-01), US, pages 149 - 152, ISSN: 0004046694 *

Also Published As

Publication number Publication date
EP3189542A1 (en) 2017-07-12
JP7227992B2 (ja) 2023-02-22
US20160062252A1 (en) 2016-03-03
WO2016036763A1 (en) 2016-03-10
KR20170048540A (ko) 2017-05-08
JP2021064803A (ja) 2021-04-22
TWI665745B (zh) 2019-07-11
EP3189542B1 (en) 2022-01-05
KR102236807B1 (ko) 2021-04-05
TW201626475A (zh) 2016-07-16
US10509329B2 (en) 2019-12-17
EP3189542A4 (en) 2018-05-09

Similar Documents

Publication Publication Date Title
JP7227992B2 (ja) 表面形状由来のオーバーレイの分解分析および分解分析を用いたオーバーレイ制御の向上
TWI697971B (zh) 使用圖案化之晶圓幾何測量對製程引發的不對稱的偵測、量化及控制
US10576603B2 (en) Patterned wafer geometry measurements for semiconductor process controls
TWI573215B (zh) 模擬由於半導體晶圓固持之平面內失真之基於有限元素模型的預測之系統及方法
KR20130095262A (ko) 프로세스 툴 정정치를 제공하기 위한 방법 및 시스템
CN108140588B (zh) 用于半导体设备的匹配腔室性能的方法
US9513565B2 (en) Using wafer geometry to improve scanner correction effectiveness for overlay control
US9558545B2 (en) Predicting and controlling critical dimension issues and pattern defectivity in wafers using interferometry
TWI621025B (zh) 匹配記錄的方法、維護排程的方法、及設備
US7783444B2 (en) Systems and methods of alternative overlay calculation
US10047439B2 (en) Method and system for tool condition monitoring based on a simulated inline measurement
JP2011192769A (ja) 半導体デバイス製造方法、及び製造システム
TWI747875B (zh) 重疊方差穩定方法及系統
EP3748669A1 (en) Predictive modeling based focus error prediction
He et al. Calculation method of intra-field CDU and inter-field CDU revisited for advanced immersion lithography

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180827

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190523

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190604

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190903

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20191001

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20200131

C22 Notice of designation (change) of administrative judge

Free format text: JAPANESE INTERMEDIATE CODE: C22

Effective date: 20200714

C13 Notice of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: C13

Effective date: 20200929

C23 Notice of termination of proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C23

Effective date: 20210202

C03 Trial/appeal decision taken

Free format text: JAPANESE INTERMEDIATE CODE: C03

Effective date: 20210309

C30A Notification sent

Free format text: JAPANESE INTERMEDIATE CODE: C3012

Effective date: 20210309