TWI665745B - 幾何引發重疊之分解分析及用於改善重疊控制之分解分析之利用 - Google Patents
幾何引發重疊之分解分析及用於改善重疊控制之分解分析之利用 Download PDFInfo
- Publication number
- TWI665745B TWI665745B TW104129181A TW104129181A TWI665745B TW I665745 B TWI665745 B TW I665745B TW 104129181 A TW104129181 A TW 104129181A TW 104129181 A TW104129181 A TW 104129181A TW I665745 B TWI665745 B TW I665745B
- Authority
- TW
- Taiwan
- Prior art keywords
- wafers
- wafer
- correction
- decomposed
- decomposed components
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
- G03F7/70491—Information management, e.g. software; Active and passive control, e.g. details of controlling exposure processes or exposure tool monitoring processes
- G03F7/705—Modelling or simulating from physical phenomena up to complete wafer processes or whole workflow in wafer productions
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
- G03F7/70605—Workpiece metrology
- G03F7/70616—Monitoring the printed patterns
- G03F7/70625—Dimensions, e.g. line width, critical dimension [CD], profile, sidewall angle or edge roughness
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
- G03F7/70605—Workpiece metrology
- G03F7/70616—Monitoring the printed patterns
- G03F7/70633—Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70691—Handling of masks or workpieces
- G03F7/70783—Handling stress or warp of chucks, masks or workpieces, e.g. to compensate for imaging errors or considerations related to warpage of masks or workpieces due to their own weight
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Engineering & Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Signal Processing (AREA)
- Length Measuring Devices With Unspecified Measuring Means (AREA)
Abstract
本發明揭示用於提供幾何引發重疊誤差之改善量測及預測之系統及方法。獲得及分析關於重疊誤差之差異之資訊以改善半導體程序以及微影圖案化。在一些實施例中,利用一級聯分析程序將該晶圓幾何引發重疊分解為各種分量。該分解分析亦可用於針對該等各種分量判定有效性因數,其等繼而可改善晶圓幾何對晶圓重疊之影響之預測精確性。此外,該等晶圓幾何引發重疊誤差之該等量測及/或預測可用於提供重疊監測及校正解決方案。
Description
本申請案根據35 U.S.C.§ 119(e)規定主張2014年9月3日申請之美國臨時申請案第62/045,417號之權利。該美國臨時申請案第62/045,417號之全部內容以引用的方式併入本文中。
本發明大體上係關於晶圓表面計量之領域,且特定言之係關於用於幾何引發重疊誤差及重疊誤差之一般差異之量測及預測之系統及方法。
諸如矽晶圓及類似物之薄拋光板係現代技術之一十分重要之部分。舉例而言,一晶圓可係指在積體電路及其他裝置之製造中使用之半導體材料之一薄片。薄拋光板之其他實例可包含磁碟基板、塊規及類似物。雖然此處描述之技術主要係指晶圓,但應理解,該技術亦可應用於其他類型之拋光板。可在本發明中可交換地使用術語晶圓及術語薄拋光板。
製造半導體裝置通常包含使用數個半導體製造程序處理諸如一半導體晶圓之一基板。在半導體製造程序期間之各種步驟處使用計量
程序以監測及控制一或多個半導體層程序。經監測及控制之特性之一者係重疊誤差。一重疊量測大體上規定一第一經圖案化層相對於安置於其上或其下之一第二經圖案化層對準之精確性或一第一圖案相對於安置於相同層上之一第二圖案對準之精確性。通常使用具有形成於一工件(例如,半導體晶圓)之一或多個層上之結構之一重疊目標判定重疊誤差。若適當形成兩個層或圖案,則一個層或圖案上之結構傾向於相對於另一層或圖案上之結構對準。若未適當形成兩個層或圖案,則一個層或圖案上之結構傾向於相對於另一層或圖案上之結構偏移或未對準。重疊誤差係在半導體製造程序之不同階段處使用之圖案之任何者之間的未對準。
當觀察到重疊誤差時,一重疊量測可用於應用校正且將重疊誤差保持在所要限制內。舉例而言,重疊量測亦可經饋送至一分析常式中,該分析常式計算掃描儀校正(稱為「可校正」)以及其他統計量(其等可被一操作者使用,以便更好地對準在程序中使用之微影工具)。
注意,影響重疊精確性之誤差源之一者係晶圓幾何。舉例而言,可在製造期間發生畸變,其中具有晶圓形狀及厚度差異之基板之夾持可導致晶圓之彈性變形,此可引起平面內畸變(IPD)。IPD可導致重疊誤差。因此,提供量測及/或預測此晶圓幾何引發重疊誤差之能力係半導體製造程序之一關鍵部分。
本發明係關於一種用於分析晶圓幾何引發重疊誤差之方法。該方法可包含:針對複數個晶圓獲得平面內畸變或所量測重疊,其中該複數個晶圓包含來自多個批之晶圓;且利用一處理器將針對該複數個晶圓獲得之該等平面內畸變或所量測重疊分解為複數個經分解分量,該複數個經分解分量包含:一共同程序簽章、批間差異及晶圓間差異。
本發明之一進一步實施例係關於一種用於判定一重疊校正程序之有效性之方法。該方法可包含:針對複數個晶圓獲得一第一組平面內畸變,其中該複數個晶圓包含來自多個批之晶圓且其中針對該複數個晶圓獲得之該第一組平面內畸變表示在應用該重疊校正程序之前的該複數個晶圓之平面內畸變;針對該複數個晶圓獲得一第二組平面內畸變,其中針對該複數個晶圓獲得之該第二組平面內畸變表示在應用該重疊校正程序之後的該複數個晶圓之平面內畸變;利用一處理器將該第一組平面內畸變分解為一第一組經分解分量;利用該處理器將該第二組平面內畸變分解為一第二組經分解分量;且基於該第一組經分解分量與該第二組經分解分量之間的一比較來判定該重疊校正程序針對至少一個經分解分量之一有效性因數。
本發明之一進一步實施例係關於一種用於監測晶圓製造之方法。該方法可包含:分析一第一組晶圓以判定在晶圓製造中利用之一重疊校正程序之一有效性因數,其中該第一組晶圓包含來自多個批之晶圓;針對一第二組晶圓獲得平面內畸變,其中該第二組晶圓包含來自多個批之晶圓;將該第二組晶圓之該等平面內畸變分解為複數個經分解分量,該複數個經分解分量包含:一共同程序簽章、高階多項式模型批間差異、高階多項式模型晶圓間差異、每曝光校正(CPE)模型共同簽章及CPE模型晶圓間差異;基於該複數個經分解分量之一加權總和來計算針對該第二組晶圓之一總幾何引發重疊差異,其中至少部分基於該重疊校正程序之該有效性因數來加權該複數個經分解分量之至少一個經分解分量;且基於針對該第二組晶圓之該總幾何引發重疊差異與一經建立規格之比較來判定該第二組晶圓是否滿足該經建立規格。
本發明之一進一步實施例係關於一種系統。該系統可包含一量測裝置,該量測裝置經組態以獲得來自一第一組晶圓之晶圓幾何資
料,其中該第一組晶圓包含來自多個批之晶圓。該系統亦可包含與該量測裝置通信之一分析儀。該分析儀可經組態以:針對該第一組晶圓計算一第一組平面內畸變;且將該第一組平面內畸變分解為一第一組經分解分量,該第一組經分解分量包含:一共同程序簽章、高階多項式模型批間差異、高階多項式模型晶圓間差異、CPE模型共同簽章及CPE模型晶圓間差異。
應理解,前述一般描述及下列詳細描述僅係例示性及解釋性且不必限制本發明。併入本說明書中且構成其之一部分之隨附圖式圖解說明本發明之標的物。描述及圖式共同用於說明本發明之原理。
102‧‧‧平面內畸變(IPD)/行
104‧‧‧程序簽章/經分解分量/行
106‧‧‧批間差異/分量/簽章/經分解分量/行
108‧‧‧高階多項式模型晶圓間差異/經分解分量/行
110‧‧‧共同殘差/共同系統高階簽章/共同CPE模型簽章/經分解分量/行
112‧‧‧晶圓間CPE簽章差異/高階晶圓間差異/經分解分量/行
114‧‧‧分量/餘項/行
402‧‧‧步驟/分解分析
404‧‧‧步驟/分解分析
406‧‧‧步驟
502‧‧‧步驟
504‧‧‧步驟
506‧‧‧步驟
508‧‧‧步驟
510‧‧‧步驟
512‧‧‧步驟
602‧‧‧總幾何引發重疊差異
606‧‧‧製造程序
608‧‧‧步驟
700‧‧‧系統
702‧‧‧重疊計量工具
704‧‧‧幾何計量工具
706‧‧‧分析儀
708‧‧‧晶圓
藉由參考隨附圖式可使熟習此項技術者更好理解本發明之數種優勢,在圖式中:圖1係描繪晶圓幾何引發重疊資料之各種分量之一分解之一圖解;圖2係描繪一標準差域中之分解分析之一圖形表示之一圖解;圖3係描繪一方差域中之分解分析之一圖形表示之一圖解;圖4係描繪用於判定相關聯於各種分量之校正有效性因數之一方法之一實施例之一流程圖;圖5係描繪用於使用校正有效性因數判定一總幾何引發重疊差異之一方法之一實施例之一流程圖;圖6係描繪基於所計算總幾何引發重疊差異建立之一規格之一圖解;及圖7係描繪根據本發明之一實施例之利用一分析儀之一系統之一方塊圖。
現將詳細參考在隨附圖式中圖解說明之所揭示標的物。
在典型製造操作中,半導體製造程序分批進行(稱為批)。一批(或一晶圓批)被定義為作為一單一群組共同被處理之晶圓之一數量。習知重疊監測及控制技術通常採用一單組掃描儀校正且針對相同批中之所有晶圓應用相同組。然而,注意,若針對一給定批中之所有晶圓採用一單組此等掃描儀校正且接著將其等應用於一隨後批以用於重疊校正,則此單組掃描儀校正之有效性受到限制。另外,當具有不同形狀(幾何簽章)之晶圓進入掃描儀中時,掃描儀校正、外插及/或內插並不經最佳化且通常經過度調整,此係因為現有演算法未意識到晶圓幾何改變。
本發明之實施例係關於用於提供幾何引發重疊誤差之改善量測及預測之系統及方法。根據本發明之實施例,獲得及分析關於重疊誤差之差異之資訊以改善量測及預測精確性。更特定言之,利用一級聯分析程序將晶圓幾何引發重疊分解(分離)為各種分量。各種經分解分量可包含共同程序簽章、批間差異、晶圓間差異以及將在隨後詳細描述之其他額外分量。分解分析亦可用於針對各種經分解分量判定有效性因數,其等繼而可改善重疊校正解決方案。此外,晶圓幾何引發重疊誤差之量測及/或預測可用於各種類型之回饋或前饋控制迴路中以提供重疊監測及校正解決方案。
參考圖1,展示描繪幾何引發重疊之分解之一圖解。注意,在如在本發明之實施例中利用之級聯方法中,各種經分解分量(由行104至114表示)之方差之總和等於分解之前的幾何引發重疊(由行102表示)之方差。更特定言之,可使用複數個晶圓之各晶圓之平面內畸變(IPD)102表示幾何引發重疊。應理解,IPD 102可為針對一晶圓量測之一實際IPD(例如,在一特定製造程序完成之後量測)。替代性地,IPD 102可為針對一晶圓估計之一預測IPD(例如,在一特定製造程序之前估計)。可預期可利用各種類型之量測工具及/或預測模型(諸如在標題為
System and Method to Emulate Finite Element Model Based Prediction of In-Plane Distortions due to Semiconductor Wafer Chucking之美國專利申請案第13/735,737號(該案之全部內容以引用的方式併入本文中)中描述之量測工具及/或預測模型)以針對複數個晶圓獲得IPD 102。亦可預期,在不脫離本發明之精神及範疇之情況下亦可利用各種其他類型之量測工具及/或預測模型。
如在圖1中描繪,包含於此分析中之晶圓可包含跨多個批1、2......N之晶圓。應理解,雖然如在圖1中展示之批1、2......N各包含三個晶圓,但此描述出於闡釋性目的僅係例示性;可包含於此分析中之批數目及可包含於各批中之晶圓數目可在不脫離本發明之精神及範疇之情況下差異。
根據本發明之一些實施例,IPD 102可經分解為在圖1中展示之各種分量。經分解分量可包含共同跨所有批中之所有晶圓之程序簽章104、批間差異106、晶圓間差異108、跨所有晶圓之一共同殘差110、高階晶圓間差異112及並不屬於經分解分量104至112之餘項114。可預期可在不脫離本發明之精神及範疇之情況下更進一步分解IPD。舉例而言,可利用一模型描述存在於餘項114中之共同特徵。然而,若餘項114出於幾何引發重疊誤差之量測及預測之目的而仿佛相對不顯著,則餘項114可未被模型化。
可預期,可利用各種統計模型提取共同跨所有批中之所有晶圓之程序簽章104。舉例而言,可藉由適配一高階多項式模型(諸如晶圓級第三階與欄位級第一階)且平均化所有晶圓之經模型化分量來計算程序簽章104。一旦提取程序簽章104,可實行一系列減法以計算分量106至114之其餘部分。
更特定言之,為計算批間差異106,可從各晶圓之IPD 102減去程序簽章104,且可接著使用一統計模型(例如,高階多項式模型及平均
化)處理所得IPD以提取共同跨各特定批中之晶圓之一簽章106。一旦計算用於各批之共同簽章,可藉由諸如方差及/或標準差(例如,3-σ)之度量量化各批之間的差異。類似地,為計算高階晶圓間差異108,可從各晶圓之IPD 102減去程序簽章104及批間差異106且可接著使用一統計模型(例如,高階多項式模型及平均化)處理所得IPD。
晶圓間差異108亦可經進一步分解以使用一統計模型(例如,每曝光校正多項式模型及平均化)提取共同跨晶圓之共同系統高階簽章110(亦可被稱為每曝光校正多項式模型簽章)。注意,每曝光校正(CPE)係在微影工具中使用之一常見技術,其中一組位置校正可經儲存且按一每曝光基礎應用於校正特定形式之畸變。一旦已提取共同CPE模型簽章110,可接著藉由從各晶圓之IPD 102減去程序簽章104、批間差異106、高階多項式模型晶圓間差異108及共同CPE模型簽章110來計算晶圓間CPE簽章差異112。
一旦獲得程序簽章104、批間差異106、高階多項式模型晶圓間差異108、共同CPE簽章110及晶圓間CPE差異112,其等皆可從各晶圓之IPD 102減去以獲得餘項114。在一些實施例中,餘項114可不經模型化。
可預期,分解分析之結果可經報告至一使用者。報告可包含特定圖形表示。舉例而言,可分別在一標準差(例如,3-σ)域或一方差域中表示分解分析結果(如在圖2及圖3中描繪)以幫助一使用者視覺化各種經分解分量之量值及影響。可預期,在不脫離本發明之精神及範疇之情況下亦可出於報告目的利用各種其他類型之報告及/或統計表示。
參考在圖2及圖3中提供之表格式重疊分解資訊,使用者可使用此資訊識別重疊之哪一分量在相較於其他分量之一更高程度上差異。舉例而言,圖2圖解說明高階多項式模型晶圓間差異在相較於所有其
他分量之一更高程度上差異。使用者可使用此資訊來控制可引起高階多項式模型晶圓間差異之(諸)特定程序。此外,使用者可使用一較高掃描儀對準取樣策略以改善掃描儀對準校正之效率以減小高階多項式模型晶圓間差異。
可預期,亦可利用分解分析之結果改善製造程序之控制。舉例而言,可在晶圓製造中利用程序控制系統管理程序內容脈絡資訊以自動調整及調諧晶圓處理。如上文描述般從IPD 102減去之批間差異106、高階多項式模型晶圓間差異108、共同CPE多項式模型110及晶圓間CPE模型差異112可經提供至此等控制系統,其等可繼而調整及調諧(諸)晶圓處理工具以相應地補償簽章。類似地,批間差異106及晶圓間差異108可經提供至掃描儀對準控制系統,其等可接著用於改善掃描儀對準控制系統之效率(例如,透過掃描儀對準取樣最佳化及一掃描儀中可用之其他技術)且相應地更好補償此等差異。
可預期,亦可利用分解分析之結果評估各種掃描儀校正/補償技術之有效性。舉例而言,可在應用一特定校正技術之前及之後獲得一或多個經分解分量104至112,且可基於經分解分量之前值與後值之比較評估此特定校正技術之有效性。注意,因為可在經分解分量位準處進行此比較,故與在頂層重疊處簡單比較相比,其提供更大粒性及更好精密性及精確性。
圖4係描繪用於判定相關聯於用於一特定校正技術之各種經分解分量之校正有效性因數之一方法之一實施例之一流程圖。在一步驟402中,利用先前描述之分解分析將在應用校正技術之前獲得(量測或估計)之IPD分解為各種分量。類似地,在一步驟404中,以相同方式將在應用校正技術之後獲得(量測或估計)之IPD分解為各種分量。出於闡釋性目的,在如在圖4中描繪之一標準差域中表示分解分析402及404兩者之結果。然而,應理解,結果之表示可在不脫離本發明之精
神及範疇之情況下差異,只要各種分量之統計資訊可用於一比較步驟406即可。
出於闡釋性目的,在圖4中展示步驟406之一例示性比較結果。在此實例中展示,校正技術對程序簽章差異106及108之有效性係約75%。換言之,應用此校正技術幫助減小75%之程序簽章差異,否則在不應用校正技術之情況下其等將仍存在。類似地,亦可基於此比較判定對晶圓間差異108以及其他經分解分量之校正有效性。
可預期,亦可利用以此方式判定之校正有效性因數進一步改良製造程序之控制。亦可考量校正有效性因數以計算總幾何引發重疊差異之一更精確預測。此總幾何引發重疊差異值可接著用於建立具有更精確控制限制之運行時間控制規格(基於批或基於晶圓)。
圖5圖解說明使用校正有效性因數改善總幾何引發重疊差異之預測之一程序。在一步驟502中,可針對複數個晶圓獲得幾何引發重疊(例如,使用如先前描述之IPD表示)。可對所獲得重疊資料實行分解分析以將所獲得重疊資料分解為上文描述之各種分量。亦如上文描述,一些經分解分量可經提供至特定控制系統以促進可藉由控制系統進行之校正/補償程序。舉例而言,在一步驟504中可將程序簽章104提供至一控制系統以調整及調諧一晶圓處理工具以補償程序簽章。類似地,在一步驟506中可將批間差異106及晶圓間差異108提供至一掃描儀對準控制系統(例如,高階晶圓對準或HOWA)以亦補償此等差異。另外,若使用每曝光校正(CPE)技術(例如,在特定微影工具及類似物中),則在步驟508及510中可將共同殘差110及高階晶圓間差異112提供至一CPE控制器以促進CPE程序。在一個實例中,提供共同殘差110連同掃描儀可使用以校正共同殘差之一靜態CPE檔案,且高階晶圓間差異112經提供至掃描儀以按一逐晶圓基礎促進更多特定校正。
為圖解說明校正有效性因數之使用以計算總幾何引發重疊差異之一更精確預測,假設掃描儀對準控制及每曝光校正技術之校正有效性因數已經判定為約50%。換言之,可藉由在製造控制迴路中利用之一或多個校正技術校正約50%之晶圓幾何引發重疊差異;然而,此意謂約50%之晶圓幾何引發重疊差異可仍未經校正。注意,應忽略未校正幾何引發重疊差異。替代性地,應基於各種分量之校正有效性因數而將適當權重給予此等分量,且此等分量應計入表示總幾何引發重疊差異之總和中(如在一步驟512中計算)。
可預期,可利用如上文描述般計算之總幾何引發重疊差異以按補充可已在使用之製造回饋重疊控制迴路之一方式提供晶圓幾何引發重疊監測。圖6係描繪基於所計算總幾何引發重疊差異602建立之一規格之一圖解。如在圖6中展示,可在一步驟604中針對可被視為可接受之一規格(例如,用於一特定微影圖案化層之總重疊預算之一特定百分比,諸如30%)共同檢查來自多個批之多個晶圓之總幾何引發重疊差異602。舉例而言,其中晶圓間差異滿足規格之一批可通過且可繼續進行至下一製造程序606。然而,可識別其中晶圓間差異超過規格之一批且可在一步驟608中進行進一步行動。可預期,此等行動可包含(但不限於):重加工論述中之該批;向前饋送該批中之晶圓之IPD以用於補償;識別可引起差異之一或多個製造程序;應用最佳化以及可有助於減小差異之影響之差異之各種其他技術。
應理解,上文描繪之特定百分比資料僅係例示性。各種分量之校正有效性因數可在不脫離本發明之精神及範疇之情況下差異。此外,可預期,基於上文描述之程序建立之規格可與用於監測及控制目的之各種其他參數結合使用,或其可用作用於品質控制及/或其他目的之一獨立參數。
根據本發明之實施例重述,獲得及分析關於重疊誤差之差異之
資訊以改善量測及預測精確性。本發明之實施例利用一級聯分析將晶圓幾何引發重疊分解為各種分量。另外,可利用分解分析之結果以針對可經採用之各種校正技術判定校正有效性因數。此外,可利用校正有效性因數最佳化校正策略以及估計未校正晶圓幾何引發重疊,且經估計未校正晶圓幾何引發重疊可用於監測用於重疊控制之晶圓幾何。
可預期,可在各種晶圓幾何工具及計量工具中實施上文描述之分析程序。圖7係描繪根據本發明之一項實施例之一系統700之一方塊圖。系統700可包含經組態以收集未加工重疊簽章之一重疊計量工具702。系統700亦可包含經組態以收集來自一組晶圓708之晶圓幾何資料之一幾何計量工具704。幾何計量工具704可包含一晶圓幾何工具或能夠收集晶圓幾何資料之任何成像裝置,諸如來自KLA-Tencor之WaferSight計量系統。應理解,重疊計量工具702及幾何計量工具704可經實施為分開裝置。替代性地,能夠量測圖案化晶圓之一整合計量系統可用於重疊計量及晶圓幾何量測兩者。
系統700亦包含與重疊計量工具702及幾何計量工具704兩者通信之一分析儀706。分析儀706可在能夠進行先前描述之各種分析程序之一電腦處理器、一電路或類似物上實施。分析儀706亦可經組態以基於分析之結果判定用於各種校正技術之校正有效性因數。此外,分析儀706可利用校正有效性因數估計未校正晶圓幾何引發重疊,且經估計未校正晶圓幾何引發重疊可用於監測用於如上文描述之重疊控制之晶圓幾何。
可預期,雖然上文之一些實例係指某些特定程序工具,但根據本發明之系統及方法在不脫離本發明之精神及範疇之情況下可應用於其他類型之程序工具,其等亦可受益於改善重疊控制。另外,可預期,雖然上文之實例係指晶圓檢測,但根據本發明之系統及方法在不脫離本發明之精神及範疇之情況下亦可應用於其他類型之拋光板。在
本發明中使用之術語晶圓可包含在積體電路及其他裝置之製造中使用之半導體材料之一薄片以及諸如磁碟基板、塊規及類似物之其他薄拋光板。
在各種晶圓幾何量測工具中可將所揭示方法實施為藉由一或多個處理器、透過一單一生產裝置及/或透過多個生產裝置執行之指令集。此外,應理解,所揭示方法中之步驟之特定順序或階層係例示性方法之實例。基於設計參考,應理解,可在保持於本發明之範疇及精神內的同時重新配置該方法中之步驟之特定順序或階層。隨附方法主張按一樣本順序之各種步驟之當前元素,且不必意謂限於所呈現之特定順序或階層。
據信,將藉由前述描述理解本發明之系統及方法以及其之諸多隨附優勢,且將明白,在不脫離所揭示標的物或不犧牲其之所有材料優勢之情況下可對組件之形式、構造及配置作出各種改變。所描述形式僅係解釋性。
Claims (27)
- 一種用於分析晶圓幾何引發重疊誤差之方法,其包括:針對複數個晶圓獲得一第一組複數個平面內畸變或所量測重疊,該複數個晶圓包含來自多個批之晶圓;利用一處理器將針對該複數個晶圓獲得之該第一組複數個平面內畸變或所量測重疊分解為複數個經分解分量,該複數個經分解分量包含:一共同程序簽章、批間差異或晶圓間差異之至少一者;基於該複數個經分解分量判定針對一重疊校正程序之一校正有效性因數;及提供該校正有效性因數至一或多個半導體製造程序工具,其中該校正有效性因數對應於經由該重疊校正程序之一應用所減少之複數個平面內畸變或所量測重疊之一數目。
- 如請求項1之方法,其中該複數個經分解分量進一步包含:跨該複數個晶圓之一共同殘差及高階晶圓間差異。
- 如請求項1之方法,其中該等經分解分量之一總和等於該複數個平面內畸變。
- 如請求項1之方法,其進一步包括:將該複數個經分解分量之至少一者之一統計表示顯示給一使用者。
- 如請求項4之方法,其中該統計表示包含:一標準差域中之一表示及一方差域中之一表示之至少一者。
- 如請求項1之方法,其中該提供該校正有效性因數至該一或多個半導體製造程序工具包括:基於至少該校正有效性因數產生一或多個控制信號,其中該一或多個控制信號經組態以引起在該一或多個半導體製造程序工具中之調整。
- 一種用於分析晶圓幾何引發重疊誤差之方法,其包括:針對複數個晶圓獲得一第一組複數個平面內畸變,該複數個晶圓包含來自多個批之晶圓,且針對該複數個晶圓獲得之該第一組複數個平面內畸變表示在一重疊校正程序之一應用之前的該複數個晶圓之平面內畸變;針對該複數個晶圓獲得一第二組複數個平面內畸變,針對該複數個晶圓獲得之該第二組複數個平面內畸變表示在該重疊校正程序之該應用之後的該複數個晶圓之平面內畸變;利用一處理器將該第一組複數個平面內畸變分解為一第一組經分解分量;利用該處理器將該第二組複數個平面內畸變分解為一第二組經分解分量;基於該第一組經分解分量與該第二組經分解分量之間的一比較來判定該重疊校正程序針對至少一個經分解分量之一校正有效性因數;及提供該校正有效性因數至一或多個半導體製造程序工具,其中該校正有效性因數對應於經由該重疊校正程序之該應用所減少之複數個平面內畸變之一數目。
- 如請求項7之方法,其中該等第一及第二組經分解分量之各者包含:一共同程序簽章、高階多項式模型批間差異、高階多項式模型晶圓間差異、每曝光校正(CPE)模型共同簽章或CPE模型晶圓間差異之至少一者。
- 如請求項7之方法,其中該第一組經分解分量之一總和等於該第一組複數個平面內畸變且該第二組經分解分量之總和等於該第二組複數個平面內畸變。
- 如請求項7之方法,其中使用一重疊計量工具在微影程序之後量測該第二組複數個平面內畸變。
- 如請求項7之方法,其進一步包括:將該重疊校正程序之該校正有效性因數顯示給一使用者。
- 如請求項7之方法,其中該提供該校正有效性因數至該一或多個半導體製造程序工具包括:基於至少該校正有效性因數產生一或多個控制信號,其中該一或多個控制信號經組態以引起在該一或多個半導體製造程序工具中之調整。
- 一種用於分析晶圓幾何引發重疊誤差之方法,其包括:分析一第一組晶圓以判定在晶圓製造中利用之一重疊校正程序之一校正有效性因數,該第一組晶圓包含來自多個批之複數個晶圓,其中該校正有效性因數對應於經由該重疊校正程序之一應用所減少之複數個平面內畸變之一數目;針對一第二組晶圓獲得複數個平面內畸變,該第二組晶圓包含來自多個批之複數個晶圓;將該第二組晶圓之該複數個平面內畸變分解為複數個經分解分量,該複數個經分解分量包含:一共同程序簽章、高階多項式模型批間差異、高階多項式模型晶圓間差異、每曝光校正(CPE)模型共同簽章或CPE模型晶圓間差異之至少一者;基於該複數個經分解分量之一加權總和來計算針對該第二組晶圓之一總幾何引發重疊差異,其中至少部分基於該重疊校正程序之該校正有效性因數來加權該複數個經分解分量之至少一個經分解分量;基於針對該第二組晶圓之該總幾何引發重疊差異與一經建立規格之比較來判定該第二組晶圓是否滿足該經建立規格;及提供至少該總幾何引發重疊差異至一或多個半導體製造程序工具。
- 如請求項13之方法,其中該規格經建立為用於一特定微影圖案化層之一重疊預算之一百分比。
- 如請求項13之方法,其中該分析步驟進一步包含:針對該第一組晶圓獲得一第一組複數個平面內畸變,針對該第一組晶圓獲得之該第一組複數個平面內畸變表示在該重疊校正程序之該應用之前的該第一組晶圓之平面內畸變;針對該第一組晶圓獲得一第二組複數個平面內畸變,針對該第一組晶圓獲得之該第二組複數個平面內畸變表示在應用該重疊校正程序之後的該第一組晶圓之平面內畸變;將該第一組複數個平面內畸變分解為一第一組經分解分量;將該第二組複數個平面內畸變分解為一第二組經分解分量;且基於該第一組經分解分量與該第二組經分解分量之間的一比較來判定該重疊校正程序之該校正有效性因數。
- 如請求項13之方法,其中該第一組晶圓與該第二組晶圓相同。
- 如請求項13之方法,其中該第一組晶圓與該第二組晶圓不同。
- 如請求項13之方法,其中該等經分解分量之一總和等於該複數個平面內畸變。
- 如請求項13之方法,其中該提供該總幾何引發重疊差異至該一或多個半導體製造程序工具包括:基於至少該總幾何引發重疊差異產生一或多個控制信號,其中該一或多個控制信號經組態以引起在該一或多個半導體製造程序工具中之調整。
- 一種用於分析晶圓幾何引發重疊誤差之系統,其包括:一量測裝置,其經組態以獲得來自一第一組晶圓之晶圓幾何資料,該第一組晶圓包含來自多個批之複數個晶圓;一或多個半導體製造程序工具,其經組態以執行一或多個半導體製造程序;及一分析儀,其與該量測裝置通信,該分析儀經組態以:針對該第一組晶圓計算一第一組複數個平面內畸變;將該第一組複數個平面內畸變分解為一第一組經分解分量,該第一組經分解分量包含:一共同程序簽章、高階多項式模型批間差異、高階多項式模型晶圓間差異、每曝光校正(CPE)模型共同簽章或CPE模型晶圓間差異之至少一者;基於該第一組經分解分量判定針對一重疊校正程序之一校正有效性因數;及提供該校正有效性因數至該一或多個半導體製造程序工具,其中該校正有效性因數對應於經由該重疊校正程序之一應用所減少之複數個平面內畸變之一數目。
- 如請求項20之系統,其中該等經分解分量之一總和等於該複數個平面內畸變。
- 如請求項20之系統,其中該分析儀經進一步組態以:針對該第一組晶圓計算一第二組複數個平面內畸變,該第二組複數個平面內畸變表示在該重疊校正程序之該應用之後的該第一組晶圓之平面內畸變;將該第二組複數個平面內畸變分解為一第二組經分解分量;基於該第一組經分解分量與該第二組經分解分量之間的一比較來判定該重疊校正程序之該校正有效性因數;及提供該校正有效性因數至該一或多個半導體製造程序工具,其中該校正有效性因數改善該一或多個半導體製造程序工具之該一或多個半導體製造程序。
- 如請求項22之系統,其中該分析儀經進一步組態以:針對一第二組晶圓計算複數個平面內畸變,該第二組晶圓包含來自多個批之晶圓;將該第二組晶圓之該複數個平面內畸變分解為複數個經分解分量,該複數個經分解分量包含:一共同程序簽章、高階多項式模型批間差異、高階多項式模型晶圓間差異、CPE模型共同簽章及CPE模型晶圓間差異;基於該複數個經分解分量之一加權總和來計算針對該第二組晶圓之各晶圓之一總幾何引發重疊差異,其中至少部分基於該重疊校正程序之該校正有效性因數來加權該複數個經分解分量之至少一個經分解分量;基於針對該第二組晶圓之該總幾何引發重疊差異與一經建立規格之比較來判定該第二組晶圓是否滿足該經建立規格;及提供至少該總幾何引發重疊差異至該一或多個半導體製造程序工具。
- 如請求項23之系統,其中該規格經建立為用於一特定微影圖案化層之一重疊預算之一百分比。
- 如請求項23之系統,其中該第一組晶圓與該第二組晶圓相同。
- 如請求項23之系統,其中該第一組晶圓與該第二組晶圓不同。
- 如請求項20之系統,其中該提供該校正有效性因數至該一或多個半導體製造程序工具包括:基於至少該校正有效性因數產生一或多個控制信號,其中該一或多個控制信號經組態以引起在該一或多個半導體製造程序工具中之調整。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201462045417P | 2014-09-03 | 2014-09-03 | |
US62/045,417 | 2014-09-03 | ||
US14/597,062 US10509329B2 (en) | 2014-09-03 | 2015-01-14 | Breakdown analysis of geometry induced overlay and utilization of breakdown analysis for improved overlay control |
US14/597,062 | 2015-01-14 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201626475A TW201626475A (zh) | 2016-07-16 |
TWI665745B true TWI665745B (zh) | 2019-07-11 |
Family
ID=55402343
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW104129181A TWI665745B (zh) | 2014-09-03 | 2015-09-03 | 幾何引發重疊之分解分析及用於改善重疊控制之分解分析之利用 |
Country Status (6)
Country | Link |
---|---|
US (1) | US10509329B2 (zh) |
EP (1) | EP3189542B1 (zh) |
JP (2) | JP2017535059A (zh) |
KR (1) | KR102236807B1 (zh) |
TW (1) | TWI665745B (zh) |
WO (1) | WO2016036763A1 (zh) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5960198B2 (ja) * | 2013-07-02 | 2016-08-02 | キヤノン株式会社 | パターン形成方法、リソグラフィ装置、リソグラフィシステムおよび物品製造方法 |
US10024654B2 (en) | 2015-04-06 | 2018-07-17 | Kla-Tencor Corporation | Method and system for determining in-plane distortions in a substrate |
EP3879345B1 (en) | 2016-10-21 | 2023-08-09 | ASML Netherlands B.V. | Methods of determining corrections for a patterning process |
EP3531207A1 (en) * | 2018-02-27 | 2019-08-28 | ASML Netherlands B.V. | Alignment mark positioning in a lithographic process |
US10553501B2 (en) * | 2018-03-28 | 2020-02-04 | Canon Kabushiki Kaisha | Apparatus for use in forming an adaptive layer and a method of using the same |
TWI729334B (zh) * | 2018-06-07 | 2021-06-01 | 荷蘭商Asml荷蘭公司 | 用於判定器件之控制方案的方法、電腦程式和系統及用於判定多個器件處理之基板的方法 |
US20220091514A1 (en) * | 2019-01-29 | 2022-03-24 | Asml Netherlands B.V. | Methods and apparatus for controlling a lithographic process |
EP3848757A1 (en) * | 2020-01-13 | 2021-07-14 | ASML Netherlands B.V. | Method for controlling a lithographic apparatus |
US11809088B2 (en) | 2019-08-22 | 2023-11-07 | Asml Netherlands B.V. | Method for controlling a lithographic apparatus |
CN113376971A (zh) * | 2021-06-03 | 2021-09-10 | 南京诚芯集成电路技术研究院有限公司 | 一种应对应力影响套刻误差的方法和系统 |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7069104B2 (en) * | 2002-04-30 | 2006-06-27 | Canon Kabushiki Kaisha | Management system, management apparatus, management method, and device manufacturing method |
US7111256B2 (en) * | 2002-06-05 | 2006-09-19 | Kla-Tencor Technologies Corporation | Use of overlay diagnostics for enhanced automatic process control |
JP3834546B2 (ja) | 2002-12-13 | 2006-10-18 | 株式会社東芝 | 測定対象パターンの選択方法、パターン検査方法、半導体装置の製造方法、プログラムおよびパターン検査装置 |
US7586609B2 (en) * | 2005-04-21 | 2009-09-08 | Macronix International Co., Ltd. | Method for analyzing overlay errors |
US7853920B2 (en) | 2005-06-03 | 2010-12-14 | Asml Netherlands B.V. | Method for detecting, sampling, analyzing, and correcting marginal patterns in integrated circuit manufacturing |
KR100817092B1 (ko) * | 2007-03-14 | 2008-03-26 | 삼성전자주식회사 | 중첩계측오차를 보정하기 위한 계측시스템 및 이를 이용한계측방법 |
US8175831B2 (en) | 2007-04-23 | 2012-05-08 | Kla-Tencor Corp. | Methods and systems for creating or performing a dynamic sampling scheme for a process during which measurements are performed on wafers |
US8111376B2 (en) | 2007-05-30 | 2012-02-07 | Kla-Tencor Corporation | Feedforward/feedback litho process control of stress and overlay |
US8768665B2 (en) | 2010-01-08 | 2014-07-01 | Kla-Tencor Technologies Corporation | Site based quantification of substrate topography and its relation to lithography defocus and overlay |
US9620426B2 (en) | 2010-02-18 | 2017-04-11 | Kla-Tencor Corporation | Method and system for providing process tool correctables using an optimized sampling scheme with smart interpolation |
US9052709B2 (en) | 2010-07-30 | 2015-06-09 | Kla-Tencor Corporation | Method and system for providing process tool correctables |
US8589828B2 (en) * | 2012-02-17 | 2013-11-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Reduce mask overlay error by removing film deposited on blank of mask |
KR101761735B1 (ko) | 2012-03-27 | 2017-07-26 | 에이에스엠엘 네델란즈 비.브이. | 메트롤로지 방법 및 장치, 리소그래피 시스템 및 디바이스 제조 방법 |
US8609308B1 (en) * | 2012-05-31 | 2013-12-17 | Taiwan Semicondcutor Manufacturing Company, Ltd. | Smart subfield method for E-beam lithography |
US9430593B2 (en) | 2012-10-11 | 2016-08-30 | Kla-Tencor Corporation | System and method to emulate finite element model based prediction of in-plane distortions due to semiconductor wafer chucking |
US10146141B2 (en) * | 2014-08-28 | 2018-12-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Lithography process and system with enhanced overlay quality |
-
2015
- 2015-01-14 US US14/597,062 patent/US10509329B2/en active Active
- 2015-09-01 KR KR1020177009047A patent/KR102236807B1/ko active IP Right Grant
- 2015-09-01 WO PCT/US2015/047985 patent/WO2016036763A1/en active Application Filing
- 2015-09-01 EP EP15838437.0A patent/EP3189542B1/en active Active
- 2015-09-01 JP JP2017512350A patent/JP2017535059A/ja active Pending
- 2015-09-03 TW TW104129181A patent/TWI665745B/zh active
-
2021
- 2021-01-04 JP JP2021000031A patent/JP7227992B2/ja active Active
Non-Patent Citations (3)
Title |
---|
Chiew-seng Koay et al., "Towards Manufacturing of Advanced Logic Devices by Double-Patterning", Optical Microlithography XXIV, edited by Mircea V. Dusa, Proc. of SPIE Vol. 7973, 79730F * |
Duane Boning and James Chung, "Statistical Metrology: Tools for Understanding Variation", Future Fab International, December 1996. pp.1-7. * |
Lisa K. Garling, "Enhancing the Analysis of Variance (ANOVA) Technique with Graphical Analysis and its Application to Wafer Processing Equipment", IEEE TRANSACTIONS ON COMPONENTS. HYBRIDS, AND MANUFACTURING TECHNOLOGY-PART A, VOL. 17, NO. 1, MARCH 1994 * |
Also Published As
Publication number | Publication date |
---|---|
EP3189542A1 (en) | 2017-07-12 |
JP2017535059A (ja) | 2017-11-24 |
JP7227992B2 (ja) | 2023-02-22 |
US20160062252A1 (en) | 2016-03-03 |
WO2016036763A1 (en) | 2016-03-10 |
KR20170048540A (ko) | 2017-05-08 |
JP2021064803A (ja) | 2021-04-22 |
EP3189542B1 (en) | 2022-01-05 |
KR102236807B1 (ko) | 2021-04-05 |
TW201626475A (zh) | 2016-07-16 |
US10509329B2 (en) | 2019-12-17 |
EP3189542A4 (en) | 2018-05-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI665745B (zh) | 幾何引發重疊之分解分析及用於改善重疊控制之分解分析之利用 | |
TWI573215B (zh) | 模擬由於半導體晶圓固持之平面內失真之基於有限元素模型的預測之系統及方法 | |
US9779202B2 (en) | Process-induced asymmetry detection, quantification, and control using patterned wafer geometry measurements | |
US10576603B2 (en) | Patterned wafer geometry measurements for semiconductor process controls | |
JP6860547B2 (ja) | 半導体装置のためのチャンバ性能マッチングのための方法論 | |
TWI451511B (zh) | 進階製程控制最佳化 | |
US9513565B2 (en) | Using wafer geometry to improve scanner correction effectiveness for overlay control | |
JP2020518000A (ja) | プロセスフィンガープリントのセットを維持する方法 | |
WO2016089786A1 (en) | Predicting and controlling critical dimension issues and pattern defectivity in wafers using interferometry | |
US10047439B2 (en) | Method and system for tool condition monitoring based on a simulated inline measurement | |
US6834213B1 (en) | Process control based upon a metrology delay | |
US6905895B1 (en) | Predicting process excursions based upon tool state variables | |
TWI747875B (zh) | 重疊方差穩定方法及系統 | |
TW202115809A (zh) | 半導體裝置之製造中用於前饋製程控制之系統及方法 | |
US6871114B1 (en) | Updating process controller based upon fault detection analysis | |
US20080147224A1 (en) | Method and Apparatus for Compensating Metrology Data for Site Bias Prior to Filtering | |
EP3117454B1 (en) | Patterned wafer geometry measurements for semiconductor process controls | |
CN109923480B (zh) | 具有具备增强功能性的集成型计量工具的光刻系统 |