JP7227992B2 - 表面形状由来のオーバーレイの分解分析および分解分析を用いたオーバーレイ制御の向上 - Google Patents
表面形状由来のオーバーレイの分解分析および分解分析を用いたオーバーレイ制御の向上 Download PDFInfo
- Publication number
- JP7227992B2 JP7227992B2 JP2021000031A JP2021000031A JP7227992B2 JP 7227992 B2 JP7227992 B2 JP 7227992B2 JP 2021000031 A JP2021000031 A JP 2021000031A JP 2021000031 A JP2021000031 A JP 2021000031A JP 7227992 B2 JP7227992 B2 JP 7227992B2
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- wafers
- lot
- model
- plane
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
- G03F7/70491—Information management, e.g. software; Active and passive control, e.g. details of controlling exposure processes or exposure tool monitoring processes
- G03F7/705—Modelling or simulating from physical phenomena up to complete wafer processes or whole workflow in wafer productions
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
- G03F7/70605—Workpiece metrology
- G03F7/70616—Monitoring the printed patterns
- G03F7/70625—Dimensions, e.g. line width, critical dimension [CD], profile, sidewall angle or edge roughness
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
- G03F7/70605—Workpiece metrology
- G03F7/70616—Monitoring the printed patterns
- G03F7/70633—Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70691—Handling of masks or workpieces
- G03F7/70783—Handling stress or warp of chucks, masks or workpieces, e.g. to compensate for imaging errors or considerations related to warpage of masks or workpieces due to their own weight
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Engineering & Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Signal Processing (AREA)
- Length Measuring Devices With Unspecified Measuring Means (AREA)
Description
本出願は、米国特許法第119条(e)に基づき、2014年9月3日出願の米国仮特許出願第62/045,417号を優先権主張するものである。前記米国仮特許出願第62/045,417号の全文を本明細書で引用している。
Claims (25)
- 方法であって、
複数ロットからのウェーハを含む複数のウェーハにおける第1組の複数の面内歪みまたは測定されたオーバーレイを取得するステップと、
前記複数のウェーハにおける第2組の前記複数の面内歪みまたは測定されたオーバーレイを取得するステップと、
前記複数のウェーハについて取得された前記第1組の前記複数の面内歪みまたは測定されたオーバーレイを、プロセッサを用いて第1組の分解された成分に分解するステップであり、前記第1組の分解された成分が、共通のプロセス特徴、ロット間変動、およびウェーハ間変動を含むステップと、
前記第2組の前記複数の面内歪みまたは測定されたオーバーレイを、前記プロセッサを用いて第2組の分解された成分に分解するステップであり、前記第2組の分解された成分が、共通のプロセス特徴、ロット間変動、およびウェーハ間変動を含むステップと、
前記第1組の分解された成分と前記第2組の分解された成分との比較に基づいて、オーバーレイ補正処理の補正効果係数を判定するステップと、
少なくとも前記補正効果係数に基づいて1つ以上の制御信号を生成するステップであり、前記1つ以上の制御信号は、1つ以上の半導体製造プロセスツールを調整するよう構成されている、ステップと、
を含み、
前記補正効果係数は、前記複数の面内歪みまたは測定されたオーバーレイを前記オーバーレイ補正処理の適用により減じたものに対応し、
前記共通のプロセス特徴が、第1の統計モデルを用いて計算され、前記第1の統計モデルが、高次多項式モデルの当てはめと、モデル化された成分の平均を求めることを含み、前記高次多項式は、ウェーハレベルを3次項としてフィールドレベルを1次項とするモデル(W3F1)であり、
前記ロット間変動が、第2の統計モデルを用いて、前記面内歪みから前記共通プロセス特徴を減算し、ロットの間の変動を取得することにより計算され、前記第2の統計モデルが、高次多項式モデルの当てはめと、モデル化された成分の平均を求めることを含み、
前記ウェーハ間変動が、第3の統計モデルを用いて、前記面内歪みから前記共通プロセス特徴および前記ロット間変動を減算し、ウェーハの間の変動を取得することにより計算され、前記第3の統計モデルが、高次多項式モデルの当てはめと、モデル化された成分の平均を求めることを含む、方法。 - 前記第1組の分解された成分が更に、前記複数のウェーハに共通の残渣および高次のウェーハ間変動を含む、請求項1に記載の方法。
- 前記分解された成分の和が前記複数の面内歪みに等しい、請求項1に記載の方法。
- 前記第1組の分解された成分の少なくとも1個の統計的表現をユーザーに対し提示するステップを更に含む、請求項1に記載の方法。
- 前記統計的表現が、標準偏差領域における表現および分散領域における表現の少なくとも一方を含む、請求項4に記載の方法。
- 前記1つ以上の制御信号が、前記1つ以上の半導体製造プロセスツールの1つ以上の半導体製造プロセスにおいて生じた前記複数の面内歪みまたは測定されたオーバーレイを減ずることにより調整を行うよう構成されている、請求項1に記載の方法。
- 方法であって、
複数ロットからのウェーハを含む複数のウェーハにおける、オーバーレイ補正処理を適用する前の前記複数のウェーハの面内歪みを表す第1組の複数の面内歪みを取得するステップと、
前記複数のウェーハにおける、前記オーバーレイ補正処理を適用した後の前記複数のウェーハの面内歪みを表す第2組の前記複数の面内歪みを取得するステップと、
前記第1組の前記複数の面内歪みを、プロセッサを用いて第1組の分解された成分に分解するステップと、
前記第2組の前記複数の面内歪みを、前記プロセッサを用いて第2組の分解された成分に分解するステップと、
前記第1組の分解された成分と前記第2組の分解された成分との比較に基づいて、前記オーバーレイ補正処理の補正効果係数を判定するステップと、
少なくとも前記補正効果係数に基づいて1つ以上の制御信号を生成するステップであり、前記1つ以上の制御信号は、1つ以上の半導体製造プロセスツールを調整するよう構成されている、ステップと、
を含み、
前記補正効果係数は、前記複数の面内歪みを前記オーバーレイ補正処理の適用により減じたものに対応し、
前記第1組の分解された成分および前記第2組の分解された成分の各々が、共通のプロセス特徴、高次多項式モデルのロット間変動、高次多項式モデルのウェーハ間変動、露光毎補正(CPE)モデルの共通特徴、およびCPEモデルのウェーハ間変動を含み、
前記共通プロセス特徴が、第1の統計モデルを用いて計算され、前記第1の統計モデルが、高次多項式モデルの当てはめと、モデル化された成分の平均を求めることを含み、前記高次多項式は、ウェーハレベルを3次項としてフィールドレベルを1次項とするモデル(W3F1)であり、
前記高次多項式モデルのロット間変動が、第2の統計モデルを用いて、前記面内歪みから前記共通プロセス特徴を減算し、ロットの間の変動を取得することにより計算され、前記第2の統計モデルが、高次多項式モデルの当てはめと、モデル化された成分の平均を求めることを含み、
前記高次多項式モデルのウェーハ間変動が、第3の統計モデルを用いて、前記面内歪みから前記共通プロセス特徴および前記高次多項式モデルのロット間変動を減算し、ウェーハの間の変動を取得することにより計算され、前記第3の統計モデルが、高次多項式モデルの当てはめと、モデル化された成分の平均を求めることを含み、
前記露光毎補正(CPE)モデルの共通特徴が、第4の統計モデルを用いて計算され、前記第4の統計モデルが露光毎補正(CPE)多項式モデルの当てはめと、モデル化された成分の平均を求めることを含み、
前記CPEモデルのウェーハ間変動が、第5の統計モデルを用いて、前記面内歪みから前記共通プロセス特徴、前記高次多項式モデルのロット間変動、前記高次多項式モデルのウェーハ間変動、および前記CPEモデルの共通特徴を減算し、ウェーハの間の変動を取得することにより計算され、前記第5の統計モデルが、露光毎補正(CPE)多項式モデルの当てはめと、モデル化された成分の平均を求めることを含む、方法。 - 前記第1組の分解された成分の和が前記第1組の前記複数の面内歪みに等しく、前記第2組の分解された成分の和が前記第2組の前記複数の面内歪みに等しい、請求項7に記載の方法。
- 前記第2組の前記複数の面内歪みが、オーバーレイ計量ツールを用いたリソグラフィ処理の後で測定される、請求項7に記載の方法。
- 前記オーバーレイ補正処理の前記補正効果係数をユーザーに対し提示するステップを更に含む、請求項7の方法。
- 前記1つ以上の制御信号が、前記1つ以上の半導体製造プロセスツールの1つ以上の半導体製造プロセスにおいて生じた前記複数の面内歪みを減ずることにより調整を行うよう構成されている、請求項7に記載の方法。
- 方法であって、
複数ロットからの複数のウェーハを含む第1組のウェーハを分析して、ウェーハ製造に用いたオーバーレイ補正処理の補正効果係数を判定するステップであり、前記補正効果係数が、前記第1組の複数の面内歪みを前記オーバーレイ補正処理の適用により減じたものに対応する、ステップと、
複数ロットからの複数のウェーハを含む第2組のウェーハにおける複数の面内歪みを取得するステップと、
前記第2組のウェーハの前記複数の面内歪みを複数の分解された成分に分解するステップで有り、前記複数の分解された成分が、共通のプロセス特徴、高次多項式モデルのロット間変動、高次多項式モデルのウェーハ間変動、露光毎補正(CPE)モデルの共通特徴、およびCPEモデルのウェーハ間変動を含む、ステップと、
前記複数の分解された成分の少なくとも1個の分解された成分が前記オーバーレイ補正処理の補正効果係数に少なくとも部分的に基づいて重み付けされている前記複数の分解された成分の重み付き和に基づいて、前記第2組のウェーハにおける表面形状由来のオーバーレイ全変動を計算するステップと、
前記第2組のウェーハが確立された仕様を満たすか否かを、前記第2組のウェーハにおける表面形状由来のオーバーレイ全変動と前記確立された仕様との比較に基づいて判定するステップと、
少なくとも前記表面形状由来のオーバーレイ全変動に基づいて1つ以上の制御信号を生成するステップであり、前記1つ以上の制御信号は、1つ以上の半導体製造プロセスツールを調整するよう構成されている、ステップと、
を含み、
前記共通プロセス特徴が、第1の統計モデルを用いて計算され、前記第1の統計モデルが、高次多項式モデルの当てはめと、モデル化された成分の平均を求めることを含み、前記高次多項式は、ウェーハレベルを3次項としてフィールドレベルを1次項とするモデル(W3F1)であり、
前記高次多項式モデルのロット間変動が、第2の統計モデルを用いて、前記面内歪みから前記共通プロセス特徴を減算し、ロットの間の変動を取得することにより計算され、前記第2の統計モデルが、高次多項式モデルの当てはめと、モデル化された成分の平均を求めることを含み、
前記高次多項式モデルのウェーハ間変動が、第3の統計モデルを用いて、前記面内歪みから前記共通プロセス特徴および前記高次多項式モデルのロット間変動を減算し、ウェーハの間の変動を取得することにより計算され、前記第3の統計モデルが、高次多項式モデルの当てはめと、モデル化された成分の平均を求めることを含み、
前記露光毎補正(CPE)モデルの共通特徴が、第4の統計モデルを用いて計算され、前記第4の統計モデルが露光毎補正(CPE)多項式モデルの当てはめと、モデル化された成分の平均を求めることを含み、
前記CPEモデルのウェーハ間変動が、第5の統計モデルを用いて、前記面内歪みから前記共通プロセス特徴、前記高次多項式モデルのロット間変動、前記高次多項式モデルのウェーハ間変動、および前記CPEモデルの共通特徴を減算し、ウェーハの間の変動を取得することにより計算され、前記第5の統計モデルが、露光毎補正(CPE)多項式モデルの当てはめと、モデル化された成分の平均を求めることを含む、方法。 - 前記仕様が、特定のリソグラフィパターニング層用のオーバーレイ見込みのパーセンテージとして確立されている、請求項12に記載の方法。
- 分析ステップが更に、
前記第1組のウェーハにおける、前記オーバーレイ補正処理を適用する前の前記第1組のウェーハの面内歪みを表す第1組の前記複数の面内歪みを取得するステップと、
前記第1組のウェーハにおける、前記オーバーレイ補正処理を適用した後の前記第1組のウェーハの面内歪みを表す第2組の前記複数の面内歪みを取得するステップと、
前記第1組の前記複数の面内歪みを、第1組の分解された成分に分解するステップと、
前記第2組の前記複数の面内歪みを、第2組の分解された成分に分解するステップと、
前記第1組の分解された成分と前記第2組の分解された成分との比較に基づいて前記オーバーレイ補正処理の補正効果係数を判定するステップと、
を含む、請求項12に記載の方法。 - 前記第1組のウェーハと前記第2組のウェーハが同一である、請求項12に記載の方法。
- 前記第1組のウェーハと前記第2組のウェーハが異なっている、請求項12に記載の方法。
- 前記分解された成分の和が前記複数の面内歪みに等しい、請求項12に記載の方法。
- 前記1つ以上の制御信号が、前記1つ以上の半導体製造プロセスツールの1つ以上の半導体製造プロセスにおいて生じた前記複数の面内歪みを減ずることにより調整を行うよう構成されている、請求項12に記載の方法。
- 複数ロットからの複数のウェーハを含む第1組のウェーハからウェーハ表面形状データを取得すべく構成された測定装置と、
1つ以上の半導体製造プロセスを実行するよう構成された1つ以上の半導体製造プロセスツールと、
前記測定装置と通信する分析器とを含み、前記分析器が、
前記第1組のウェーハにおける第1組の複数の面内歪みを計算することと、
前記第1組のウェーハにおける、オーバーレイ補正処理を適用した後の前記第1組のウェーハの第2組の前記複数の面内歪みを計算することと、
前記第1組の前記複数の面内歪みを、第1組の分解された成分に分解することであり、前記第1組の分解された成分が、共通のプロセス特徴、高次多項式モデルのロット間変動、高次多項式モデルのウェーハ間変動、露光毎補正(CPE)モデルの共通特徴、およびCPEモデルのウェーハ間変動を含むことと、
前記第2組の前記複数の面内歪みを、第2組の分解された成分に分解することであり、前記第2組の分解された成分が、共通のプロセス特徴、高次多項式モデルのロット間変動、高次多項式モデルのウェーハ間変動、露光毎補正(CPE)モデルの共通特徴、およびCPEモデルのウェーハ間変動を含むことと、
前記第1組の分解された成分と前記第2組の分解された成分との比較に基づいて、オーバーレイ補正処理の補正効果係数を判定することと、
少なくとも前記補正効果係数に基づいて1つ以上の制御信号を生成することであり、前記1つ以上の制御信号は、前記1つ以上の半導体製造プロセスツールを調整するよう構成されていることと、
を実行するよう構成されており、
前記共通プロセス特徴が、第1の統計モデルを用いて計算され、前記第1の統計モデルが、高次多項式モデルの当てはめと、モデル化された成分の平均を求めることを含み、前記高次多項式は、ウェーハレベルを3次項としてフィールドレベルを1次項とするモデル(W3F1)であり、
前記高次多項式モデルのロット間変動が、第2の統計モデルを用いて、前記面内歪みから前記共通プロセス特徴を減算し、ロットの間の変動を取得することにより計算され、前記第2の統計モデルが、高次多項式モデルの当てはめと、モデル化された成分の平均を求めることを含み、
前記高次多項式モデルのウェーハ間変動が、第3の統計モデルを用いて、前記面内歪みから前記共通プロセス特徴および前記高次多項式モデルのロット間変動を減算し、ウェーハの間の変動を取得することにより計算され、前記第3の統計モデルが、高次多項式モデルの当てはめと、モデル化された成分の平均を求めることを含み、
前記露光毎補正(CPE)モデルの共通特徴が、第4の統計モデルを用いて計算され、前記第4の統計モデルが露光毎補正(CPE)多項式モデルの当てはめと、モデル化された成分の平均を求めることを含み、
前記CPEモデルのウェーハ間変動が、第5の統計モデルを用いて、前記面内歪みから前記共通プロセス特徴、前記高次多項式モデルのロット間変動、前記高次多項式モデルのウェーハ間変動、および前記CPEモデルの共通特徴を減算し、ウェーハの間の変動を取得することにより計算され、前記第5の統計モデルが、露光毎補正(CPE)多項式モデルの当てはめと、モデル化された成分の平均を求めることを含む、システム。 - 前記分解された成分の和が前記複数の面内歪みに等しい、請求項19に記載のシステム。
- 前記分析器が更に、
複数ロットからのウェーハを含む第2組のウェーハにおける複数の面内歪みを計算することと、
前記第2組のウェーハの前記複数の面内歪みを複数の分解された成分に分解することと、
前記複数の分解された成分の少なくとも1個の分解された成分が前記オーバーレイ補正処理の補正効果係数に少なくとも部分的に基づいて重み付けされている前記複数の分解された成分の重み付き和に基づいて、前記第2組のウェーハの各ウェーハにおける表面形状由来のオーバーレイ全変動を計算することと、
前記第2組のウェーハが確立された仕様を満たすか否かを、前記第2組のウェーハにおける表面形状由来のオーバーレイ全変動と前記確立された仕様との比較に基づいて判定することと、
少なくとも前記表面形状由来のオーバーレイ全変動に基づいて1つ以上の制御信号を生成することであり、前記1つ以上の制御信号は、前記1つ以上の半導体製造プロセスツールを調整するよう構成されている、ことと、
を実行するよう構成されている、請求項19に記載のシステム。 - 前記仕様が、特定のリソグラフィパターニング層用のオーバーレイ見込みのパーセンテージとして確立されている、請求項21に記載のシステム。
- 前記第1組のウェーハと前記第2組のウェーハが同一である、請求項21に記載のシステム。
- 前記第1組のウェーハと前記第2組のウェーハが異なっている、請求項21に記載のシステム。
- 前記1つ以上の制御信号が、前記1つ以上の半導体製造プロセスツールの前記1つ以上の半導体製造プロセスにおいて生じた前記複数の面内歪みを減ずることにより調整を行うよう構成されている、請求項21に記載のシステム。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201462045417P | 2014-09-03 | 2014-09-03 | |
US62/045,417 | 2014-09-03 | ||
US14/597,062 US10509329B2 (en) | 2014-09-03 | 2015-01-14 | Breakdown analysis of geometry induced overlay and utilization of breakdown analysis for improved overlay control |
US14/597,062 | 2015-01-14 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017512350A Division JP2017535059A (ja) | 2014-09-03 | 2015-09-01 | 表面形状由来のオーバーレイの分解分析および分解分析を用いたオーバーレイ制御の向上 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2021064803A JP2021064803A (ja) | 2021-04-22 |
JP7227992B2 true JP7227992B2 (ja) | 2023-02-22 |
Family
ID=55402343
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017512350A Pending JP2017535059A (ja) | 2014-09-03 | 2015-09-01 | 表面形状由来のオーバーレイの分解分析および分解分析を用いたオーバーレイ制御の向上 |
JP2021000031A Active JP7227992B2 (ja) | 2014-09-03 | 2021-01-04 | 表面形状由来のオーバーレイの分解分析および分解分析を用いたオーバーレイ制御の向上 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017512350A Pending JP2017535059A (ja) | 2014-09-03 | 2015-09-01 | 表面形状由来のオーバーレイの分解分析および分解分析を用いたオーバーレイ制御の向上 |
Country Status (6)
Country | Link |
---|---|
US (1) | US10509329B2 (ja) |
EP (1) | EP3189542B1 (ja) |
JP (2) | JP2017535059A (ja) |
KR (1) | KR102236807B1 (ja) |
TW (1) | TWI665745B (ja) |
WO (1) | WO2016036763A1 (ja) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5960198B2 (ja) | 2013-07-02 | 2016-08-02 | キヤノン株式会社 | パターン形成方法、リソグラフィ装置、リソグラフィシステムおよび物品製造方法 |
US10024654B2 (en) | 2015-04-06 | 2018-07-17 | Kla-Tencor Corporation | Method and system for determining in-plane distortions in a substrate |
EP3879345B1 (en) | 2016-10-21 | 2023-08-09 | ASML Netherlands B.V. | Methods of determining corrections for a patterning process |
EP3531207A1 (en) * | 2018-02-27 | 2019-08-28 | ASML Netherlands B.V. | Alignment mark positioning in a lithographic process |
US10553501B2 (en) * | 2018-03-28 | 2020-02-04 | Canon Kabushiki Kaisha | Apparatus for use in forming an adaptive layer and a method of using the same |
TWI729334B (zh) * | 2018-06-07 | 2021-06-01 | 荷蘭商Asml荷蘭公司 | 用於判定器件之控制方案的方法、電腦程式和系統及用於判定多個器件處理之基板的方法 |
CN113366389A (zh) * | 2019-01-29 | 2021-09-07 | Asml荷兰有限公司 | 用于控制光刻工艺的方法及设备 |
EP3848757A1 (en) * | 2020-01-13 | 2021-07-14 | ASML Netherlands B.V. | Method for controlling a lithographic apparatus |
WO2021032398A1 (en) * | 2019-08-22 | 2021-02-25 | Asml Netherlands B.V. | Method for controlling a lithographic apparatus |
CN113376971A (zh) * | 2021-06-03 | 2021-09-10 | 南京诚芯集成电路技术研究院有限公司 | 一种应对应力影响套刻误差的方法和系统 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004191305A (ja) | 2002-12-13 | 2004-07-08 | Toshiba Corp | 測定対象パターンの選択方法、パターン検査方法、半導体装置の製造方法、プログラムおよびパターン検査装置 |
JP2010529659A (ja) | 2007-05-30 | 2010-08-26 | ケーエルエー−テンカー・コーポレーション | 応力ならびにオーバーレイのフィードフォーワード、及び/または、フィードバック・リソグラフィック・プロセス制御 |
JP2013520795A (ja) | 2010-02-18 | 2013-06-06 | ケーエルエー−テンカー コーポレイション | 高性能な補間と共に最適化されたサンプリング方式を利用してプロセスツール補正能を与える方法及びシステム |
JP2013534368A (ja) | 2010-07-30 | 2013-09-02 | ケーエルエー−テンカー コーポレイション | プロセスツール修正値を提供するための方法およびシステム |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7069104B2 (en) * | 2002-04-30 | 2006-06-27 | Canon Kabushiki Kaisha | Management system, management apparatus, management method, and device manufacturing method |
US7111256B2 (en) * | 2002-06-05 | 2006-09-19 | Kla-Tencor Technologies Corporation | Use of overlay diagnostics for enhanced automatic process control |
US7586609B2 (en) * | 2005-04-21 | 2009-09-08 | Macronix International Co., Ltd. | Method for analyzing overlay errors |
US7853920B2 (en) | 2005-06-03 | 2010-12-14 | Asml Netherlands B.V. | Method for detecting, sampling, analyzing, and correcting marginal patterns in integrated circuit manufacturing |
KR100817092B1 (ko) * | 2007-03-14 | 2008-03-26 | 삼성전자주식회사 | 중첩계측오차를 보정하기 위한 계측시스템 및 이를 이용한계측방법 |
US8175831B2 (en) | 2007-04-23 | 2012-05-08 | Kla-Tencor Corp. | Methods and systems for creating or performing a dynamic sampling scheme for a process during which measurements are performed on wafers |
US8768665B2 (en) | 2010-01-08 | 2014-07-01 | Kla-Tencor Technologies Corporation | Site based quantification of substrate topography and its relation to lithography defocus and overlay |
US8589828B2 (en) * | 2012-02-17 | 2013-11-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Reduce mask overlay error by removing film deposited on blank of mask |
WO2013143814A1 (en) | 2012-03-27 | 2013-10-03 | Asml Netherlands B.V. | Metrology method and apparatus, lithographic system and device manufacturing method |
US8609308B1 (en) * | 2012-05-31 | 2013-12-17 | Taiwan Semicondcutor Manufacturing Company, Ltd. | Smart subfield method for E-beam lithography |
US9430593B2 (en) | 2012-10-11 | 2016-08-30 | Kla-Tencor Corporation | System and method to emulate finite element model based prediction of in-plane distortions due to semiconductor wafer chucking |
US10146141B2 (en) * | 2014-08-28 | 2018-12-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Lithography process and system with enhanced overlay quality |
-
2015
- 2015-01-14 US US14/597,062 patent/US10509329B2/en active Active
- 2015-09-01 JP JP2017512350A patent/JP2017535059A/ja active Pending
- 2015-09-01 WO PCT/US2015/047985 patent/WO2016036763A1/en active Application Filing
- 2015-09-01 KR KR1020177009047A patent/KR102236807B1/ko active IP Right Grant
- 2015-09-01 EP EP15838437.0A patent/EP3189542B1/en active Active
- 2015-09-03 TW TW104129181A patent/TWI665745B/zh active
-
2021
- 2021-01-04 JP JP2021000031A patent/JP7227992B2/ja active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004191305A (ja) | 2002-12-13 | 2004-07-08 | Toshiba Corp | 測定対象パターンの選択方法、パターン検査方法、半導体装置の製造方法、プログラムおよびパターン検査装置 |
JP2010529659A (ja) | 2007-05-30 | 2010-08-26 | ケーエルエー−テンカー・コーポレーション | 応力ならびにオーバーレイのフィードフォーワード、及び/または、フィードバック・リソグラフィック・プロセス制御 |
JP2013520795A (ja) | 2010-02-18 | 2013-06-06 | ケーエルエー−テンカー コーポレイション | 高性能な補間と共に最適化されたサンプリング方式を利用してプロセスツール補正能を与える方法及びシステム |
JP2013534368A (ja) | 2010-07-30 | 2013-09-02 | ケーエルエー−テンカー コーポレイション | プロセスツール修正値を提供するための方法およびシステム |
Also Published As
Publication number | Publication date |
---|---|
EP3189542B1 (en) | 2022-01-05 |
EP3189542A1 (en) | 2017-07-12 |
US20160062252A1 (en) | 2016-03-03 |
JP2017535059A (ja) | 2017-11-24 |
TW201626475A (zh) | 2016-07-16 |
KR102236807B1 (ko) | 2021-04-05 |
JP2021064803A (ja) | 2021-04-22 |
KR20170048540A (ko) | 2017-05-08 |
TWI665745B (zh) | 2019-07-11 |
WO2016036763A1 (en) | 2016-03-10 |
US10509329B2 (en) | 2019-12-17 |
EP3189542A4 (en) | 2018-05-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7227992B2 (ja) | 表面形状由来のオーバーレイの分解分析および分解分析を用いたオーバーレイ制御の向上 | |
KR102328439B1 (ko) | 리소그래피 프로세스의 최적화 방법 | |
US10576603B2 (en) | Patterned wafer geometry measurements for semiconductor process controls | |
TWI410822B (zh) | 先進製程控制方法和系統 | |
US9779202B2 (en) | Process-induced asymmetry detection, quantification, and control using patterned wafer geometry measurements | |
TWI573215B (zh) | 模擬由於半導體晶圓固持之平面內失真之基於有限元素模型的預測之系統及方法 | |
US9029810B2 (en) | Using wafer geometry to improve scanner correction effectiveness for overlay control | |
US9558545B2 (en) | Predicting and controlling critical dimension issues and pattern defectivity in wafers using interferometry | |
TWI621025B (zh) | 匹配記錄的方法、維護排程的方法、及設備 | |
JP2022016547A (ja) | 製品ユニットの製造プロセスのシーケンスの最適化 | |
TWI747875B (zh) | 重疊方差穩定方法及系統 | |
EP3748669A1 (en) | Predictive modeling based focus error prediction | |
Subramany et al. | CPE run-to-run overlay control for high volume manufacturing |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210104 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210118 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20211026 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20211116 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220214 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220705 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220929 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230117 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230210 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7227992 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |