TWI451511B - 進階製程控制最佳化 - Google Patents

進階製程控制最佳化 Download PDF

Info

Publication number
TWI451511B
TWI451511B TW100120754A TW100120754A TWI451511B TW I451511 B TWI451511 B TW I451511B TW 100120754 A TW100120754 A TW 100120754A TW 100120754 A TW100120754 A TW 100120754A TW I451511 B TWI451511 B TW I451511B
Authority
TW
Taiwan
Prior art keywords
overlay
process control
layer
semiconductor devices
calculating
Prior art date
Application number
TW100120754A
Other languages
English (en)
Other versions
TW201225197A (en
Inventor
Dongsub Choi
Amir Widmann
Daniel Kandel
David Tien
Original Assignee
Kla Tencor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kla Tencor Corp filed Critical Kla Tencor Corp
Publication of TW201225197A publication Critical patent/TW201225197A/zh
Application granted granted Critical
Publication of TWI451511B publication Critical patent/TWI451511B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70491—Information management, e.g. software; Active and passive control, e.g. details of controlling exposure processes or exposure tool monitoring processes
    • G03F7/70525—Controlling normal operating mode, e.g. matching different apparatus, remote control or prediction of failure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/24—Optical enhancement of defects or not directly visible states, e.g. selective electrolytic deposition, bubbles in liquids, light emission, colour change

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • General Factory Administration (AREA)
  • User Interface Of Digital Computer (AREA)

Description

進階製程控制最佳化
本申請案主張2010年6月14日申請之美國臨時申請案第61/354,377號之優先權，該案之全文特此以引用的方式併入，併入之程度與此並無不一致。
目前使用進階製程控制(APC)系統藉由計算來自半導體裝置之各生產批次之疊對模型參數來預測針對光微影裝置(例如，步進器、掃描器及其類似者)的製程校正。然而，用於判定此等APC系統之效能之當前方法可能僅包括對此等生產批次的分析。使用此等方法可導致對獨立於APC演算法而引入之誤差(例如，工具誤差、計量誤差及其類似者)之考慮。因而，可能難以自簡單的最終生產批次分析獲得APC效能之準確量測。因而，存在判定與其他製程變數無關之APC之相對效能的需要。
一種用於自動製程控制(APC)效能監測之方法可包括(但不限於)：針對半導體裝置之一或多個生產批次計算一或多個APC效能指示符；及顯示該一或多個APC效能指示符至半導體裝置之該一或多個生產批次的映射。
受益於較佳實施例之以下詳細描述且在參考隨附圖式後，本發明之其他優點對熟習此項技術者而言可變得顯而易見。
雖然本發明可能有各種修改及更改形式，但本發明之特定實施例係在圖式中藉由實例展示且可在本文中進行詳細描述。該等圖式可能未按比例繪製。然而，應理解，該等圖式及對其之詳細描述並不意欲將本發明限於所揭示的特定形式，而正相反，本發明將涵蓋落入如所附申請專利範圍所界定之本發明之精神及範疇內的所有修改、等效物及替代物。
本發明大體而言係關於用於光微影系統之自動製程控制(APC)的系統及方法。更明確而言，本發明係關於用於判定APC系統之效能特性、監測由APC系統產生之預測製程模型參數及最佳化一或多個製程控制參數的系統及方法。
參看圖1，展示一光微影裝置製造系統。該光微影裝置製造系統100可包括一光微影製造裝置101。該光微影製造裝置101可包括經組態以將一或多個製程層置於基板上以產生一半導體裝置102之步進器或掃描器型光微影裝置。
光微影裝置製造系統100可進一步包括一計量系統103。可提供由光微影製造裝置101製造之半導體裝置102給計量系統103。計量系統103可執行一或多個計量檢驗(例如，製程層疊對誤差判定)來判定由光微影製造裝置101使用之光微影製程的品質。計量系統103可產生指示半導體裝置102之計量檢驗的計量資料104(例如，疊對誤差值)。
光微影裝置製造系統100可進一步包括一APC系統105。該APC系統105可監測光微影製造裝置101之效能且自動調整一或多個製程參數(例如，平移、旋轉、放大率、劑量、焦點及其類似者)以最佳化光微影製造裝置101的效能。具體而言，APC系統105可接收來自計量系統103之計量資料104，分析如計量資料104所證明之光微影製造裝置101的效能，且提供一或多個製程控制參數106給光微影製造裝置101。
當前APC系統可基於對半導體裝置之生產批次之分析來計算用於組態光微影裝置的疊對模型參數。使用此等系統可導致對獨立於APC演算法之誤差分量(例如，內部製造工具誤差、計量誤差及其類似者)的考慮。因而，此等系統可能不能提供APC系統之效能之準確、獨立的認識。
為了解決此等缺陷，光微影裝置製造系統100之APC系統105可包括一APC監測系統107。該APC監測系統107可監測來自計量系統103之計量資料104以判定APC系統105之製程模型化及估計操作對光微影製程效能的影響。具體而言，可為如下狀況：APC監測系統107可計算一APC效能指示符。該APC效能指示符可為APC系統105之模型化及估計操作之效能對根據彼等模型化及估計操作而製造的半導體裝置102之影響的量測。舉例而言，APC監測系統107可接收關於由計量系統103偵測到之疊對誤差資料的歷史資料。此歷史資料可與計算出之APC製程控制參數106相關，該等製程控制參數106係由APC系統105產生且提供至光微影製造裝置101以便製造具有計量資料104的半導體裝置102。
舉例而言，可由APC監測系統107計算APC效能指示符。APC效能指示符可包括介於生產批次所相關聯之原始疊對誤差資料與一剩餘疊對值(例如，在模型配適之後所剩餘之疊對部分)之間的差的絕對值，該疊對剩餘值係由APC系統105根據疊對控制模型計算出以判定待提供至光微影製造裝置101的製程控制參數。具體而言，若使用一線性控制模型，則可使用一線性剩餘值。
又另外，一組合APC效能指示符可考慮到剩餘值及疊對規格(例如，針對一給定裝置之一使用者定義的容許疊對邊限)兩者。舉例而言，圖2說明表示三個光微影製程A、B及C之效能特性的各種度量。
圖2之第一列圖表說明表示跨各生產批次所偵測到之疊對誤差的原始資料。圖2之第二列圖表說明針對各生產批次計算出的剩餘值。
圖2之第三列圖表說明本發明之APC效能指示符。如圖2中所展示，該APC效能指示符可計算為介於原始疊對誤差資料與計算出之剩餘資料之間的差的絕對值。舉例而言，針對製程A之批次1至8，APC效能指示符分別為1、1、1、2、2、1、1及1。針對製程B之批次1至8，APC效能指示符分別為1、1、1、2、2、1、1及1。針對製程C之批次1至8，APC指示符分別為3、2、3、3、2、1、2及3。如可看出，針對製程C之APC指示符指示該製程之不良APC效能(例如，寬的變化及較大的APC指示符值)。
另外，圖2之第三列圖表說明百分比疊對規格。
上文所描述之APC效能指示符方法可擴展至用於一給定半導體製程之一光微影製程之各種光微影技術(例如，22奈米技術、28奈米技術、32奈米技術及其類似者)、裝置(例如，DRAM、快閃記憶體、MPU及其類似者)及製程層。舉例而言，如圖3A中所展示，圖形使用者介面300可由APC監測系統107提供(例如，顯示於顯示裝置上)。如圖3A中所展示，變化之APC效能指示符等級可符合光譜內之特定顏色。舉例而言，在0奈米與1奈米之間的APC效能指示符值可對應於等級1，在1奈米與2奈米之間的APC效能指示符值可對應於等級2，在2奈米與3奈米之間的APC效能指示符值可對應於等級3，在3奈米與4奈米之間的APC效能指示符值可對應於等級4，且大於4奈米之APC效能指示符值可對應於等級5。
圖3B說明在一系列生產批次上針對一給定製程層(例如，製程層「n」)針對在一給定光微影裝置(例如，裝置「B」)上執行之一給定光微影技術(例如，32奈米技術)之APC效能指示符值的曲線。如圖3B中所展示，在標的生產批次上之APC效能指示符的最大值為3。因而，在圖3A之圖形使用者介面中，與針對製程層「n」在裝置「B」上之32奈米光微影技術相關聯的欄位展示為深藍色。
因此，圖形使用者介面300可針對所有光微影裝置製造系統101呈現APC效能之明細圖。此圖可允許使用者看到APC效能資料之趨勢且採取校正動作。舉例而言，如圖3中所展示，不論裝置如何，與製程層「k」及「m」相關聯之所有欄位均指示不良APC效能(例如，與裝置無關之效能問題)。或者，與層「k」相關聯之百分比視圖(例如，APC預測誤差/疊對規格值)展示跨多個裝置之APC效能的變化等級。
在判定如上文所描述之不良APC效能後，可能需要考慮在各種製造製程控制參數之間的關聯，以使得可判定及調整彼等參數對APC效能之影響以最佳化APC效能。
用於監測晶圓上之高階誤差回應簽名之傳統方法涉及監測個別控制模型參數。然而，對多個參數之同時監測可能變得不實際。舉例而言，三階網格模型可涉及20個控制模型參數。
取而代之，可監測模型之量(例如，平均值+模型化參數之3σ)。舉例而言，二階回應簽名可計算為：
二階回應簽名=線性剩餘值-二階剩餘值
而三階回應簽名可計算為：
三階回應簽名=二階剩餘值-三階剩餘值
歸因於控制模型參數之間(尤其是線性參數與三階參數之間)的關聯，可使用此等計算。階數分離之理由為，特定階數常常係關於特定製程變化。舉例而言，熱製程變化常常產生二階回應簽名。因此，此階數分離監測可允許特定製程監測以發現製程變化，製程變化導致生產晶圓中之高階回應簽名。
為了簡化用於分析的資料，可將每一群組中之可校正值組合為一組精簡參數。舉例而言，可藉由正交線性變換將一組相關參數變換為一組較少之非相關參數，其中利用單一變數以考慮標的資料組之儘可能多的可變性。使用此方法可允許將參數減少至更便於管理的等級。
舉例而言，如圖4A中所展示，展示在7個生產批次上使用之20個不同製程控制模型參數的曲線。或者，如圖4B中所展示，根據彼等20個製程控制參數之階數而將其分組且呈現組合值。舉例而言，如圖4B中所展示，具有二階回應簽名之彼等製程控制模型參數經組合且係由長條圖元素之一部分表示。類似地，具有三階回應簽名之彼等製程控制參數經組合且係由長條圖元素之第二部分表示。由長條圖元素表示之總值係二階製程控制參數與三階製程控制參數的總和。如自圖4B可看出，關於批次4，具有二階回應簽名之製程控制參數占總製程控制參數的百分比較大。因而，圖4B之趨勢圖可幫助使用者判定製程回應簽名之根本原因(例如，製程工具、配方及其類似者)。
又另外，可經由針對一給定批次使用參考疊對前饋方法來增強APC製程模型預測效能。參看圖5A、5B及5C，針對第一層、第二層及第三層展示各種疊對情況。
傳統疊對校正預測方法可由下式定義：Overlay(predicted:next layer)=Overlay(input:current layer)-Overlay(measured:current layer)其中Overlay(input:current layer)係根據針對一給定層之模型參數計算出的疊對，而疊對Overlay(measured:current layer)係在計量工具處量測得之疊對。
然而，此方法並未考慮在前一參考層中所發現之任何疊對誤差。舉例而言，如圖5A、5B及5C中所展示，參考層(例如，第二層)可分別相對於標的層(例如，第三層)負位移、對準或正位移。因為疊對校正預測僅基於第三層本身的特性，所以傳統APC預測可針對所有三種情況提供相同的製程校正建議。
取而代之，明智之舉係將與參考層相關聯之疊對結果併入至針對當前層之預測計算的計算中：Overlay(predicted:next layer)=Overlay(input:current layer)-Overlay(measured:current layer)-Overlay(measured:reference layer)*k其中k為加權因數。
具體而言，在針對待安置於該第三層上之第四層計算一預測製程校正時，預測計算可為：Overlay(predicted:4th layer)=Overlay(input:3rd layer)-Overlay(measured:3rd layer)-Overlay(measured:2nd layer)*k
鑒於本描述，本發明之各種態樣的其他修改及替代實施例對於熟習此項技術者而言可為顯而易見的。舉例而言，提供用於擴展檢驗系統之偵測範圍的方法及系統。因此，本描述應解釋為僅為說明性的且為達成教示熟習此項技術者執行本發明之一般方式之目的。應理解，本文中所展示及描述的本發明之形式應被視為目前較佳實施例。可用元件及材料來替代本文中所說明及描述之元件及材料，可顛倒各部分及製程，且可獨立利用本發明的特定特徵，以上所有情況對受益於本發明之此描述之後的熟習此項技術者而言將為顯而易見的。在不脫離如以下申請專利範圍中所描述的本發明之精神及範疇的情況下，可對本文中描述之元件作出改變。
100．．．光微影裝置製造系統
101．．．光微影製造裝置
102．．．半導體裝置
103．．．計量系統
104．．．計量資料
105．．．自動製程控制(APC)系統
106．．．APC製程控制參數
107．．．APC監測系統
300．．．圖形使用者介面
圖1說明光微影裝置製造系統；
圖2說明疊對誤差資料及自其計算出之APC效能指示符；
圖3A說明根據光微影技術類型、光微影製造裝置類型及半導體層之APC效能指示符值的映射；
圖3B說明疊對誤差資料及自其計算出之APC效能指示符；
圖4A說明各半導體生產批次上之控制模型參數輸入；
圖4B說明根據控制模型參數輸入在半導體裝置中之回應簽名的階數而分組的控制模型參數輸入；
圖5A為半導體層之第一疊對組態；
圖5B為半導體層之第二疊對組態；
圖5C為半導體層之第三疊對組態。
100．．．光微影裝置製造系統
101．．．光微影製造裝置
102．．．半導體裝置
103．．．計量系統
104．．．計量資料
105．．．自動製程控制(APC)系統
106．．．APC製程控制參數
107．．．APC監測系統

Claims (15)

  1. 一種用於自動製程控制(APC)效能監測之方法，其包含：接收與根據一疊對控制模型所控制之一半導體製造裝置所製造之一或多個半導體裝置之至少一計量檢驗相關聯的疊對誤差資料；根據該疊對控制模型而計算至少一剩餘疊對值；計算介於與該一或多個半導體裝置相關聯之該疊對誤差資料與自該疊對控制模型所計算之該剩餘疊對值之間的一變化；顯示介於該疊對誤差資料與該剩餘疊對值之間的該變化至該一或多個半導體裝置的一映射。
  2. 如請求項1之方法，其中該疊對控制模型係一線性疊對控制模型；且其中該剩餘疊對值係一線性剩餘疊對值。
  3. 如請求項1之方法，其進一步包含：監測與在該等半導體裝置中之二階或更大回應簽名相關聯的製程控制參數；根據製程控制參數值在該等半導體裝置中之回應簽名的階數而彙總該等製程控制參數值；及顯示該等經彙總之製程控制參數值。
  4. 如請求項1之方法，其進一步包含：針對一第一層計算一疊對校正估計。
  5. 如請求項4之方法，其中該針對一第一層計算一疊對校 正估計包含：根據一先前層及一參考層來針對一第一層計算一疊對校正估計。
  6. 一種用於自動製程控制(APC)效能監測之系統，其包含：一計算裝置，其經組態以用於：接收與根據一疊對控制模型所控制之一半導體製造裝置所製造之一或多個半導體裝置之至少一計量檢驗相關聯的疊對誤差資料；根據該疊對控制模型而計算至少一剩餘疊對值；計算介於與該一或多個半導體裝置相關聯之該疊對誤差資料與自該疊對控制模型所計算之該剩餘疊對值之間的一變化；及一顯示裝置，其經組態以用於顯示介於該疊對誤差資料與該剩餘疊對值之間的該變化至該一或多個半導體裝置的一映射。
  7. 如請求項6之系統，其中該疊對控制模型係一線性疊對控制模型；且其中該剩餘疊對值係一線性剩餘疊對值。
  8. 如請求項6之系統，其中該計算裝置係進一步經組態以用於：監測與在該等半導體裝置中之二階或更大回應簽名相關聯之製程控制參數；根據製程控制參數值在該等半導體裝置中之回應簽名 的階數而彙總該等製程控制參數值；及其中該顯示裝置係進一步經組態以用於：顯示該等經彙總之製程控制參數值。
  9. 如請求項6之系統，其中該計算裝置係進一步經組態以用於：針對一第一層計算一疊對校正估計。
  10. 如請求項9之系統，其中該針對一第一層計算一疊對校正估計包含：自一先前層及一參考層而針對一第一層計算一疊對校正估計。
  11. 一種包括電腦可讀指令之非暫態電腦可讀媒體，該等指令在由一計算裝置執行時使該計算裝置執行用於自動製程控制(APC)效能監測的一程序，該程序包含：接收與根據一疊對控制模型所控制之一半導體製造裝置所製造之一或多個半導體裝置之至少一計量檢驗相關聯的疊對誤差資料；根據該疊對控制模型而計算至少一剩餘疊對值；計算介於與該一或多個半導體裝置相關聯之該疊對誤差資料與自該疊對控制模型所計算之該剩餘疊對值之間的一變化；及顯示介於該疊對誤差資料與該剩餘疊對值之間的該變化至該一或多個半導體裝置的一映射。
  12. 如請求項11之非暫態電腦可讀媒體，其中該疊對控制模型係一線性疊對控制模型；且 其中該剩餘疊對值係一線性剩餘疊對值。
  13. 如請求項11之非暫態電腦可讀媒體，其進一步包含：監測與在該等半導體裝置中之二階或更大回應簽名相關聯的製程控制參數；根據製程控制參數值在該等半導體裝置中之回應簽名的階數而彙總該等製程控制參數值；及顯示該等經彙總之製程控制參數值。
  14. 如請求項11之非暫態電腦可讀媒體，其進一步包含：針對一第一層計算一疊對校正估計。
  15. 如請求項14之非暫態電腦可讀媒體，其中該針對一第一層計算一疊對校正估計包含：根據一先前層及一參考層來針對一第一層計算一疊對校正估計。
TW100120754A 2010-06-14 2011-06-14 進階製程控制最佳化 TWI451511B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US35437710P 2010-06-14 2010-06-14
US13/156,865 US8655469B2 (en) 2010-06-14 2011-06-09 Advanced process control optimization

Publications (2)

Publication Number Publication Date
TW201225197A TW201225197A (en) 2012-06-16
TWI451511B true TWI451511B (zh) 2014-09-01

Family

ID=45348810

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100120754A TWI451511B (zh) 2010-06-14 2011-06-14 進階製程控制最佳化

Country Status (4)

Country Link
US (1) US8655469B2 (zh)
KR (1) KR101779636B1 (zh)
TW (1) TWI451511B (zh)
WO (1) WO2011159625A2 (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10295993B2 (en) * 2011-09-01 2019-05-21 Kla-Tencor Corporation Method and system for detecting and correcting problematic advanced process control parameters
US8889434B2 (en) 2012-12-17 2014-11-18 Taiwan Semiconductor Manufacturing Co., Ltd. Scanner overlay correction system and method
US9442392B2 (en) 2012-12-17 2016-09-13 Taiwan Semiconductor Manufacturing Co., Ltd. Scanner overlay correction system and method
US11366397B2 (en) * 2013-07-10 2022-06-21 Qoniac Gmbh Method and apparatus for simulation of lithography overlay
JP6214982B2 (ja) * 2013-09-19 2017-10-18 株式会社東芝 生産支援システム、生産支援方法、および生産支援プログラム
CN108431695B (zh) * 2015-12-24 2020-07-21 Asml荷兰有限公司 控制图案形成过程的方法、器件制造方法、用于光刻设备的控制系统以及光刻设备
US10444639B2 (en) 2017-03-01 2019-10-15 Kla-Tencor Corporation Layer-to-layer feedforward overlay control with alignment corrections
KR102432667B1 (ko) 2017-05-15 2022-08-17 삼성전자주식회사 오버레이 보정방법 및 제어 시스템
TWI644190B (zh) * 2017-06-29 2018-12-11 台灣積體電路製造股份有限公司 製程系統與製程方法
US11385618B2 (en) 2020-08-19 2022-07-12 Micron Technology, Inc. Process control device in manufacturing

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040235205A1 (en) * 2000-09-20 2004-11-25 Kla-Tencor, Inc. Methods and systems for determining a critical dimension and overlay of a specimen
US20060210893A1 (en) * 2005-03-02 2006-09-21 Asml Netherlands B.V. Method and system for overlay control using dual metrology sampling
US7356377B2 (en) * 2004-01-29 2008-04-08 Applied Materials, Inc. System, method, and medium for monitoring performance of an advanced process control system
US20090186286A1 (en) * 2008-01-21 2009-07-23 International Business Machines Corporation Method To Control Semiconductor Device Overlay Using Post Etch Image Metrology

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6567718B1 (en) 2000-07-28 2003-05-20 Advanced Micro Devices, Inc. Method and apparatus for monitoring consumable performance
US6970758B1 (en) * 2001-07-12 2005-11-29 Advanced Micro Devices, Inc. System and software for data collection and process control in semiconductor manufacturing and method thereof
US6757579B1 (en) * 2001-09-13 2004-06-29 Advanced Micro Devices, Inc. Kalman filter state estimation for a manufacturing system
US7197722B2 (en) 2004-09-30 2007-03-27 Intel Corporation Optimization of sample plan for overlay
JP2009530824A (ja) * 2006-03-16 2009-08-27 ケーエルエー−テンカー テクノロジィース コーポレイション 露光ツール群においてアライメント性能を最適化するための方法およびシステム
US8229588B2 (en) * 2009-03-03 2012-07-24 Taiwan Semiconductor Manufacturing Company, Ltd. Method and system for tuning advanced process control parameters

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040235205A1 (en) * 2000-09-20 2004-11-25 Kla-Tencor, Inc. Methods and systems for determining a critical dimension and overlay of a specimen
US7356377B2 (en) * 2004-01-29 2008-04-08 Applied Materials, Inc. System, method, and medium for monitoring performance of an advanced process control system
US20060210893A1 (en) * 2005-03-02 2006-09-21 Asml Netherlands B.V. Method and system for overlay control using dual metrology sampling
US20090186286A1 (en) * 2008-01-21 2009-07-23 International Business Machines Corporation Method To Control Semiconductor Device Overlay Using Post Etch Image Metrology

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
SAS Institute Inc., SAS/STAT 9.2 User's Guide,Chapter 3: Introduction to Statistical Modeling by SAS Institute Inc. 2008.第28~74頁 *

Also Published As

Publication number Publication date
WO2011159625A2 (en) 2011-12-22
KR101779636B1 (ko) 2017-09-19
US8655469B2 (en) 2014-02-18
KR20140003320A (ko) 2014-01-09
TW201225197A (en) 2012-06-16
US20120022679A1 (en) 2012-01-26
WO2011159625A3 (en) 2012-04-05

Similar Documents

Publication Publication Date Title
TWI451511B (zh) 進階製程控制最佳化
TWI573215B (zh) 模擬由於半導體晶圓固持之平面內失真之基於有限元素模型的預測之系統及方法
KR102000746B1 (ko) 편심 타겟 부정확도를 추정 및 정정하기 위한 방법
TWI473142B (zh) 用於提供製程工具校正之方法及系統
TWI629570B (zh) 用於檢測及度量衡的方法與設備
JP5165179B2 (ja) フィードフォワードオーバーレイ情報を導入したフォトリソグラフィー・オーバーレイ整合を制御するための方法および装置
US6815232B2 (en) Method and apparatus for overlay control using multiple targets
JP7227992B2 (ja) 表面形状由来のオーバーレイの分解分析および分解分析を用いたオーバーレイ制御の向上
TW201316438A (zh) 偵測及校正疑難的先進製程控制參數之方法及系統
KR20170136563A (ko) 검사와 계측을 위한 방법 및 장치
TWI506240B (zh) 用於圖形化結構中之量測的方法及系統
TW201535137A (zh) 依據要求之目標及程序之敏感度分析
TW201518873A (zh) 自散射量測移除製程變化相關之不準確
KR101869573B1 (ko) 서브 샘플링 방식을 이용하여 툴-유도 시프트를 제공하는 방법 및 시스템
TWI582539B (zh) 用於改良程序控制之品質度量的方法及系統
TWI544288B (zh) 疊對度量方法
US10008422B2 (en) Method for assessing the usability of an exposed and developed semiconductor wafer
TW202136899A (zh) 基於計量景觀之用於計量優化之系統及方法
US10699971B2 (en) Method for processing of a further layer on a semiconductor wafer
TW201732995A (zh) 重疊方差穩定方法及系統
EP3748669A1 (en) Predictive modeling based focus error prediction
Chue et al. Optimization of alignment/overlay sampling and marker layout to improve overlay performance for double patterning technology
TWI754094B (zh) 根據製程變化之計量量測參數的快速調整
TW202115809A (zh) 半導體裝置之製造中用於前饋製程控制之系統及方法
KR20220094740A (ko) 이송 로봇의 이상 진단 장치 및 방법