JP2002118049A

JP2002118049A - 半導体集積回路装置の製造方法

Info

Publication number: JP2002118049A
Application number: JP2000308320A
Authority: JP
Inventors: Hiroshi Miyazaki; 浩宮崎; Kazutaka Mori; 和孝森; Norio Hasegawa; 昇雄長谷川; Tsuneo Terasawa; 恒男寺澤; Toshihiko Tanaka; 稔彦田中
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 2000-10-06
Filing date: 2000-10-06
Publication date: 2002-04-19
Also published as: US20020042007A1; KR20020027257A; CN1350321A; TW200401350A

Abstract

(57)【要約】【課題】半導体集積回路装置の生産性を向上させる。【解決手段】半導体集積回路装置の製造過程に応じ
て、メタルからなる遮光パターンを有するフォトマスク
と、レジスト膜からなる遮光パターン７ａを有するフォ
トマスクＭＲ１とで使い分けて露光処理を行う。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体集積回路装
置の製造技術に関し、特に、半導体集積回路装置の製造
工程において、半導体ウエハ（以下、単にウエハと言
う）にフォトマスク（以下、単にマスクという）を用い
て所定のパターンを転写するフォトリソグラフィ（以
下、単にリソグラフィという）技術に適用して有効な技
術に関するものである。

【０００２】

【従来の技術】半導体集積回路装置(ＬＳＩ：Large Sca
le Integrated circuit)の製造においては、微細パター
ンをウエハ上に形成する方法として、リソグラフィ技術
が用いられる。このリソグラフィ技術としては、マスク
上に形成されているパターンを縮小投影光学系を介して
ウエハ上に繰り返し転写する、所謂光学式投影露光方法
が主流となっている。露光装置の基本構成については、
例えば特開２０００−９１１９２号公報に示されてい
る。

【０００３】この投影露光法におけるウエハ上での解像
度Ｒは、一般に、Ｒ＝ｋ×λ／ＮＡで表現される。ここ
にｋはレジスト材料やプロセスに依存する定数、λは照
明光の波長、ＮＡは投影露光用レンズの開口数である。
この関係式から分かるように、パターンの微細化が進む
につれて、より短波長の光源を用いた投影露光技術が必
要とされている。現在、照明光源として水銀ランプのｉ
線(λ＝３６５ｎｍ)やＫｒＦエキシマレーザ (λ＝２４
８ｎｍ)を用いた投影露光装置によって、ＬＳＩの製造
が行なわれている。更なる微細化を実現する為には、よ
り短波長の光源が必要となり、ＡｒＦエキシマレーザ
（λ＝１９３ｎｍ）やＦ₂エキシマレーザ（λ＝１５７
ｎｍ）の採用が検討されている。

【０００４】一方、投影露光法で用いられる上記マスク
は、露光光に透明な石英ガラス基板上に遮光膜としてク
ロム等からなる遮光パターンを形成した構造を有する。
その製造工程は、例えば次のようなものがある。まず、
石英ガラス基板上に遮光膜となるクロム膜を形成し、そ
の上に電子線に感光するレジスト膜を塗布する。次に、
所定のパターン情報に基づいて電子線を上記レジスト膜
に照射し、これを現像してレジストパターンを形成す
る。続いて、上記レジストパターンをエッチングマスク
として前記クロムの薄膜をエッチングすることによりク
ロム等からなる遮光パターンを形成する。最後に残った
電子線感光のレジスト膜を除去してマスクを製造する。

【０００５】

【発明が解決しようとする課題】ところが、上記クロム
等のような金属膜からなる遮光パターンを有するマスク
を用いる露光技術においては、以下の課題があることを
本発明者は見出した。

【０００６】すなわち、金属膜からなる遮光パターンを
有するマスクは、耐久性に富み信頼性が高く大量の露光
処理に活用できることから量産に適しているが、例えば
半導体集積回路装置の開発期、試作期および少量多品種
の半導体集積回路装置の製造工程等、マスクパターンに
変更や修正が生じ易く、マスクの共有頻度が低い場合等
には、マスクの製造に時間がかかる上、マスクのコスト
が高くなること等から、半導体集積回路装置の生産性の
向上や半導体集積回路装置のコスト低減を阻害する、と
いう課題がある。

【０００７】本発明の目的は、半導体集積回路装置の生
産性を向上させることのできる技術を提供することにあ
る。

【０００８】また、本発明の目的は、半導体集積回路装
置の製造時間を短縮することのできる技術を提供するこ
とにある。

【０００９】さらに、本発明の目的は、半導体集積回路
装置のコストを低減することのできる技術を提供するこ
とにある。

【００１０】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。

【００１１】

【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
次のとおりである。

【００１２】すなわち、本発明は、半導体集積回路装置
の生産量に応じて、露光処理時に使用するフォトマスク
を、有機感光性樹脂を露光光に対する遮光体として有す
る第１のフォトマスクと、金属膜を露光光に対する遮光
体とする第２のフォトマスクとで使い分けるものであ
る。

【００１３】また、本発明は、半導体集積回路装置の生
産量が、予め定められた生産量のしきい値よりも多いか
否かを判断する工程、前記半導体集積回路装置の生産量
が前記しきい値よりも少ない場合には、露光処理に際し
て有機感光性樹脂膜を含む有機材料を露光光に対する遮
光体として有するフォトマスクを用いる工程を有するも
のである。

【００１４】また、本発明は、半導体集積回路装置の生
産量が、予め定められた生産量のしきい値よりも多いか
否かを判断する工程、前記半導体集積回路装置の生産量
が前記しきい値よりも多い場合には、前記半導体集積回
路装置の機能が確定しているか否かについて判断する工
程、前記機能が確定していない場合には、露光処理に際
して有機感光性樹脂膜を含む有機材料を露光光に対する
遮光体として有するフォトマスクをに用いる工程を有す
るものである。

【００１５】また、本発明は、半導体集積回路装置の製
造工程において、量産工程の前は、露光処理に際して有
機感光性樹脂を含む有機材料を露光光に対する遮光体と
して有するフォトマスクを用いるものである。

【００１６】また、本発明は、半導体集積回路装置の製
造工程において、量産工程の前は、露光処理に際して有
機感光性樹脂を含む有機材料を露光光に対する遮光体と
して有する第１のフォトマスクを用い、量産工程は、露
光処理に際して金属膜を露光光に対する遮光体とする第
２のフォトマスクを用いるものである。

【００１７】また、本発明は、半導体集積回路装置の製
造工程において、論理回路構成にかかわるパターンの形
成工程においては、露光処理に際して有機感光性樹脂を
含む有機材料を露光光に対する遮光体として有する第１
のフォトマスクを用い、単位セルにかかわるパターンの
形成工程においては、露光処理に際して金属膜を露光光
に対する遮光体とする第２のフォトマスクを用いるもの
である。

【００１８】また、本発明は、ＲＯＭを有する半導体集
積回路装置の製造工程において、ＲＯＭのデータ書き込
みにかかわるパターンを形成するための露光処理に際し
ては、有機感光性樹脂を含む有機材料を露光光に対する
遮光体として有する第１のフォトマスクを用い、前記デ
ータ書き込み以外のパターンを形成するための露光処理
に際しては、金属膜を露光光に対する遮光体とする第２
のフォトマスクを用いるものである。

【００１９】また、本発明は、半導体集積回路装置のパ
ターン形成工程に際して、有機感光性樹脂を含む有機材
料を露光光に対する遮光体として有する第１のフォトマ
スクを用いる露光処理、金属膜を露光光に対する遮光体
とする第２のフォトマスクを用いる露光処理およびエネ
ルギービームを用いた直接描画処理を使い分けるもので
ある。

【００２０】また、本発明は、半導体集積回路装置の評
価側において、有機感光性樹脂を含む有機材料を露光光
に対する遮光体として有する第１のフォトマスクを作成
する工程、半導体集積回路装置の製造側において、前記
第１のフォトマスクを用いて露光処理を行い半導体ウエ
ハ上に所定のパターンを転写する工程、前記半導体集積
回路装置の評価側において、前記所定のパターンが転写
された半導体ウエハの評価を行う工程を有するものであ
る。

【００２１】また、本発明は、半導体集積回路装置の量
産工程においては、露光処理に際して金属膜を露光光に
対する遮光体とするフォトマスクを用いる工程、前記半
導体集積回路装置の量産が終了した後、前記金属膜を露
光光に対する遮光体とするフォトマスクを滅却する工
程、前記フォトマスク滅却後に前記半導体集積回路装置
を再製造する際には、露光処理に際して有機感光性樹脂
を含む有機材料を露光光に対する遮光体として有するフ
ォトマスクを用いる工程を有するものである。

【００２２】また、本発明は、半導体集積回路装置の量
産工程の前においては、露光処理に際して有機感光性樹
脂を含む有機材料を露光光に対する遮光体として有する
第１のフォトマスクを用いる工程、半導体集積回路装置
の量産工程においては、露光処理に際して金属膜を露光
光に対する遮光体とする第２のフォトマスクを用いる工
程を有し、前記第１のフォトマスクには、複数の半導体
チップの転写領域が配置され、各転写領域には同一の半
導体集積回路装置の異なるデータを有するパターンが配
置されるものである。

【００２３】

【発明の実施の形態】本願発明を詳細に説明する前に、
本願における用語の意味を説明すると次の通りである。

【００２４】１．マスク（光学マスク）：マスク基板上
に光を遮光するパターンや光の位相を変化させるパター
ンを形成したものである。実寸の数倍のパターンが形成
されたレチクルも含む。マスクの第１の主面とは、上記
光を遮蔽するパターンや光の位相を変化させるパターン
が形成されたパターン面であり、マスクの第２の主面と
は第１の主面とは反対側の面のことを言う。

【００２５】２．通常のマスク（第２のフォトマス
ク）：マスク基板上に、メタルからなる遮光パターン
と、光透過パターンとでマスクパターンを形成した一般
的なマスクのことを言う。本実施の形態では、マスクを
透過する露光光に位相差を生じさせる手段を有する位相
シフトマスクも通常のマスクに含まれるものとする。露
光光に位相差を生じさせる位相シフタは、例えばマスク
基板に所定の深さの溝を掘るものやマスク基板上に所定
の膜厚の透明膜や半透明膜を設けるものがある。

【００２６】３．レジストマスク（第１のフォトマス
ク）：マスク基板上に、有機感光性樹脂膜を含む有機材
料からなる遮光体（遮光膜、遮光パターン、遮光領域）
を有するマスクを言う。なお、ここで言う有機材料は、
有機感光性樹脂膜の単体膜、有機感光性樹脂膜に吸光材
料または減光材料を添加したもの、有機感光性樹脂膜と
他の膜（例えば反射防止膜、吸光性樹脂膜または減光性
樹脂膜）との積層膜等を含む。

【００２７】４．マスク（上記通常のマスクおよびレジ
ストマスク）のパターン面を以下の領域に分類する。転
写されるべき集積回路パターンが配置される領域「集積
回路パターン領域」、その外周の領域「周辺領域」。

【００２８】５．特に限定されるものではないが、本明
細書中においては、便宜上、レジストマスクを、その製
造工程の観点から次の３つに分類する。すなわち、マス
クブランクス（以下、単にブランクスという）、メタル
マスクおよびレジストマスクである。ブランクスは、所
望のパターンを転写するためのマスクとして完成する前
の初期段階のマスクであって、上記集積回路パターン領
域にパターンが形成されていないが、マスクを製造する
のに必要な基本構成部を有する共通性（汎用性）の高い
段階のマスクをいう。メタルマスクは、マスクとして完
成されていないが、上記集積回路パターン領域にメタル
からなるパターンが形成された段階のマスク。このメタ
ルマスクと上記通常のマスクとの違いは、所望のパター
ンを被処理基板上に転写可能なマスクとして完成されて
いるか、否かの点である。レジストマスクは、マスクと
して完成されたものであって、上記集積回路パターン領
域に、レジスト膜等のような有機感光性樹脂を含む有機
材料からなるパターンが形成された段階のマスクとい
う。マスク上において、所望のパターンを転写するため
のパターンが、全てレジスト膜からなるものと、メタル
およびレジスト膜の両方からなるものとがある。

【００２９】６．ウエハとは、集積回路の製造に用いる
シリコン単結晶基板（一般にほぼ平面円形状）、サファ
イア基板、ガラス基板、その他の絶縁、反絶縁または半
導体基板等並びにそれらの複合的基板を言う。また、本
願において半導体集積回路装置というときは、シリコン
ウエハやサファイア基板等の半導体または絶縁体基板上
に作られるものだけでなく、特に、そうでない旨明示さ
れた場合を除き、ＴＦＴ（Thin-Film-Transistor）およ
びＳＴＮ（Super-Twisted-Nematic）液晶等のようなガ
ラス等の他の絶縁基板上に作られるもの等も含むものと
する。

【００３０】７．デバイス面とは、ウエハの主面であっ
て、その面にリソグラフィにより、複数のチップ領域に
対応するデバイスパターンが形成される面を言う。

【００３１】８．「遮光体」、「遮光領域」、「遮光
膜」、「遮光パターン」と言うときは、その領域に照射
される露光光のうち、４０％未満を透過させる光学特性
を有することを示す。一般に数％から３０％未満のもの
が使われる。一方、「透明」、「透明膜」、「光透過領
域」、「光透過パターン」と言うときは、その領域に照
射される露光光のうち、６０％以上を透過させる光学特
性を有することを示す。一般に９０％以上のものが使用
される。

【００３２】９．転写パターン：マスクによってウエハ
上に転写されたパターンであって、具体的にはレジスト
パターンおよびレジストパターンをマスクとして実際に
形成されたウエハ上のパターンを言う。

【００３３】１０．レジストパターン：感光性の有機膜
をフォトリソグラフィの手法により、パターニングした
膜パターンを言う。なお、このパターンには当該部分に
関して全く開口のない単なるレジスト膜を含む。

【００３４】１１．ホールパターン：ウエハ上で露光波
長と同程度又はそれ以下の二次元的寸法を有するコンタ
クトホール、スルーホール等の微細パターン。一般に
は、マスク上では正方形またはそれに近い長方形あるい
は八角形等の形状であるが、ウエハ上では円形に近くな
ることが多い。

【００３５】１２．ラインパターン：ウエハ上で配線パ
ターン等を形成する帯状のパターンをいう。

【００３６】１３．通常照明：、非変形照明のことで、
光強度分布が比較的均一な照明を言う。

【００３７】１４．変形照明：中央部の照度を下げた照
明であって、斜方照明、輪帯照明、４重極照明、５重極
照明等の多重極照明またはそれと等価な瞳フィルタによ
る超解像技術を含む。

【００３８】１５．スキャンニング露光：細いスリット
状の露光帯を、ウエハとマスクに対して、スリットの長
手方向と直交する方向に（斜めに移動させてもよい）相
対的に連続移動（走査）させることによって、マスク上
の回路パターンをウエハ上の所望の部分に転写する露光
方法。

【００３９】１６．ステップ・アンド・スキャン露光：
上記スキャンニング露光とステッピング露光を組み合わ
せてウエハ上の露光すべき部分の全体を露光する方法で
あり、上記スキャンニング露光の下位概念に当たる。

【００４０】１７．ステップ・アンド・リピート露光：
マスク上の回路パターンの投影像に対してウエハを繰り
返しステップすることで、マスク上の回路パターンをウ
エハ上の所望の部分に転写する露光方法。

【００４１】以下の実施の形態においては便宜上その必
要があるときは、複数のセクションまたは実施の形態に
分割して説明するが、特に明示した場合を除き、それら
はお互いに無関係なものではなく、一方は他方の一部ま
たは全部の変形例、詳細、補足説明等の関係にある。

【００４２】また、以下の実施の形態において、要素の
数等（個数、数値、量、範囲等を含む）に言及する場
合、特に明示した場合および原理的に明らかに特定の数
に限定される場合等を除き、その特定の数に限定される
ものではなく、特定の数以上でも以下でも良い。

【００４３】さらに、以下の実施の形態において、その
構成要素（要素ステップ等も含む）は、特に明示した場
合および原理的に明らかに必須であると考えられる場合
等を除き、必ずしも必須のものではないことは言うまで
もない。

【００４４】同様に、以下の実施の形態において、構成
要素等の形状、位置関係等に言及するときは、特に明示
した場合および原理的に明らかにそうでないと考えられ
る場合等を除き、実質的にその形状等に近似または類似
するもの等を含むものとする。このことは、上記数値お
よび範囲についても同様である。

【００４５】また、本実施の形態を説明するための全図
において同一機能を有するものは同一の符号を付し、そ
の繰り返しの説明は省略する。

【００４６】また、本実施の形態で用いる図面において
は、平面図であっても図面を見易くするためにメタルお
よび有機材料からなる遮光体にハッチングを付す。

【００４７】また、本実施の形態においては、電界効果
トランジスタを代表するＭＩＳ・ＦＥＴ（Metal Insula
tor Semiconductor Field Effect Transistor）をＭＩ
Ｓと略し、ｐチャネル型のＭＩＳ・ＦＥＴをｐＭＩＳと
略し、ｎチャネル型のＭＩＳ・ＦＥＴをｎＭＩＳと略
す。

【００４８】以下、本発明の実施の形態を図面に基づい
て詳細に説明する。

【００４９】（実施の形態１）まず、本発明の一実施の
形態である半導体集積回路装置の製造に使用するマスク
の製造について説明する。

【００５０】半導体集積回路装置の製造に際し、顧客が
選択するマスクの製造フローの一例を図１に示す。ま
ず、半導体集積回路装置のパターンレイアウト設計デー
タを使ってマスクのパターンレイアウト設計データを作
成した後（工程１００）、その半導体集積回路装置が生
涯生産品か否かを判断する（工程１０１）。その生涯生
産品か否かの判定基準は、例えば次式を用いる。すなわ
ち、半導体集積回路装置の総単価＝（（マスクの費用×
予想変更回数＋その他の費用）／生涯生産数）＋製造原
価、の式に従う。式中における、その他の費用には、例
えば開発費等が含まれる。この総単価にしめるマスク費
用の比率をあらかじめ定めた値（例えば２％等）とする
ことで、生涯生産数のしきい値を求め、これから製造し
ようとしている半導体集積回路装置の生産数が、そのし
きい値より多ければ生涯生産品であると判断し、少なけ
れば生涯生産品でないと判断する。

【００５１】その半導体集積回路装置が生涯生産品でな
い場合（生涯生産数が上記しきい値より少ない場合）
は、図１の左側のフローとなり、基本的にマスクとして
上記レジストマスクを用いる。すなわち、図１の左側の
フローでは、レジストマスクの試作工程を経て、レジス
トマスクによる半導体集積回路装置の生産工程に移行す
る。レジストマスクの試作工程からレジストマスクによ
る半導体集積回路装置の生産工程では、開発要素が大で
ある半導体集積回路装置についてＴａｐｅ−Ｏｕｔ（工
程１０２ａ１）の後、その半導体集積回路装置の作成の
ためのレジストマスクを試作する（工程１０２ａ２）。
続いて、その試作のレジストマスクを評価した後（工程
１０２ａ３）、機能の良否を判定する（工程１０２ａ
４）。機能判定に合格した場合には、これを露光処理時
に用いて半導体集積回路装置を生産する（工程１０３
ａ）。一方、機能判定で不合格の場合には、上記試作の
レジストマスクを修正（工程１０２ａ６）し、再びＴａ
ｐｅ−ｏｕｔ（工程１０２ａ１）からやり直す。このよ
うなレジストマスクを用いた場合は、後述のように、マ
スクパターンの修正や変更を簡単に、短時間のうちにで
き、しかも、材料費、工程費および燃料費を低減でき
る。このため、このようなフローを半導体集積回路装置
の開発期や試作期（量産工程の前）に適用することで、
半導体集積回路装置の開発期間や試作期間を短縮でき
る。また、半導体集積回路装置の開発費や試作費を低減
できる。したがって、生産数が比較的少ない半導体集積
回路装置であっても、比較的安いコストで生産すること
ができる。ただし、その後、半導体集積回路装置の需要
が増えてきた段階で、生産数が拡大したか否かを判定し
（工程１０４）、生産数の拡大が認められた場合は、最
も右側のフローに移行し、マスクとして上記通常のマス
クを用いることもできる。生産数の拡大の判定は、上記
生涯生産の判定と同じである。このような通常のマスク
は、耐久性に富み信頼性が高く、大量の露光処理に活用
できることから量産に適している。すなわち、半導体集
積回路装置の生産数の拡大が確認された時点（すなわ
ち、量産工程に移行する時点）で通常のマスクを用いる
ことにより、大量生産時のマスクの信頼性の向上を図る
ことができるので、それを用いて生産される半導体集積
回路装置の信頼性および歩留まりの向上を図ることがで
きる。

【００５２】また、工程１０１で半導体集積回路装置が
生涯生産品であると判定された場合（生涯生産数が上記
しきい値より多い場合）は、機能確度を判定する（工程
１０２ｂ１）。機能確度工程は、半導体集積回路装置の
機能の確からしさを判定する工程である。この判定の結
果、顧客の設計内容に開発要素が多く、マスクの修正や
変更が数回に及ぶような場合は、図１の中央のフローと
なる。図１の中央のフローでは、開発期や試作期に際し
てマスクとして上記レジストマスクを用い、その後、顧
客側で目標仕様が満足できたと判断された時点で、通常
マスクの作成および量産開始とする。ここでは、開発要
素が大である半導体集積回路装置についてＴａｐｅ−Ｏ
ｕｔ（工程１０２ｂ２）の後、その半導体集積回路装置
の作成のためのレジストマスクを試作する（工程１０２
ｂ３）。続いて、その試作のレジストマスクを評価した
後（工程１０２ｂ４）、機能の良否を判定する（工程１
０２ｂ５）。機能判定に合格した場合には、通常のマス
クを作成し、これを用いて露光処理を行い半導体集積回
路装置を生産する。一方、機能判定で不合格の場合に
は、上記試作のレジストマスクを修正（工程１０２ｂ
６）し、再びＴａｐｅ−ｏｕｔ（工程１０２ｂ２）から
やり直す。その後、顧客側で目標仕様が満足されたら、
通常のマスクを作成し、これを露光処理時に用いて半導
体集積回路装置を生産する（工程１０３ｂ）。このよう
に、半導体集積回路装置の開発や試作等のように機能確
度が不安定な段階では、マスクパターンの変更や修正を
短時間にでき、しかも低コストでできるレジストマスク
を用いる。これにより、半導体集積回路装置の開発や試
作期間を短縮することができる。また、半導体集積回路
装置の開発費や試作費を大幅に低減できる。一方、その
後、機能が確定した段階では、耐久性に富み信頼性が高
く、大量の露光処理に活用できる通常のマスクを用い
る。これにより、大量生産時のマスクの信頼性の向上を
図ることができるので、それを用いて生産される半導体
集積回路装置の信頼性および歩留まりの向上を図ること
ができる。したがって、以上のような開発期、試作期お
よび量産期を経て生産される半導体集積回路装置の総合
的なコストを低減できる。また、半導体集積回路装置の
生産効率を向上させることができる。

【００５３】また、工程１０１で半導体集積回路装置が
生涯生産品であると判定され、かつ、顧客の設計内容が
既にデバック済みであり、上記機能確度工程１０２ｂ１
で機能が確定していると認められる場合は、マスクの変
更や修正の可能性が低いので、図１の右側のフローとな
る。すなわち、Ｔａｐｅ−Ｏｕｔ（工程１０２ｃ）を経
て、最初から通常のマスクを作成し、これを露光処理時
に用いて半導体集積回路装置を生産する（工程１０３
ｃ）。これにより、半導体集積回路装置の生産の総合的
な費用、原価を低減することができる。なお、上記露光
処理は、上記ステップ・アンド・リピート露光方法およ
びステップ・アンド・スキャン露光方法のいずれの露光
方法を用いても良い。

【００５４】このような半導体集積回路装置の生産に際
しては、半導体集積回路装置の生産または供給側が、例
えば図２に示すような半導体集積回路装置の生産のスタ
イルを顧客に提示する。ここでは、例えば４つの生産タ
イプが例示されている。すなわち、レジストマスク専門
型、レジストマスク初期生産型、レジストマスク開発
型、通常のマスク専門型である。レジストマスク専門型
は、図１の左側のフローで説明したタイプである。ま
た、レジストマスク初期生産型は、図１の左側のフロー
から工程１０４を経て右側のフローに移行したタイプで
ある。また、レジストマスク開発型は、図１の中央のフ
ローで説明したタイプである。さらに、通常のマスク専
門型は、図１の右側のフローで説明したタイプである。
このようにすることで、顧客側では、マーケット情報等
から予想される半導体集積回路装置の生涯生産数、顧客
設計内容の確度等の種々のファクタを検討した後、図２
のメニューの中から製品または製造工程毎に最適な生産
タイプを選択することができる。このため、顧客側で
は、特に難しい判定や判断をすることなく、要求に合っ
た生産スタイルを選択することができる。

【００５５】また、上記生産タイプのメニューは、製造
メーカ側でホームページまたは専用の通信エリアに用意
しておくこともできる。顧客は、インターネット回線ま
たは専用回線等のような通信回線を通じて上記ホームペ
ージまたは専用の通信エリアにアクセスすることで、上
記生産タイプを選択することが可能となっている。この
場合、どの生産タイプが顧客にとって最適かを自動的に
選択できるようなナビゲーションシステムを構築するこ
とが好ましい。例えば上記ホームページや専用の通信エ
リアでは、アクセスしてきた顧客に対して、図２中の形
態、生産数量、開発費、開発ＴＡＴ、パターン変更の可
能性等のような種々のファクタに関して１つ１つ質問す
る。そして、顧客側に、その質問に対して逐次回答して
もらうことで、最適な生産タイプを自動的に選択するこ
とができるようにする。もちろん、ホームページや専用
の通信エリアに図２のような顧客メニューをそのままの
せて、顧客側にとって最適な生産タイプを選択してもら
うようにしても良い。このようにすることで、顧客側で
は製品または工程の最適な生産タイプを簡単に選択で
き、半導体集積回路装置を効率的に生産することが可能
となる。また、製造メーカ側は、種々の半導体集積回路
装置に関する情報を、広域的に、しかも即座に供給する
ことが可能となる。もちろん、生産タイプの選択は、電
話回線や他の通信手段等を使って行うことも可能であ
る。

【００５６】図３は、レジストマスク開発型に適した半
導体集積回路装置の生産工程を具体的に示している。こ
こでは、自社で半導体集積回路装置の設計、開発、試作
および生産を一貫して行う、垂直統合型の半導体製造企
業でのマスクの使い分けが例示されている。すなわち、
ＴＥＧ（Test Element Group）、プロトタイプおよび製
品版の数カット（設計から試作までの単位）に渡る開発
段階（第１四半期〜第４四半期の途中）では、レジスト
マスクを使用することにより、マスクの費用の低減およ
び開発期間や試作期間の短縮を図る。その後、製品の機
能仕様等が確認され、需要の立ち上がりが確認された段
階で、通常のマスクに切り換え、半導体集積回路装置の
量産に移行する。

【００５７】次、本実施の形態で用いた露光装置の一例
を図４に示す。

【００５８】露光装置１は、例えば一般的な縮小投影露
光装置であって、光源から発する光Ｌを導く光路１ａ、
デュフーザ１ｂ、照明絞り１ｃ、照明光学系（コンデン
サレンズ）１ｄ、マスクステージ１ｅ、投影光学系１
ｆ、ウエハステージ１ｇ等を有している。マスクＭをマ
スクステージ１ｅ上に、ウエハ２Ｗをウエハステージ１
ｇ上にそれぞれ載置し、マスクＭ上のマスクパターンを
ウエハ２Ｗに転写する。露光光源としては、例えばｉ線
（波長３６５ｎｍ）、ＫｒＦエキシマレーザ光（波長２
４８ｎｍ）、ＡｒＦエキシマレーザ光（波長１９３ｎ
ｍ）またはＦ²レーザ光（波長１５７ｎｍ）等を用い
る。露光方法としては、例えば上記ステップ・アンド・
リピート露光方法またはステップ・アンド・スキャニン
グ露光方法のいずれを用いても良い。マスクステージ１
ｅ上のマスクＭは、上記通常のマスクまたはレジストマ
スクを使い分ける。また、マスクステージ１ｅ上のマス
クＭは、転写を所望するパターンの種類に応じて適宜交
換する。マスクＭの表面にペリクルを設けても良い。マ
スクステージ１ｅの位置制御は、駆動系１ｈによって行
われている。また、ウエハステージ１ｇの位置制御は、
駆動系１ｉによって行われている。駆動系１ｈ，１ｉ
は、主制御系１ｊからの制御命令に応じて駆動される。
ウエハ２Ｗの位置は、ウエハステージ１ｇに固定された
ミラーの位置をレーザ測長器１ｋによって検出すること
で得られる。そこで得られた位置情報は、主制御系１ｊ
に伝送される。主制御系１ｊでは、その情報に基づいて
駆動系１ｉを駆動する。また、主制御系１ｊはネットワ
ーク装置１ｍと電気的に接続されており、露光装置１の
状態の遠隔監視等が可能となっている。

【００５９】次に、上記マスクＭについて説明する。本
実施の形態で用いるマスクＭは、例えば実寸の１〜１０
倍程度の寸法の集積回路パターンの原画を、縮小投影光
学系等を通してウエハに転写するためのレチクルであ
る。また、ここでは、ウエハ上にラインパターンを転写
する場合に用いるマスクを例示するが、本発明の技術思
想はこれに限定されるものではなく種々適用可能であ
り、例えば上記ホールパターン等を転写する場合にも適
用可能である。なお、以下で説明する通常のマスクおよ
びレジストマスクは、説明を分かり易くするために示し
た一例であって、本発明に使用できる通常のマスクおよ
びレジストマスクを限定するものではない。

【００６０】図５〜図９は、上記通常のマスクの一例を
示している。図５〜図９の各々において（ｂ）は、各図
（ａ）のＡ−Ａ線の断面図である。

【００６１】マスクＭＮ１〜ＭＮ３，ＭＮ４ａ，ＭＮ４
ｂ（Ｍ）のマスク基板３は、例えば平面四角形に形成さ
れた厚さ６ｍｍ程度の透明な合成石英ガラス基板等から
なる。マスクＭＮ１，ＭＮ２，ＭＮ４ａ，ＭＮ４ｂを用
いる場合は、ウエハ上でポジ型のレジスト膜を用い、マ
スクＭＮ３を用いる場合は、ウエハ上でネガ型のレジス
ト膜を用いる。

【００６２】図５のマスクＭＮ１は、半導体チップの周
辺が遮光領域となるマスクを例示している。このマスク
ＭＮ１におけるマスク基板３の主面（パターン形成面）
中央の上記集積回路パターン領域には、平面長方形状の
光透過領域４ａが形成されており、マスク基板３の主面
の一部が露出されている。この光透過領域４ａには、メ
タルからなる遮光パターン５ａが配置されている。この
遮光パターン５ａは、ウエハ上のラインパターン（集積
回路パターン）として転写される。また、その集積回路
パターン領域の外周の上記周辺領域は、メタルからなる
遮光パターン５ｂ（メタル枠）によって覆われている。
遮光パターン５ａ，５ｂは、同工程時にパターン加工さ
れたもので、例えばクロム（Ｃｒ）またはクロム上に酸
化クロムが堆積されてなる。ただし、メタルの遮光パタ
ーンの材料は、これに限定されるものではなく種々変更
可能である。このメタル材料については後述する。

【００６３】図６のマスクＭＮ２は、半導体チップの周
辺輪郭が遮光領域となるマスクを例示している。マスク
ＭＮ２の集積回路パターン領域については上記マスクＭ
Ｎ１と同じなので説明を省略する。このマスクＮＭ２の
マスク基板３の主面において集積回路パターン領域は、
メタルからなる帯状の遮光パターン５ｃ（メタル枠）に
よって取り囲まれている。遮光パターン５ｃの材料は、
上記遮光パターン５ａ，５ｂと同じである。また、マス
クＭＮ２の上記周辺領域の大半は、遮光膜が除去されて
光透過領域４ｂとなっている。

【００６４】図７のマスクＭＮ３は、上記マスクＭＮ
１，ＭＮ２の反転パターンを有するマスクを例示してい
る。このマスクＮＭ３のマスク基板３の主面は、その大
半がメタルからなる遮光膜５ｄで覆われている。遮光膜
５ｄの材料は、上記遮光パターン５ｂ，５ｃと同じであ
る。そして、マスクＭＮ３の集積回路パターン領域にお
いて、遮光膜５ｄの一部が除去されて光透過パターン４
ｃが形成されている。この光透過パターン４ｃは、ウエ
ハ上のラインパターンとして転写される。なお、この図
７のマスクＮＭ３の周辺領域を上記図６の周辺領域のよ
うにしても良い。

【００６５】図８のマスクＮＭ４ａと、図９のマスクＮ
Ｍ４ｂとは、ウエハ上の一つまたは一群のパターンを、
複数枚のマスクを重ね合わせて露光することにより形成
する、いわゆる重ね合わせ露光に使うマスクを例示して
いる。

【００６６】図８のマスクＭＮ４ａの集積回路パターン
領域には、例えば平面逆Ｌ字状の光透過領域４ｄが形成
されている。光透過領域４ｄには、上記メタルの遮光パ
ターン５ａが配置されている。この光透過領域４ｄの周
囲は、その大半がメタルの遮光パターン５ｂで覆われて
いる。マスクＭＮ４ａの集積回路パターン領域における
一部の領域も遮光パターン５ｂにより覆われている。こ
のマスクＭＮ４ａは、例えば半導体集積回路装置におい
てパターンの修正や変更が基本的に行われない定形パタ
ーン群で構成される回路のパターンを転写するマスクと
して用いる。

【００６７】一方、図９のマスクＭＮ４ｂの集積回路パ
ターン領域には、例えば比較的小面積の平面四角形状の
光透過領域４ｅが形成されている。この光透過領域４ｅ
は、上記マスクＭＮ４ａの集積回路パターン領域におい
て遮光パターン５ｂで覆われていた一部の領域に相当す
る領域に形成されている。光透過領域４ｅには、メタル
の遮光パターン５ａが配置されている。この光透過領域
４ｅの周囲は、その大半がメタルの遮光パターン５ｂで
覆われている。このマスクＭＮ４ｂは、例えば半導体集
積回路装置においてパターンの修正や変更が行われるパ
ターン群で構成される回路のパターンを転写するマスク
として用いる。すなわち、そのパターンの修正や変更が
生じた場合は、マスクＭＮ４ｂのみを代えれば良いの
で、マスクの製造時間を短縮できる。また、マスク製造
における材料費、工程費および燃料費を低減できる。露
光処理に際しては、それぞれのマスクＭＮ４ａ，ＭＮ４
ｂを用いてウエハに対して露光処理を施す。そして、双
方のマスクＭＮ４ａ，ＭＮ４ｂの露光処理が終了した
後、ウエハ上のレジスト膜に対して現像等の処理を施し
てウエハ上にレジストパターンを形成する。

【００６８】このような通常のマスクの製造工程の一例
を図１０に示す。まず、マスク基板３上に、例えばクロ
ム等からなる遮光膜５を堆積し、その上に電子線に感光
するレジスト膜６を塗布する(図７(a))。ただし、遮光
膜５は、クロムに限定されるものではなく種々変更可能
であり、例えばタングステン（Ｗ）、モリブデン（Ｍ
ｏ）、タンタル（Ｔａ）またはチタン（Ｔｉ）等のよう
な高融点金属、窒化タングステン（ＷＮ）等のような高
融点金属窒化物、タングステンシリサイド（ＷＳｉｘ）
やモリブデンシリサイド（ＭｏＳｉｘ）等のような高融
点金属シリサイド（化合物）、あるいはこれらの積層膜
を用いても良い。後述のレジストマスクの場合は、レジ
スト膜からなる遮光パターンを除去した後、マスク基板
を洗浄し再度使用する場合があるので、メタルの遮光パ
ターンは耐剥離性や耐摩耗性に富む材料が好ましい。タ
ングステン等の高融点金属は、耐酸化性および耐摩耗性
に富み、耐剥離性に富むので、メタルの遮光パターンの
材料として好ましい。続いて、所定のパターン情報を有
する電子線ＥＢを照射して現像し、レジストパターン６
ａを形成する(図７(b))。続いて、そのレジストパター
ン６ａをエッチングマスクとして遮光膜５をエッチング
して遮光パターン５ａ，５ｂを形成する(図７(c))。最
後に残った電子線感光のレジストパターン６ａを除去し
て通常のマスクＭを製造する(図７(d))。このような通
常のマスクは、耐久性に富み信頼性が高く大量の露光処
理に活用できることから、半導体集積回路装置の量産時
に用いるマスクとして適している。

【００６９】また、図１１に他の通常のマスクＭＮ５
（Ｍ）を示す。図１１（ａ）は、マスクＭＮ５の平面
図、（ｂ）は（ａ）の要部拡大断面図、（ｃ）は変形例
であって（ａ）の要部拡大断面図を示している。図１１
のマスクＭＮ５は、上記位相シフトマスクを例示してい
る。マスク基板３の主面上に堆積された遮光膜５ｄの一
部には光透過パターン４ｃが形成されている。この光透
過パターン４ｃのうち、互いに隣接するものの一方に
は、図１１（ｂ）または（ｃ）に示すように、位相シフ
タＳが配置されている。図１１（ｂ）は、位相シフタＳ
がマスク基板３に掘られた溝によって形成されている場
合が例示されている。ここでは、その溝の幅方向の一部
が、遮光膜５ｄの下側に入り込む構造となっている。こ
れにより、光の導波管減少が低減され、パターンの転写
精度を向上させることができる。一方、図１１（ｃ）
は、位相シフタＳが透明膜で形成されている場合が例示
されている。これらのような位相シフタＳが配置された
光透過パターン４ｃを透過した光と、位相シフタＳが配
置されていない光透過パターン４ｃを透過した光とでは
位相が１８０度反転する。この位相シフタＳを形成する
ための溝の深さや透明膜の厚さｄは、ｄ＝λ／（２（ｎ
−１））を満たすようになっている。この式で、λは、
光の波長、ｎは、位相シフタの屈折率である。ここで示
した位相シフトマスクは一例であり、この他にも種々変
更可能である。例えばマスク基板上に半透明膜を堆積
し、これに光透過パターンを形成するハーフトーンマス
クを使うこともできる。この場合は、半透明膜を透過し
た光と、光透過パターンを透過した光とで位相が１８０
度反転するようになる。

【００７０】次に、図１２〜図１４は、上記レジストマ
スクの一例を示している。なお、図１２〜図１４の各々
において（ｂ）は、各図（ａ）のＡ−Ａ線の断面図であ
る。

【００７１】図１２のマスクＭＲ１（Ｍ）は、半導体チ
ップの周辺が遮光領域となるマスクを例示している。こ
のマスクＭＲ１におけるマスク基板３の主面中央の上記
集積回路パターン領域には、平面長方形状の光透過領域
４ａが形成されており、マスク基板３の主面の一部が露
出されている。この光透過領域４ａには、レジスト膜等
のようなの有機樹感光性脂膜を含む有機材料からなる遮
光パターン７ａが配置されている。この遮光パターン７
ａは、ウエハ上のラインパターンとして転写される。こ
のように遮光パターン７ａをレジスト膜で形成したこと
により、後述するように遮光パターン７ａを、比較的簡
単に除去することができる。そして、新たな遮光パター
ン７ａを簡単にしかも短時間のうちに形成することがで
きる。この遮光パターン７ａを形成するレジスト膜は、
例えばｉ線、ＫｒＦエキシマレーザ光、ＡｒＦエキシマ
レーザ光またはＦ₂レーザ光等のような露光光を吸収す
る性質を有しており、メタルからなる遮光パターンとほ
ぼ同様の遮光機能を有している。

【００７２】遮光パターン７ａは、図１２（ｃ）に示す
ようにレジスト膜の単体膜で構成しても良いし、その単
体膜に吸光材や減光材を添加しても良い。また、図１２
（ｄ）に示すように吸光性有機膜７ａ１上に感光性有機
膜７ａ２を積層することで構成しても良いし、感光性有
機膜上に反射防止膜を積層することで構成しても良い。
このような積層構造とすることにより、例えばｉ線やＫ
ｒＦ等のような波長が２００ｎｍ以上の露光光に対して
も十分な減光性を得ることが可能となる。また、遮光パ
ターン７ａがレジスト膜の単体膜で構成される場合に
は、そのレジスト膜に吸光材料を添加することでも波長
が２００ｎｍ以上の露光光に対して十分な減光性を得る
ことが可能となる。このレジスト膜の材料等ついては後
述する。集積回路パターン領域の外周の周辺領域は、前
記図５のマスクＭＮ１と同様にその大半がメタルからな
る遮光パターン５ｂ（メタル枠）で覆われている。な
お、レジスト膜によって遮光パターンを形成する技術に
ついては、本願発明者らによる特願平１１−１８５２２
１号（平成１１年６月３０日出願）に記載がある。

【００７３】図１３のマスクＭＲ２（Ｍ）は、半導体チ
ップの周辺輪郭が遮光領域となるマスクを例示してい
る。集積回路パターン領域４ａにレジスト膜からなる遮
光パターン７ａが配置されている以外は、図６の通常の
マスクＭＮ２と同じである。

【００７４】図１４のマスクＭＲ３（Ｍ）は、上記マス
クＭＲ１，ＭＲ２の反転パターンを有するマスクを例示
している。このマスクＮＲ３のマスク基板３の主面の集
積回路パターン領域は、遮光膜７ｂで覆われている。遮
光膜７ｂの材料は、上記遮光パターン７ａと同じであ
る。そして、マスクＭＲ３の集積回路パターン領域にお
いて、遮光膜７ｂの一部が除去されて光透過パターン４
ｃが形成されている。この光透過パターン４ｃは、ウエ
ハ上のラインパターンとして転写される。なお、この図
１４のマスクＭＲ３の周辺領域を前記図１３の周辺領域
のようにしても良い。

【００７５】このようなレジストマスクの製造工程の一
例を図１５〜図１９によって説明する。なお、各図
（ｂ）は各図（ａ）のＡ−Ａ線の断面図である。また、
ここでは、図１２のマスクＭＲ１の製造方法を一例とし
て説明する。

【００７６】まず、マスク基板３上に、上記メタルから
なる遮光膜５を堆積した後(図１５)、その上に電子線に
感光するレジスト膜６を塗布する（図１６）。続いて、
所定のパターン情報を有する電子線等を照射して現像
し、レジストパターン６ｂを形成する(図１７)。続い
て、そのレジストパターン６ｂをエッチングマスクとし
て遮光膜５をエッチングし遮光パターン５ｂを形成した
後、レジストパターン６ｂを除去する。この状態の遮光
パターン５ｂを有するマスク基板３は上記ブランクスの
一例に該当する(図１８)。その後、その遮光パターン５
ｂを有するマスク基板３の主面上に、例えば電子線に感
光する有機感光性樹脂膜を含む有機材料からなるレジス
ト膜７を１５０ｎｍ程度の厚さで塗布した後（図１
９）、マスクパターン描画及び現像を行うことにより、
図１２に示したレジスト膜からなる遮光パターン７ａを
形成し、マスクＭＲ１を製造する。

【００７７】このレジスト膜７としては、例えばα-メ
チルスチレンとα−クロロアクリル酸の共重合体、ノボ
ラック樹脂とキノンジアジド、ノボラック樹脂とポリメ
チルペンテン−1−スルホン、クロロメチル化ポリスチ
レン等を主成分とするものを用いた。ポリビニルフェノ
ール樹脂等のようなフェノール樹脂やノボラック樹脂に
酸発生剤を混合した、いわゆる化学増幅型レジスト等を
用いることができる。ここで用いるレジスト膜７の材料
としては、投影露光装置の光源に対し遮光特性をもち、
マスク製造工程における、パターン描画装置の光源、例
えば電子線あるいは２３０ｎｍ以上の光に感度を有する
特性を持っていることが必要であり、前記材料に限定さ
れるものではなく種々変更可能である。また、膜厚も１
５０ｎｍに限定されるものではなく、上記条件を満足す
る膜厚で良い。

【００７８】ポリフェノール系、ノボラック系樹脂を約
１００ｎｍの膜厚に形成した場合は、例えば１５０ｎｍ
〜２３０ｎｍ程度の波長で透過率がほぼ０であり、例え
ば波長１９３ｎｍのＡｒＦエキシマレーザ光、波長１５
７ｎｍのＦ²レーザ等に十分なマスク効果を有する。こ
こでは、波長２００ｎｍ以下の真空紫外光を対象にした
が、これに限定されない。波長３６５ｎｍのｉ線や波長
２４８ｎｍのＫｒＦエキシマレーザ光等のようなマスク
材は、他の材料を用いるか、レジスト膜に光吸収材、光
遮蔽材または減光材を添加する、あるいは上記したよう
にレジスト膜を吸光性有機膜と有機感光性樹脂膜との積
層膜、有機感光性樹脂膜と反射防止膜との積層膜にする
ことが好ましい。また、レジスト膜からなる遮光パター
ン７ａや遮光膜７ｂを形成した後、露光光照射に対する
耐性を向上させる目的での熱処理工程の付加や予め紫外
光を強力に照射する、いわゆるレジスト膜のハードニン
グ処理を行うのも有効である。

【００７９】次に、このようなマスクのマスクパターン
の修正、変更の一例を図２０〜図２２により説明する。
なお、各図（ｂ）は各図（ａ）のＡ−Ａ線の断面図であ
る。また、ここでは、図１２のマスクＭＲ１のマスクパ
ターンの修正、変更方法を一例として説明する。

【００８０】まず、マスクＭＲ１からレジスト膜からな
る遮光パターン７ａを、例えばｎ−メチル−２−ピロリ
ドン有機溶剤にて剥離した（図２０）。この他、加熱し
たアミン系有機溶剤またはアセトンによりレジスト膜か
らなる遮光パターンを剥離しても良い。テトラメチルア
ンモニウムハイドロオキサイド（ＴＭＡＨ）水溶液、オ
ゾン硫酸または過酸化水素水と濃硫酸との混合液により
除去することも可能である。ＴＭＡＨ水溶液を用いる場
合には、その濃度を５％程度にするとメタル（遮光パタ
ーン５ｂ等）を侵すことなくレジスト膜からなる遮光パ
ターンを剥離することができたので好ましい。

【００８１】また、レジスト膜からなる遮光パターンを
除去する別の方法として酸素プラズマアッシング法を用
いることも可能である。この酸素プラズマアッシングが
最も剥離能力が高かった。この方法は、特に、レジスト
膜からなる遮光パターンに対して上記ハードニング処理
を施している場合に有効である。ハードニング処理を施
しているレジスト膜は硬化しており、上記化学的な除去
方法では充分に除去できない場合が生じるからである。

【００８２】また、レジスト膜からなる遮光パターンを
ピーリングによって機械的に剥離しても良い。すなわ
ち、マスクＭＲ１のレジスト膜からなる遮光パターンの
形成面に粘着テープを張り付けた後、その粘着テープを
剥がすことにより、レジスト膜からなる遮光パターンを
剥離する。この場合、真空状態を形成する必要がないの
で、レジスト膜からなる遮光パターンを、比較的簡単
に、しかも短時間のうちに剥離することが可能となる。

【００８３】上記のようにレジスト膜からなる遮光パタ
ーンの除去工程後、洗浄処理を施すことにより、マスク
ＭＲ１の表面の異物５０を除去する。これにより、前記
図１８に示したブランクスの状態にする。ここでの洗浄
では、例えばオゾン硫酸洗浄およびブラシ洗浄処理の組
合せを用いたが、異物除去能力が高く、メタルからなる
遮光パターンを侵さない方法であれば、この方法に限定
されず種々変更可能である。

【００８４】続いて、レジストマスクの製造工程で説明
したのと同様に、マスク基板３上に、レジスト膜７を塗
布し（図２１）、マスクパターン描画及び現像を行うこ
とにより、レジスト膜からなる遮光パターン７ａを形成
し、マスクＭＲ１を製造する（図２２）。ここでは、前
記図１２に示した遮光パターン７ａとは形状・配置の異
なる遮光パターン７ａを形成した場合を例示した。もち
ろん、図１２の遮光パターン７ａと同じパターンを形成
しても良い。

【００８５】このようなレジストマスクの場合は、マス
クの周辺領域にメタルからなる遮光体が形成されている
か、または、マスク基板３が露出されていることによ
り、マスクを、マスク検査装置や露光装置等のような各
種装置に装着した際の問題を回避できる。すなわち、マ
スクを各種装置に装着した際にその装着部がマスク上の
レジスト膜からなる遮光体に接触すると、そのレジスト
膜の摩耗や剥離によって異物発生やパターン不良が生じ
る場合があるが、上記レジストマスクの場合は、各種装
置の装着部がメタルからなる遮光体かマスク基板に接触
されるので、そのような問題を回避できる。また、集積
回路パターンを転写するための遮光体を、メタルを用い
ないでレジスト膜で形成することにより、その遮光体の
剥離、再生を、通常のマスクよりも簡単に、短時間のう
ちに、しかもマスク基板の信頼性を確保した状態で行う
ことができる。また、その遮光体の再生は、メタルから
なる遮光体を形成した後の段階から行えるので、工程
費、材料費および燃料費を低減できる。このため、マス
クのコストを大幅に低減することが可能となる。したが
って、この種のレジストマスクは、半導体集積回路装置
の開発期、試作期あるいは少量多品種の半導体集積回路
装置の製造工程等、マスクパターンに変更や修正が生じ
易い場合やマスクの共有頻度が低い工程で使用すること
に適している。

【００８６】次に、図２３〜図２５は、上記レジストマ
スクの他の一例を示している。ここでは、マスク基板上
の全ての遮光パターンがレジスト膜で形成されているマ
スクを例示している。なお、各図（ｂ）は、各図（ａ）
のＡ−Ａ線の断面図である。

【００８７】図２３のマスクＭＲ４（Ｍ）においては、
前記図１２に示したマスクＭＲ１の周辺の遮光パターン
５ｂが、遮光パターン７ａと同様の構造のレジスト膜か
らなる遮光パターン７ｃで形成されている。遮光パター
ン７ｃは、遮光パターン７ａと同工程時に同じ材料で形
成されている。ただし、遮光パターン７ｃは、マスク検
査装置や露光装置のマスク装着部が機械的に接触される
部分が除去されており、その部分では、マスク基板３が
露出するようになっている。これにより、マスク装着時
の異物発生を抑制または防止できる。

【００８８】図２４のマスクＭＲ５（Ｍ）においては、
前記図１３に示したマスクＭＲ２の遮光パターン５ｃ
が、遮光パターン７ａと同様の構造のレジスト膜等から
なる遮光パターン７ｄで形成されている。遮光パターン
７ｄは、遮光パターン７ａと同工程時に同じ材料で形成
されている。

【００８９】図２５のマスクＭＲ６（Ｍ）においては、
前記図７に示した通常のマスクＭＮ３の遮光膜５ｄが、
遮光パターン７ａと同様の構造のレジスト膜等からなる
遮光膜７ｅで形成されている。ただし、遮光膜７ｅは、
マスク検査装置や露光装置のマスク装着部が機械的に接
触される部分が除去されており、その部分では、マスク
基板３が露出するようになっている。これにより、マス
ク装着時の異物発生を抑制または防止できる。

【００９０】このようなレジストマスクの製造工程およ
び修正・変更工程の一例を図２６〜図３０によって説明
する。なお、各図（ｂ）は、各図（ａ）のＡ−Ａ線の断
面図である。また、ここでは、図２３のマスクＭＲ４の
製造方法および修正・変更方法を一例として説明する。

【００９１】まず、マスク基板３をブランクスとして用
意し（図２６）、その上に、上記遮光体形成用の感光性
の有機樹脂膜からなるレジスト膜７を塗布する（図２
７)。続いて、マスクパターン描画及び現像を行うこと
により、前記図２３に示したレジスト膜からなる遮光パ
ターン７ａ，７ｃを形成し、マスクＭＲ４を製造する。
レジスト膜からなる遮光パターン７ａ，７ｃに光吸収
材、光遮蔽材または減光材を添加しても良いし、そのレ
ジスト膜を吸光性有機膜と有機感光性樹脂膜との積層膜
あるいは有機感光性樹脂膜と反射防止膜との積層膜にし
ても良い。また、レジスト膜からなる遮光パターン７
ａ，７ｃの形成後、上記ハードニング処理を行っても良
い。

【００９２】次いで、マスクＭＲ４のマスクパターンを
修正あるいは変更するには、まず、上記したように遮光
パターン７ａ，７ｃを、例えば上記有機溶剤、酸素プラ
ズマアッシングまたはピーリングによって除去する（図
２８）。続いて、マスク基板３に対して上記と同様の洗
浄処理を施すことにより、マスク基板３の表面の異物５
０を除去し、図２６に示したブランクスの状態にする
（図２９）。その後、レジストマスクの製造工程で説明
したのと同様に、マスク基板３上に、レジスト膜７を塗
布し、マスクパターン描画及び現像を行うことにより、
レジスト膜からなる遮光パターン７ａ，７ｃを形成し、
マスクＭＲ４を製造する（図３０）。ここでは、前記図
２３に示した遮光パターン７ａとは形状・配置の異なる
遮光パターン７ａを形成した場合を例示した。もちろ
ん、図２３の遮光パターン７ａと同じパターンを形成し
ても良い。

【００９３】このようなレジストマスクの場合は、メタ
ルを使用しないので、遮光体の修正や変更を、通常のマ
スクよりも簡単に、短時間のうちに、しかもマスク基板
の信頼性を確保した状態で行うことが可能となる。ま
た、工程費、材料費および燃料費を低減できるので、マ
スクのコストを大幅に低減することが可能となる。した
がって、この種のレジストマスクも、半導体集積回路装
置の開発期、試作期または少量多品種の半導体集積回路
装置の製造工程等、マスクパターンに変更や修正が生じ
易い場合やマスクの共有頻度が低い工程で使用すること
に適している。

【００９４】次に、図３１〜図３５は、上記レジストマ
スクのさらに他の一例を示している。ここでは、マスク
基板上の集積回路パターンを転写するパターンが、メタ
ルからなる遮光パターンと、レジスト膜からなる遮光パ
ターンとの両方を有するマスクを例示している。なお、
図３１〜図３３，図３５（ｂ）は、各図（ａ）のＡ−Ａ
線の断面図である。

【００９５】図３１のマスクＭＲ７（Ｍ）においては、
前記図５に示した通常のマスクＭＮ１の集積回路パター
ン回路領域における一部の領域内の遮光パターン５ａの
一群が、レジスト膜等からなる遮光パターン７ａの一群
で形成されている。

【００９６】図３２のマスクＭＲ８（Ｍ）においては、
前記図６に示した通常のマスクＭＮ１の集積回路パター
ン回路領域における一部の領域内の遮光パターン５ａの
一群が、レジスト膜等からなる遮光パターン７ａの一群
で形成されている。

【００９７】図３３のマスクＭＲ９（Ｍ）においては、
前記図７に示した通常のマスクＭＮ１の集積回路パター
ン回路領域における遮光膜５ｄの一部に比較的小面積の
平面四角形状の光透過領域４ｆが開口され、その光透過
領域４ｆが上記遮光パターン７ａと同様の構造のレジス
ト膜からなる遮光膜７ｆによって覆われている。そし
て、その遮光膜７ｆの一部が除去されて、集積回路パタ
ーン転写用の光透過パターン４ｃが形成されている。

【００９８】図３４（ａ）のマスクＭＲ１０（Ｍ）は、
一部分のみに前記遮光パターン７ａと同様の構造のレジ
スト膜等からなる遮光パターン７ｇが配置されているマ
スクを例示している。ここでは、互いに離れて配置され
ているメタルからなる遮光パターン５ａをつなぐように
遮光パターン７ｇが配置されている。図３４（ｂ）は
（ａ）のマスクＭＲ１０を用いて露光処理をした場合に
ウエハ上に転写されるパターン８ａを示している。図３
４（ｃ）は（ａ）のレジスト膜等からなる遮光パターン
７ｇを除去したメタルマスクの状態を示している。更
に、図３４（ｄ）は（ｃ）のメタルマスクのパターンを
ウエハ上に転写して得られるパターン８ｂを模式的に示
している。

【００９９】図３５のマスクＭＲ１１（Ｍ）は、上記重
ね合わせ露光に用いるマスクの一方を例示している。マ
スクＭＲ１１おいては、前記図９のマスクＭＮ４ｂにお
ける光透過領域４ｅのメタルからなる遮光パターン５ａ
の一群が、レジスト膜等からなる遮光パターン７ａの一
群で形成されている。この場合、図９に示したマスクＭ
Ｎ４ｂの場合よりもさらに簡単に、しかも短時間のうち
に遮光パターン７ａの修正や変更を行うことが可能とな
る。また、工程費、材料費および燃料費をさらに低減で
きるので、マスクのコストを大幅に低減することが可能
となる。他方のマスクは、前記図８のマスクＭＮ４ａと
同じなので説明を省略する。このようなマスクＭＮ４
ａ，ＭＲ１１の重ね合わせ露光とレジストパターンの形
成方法は、前記マスクＭＮ４ａ，ＭＮ４ｂの場合と同じ
である。

【０１００】このようなレジストマスクの製造工程およ
び修正・変更工程の一例を図３６〜図４３によって説明
する。なお、各図（ｂ）は各図（ａ）のＡ−Ａ線の断面
図である。また、ここでは、主として図３１のマスクＭ
Ｒ７の製造方法および修正・変更方法を一例として説明
する。

【０１０１】まず、マスク基板３上に、上記メタルから
なる遮光膜５を堆積した後、その上に電子線に感光する
レジスト膜を塗布し、所定のパターン情報を有する電子
線等を照射して現像し、レジストパターン６ｃを形成す
る(図３６)。続いて、そのレジストパターン６ｃをエッ
チングマスクとして遮光膜５をエッチングしメタルから
なる遮光パターン５ａ，５ｂを形成した後、レジストパ
ターン６ｃを除去することによりメタルマスクを製造す
る(図３７)。ここでは、集積回路パターンを転写するた
めの遮光パターン５ａもマスク基板３上に形成する。こ
の工程後のマスクＭＲ８，ＭＲ９の場合のメタルマスク
の状態をそれぞれ図３８、図３９に示す。その後、図３
７の遮光パターン５ａ，５ｂを形成したマスク基板３の
主面上に、上記と同様にレジスト膜７を塗布した後（図
４０）、マスクパターン描画及び現像を行うことによ
り、前記図３１に示したレジスト膜からなる遮光パター
ン７ａを形成し、マスクＭＲ７を製造する。

【０１０２】次いで、マスクＭＲ７のマスクパターンを
修正あるいは変更するには、まず、上記したように遮光
パターン７ａを、例えば上記有機溶剤、酸素プラズマア
ッシングまたはピーリングによって除去する（図４
１）。ここでは、集積回路パターンを転写するための遮
光パターン５ａは残される。続いて、マスク基板３に対
して上記と同様の洗浄処理を施すことにより、マスク基
板３の表面の異物５０を除去し、図３７に示したメタル
マスクの状態にする。その後、レジストマスクの製造工
程で説明したのと同様に、マスク基板３上に、レジスト
膜７を塗布し（図４２）、マスクパターン描画及び現像
を行うことにより、レジスト膜からなる遮光パターン７
ａを形成し、マスクＭＲ７を製造する（図４３）。ここ
では、前記図３１に示した遮光パターン７ａとは形状・
配置の異なる遮光パターン７ａを形成した場合を例示し
た。もちろん、図３１の遮光パターン７ａと同じパター
ンを形成しても良い。

【０１０３】このようなレジストマスクの場合も、マス
クの周辺領域にメタルからなる遮光体が形成されている
か、または、マスク基板３が露出されていることによ
り、上記と同様に異物発生やパターン不良の問題を回避
できる。また、通常のマスクの場合は、マスク上の一部
のパターンのみしか修正や変更をしないのに全部のパタ
ーンを作り直すが、上記レジストマスクの場合は、その
一部のみを修正または変更すれば良い。また、その遮光
体の再生は、メタルからなる遮光体を形成した後の段階
から行える。このため、その修正や変更を、簡単に、短
時間のうちに、しかもマスク基板の信頼性を確保した状
態で行うことができる。また、工程費、材料費および燃
料費を低減でき、マスクのコストを大幅に低減すること
ができる。したがって、この種のレジストマスクも、半
導体集積回路装置の開発期、試作期または少量多品種の
半導体集積回路装置の製造工程等、マスクパターンに部
分的に変更や修正が生じる場合やマスクの共有頻度が低
い工程で使用することに適している。

【０１０４】（実施の形態２）本実施の形態２において
は、半導体集積回路装置の製造に関する実験の段階に際
して本発明の技術思想を適用するものである。

【０１０５】当該実験に用いるマスクは、継続的に使用
するものは比較的少なく、その大部分が短期的なもので
ある。したがって、そのマスクとして上記レジストマス
クを用いることは、費用、ＴＡＴ（Turn Around Time）
およびやり直しの容易性から最適である。これにより、
介在する人員を真に担当レベルのみとすることができる
ので、効率の向上やコスト低減を図ることができる。ま
た、工数の低減および費用の削減から、実験の際にレジ
ストマスクを用いず通常のマスクのみを使用する場合に
比べて、飛躍的に多くの実験回数（同種類および他種類
の実験回数）を比較的短期間のうちに処理することがで
きる。このため、きめの細かい実験ができ、詳細かつ相
対的に多くの実験結果を得ることができるので、半導体
集積回路装置のパターン精度（寸法精度や位置合わせ精
度）および電気的特性精度を向上させることが可能とな
る。

【０１０６】試作や実験において通常マスクと、電子線
（ＥＢ）直接描画処理（エネルギービームを用いた直接
描画処理）と、レジストマスクとの使い分ける例を図４
４に、それぞれのフローを図４５〜図４７に示す。ただ
し、電子線直描処理における電子線に代えて、例えば集
束イオンビーム（ＦＩＢ：Focused Ion Beam）やＸ線
（エネルギービーム）を用いても良い。

【０１０７】ここでは、まず、マスクの使用予定量が、
使用予定量のしきい値よりも多いか少ないかについて検
討する。このしきい値は、前期実施の形態１で説明した
ように求めても良いし、実験に携わる者が決めても良い
（工程２００）。ここで、マスクの使用予定量が、上記
しきい値よりも少ない場合は、レジストマスクを適用す
ることが可能か否かについて検討する（工程２０１
ａ）。ここで、レジストマスクを適用可能な場合は、レ
ジストマスクを使用し、適用不可の場合は電子線直接描
画処理を適用可能か否かを検討する（工程２０２ａ）。
ここで、電子線直接描画処理が適用可能な場合は電子線
直接描画処理を使用し、適用不可の場合は通常のマスク
を使用する。

【０１０８】一方、工程２００において、マスクの使用
予定量が上記しきい値よりも多い場合には、通常マスク
を適用することが可能か否かについて検討する（工程２
０１ｂ）。ここで、通常のマスクを適用可能な場合は、
通常のマスクを使用し、適用不可の場合は、レジストマ
スクを適用することが可能か否かについて検討する（工
程２０２ｂ）。ここで、レジストマスクを適用可能な場
合は、レジストマスクを使用し、適用不可の場合は電子
線直接描画処理を使用する。

【０１０９】図４５は、通常のマスクによる実験フロー
を示している。まず、テストパターンを作成した後（工
程３００）、これを用いて通常のマスクを作成する（工
程３０１）。続いて、その通常のマスクを用いてウエハ
上に所定のパターンを転写し、実験を行う（工程３０
２）。ここで、種々の条件を見直し、最初の通常のマス
クを用いてパターンをウエハ上に転写し、それに対して
実験を繰り返す（工程３０３）。これにより、実際の半
導体集積回路装置の製造に用いる通常のマスクを作成す
る（工程３０４）。

【０１１０】また、図４６は、電子線直接描画処理によ
る実験フローを示している。まず、テストパターンを作
成した後（工程４００）、これを用いてウエハのレジス
ト膜に直接電子線を照射することでパターンを転写し、
実験を行う（工程４０１）。続いて、テストパターンを
見直してから（工程４０２）、再度、他のウエハのレジ
スト膜に直接電子線を照射することでパターンを転写
し、実験を行う（工程４０１）。その後、さらに他のウ
エハのレジスト膜に直接電子線を照射することでパター
ンを転写し、実験を行った後（工程４０３）、種々の条
件を見直し（工程４０４）、再度、他のウエハのレジス
ト膜に直接電子線を照射することでパターンを転写し、
実験を行う（工程４０３）。これにより、実際の半導体
集積回路装置の製造に用いる通常のマスクまたはレジス
トマスクを作成する（工程４０５）。続いて、その通常
のマスクまたはレジストマスクを用いてウエハ上に所定
のパターンを転写し、実験を行う（工程４０６）。続い
て、種々の条件を見直し（工程４０７）、実際の半導体
集積回路装置の製造に用いる通常のマスクまたはレジス
トマスクを作成する。

【０１１１】また、図４７は、レジストマスクによる実
験フローを示している。まず、テストパターンを作成し
た後（工程５００）、これを用いてレジストマスクを作
成する。レジストマスクは備え付けのブランクスを用い
て作成する（工程５０１）。続いて、そのレジストマス
クを用いてウエハ上にパターンを転写し、実験を行う
（工程５０２）。そして、テストパターンを見直してか
ら（工程５０３）、再度、他のウエハ上にパターンを転
写し、実験を行う（工程５０１）。その後、上記レジス
トマスクを用いて他のウエハ上にパターンを転写し、実
験を行った後（工程５０４）、種々の条件を見直し（工
程５０５）、再度、上記レジストマスクを用いてさらに
他のウエハ上にパターンを転写し、実験を行う（工程５
０４）。このようにして、実際の半導体集積回路装置の
製造に用いる通常のマスクまたはレジストマスクを作成
する（工程５０６）。使用し終えたレジストマスクにつ
いては、レジスト膜からなるパターンを除去した後、ブ
ランクスとして保存し、後の実験用のマスクとして再生
する。

【０１１２】通常のマスクでの実験では、全く使えない
場合を除き、その作成ＴＡＴおよびコストからマスクの
作り直しは行わず条件出しにより対応している。電子線
直描処理の場合は、パターンの修正や変更が容易である
ことから最適化したパターンを用いて条件出しを行うこ
とができる。しかし、実際の半導体集積回路装置（製
品）の製造時は、一般的に電子線直描ではなく、マスク
を用いた露光処理を行うため、条件が異なることから再
度条件の見直しが必要となる。一方、レジストマスクを
用いた場合は、パターンの修正や変更に関し、電子線直
描ほどではないが、通常のマスクの場合に比べて極めて
容易に行うことができるので、最適なパターンとした上
で、実際の半導体集積回路装置の製造時と同一条件での
実験が可能となる。また、上記ブランクスを実験専用の
マスクを形成するためのものとして保存しておくことに
より、検査／再生の簡略化や数量管理等の運用を極めて
容易にすることが可能となる。したがって、レジストマ
スクの使用は、少数使用の実験に最適である。

【０１１３】このように本実施の形態においては、実験
用マスクを短期間で作成することができる。また、実験
用マスクのコストを低減できる。これらにより、実験の
回数を増加させることができる。このため、きめの細か
い実験を行うことができるので、半導体集積回路装置の
信頼性や性能を向上させることが可能となる。そして、
上記した３種類の方法（通常のマスク、電子線直接描画
法およびレジストマスク）を使い分けることにより最適
なコストパフォーマンスを実現することができる。

【０１１４】（実施の形態３）本実施の形態において
は、市販ベースの工程診断サポートやプロセス測定を伴
う場合に本発明の技術思想を適用した場合について説明
する。

【０１１５】発明者らが検討した評価技術は、例えば次
の通りである。まず、評価ベンダは、ユーザにテストパ
ターンを提供する。ユーザ側では、テストパターンおよ
びユーザデータマージにより、マスクを作成し、そのマ
スクを用いてウエハ上に所定のパターンを転写し、さら
にパターンの測定（例えば異物の有無検査や線幅等の測
定）を行う。その測定値を評価ベンダに渡し評価を行っ
てもらう。この際に、ミスがあった場合は、ユーザ側で
は再び最初からやり直さなければならない。また、ユー
ザ側の費用にてマスクを作成している。

【０１１６】そこで、本実施の形態においては、評価に
際しては上記レジストマスクを使用するようにする。図
４８に示すように、ユーザ側では、ユーザパターンを評
価ベンダに提供する（工程６００）。評価ベンダ側で
は、テストパターンおよびユーザデータマージによりマ
スクを作成する。ここでは、レジストマスクを使用する
（工程６０１、６０２）。評価ベンダは、そのマスクを
ユーザに渡す（工程６０３）。ユーザは、そのマスクを
用いて露光処理を行いウエハ上にパターンを転写した後
（工程６０４）、そのウエハを評価ベンダに渡す（工程
６０５）。評価ベンダでは、提供されたウエハ上のパタ
ーンに対して、例えば異物や線幅等を測定し（工程６０
６）、評価を行い（工程６０７）、その結果をユーザに
提供する（工程６０８）。ただし、上記異物や線幅等の
測定をユーザ側で行い、そこで得られた結果を評価ベン
ダ側に渡し評価してもらうようにしても良い。

【０１１７】このような場合、評価ベンダ側でレジスト
マスクを作成することにより、マスク費用の低減に加
え、請負費用の低減、熟練者によるマスクの作成が可能
となるので、費用面から高価であったものが、安価な一
次評価が可能となる。また、ユーザ側の作業低減が可能
となる。すなわち、ユーザ側はウエハの作成のみとなる
一方、評価ベンダ側はデータ作成、測定および評価を行
うことになり、各々の得意分野での望ましい分業が可能
なる。このため、ＴＡＴの短縮や質の向上を図ることが
可能となる。

【０１１８】この変形例として、ユーザと評価ベンダと
の間にマスク製造業者を介在させることができる。その
場合、ユーザ側では、ユーザパターンをマスク製造業者
に提供する。マスク製造業者側では、テストパターンお
よびユーザデータマージにより上記のようにレジストマ
スクを作成する。マスク製造業者は、そのマスクをユー
ザに渡し、ユーザは、そのマスクを用いて露光処理を行
いウエハ上にパターンを転写した後、そのウエハを評価
ベンダに渡す。評価ベンダでは、提供されたウエハ上の
パターンに対して、例えば異物や線幅等を測定し、評価
を行い、その結果をユーザに提供する。ここでも、異物
や線幅等の測定をユーザ側で行い、そこで得られた結果
を評価ベンダ側に渡し評価してもらうようにしても良
い。このような場合、各々の得意分野での望ましい分業
が可能なるため、全体的にはＴＡＴの短縮や質の向上を
図ることが可能となる。

【０１１９】（実施の形態４）半導体集積回路装置の生
産過程における試作工程では、例えば電気的特性やパタ
ーンの寸法等に関し複数のケースについて評価すること
が行われている。そして、評価の結果、最適なケースを
製品として量産する。この際、通常のマスクのみを用い
て試作する場合は、マスクを複数枚作成することになる
が、そのマスクの製造に時間がかかる上、試作の段階で
マスクのコストが増加してしまう等の観点から、あまり
多くのケースについて評価できない場合がある。

【０１２０】そこで、本実施の形態においては、半導体
集積回路装置の試作工程等においてはレジストマスクを
用い、それ以降の量産工程においては通常のマスクを用
いるようにした。これを図４９のフローに沿って、図５
０を用いて説明する。

【０１２１】まず、マスクの設計データを作成した後
（工程７００）、これを用いて試作用のマスクを作成す
る。ここでは、レジストマスクを用いる（工程７０
１）。図５０（ａ）に、この段階のレジスト膜を遮光パ
ターンとして有するマスクＭＲ１２を示す。マスクＭＲ
１２の詳細な構造は、上記した各種のレジストマスクと
同じなので説明を省略するが、ここでは、マスクＭＲ１
２に、例えば４個の集積回路パターン領域が配置されて
いる（マルチチップマスクまたはマルチチップレチク
ル）。各集積回路パターン領域は、１個の半導体チップ
（以下、単にチップという）に対応している。各集積回
路パターン領域には、同品種（同一製品）であるが互い
にデータＤ０〜Ｄ４の異なるマスクパターンが配置され
ている。例えばマスクＭＲ１２上の各集積回路パターン
領域には、それぞれ抵抗値や容量値等のような電気的特
性のトリミングの異なるマスクパターンが配置されてい
る。なお、ここでは、マスクＭＲ１２に複数の集積回路
パターン領域が配置されていることを例示するもので、
その集積回路パターン領域の数は、４個に限定されるも
のではない。

【０１２２】続いて、図４９に示すように、そのマスク
ＭＲ１２を用いて露光処理を行うことで試作品を製造し
（工程７０２）、これに対して評価を行う（工程７０
３）。その評価結果に基づいて修正等を行い、再び、試
作、評価を繰り返す（工程７０４）。

【０１２３】このように、本実施の形態においては、１
回の露光処理で複数のチップのパターンをウエハに転写
できる。すなわち、１度に複数の試行ケースについて評
価することができる。例えばアナログ回路を有する半導
体集積回路装置においては、抵抗や容量等のような電気
的特性面の絞り込みが完全にできないまま製造に移行せ
ざるをえない場合がある。そこで、その場合に上記の方
法を採用することにより、短時間で複数の試行ケースに
ついて評価することができるので、アナログ回路を有す
る半導体集積回路装置の電気的特性を向上させることが
可能となる。また、例えばクリティカルパスにおけるサ
イジングを変える場合や論理の最適化レベルを変える場
合等、いずれも１個のマスクに複数の試行ケースを形成
することで、試作の期間短縮および半導体集積回路装置
の性能向上を実現することが可能となる。特に、試作を
複数回行う場合には、レジストマスクの使用により、通
常のマスクを使用する場合に比べて試作の期間を大幅に
短縮でき、かつ、試作のマスク費用を大幅に低減するこ
とができる。この効果は、特に、ＡＳＩＣ（Applicatio
n Specific IC）等のように少量多品種製品で大きい。
したがって、本実施の形態の技術思想を少量他品種製品
の製造方法に適用することも極めて有効である。

【０１２４】以上のような評価工程７０３で合格データ
または最適データを得た段階で、量産用のマスクを作成
し（工程７０５）、このマスクを露光処理時に用いて半
導体集積回路装置を製造する（工程７０６）。この量産
時には、耐久性に富み信頼性が高く、大量の露光処理に
活用できる上記通常のマスクを用いる。図５０（ｂ）
に、この段階の通常のマスクＭＮ６を示す。マスクＭＮ
６の詳細な構造は、上記した各種の通常のマスクと同じ
なので説明を省略するが、ここでも、上記と同様に、マ
スクＭＮ６に、例えば４個の集積回路パターン領域が配
置されている（マルチチップマスクまたはマルチチップ
レチクル）。各集積回路パターン領域は、１個のチップ
に対応している。ただし、各集積回路パターン領域に
は、同一品種（同一製品）のマスクパターンであって、
評価工程７０３で合格あるいは最適値とされた同一のデ
ータ（ここではデータＤ２を例示）のマスクパターンが
配置されている。なお、ここでも、マスクＭＮ６に複数
の集積回路パターン領域の数は、４個に限定されるもの
ではない。

【０１２５】このように本実施の形態においては、試作
用のマスクの費用を大幅に低減できることや試作用のマ
スクの作成時間を大幅に短縮できること等から、量産に
とらわれることなく最も効果的な試作が可能となる。こ
のため、そのような試作段階を経て量産される半導体集
積回路装置の性能、信頼性および歩留りを向上させるこ
とが可能となる。

【０１２６】（実施の形態５）前記実施の形態４におい
ては、同一品種（同一製品）でマルチチップにする場合
について説明したが、本実施の形態においては、別品種
（別製品）をマスク上で合わせてマルチチップにする場
合について説明する。

【０１２７】図５１は、本発明者らが本発明をするのに
検討した技術の説明図である。チップＣ１〜Ｃ７には、
それぞれ別品種の半導体集積回路装置が形成されてい
る。図５１（ａ）の矢印は半導体集積回路装置の設計期
間を示している。図５１（ｂ）はマスクＭ５０の平面
図、（ｃ）はマスクＭ５１の平面図を示している。図５
１（ａ），（ｂ）のデータＤＣ１〜ＤＣ７は、それぞれ
チップＣ１〜Ｃ７のマスクパターンデータを示してい
る。

【０１２８】この技術では、例えばマスクＭ５０にはチ
ップＣ１〜Ｃ４が配置され、マスクＭ５１にはチップＣ
５〜Ｃ７が配置されるというように、１つのマスクに配
置されるチップの一群が半導体集積回路装置の設計段階
から決められている。この場合、マスクＭ５０の製造期
間は、最も遅いチップＣ２の設計期間に律則されるし、
マスクＭ５１の製造期間は、最も遅いチップＣ５の設計
期間に律則される。このため、半導体集積回路装置の製
造にロスタイムが生じてしまう場合がある。

【０１２９】そこで、本実施の形態においては、半導体
集積回路装置の設計期間が終わった順にマスクに配置す
るようにした。図５２は、これを説明するもので、
（ａ）は、各チップＣ１〜Ｃ７の設計期間とマスクの割
り当て方を示し、図中の矢印は半導体集積回路装置の設
計期間を示している。また、図５２の（ｂ）および
（ｃ）はそれぞれマスクＭ１，Ｍ２の平面図を示してい
る。チップＣ１〜Ｃ７は、それぞれ品種の異なる製品を
示している。

【０１３０】ここでは、例えばチップＣ１，Ｃ３，Ｃ
４，Ｃ６をマスクＭ１に配置し、チップＣ２，Ｃ３，Ｃ
７をマスクＭ２に配置するというように、半導体集積回
路装置の設計期間がほぼ同時期に終了したもの同士を１
つ（同一）のマスクに配置するようにしている。マスク
Ｍ１，Ｍ２は、前記通常のマスクまたは前記レジストマ
スクのいずれを用いても良いが、この場合は、レジスト
マスクの方が、試作開始までパターン構成を柔軟に変更
でき、また、マスクの作成時間を大幅に短縮可能なので
好ましい。また、各種のチップＣ１〜Ｃ７のサイズを規
格化（マスクサイズの１／１，１／２，１／３，２／
３，１／４，１／６，１／９，２／９，４／９等）し、
マスクへの乗り合いの効率化を図ることが望ましい。

【０１３１】本実施の形態によれば、図５１の技術に比
べて時間ＴだけマスクＭ１の作成のロスタイムを低減で
きる。また、１品種当たりの試作費用を低減することが
できる。これは、半導体集積回路装置ベンダ内で定期試
作ロット化する、また、ファウンドリで受けた製品の試
作費用を抑える、あるいは試作専用のファウンドリとし
て試作の専業化を行う等、試作工程専用マスクとロット
を採用し、量産にとらわれることなく最も低コストな試
作工程を実現することにより、コストメリットを出すこ
とが考えられる。

【０１３２】（実施の形態６）本実施の形態において
は、前記マルチチップマスクを用いた半導体集積回路装
置の試作工程について説明する。なお、ここで言うカッ
トは、半導体集積回路装置の設計から試作までの単位の
ことである。

【０１３３】通常のマスクにおいてマルチチップとした
場合は、カット間でチップを変える際に、本来再試作す
る必要性のないチップまでも試作し直している。例えば
ファーストカットでマルチチップマスク中の１チップ領
域のみ不合格で、他のチップ領域は合格であった場合、
セカンドカットでは、その不合格のチップ領域のみ試作
すれば良いが、実際は、一部の層のみの修正を行う場合
が多いため、チップ配置を変更できず、マスク製造期間
の長期化を招く等の理由から他の合格のチップ領域をも
再試作しなければならない。したがって、無駄があり、
マスクのコストの低減や試作時にかかるコストの低減を
阻害する要因となっている。

【０１３４】そこで、本実施の形態においては、半導体
集積回路装置の試作においてレジストマスクを用いるよ
うにした。図５３（ａ）は各チップＣ１〜Ｃ７のカット
状況を示している。また、図５３（ｂ）はファーストカ
ット時のマスクＭＲ１３の平面図を示し、（ｃ）はセカ
ンドカット時のマスクＭＲ１４の平面図を示している。
マスクＭＲ１３，ＭＲ１４は、前記レジストマスクが用
いられている。このレジストマスクの構造は、前記した
のと同じなので説明を省略する。図中の符号ＤＣ１〜Ｄ
Ｃ７は、各チップＣ１〜Ｃ７のマスクパターンデータを
示している。

【０１３５】ここでは、ファーストカットにおいて、チ
ップＣ２，Ｃ３，Ｃ６が合格であり、それ以外が不合格
であった場合を例示している。この場合、セカンドカッ
トでは、ファーストカットで不合格であったチップＣ
１，Ｃ４，Ｃ５，Ｃ７を形成するためのチップ領域のみ
をマスクＭＲ１４に配置し、これを露光処理時に用いて
試作を行う。このように、本実施の形態によれば、全層
マスクの作成が必要となるが、コスト、ＴＡＴは十分低
減でき、真に必要なチップのみを試作することが可能と
なる。このため、複数種の半導体集積回路装置の試作期
間を短縮できるので、複数種の半導体集積回路装置の製
造期間を短縮することが可能となる。

【０１３６】（実施の形態７）半導体集積回路装置の中
には、例えば１０年以上も前のものが現在も継続して量
産されていものがある。この種の半導体集積回路装置
は、受注に波があるため、先が読めずこれを生産する際
に用いるマスクも廃棄できない。このため、マスクが不
良資産として残る他、先読みをして定常的にマスクを作
成する場合もある。

【０１３７】そこで、本実施の形態においては、この種
の半導体集積回路装置の製造に際して、図５４に示すよ
うに、最初の量産期間は前記通常のマスクを用い、量産
期が終了した時点で、その通常のマスクを破棄する。そ
して、それ以降で当該半導体集積回路装置が必要となっ
た際には前記レジストマスクを用いて半導体集積回路装
置を再製造するようにした。すなわち、この種の半導体
集積回路装置においては、必要となった際にレジストマ
スクによって必要な分だけのマスクを作成し、これを露
光処理時に用いて半導体集積回路装置を再製造するよう
にした。この場合、再生産後に半導体集積回路装置が量
産されるようになってもレジストマスクを用いても良い
が、その生産量が上記しきい値を上回るようであれば通
常のマスクを用いても良い。また、レジストマスクを用
いる場合は、マスクパターンの修正や変更を短期間で行
うことが可能なので、量産数の少ない半導体集積回路装
置を集めて前記のようにマルチチップ化することもでき
る。いずれの場合もマスクを定常的に作成しなくても、
必要となったらその時点でマスクを作成すれば良いの
で、無駄を無くすことができる。また、レジストマスク
の作成は、ブランクスの状態から始めれば良いので、必
要なマスクを短時間のうちに作成することができる。そ
して、使い終わったマスクは、いかなる製品にも適用可
能な（汎用性の高い）ブランクスの状態に戻して保存し
ておけば良い。したがって、この種の半導体集積回路装
置のコストを大幅に低減することが可能となる。また、
この種の半導体集積回路装置を、需要に応じて、いつで
も素早く供給することが可能となる。

【０１３８】（実施の形態８）本実施の形態において
は、チップ内における特定部分のバリエーションを増や
すために、マルチチップマスクを使用し、一定数毎にマ
ルチチップマスクの上記特定箇所に対応するパターンを
変更する場合について説明する。

【０１３９】図５５（ａ）および（ｂ）はマスクＭＲ２
０ａ，ＭＲ２０ｂの平面図を示している。マスクＭＲ２
０ａ，ＭＲ２０ｂとしては、前記レジストマスクを用い
ている。特に、図３１〜図３５を用いて説明した種類の
レジストマスクを使用することが好ましい。

【０１４０】マスクＭＲ２０ａには、例えば４個の集積
回路パターン領域が配置されている。各集積回路パター
ン領域は、チップに対応しており、それぞれ異なるデー
タＤＣ１〜ＤＣ４のパターンを有している。パターンＰ
１〜Ｐ４は、各集積回路パターン領域毎に、上記特定箇
所に対応するパターン領域内のパターンが異なることを
模式的に示している。このようなマスクＭＲ２０ａを露
光処理時に用いてウエハ上にパターンを転写し、半導体
集積回路装置を製造する。一定数の露光処理が終了した
後、マスクＭＲ２０ａのパターンＰ１〜Ｐ４を除去し、
図５５（ｂ）に示すマスクＭＲ２０ｂを作成する。すな
わち、マスクＭＲ２０ａ上の上記特定部分に対応する領
域のパターンを変更する。このパターンの変更の仕方
は、前記実施の形態１で説明したレジスト膜等からなる
遮光パターンの修正、変更方法と同じである。

【０１４１】マスクＭＲ２０ｂには、例えば４個の集積
回路パターン領域が配置されている。各集積回路パター
ン領域は、チップに対応しており、それぞれ異なるデー
タＤＣ５〜ＤＣ８のパターンを有している。マスクＭＲ
２０ｂのパターンＰ５〜Ｐ８は、上記マスクＭＲ２０ａ
のパターンＰ１〜Ｐ４とは異なることと、マスクＭＲ２
０ｂの各集積回路パターン領域毎に上記特定箇所に対応
するパターン領域内のパターンが異なることを模式的に
示している。このようなマスクＭＲ２０ｂを露光処理時
に用いてウエハ上にパターンを転写し、半導体集積回路
装置を製造する。一定数の露光処理が終了した後、必要
であれば、マスクＭＲ２０ｂ上の特定部分に対応する領
域のパターンを変更しても良い。

【０１４２】このようなパターン変更の具体例として
は、クリティカルパス等におけるパターン寸法を最適な
ものに変える場合がある。クリティカルパスにおいて
は、パターン寸法等に高い精度が要求される。また、そ
のパターン寸法の最適値がプロセス毎に変動する。この
ような箇所のパターン転写を通常のマスクのみを用いた
のでは、半導体集積回路装置の開発、試作、製造の期間
が大幅に遅れてしまうので、多くのデータを得て、より
適した寸法等の設定等を行うことが困難である。しか
し、レジストマスクを用いることにより、開発、試作、
製造の期間を大幅に遅らせることなく、多くのデータを
得て、より適した寸法等の設定を行うことができるの
で、性能および信頼性の高い半導体集積回路装置を高い
歩留まりで製造することが可能となる。

【０１４３】また、他の具体例としては、ＲＯＭ（Read
Only Memory）のデータの暗号化がある。暗号化チップ
では、ＲＯＭのパターンを暗号化しているが、復号方法
は一般的に固定されたままである。現状の暗号化として
ＲＯＭデータの暗号化：ｆ（ｘ）、アドレスシャッフ
ル：ｇ（ｘ）、復号回路のシャッフル：ｈ（ｘ）等が可
能であるが、復号化関数：ｋ（ｘ）とおくと、ｋ（ｘ）
＝ｈ（ｇ（ｆ（ｘ）））となる。これは、各段階で、ど
んなに工夫しても全体を合成関数と見なせば、暗号化の
レベルに差がなく、また、復号回路で処理可能な範囲を
超えることはできない。また、１つの解読ができれば、
全データの解読が可能となってしまう。

【０１４４】そこで、本実施の形態においては、上記復
号回路を、上記のようにマルチチップマスクや多数マス
ク（いずれもレジストマスク）を利用し、ＲＯＭ以外の
論理回路上で複数形成する。この場合、復号回路を複数
作成できるので、ｋ（ｘ）＝ｈ１（ｇ１（ｆ１
（ｘ）））＝ｈ２（ｇ２（ｆ２（ｘ）））＝ｈ３（ｇ３
（ｆ３（ｘ）））…となり、さらに、カードリーダ内に
復号機能を付加すると、ｋ１（ｘ）＝ｈ１（ｇ１（ｆ１
（ｘ）））、ｋ２（ｘ）＝ｈ２（ｇ２（ｆ２
（ｘ）））、ｋ３（ｘ）＝ｈ３（ｇ３（ｆ３（ｘ）））
…と異なった暗号化が実現できるため、解読の困難さを
飛躍的に向上させることができ、現実的に解読を不可能
とすることが可能となる。

【０１４５】（実施の形態９）本実施の形態において
は、例えばゲートアレイ、スタンダードセルまたはエン
ベッディッドアレイ等のようなＡＳＩＣの製造方法に本
発明の技術思想を適用した場合について説明する。

【０１４６】図５６は、本実施の形態の半導体集積回路
装置の製造フローの一例を示している。ゲートアレイ等
のような半導体集積回路装置（カスタムＬＳＩ（Large
Scale Integrated circuit））は、共通となるゲートア
レイ拡散層（マスタ層）が顧客によらず一定のパターン
となっている一方、その上層の配線層は、顧客の要求に
よって修正や変更の生じるカスタム層となっている。

【０１４７】そこで、本実施の形態においては、量産前
の開発、試作および量産工程において、上記マスタ層の
パターンを、前記通常のマスクを用いて形成する。そし
て、上記カスタム層のパターンは、最初、顧客仕様のデ
バックが完了するまで前記レジストマスクを用いて形成
し、顧客からの量産開始の承認を得た時点で通常のマス
クに切り換えて、カスタムＬＳＩを量産する。図５６
は、カスタムＬＳＩの製造フローの一例を示している。
図５６の活性領域の形成工程８００、ウエル形成工程８
０１、ゲート電極形成工程８０２およびソース・ドレイ
ン用の半導体領域の形成工程８０３では通常のマスクを
用いる。そして、図５６のコンタクトホール形成工程８
０４、第１層配線の形成工程８０５、第１のスルーホー
ルの形成工程８０６、第２層配線の形成工程８０７、第
２のスルーホールの形成工程８０８および第３層配線の
形成８０９では、立ち上げに際してレジストマスクを用
い、量産に際して通常のマスクを用いる。ボンディング
パッドの形成工程８１０は、カスタム層に含まれる場合
を例示している。この工程は、マスクを用いても良い
が、マスクを用いずに形成することもできる。この際、
製造メーカ側は、例えばフラッシュメモリ（ＥＥＰＲＯ
Ｍ：Electric Erasable Programmable Read OnlyMemor
y）によるＦＰＧＡ（Field Programmable Gate Arra
y）、レジストマスクによるゲートアレイ、通常のマス
クによるゲートアレイ等のようにカスタムＬＳＩ対応の
メニューを用意しておき、顧客側が、そのメニューの中
から数量に応じて所定のタイプを選択可能なようにする
ことが好ましい。

【０１４８】このような本実施の形態によれば、カスタ
ムＬＳＩの開発期間を大幅に短縮できる。また、顧客の
要求に合ったカスタムＬＳＩを提供できる。さらに、カ
スタムＬＳＩの開発費を大幅に低減できる。したがっ
て、製造メーカは、少量多品種のカスタムＬＳＩを生産
することが可能となる。すなわち、製造メーカは、断ら
ざる得ないような生産数量の少ない、いわゆる少量多品
種のカスタムＬＳＩの生産をも請け負うことができるの
で、総合的な売り上げを増加させることが可能となる。
また、顧客は、要求仕様に合った信頼性の高いカスタム
ＬＳＩを低価格で得ることができる。

【０１４９】次に、上記カスタムＬＳＩの具体的な構造
例および製造工程例を説明する。

【０１５０】図５７は、カスタムＬＳＩの論理素子の一
部を示す平面図である。この論理素子は、図５７中の一
点鎖線で囲まれた単位セル１０によって構成されてい
る。この単位セル１０は、例えば２個のｎＭＩＳQｎ
と、２個のｐＭＩＳＱｐとから構成されている。ｎＭＩ
ＳQｎは、半導体基板に形成されたｐ型ウエル領域ＰＷ
の表面のｎ型半導体領域（拡散層）１１ｎ上に、ｐＭＩ
ＳQｐは、ｎ型ウエル領域ＮＷの表面のｐ型半導体領域
（拡散層）１１ｐ上に、それぞれ形成されている。ゲー
ト電極１２Ａは、ｎＭＩＳQｎおよびｐＭＩＳＱｐに共
有となっている。ゲート電極１２Ａは、例えば低抵抗多
結晶シリコンの単体膜、低抵抗多結晶シリコン膜の上部
にシリサイド層を設けたポリサイド構造、低抵抗多結晶
シリコン膜上に窒化タングステン等のようなバリア膜を
介してタングステン等のような金属膜を堆積してなるポ
リメタル構造あるいは絶縁膜に掘られた溝内に窒化チタ
ン等のようなバリア膜を堆積し、さらにその上に銅等の
ような金属膜を埋め込むことで形成されたダマシンゲー
ト電極構造で構成されている。ゲート電極１２Ａの下方
の半導体基板部分はチャネル領域となる。

【０１５１】配線１３Ａは、例えば高電位（例えば３．
３Ｖまたは１．８Ｖ程度）側の電源配線であり、コンタ
クトホールＣＮＴを通じて２個のｐＭＩＳＱｐのｐ型半
導体領域１１ｐと電気的に接続されている。また、配線
１３Ｂは、例えば低電位（例えば０Ｖ程度）側の電源配
線であり、コンタクトホールＣＮＴを通じて１個のｎＭ
ＩＳＱｎのｎ型半導体領域１１ｎと電気的に接続されて
いる。配線１３Ｃは、２入力ＮＡＮＤゲート回路の入力
配線であり、コンタクトホールＣＮＴを通じてゲート電
極１２Ａの幅広部分で接触し電気的に接続されている。
配線１３Ｄは、コンタクトホールＣＮＴを通じてｎ型半
導体領域１１ｎおよびｐ型半導体領域１１ｐの両方に電
気的に接続されている。配線１４Ａは、スルーホールＴ
Ｈを通じて配線１３Ｄと電気的に接続されている。

【０１５２】ここで、各種配線１３Ａ〜１３Ｄ，１４Ａ
を形成する前における単位セル１０の平面図を図５８に
示す。この単位セル１０は、上記マスタ層に相当するも
ので、例えばＮＡＮＤゲート回路やＮＯＲゲート回路等
のような論理素子を構成するのに共通する基本的な構成
部である。この単位セル１０の形成工程以後の配線を適
宜選択することにより上記論理回路を効率良く形成でき
る。なお、本発明は、多数のＣＭＩＳ（Complementary
MIS）回路を接続する構成にも拡張される。

【０１５３】そこで、このようなマスタ層に相当する単
位セル１０の作製までは、上記通常のマスクを用いた。
この際に用いた通常のマスクの集積回路パターン領域を
図５９に示す。図５９（ａ）のマスクＭＮ７は、ウエハ
（半導体基板）に上記単位セル１０内の素子分離部およ
び活性領域を形成する際に用いるマスクである。このマ
スク基板３の主面上には、例えば平面長方形状に形成さ
れた２個の遮光パターン５ｅが、互いに平行に所定の距
離を隔てて配置されている。遮光パターン５ｅは、上記
遮光パターン５ａと同様のメタルからなり、ウエハ上の
活性領域を遮光するように形成されている。図５９
（ｂ）のマスクＭＮ８は、単位セル１０内のｎ型ウエル
領域ＮＷを形成する際に用いるマスクである。このマス
ク基板３の主面上には、遮光膜５ｆが堆積され、その一
部に、例えば平面長方形状の光透過パターン４ｇが開口
形成されている。遮光膜５ｆは、上記遮光パターン５ａ
と同様のメタルからなり、ウエハ上のｎ型ウエル領域以
外の領域を遮光するように形成されている。図５９
（ｃ）のマスクＭＮ９は、単位セル１０内のｐ型ウエル
領域ＰＷを形成する際に用いるマスクである。このマス
ク基板３の主面上には、遮光膜５ｆが堆積され、その一
部に、例えば平面長方形状の光透過パターン４ｈが開口
形成されている。この場合、遮光膜５ｆは、ウエハ上の
ｐ型ウエル領域以外の領域を遮光するように形成されて
いる。図５９（ｄ）のマスクＭＮ１０は、単位セル１０
内のゲート電極１２Ａを形成する際に用いるマスクであ
る。このマスク基板３の主面上には、例えば両端に幅広
部を有する帯状の２本の遮光パターン５ｇが互いに平行
に形成されている。遮光パターン５ｇは、上記遮光パタ
ーン５ａと同様のメタルからなり、ウエハ上のゲート電
極形成領域を遮光するように形成されている。

【０１５４】次に、図５８の破線に沿った断面図を用い
てｎＭＩＳＱｎおよびｐＭＩＳＱｐを形成するまでの工
程を図６０〜図６９によって説明する。

【０１５５】まず、図６０に示すように、例えばｐ型の
シリコン単結晶からなるウエハ２Ｗを構成する半導体基
板２Ｓの主面（デバイス面）上に、例えば酸化シリコン
膜からなる絶縁膜１５を酸化法によって形成した後、そ
の上に、例えば窒化シリコン膜からなる絶縁膜１６をＣ
ＶＤ法等によって堆積し、さらに、その上に、レジスト
膜１７を塗布する。続いて、図６１に示すように、上記
通常のマスクＭＮ７を用いて半導体基板２Ｓに対して露
光処理を施した後、現像処理等を施すことにより、半導
体基板２Ｓの主面上にレジストパターン１７ａを形成す
る。レジストパターン１７ａは、素子分離領域が露出さ
れ、活性領域が覆われるように平面的に形成されてい
る。その後、そのレジストパターン１７ａをエッチング
マスクとして、そこから露出する絶縁膜１６，１５を順
に除去し、さらに半導体基板２Ｓの主面部を除去するこ
とにより、図６２に示すように、半導体基板２Ｓの主面
部に溝１８を形成した後、レジストパターン１７ａを除
去する。

【０１５６】次いで、図６３に示すように、半導体基板
２Ｓの主面上に、例えば酸化シリコンからなる絶縁膜１
９をＣＶＤ（Chemical Vapor Deposition）等によって
堆積した後、半導体基板２Ｓに対して、例えば化学機械
研磨法（ＣＭＰ；Chemical Mechanical Polish）等によ
って平坦化処理を施すことにより、図６４に示すよう
に、最終的に、例えば溝型の素子分離部ＳＧを形成する
（図５６の工程８００)。本実施の形態では、素子分離
部ＳＧを溝型分離構造（トレンチアイソレーション）と
したが、これに限定されるものではなく、例えばＬＯＣ
ＯＳ（Local Oxidization of Silicon）法によるフィー
ルド絶縁膜で形成しても良い。

【０１５７】続いて、半導体基板２Ｓの主面上に、レジ
スト膜を塗布した後、図６５に示すように、上記通常の
マスクＭＮ８を用いて半導体基板２Ｓに対して露光処理
を施すことにより、半導体基板２Ｓの主面上にレジスト
パターン１７ｂを形成する。レジストパターン１７ｂ
は、ｎ型ウエル領域ＮＷが露出され、それ以外の領域が
覆われるように平面的に形成されている。その後、その
レジストパターン１７ｂをイオン注入マスクとして、例
えばリンまたはヒ素等を半導体基板２Ｓにイオン注入す
ることにより、ｎ型ウエル領域ＮＷを形成する。その
後、レジストパターン１７ｂを除去する。

【０１５８】また、同様に、半導体基板２Ｓの主面上
に、レジスト膜を塗布し、図６６に示すように、上記通
常のマスクＭＮ９を用いて露光処理を施すことにより、
半導体基板２Ｓの主面上に、ｐ型ウエル領域ＰＷが露出
され、それ以外の領域が覆われるようなレジストパター
ン１７ｃを形成した後、そのレジストパターン１７ｃを
イオン注入マスクとして、例えばホウ素等を半導体基板
２Ｓにイオン注入することにより、ｐ型ウエル領域ＰＷ
を形成する。その後、レジストパターン１７ｃを除去す
る（図５６の工程８０１）。

【０１５９】次いで、図６７に示すように、半導体基板
２Ｓの主面上に、例えば酸化シリコン膜からなるゲート
絶縁膜２０を熱酸化法等によって、例えば厚さ（二酸化
シリコン換算膜厚）３ｎｍ程度に形成し、さらに、その
上に多結晶シリコン等からなる導体膜１２をＣＶＤ法等
によって堆積する。続いて、その導体膜１２上に、レジ
スト膜を塗布した後、図６８に示すように、上記通常の
マスクＭＮ１０を用いて露光処理を施すことにより、導
体膜１２上に、ゲート電極形成領域が覆われ、それ以外
の領域が露出されるようなレジストパターン１７ｄを形
成する。その後、そのレジストパターン１７ｄをエッチ
ングマスクとして導体膜１２をエッチングすることで、
ゲート電極１２Ａを形成する（図５６の工程８０２）。
その後、ソースやドレイン領域、配線層としても機能す
るｎＭＩＳＱｎ用の高不純物濃度のｎ型半導体領域１１
ｎと、ｐＭＩＳＱｐ用の高不純物濃度のｐ型半導体領域
１１ｐを、イオン打ち込みや拡散法により、ゲート電極
１２Ａに対して自己整合的に形成した(図５６の工程８
０３)。なお、上記のレジストパターン１７ａ〜１７ｄ
は、例えばポジ型を用いた。

【０１６０】以後の工程で、配線を適宜選択することに
よりＮＡＮＤゲート回路やＮＯＲゲート回路等の種々の
論理回路を形成できる。本実施の形態では、例えば図７
０に示すＮＡＮＤゲート回路ＮＤを形成した。図７０
（ａ）は、そのＮＡＮＤゲート回路ＮＤのシンボル図、
（ｂ）はその回路図、（ｃ）はそのレイアウト平面図を
示している。ここには、２つの入力Ｉ１，Ｉ２および１
つの出力Ｆを有するＮＡＮＤゲート回路ＮＤが例示され
ている。

【０１６１】このＮＡＮＤゲート回路ＮＤのコンタクト
ホールおよび配線パターンを転写するマスクにおけるパ
ターンの要部平面図を図７１（ａ）、（ｂ）に例示す
る。なお、図７１には、（ａ）、（ｂ）におけるマスク
の双方の位置関係が分かるようにＸ−Ｙ軸を表示した。

【０１６２】図７１（ａ）は、図７０（ｃ）のコンタク
トホールＣＮＴをウエハ上に転写するためのマスクＭＲ
２１のパターンを例示している。遮光膜７ｈは、前記遮
光パターン７ａと同一構造のレジスト膜で形成されてい
る。遮光膜７ｈには、部分的に遮光膜７ｈが除去されて
平面四角形状の微細な光透過パターン４ｉが複数箇所に
開口されている。光透過パターン４ｉがコンタクトホー
ルＣＮＴを形成するパターンとなる。図７１（ｂ）は、
図７０（ｃ）の配線１３Ａ〜１３Ｄをウエハ上に転写す
るためのマスクＭＲ２２のパターンを例示している。遮
光パターン膜７ｉは、前記実施の形態等で説明した遮光
パターン７ａと同一構成のレジスト膜で形成されてい
る。遮光パターン７ｉが配線１３Ａ〜１３Ｄを形成する
パターンとなる。これらマスクＭＲ２１，ＭＲ２２の作
成方法は前記したのと同じなので説明を省略する。

【０１６３】次に、これらマスクＭＲ２１，ＭＲ２２を
用いた半導体集積回路装置の製造工程を図７２〜図７６
によって説明する。なお、図７２〜図７６は、図７０
（ｃ）の破線に沿った断面図である。

【０１６４】まず、図７２に示すように、上記のように
半導体基板２Ｓの主面にｎＭＩＳＱｎおよびｐＭＩＳＱ
ｐを形成した後、その主面上に、例えばリンがドープさ
れた酸化シリコン膜からなる層間絶縁膜２１ａをＣＶＤ
法等によって堆積する。続いて、その層間絶縁膜２１ａ
上に、レジスト膜を塗布した後、これにマスクＭＲ２１
を用いた露光処理を施すことにより、平面略円形状のコ
ンタクトホール形成領域が露出され、それ以外が覆われ
るようなレジストパターン１７ｅを形成する。その後、
そのレジストパターン１７ｅをエッチングマスクとし
て、図７３に示すように、層間絶縁膜２１ａにコンタク
トホールＣＮＴを形成する（図５６の工程８０４）。

【０１６５】次いで、レジストパターン１７ｅを除去し
た後、図７４に示すように、半導体基板２Ｓの主面上
に、例えばアルミニウム、アルミニウム合金または銅等
のような導体膜１３をスパッタリング法等によって堆積
する。続いて、導体膜１３上にレジスト膜を塗布した
後、図７５に示すように、これにマスクＭＲ２２を用い
た露光処理を施すことにより、配線形成領域が覆われ、
それ以外の領域が露出されるようなレジストパターン１
７ｆを形成する。その後、そのレジストパターン１７ｆ
をエッチングマスクとして、導体膜１３をエッチングす
ることにより、配線１３Ａ〜１３Ｄを形成する（図５６
の工程８０５）。なお、レジストパターン１７ｅ，１７
ｆは、例えばポジ型とした。以後、図７６に示すよう
に、半導体基板２Ｓの主面上に層間絶縁膜２１ｂをＣＶ
Ｄ法等によって堆積し、更に、他のマスクを用いてスル
ーホールＴＨおよび上層の配線１４Ａを形成した（図５
６の工程８０６，８０７）。部品間の結線も類似の工程
を必要な分だけ繰り返したパターン形成により行ない、
半導体集積回路装置を製造した。

【０１６６】以上は、２入力ＮＡＮＤゲート回路の形成
例であるが、マスクのパターン形状を変えることによ
り、ＮＯＲゲート回路を形成することも容易にできる。
図７７は、上記単位セル１０を用いて形成された２入力
のＮＯＲ回路ＮＲを例示している。図７７（ａ）はＮＯ
Ｒ回路ＮＲのシンボル図、（ｂ）はその回路図、（ｃ）
はそのレイアウト平面図を示している。

【０１６７】図７７（ｃ）に示すように、配線１３Ａ
は、コンタクトホールＣＮＴを通じて一方のｐＭＩＳＱ
ｐのｐ型半導体領域１１ｐと電気的に接続されている。
配線１３Ｅは、コンタクトホールＣＮＴを通じて一方の
ｐＭＩＳＱｐのｐ型半導体領域１１ｐと電気的に接続さ
れている。また、配線１３Ｅは、コンタクトホールＣＮ
Ｔを通じて両方のｎＭＩＳＱｎの共有のｎ型半導体領域
１１ｎと電気的に接続されている。さらに、配線１３Ｂ
は、コンタクトホールＣＮＴを通じて両方のｎＭＩＳＱ
ｎのｎ型半導体領域１１ｎと電気的に接続されている。

【０１６８】このようなＮＯＲゲート回路ＮＲのコンタ
クトホールおよび配線パターンを転写するためのマスク
におけるパターンの要部平面図の一例を図７８（ａ）、
（ｂ）に示す。なお、図７８（ａ）、（ｂ）におけるマ
スクの双方の位置関係が分かるようにＸ−Ｙ軸を表示し
た。

【０１６９】図７８（ａ）は、図７７（ｃ）のコンタク
トホールＣＮＴをウエハ上に転写するためのマスクＭＲ
２３の集積回路パターン領域のパターンを例示してい
る。遮光膜７ｈは、前記遮光パターン７ａと同一構成の
レジスト膜で形成されている。光透過パターン４ｉはコ
ンタクトホールＣＮＴを形成するパターンである。図７
８（ｂ）は、図７７（ｃ）の配線１３Ａ〜１３Ｃ，１３
Ｅをウエハ上に転写するためのマスクＭＲ２４のパター
ンを例示している。遮光膜７ｉは、前記遮光パターン７
ａと同一のレジスト材料で形成されている。遮光パター
ン７ｉが配線１３Ａ〜１３Ｃ,１３Ｅを形成するパター
ンである。いずれのマスクＭＲ２３，ＭＲ２４を用いる
場合もウエハ上ではポジ型のレジスト膜を使用する。こ
れらマスクＭＲ２３，ＭＲ２４の作成方法は前記したの
と同じなので説明を省略する。なお、図７８にも、
（ａ）、（ｂ）におけるマスクの双方の位置関係が分か
るようにＸ−Ｙ軸を表示した。

【０１７０】このようにマスクＭＲ２１，ＭＲ２２また
はマスクＭＲ２３，ＭＲ２４のいずれかを選択すること
で、ＮＡＮＤゲート回路またはＮＯＲゲート回路のいず
れかを形成することができる。マスクＭＲ２１，２２ま
たはマスクＭＲ２３，ＭＲ２４は、そのまま残しておい
て適宜使い分けても良いし、このマスクＭＲ２１，２２
上のパターンを一旦除去し、それによって得られるブラ
ンクスを用いてマスクＭＲ２３，ＭＲ２４を作成しても
良い。上記のようにレジストマスクにおいては、そのよ
うなマスクのパターン変更は容易で、しかも短時間で行
うことができるので、そのマスクを用いる半導体集積回
路装置の開発、試作および製造時間を大幅に短縮でき
る。また、このような修正や変更は既存の製造装置を用
いて行うことができ、また、材料費、工程費および燃料
費を下げることができるので、半導体集積回路装置のコ
ストを大幅に低減することが可能となる。したがって、
少量生産の半導体集積回路装置であってもコスト低減を
実現することが可能となる。そして、本実施の形態にお
いては、図５８に示した単位セル１０は共通パターンと
して多数製造するので通常のマスクを用いて製造し、そ
の上層に形成するホールパターンや配線パターンの形状
は所望の論理回路に応じて変化させるのでレジストマス
クを用いて製造することにより、半導体集積回路装置の
一連の製造工程において、各段階に適したマスクを素早
く提供することができるので、半導体集積回路装置の生
産性を向上させることができる。

【０１７１】（実施の形態１０）本実施の形態において
は、例えばマスクＲＯＭを有する半導体集積回路装置の
製造に本発明の技術思想を適用した場合について説明す
る。

【０１７２】マスクＲＯＭは、メモリセルが１つのＭＩ
Ｓで形成されることから大容量のメモリを実現でき、ま
た、書き込み動作が不要なため全体の回路構成をシンプ
ルにすることができる、という特徴がある。しかし、顧
客の要求に応じてメモリの内容が変わるので、ＴＡＴが
他のＲＯＭ（例えばＥＥＰＲＯＭ（Electric Erasable
Programmable Read Only Memory））に比べて長くなこ
とや顧客の多種多様なＲＯＭコード毎に異なったマスク
を作成しなければならないので、少量生産のときには製
品コストが高くなる等の問題がある。

【０１７３】そこで、本実施の形態においては、多種の
マスクＲＯＭに共通する基本的な構成部で構成されるベ
ースデータのパターンを上記通常のマスクを用いて転写
する。そして、上記メモリのデータの書き込みは、最
初、顧客仕様のデバックやデータ設定が完了するまで前
記レジストマスクを用い、顧客からの量産開始の承認を
得た時点で通常のマスクに切り換えて、マスクＲＯＭを
有する半導体集積回路装置を量産する。

【０１７４】図７９は、マスクＲＯＭを有するマイコン
等のような半導体集積回路装置の製造フローの一例を示
している。図７９の活性領域の形成工程９００、ウエル
形成工程９０１、ゲート電極形成工程９０２、ソース・
ドレイン用の半導体領域の形成工程９０３、コンタクト
ホール形成工程９０５、第１層配線の形成工程９０６、
第１のスルーホールの形成工程９０７、第２層配線の形
成工程９０８、第２のスルーホールの形成工程９０９お
よび第３層配線９１０では通常のマスクを用いる。そし
て、図５９のＲＯＭの形成工程９０４では、立ち上げに
際してレジストマスクを用い、量産に際して通常のマス
クを用いる。ボンディングパッドの形成工程９１１は、
通常のマスクを用いて形成する場合を例示しているが、
マスクを用いずに形成することもできる。この際も、製
造メーカ側は、例えばフラッシュメモリ（ＥＥＰＲＯ
Ｍ：Electric Erasable Programmable Read Only Memor
y）によるＦＰＧＡ（Field Programmable Gate Arra
y）、レジストマスクによるマスクＲＯＭ、通常のマス
クによるマスクＲＯＭ等のようなメニューを用意してお
き、顧客側が、そのメニューの中から数量に応じて所定
のタイプを選択可能なようにすることが好ましい。

【０１７５】このような本実施の形態によれば、マスク
ＲＯＭを有する半導体集積回路装置の開発期間を大幅に
短縮できる。また、顧客の要求に合ったＲＯＭコードを
有する半導体集積回路装置を提供できる。さらに、マス
クＲＯＭを有する半導体集積回路装置の開発費を大幅に
低減できる。したがって、製造メーカは、少量生産のマ
スクＲＯＭを有する半導体集積回路装置を低コストで供
給することが可能となる。

【０１７６】図８０は、マスクＲＯＭのベースデータを
示しており、（ａ）はメモリセル領域のレイアウト平面
図、（ｂ）はその回路図、（ｃ）は（ａ）のＡ−Ａ線の
断面図を示している。ここでは、イオン注入プログラム
方式のマスクＲＯＭが例示されている。本発明は、イオ
ン注入プログラム方式のマスクＲＯＭに適用されること
に限定されるものではなく種々適用可能であり、例えば
コンタクトホールプログラム方式のマスクＲＯＭやイオ
ン注入プログラム方式の中でもＮＡＮＤ型のマスクＲＯ
Ｍ等に適用することができる。

【０１７７】データ線ＤＬは、コンタクトホールＣＮＴ
を通じてｎ型半導体領域１１ｎと電気的に接続されてい
る。ゲート電極１２Ｂは、ワード線ＷＬの一部で形成さ
れている。データ線１２Ｂとワード線ＷＬとの交点近傍
の１つのｎＭＯＳＱｎによって１つのメモリセルが形成
されている。このイオン注入プログラム方式のＲＯＭで
は、メモリセルを構成するｎＭＩＳＱｎのチャネル領域
に不純物を導入するか否かで、ｎＭＩＳＱｎのしきい値
電圧を高いタイプ（ワード線ＷＬがハイレベルでも導通
しない程度に高い）と、しきい値電圧の低いタイプ（ワ
ード線ＷＬがハイレベルで導通）とに作り分け、それを
情報の“０”，“１”に対応させている。このベースデ
ータのパターンの転写は、前記通常のマスクを使用し
た。

【０１７８】このベースデータを共通として、以下３種
類のマスクＲＯＭを必要な量だけ製造した。これを図８
１〜図８３により説明する。なお、図８１〜図８３の各
図において、（ａ）は使用したマスクの集積回路パター
ン領域における要部平面図、（ｂ）はデータ書き込み用
のパターンを示すマスクＲＯＭのメモリセル領域のレイ
アウト平面図、（ｃ）はデータ書き込み工程時の図８０
（ａ）のＡ−Ａ線に相当する部分の断面図を示してい
る。

【０１７９】まず、図８１では、（ａ）に示すマスクＭ
Ｒ２５を用いて、データベース上に（ｂ）に示す開口パ
ターン２２Ａを形成し、（ｃ）に示すように、開口パタ
ーン２２Ａから露出する半導体基板２Ｓに不純物をイオ
ン注入することにより、データを書き込む場合を例示し
ている。このマスクＭＲ２５は、前記レジストマスクで
あり、その遮光膜７ｊは、前記遮光パターン７ａと同一
構成のレジスト膜からなる。遮光膜７ｊの一部は除去さ
れて１個の平面四角形状の光透過パターン４ｊが開口さ
れている。この光透過パターン４ｊは、ウエハ２Ｗ上の
レジストパターン１７ｇの開口パターン２２Ａを形成す
るパターンとなっている。ここでは、レジストパターン
１７ｇを不純物注入マスクとして、１つのｎＭＩＳＱｎ
のチャネル領域にデータ書き込み用の不純物を導入す
る。なお、データ書き込みのための不純物注入工程は、
ゲート電極１２Ｂ（すなわち、ワード線ＷＬ）の形成工
程前に行う。その不純物としては、ｎＭＩＳＱｎのしき
い値を高くしたい場合は、例えばホウ素を導入すれば良
いし、ｎＭＩＳＱｎのしきい値を低くしたい場合は、例
えばリンまたはヒ素を導入すれば良い。

【０１８０】次に、図８２では、（ａ）に示すマスクＭ
Ｒ２６を用いて、データベース上に（ｂ）に示す開口パ
ターン２２Ｂ，２２Ｃを形成し、（ｃ）に示すように、
開口パターン２２Ｂ，２２Ｃから露出する半導体基板２
Ｓに不純物をイオン注入することにより、データを書き
込む場合を例示している。このマスクＭＲ２６は、前記
レジストマスクである。遮光膜７ｊの一部は除去されて
平面四角形状の２個の光透過パターン４ｋ，４ｍが開口
されている。この光透過パターン４ｋ，４ｍは、ウエハ
２Ｗ上のレジストパターン１７ｈの２個の開口パターン
２２Ｂ，２２Ｃを形成するパターンとなっている。ここ
では、レジストパターン１７ｈを不純物注入マスクとし
て、２つのｎＭＩＳＱｎのチャネル領域にデータ書き込
み用の不純物が導入される。

【０１８１】次に、図８３では、（ａ）に示すマスクＭ
Ｒ２７を用いて、データベース上に（ｂ）に示す開口パ
ターン２２Ｄを形成し、（ｃ）に示すように、開口パタ
ーン２２Ｄから露出する半導体基板２Ｓに不純物をイオ
ン注入することにより、データを書き込む場合を例示し
ている。このマスクＭＲ２７は、前記レジストマスクで
あり、遮光膜７ｊの一部は除去されて光透過パターン４
ｎが開口されている。この光透過パターン４ｎは、ウエ
ハ２Ｗ上のレジストパターン１７ｉの開口パターン２２
Ｄを形成するパターンとなっている。ここでは、レジス
トパターン１７ｉを不純物注入マスクとして、３つのｎ
ＭＩＳＱｎのチャネル領域にデータ書き込み用の不純物
を導入する。なお、レジストパターン１７ｇ〜１７ｉ
は、ポジ型を用いた。また、データ書き換え工程以降、
実装までの工程は、通常の半導体集積回路装置の製造工
程と同様の工程とした。

【０１８２】このような本実施の形態によれば、ベース
データを製造する為のパターニングに用いるマスクは通
常のマスクとし、書き換え層を形成する為のマスクはレ
ジストマスクとすることにより、多品種のマスクＲＯＭ
を有する半導体集積回路装置を効率的に製造することが
できた。また、多品種のマスクＲＯＭのＴＡＴを大幅に
短縮できた。また、既存の製造装置でデータの書き換え
ができ、また、材料費、工程費および燃料費を下げるこ
とができたので、少量生産であってもマスクＲＯＭを有
する半導体集積回路装置のコストを大幅に下げることが
可能となった。

【０１８３】（実施の形態１１）本実施の形態において
は、半導体集積回路装置のデバック時にレジストマスク
を使用する場合について説明する。

【０１８４】半導体集積回路装置の不良の解析や対策で
は、例えばＦＩＢ（Focused Ion Beam）を使用してい
る。しかし、ＦＩＢは、手軽に加工できるものの、作業
者が修正位置設定をしながら一箇所毎に修正を行うた
め、複数のサンプルを用意すべく修正チップの数が複数
要求されると時間のかかる面倒な作業となり、修正が困
難となる。また、シミュレーションにおいて不良の解析
や対策を施す技術もあるが、その場合は実際の値と若干
異なるために、性能の向上を阻害する問題がある。

【０１８５】そこで、本実施の形態においては、実際の
パターン、特に最終配線層の配線パターンをレジストマ
スクで形成することにより、修正を行ったり、検査（測
定、解析）を行ったりするようにした。これにより、Ｆ
ＩＢや通常のマスクを用いて同様のことをやる場合に比
べて短い期間で、複数のサンプルチップを用意すること
が可能となる。また、実際にパターンを形成したもので
検査するので、測定値や解析結果の信頼性を向上させる
ことが可能となる。

【０１８６】次に、配線修正の具体例を図８４に示す。
図８４（ａ）はウエハ上における修正前の配線パターン
を例示し、（ｂ）はウエハ上における修正後の配線パタ
ーンを例示している。破線は、下層の配線２３Ａ，２３
Ｂを示しており、修正の前後で変わっていない。配線２
４Ａ，２４Ｂ１，２４Ｂ２，２４Ｃ１、２４Ｃ２は、最
上の配線であり、修正の前後で変わっている。なお、図
８４にも、（ａ）、（ｂ）における配線の双方の位置関
係が分かるようにＸ−Ｙ軸を表示した。

【０１８７】このような配線パターンを形成するのに用
いたマスクを図８５に示す。図８５（ａ）のマスクＭＲ
２８は図８４（ａ）の配線パターンを形成するのに用い
たマスクである。ここではレジストマスクを例示した
が、修正前の配線パターンは通常のマスクを用いて形成
される場合もある。図８５（ｂ）のマスクＭＲ２９は図
８４（ｂ）の配線パターンを形成するのに用いたマスク
である。この場合はレジストマスクを使用する。

【０１８８】（実施の形態１２）本実施の形態において
は、ロット毎にトリミングやデバックを行う場合につい
て説明する。すなわち、大量生産の中で多数ロットの半
導体集積回路装置の特性の平均的な特性変動情報等を、
続くロットの半導体集積回路装置の配線層形成工程にフ
ィードバックし配線を修正することで、半導体集積回路
装置の特性調整を行う。この配線修正を、レジストマス
クによって行う。

【０１８９】図８６は、その流れ（試作完成、評価、解
析およびデータ修正等）を例示している。ここでは、前
記マルチチップマスクを用い、４品種を各１ロット試作
する代わりに、４チップマスクで４ロット時間を数日ず
らして流し、先頭ロットのデバック結果を次のロットに
フィードバックする。そして、次のロットでは、フィー
ドバックされた情報に基づいて、マルチチップマスク上
の配線形成用のパターンの寸法や形状等を変更し、その
マルチチップマスクを用いて次のロットの半導体集積回
路装置の配線層を形成する。これにより、ロット毎の半
導体集積回路装置のトリミングを行う。

【０１９０】このようにすることで、電気的特性の揃っ
た信頼性の高い半導体集積回路装置を短期間のうちに提
供することが可能となる。また、トリミングやデバック
のためのマスクのパターン変更に際して、無駄な材料や
無駄な工程を省くことができ、また、既存の製造装置を
そのまま使用できるので、信頼性の高い半導体集積回路
装置を低コストで提供できる。

【０１９１】以上、本発明者によってなされた発明を実
施の形態に基づき具体的に説明したが、本発明は前記実
施の形態に限定されるものではなく、その要旨を逸脱し
ない範囲で種々変更可能であることはいうまでもない。

【０１９２】例えば前記実施の形態においては、配線を
通常の配線構造とした場合について説明したが、これに
限定されるものではなく、例えば絶縁膜に形成された溝
内に導体膜を埋め込むことで配線やプラグを形成する、
いわゆるダシマン法またはデュアルダマシン法によって
配線を形成しても良い。

【０１９３】また、前記実施の形態においては、半導体
集積回路基板として半導体単体からなる半導体基板を用
いた場合について説明したが、これに限定されるもので
はなく、例えば絶縁層上に薄い半導体層を設けてなるＳ
ＯＩ（Silicon On Insulator）基板、半導体基板上にエ
ピタキシャル層を設けてなるエピタキシャル基板を用い
ても良い。

【０１９４】また、各種マスクを用いた露光処理に際し
て、露光光として上記変形照明を用いても良い。

【０１９５】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野である半導体
集積回路装置の製造方法に適用した場合について説明し
たが、それに限定されるものではなく、例えば液晶ディ
スプレイ装置あるいはマイクロマシン等のような他の装
置の製造方法にも適用できる。

【０１９６】

【発明の効果】本願によって開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下の通りである。 (1).本発明によれば、半導体集積回路装置の製造工程に
おける露光処理に際して、金属膜からなる遮光体を有す
るマスクと、有機感光性樹脂膜を含む有機材料からなる
遮光体を有するマスクとを使い分けることにより、半導
体集積回路装置の生産性を向上させることが可能とな
る。 (2).本発明によれば、半導体集積回路装置の製造工程に
おける露光処理に際して、金属膜からなる遮光体を有す
るマスクと、有機感光性樹脂膜を含む有機材料からなる
遮光体を有するマスクとを使い分けることにより、半導
体集積回路装置の製造時間を短縮することが可能とな
る。 (3).本発明によれば、半導体集積回路装置の製造工程に
おける露光処理に際して、金属膜からなる遮光体を有す
るマスクと、有機感光性樹脂膜を含む有機材料からなる
遮光体を有するマスクとを使い分けることにより、半導
体集積回路装置のコストを低減することが可能となる。

【図面の簡単な説明】

【図１】本発明の一実施の形態である半導体集積回路装
置の製造工程で用いるマスクの生産フロー図である。

【図２】図１のマスク生産における生産タイプのメニュ
ー例の説明図である。

【図３】図１のマスク生産における具体的な生産例の説
明図である。

【図４】本発明の一実施の形態である半導体集積回路装
置の製造工程で用いた露光装置の一例の説明図である。

【図５】（ａ）は半導体集積回路装置の製造工程で用い
たフォトマスクの一例の平面図、（ｂ）は（ａ）のＡ−
Ａ線の断面図である。

【図６】（ａ）は半導体集積回路装置の製造工程で用い
たフォトマスクの一例の平面図、（ｂ）は（ａ）のＡ−
Ａ線の断面図である。

【図７】（ａ）は半導体集積回路装置の製造工程で用い
たフォトマスクの一例の平面図、（ｂ）は（ａ）のＡ−
Ａ線の断面図である。

【図８】（ａ）は半導体集積回路装置の製造工程で用い
たフォトマスクの一例の平面図、（ｂ）は（ａ）のＡ−
Ａ線の断面図である。

【図９】（ａ）は半導体集積回路装置の製造工程で用い
たフォトマスクの一例の平面図、（ｂ）は（ａ）のＡ−
Ａ線の断面図である。

【図１０】（ａ）〜（ｄ）は通常のフォトマスクの製造
工程中の断面図である。

【図１１】（ａ）は半導体集積回路装置の製造工程で用
いたフォトマスクの一例の平面図、（ｂ）は（ａ）の要
部断面図、（ｃ）は（ｂ）の変形例であって（ａ）の要
部断面図である。

【図１２】（ａ）は半導体集積回路装置の製造工程で用
いたフォトマスクの一例の平面図、（ｂ）は（ａ）のＡ
−Ａ線の断面図、（ｃ）は（ｂ）の要部拡大断面図、
（ｄ）は遮光体の変形例であって（ｂ）の要部拡大断面
図である。

【図１３】（ａ）は半導体集積回路装置の製造工程で用
いたフォトマスクの一例の平面図、（ｂ）は（ａ）のＡ
−Ａ線の断面図である。

【図１４】（ａ）は半導体集積回路装置の製造工程で用
いたフォトマスクの一例の平面図、（ｂ）は（ａ）のＡ
−Ａ線の断面図である。

【図１５】（ａ）は図１２のフォトマスクの製造工程中
の平面図、（ｂ）は（ａ）のＡ−Ａ線の断面図である。

【図１６】（ａ）は図１５に続く図１２のフォトマスク
の製造工程中の平面図、（ｂ）は（ａ）のＡ−Ａ線の断
面図である。

【図１７】（ａ）は図１６に続く図１２のフォトマスク
の製造工程中の平面図、（ｂ）は（ａ）のＡ−Ａ線の断
面図である。

【図１８】（ａ）は図１７に続く図１２のフォトマスク
の製造工程中の平面図、（ｂ）は（ａ）のＡ−Ａ線の断
面図である。

【図１９】（ａ）は図１８に続く図１２のフォトマスク
の製造工程中の平面図、（ｂ）は（ａ）のＡ−Ａ線の断
面図である。

【図２０】（ａ）は図１２のフォトマスクの再製造工程
中の平面図、（ｂ）は（ａ）のＡ−Ａ線の断面図であ
る。

【図２１】（ａ）は図２０に続く図１２のフォトマスク
の再製造工程中の平面図、（ｂ）は（ａ）のＡ−Ａ線の
断面図である。

【図２２】（ａ）は図２１に続く図１２のフォトマスク
の再製造工程中の平面図、（ｂ）は（ａ）のＡ−Ａ線の
断面図である。

【図２３】（ａ）は半導体集積回路装置の製造工程で用
いたフォトマスクの一例の平面図、（ｂ）は（ａ）のＡ
−Ａ線の断面図である。

【図２４】（ａ）は半導体集積回路装置の製造工程で用
いたフォトマスクの一例の平面図、（ｂ）は（ａ）のＡ
−Ａ線の断面図である。

【図２５】（ａ）は半導体集積回路装置の製造工程で用
いたフォトマスクの一例の平面図、（ｂ）は（ａ）のＡ
−Ａ線の断面図である。

【図２６】（ａ）は図２３のフォトマスクの製造工程中
の平面図、（ｂ）は（ａ）のＡ−Ａ線の断面図である。

【図２７】（ａ）は図２６に続く図２３のフォトマスク
の製造工程中の平面図、（ｂ）は（ａ）のＡ−Ａ線の断
面図である。

【図２８】（ａ）は図２３のフォトマスクの再製造工程
中の平面図、（ｂ）は（ａ）のＡ−Ａ線の断面図であ
る。

【図２９】（ａ）は図２８に続く図２３のフォトマスク
の再製造工程中の平面図、（ｂ）は（ａ）のＡ−Ａ線の
断面図である。

【図３０】（ａ）は図２９に続く図２３のフォトマスク
の再製造工程中の平面図、（ｂ）は（ａ）のＡ−Ａ線の
断面図である。

【図３１】（ａ）は半導体集積回路装置の製造工程で用
いたフォトマスクの一例の平面図、（ｂ）は（ａ）のＡ
−Ａ線の断面図である。

【図３２】（ａ）は半導体集積回路装置の製造工程で用
いたフォトマスクの一例の平面図、（ｂ）は（ａ）のＡ
−Ａ線の断面図である。

【図３３】（ａ）は半導体集積回路装置の製造工程で用
いたフォトマスクの一例の平面図、（ｂ）は（ａ）のＡ
−Ａ線の断面図である。

【図３４】（ａ）は半導体集積回路装置の製造工程で用
いたフォトマスクの一例の要部平面図、（ｂ）は（ａ）
のフォトマスクによって転写されるパターンを示した半
導体ウエハの要部平面図、（ｃ）は（ａ）のフォトマス
クにおける有機感光性樹脂膜を含む有機材料からなる遮
光体を除去した状態を示すフォトマスクの要部平面図、
（ｄ）は（ｃ）の状態のフォトマスクで半導体ウエハ上
に転写されるパターンを示した半導体ウエハの要部平面
図である。

【図３５】（ａ）は半導体集積回路装置の製造工程で用
いたフォトマスクの一例の平面図、（ｂ）は（ａ）のＡ
−Ａ線の断面図である。

【図３６】（ａ）は図３１のフォトマスクの製造工程中
の平面図、（ｂ）は（ａ）のＡ−Ａ線の断面図である。

【図３７】（ａ）は図３６に続く図３１のフォトマスク
の製造工程中の平面図、（ｂ）は（ａ）のＡ−Ａ線の断
面図である

【図３８】（ａ）は図３２のフォトマスクの製造工程中
の平面図、（ｂ）は（ａ）のＡ−Ａ線の断面図である。

【図３９】（ａ）は図３３のフォトマスクの製造工程中
の平面図、（ｂ）は（ａ）のＡ−Ａ線の断面図である。

【図４０】（ａ）は図３９に続くフォトマスクの製造工
程中の平面図、（ｂ）は（ａ）のＡ−Ａ線の断面図であ
る。

【図４１】（ａ）は図３１のフォトマスクの再製造工程
中の平面図、（ｂ）は（ａ）のＡ−Ａ線の断面図であ
る。

【図４２】（ａ）は図４１に続く図３１のフォトマスク
の再製造工程中の平面図、（ｂ）は（ａ）のＡ−Ａ線の
断面図である。

【図４３】（ａ）は図４２に続く図３１のフォトマスク
の再製造工程中の平面図、（ｂ）は（ａ）のＡ−Ａ線の
断面図である。

【図４４】本発明の他の実施の形態である半導体集積回
路装置の製造（実験）工程において、通常のマスク、レ
ジストマスクおよび電子線直接描画処理の使い分けを説
明するための説明図である。

【図４５】図４４の通常のマスクを用いた半導体集積回
路装置の製造（実験）工程の説明図である。

【図４６】図４４の電子線直接描画処理方法を用いた半
導体集積回路装置の製造（実験）工程の説明図である。

【図４７】図４４のレジストマスクを用いた半導体集積
回路装置の製造（実験）工程の説明図である。

【図４８】本発明の他の実施の形態である半導体集積回
路装置の製造工程においてレジストマスクを用いた評価
工程の説明図である。

【図４９】本発明の他の実施の形態である半導体集積回
路装置の製造工程のフロー図である。

【図５０】（ａ）は図４９の半導体集積回路装置の製造
工程中に用いたレジストマスクの説明図、（ｂ）は通常
のマスクの説明図である。

【図５１】（ａ）は本発明者らが検討したマスクの試作
ロットの説明図、（ｂ）および（ｃ）は（ａ）で用いた
マスクの説明図である。

【図５２】（ａ）は本発明の他の実施の形態である半導
体集積回路装置の試作で使用するマスクの試作ロットの
説明図、（ｂ）および（ｃ）は（ａ）で用いたマスクの
一例の説明図である。

【図５３】（ａ）は本発明の他の実施の形態である半導
体集積回路装置の試作工程の説明図、（ｂ）および
（ｃ）は（ａ）で用いたマスクの一例の説明図である。

【図５４】本発明の他の実施の形態である半導体集積回
路装置の製造工程の説明図である。

【図５５】（ａ）および（ｂ）は本発明の他の実施の形
態である半導体集積回路装置の製造工程で用いるマスク
の説明図である。

【図５６】本発明の他の実施の形態である半導体集積回
路装置の製造フロー図である。

【図５７】図５６の半導体集積回路装置の要部平面図で
ある。

【図５８】図５７の単位セルの平面図である。

【図５９】（ａ）〜（ｄ）は図５８の製造に用いたマス
クの平面図である。

【図６０】図５６の半導体集積回路装置の製造工程中に
おける半導体ウエハの要部断面図である。

【図６１】図６０に続く半導体集積回路装置の製造工程
中における半導体ウエハの要部断面図である。

【図６２】図６１に続く半導体集積回路装置の製造工程
中における半導体ウエハの要部断面図である。

【図６３】図６２に続く半導体集積回路装置の製造工程
中における半導体ウエハの要部断面図である。

【図６４】図６３に続く半導体集積回路装置の製造工程
中における半導体ウエハの要部断面図である。

【図６５】図６４に続く半導体集積回路装置の製造工程
中における半導体ウエハの要部断面図である。

【図６６】図６５に続く半導体集積回路装置の製造工程
中における半導体ウエハの要部断面図である。

【図６７】図６６に続く半導体集積回路装置の製造工程
中における半導体ウエハの要部断面図である。

【図６８】図６７に続く半導体集積回路装置の製造工程
中における半導体ウエハの要部断面図である。

【図６９】図６８に続く半導体集積回路装置の製造工程
中における半導体ウエハの要部断面図である。

【図７０】（ａ）は図５６の半導体集積回路装置を構成
するＮＡＮＤゲート回路のシンボル図、（ｂ）はその回
路図、（ｃ）はそのレイアウト平面図である。

【図７１】（ａ）は図７０のＮＡＮＤゲート回路のコン
タクトホールを形成するためのフォトマスクの要部平面
図、（ｂ）は図７０のＮＡＮＤゲート回路の配線を形成
するためのフォトマスクの要部平面図である。

【図７２】図５６の半導体集積回路装置の製造工程中に
おける半導体ウエハの要部断面図である。

【図７３】図７２に続く半導体集積回路装置の製造工程
中における半導体ウエハの要部断面図である。

【図７４】図７３に続く半導体集積回路装置の製造工程
中における半導体ウエハの要部断面図である。

【図７５】図７４に続く半導体集積回路装置の製造工程
中における半導体ウエハの要部断面図である。

【図７６】図７５に続く半導体集積回路装置の製造工程
中における半導体ウエハの要部断面図である。

【図７７】（ａ）は図５６の半導体集積回路装置を構成
するＮＯＲゲート回路のシンボル図、（ｂ）はその回路
図、（ｃ）はそのレイアウト平面図である。

【図７８】（ａ）は図７７のＮＯＲゲート回路のコンタ
クトホールを形成するためのフォトマスクの要部平面
図、（ｂ）は図７７のＮＯＲゲート回路の配線を形成す
るためのフォトマスクの要部平面図である。

【図７９】本発明のさらに他の実施の形態である半導体
集積回路装置の製造フロー図である。

【図８０】（ａ）は図７９の半導体集積回路装置のメモ
リセル領域のレイアウト平面図、（ｂ）はその回路図、
（ｃ）は（ａ）のＡ−Ａ線の断面図である。

【図８１】（ａ）は図７９の半導体集積回路装置の製造
工程で使用したフォトマスクの集積回路パターン領域に
おける要部平面図、（ｂ）はデータ書き込み用のパター
ンを示すマスクＲＯＭのメモリセル領域のレイアウト平
面図、（ｃ）はデータ書き込み工程時の図８０（ａ）の
Ａ−Ａ線に相当する部分の断面図である。

【図８２】（ａ）は図７９の半導体集積回路装置の製造
工程で使用したフォトマスクの集積回路パターン領域に
おける要部平面図、（ｂ）はデータ書き込み用のパター
ンを示すマスクＲＯＭのメモリセル領域のレイアウト平
面図、（ｃ）はデータ書き込み工程時の図８０（ａ）の
Ａ−Ａ線に相当する部分の断面図である。

【図８３】（ａ）は図７９の半導体集積回路装置の製造
工程で使用したフォトマスクの集積回路パターン領域に
おける要部平面図、（ｂ）はデータ書き込み用のパター
ンを示すマスクＲＯＭのメモリセル領域のレイアウト平
面図、（ｃ）はデータ書き込み工程時の図８０（ａ）の
Ａ−Ａ線に相当する部分の断面図である。

【図８４】（ａ）は本発明の他の実施の形態である半導
体集積回路装置の製造工程における修正前の半導体ウエ
ハの要部平面図、（ｂ）は修正後の半導体ウエハの要部
平面図である。

【図８５】（ａ）は図８４（ａ）のパターンを形成する
のに用いたフォトマスクの要部平面図、（ｂ）は図８４
（ｂ）のパターンを形成するのに用いたフォトマスクの
要部平面図である。

【図８６】本発明のさらに他の実施の形態である半導体
集積回路装置の製造フロー図である。

【符号の説明】

１露光装置１ａ光路１ｂデュフーザ１ｃ照明絞り１ｄ照明光学系（コンデンサレンズ）１ｅマスクステージ１ｆ投影光学系１ｇウエハステージ１ｈ駆動系１ｉ駆動系１ｊ主制御系１ｋレーザ測長器１ｍネットワーク装置２Ｗ半導体ウエハ２Ｓ半導体基板３マスク基板４ａ，４ｂ光透過領域４ｃ光透過パターン４ｄ〜４ｆ光透過領域４ｇ〜４ｋ，４ｍ，４ｎ，４ｐ光透過パターン５ａ〜５ｃ遮光パターン５ｄ遮光膜５ｅ遮光パターン５ｆ遮光膜６レジスト膜６ａ、６ｂレジストパターン７ａ遮光パターン７ｂ遮光膜７ｃ遮光パターン７ｄ遮光パターン７ｅ遮光膜７ｆ遮光膜７ｇ遮光パターン７ｈ遮光膜７ｉ遮光パターン７ｊ遮光膜８ａ，８ｂパターン１０単位セル１１ｎｎ型半導体領域１１ｐｐ型半導体領域１２導体膜１２Ａゲート電極１３導体膜１３Ａ〜１３Ｄ配線１４Ａ配線１５，１６絶縁膜１７レジスト膜１７ａ〜１７ｉレジストパターン１８溝１９絶縁膜２０ゲート絶縁膜２１ａ，２１ｂ層間絶縁膜２２Ａ〜２２Ｅ開口パターン２３Ａ，２３Ｂ配線２４Ａ，２４Ｂ１，２４Ｂ２，２４Ｃ１、２４Ｃ２配
線Ｍ，Ｍ１，Ｍ２フォトマスクＭＮ１〜ＭＮ３，ＭＮ４ａ，ＭＮ４ｂ，ＭＮ５〜ＭＮ１
０通常のフォトマスクＭＲ１〜ＭＲ１４レジストマスクＭＲ２０ａ，ＭＲ２０ｂ，ＭＲ２１〜ＭＲ２４レジス
トマスクＣ１〜Ｃ７半導体チップＱp ｐチャネル型のＭＩＳ・ＦＥＴＱn ｎチャネル型のＭＩＳ・ＦＥＴＰＷｐ型ウエル領域ＮＷｎ型ウエル領域ＳＧ素子分離部ＣＮＴコンタクトホールＴＨスルーホールＮＤＮＡＮＤゲート回路ＮＲＮＯＲゲート回路

フロントページの続き (51)Int.Cl.⁷ 識別記号ＦＩテーマコート゛(参考）Ｈ０１Ｌ 27/112 Ｈ０１Ｌ 27/10 ４３３ 27/10 ４６１ (72)発明者長谷川昇雄東京都青梅市新町六丁目16番地の３株式会社日立製作所デバイス開発センタ内 (72)発明者寺澤恒男東京都国分寺市東恋ヶ窪一丁目280番地株式会社日立製作所中央研究所内 (72)発明者田中稔彦東京都国分寺市東恋ヶ窪一丁目280番地株式会社日立製作所中央研究所内Ｆターム(参考） 2H095 BA02 BA07 BC06 5F046 AA25 CB17 DA30 5F083 CR01 EP00 PR01 ZA13 ZA30

Claims

【特許請求の範囲】

【請求項１】有機感光性樹脂を含む有機材料を露光光
に対する遮光体として有する第１のフォトマスクと、金
属膜を露光光に対する遮光体とする第２のフォトマスク
とを、半導体集積回路装置の生産量または製造工程に応
じて使い分けることを特徴とする半導体集積回路装置の
製造方法。
【請求項２】請求項１記載の半導体集積回路装置の製
造方法において、（ａ）前記第１のフォトマスクを用い
る生産タイプおよび前記第２のフォトマスクを用いる生
産タイプを含む顧客用メニューを生産者側で用意する工
程、（ｂ）前記顧客用メニューの中から半導体集積回路
装置または半導体集積回路装置の所定の製造工程に最適
な生産タイプを生産依頼者が選択する工程を有すること
を特徴とする半導体集積回路装置の製造方法。
【請求項３】以下の工程を有することを特徴とする半
導体集積回路装置の製造方法；（ａ）半導体集積回路装置の生産量が、予め定められた
生産量のしきい値よりも多いか否かを判断する工程、
（ｂ）前記半導体集積回路装置の生産量が前記しきい値
よりも少ない場合には、露光処理に際して有機感光性樹
脂膜を含む有機材料を露光光に対する遮光体として有す
るフォトマスクを用いる工程。
【請求項４】請求項３記載の半導体集積回路装置の製
造方法において、前記半導体集積回路装置の生産量が拡
大され、その生産量が前記しきい値を上回った段階で、
露光処理に際して金属膜を露光光に対する遮光体とする
フォトマスクを用いる工程を有することを特徴とする半
導体集積回路装置の製造方法。
【請求項５】以下の工程を有することを特徴とする半
導体集積回路装置の製造方法；（ａ）半導体集積回路装置の生産量が、予め定められた
生産量のしきい値よりも多いか否かを判断する工程、
（ｂ）前記半導体集積回路装置の生産量が前記しきい値
よりも多い場合には、前記半導体集積回路装置の機能が
確定しているか否かについて判断する工程、（ｃ）前記
機能が確定していない場合には、露光処理に際して有機
感光性樹脂膜を含む有機材料を露光光に対する遮光体と
して有するフォトマスクを用いる工程。
【請求項６】請求項５記載の半導体集積回路装置の製
造方法において、前記半導体集積回路装置の機能が確定
した段階で、露光処理に際して金属膜を露光光に対する
遮光体とするフォトマスクを用いる工程を有することを
特徴とする半導体集積回路装置の製造方法。
【請求項７】請求項５記載の半導体集積回路装置の製
造方法において、前記半導体集積回路装置の機能が確定
している場合には、露光処理に際して金属膜を露光光に
対する遮光体とするフォトマスクを用いる工程を有する
ことを特徴とする半導体集積回路装置の製造方法。
【請求項８】半導体集積回路装置の製造工程におい
て、量産工程の前は、露光処理に際して有機感光性樹脂
を含む有機材料を露光光に対する遮光体として有するフ
ォトマスクを用いることを特徴とする半導体集積回路装
置の製造方法。
【請求項９】半導体集積回路装置の製造工程におい
て、量産工程の前は、露光処理に際して有機感光性樹脂
を含む有機材料を露光光に対する遮光体として有する第
１のフォトマスクを用い、量産工程は、露光処理に際し
て金属膜を露光光に対する遮光体とする第２のフォトマ
スクを用いることを特徴とする半導体集積回路装置の製
造方法。
【請求項１０】半導体集積回路装置の製造工程におい
て、論理回路構成にかかわるパターンの形成工程におい
ては、露光処理に際して有機感光性樹脂を含む有機材料
を露光光に対する遮光体として有する第１のフォトマス
クを用い、単位セルにかかわるパターンの形成工程にお
いては、露光処理に際して金属膜を露光光に対する遮光
体とする第２のフォトマスクを用いることを特徴とする
半導体集積回路装置の製造方法。
【請求項１１】半導体集積回路装置の製造工程におい
て、（ａ）半導体集積回路装置の量産工程の前において
は、論理回路構成にかかわるパターンを形成するための
露光処理に際して有機感光性樹脂を含む有機材料を露光
光に対する遮光体として有する第１のフォトマスクを用
いる工程、（ｂ）半導体集積回路装置の量産工程におい
ては、論理回路構成にかかわるパターンを形成するため
の露光処理に際して金属膜を露光光に対する遮光体とし
て有する第２のフォトマスクを用いる工程、（ｃ）前記
量産工程の前および量産工程において、単位セルにかか
わるパターンを形成するための露光処理に際して、金属
膜を露光光に対する遮光体とする第２のフォトマスクを
用いる工程を有することを特徴とする半導体集積回路装
置の製造方法。
【請求項１２】ＲＯＭを有する半導体集積回路装置の
製造工程において、ＲＯＭのデータ書き込みにかかわる
パターンを形成するための露光処理に際しては、有機感
光性樹脂を含む有機材料を露光光に対する遮光体として
有する第１のフォトマスクを用い、前記データ書き込み
以外のパターンを形成するための露光処理に際しては、
金属膜を露光光に対する遮光体とする第２のフォトマス
クを用いることを特徴とする半導体集積回路装置の製造
方法。
【請求項１３】ＲＯＭを有する半導体集積回路装置の
製造工程において、（ａ）半導体集積回路装置の量産工
程の前においては、ＲＯＭのデータ書き込みにかかわる
パターンを形成するための露光処理に際して有機感光性
樹脂を含む有機材料を露光光に対する遮光体として有す
る第１のフォトマスクを用いる工程、（ｂ）半導体集積
回路装置の量産工程においては、ＲＯＭのデータ書き込
みにかかわるパターンを形成するための露光処理に際し
て金属膜を露光光に対する遮光体として有する第２のフ
ォトマスクを用いる工程、（ｃ）前記量産工程の前およ
び量産工程において、ＲＯＭのデータ書き込み以外のパ
ターンを形成するための露光処理に際しては、金属膜を
露光光に対する遮光体とする第２のフォトマスクを用い
る工程を有することを特徴とする半導体集積回路装置の
製造方法。
【請求項１４】以下の工程を有することを特徴とする
半導体集積回路装置の製造方法；（ａ）露光処理に際して有機感光性樹脂を露光光に対す
る遮光体として有する第１のフォトマスクを用いる生産
タイプおよび金属膜を露光光に対する遮光体とする第２
のフォトマスクを用いる生産タイプを含む顧客用メニュ
ーを半導体集積回路装置の生産者が用意する工程、
（ｂ）前記顧客用メニューの中から半導体集積回路装置
または半導体集積回路装置の所定の製造工程に最適な生
産タイプを生産依頼者側で選択する工程。
【請求項１５】半導体集積回路装置のパターン形成工
程に際して、（ａ）有機感光性樹脂を含む有機材料を露
光光に対する遮光体として有する第１のフォトマスクを
用いる露光処理、（ｂ）金属膜を露光光に対する遮光体
とする第２のフォトマスクを用いる露光処理、（ｃ）エ
ネルギービームを用いた直接描画処理を使い分けること
を特徴とする半導体集積回路装置の製造方法。
【請求項１６】請求項１５記載の半導体集積回路装置
の製造方法において、フォトマスクの使用量が、予め定
められた使用量のしきい値よりも多いか否かを判断する
工程、前記フォトマスクの使用量が前記しきい値よりも
少ない場合には、前記第１のフォトマスクが使用可能か
否かについて判断する工程、前記第１のフォトマスクが
使用可能な場合は、前記第１のフォトマスクを用いて露
光処理を行う工程、前記第１のフォトマスクが使用不可
能な場合は、前記エネルギービームを用いた直接描画処
理を行う工程を有することを特徴とする半導体集積回路
装置の製造方法。
【請求項１７】請求項１５記載の半導体集積回路装置
の製造方法において、フォトマスクの使用量が、予め定
められた使用量のしきい値よりも多いか否かを判断する
工程、前記フォトマスクの使用量が前記しきい値よりも
多い場合には、前記第２のフォトマスクが使用可能か否
かについて判断する工程、前記第２のフォトマスクが使
用可能な場合は、前記第２のフォトマスクを用いて露光
処理を行う工程、前記第２のフォトマスクが使用不可能
な場合は、前記第１のフォトマスクが使用可能か否かを
判断する工程、前記第１のフォトマスクが使用可能な場
合は、第１のフォトマスクを用いて露光処理を行う工
程、前記第１のフォトマスクが使用不可能な場合は、前
記エネルギービームを用いた直接描画処理を行う工程を
有することを特徴とする半導体集積回路装置の製造方
法。
【請求項１８】以下の工程を有することを特徴とする
半導体集積回路装置の製造方法；（ａ）半導体集積回路装置の評価側において、有機感光
性樹脂を含む有機材料を露光光に対する遮光体として有
する第１のフォトマスクを作成する工程、（ｂ）半導体
集積回路装置の製造側において、前記第１のフォトマス
クを用いて露光処理を行い半導体ウエハ上に所定のパタ
ーンを転写する工程、（ｃ）前記半導体集積回路装置の
評価側において、前記所定のパターンが転写された半導
体ウエハの評価を行う工程。
【請求項１９】以下の工程を有することを特徴とする
半導体集積回路装置の製造方法；（ａ）半導体集積回路装置の量産工程においては、露光
処理に際して金属膜を露光光に対する遮光体とするフォ
トマスクを用いる工程、（ｂ）前記半導体集積回路装置
の量産工程の終了後、前記金属膜を露光光に対する遮光
体とするフォトマスクを滅却する工程、（ｃ）前記半導
体集積回路装置の再製造においては、露光処理に際して
有機感光性樹脂を含む有機材料を露光光に対する遮光体
として有するフォトマスクを用いる工程。
【請求項２０】請求項１９記載の半導体集積回路装置
の製造方法において、前記半導体集積回路装置の再製造
に際し、その生産量が、予め決められた生産量のしきい
値を上回った段階で、露光処理に際して、前記有機感光
性樹脂を含む有機材料を露光光に対する遮光体として有
するフォトマスクに代えて、金属膜を露光光に対する遮
光体とするフォトマスクを用いることを特徴とする半導
体集積回路装置の製造方法。
【請求項２１】（ａ）半導体集積回路装置の量産工程
の前においては、露光処理に際して有機感光性樹脂を含
む有機材料を露光光に対する遮光体として有する第１の
フォトマスクを用いる工程、（ｂ）半導体集積回路装置
の量産工程においては、露光処理に際して金属膜を露光
光に対する遮光体とする第２のフォトマスクを用いる工
程を有し、前記第１のフォトマスクには、複数の半導体
チップの転写領域が配置され、各転写領域には同一の半
導体集積回路装置の異なるデータを有するパターンが配
置されることを特徴とする半導体集積回路装置の製造方
法。
【請求項２２】請求項２１記載の半導体集積回路装置
の製造方法において、前記第２のフォトマスクには、複
数の半導体チップの転写領域が配置され、各転写領域に
は、評価工程によって選ばれた同一の半導体集積回路装
置の同一のデータを有するパターンが配置されることを
特徴とする半導体集積回路装置の製造方法。
【請求項２３】以下の工程を有することを特徴とする
半導体集積回路装置の製造方法；（ａ）半導体集積回路装置の設計期間が終了した順に、
複数の半導体集積回路装置の半導体チップの転写領域を
同一のフォトマスクに配置する工程、（ｂ）前記同一の
フォトマスクを用いて露光処理を行う工程。
【請求項２４】請求項２３記載の半導体集積回路装置
の製造方法において、前記同一のフォトマスクは、有機
感光性樹脂を含む有機材料を露光光に対する遮光体とし
て有するフォトマスクであることを特徴とする半導体集
積回路装置の製造方法。
【請求項２５】（ａ）第１の試作工程においては、複
数の半導体集積回路装置の半導体チップの転写領域を配
置したフォトマスクを用いて露光処理を行い、これによ
って転写されたパターンの良否を判定する工程、（ｂ）
第２の試作工程においては、前記第１の試作工程で合格
しなかった複数の半導体集積回路装置の半導体チップの
転写領域を配置したフォトマスクを用いて露光処理を行
い、これによって転写されたパターンの良否を判定する
工程を有し、前記第１、第２の試作工程で使用したフォ
トマスクは、有機感光性樹脂を含む有機材料を露光光に
対する遮光体として有するフォトマスクであることを特
徴とする半導体集積回路装置の製造方法。