KR100856167B1 - 반도체장치의 제조방법 - Google Patents

Abstract

웨이퍼상에 전사되는 패턴의 치수 정밀도를 향상시킨다.

감광체로서의 기능을 갖는 박막패턴(2a)과, 위상조정용의 감광성 조성물로서의 기능을 갖는 레지스트 패턴(3a)을 갖는 반투명 위상시프트 패턴이 형성된 하프톤 위상시프트 마스크를 이용한 축소 투영노광법에 의해, 웨이퍼(11)상의 레지스트막(12)에 패턴을 전사한다.

웨이퍼, 마스크, 위상시프트, 노광, 패턴, 감광체

Description

반도체장치의 제조방법{MANUFACTURING METHOD OF SEMICONDUCTOR APPARATUS}

도 1은 본 발명의 일실시형태인 반도체장치의 제조방법에서 이용하는 포토마스크의 구조를 나타내는 요부 단면도이다.

도 2의 (a) ~ (d)는 도 1의 포토마스크의 제조공정중의 단면도이다.

도 3은 도 1의 포토마스크의 전체 평면도이다.

도 4의 (a) ~ (f)는 본 발명의 일실시형태인 반도체장치의 제조방법에서 이용하는 다른 포토마스크의 제조공정중에서의 단면도이다.

도 5의 (a)는 도 4의 포토마스크의 전체 평면도이고, (b)는 그 포토마스크를 노광장치에 장착했을 때의 모양을 나타내는 설명도이다.

도 6의 (a) ~ (d)는 본 발명의 일실시형태인 반도체장치의 제조방법에서 이용하는 다른 포토마스크의 제조공정중에서의 단면도이다.

도 7은 도 6의 포토마스크의 전체 평면도이다.

도 8의 (a) 및 (b)는 도 7의 포토마스크의 요부확대 평면도이다.

도 9는 본 발명의 일실시형태인 반도체장치의 제조방법에서 이용하는 포토마스크의 제조방법의 설명도로서, (a)는 포토마스크의 전체 평면도, (b)는 (a)의 측면에서 봤을 때의 설명도이다.

도 10은 본 발명의 일실시형태인 반도체장치의 제조공정인 노광공정의 설명 도이다.

도 11은 본 발명의 일실시형태인 반도체장치의 제조공정에서 이용한 노광장치의 일예인 설명도이다.

도 12는 본 발명의 일실시형태인 반도체장치의 제조공정의 일예인 플로우도이다.

도 13의 (a) ~ (f)는 본 발명의 일실시형태인 반도체장치의 제조공정중의 요부 단면도이다.

도 14는 본 발명의 다른 실시형태인 반도체장치의 제조공정에서 이용하는 포토마스크의 위상각의 특성을 나타낸 그래프도이다.

도 15의 (a) 및 (b)는 본 발명의 일실시형태인 반도체장치의 제조방법에서 이용하는 포토마스크의 위상 조정방법의 설명도이다.

도 16은 본 발명의 다른 실시형태인 반도체장치 제조공정의 일예인 플로우도이다.

도 17은 본 발명의 다른 실시형태인 반도체장치의 제조방법에서 이용하는 포토마스크의 제조공정의 일예인 플로우도이다.

도 18은 본 발명의 다른 실시형태인 반도체장치의 제조방법에서 이용하는 포토마스크의 적절한 사용을 나타내는 설명도이다.

도 19는 본 발명의 다른 실시형태인 반도체장치의 제조과정에서의 포토마스크의 적절한 사용을 나타내는 설명도이다.

[부호의 설명]

1 유리기판 2 감광체 박막

2a 박막패턴(감광체 박막패턴)

3 레지스트막 3a 레지스트 패턴(감광성 유기막 패턴)

3b 차광띠 3b1 미세 개구부

3b2 하프톤부 3c 차광띠

4a 회로패턴 5a 마크패턴

5b 마크패턴 6a 개구부

7 팰리클 7a 팰리클막

7b 팰리클 프레임 8 스테이지

9 잉크 10a 위치제어계

10b 노즐 10b1 노즐선단

10c 잉크공급 10d 제어계

10e 데이터 베이스 11 웨이퍼

11S 반도체기판 12 레지스트막

13 축소투영 노광장치

13a 광원 13b 플라이아이 렌즈

13c 조명형상 조정애퍼처

13d1, 13d2 콘덴서 렌즈

13e 미러 13f 마스크 위치 제어수단

13g 마스크 스테이지 13h 위치 검출수단

13i 시료대 13j Z 스테이지

13k XY 스테이지 13L 축소 투영렌즈

13m 주제어계 13n1, 13n2 구동수단

13p 미러 13q 레이저 측정기

15a, 15b 절연막 16a, 16b 레지스트 패턴

17 필드 절연막 18 게이트 절연막

19 게이트전극 20 반도체 영역

21 반도체 영역 22a, 22b 층간절연막

23L 배선 23R 저항

24 콘택트 홀 25L1 제1층 배선

Qp p채널형의 MIS ·FET

Qn n채널형의 MIS ·FET

NWL n웰

PWL p웰

M 하프톤 위상시프트 마스크

본 발명은, 반도체장치의 제조기술에 관한 것으로, 특히, 반도체장치의 제조공정에서의 노광기술에 적용하는 유효한 기술에 관한 것이다.

본 발명자들이 검토한 노광기술은, 하프톤(half-tone)형의 위상시프트 마스크를 이용한 반도체장치의 소정의 패턴의 노광기술이다. 하프톤형의 위상시프트 마스크는, 노광광에 대하여 반투명한 막(하프톤막이라 함)을 투명한 마스크기판상에 설치한 마스크이다. 이 하프톤막을 투과하는 노광광에는, 이 하프톤막이 없는 경우에 대하여 위상에 차이가 생기도록 조정되고 있다. 하프톤막은, 일반적으로 무기재료로 이루어지며, 그 두께는, 예컨대 100nm 정도로 두껍게 형성되어 있다.

또한, 하프톤형의 위상시프트 마스크에 대해서는, 예컨대 일본특허공개 평 9-211837호 공보에 기재가 있고, 서브피크에 의한 차광부 이상패턴의 발생을 방지하기 위한 위상시프트 마스크 구조가 개시되어 있다.

그런데, 상기 무기막을 이용한 하프톤형의 위상시프트 마스크 기술에 있어서는, 이하의 과제가 있는 것을 본 발명자는 발견했다.

즉, 무기막을 이용한 하프톤형의 위상시프트 마스크에서는, 하프톤막이 두껍기 때문에 가공 정밀도가 낮은 것에 부가하여, 웨이퍼상에 전사되는 패턴의 미세화에 따른 MEF(Mask Error enhance Factor)라 칭하는 치수 정밀도 저하의 원인이 부가되는 결과, 웨이퍼상에 전사되는 패턴의 치수 정밀도가 낮아지는 문제가 있다. 또, 하프톤형의 위상시프트 마스크의 가공치수 정밀도가 낮고, 수율이 낮기 때문에, 양품의 하프톤형의 위상시프크 마스크를 얻기까지 다수의 포토마스크를 제조할 필요가 있어, 그 때문에 반도체장치 제조에서의 TAT(Turn Around Time)의 단축을 저해한다는 문제가 있다.

본 발명의 목적은, 웨이퍼상에 전사되는 패턴의 치수 정밀도를 향상시킬 수 있는 기술을 제공하는데 있다.

또, 본 발명의 목적은, 반도체장치 제조TAT를 단축시킬 수 있는 기술을 제공하는데 있다.

본 발명의 상기 및 기타의 목적과 신규한 특징은, 본 명세서의 기술 및 첨부도면으로부터 명백해질 것이다.

본원에 있어서 개시되는 발명 중, 대표적인 것의 개요를 간단히 설명하면, 다음과 같다

즉, 본 발명은, 감광체막과 위상조정용의 감광성 조성물막을 갖는 반투명 위상시프트 패턴이 형성된 포토마스크를 이용한 축소투영 노광법에 의해, 웨이퍼상의 레지스트막에 패턴을 전사하는 공정을 갖는 것이다.

[발명의 실시형태]

본 발명을 상세히 설명하기 전에, 본원에서의 용어의 의미를 설명하면 다음과 같다.

1. 포토마스크(광학마스크)란, 기판상에 광을 차광하는 패턴이나 광의 위상을 변화시키는 패턴을 형성한 것이다. 기판상이란, 기판상면, 기판상면에 근접한 내부영역 또는 상공(上空)영역을 포함한다(상면에 근접한 별도의 기판상에 배치해도 됨). 여기서 말하는 통상의 포토마스크에는, Cr 등과 같은 금속막을 차광체로 하는 Cr 마스크 외에, 무기막을 하프톤막으로 하는 일반적인 하프톤 위상시프트 마 스크나 투과광의 위상을 반전시키는 위상 시프터가 개구부에 교대로 배치된 소위 레벤손형 위상시프트 마스크도 포함한다. 이하, 포토마스크를 간단히 마스크라 한다.

2. 반도체장치의 제조의 시작시란, 개발기간, 시작(試作)기간 혹은 검사기간 등과 같은 반도체장치의 양산에 들어가기 전의 단계를 말한다.

이하의 실시형태에 있어서는 편의상 그 필요가 있을 때는, 복수의 섹션 또는 실시형태로 분할하여 설명하지만, 특히 명시한 경우를 제외하고, 그것들은 서로 무관계인 것이 아니라, 한쪽은 다른쪽의 일부 또는 전부의 변형예, 상세, 보충설명 등의 관계에 있다.

또, 이하의 실시형태에 있어서, 요소의 수 등(개수, 수치, 양, 범위 등을 포함)으로 언급하는 경우, 특히 명시한 경우 및 원리적으로 명백하게 특정의 수에 한정되는 경우 등을 제외하고, 그 특정의 수에 한정되는 것은 아니며, 특정의 수 이상이라도 이하라도 된다.

또한, 이하의 실시형태에 있어서, 그 구성요소(요소스텝 등도 포함)는, 특히 명시한 경우 및 원리적으로 명백하게 필수라고 생각되는 경우 등을 제외하고, 반드시 필수가 아니라고는 말할 필요도 없다.

동일하게, 이하의 실시형태에 있어서, 구성요소 등의 형상, 위치관계 등으로 언급할 때는, 특히 명시한 경우 및 원리적으로 명백하게 그렇지 않다고 생각되 는 경우 등을 제외하고, 실질적으로 그 형상 등에 근사 또는 유사한 것 등을 포함하는 것으로 한다. 이것은, 상기 수치 및 범위에 대해서도 동일하다.

또, 본 실시형태를 설명하기 위한 전체 도면에 있어서 동일 기능을 갖는 것은 동일 부호를 붙이고, 그 반복 설명은 생략한다.

또, 본 실시형태에서 이용하는 도면에 있어서는, 평면도라도 도면을 보기 쉽게 하기 위해 해칭을 부가하는 경우도 있다.

또, 본 실시형태에 있어서는, 전계효과 트랜지스터를 대표하는 MIS ·FET(Metal Insulator Semiconductor Field Effect Transistor)를 MIS라 약칭하고, p채널형의 MIS ·FET을 pMIS라 약칭하며, n채널형의 MIS ·FET을 nMIS라 약칭한다.

이하, 본 발명의 실시형태를 도면에 의거하여 상세히 설명한다.

(실시형태 1)

(마스크의 제조방법 1)

우선, 본 실시형태에서 이용한 하프톤 위상시프트 마스크 전체의 구성을 요부 단면구조를 나타낸 도 1을 이용하여 설명한다. 도면 중 부호의 1은 투명 기체(基體)인 유리기판(마스크기판), 부호 2a는 노광광을 감광하는 기능을 가진 박막패턴(감광체 박막패턴, 감광체막), 부호 3a는 레지스트 패턴(감광성 유기막, 감광성 조성물막)이다. 이 하프톤 위상시프트 마스크(반투명 위상시프트 마스크)의 하프톤막(반투명 위상시프터 패턴)은, 박막패턴(2a)과, 그 위에 퇴적된 감광성 유기막 패턴(3a)과의 적층막으로 이루어져 있다. 단, 유리기판(1)은 반드시 유리로 한정되지 않고 SiO₂ 결정이나 CaF₂ 결정기판 등과 같은 패턴투영에 이용하는 노광광에 대하여 투명한 기체이면 된다. 여기서는, 유리기판(1)에서 하프톤막이 형성된 면을 제1 주면으로 하고, 제1 주면의 반사측의 면을 제2 주면으로 한다.

다음에, 이 하프톤 위상시프트 마스크 제조공정의 일예를 설명한다. 도 2의 (a) ~ (d)는, 제1 실시예의 하프톤 위상시프트 마스크의 제조방법을 나타낸 것이다.

우선, 도 2의 (a)에 나타내는 바와 같이, 석영유리 등으로 이루어지는 유리기판(blanks)(1)상에 감광체 박막(2)을, 또한 그 위에 레지스트막(3)을 퇴적하고, 소망한 패턴을 전자선(EB)을 이용하여 묘화(描畵)했다. 여기서는, 감광체 박막(2)으로서 크롬(Cr)을 이용했지만, 이것은 일예에 지나지 않으며, 예컨대 ZrSi_xO_y막, SiON막, SiN막, CrF_x막, MoSi_x막, CrO_xF_y막, W막, Ta막, Ti막, TiN막, WN_x막 등도 이용할 수 있다. 노광광에 대하여 박막이라도 감광작용이 강하며, 게다가 노광광 조사내성이 높은 막을 이용하는 것이 바람직하고, 이 때문에 금속을 함유하는 막이 바람직하다. Cr막의 막두께는, 예컨대 20nm로 했다. 레지스트막(3)을 감광체 박막(2)상에 도포하기 전에 감광체 박막(2)을 헥사메틸 디실라젠(hexamethyl disilazane) 등으로 소수(疏水)화 처리를 해 놓는 것이 바람직하다. 이것은 후에 행하는 웨트에칭 공정시의 사이드 에칭량을 적게 할 수 있고, 가공 정밀도를 향상시킬 수 있으며, 또 치수 시프트를 적게 할 수 있기 때문이다.

레지스트막(3)의 막두께는, 예컨대 122nm 정도로 했다. 여기서는, 레지스트막(3)으로서, 예컨대 폴리히드록시 스틸렌 수지의 화학증폭형 포지티브(positive) 형 전자선 레지스트를 이용했지만 그것에 한정되는 것은 아니다. 나프토퀴논 디아지드(naphtoquinone diazid) 감광제를 이용한 비화학 증폭계 레지스트나 PMMA계 레지스트도 이용할 수 있다. 포지티브형 레지스트에 한정하지 않고 네거티브(negative)형 레지스트도 이용할 수 있으며, 전자선 레지스트에 한정되지 않고, 예컨대, 365nm의 레이저 광에 감광하는 레지스트도 이용할 수 있다. 단, 파장 193nm의 광에 대한 페놀이나 노보락 수지와 같이 수지골격에 흡광기가 고정화되어 있는 경우를 제외하고, 내광성의 관점에서 레지스트에 흡광제는 첨가되어 있지 않는 편이 바람직하다. 흡광제가 첨가되어 있으면, 화학반응이 생기기 쉬워 흡광도, 굴절율 또는 막두께가 변화하여 버리기 때문이다. 또, 소위 레지스트에 한정되지 않고 산발생제가 첨가되어 있는 SOG(Spin On Glass) 등의 감광성 조성물도 이용할 수 있다. SOG는 큐어 베이크(cure bake)를 행하는 것에 의해 높은 감광성을 갖는다. 또, 경시변화하기 어렵다는 특징이 있다. 또한, 현상시의 막 얇아짐이 적은 레지스트를 이용하면 위상제어를 행하기 용이해져 바람직하다. 이 예로서는, 아크릴계의 레지스트나 HAER(High Activation Energy Type Resist)를 나타낼 수 있다.

그 후, 도 2의 (b)에 나타내는 바와 같이, 현상을 행하여 회로패턴(4a)과 레티클(reticle)의 정합 마크패턴(5a)이 형성된 레지스트 패턴(3a)을 형성하고, 레지스트 큐어의 베이크를 행했다. 일예이지만, 여기서는, 110℃의 베이크를 행했다. 이 베이크는 다음에 행해지는 에칭을 안정하게 행한 후에 효과가 있다.

그 후, 도 2의 (c)에 나타내는 바와 같이, 감광체인 Cr막을 에칭하여 감광체의 박막패턴(2a)을 형성했다. 이 에칭에는 드라이에칭도 이용할 수 있지만, 여기서 는, 예컨대 질산세륨 제2 암모니아 수용액에 의한 웨트에칭을 행했다. 웨트에칭은 파티클 결함이 발생하기 어렵고, 또 에칭면내 균일성이 높은 치수 정밀도가 나오기 용이하다는 특징이 있다. 또한 레지스트를 거의 에칭하지 않기 때문에 위상제어도 용이하다는 특징도 있다. 피가공막의 막두께가, 20nm 정도로 얇기 때문에, 에칭시의 사이드 에칭량은 적다. 한편으로, 드라이에칭은 핀홀 결함이 발생하기 어렵다는 특징이 있다.

그 후, 노광시의 숏(shot) 사이에서의 중첩 노광을 방지하기 위해 노광띠를 적외선 레이저 노광에 의해 형성했다. 그 모양을 도 2의 (d)에 나타낸다. 차광띠(3b)를 형성해야 할 부분의 레지스트에 적외선 레이저광(LB)을 조사하고, 레지스트 흑화(黑化)에 의해 노광광의 차광성을 향상시킨 차광띠(3b)를 형성했다. 여기서 차광띠(3b)에 대하여 설명을 부가해 놓는다. 차광띠(3b)는, 회로패턴 영역의 외측에 평면프레임 모양으로 설치되어 있고, 상기 적층 구조의 하프톤막 보다도 노광광의 투과율이 저하되어 있다. 이와 같은 차광띠(3b)를 설치하지 않는다고 하면, 상기 적층구조의 하프톤막만으로는, 예컨대 4 ~ 15% 정도의 노광광을 투과시키기 위해, 스텝 앤드 리피트(step-and-repeat)로 마스크 패턴을 반복하여 노광할 때에, 외주부의 일부의 영역에서 중첩 노광이 생기며, 패턴 불량의 원인이 된다. 차광띠(3b)를 설치함으로써, 이와 같은 문제를 억제 또는 방지할 수 있다.

그 후, 베이크를 행하여 하프톤 위상시프트 마스크를 제조했다. 여기서의 베이크는 필수라고 말할 수는 없지만, 경시변화나 노광조사 내성을 향상시키는 효과가 있다. 예컨대 파장이 250nm 부근의 DUV광을 조사하면서 베이크는 레지스트 형상 을 변화시키지 않고 레지스트를 경화시킬 수 있으므로 특히 효과적이다.

본 실시형태의 방법에 의해, 파장 248nm의 KrF 엑시머 레이저광에 대한 Cr막과 레지스트와의 적층막으로 이루어지는 하프톤 패턴막의 개구부에 대한 위상차는 π가 되며, 또, 이 적층막으로 이루어지는 하프톤막의 투과율은 6%정도로 되었다. 또한 하프톤막의 투과율은, 6%로 한정되지 않고, 예컨대 Cr의 막두께를 17nm 정도, 레지스트의 막두께를 125nm 정도로 하면, 투과율 9%, 위상차 π의 하프톤 위상시프트 마스크가 얻어진다. 이와 같이 감광체 박막(2)(박막패턴(2a))의 막두께를, 투과율을 올릴 경우는 얇게, 내릴 경우는 두껍게 한다. 한편, 위상차는, 레지스트막(3)(레지스트 패턴(3a))의 두께를 변화함으로써 조정한다. 이것에 의해, 소망한 광학특성의 하프톤 위상시프트 마스크를 얻을 수 있다.

도 3은, 본 실시형태의 방법으로 제조한 하프톤 위상시프트 마스크의 평면도를 나타내고 있다. 유리기판(1)상에 회로패턴(4a), 차광띠(3b) 및 레티클(reticle) 정합 마크패턴(5a)이 형성되어 있다. 여기서는 레티클 정합 마크패턴(5a)은 차광띠(3b)의 외측에 형성되지만, 이 위치관계는 노광장치의 시스템에 의해 변화하며, 레티클 정합 마크패턴(5a)이 차광띠(3b)의 영역내에 배치되는 경우도 있다. 즉, 마크패턴(5a)은, 차광띠(3b)의 일부를 개구함으로써 형성되는 경우도 있다.

본 실시형태에 있어서는, 감광체 박막(2)의 막두께가 통상의 하프톤 위상시프트 마스크의 피에칭막(하프톤막)의 막두께의 약 1/5로 대폭 얇다. 이 때문에, 감광체 박막(2)의 에칭시에서 사이드 에칭량을 매우 작게 할 수 있다. 그 결과, 상기 통상의 하프톤 위상시프트 마스크의 패턴치수 정밀도가, 15nm 정도인 것에 비해, 본 실시형태에 의해 제조된 하프톤 위상시프트 마스크의 패턴치수 정밀도는, 예컨대 9nm 정도로 매우 높았다.

(마스크의 제조방법 2)

마스크의 제조방법 2에 있어서는, 레지스트 막두께를 383nm로 하여 하프톤 패턴부의 위상차를 3π로 했다. 이것 이외는, 상기 마스크의 제조방법 1과 동일하다. 이와 같이 레지스트막(3)을 두껍게 함으로써 웨트에칭시의 핀홀 결함의 발생을 방지하고, 결함밀도가 낮은 하프톤 위상시프트 마스크를 얻는 것이 가능하게 되었다. 또한, 거기에서도 발생하는 핀홀 결함은 통상의 하프톤 위상시프트 마스크에서 이용되고 있는 카본 피착에 의한 결함수정이며, 또, 파티클 발생 등으로 생기는 흑 결함은 FIB(Focused Ion Beam)를 이용하여 결함 수정할 수 있었다. 또, 결함 검사도 통상의 하프톤 위상시프트 마스크와 동일하게 행할 수 있었다.

(마스크의 제조방법 3)

마스크의 제조방법 3에 있어서는, 수용성 네거티브 레지스트로 이루어지는 차광띠와 팰리클(pellicle)을 이용했다. 이 마스크의 제조공정을 이하에 설명한다. 도 4의 (a) ~ (f)는, 마스크의 제조방법 3의 하프톤 위상시프트 마스크의 제조방법을 나타낸 것이다.

우선, 도 4의 (a)에 나타내는 바와 같이, 석영유리 등으로 이루어지는 유리기판(블랭크스)(1)상에 감광체 박막(2)을, 또 그 위에 레지스트막(3)을 퇴적하고, 통상의 베이크를 행한 후, 소망한 패턴을 전자선(EB)을 이용하여 묘화했다. 여기서는, 감광체 박막(2)으로서 Cr을 이용했지만, 상기 도 2의 (a)에서 설명한 다른 재 료를 이용하는 것도 가능하다. 감광체 박막(2)의 막두께는, 예컨대 22nm 정도로 했다.

레지스트의 막두께는, 예컨대 155nm 정도로 하고, 레지스트로서는, 예컨대 PMMA를 이용했다. 이 막두께에서 파장 193nm의 광에 대해 π의 위상차를 가진 투과율 6%의 하프톤막이 된다. 본 실시형태 1에서 나타낸 웨트에칭에서의 핀홀 결함이 발생하기 어려운 위상차가 3π가 되도록 하기 위해서는 레지스트의 막두께를 467nm 정도로 하면 된다.

그 후, 도 4의 (b)에 나타내는 바와 같이, 현상을 행하여 회로패턴(4a)과 레티클(reticule)의 정합 마크패턴(5a)이 형성된 레지스트 패턴(3a)을 형성했다. 후의 공정에서 나오는 팰리클 프레임이 놓여지는 곳도 개구부(6a)를 형성해 놓는다. 그 후, 도 4의 (c)에 나타내는 바와 같이, 감광체 박막인 Cr막을 에칭하여 박막패턴(2a)을 형성했다. 이 에칭에는 드라이에칭도 이용할 수 있지만, 여기서는 웨트에칭을 행했다.

그 후, 도 4의 (d)에 나타내는 바와 같이, 수용성의 네거티브 레지스트(7a)를 도포하여, 차광띠를 형성해야 할 부분에 노광을 행하고, 그 후 현상을 행하여 도 4의 (e)에 나타내는 바와 같이 평면 프레임 모양의 차광띠(3c)를 형성했다. 여기서 이용한 수용성 네거티브 레지스트는, 예컨대 하기 방법으로 조제했다. 아크릴 아미드 6.26g, 디아세톤 아크릴 아미드 6.34g을 이온 교환수에 용해하여 180g으로 하고, 그것을 200ml의 세퍼러블(separable) 플라스크(flask)에 넣고, 워터 베스(water bath)에서 57℃까지 가열했다. 이것에 레디컬(redical) 중합 개시제로 서 2,2'-아조비스(2-(이미다졸린-2-일)프로판) 디하이드로 클로라이드의 0.02g의 수용액을 주입하고, 이대로의 상태에서 5시간 중합 반응시켰다. 얻어진 공중합체의 분자량은 140만이었다.

얻어진 7%의 공중합체 9.40g 취하고, 이것에 4-아미드신남 알데히드(amide cinnamaldehyde)-2-설폰산 나트륨 0.066g, 이온 교환수 1.90g, 1%의 수산화 나트륨 수용액 3.6g을 첨가하여 2일간 반응시킨 후, 빙초산으로 중화하여, 이온 교환수에서 고형분이 1.5%가 되도록 희석했다. 이 고형분에 대해, 에틸렌 글리콜 100%, 실란커플링제 0.01% 첨가하여 레지스트 용액으로 했다. 네거티브 레지스트이기 때문에 노광부분이 차광띠를 형성하는 조그만 부분에 한정되며, 잔여 부분은 현상에서 자동적으로 제거된다는 특징이 있다. 여기서는 노광광으로서는 365nm의 레이저 광을 이용했지만, 전자선을 이용하는 것도 가능하다. 수용성의 레지스트이기 때문에 PMMA로 이루어지는 패턴에는 전혀 영향을 주지 않았었다.

그 후, 도 4의 (f)에 나타내는 바와 같이, 팰리클막(7a)이 설치된 팰리클 프레임(7b)을 유리기판(1)에 붙이고, 파장 193nm의 ArF용 하프톤 위상시프트 마스크를 제조했다. 이전의 공정에서 개구부(6a)를 형성하고 있으므로 팰리클 프레임(7b)의 베이스부는 직접 유리기판(1)에 접합된다. 이것에 의해, 팰리클 프레임(7b)의 박리를 방지할 수 있다. 또, 팰리클 프레임(7b)의 부착 위치에 레지스트막이 형성되어 있으면, 팰리클 프레임(7b)의 부착 탈착 시에, 레지스트막이 박리하여 이물 발생의 원인이 된다. 본 실시형태에 있어서는, 팰리클 프레임(7b)을 유리기판(1)에 직접 접촉시킨 상태에서 접합하므로, 그와 같은 이물 발생을 방지할 수 있다.

도 5의 (a)는, 본 방법으로 제조한 하프톤 위상시프트 마스크의 평면도를 나타내고 있다. 유리기판(1)상에 회로패턴(4a), 차광띠(3c) 및 레티클 정합 마크패턴(5a), 팰리클 프레임(7b)이 설치되어 있다. 여기서는 레티클 정합 마크패턴(5a)은 팰리클 프레임(7b)의 외측에 형성되어 있지만, 이 위치 관계는 노광장치의 시스템에 의해 변화하고, 레티클 정합 마크패턴(5a)이 팰리클 프레임(7b)의 내측에 놓여지는 경우도 있다.

도 5의 (b)는, 이 하프톤 위상시프트 마스크를 노광장치의 스테이지(8)에 탑재한 상태를 나타내고 있다. 노광장치의 스테이지(8)와 접촉하는 곳(A)에는 레지스트막(3) 및 Cr막 등으로 이루어지는 감광체 박막(2)으로 이루어지는 하프톤막이 남겨지지 않도록 하고, 접촉에 의한 레지스트 박리 이물의 발생을 방지했다.

이와 같은 마스크의 제조방법 3에 있어서도, 상기 마스크의 제조방법 1과 동일하게, 9nm의 매우 높은 패턴치수 정밀도를 얻을 수 있었다.

(마스크의 제조방법 4)

마스크의 제조방법 4에 있어서는, 상기 마스크의 제조방법 3에서 이용한 PMMA 레지스트와 수용성 네거티브 레지스트 대신에, 감광성 SOG와 통상의 네거티브 레지스트를 이용했다. 즉, 예컨대 실라놀에 산발생제를 5% 함유시킨 감광성 SOG와, 페놀수지계 화학증폭형 네거티브 레지스트를 이용했다. 차광띠의 노광에는 전자선을 이용했다. 현상에 의한 감광성 SOG 패턴의 형성 후에 250℃의 큐어 베이크를 행하여 SOG 패턴을 경화시켜, 페놀수지계 화학증폭형 네거티브 레지스트에 대하여 용해되지 않도록 했다.

이와 같은 마스크의 제조방법 4에 있어서도, 상기 마스크의 제조방법 1, 3과 동일하게, 9nm의 매우 높은 패턴치수 정밀도를 얻을 수 있었다.

(마스크의 제조방법 5)

마스크의 제조방법 5에 있어서는, 차광띠를 미세패턴으로 형성했다. 이 마스크의 제조공정을 이하에 설명한다. 도 6의 (a) ~ (d)는, 본 마스크의 제조방법 5의 하프톤 위상시프트 마스크 제조방법의 일예를 나타낸 것이다.

우선, 도 6의 (a)에 나타내는 바와 같이, 석영유리로 이루어지는 유리기판(블랭크스)(1)상에 감광체 박막(2)을, 또 그 위에 레지스트막(3)을 형성하고, 통상의 베이크를 행한 후, 소망한 패턴을 전자선(EB)을 이용하여 묘화했다. 이 노광시, 차광띠 형성부에는 전자선(EB1)에 의해 도 8에 나타내는 바와 같은 후술하는 미세패턴을 노광해 놓는다. 여기서는, 감광체 박막(2)으로서 Cr을 이용했지만, 상기 도 2의 (a) 및 도 4의 (a)에서 설명한 다른 재료를 이용하는 것도 가능하다. 감광체 박막(2)의 막두께는, 예컨대 20.6nm 정도로 했다. 레지스트막(3)의 막두께는, 예컨대 383nm 정도로 하고, 레지스트막(3)으로서는, 예컨대 전자선 감광형 포지티브형 화학증폭계 레지스트를 이용했다. 이 막두께의 경우, 예컨대 파장 248nm의 광에 대해, 3π의 위상차를 가진 하프톤막이 된다.

그 후, 도 6의 (b)에 나타내는 바와 같이, 현상을 행하여 회로패턴(4a), 레티클의 정합 마크패턴, 웨이퍼 정합 마크패턴(5b) 및 미세한 차광띠(3b)가 형성된 레지스트 패턴(3a)을 형성했다. 후의 공정에서 나오는 팰리클 프레임이 장착되는 개구부(6a)를 형성해 놓는다.

그 후, 도 6의 (c)에 나타내는 바와 같이, 감광체인 Cr막을 에칭하여 감광체 패턴(2a)을 형성했다. 이 에칭에는 드라이에칭도 이용할 수 있지만, 여기서는 질산세륨 제2 암모니아 수용액에 의한 웨트에칭을 행했다.

그 후, 도 6의 (d)에 나타내는 바와 같이, 팰리클막(7a)이 설치된 팰리클 프레임(7b)을 유리기판(1)에 붙이고, 예컨대 KrF용의 하프톤 위상시프트 마스크를 제조했다. 이전의 공정에서 개구부(6a)를 형성하고 있기 때문에 팰리클 프레임(7b)의 베이스부는 직접 유리기판(1)에 접합된다. 이것에 의해, 상기 도 4의 (f)를 이용한 설명에서 탑재한 것과 동일한 효과를 얻을 수 있다.

도 7은, 본 방법으로 제조한 하프톤 위상시프트 마스크의 평면도를 나타내고 있다. 유리기판(1)상에 회로패턴(4a), 레티클 정합 마크패턴(5a), 팰리클 프레임(7b) 및 차광띠(3b)가 형성되어 있다. 여기서는 레티클 정합 마크패턴(5a)은 팰리클 프레임(7b)의 외측에 형성되어 있지만 이 위치관계는 노광장치의 시스템에 의해 변화하며, 레티클 정합 마크패턴(5a)이 팰리클 프레임(7b)의 내측에 배치되는 경우도 있다. 차광띠(3b)의 영역중에는 웨이퍼 정합 마크패턴(5b)이 형성되어 있다. 즉, 차광띠(3b)의 일부를 제거하여 개구함으로써 마크패턴(5b)이 형성되어 있다. 웨이퍼 정합 마크패턴(5b)은 층간 정합을 행할 때의 기준 마크이다. 이 마크패턴(5b)을 웨이퍼에 전사 후, 에칭 등에 의해 패턴을 웨이퍼상에 새겨 놓고, 그 마크패턴을 웨이퍼 위치기준으로 검출하여, 이후의 정합 기준으로 이용하는 마크인 것이다. 이 마크패턴(5b)은 차광율이 높은 차광띠(3b)의 영역중에 형성해 놓는 것이 바람직하다. 하프톤 위상시프트 마스크에서 다용(多用)되는 홀 형성에서는 본체 패턴이 광회절의 영향을 크게 받으므로 웨이퍼 노광시의 조사량(dose)이 커진다. 웨이퍼 정합 마크패턴(5b)은 본체 패턴에 비해 1자리 이상 크므로 적정 조사량은 본체 패턴에 비해 작다. 또한 수% 이상의 광을 투과시키는 하프톤 필드이면 웨이퍼 노광시의 렌즈 수차(收差)의 영향도 더해져 서브피크의 대소가 변화하며, 패턴의 좌우 대칭성이 무너지는 등 정합 기준마크에 의해 악영향이 생긴다. 차광띠(3b)의 영역중에 웨이퍼 정합 마크패턴(5b)을 형성하면 필드부의 광량을 0(제로)으로 할 수 있으므로, 그 악영향을 작게 할 수 있다는 효과가 얻어진다. 따라서, 정합 마크패턴(5b)의 검출 정밀도를 향상시킬 수 있으므로, 반도체장치의 수율 및 신뢰성을 향상시킬 수 있다.

도 8은, 차광띠(3b)의 요부를 확대하여 나타낸 요부 평면도이다. 차광띠(3b)는 미세 개구부(3b1)와 하프톤부(하프톤 필드부)(3b2)를 가지고 있다. 도 8의 (a)에서는, 이 미세 개구부(3b1)가 스트라이프 모양으로 형성되어 있고, 그 미세 개구부(3b1)와 하프톤부(3b2)가, 도 8의 (a)의 상하 방향에 따라 미세한 피치(P1)로 교대로 나열하여 배치되어 있다. 미세 개구부(3b1)의 패턴은, 도 8의 (a)에 나타내는 스트라이프 모양인 것과, 도 8의 (b)에 나타내는 홀 모양인 것 혹은 이들을 조합한 것 등이 있다. 스트라이프 모양의 경우, 종선(縱線)이거나 횡선(橫線)이거나 사선(斜線)이라도 상관없다. 패턴반복의 피치(P1)는, α·λ/NA로 하며, 미세 개구부(3b1)와 하프톤부(3b2)와의 면적비율(S)은, S = β·(T)^1/2로 한다. 여기서 λ는 노광파장, NA는 투영렌즈의 개구수, T는 하프톤막의 투과율, α≤0.8, 0.5 ≤β ≤2.0으로 한다. 이와 같은 차광띠(3b)를 이용함으로써 충분한 차광율을 얻을 수 있다.

(마스크의 제조방법 6)

마스크의 제조방법 6에 있어서는, 차광띠의 형성방법으로서 잉크의 스캔 도포를 이용했다. 도 9에 차광띠부로의 잉크의 부분적 도포의 개요를 나타낸다. 도 9의 (a)에 유리기판(1)의 주면(마스크패턴의 형성면)으로의 차광띠(3d)의 도포방법을 나타낸다. 잉크(9)는, 위치제어계(10a)에서 위치제어된 노즐(10b)에서 분출하여 유리기판(1)의 주면을 화살표 방향으로 꾸불꾸불 나아가면서 띠 위에 잉크(9)를 도포한다. 노즐 선단(10b1)에서의 잉크(9)의 분출은 잉크 공급계(10c)에서 도입되어 제어계(10d)에서 전기적으로 제어되어 분출을 온/오프 할 수 있도록 되어 있다. 제어계(10d)에서는 도포영역을 지시하는 데이터 베이스(10e)를 기준으로 잉크 분출을 온/오프 시킨다. 상기 부분적으로 도포하는 방법에서는, 잉크(9)의 소비량을 억제하고, 마스크 제조비용의 저감을 도모할 수 있다. 또한, 잉크(9)로서는 감광성 조성물인 레지스트를 용해시키지 않고, 노광광에 대하여 감광성을 갖는 재료로 할 필요가 있다. 여기서는, 계면활성제를 포함한 수용성의 잉크를 이용했다.

다음에, 상기와 같은 마스크의 제법 1 ~ 6에 의해 제조된 하프톤 위상시프트 마스크를 이용한 노광방법을 설명한다.

도 10은, 상기 하프톤 위상시프트 마스크를 이용한 노광처리의 설명도를 나타내고 있다. 웨이퍼(11)는, 예컨대 실리콘 단결정으로 이루어지며, 그 주면(디바이스 형성면)상에는 레지스트막(12)이 퇴적되어 있다. 웨이퍼(11) 주면의 상방에는 축소투영 렌즈(13L)를 통하여 상기 하프톤 위상시프트 마스크가 설정되어 있다. 하프톤 위상시프트 마스크의 제1 주면에는, 상기 박막패턴(2a)과 레지스트패턴(3a)과의 적층막으로 이루어지는 하프톤막이 형성되어 있다. 이 하프톤 위상시프트 마스크는, 그 하프톤막이 형성된 제1 주면을 축소투영 렌즈(13L), 즉, 웨이퍼(11)의 주면으로 향한 상태로 배치되어 있다. 이 상태에서, 노광광(L)을, 하프톤 위상시프트 마스크의 제2 주면(이면, 제1 주면과는 반대측 면)측에서 제1 주면측으로 향하여 방사하며, 또한 축소투영 렌즈(13L)를 통하여 웨이퍼(11)상의 레지스트막(12)에 조사함으로써, 하프톤 위상시프트 마스크상의 패턴을 웨이퍼(11)상의 레지스트막(12)에 결상하여 노광을 행한다.

이때, 하프톤 위상시프트 마스크가 설치되어 있는 분위기(B)를 질소가스 퍼지 등에 의해 산소가 적은 환경(비산화성의 분위기)으로 해 놓는 것이 바람직하다. 본 실시형태의 하프톤 위상시프트 마스크를 산화성의 분위기 중에 노출해 놓으면, 레지스트 패턴(3a)의 막 얇아짐이나 패턴 좁아짐이 생긴다. 레지스트 패턴(3a)의 막 얇아짐이 발생하면 위상각이 변화하므로 바람직하지 않다. 이것에 대하여, 산소가 적은 분위기로 해 놓으면 노광에 의해 생기는 오존 등과 같은 활성산소의 양이 적어지며, 레지스트 패턴(3a)의 막 얇아짐이나 패턴 좁아짐을 감소시킬 수 있으므로, 노광광 조사내성을 향상시킬 수 있다. 이 분위기(B) 중에는 헬륨(He) 등과 같은 가스가 포함되는 경우도 있다.

또, 레지스트 패턴(3a) 및 박막패턴(2a)을 축소 투영렌즈(13L)측으로 향하여 배치함으로써, 노광광(L)은 유리기판(1)의 제2 주면측에서 조사되어 노광조사 내성 이 높은 금속을 함유하는 박막패턴(2a)(감광체 박막(2))을 통하여 웨이퍼상의 레지스트막(12)에 이른다. 이 때문에, 레지스트 패턴(3a)으로의 조사량 및 노광 인텐서티(intensity)를 1자리 정도 내릴 수 있으므로, 하프톤막의 조사내성을 향상시킬 수 있다. 특히 파장이 193nm인 노광에서는 다광자 흡수에 의한 레지스트 데미지가 크므로 노광 인텐서티가 내려가면 비례관계 이상의 데미지 저감효과가 얻어진다. 이하, 조금 더 상세히 노광방법을 설명한다.

여기서 이용한 축소투영 노광장치의 일예를 도 11에 나타낸다. 축소투영 노광장치(13a)에서 발하는 노광광은 플라이 아이렌즈(13b), 조명형상 조정애퍼처(aperture)(13c), 콘덴서 렌즈(13d1, 13d2) 및 미러(13e)를 통하여 상기 하프톤 위상시프트 마스크(M)를 조사한다. 하프톤 위상시프트 마스크(M)상에는 마스킹 블레이드(blaid)가 배치되어 있어 노광영역의 크기에 따라 그 개구의 크기를 조정할 수 있도록 되어 있다. 이 하프톤 위상시프트 마스크(M)는, 상기 적층구조의 하프톤막이 형성된 주면(제1 주면)을 하방(웨이퍼(11)측)으로 향한 상태로 탑재되어 있다. 따라서, 상기 노광광은, 하프톤 위상시프트 마스크(M)의 주면과는 반대측의 이면(제2 주면)측에서 조사된다. 이것에 의해, 하프톤 위상시프트 마스크(M)상에 그려진 마스크패턴은, 축소투영 렌즈(13L)를 통하여 시료기판인 웨이퍼(11)상(상기와 같이 웨이퍼(11)상의 레지스트막(12))에 투영된다. 하프톤 위상시프트 마스크(M)의 제1 주면에는, 이물 부착에 의한 패턴전사 불량을 방지하기 위한 팰리클(7)이 경우에 따라 설치되어 있다. 이 팰리클(7)은, 상기한 바와 같이 팰리클막(7a)과 팰리클 프레임(7b)을 가지고 있다. 또한, 하프톤 위상시프트 마스크(M) 는 마스크 위치 제어수단(13f)으로 제어된 마스크 스테이지(13g)상에 진공 흡착되며, 위치 검출수단(13h)에 의해 위치 정합되어, 그 중심과 투영렌즈의 광축과의 위치 정합이 정확하게 행해지고 있다. 웨이퍼(11)는, 시료대(13i)상에 진공 흡착되어 있다. 시료대(13i)는, 축소 투영렌즈(13L)의 광축방향, 즉 Z축 방향으로 이동 가능한 Z 스테이지(13j)상에 탑재되며, 또한 XY 스테이지(13k)상에 탑재되어 있다. Z 스테이지(13j) 및 XY 스테이지(13k)는, 주제어계(13m)에서의 제어명령에 따라 각각의 구동수단(13n1, 13n2)에 의해 구동되므로, 소망한 노광위치로 이동 가능하다. 그 위치는 Z 스테이지(13j)에 고정된 미러(13p)의 위치로서, 레이저 측정기(13q)에서 정확하게 모니터되고 있다. 위치 검출수단(13h)에는, 예컨대 할로겐 램프가 이용되고 있다.

노광장치의 스테이지나 반송계통에 접촉하는 부분에는 레지스트막이 남겨지지 않도록 하프톤 위상시프트 마스크(M)상의 레지스트막을 노광해 놓고 반송에 의해 생기는 이물의 발생을 방지했다. 이 처리가 없는 경우에는 이물이 발생하고, 전사결함을 일으켰다.

본 실시형태의 하프톤 위상시프트 마스크(M)의 패턴을 상기 노광장치에 장착하고, 스텝&스캔 노광을 행하여 웨이퍼(11)상의 레지스트막(12)에 전사했다. 그 결과, 전사결함은 발생하지 않고, 치수 정밀도는, 통상의 하프톤 위상시프트 마스크에 비해 약 8nm 향상했다. 4배의 축소 광학계를 통한 노광으로 되어 있지만, MEF(Mask Error enhance Factor)를 위한, 하프톤 위상시프트 마스크(M)의 치수 정밀도 향상이 이와 같은 큰 치수 정밀도 향상으로 이어졌다. 또, 하프톤 위상시프트 마스크(M)상에 차광띠(3b)가 형성되어 있으므로, 숏 사이에서의 다중노광 부분에도 문제는 생기지 않았다.

다음에, 본 발명에서의 반도체장치의 제조방법의 일예를 도 12를 이용하여 설명한다. 공정(101)은, 마스크패턴을 웨이퍼(11)상에 전사하는 패턴 전사공정이며, 공정(111)은, 에칭이나 성막 등의 각종 가공을 행하는 공정이다. 통상의 반도체장치에서는, 공정(112)에서 모든 가공이 종료했다고 판정하기까지, 패턴전사와 각종 가공을 반복하여 실시한다.

그런데, 본 실시형태에서는, 패턴 전사공정(101)에서, 웨이퍼(11)에 레지스트막을 도포(공정(102))한 후, 공정(103)에 의해, Cr 마스크 혹은 무기막으로 이루어지는 하프톤막을 갖는 하프톤 위상시프트 마스크 등과 같은 통상의 마스크를 이용하는지, 상기한 바와 같은 유기감광성 수지와 금속함유 박막과의 적층막을 갖는 하이브리드형의 하프톤 위상시프트 마스크(이하, 간단화를 위해 하이브리드 마스크라 칭함)를 사용하는지를 선택한다. 여기서는, 마스크 1매당 웨이퍼 노광매수가 소정치보다 적은 경우에, 후술하는 방법에서 하이브리드 마스크를 별도 준비하여, 그것을 선택하도록 했다.

그 후, 선택한 통상의 마스크 또는 하이브리드 마스크를 공정(104) 또는 공정(105)에서 노광장치에 탑재한 후, 공정(106) ~ 공정(110)을 거쳐 웨이퍼(11)상에 레지스트 패턴을 형성했다.

다음에, 예컨대 트윈 ·웰 방식의 CMIS(Complementary MIS) 회로를 갖는 반도체장치의 제조에 상기 하프톤 위상시프트 마스크를 이용한 예를 도 13으로 설명 한다. 도 13의 (a) ~ (f)는, 그 제조공정중에서의 웨이퍼(11)의 요부 단면도이다.

웨이퍼(11)를 구성하는 반도체기판(이하, 간단히 기판이라 함)(11S)은, 예컨대 평면 원형모양의 n-형의 Si 단결정으로 이루어진다.

우선, 기판(11S)상에 마스크 정합용의 웨이퍼 얼라이먼트 마크를 형성한다(도시하지 않음). 이 웨이퍼 얼라이먼트 마크는 선택 산화공정을 부가하여 웰 형성시에 작성하는 것도 가능하다. 그 후, 도 13의 (a)에 나타내는 바와 같이, 기판(11S)상에 산화실리콘(SiO₂) 등으로 이루어지는 절연막(15a)을 형성하고, 이어서 인프라 마스크용의 레지스트 패턴(16a)을 i선 리소그래피에 의해 절연막(15a)상에 형성한다. 이 때, 사용한 마스크는, 통상의 Cr 마스크이다. 그 후, 상기 레지스트 패턴(16a)을 마스크로 하여, 기판(11S)에, 예컨대 인을 이온 주입했다. 이것에 의해, n웰(NWL)을 형성한다.

다음에, 애싱(ashing)에 의해 레지스트 패턴(16a)을 제거하고, 절연막(15a)을 제거한 후, 도 13의 (b)에 나타내는 바와 같이, 기판(11S)상에 산화실리콘으로 이루어지는 절연막(15b)을 형성하며, 이어서 인프라 마스크용의 레지스트 패턴(16b)을 i선 리소그래피에 의해 절연막(15b)상에 형성한다. 이때, 사용한 마스크도, 통상의 Cr 마스크이다. 그 후, 상기 레지스트 패턴(16b)을 마스크로 하여, 기판(11S)에, 예컨대 붕소(B)를 이온 주입했다. 이것에 의해, p웰(PWL)을 형성한다.

다음에, 레지스트 패턴(16b)과 절연막(15b)을 제거하고, 기판(11S)의 주면( 제1 주면)에, 도 13의 (c) 에 나타내는 바와 같이, 예컨대 산화실리콘 막으로 이루어지는 분리용의 필드 절연막(17)을 홈형 아이솔레이션 형으로 형성했다. 또한, 아이솔레이션 방법으로서는 LOCOS(Local Oxidization of Silicon) 법을 이용해도 된다. 이 아이솔레이션 형성시의 리소그래피에는, KrF 엑시머 레이저 축소투영 노광장치 및 통상의 Cr 마스크를 이용했다.

계속해서, 이 필드 절연막(17)에 의해 둘러싸여진 활성영역에는, nMISQn 및 pMISQp를 형성한다. nMISQn 및 pMISQp의 게이트 절연막(18)은, 예컨대 산화실리콘 막으로 이루어지며, 열산화 법 등에 의해 형성되어 있다. 또, nMISQn 및 pMISQp의 게이트전극(배선)(19)은, 예컨대 저저항 폴리실리콘으로 이루어지는 게이트 형성막을 CVD법 등에 의해 퇴적한 후, 그 막을, KrF 엑시머 레이저 축소투영 노광장치 및 상기 마스크의 제조방법 5에 기재의 하이브리드 마스크를 이용하여 리소그래피를 행하고, 그 후 에칭을 행하여 형성되어 있다. 웨이퍼(11)상의 레지스트 막에는, 예컨대 페놀수지계의 화학증폭계 레지스트를 이용했다. 이 경우의 레지스트 막은 네거티브형이라도 포지티브형이라도 된다. 또한, 이 게이트전극(19)은, ArF 엑시머 레이저 축소투영 노광장치 및 상기 마스크의 제조방법 3에 기재의 하이브리드 마스크를 이용하여 리소그래피를 행해도 된다. 노광파장이 짧은만큼, ArF 엑시머 레이저를 이용한 편이 미세패턴을 노광 여유도를 가지고 해상(解像)한다.

nMISQn의 n형의 반도체 영역(20)은, 예컨대 인 또는 비소를, 게이트전극(19)을 마스크로 하여 기판(11S)에 이온 주입법 등에 의해 도입함으로써, 게이트전극(19)에 대하여 자기정합적으로 형성되어 있다. 또, pMISQp의 p형 반도체 영역(21)은, 예컨대 붕소를, 게이트전극(19)을 마스크로 하여 기판(11S)에 이온 주입법 등에 의해 도입함으로써, 게이트전극(19)에 대하여 자기정합적으로 형성되어 있다. 단, 상기 게이트전극(19)은, 예컨대 저저항 폴리실리콘의 단체막으로 형성되는 것에 한정되지 않고 여러가지 변경 가능하며, 예컨대 저저항 폴리실리콘막 상에, 텅스텐 실리사이드나 코발트 실리사이드 등과 같은 실리사이드층을 설치하게 되는, 소위 폴리사이드 구조로 해도 되며, 예컨대 저저항 폴리실리콘막 상에 질화티탄이나 질화텅스텐 등과 같은 베리어 도체막을 통하여 텅스텐 등과 같은 금속막을 설치하게 되는, 소위 폴리메탈 구조로 해도 된다.

우선, 이와 같은 기판(11S)상에, 도 13의 (d)에 나타내는 바와 같이, 예컨대 산화실리콘막으로 이루어지는 층간절연막(22a)을 CVD(Chemical Vapor Deposition)법 등에 의해 퇴적한 후, 그 상면에 폴리실리콘막을 CVD법 등에 의해 퇴적한다. 이어서, 그 폴리실리콘막에 리소그래피를 행하고, 에칭하여 패터닝한 후, 그 패터닝된 폴리실리콘막의 소정 영역에 불순물을 도입함으로써, 폴리실리콘막으로 이루어지는 배선(23L) 및 저항(23R)을 형성한다.

그 후, 도 13의 (e)에 나타내는 바와 같이, 기판(11S)상에, 예컨대 산화실리콘으로 이루어지는 층간절연막(22b)을 CVD법 등에 의해 퇴적한 후, 층간절연막(22a, 22b)에 반도체 영역(20, 21) 및 배선(23L)의 일부가 노출하는 콘택트 홀(배선)(24)을 KrF 엑시머 레이저 축소투영 노광장치 및 상기 마스크의 제조방법 5에 기재의 하이브리드 마스크를 이용하여 리소그래피를 행하고, 에칭하여 천공한다. 웨이퍼(11S)상의 레지스트에는, KrF 엑시머 레이저 광에 감도를 갖는 페놀 수지를 베이스수지로 한 화학증폭계 레지스트를 이용했다. 이 경우, 레지스트막은, 포지티브형을 사용한다.

여기서는, 콘택트 홀(24)의 홀 직경이, 예컨대 0.18㎛이었으므로, KrF 엑시머 레이저 노광을 이용했지만, 예컨대 0.15㎛보다 작은 홀 직경이 필요한 경우는, 예컨대 ArF 엑시머 레이저 노광을 이용하면 된다. 이것에 의해, 예컨대 0.15㎛보다 작은 홀 직경을 안정하게 해상할 수 있다. 그때, 하프톤 위상시프트 마스크상의 레지스트막의 두께는, 예컨대 ArF 엑시퍼 레이저 광에 대하여 위상반전 하도록(위상차가 거의 π가 3π가 되도록 함) 설정해 놓는다.

또한, 기판(11S)상에, 예컨대 티탄(Ti), 질화티탄(TiN) 및 텅스텐(W)으로 이루어지는 금속막을 스퍼터링법 및 CVD법에 의해 순차 퇴적한 후, 그 금속막을 KrF 엑시머 레이저 축소투영 노광장치 및 상기 마스크의 제조방법 5의 하이브리드 마스크를 이용하여 리소그래피를 행하고, 에칭함으로써, 도 13의 (f)에 나타내는 바와 같이, 제1층 배선(배선)(25L1)을 형성한다. 이것 이후는, 제1층 배선(25L1)과 동일하게 제2층 배선 이후를 형성하여, 반도체장치를 제조한다. 여기서는, 배선피치가, 예컨대 0.36㎛였기 때문에, KrF 엑시머 레이저 노광을 이용했지만, 해상도의 관계로부터 0.3㎛에서 배선 피치패턴을 형성하는 경우는, ArF 엑시머 레이저 노광을 이용한다.

커스텀(custom) LSI제품에서는, 특히, 제1층 배선(25L1)을 중심으로 마스크 디버그가 행해지는 일이 많다. 제1층 배선(25L1)으로의 마스크 공급 TAT(Turn Around Time)의 빠름이 제품 개발력을 결정하고, 또한, 필요한 마스크 매수(枚數) 도 많아지므로 이 공정에 마스크 정밀도에서 오는 수율이 높은 본 하이브리드 마스크를 적용하는 데는 효과가 특히 크다.

또, MEF의 관계에서 마스크의 치수분포나 치수편차가 조장(助長)되어 전사되므로, 통상의 마스크를 이용한 경우, 치수의 편차가 크지만, 본 실시형태의 하이브리드 마스크를 이용한 노광처리에서는, 마스크 자체의 치수 정밀도가 높으므로, 그와 같은 문제를 저감 또는 방지할 수 있다. 특히, 게이트배선 형성공정에서는, 높은 치수 정밀도가 요구되므로, 치수 정밀도가 높은 하이브리드 마스크는 특히 효과가 컸었다. 또한, 콘택트 홀(24)의 형성에서도, MEF가 크므로, 마스크의 치수 정밀도가 높은 하이브리드 마스크는 전사치수 정밀도의 향상효과가 컸었다.

여기서는, 하이브리드 마스크로서 주로 상기 마스크의 제조방법 5에 기재의 하이브리드 마스크를 이용했지만, 상기 기재 이외의 하이브리드 마스크를 이용해도 양호한 효과가 얻어졌다. 정밀도 수율이 높기 때문에 마스크의 제조비용이 낮고, 제조기간도 짧게 끝나므로, CMIS 회로를 갖는 반도체장치의 제조비용을 내릴 수 있었다. 또, CMIS 회로를 갖는 반도체장치를 단기간에 제조할 수 있었다. 또한, CMIS 회로를 갖는 반도체장치의 개발 TAT도 단축시킬 수 있었다.

(실시형태 2)

본 실시형태 2는, 노광조사 내성이나 경시변화에 강한 하이브리드 마스크의 운용방법에 관한 것이다.

상기 실시형태 1에서 설명한 하프톤 위상시프트 마스크는, 하프톤막으로서 레지스트막을 대표로 하는 감광성 유기막을 이용하기 때문에 장기간 사용이나 노광 횟수가 증가하는데 따라 점차 감광성 유기막의 막두께가 얇아져 위상이 변화하는 문제가 생기는 것을 본 발명자들은 발견했다.

그래서, 본 실시형태에 있어서는, 하프톤 위상시프트 마스크를 사용하는 도중에 위상을 측정하고, 위상이 소망치에서 벗어나 있는 경우에는, 유리기판(1)을 파냄으로써, 하프톤막과 하프톤막이 없는 개구부를 투과한 광의 사이에 소망한 위상차가 얻어지도록 조정을 행하도록 했다. 도 14는, 노광숏 수에 대한 위상각의 변화를 나타내고 있다. 도 14에 나타내는 바와 같이, 누적 노광량 혹은 위상각의 모니터를 행하여 기준치를 하회한 경우에, 유리기판(1)을 소망한 양만 파 들어가 위상각 조정을 행한다. 도 14의 경우, 숏 수가 1 ×10⁶, 3 ×10⁶, 5 ×10⁶...이 될때마다 위상각에서 4˚상당분만큼 유리기판(1)을 파 들어갔다. 1숏의 노광량이 대충 웨이퍼상에서 400MJ/m²이었기 때문에, 반도체장치의 제조공정과 링크시켜 누적노광량으로서는 약 400MJ/m², 1200MJ/m^2,, 2000MJ/m²...마다 유리기판(1)의 파임 공정을 부가했다. 이와 같이 누적노광량으로 관리하여 유리기판이 파임 공정을 추가하는 것도 가능하지만, 보다 정밀도 높게 관리할 필요가 있는 경우는 하프톤막의 위상각을 레이저 간섭법 등을 사용하여 측정하고, 예컨대 180 ±2°의 범위에 들어가도록 관리한다.

다음에, 유리기판(1)의 파임에 의한 하이브리드 마스크의 위상각 미세조정 방법을 도 15에 의해 설명한다.

도 15의 (a)는, 마스크의 제조방법 1 ~ 6에서 나타낸 유리기판(1), 박막패턴(2a), 레지스트 패턴(3a)을 갖는 하프톤 위상시프트 마스크(M)의 요부확대 단면도를 나타내고 있다. 여기서, 경시변화나 노광조사 변화 등에 의해 위상각이 변화해 온 경우, 도 15의 (b)에 나타내는 바와 같이, 유리기판(1)의 노출면(박막패턴(2a) 및 레지스트 패턴(3a)에서 노출하는 부분)(C)을 에칭으로 파내 소망한 위상차가 되도록 조정했다. 이 에칭에는, 드라이에칭도 이용할 수 있지만, 웨트에칭은 레지스트 패턴(3a)의 막두께를 감소하는 일이 적어 위상각의 조정이 용이해진다. 여기서는, 감광막으로서 기능하는 박막패턴(2a)으로서 Cr을 이용하고, 예컨대 플루오르화 암모늄을 체적비로 60, 플루오르산을 1의 비율로 혼합한 웨트에칭액을 이용하여 유리기판(1)의 에칭을 행했다. 또, 박막패턴(2a)과 레지스트 패턴(3a)으로 이루어지는 하프톤막과, 이들이 제거된 개구부(유리면)와의 위상차를 레이저 간섭계로 측정하여, 양자 사이에서 위상이 반전하도록 에칭량을 구해 에칭을 행했다. 이와 같이 함으로써 위상차를 높은 정밀도에서 목표의 값(위상반전 상태)에 근접할 수 있었다. 실제, 이 방법에서 위상차를 목표의 값에 대해 ±1°의 정밀도로 근접할 수 있다. 또한, 이와 같은 조정이 가능한 것은 경시변화나 노광조사 변화의 막두께가 얇아지는 방향의 변화이기 때문이다.

(실시형태 3)

게이트 어레이 등과 같은 반도체장치(커스텀 LSI(Large Scale Integrated circuit))는, 공통이 되는 게이트 어레이 확산층(마스터층)이 고객에 의하지 않고 일정한 패턴으로 되어 있는 한편, 그 상층의 배선층은, 고객의 요구에 따라 수정이나 변경이 생기는 커스텀층으로 되어 있다.

그래서, 본 실시형태 3에 있어서는, 양산 전의 개발, 시작(試作) 및 양산공정에 있어서, 상기 마스터층의 패턴을, 상기 통상의 마스크를 이용하여 형성한다. 그리고, 상기 커스텀층의 패턴은, 최초, 고객 사양의 디버그가 완료하기까지 상기 하이브리드 마스크를 이용하여 형성하고, 고객으로부터 양산개시의 승인을 얻은 시점에서 통상의 마스크로 전환하여, 커스텀 LSI를 양산한다.

도 16은, 본 실시형태의 반도체장치의 제조플로우의 일예를 나타내고 있다. 도 16의 활성영역의 형성공정(200), 웰 형성공정(201), 게이트전극 형성공정(202) 및 소스 ·드레인용의 반도체 영역의 형성공정(203)에서는 통상의 마스크(무기막형 하프톤 마스크를 포함)를 이용한다. 그리고, 도 16의 콘택트 홀 형성공정(204), 제1층 배선의 형성공정(205), 제1 스루홀의 형성공정(206), 제2층 배선의 형성공정(207), 제2 스루홀의 형성공정(208) 및 제3층 배선의 형성(209)에서는, 제조 시작시에 하이브리드 마스크를 이용하고, 양산시에 통상의 마스크(무기막형 하프톤 마스크를 포함)를 이용한다. 본딩패드의 형성공정(210)은, 커스텀층에 포함되는 경우를 예시하고 있다. 이 공정은, 마스크를 이용해도 되지만, 마스크를 이용하지 않고 형성하는 것도 가능하다. 이때, 제조 메이커측은, 예컨대 플래시 메모리(EEPROM : Electric Erasable Programmable Read Only Memory)에 의한 FPGA(Field Programmable Gate Array), 하이브리드 마스크에 의한 게이트 어레이, 통상의 마스크에 의한 게이트 어레이 등과 같이 커스텀 LSI 대응의 메뉴를 준비해 놓고, 고객측이, 그 메뉴 중에서 수량에 따라 소정의 타입을 선택 가능하도록 하는 것이 바람직하다.

이와 같은 본 실시형태에 의하면, 하이브리드 마스크의 정밀도 수율이 높은 제품 제조용의 마스크를 신속하게 제공할 수 있으므로, 마스크 공급 율속(律速)이 되지 않고 커스텀 LSI의 개발기간을 대폭 단축할 수 있다. 또, 고객의 요구에 맞춘 커스텀 LSI를 제공할 수 있다. 또한, 마스크 수율 향상에 의해 마스크 비용이 내려가므로 커스텀 LSI의 개발비를 대폭 저감할 수 있다. 따라서, 제조 메이커는, 소량 다품종의 커스텀 LSI를 생산하는 것이 가능하게 된다. 즉, 제조 메이커는, 중단하지 않을 수 없는 생산수량이 적은, 소위 소량 다품종의 커스텀 LSI의 생산도 도급할 수 있으므로, 총합적인 매상을 증가시키는 것이 가능하게 된다. 또, 고객은, 요구 사양에 맞춘 신뢰성이 높은 커스컴 LSI를 저가격으로 얻을 수 있다.

(실시형태 4)

본 발명의 다른 실시형태인 반도체장치의 제조에 사용하는 마스크의 제조에 대하여 설명한다. 반도체장치의 제조시, 고객이 선택하는 마스크의 제조 플로우의 일예를 도 17에 나타낸다.

우선, 반도체장치의 패턴 레이아웃 설계데이터를 사용하여 마스크의 패턴 레이아웃 설계데이터를 작성한 후(공정(300)), 그 반도체장치가 전체 생산품인지 아닌지를 판단한다(공정(301)). 그 전체 생산품인지 아닌지의 판정기준은, 예컨대 다음 식을 이용한다. 즉, 반도체장치의 총단가 = ((마스크의 비용 ×예상변경횟수 + 그 기타 비용)/전체 생산수)+제조원가의 식에 따른다. 식중에서, 그 기타 비용으로는, 예컨대 개발비 등이 포함된다. 이 총단가에 차지하는 마스크 비용의 비율을 미리 정한 값(예컨대 2% 등)으로 함으로써, 전체 생산수의 문턱치를 구하고, 이것으 로 제조하려고 하는 반도체장치의 생산수가, 그 문턱치보다 많다면 전체 생산품이라고 판단하고, 적다면 전체 생산품이 아니라고 판단한다.

그 반도체장치가 전체 생산품이 아닌 경우(전체 생산수가 상기 문턱치보다 적은 경우)는, 도 17의 좌측의 플로우가 되며, 기본적으로 하프톤 위상시프트 마스크로서 상기 하이브리드 마스크를 이용한다. 즉, 도 17의 좌측의 플로우에서는, 하이브리드 마스크의 시작공정을 거쳐, 하이브리드 마스크에 의한 반도체장치의 생산공정으로 이행한다. 하이브리드 마스크의 시작공정에서 하이브리드 마스크에 의한 반도체장치의 생산공정에서는, 개발요소가 큰 반도체장치에 대하여 Tape-Out(공정(302a1)) 후, 그 반도체장치의 작성을 위한 하이브리드 마스크를 시작(試作)한다(공정(302a2)). 이어서, 그 시작의 하이브리드 마스크를 평가한 후(공정 (302a3)), 기능의 양부를 판정한다(공정(302a4)). 기능판정에 합격한 경우에는, Tape-Out(공정(302a5)) 후, 이것을 노광처리시에 이용하여 반도체장치를 생산한다(공정(303a)). 한편, 기능판정에서 불합격한 경우에는, 상기 시작의 하이브리드 마스크를 수정(공정(302a6))하고, 재차 Tape-out(공정(302a1))으로부터 다시 한다.

이와 같은 하이브리드 마스크를 이용한 경우는, 정밀도 수율이 높으므로, 마스크 패턴의 수정이나 변경을 간단하게, 단시간 중에 할 수 있고, 게다가, 재료비, 공정비 및 연료비를 저감할 수 있다. 이 때문에, 이와 같은 플로우를 반도체장치의 개발기나 시작기(試作期)(양산공정 전)에 적용함으로써, 반도체장치의 개발기간이나 시작기간을 단축할 수 있다. 또, 반도체장치의 개발비나 시작비를 저감할 수 있다. 따라서, 생산수가 비교적 적은 반도체 집적회로장치라도, 비교적 저렴한 비용 으로 생산할 수 있다. 단, 그 후, 반도체장치의 수요가 증가한 단계에서, 생산수를 확대할것인가 아닌가를 판정하고(공정(304)), 생산수의 확대가 판정된 경우는, 가장 우측의 플로우로 이행하며, 마스크로서 상기 통상의 마스크를 이용하는 것도 가능하다. 생산수 확대의 판정은, 상기 전체 생산의 판정과 동일하다. 이와 같은 통상의 마스크(무기막형 하프톤 위상시프트 마스크를 포함)는, 내구성이 풍부해 신뢰성이 높고, 대량의 노광처리에 활용할 수 있으므로 양산에 적절하다. 즉, 반도체장치의 생산수의 확대가 확인된 시점(즉, 양산공정으로 이행하는 시점)에서 통상의 마스크를 이용함으로써, 대량생산시 마스크의 신뢰성의 향상을 도모할 수 있으므로, 그것을 이용하여 생산되는 반도체장치의 신뢰성 및 수율의 향상을 도모할 수 있다.

또, 공정(301)에서 반도체장치가 전체 생산품이라고 판정된 경우(전체 생산수가 상기 문턱치보다 많은 경우)는, 기능 확실도를 판정한다(공정(302b1)). 기능 확실도 공정은, 반도체장치의 기능의 확실함을 판정하는 공정이다. 이 판정의 결과, 고객의 설계내용에 개발요소가 많고, 마스크의 수정이나 변경이 수회에 이르는 경우는 도 17의 중앙의 플로우가 된다.

도 17의 중앙의 플로우에서는, 개발기나 시작기에 하프톤 위상시프트 마스크로서 상기 하이브리드 마스크를 이용하고, 그 후, 고객측에서 목표 사양이 만족했다고 판단된 시점에서, 통상의 마스크(무기막형 하프톤 위상시프트 마스크를 포함)의 작성 및 양산개시로 한다. 여기서는, 개발요소가 큰 반도체장치에 대하여 Tape-Out(공정(302b2)) 후, 이 반도체장치의 작성을 위한 하이브리드 마스크를 시작한다(공정(302b3)). 이어서, 그 시작의 하이브리드 마스크를 평가한 후(공정 (302b4)), 기능의 양부를 판정한다(공정(302b5)). 기능판정에 합격한 경우에는, 통상의 마스크(무기막형 하프톤 위상시프트 마스크를 포함)를 작성하고, 이것을 이용하여 노광처리를 행하여 반도체장치를 생산한다. 한편, 기능판정에서 불합격한 경우에는, 상기 시작의 하이브리드 마스크를 수정(공정(302b6))하고, 재차 Tape-out(공정(302b2))으로부터 다시 한다. 그 후, 고객측에서 목표 사양이 만족되었다면, 통상의 마스크(무기막형 하프톤 위상시프트 마스크를 포함)를 작성하고, 이것을 노광처리시에 이용하여 반도체장치를 생산한다(공정 303b). 이와 같이, 반도체장치의 개발이나 시작 등과 같이 기능확실도가 불안정한 단계에서는, 마스크 패턴의 변경이나 수정을 단시간에 할 수 있고, 게다가 저비용으로 할 수 있는 하이브리드 마스크를 이용한다. 이것에 의해, 반도체장치의 개발이나 시작기간을 단축할 수 있다. 또, 반도체장치의 개발비나 시작비를 대폭 저감할 수 있다. 한편, 그 후, 기능이 확정된 단계에서는, 내구성이 풍부하고 신뢰성이 높으며, 대량 노광처리에 활용할 수 있는 통상의 마스크(무기막형 하프톤 위상시프트 마스크를 포함)를 이용한다. 이것에 의해, 대량생산시 마스크의 신뢰성 향상을 도모할 수 있으므로, 그것을 이용하여 생산되는 반도체장치의 신뢰성 및 수율의 향상을 도모할 수 있다. 따라서, 이상과 같은 개발기, 시작기 및 양산기를 거쳐 생산되는 반도체장치의 종합적인 비용을 저감할 수 있다. 또, 반도체 집적회로장치의 생산효율을 향상시킬 수 있다.

또, 공정(301)에서 반도체장치가 전체 생산품이라고 판정되고, 또한, 고객의 설계내용이 이미 디버그 종료이며, 상기 기능 확실도 공정(302b1)에서 기능을 확정되어 있다고 판정되는 경우는, 마스크의 변경이나 수정의 가능성이 낮으므로, 도 17의 우측의 플로우로 된다. 즉, Tape-Out(공정(302c))을 거쳐, 처음으로 통상의 마스크(무기막형 하프톤 위상시프트 마스크를 포함)를 작성하고, 이것을 노광처리시에 이용하여 반도체장치를 생산한다(공정(303c)). 이것에 의해, 반도체장치의 생산의 종합적인 비용, 원가를 저감할 수 있다. 또한, 상기 노광처리는, 상기 스텝 ·앤드 ·리피트 노광방법 및 스텝 ·앤드 ·스캔 노광방법 중 어느 노광방법을 이용해도 된다.

이와 같은 반도체장치의 생산시에는, 반도체장치의 생산 또는 공급측이, 예컨대 도 18에 나타내는 바와 같은 반도체장치 생산의 스타일을 고객에게 제시한다. 여기서는, 예컨대 4개의 생산 타입이 예시되어 있다. 즉, 하이브리드 마스크 전문형, 하이브리드 마스크 초기 생산형, 하이브리드 마스크 개발형, 통상의 마스크 전문형이다. 하이브리드 마스크 전문형은, 도 17의 좌측의 플로우에서 설명한 타입이다. 또, 하이브리드 마스크 초기 생산형은, 도 17의 좌측의 플로우에서 공정(304)을 거쳐 우측의 플로우로 이행한 타입이다. 또, 하이브리드 마스크 개발형은, 도 17의 중앙의 플로우에서 설명한 타입이다. 또한, 통상의 마스크 전문형은, 도 17의 우측의 플로우에서 설명한 타입이다. 이와 같이 함으로써, 고객측에서는, 마켓(market) 정보 등에서 예상되는 반도체장치의 전체 생산수, 고객 설계내용의 확실도 등 여러가지 요소를 검토한 후, 도 18의 메뉴 중에서 제품 또는 제조공정마다 최적의 생산타입을 선택할 수 있다. 이 때문에, 고객측에서는, 특히 어려운 판 정이나 판단을 하지않고, 요구에 맞춘 생산 스타일을 선택할 수 있다. 또, 상기 생산타입의 메뉴는, 제조 메이커측에서 홈페이지 또는 전용의 통신영역에 준비해 놓는 것도 가능한다. 고객은, 인터넷 회선 또는 전용회선 등과 같은 통신회선을 통하여 홈페이지 또는 전용의 통신영역에 액세스함으로써, 상기 생산타입을 선택하는 것이 가능하게 되어 있다. 이 경우, 어느 생산타입이 고객에게 최적인지를 자동적으로 선택할 수 있는 네비게이션 시스템을 구축하는 것이 바람직하다. 예컨대 상기 홈페이지나 전용의 통신영역에서는, 액세스해 온 고객에 대해, 도 18중의 형태, 생산수량, 개발비, 개발TAT, 패턴변경의 가능성 등과 같은 여러가지 요소에 관해 하나 하나 질문한다. 그리고, 고객측에, 그 질문에 대하여 차례로 회답하게 함으로써, 최적의 생산타입을 자동적으로 선택할 수 있도록 한다. 물론, 홈페이지나 전용의 통신영역에 도 18과 같은 고객메뉴를 그대로 띄워서, 고객측에게 최적의 생산타입을 선택하게 하도록 하여도 된다. 이와 같이 함으로써, 고객측에서는 제품 또는 공정의 최적의 생산타입을 간단히 선택할 수 있고, 반도체장치를 효율적으로 생산하는 것이 가능하게 된다.

또, 제조 메이커측은, 여러가지의 반도체장치에 관한 정보를, 광역적으로, 더욱이 즉석으로 공급하는 것이 가능하게 된다. 물론, 생산타입의 선택은, 전화회선이나 다른 통신수단 등을 사용하여 행하는 것도 가능하다. 도 19는, 레지스트 마스크 개발형에 적합한 반도체 집적회로장치의 생산공정을 구체적으로 나타내고 있다. 여기서는 자사에서 반도체 집적회로장치의 설계, 개발, 시작 및 생산을 일괄하여 행하고, 수직통합형의 반도체 제조 기업에서 마스크의 적절한 사용이 예시되어 있다, 즉, TEG(Test Element Group), 프로토 타입 및 제품판의 수 컷트(설계에서 시작까지의 단위)에 이르는 개발단계(제1사분기 ~ 제4사분기 도중)에서는, 하이브리드 마스크를 사용함으로써, 마스크 비용의 저감 및 개발기간이나 시작기간의 단축을 도모한다. 그 후, 제품의 기능사양 등이 확인되어, 수요의 개시가 확인된 단계에서, 통상의 마스크(무기막형 하프톤 위상시프트 마스크를 포함)로 전환하여, 반도체 집적회로장치의 양산으로 이행한다.

이상, 본 발명자에 의해 이루어진 발명을 실시형태에 의거하여 구체적으로 설명했지만, 본 발명은 상기 실시형태에 한정되지 않고, 그 요지를 이탈하지 않는 범위에서 여러가지 변경 가능하다는 것은 말할 필요도 없다.

예컨대 상기 실시형태에 있어서는, 배선을 통상의 배선구조로 한 경우에 대하여 설명했지만, 이것에 한정되지 않고, 예컨대 절연막에 형성된 홈 내에 도체막을 매립함으로써 배선이나 플러그를 형성하는, 소위 대머신 법 또는 듀얼 대머신 법에 의해 배선을 형성해도 된다.

또, 상기 실시형태에 있어서는, 반도체 집적회로 기판으로서 반도체 단체로 이루어지는 반도체기판을 이용한 경우에 대하여 설명했지만, 이것에 한정되지 않고, 예컨대 절연층상에 얇은 반도체 층을 설치하게 되는 SOI(Silicon On Insulator)기판, 반도체 기판상에 에피텍셜 층을 설치게 되는 에피텍셜 기판을 이용해도 된다.

또, 각종 마스크를 이용한 노광처리시에, 노광광으로서 상기 변형조명을 이용해도 된다.

이상의 설명에서는 주로 본 발명자에 의해 이루어진 발명을 그 배경이 된 이용분야인 CMIS회로를 갖는 반도체장치의 제조방법에 적용한 경우에 대하여 설명했지만, 그것에 한정되지 않고, 예컨대 DRAM(Dynamic Random Access Memory), SRAM(Static Random Access Memory) 또는 플래시 메모리(EEPROM ; Electric Erasable Programmable Read Only Memory) 등과 같은 메모리회로를 갖는 반도체장치, 마이크로 프로세서 등과 같은 논리회로를 갖는 반도체장치 혹은 상기 메모리회로와 논리회로를 동일 반도체기판에 설치하고 있는 혼재형의 반도체장치에도 적용할 수 있다. 또, 액정기판이나 마이크로 머신의 제조방법에도 상기와 동일하게 적용할 수 있다.

본원에 의해 개시되는 발명중, 대표적인 것에 의해 얻어지는 효과를 간단히 설명하면, 이하와 같다.

(1). 감광체막과 위상조정용의 감광성 조성물막을 갖는 반투명 위상시프트 패턴이 형성된 포토마스크를 이용한 축소투영 노광법으로, 웨이퍼상의 레지스트막에 패턴을 전사하는 공정을 갖는 것에 의해, 웨이퍼상에 전사되는 패턴의 치수 정밀도를 향상시키는 것이 가능하게 된다.

(2). 감광체막과 위상조정용의 감광성 조성물막을 갖는 반투명 위상시프트 패턴이 형성된 포토마스크를 이용한 축소투영 노광법으로, 웨이퍼상의 레지스트막에 패턴을 전사하는 공정을 갖는 것에 의해, 반도체장치의 제조, 개발 TAT를 단축시키는 것이 가능하게 된다.

Claims (30)

1. 반도체장치의 제조공정에서의 축소투영 노광처리시에, 감광성 유기막 및 감광체막을 갖는 반투명 위상시프터 패턴이 마스크 기판상에 형성된 제1 반투명 위상시프트 마스크와, 무기막으로 이루어지는 반투명 위상시프터 패턴이 마스크기판상에 형성된 제2 반투명 위상시프트 마스크를, 상기 반도체장치의 생산량에 따라 적절히 사용하여 노광처리에 이용하는 것을 특징으로 하는 반도체장치의 제조방법.
2. 제 1 항에 있어서,

   상기 반도체장치의 제조의 시작시에는 상기 제1 반투명 위상시프트 마스크를 이용하고, 상기 반도체장치의 양산시에는 상기 제2 반투명 위상시프트 마스크를 이용하는 것을 특징으로 하는 반도체장치의 제조방법.
3. 제 1 항에 있어서,

   상기 반도체장치의 마스크층에서는 노광광에 대한 차광체가 금속막으로 이루어지는 포토마스크 또는 상기 제2 반투명 위상시프트 마스크의 적어도 한쪽을 이용하고, 상기 반도체장치의 커스텀층에서는 상기 제1 반투명 위상시프트 마스크를 이용하는 것을 특징으로 하는 반도체장치의 제조방법.
4. 제 1 항에 있어서,

   (a) 상기 제1 반투명 위상시프트 마스크를 이용하는 생산타입 및 상기 제2 반투명 위상시프트 마스크를 이용하는 생산타입을 포함하는 고객용 메뉴를 생산자측에서 준비하는 공정,

   (b) 상기 고객용 메뉴중에서 반도체장치의 종류 또는 반도체장치의 소정의 제조공정에 최적의 생산타입을 생산 의뢰자가 선택하는 공정을 갖는 것을 특징으로 하는 반도체장치의 제조방법.
5. (a) 반도체장치의 생산량이, 미리 정해진 생산량의 문턱치보다도 많은지 아닌지를 판단하는 공정,

   (b) 상기 반도체장치의 생산량이 상기 문턱치보다도 적은 경우에는, 감광성 유기막 및 감광체막을 갖는 반투명 위상시프터 패턴이 마스크기판상에 형성된 제1 반투명 위상시프트 마스크를 이용하여 웨이퍼상에 소정의 패턴을 축소투영 노광하는 공정을 갖는 것을 특징으로 하는 반도체장치의 제조방법.
6. 제 5 항에 있어서,

   상기 반도체장치의 생산량이 확대되어, 그 생산량이 상기 문턱치를 상회한 단계에서, 무기막으로 이루어지는 반투명 위상시프터 패턴이 마스크기판상에 형성된 제2 반투명 위상시프트 마스크를 이용하여 웨이퍼상에 소정의 패턴을 축소투영 노광하는 공정을 갖는 것을 특징으로 하는 반도체장치의 제조방법.
7. (a) 반도체장치의 생산량이, 미리 정해진 생산량의 문턱치보다도 많은지 아닌지를 판단하는 공정,

   (b) 상기 반도체장치의 생산량이 상기 문턱치보다도 많은 경우에는, 상기 반도체장치의 기능을 확정하고 있는지 아닌지에 대해서 판단하는 공정,

   (c) 상기 기능을 확정하고 있지 않은 경우에는, 감광성 유기막 및 감광체막을 갖는 반투명 위상시프터 패턴이 마스크기판상에 형성된 제1 반투명 위상시프트 마스크를 이용하여 웨이퍼상에 소정의 패턴을 축소투영 노광하는 공정을 갖는 것을 특징으로 하는 반도체장치의 제조방법.
8. 제 7 항에 있어서,

   상기 반도체장치의 기능을 확정한 단계에서, 무기막으로 이루어지는 반투명 위상시프터 패턴이 마스크기판상에 형성된 제2 반투명 위상시프트 마스크를 이용하여 웨이퍼상에 소정의 패턴을 축소투영 노광하는 공정을 갖는 것을 특징으로 하는 반도체장치의 제조방법.
9. 반도체장치의 제조공정에 있어서,

   양산공정의 이전은, 노광처리시에, 감광성 유기막 및 감광체막을 갖는 반투명 위상시프터 패턴이 마스크기판상에 형성된 제1 반투명 위상시프트 마스크를 이용하여 웨이퍼상에 소정의 패턴을 축소투영 노광하는 것을 특징으로 하는 반도체장치의 제조방법.
10. 반도체장치의 제조공정에 있어서,

    양산공정의 이전은, 노광처리시에, 감광성 유기막 및 감광체막을 갖는 반투명 위상시프터 패턴이 마스크기판상에 형성된 제1 반투명 위상시프트 마스크를 이용하여 웨이퍼상에 소정의 패턴을 축소투영 노광하고, 양산공정시에는, 무기막으로 이루어지는 반투명 위상시프터 패턴이 마스크기판상에 형성된 제2 반투명 위상시프트 마스크를 이용하여 웨이퍼상에 소정의 패턴을 축소투영 노광하는 것을 특징으로 하는 반도체장치의 제조방법.
11. 감광성 유기막 및 감광체막을 갖는 반투명 위상시프터 패턴이 형성된 제1 반투명 위상시프트 마스크와, 무기막으로 이루어지는 반투명 위상시프터 패턴이 마스크기판상에 형성된 제2 반투명 위상시프트 마스크를, 반도체장치의 제조공정에 따라 적절히 사용하여 노광처리에 이용하는 것을 특징으로 하는 반도체장치의 제조방법.
12. 제 11 항에 있어서,

    반도체장치의 배선을 형성하기 위한 노광공정시에는, 상기 제1 반투명 위상시프트 마스크를 이용하는 것을 특징으로 하는 반도체장치의 제조방법.
13. 제 12 항에 있어서,

    상기 반도체장치의 배선을 형성하기 위한 노광공정은, 전극, 배선 또는 홀을 웨이퍼상에 전사하기 위한 공정인 것을 특징으로 하는 반도체장치의 제조방법.
14. 감광성 유기막 및 감광체막을 갖는 반투명 위상시프터 패턴이 마스크기판상에 형성된 제1 반투명 위상시프트 마스크와, 무기막으로 이루어지는 반투명 위상시프터 패턴이 마스크기판상에 형성된 제2 반투명 위상시프트 마스크를, 웨이퍼 노광수에 따라 적절히 사용하여 노광처리에 이용하는 것을 특징으로 하는 반도체장치의 제조방법.
15. 감광성 유기막 및 감광체막을 갖는 반투명 위상시프터 패턴이 마스크기판상에 형성된 반투명 위상시프트 마스크를 이용하여 웨이퍼상의 레지스트막에 소정의 패턴을 축소투영 노광하는 공정을 갖는 것을 특징으로 하는 반도체장치의 제조방법.
16. 제 15 항에 있어서,

    (a) 상기 반투명 위상시프터 패턴을 투과하는 노광광의 위상을 측정하는 공정,

    (b) 상기 (a)공정에 의해 소망한 위상이 얻어지지 않는 경우에는 상기 반투명 위상시프터 패턴에서 노출하는 마스크기판 부분을 파냄으로써 상기 위상을 조정하는 공정을 갖는 것을 특징으로 하는 반도체장치의 제조방법.
17. 제 15 항에 있어서,

    상기 반투명 위상시프트 마스크가 설치되어 있는 영역의 분위기를 비산화성 분위기로 하는 것을 특징으로 하는 반도체장치의 제조방법.
18. 제 15 항에 있어서,

    상기 노광공정시에, 반투명 위상시프트 마스크의 전사영역내의 패턴을, 웨이퍼상의 레지스트막의 다른 평면위치에 반복하여 축소투영 노광하는 것을 특징으로 하는 반도체장치의 제조방법.
19. 제 18 항에 있어서,

    상기 반투명 위상시프트 마스크의 전사영역의 외주에, 상기 반투명 위상시프터 패턴의 광투과율보다도 노광광의 투과율이 낮은 차광띠를 설치한 것을 특징으로 하는 반도체장치의 제조방법.
20. 제 15 항에 있어서,

    상기 감광체막이 금속으로 이루어지는 것을 특징으로 하는 반도체장치의 제조방법.
21. 제 20 항에 있어서,

    상기 감광체막이 크롬으로 이루어지는 것을 특징으로 하는 반도체장치의 제조방법.
22. (a) 마스크기판의 제1 주면상에 형성된 반투명 위상시프터 패턴이, 상기 마스크기판상에 형성된 감광체막과, 그 위에 형성된 감광성 유기막과의 적층막으로 이루어지는 반투명 위상시프트 마스크를 준비하는 공정,

    (b) 상기 마스크기판의 제1 주면을 웨이퍼측으로 향한 상태에서, 상기 반투명 위상시프트 마스크를 축소투영 노광장치에 장착하는 공정,

    (c) 상기 반투명 위상시프트 마스크에서 마스크기판의 제1 주면에 대하여 반대측의 제2 주면측에서 노광광을 전사함으로써, 상기 웨이퍼상의 레지스트막에, 상기 반투명 위상시프트 마스크의 패턴을 축소투영 노광하는 공정을 갖는 것을 특징으로 하는 반도체장치의 제조방법.
23. 제 22 항에 있어서,

    (a) 상기 반투명 위상시프터 패턴을 투과하는 노광광의 위상을 측정하는 공정,

    (b) 상기 (a)공정에 의해 소망한 위상이 얻어지지 않는 경우에는 상기 반투명 위상시프터 패턴에서 노광하는 마스크기판 부분을 파냄으로써 상기 위상을 조정하는 공정을 갖는 것을 특징으로 하는 반도체장치의 제조방법.
24. 제 23 항에 있어서,

    상기 반투명 위상시프트 마스크가 설치되어 있는 영역의 분위기를 비산화성 분위기로 하는 것을 특징으로 하는 반도체장치의 제조방법.
25. 제 22 항에 있어서,

    상기 노광공정시에, 반투명 위상시프트 마스크의 전사영역내의 패턴을, 웨이퍼상의 레지스트막의 다른 평면위치에 반복하여 축소투영 노광하는 것을 특징으로 하는 반도체장치의 제조방법.
26. 제 22 항에 있어서,

    상기 반투명 위상시프트 마스크의 전사영역의 외주에, 상기 반투명 위상시프터 패턴의 광투과율보다도 노광광의 투과율이 낮은 차광띠를 설치한 것을 특징으로 하는 반도체장치의 제조방법.
27. 제 22 항에 있어서,

    상기 감광체막이 금속으로 이루어지는 것을 특징으로 하는 반도체장치의 제조방법.
28. 제 27 항에 있어서,

    상기 감광체막이 크롬으로 이루어지는 것을 특징으로 하는 반도체장치의 제 조방법.
29. 제 1 항, 제 5 항, 제 7 항, 제 9 항, 제 10 항, 제 11 항 및 제 14 항 중 어느 한 항에 있어서,

    상기 제1 반투명 위상시프트 마스크는 상기 감광성 유기막이 상기 감광체막의 광을 가리도록 노광되는 것을 특징으로 하는 반도체장치의 제조방법.
30. 제 15 항에 있어서,

    상기 반투명 위상시프트 마스크는 상기 감광성 유기막이 상기 감광체막의 광을 가리도록 노광되는 것을 특징으로 하는 반도체장치의 제조방법.

Images