JP2002252154A - レジストパターン形成方法 - Google Patents

Abstract

(57)【要約】 【課題】レジストを減光体としたホトマスクにおいて
は、レチクル合わせマークを検出できず、合わせができ
ないという問題があった。 【解決手段】単色光を使用した反射光検出系でレチクル
マークを検出し、かつレチクルマーク検出用単色光の波
長をλ、上記波長での上記感光性有機膜の屈折率をｎと
したときに、レジスト減光体パターンの膜厚をλ／（８
ｎ）以上３λ／（８ｎ）以下、あるいは９λ／（８ｎ）
以上１１λ／（８ｎ）以下、あるいは１７λ／（８ｎ）
以上１９λ／（８ｎ）以下、あるいは２５λ／（８ｎ）
以上２７λ／（８ｎ）以下とする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ホトマスクおよび
半導体装置、超電導装置、マイクロマシーン、電子デバ
イスなどの製造に用いるレジストパターン形成方法に関
し、特に、合わせ精度がよく、コストが低く、ＴＡＴ
（Turn Around Time）の短いレジストパターン形成方
法に関するものである。

【０００２】

【従来の技術】半導体集積回路装置の製造においては、
微細パターンを半導体ウェハ上に転写する方法として、
リソグラフィ技術が用いられる。リソグラフィ技術にお
いては、主に投影露光装置が用いられる。投影露光装置
に装着したホトマスクのパターンを半導体ウェハ上に転
写してデバイスパターンを形成する。

【０００３】通常のホトマスクは、透明石英基板上に形
成されたクロム（Ｃｒ）等の遮光材を加工して作製され
る。すなわち、通常のホトマスクは石英基板上にクロム
等からなる遮光膜が所望の形状で形成されている。

【０００４】遮光膜の加工は、例えば次の通りである。
遮光膜上に電子線感応レジストを塗布した後、電子線描
画装置にてその電子線感応レジストに所望のパターンを
描画する。続いて、現像により所望の形状のレジストパ
ターンを形成した後、そのレジストパターンをマスクと
してドライエッチングやウエットエッチングで遮光膜を
加工する。その後、レジストを除去した後、洗浄等を行
い、所望の形状の遮光パターンを透明石英基板上に形成
している。

【０００５】近年、ＬＳＩの開発競争が進み、デバイス
デバッグを加速する必要から多数のホトマスクが必要と
なり、ホトマスクを低コストで作る必要性が高まった。
また、ホトマスクを短い作製期間（ＴＡＴ）で作製する
必要も高まった。特に少量多品種のシステムＬＳＩの需
要が高まっているため、この要求はいっそう強くなって
いる。

【０００６】ホトマスクの製造工程の簡略化および低コ
スト化を目的として、例えば特開平５−２１８９３０７
号公報においては、遮光膜をレジスト膜で形成する、い
わゆるレジストマスク法が開示されている。この方法
は、通常の電子線感応レジストや光感応レジストが波長
２００ｎｍ程度以下の真空紫外光を遮光する性質を利用
したものである。この方法によれば遮光膜のエッチング
工程やレジストの除去工程が不要となり、ホトマスクの
コスト低減、工程の簡略化によるＴＡＴの短縮が可能で
ある。

【０００７】

【発明が解決しようとする課題】従来のレジストを遮光
体として用いるレジストマスクでは、ホトマスクの合わ
せに関して十分な配慮がなされていなかった。現在汎用
に用いられている長波長の単色光でマスクマークを検出
することが困難で、マスクマークが検出できないことか
ら基板上に形成されたパターンと転写すべきホトマスク
上に形成されたパターンとの合わせが行えないという問
題があった。これはＣｒと異なり、レジスト減光体の長
波長光に対する反射率が小さく、また透過率が高いこと
による。

【０００８】

【課題を解決するための手段】上記従来のレジストマス
クを用いたレジストパターン形成方法の合わせの問題を
解決するために、マスクマークを単色光で照射し、上記
マスクマークからの反射光を検出し、上記レチクルマー
ク検出用単色光の波長をλ、上記波長での上記感光性有
機膜の屈折率をｎとしたとき、ホトマスクの減光材とな
る感光性有機物膜の膜厚をλ／（８ｎ）以上３λ／（８
ｎ）以下、あるいは９λ／（８ｎ）以上１１λ／（８
ｎ）以下、あるいは１７λ／（８ｎ）以上１９λ／（８
ｎ）以下、あるいは２５λ／（８ｎ）以上２７λ／（８
ｎ）以下とする。以上の方法で上記課題は解決される。

【０００９】

【発明の実施の形態】本発明を詳細に説明する前に、本
願明細書における用語の意味を説明すると次の通りであ
る。 １．「減光領域」、「減光膜」、「減光パターン」と言
うときは、その領域に照射される露光光のうち、４０％
未満を透過させる光学特性を有することを示す。一般に
数％から３０％未満のものが使われる。一方、「透
明」、「透明膜」と言うときは、その領域に照射される
露光光のうち、６０％以上を透過させる光学特性を有す
ることを示す。一般に９０％以上のものが使用される。 ２．「ホトレジストパターン」は、感光性の有機膜をホ
トリソグラフィの手法により、パターニングした膜パタ
ーンを言う。なお、このパターンには当該部分に関して
全く開口のない単なるレジスト膜を含む。 （実施の形態１）図１に本発明の一実施の形態のホトマ
スクの構造を示す。図１（ａ）が平面図であり、図１
（ｂ）が露光装置に載置したときの断面図を示す。図１
（ａ）のＡとＡ’を結ぶ線上の断面を示している。図に
おいて、１０１は石英ガラス、１０２は減光体パター
ン、１０３は層間で合わせを行うとき使用するウェハ合
わせマーク、１０４はマスクの正確な位置を把握するた
めのレチクルアライメントマーク、１０５はパターン領
域、１０６は遮光帯でＩＣのスクライブライン等に相当
する領域、１０７はペリクル用フレーム、１０８は異物
等からマスクを保護し、また異物が容易に転写されない
ようにするためのペリクル膜、１１０は露光装置のレチ
クルステージ、１１１はレチクルステージとマスクとの
接触面、そして１１２はレジストを示す。

【００１０】このホトマスクは、石英ガラス基体（ブラ
ンクス）１０１上に露光光減光体となるレジストパター
ン１０２（１１２）が形成された、いわゆるレジストマ
スクである。レジスト（感光性組成物）１１２としてこ
こではノボラック樹脂ベースの化学増幅系レジストを用
いた。このほかフェノール樹脂の化学増幅系レジストで
もよいし、ナフトキノンジアジド感光剤が含まれている
非化学増幅系レジストでもよい。

【００１１】このレジスト減光体パターン１０２は石英
ガラス基体（ブランクス）１０１上に上記レジスト１１
２を塗布した後、所望のパターンを電子線で描画し、露
光を行い、さらに現像を行って形成した。現像後には露
光光に対する耐性を向上させるために熱処理を行ってい
る。ここでは描画方法として電子線露光法を用いたがレ
ーザ等を用いた光露光でもよい。ただし、解像度は電子
線描画の方が高い。

【００１２】このホトマスクのレチクルアライメントマ
ークの位置を反射光検出系で測定し、その情報に基づい
てウェハの位置を、ウェハステージを移動させることに
よって調整して位置合わせを行った後、露光を行った。

【００１３】図２に、このときのレチクルアライメント
マーク検出系の概要を示す。波長６６０ｎｍの光源１２
０から出たレチクルマーク検出光はレンズ１２０を通し
てミラー１２１に導かれ、ハーフミラー１２２およびレ
ンズ１２３を介して石英ガラス基板１０１上に形成され
たレジスト１１２からなるレチクルマーク１０４に照射
される。レチクルマークからの反射光はレンズ１２３を
介してハーフミラー１２２で反射され、レンズ１２４を
介して検出器１２５に導かれる。

【００１４】また、光源１２６の光はレンズ１２７を介
して位置基準板１２８に照射され、ハーフミラー１２２
およびレンズ１２４を介して検出器１２５に導かれ、レ
チクルマークと位置基準板のマーク位置とが比較評価さ
れてレチクルマークの位置が計算される。

【００１５】この検出光学系を用いてホトマスク上のレ
ジスト１１２の膜厚を種々変えてレチクルマークの検出
実験およびマーク位置測定精度評価を行った。その結
果、レジスト減光体パターンの膜厚を５１ｎｍから１５
３ｎｍ、４５８ｎｍから５６０ｎｍ、あるいは８６６ｎ
ｍから９６７ｎｍとするとレチクルマーク検出が可能
で、レチクルマーク位置測定精度も十分であった。

【００１６】一方、この範囲を越えるとガラス面とレジ
スト面の反射率差がとれず、その結果、マーク検出コン
トラストが不足して誤検出となった。膜厚が１３００ｎ
ｍの時もマーク検出は可能であったが、膜厚が厚すぎる
ため、転写パターンの解像性能が低下した。

【００１７】レチクルマーク検出用単色光の波長をλ、
上記波長での上記感光性有機膜の屈折率をｎとすると、
上記マーク検出が可能であったレジスト減光体パターン
の膜厚は、λ／（８ｎ）以上３λ／（８ｎ）以下、ある
いは９λ／（８ｎ）以上１１λ／（８ｎ）以下、あるい
は１７λ／（８ｎ）以上１９λ／（８ｎ）以下、あるい
は２５λ／（８ｎ）以上２７λ／（８ｎ）以下となる。
光源１２０の波長を５４０ｎｍ，６００ｎｍ，６３３ｎ
ｍ，７００ｎｍ，７４０ｎｍと種々変えて実験を行った
ところ、レジスト減光体パターンの膜厚が、λ／（８
ｎ）以上３λ／（８ｎ）以下、あるいは９λ／（８ｎ）
以上１１λ／（８ｎ）以下、あるいは１７λ／（８ｎ）
以上１９λ／（８ｎ）以下、あるいは２５λ／（８ｎ）
以上２７λ／（８ｎ）以下のときレチクルマークを誤検
出なく検出することができた。ただし、６６０ｎｍの時
が最も測定位置再現精度が高かった。 （実施の形態２）第２の実施の形態はツイン・ウエル方
式のＣＭＩＳ（Complementary ＭＩＳ）回路を有する
半導体集積回路装置の製造に関するもので、図３を用い
て説明する。

【００１８】図３（ａ）は、その製造工程中における半
導体ウェハ３の要部断面図である。半導体ウェハ３は、
例えば平面略円形状の半導体薄板からなる。半導体ウェ
ハ３を構成する半導体基板３ｓは、例えばｎ−型のＳｉ
単結晶からなり、その上部には、例えばｎウエル６ｎお
よびｐウエル６ｐが形成されている。ｎウエル６ｎに
は、例えばｎ型不純物のリンまたはＡｓが導入されてい
る。また、ｐウエル６ｐには、例えばｐ型不純物のホウ
素が導入されている。

【００１９】この半導体基板３ｓの主面（第１の主面）
には、例えば酸化シリコン膜からなる分離用のフィール
ド絶縁膜７がＬＯＣＯＳ（Local Oxidization of Si
licon）法等によって形成されている。なお、分離部は
溝型としてもよい。すなわち、半導体基板３ｓの厚さ方
向に掘られた溝内に絶縁膜を埋め込むことで分離部を形
成してもよい。

【００２０】このフィールド絶縁膜７によって囲まれた
活性領域には、ｎＭＩＳ（Ｑｎ）およびｐＭＩＳ（Ｑ
ｐ）が形成されている。ＱｎおよびＱｐのゲート絶縁膜
８は、例えば酸化シリコン膜からなり、熱酸化法等によ
って形成されている。また、ＱｎおよびＱｐのゲート電
極９は、例えば低抵抗ポリシリコンからなるゲート形成
膜をＣＶＤ法等によって堆積した後、ホトリソグラフィ
を行い、その後エッチングして形成した。

【００２１】特に限定されるものではないが、ゲート長
は、例えば０．１３μｍ程度である。Ｑｎの半導体領域
１０は、例えばリンまたはヒ素を、ゲート電極９をマス
クとして半導体基板３ｓにイオン注入法等によって導入
することにより、ゲート電極９に対して自己整合的に形
成されている。また、Ｑｐの半導体領域１１は、例えば
ホウ素を、ゲート電極９をマスクとして半導体基板３ｓ
にイオン注入法等によって導入することにより、ゲート
電極９に対して自己整合的に形成されている。

【００２２】ただし、上記ゲート電極９は、例えば低抵
抗ポリシリコンの単体膜で形成されることに限定される
ものではなく種々変更可能であり、例えば低抵抗ポリシ
リコン膜上にタングステンシリサイドやコバルトシリサ
イド等のようなシリサイド層を設けてなる、いわゆるポ
リサイド構造としてもよいし、例えば低抵抗ポリシリコ
ン膜上に、窒化チタンや窒化タングステン等のようなバ
リア導体膜を介してタングステン等のような金属腹を設
けてなる、いわゆるポリメタル構造としてもよい。

【００２３】まず、このような半導体基板３ｓ上に、図
３（ｂ）に示すように、例えば酸化シリコン膜からなる
層間絶縁膜１２をＣＶＤ法等によって堆積した後、その
上面にポリシリコン膜をＣＶＤ法等によって堆積する。
続いて、ホトリソグラフィを行い、ポリシリコン膜をエ
ッチングする。パターン加工されたポリシリコン膜の所
定領域に不純物を導入することにより、ポリシリコン膜
からなる配線１３Ｌおよび抵抗１３Ｒを形成する。

【００２４】その後、図３（ｃ）に示すように、半導体
基板３ｓ上に、例えば酸化シリコン膜からなるＳＯＧ
（Spin On Glass）膜１４を塗布法等によって堆積し
た後、層間絶縁膜１２およびＳＯＧ膜１４に半導体領域
１０，１１および配線１３Ｌの一部が露出するような接
続孔１５をホトリソグラフィおよびエッチングによって
形成する。さらに、半導体基板３ｓ上に、例えばアルミ
ニウム（Ａｌ）またはＡｌ合金等からなる金属膜をスパ
ッタリング法等によって堆積した後、その金属膜をホト
リソグラフィおよびエッチングによってパターン加工す
ることにより、図３（ｄ）に示すように、第１層配線１
６Ｌ１を形成する。

【００２５】これ以降は、第１層配線１６Ｌ１と同様に
第２層配線以降を形成し、半導体集積回路装置を製造し
た。

【００２６】本ＣＭＩＳ製造のホトリソグラフィ工程で
は、ＡｒＦスキャナを用い、実施例１で述べた構造を持
つホトマスクとレチクルマーク検出を行ってレジストパ
ターンを形成した。その結果レチクルマークの誤検出は
なく、所望の精度で合わせを行うことができた。なお、
本発明ではレジストマスクの使用となっているため、低
コストで、しかも短いＴＡＴでＣＭＩＳを製造できた。

【００２７】

【発明の効果】本発明によれば、レジストを減光体とし
たホトマスクの合わせ用レチクルマーク検出が可能とな
り、ＬＳＩ作製に不可欠な合わせ露光が可能となる。

【図面の簡単な説明】

【図１】本発明のマスクの構造を示す要部平面図および
断面図。

【図２】本発明のレチクルマーク検出装置の構成を示す
説明図。

【図３】半導体集積回路装置の製造工程を示す半導体ウ
ェハの要部断面図。

【符号の説明】

３…半導体ウェハ、３Ｓ…半導体基板、６ｎ…ｎウエ
ル、６ｐ…ｐウエル、７…フィールド絶縁膜、８，９…
ゲート絶縁膜、１０…ｎＭＩＳＱｎの半導体領域、１１
…ｐＭＩＳＱｐの半導体領域、１２…層間絶縁膜、１３
Ｌ…配線、１３Ｒ…抵抗、１４…ＳＯＧ膜、１５…接続
孔、１６Ｌ１…第１層配線、１０１…石英ガラス、１０
２…減光体パターン、１０３…ウェハ合わせマーク、１
０４…レチクルアライメントマーク、１０５…パターン
領域、１０６…遮光帯、１０７…ペリクル用フレーム、
１０８…ペリクル膜、１１０…レチクルステージ、１１
１…接触面、１１２…レジスト、１２０…光源、１２１
…ミラー、１２２…ハーフミラー、１２３…レンズ、１
２４…レンズ、１２５…検出器、１２６…光源、１２７
…レンズ、１２８…位置基準板。

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 2H095 BC05 BC06 BE03 5F046 AA25 BA03 CB17 EA14 EA26 EB02 ED03 FA03 FA10 FA20 FB08

Claims (2)

【特許請求の範囲】
1. 【請求項１】ホトマスクに形成されたマスクマークと被
   パターン形成基板であるウェハ上に形成されたウェハマ
   ークを検出してマスク合わせを行い、投影レンズを介し
   て上記ホトマスク上の所望のパターンを上記ウェハ上に
   形成されたレジストに露光するレジストパターン形成方
   法において、マスクマークの検出方法が単色光を用いて
   マスクマークを照射し、上記マスクマークからの反射光
   を検出する方法であり、上記ホトマスクは透明基板と所
   望のパターンが形成された感光性有機物膜からなり、か
   つ上記マスクマーク検出用単色光の波長をλ、上記波長
   での上記感光性有機膜の屈折率をｎとしたときに、上記
   感光性有機物膜の膜厚がλ／（８ｎ）以上３λ／（８
   ｎ）以下、あるいは９λ／（８ｎ）以上１１λ／（８
   ｎ）以下、あるいは１７λ／（８ｎ）以上１９λ／（８
   ｎ）以下、あるいは２５λ／（８ｎ）以上２７λ／（８
   ｎ）以下であることを特徴としたレジストパターン形成
   方法。
2. 【請求項２】請求項１記載のレジストパターン形成方法
   において上記マスクマーク検出用の光の波長を６６０ｎ
   ｍとすることを特徴としたレジストパターン形成方法。