JP2004004299A - 電子装置の製造方法 - Google Patents

電子装置の製造方法 Download PDF

Info

Publication number
JP2004004299A
JP2004004299A JP2002159776A JP2002159776A JP2004004299A JP 2004004299 A JP2004004299 A JP 2004004299A JP 2002159776 A JP2002159776 A JP 2002159776A JP 2002159776 A JP2002159776 A JP 2002159776A JP 2004004299 A JP2004004299 A JP 2004004299A
Authority
JP
Japan
Prior art keywords
mask
resist
desired pattern
light
exposure light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002159776A
Other languages
English (en)
Inventor
Takahiro Odaka
小▲高▼ 貴浩
Toshihiko Tanaka
田中 稔彦
Koji Hattori
服部 孝司
Hiroshi Fukuda
福田 宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP2002159776A priority Critical patent/JP2004004299A/ja
Priority to US10/445,068 priority patent/US6780781B2/en
Publication of JP2004004299A publication Critical patent/JP2004004299A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/26Phase shift masks [PSM]; PSM blanks; Preparation thereof
    • G03F1/32Attenuating PSM [att-PSM], e.g. halftone PSM or PSM having semi-transparent phase shift portion; Preparation thereof
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/54Absorbers, e.g. of opaque materials
    • G03F1/56Organic absorbers, e.g. of photo-resists
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26Processing photosensitive materials; Apparatus therefor
    • G03F7/40Treatment after imagewise removal, e.g. baking
    • G03F7/405Treatment with inorganic or organometallic reagents after imagewise removal
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00Semiconductor device manufacturing: process
    • Y10S438/942Masking
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00Semiconductor device manufacturing: process
    • Y10S438/942Masking
    • Y10S438/945Special, e.g. metal
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00Semiconductor device manufacturing: process
    • Y10S438/942Masking
    • Y10S438/947Subphotolithographic processing
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00Semiconductor device manufacturing: process
    • Y10S438/942Masking
    • Y10S438/948Radiation resist
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00Semiconductor device manufacturing: process
    • Y10S438/942Masking
    • Y10S438/948Radiation resist
    • Y10S438/949Energy beam treating radiation resist on semiconductor

Landscapes

  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Organic Chemistry (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Materials For Photolithography (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)

Abstract

【課題】レジストを遮光体としたレジストマスクの露光光による照射変形を防止し、露光処理量(枚数)に対する変化が少なく、常に高い寸法精度を獲得することが本発明の課題である。
【解決手段】Siをベース樹脂に含有したレジストあるいは、シリル化プロセスによりSi等の金属を含有させたレジストを遮光体としてフォトマスクパターンを形成し、活性酸素に対する耐性を向上する。
【効果】フォトマスクのレジスト遮光体のパターン変形を抑えることが出来、マスクを繰り返し使用した際に転写されるSiウェハ上に形成されるパターン転写寸法精度が向上する。
【選択図】 図1

Description

【0001】
【発明の属する技術分野】
本発明は、半導体集積回路装置、超伝導装置、マイクロマシン、TFT、配線基板等の電子デバイスの製造方法に関し、特に、半導体回路集積装置の製造工程におけるリソグラフィ技術に適用して有効な技術に関する。
【0002】
【従来の技術】
半導体集積回路の製造においては、微細パターンをウェハ上に形成する手段として、リソグラフィ技術が用いられる。リソグラフィ技術においては、主に投影露光装置が用いられる。投影露光装置に装着したフォトマスク(マスク)のパターンをウェハ上に転写してデバイスパターンを形成する。
【0003】
通常のマスクは、透明なマスク基板上に形成されたクロム(Cr)のような遮光性を有する金属膜あるいはMoSi、ZrSiOまたはSiN等のような減光性または遮光性を有する無機膜を加工して作製される。すなわち、通常のマスクは、透明なマスク基板上に上記金属膜あるいは無機膜が所望の形状で形成されて構成されている。
【0004】
この金属膜または無機膜は、通常スパッタリング法で形成される。その金属膜の加工はたとえば次のとおりである。すなわち、まず、金属膜上にレジスト膜を塗布した後、そのレジスト膜に所望のパターンを描画する。続いて、現像により所望の形状のレジストパターンを形成した後、そのレジストパターンをマスキング層としてドライエッチングやウエットエッチングで金属膜を加工する。その後、レジストパターンを除去した後、洗浄等を行い、所望の形状の上記金属膜からなる遮光パターンを透明なマスク基板上に形成する。無機膜を用いたマスクも同様の工程で製造される。
【0005】
しかし、この構成のマスクでは、製造工程数が多く、コストが高くなる問題がある。このマスクの製造工程の簡略化および低コスト化を目的として、たとえば特開平5−21−89307号公報においては、遮光体をレジスト膜で形成する、いわゆるレジストマスク法が開示されている。この方法は、通常の電子線感応レジスト膜や感光性レジスト膜が波長200nm程度以下の真空紫外光を遮光する性質を利用したものである。この方法によれば遮光膜のエッチング工程やレジスト膜の除去工程が不要となり、マスクのコスト削減、工程の簡略化によるTATの短縮が可能となる。近年は、半導体集積回路装置の開発競争が進みデバイスデバッグを加速する必要から複数枚のマスクが必要となり、マスクを低コストで作る必要性が高まっている。また、マスクを短期間で作製する必要も高まっている。特に、少量多品種のシステムLSIの需要が高まっているため、この要求は強まっている。これらの観点からマスクを短期間で製造することやマスクのコストを下げることが益々要求されている。
【0006】
サブミクロン以下の微細パターンを形成するためのリソグラフィ技術として位相シフト法がある。この方法に使用するマスクの1つとしてハーフトーン位相シフトマスクがある。このマスクは、パターンの開口部に半透明膜を配置し、隣り合うパターン間を透過する光の位相を反転させることで、転写像の光強度コントラストを上げるものである。このマスクを使うとウェハ上に波長以下のサイズの微細パターンを形成することも可能となる。このハーフトーンマスクは、通常のバイナリマスクより多くの製造工程を要する。そのためにマスクの価格は通常のCrマスクと比較して著しく高い。そこで、レジストを用いて半透明位相膜を感光性の半透明膜で形成することで、さらにコストを低減するハーフトーン型のレジストマスクも提案されている。これは、例えば、特開2001−324795号公報に記載がある。
【0007】
【発明が解決しようとする課題】
レジストマスクはコスト削減、TAT短縮に大きな効果があるが、遮光体であるレジスト膜は有機物であるため露光に用いる光により反応しやすい性質を有している。詳細評価の結果、特にArF、KrFなどのエキシマレーザー光を繰り返し露光することによってパターンが変形することが分かった。このようなレジストパターン形状の変形、および光の吸収、位相差の変化による転写パターンの精度低下の解決が、本発明が解決しようとしている課題である。
【0008】
【課題を解決するための手段】
本題において開示される発明のうち代表的なものの概要は次の通りである。
【0009】
第一の発明では、レジストを構成する樹脂中にシリコン、ゲルマニウムなどのIV族元素あるいはヨウ素化合物、または金属を含有したレジストを用いてマスク遮光体を形成することにより、露光照射耐性が不充分で、パターン寸法が露光とともに変化していくという本課題を解決した。露光光照射耐性を詳細に調べた結果、光がレジスト遮光体パターンに照射されると表面から反応が進み、膜減りが起っていることが分かった。さらに検討を加えた結果、露光装置のマスク周辺は大気雰囲気であるため、ArF、KrFなどのエキシマレーザー光の照射により発生した活性酸素が膜厚変化、および寸法変化を引き起こすことを見い出した。つまり、活性酸素によるエッチングを主反応としたレジストの表面反応により起きていることが明らかになった。そこで、活性酸素から有機物であるレジストを守るため、シリコン、ゲルマニウムなどのIV族元素、ヨウ素化合物、または金属を含有させ、エッチレートを低減させた。
【0010】
第二の発明では、感光性で透明なSi含有レジストと露光光であるエキシマレーザー光に対して遮光性を有する有機組成物とを混合して透過率を調整したレジストを半透明膜として用い、ハーフトーンマスクを形成した。位相角の調整は遮光レジストパターンの膜厚を調整することによって行う。
透過率と位相を調整する有機組成物は、露光光の照射によって反応し、透過率と位相が変化する懸念があるが、Si含有レジストを用いることによって、透過率と位相の変化を抑えることができた。
【0011】
第三の発明では、上記マスク上のレジストパターンを形成後に、パターン上に透明な有機オーバーコート膜を塗布することにより、ハーフトーン膜であるレジストの透過率と位相の変化を更に抑制する。
上記発明により、本課題は解決される。
【0012】
【発明の実施の形態】
本発明を詳細に説明する前に、本願における用語の意味を説明すると次の通りである。
1.「遮光領域」、「遮光膜」、「遮光パターン」と言うときは、その領域に照射される露光光のうち、透過する光が1%未満となる光学特性を有することを示す。
「減光領域」、「減光膜」、「減光パターン」と言うときは、その領域に照射される露光光のうち、透過する光が1%以上40%未満となる光学特性を有することを示す。一般に、数%から25%未満のものが使われる。一方、「透明」、「透明膜」というときは、その領域に照射される露光光のうち、60%以上を透過させる光学特性を有するものを示す。一般に90%以上のものが使われる。
2.「フォトレジストパターン」は感光性の有機膜をフォトフォトリソグラフィの手法により、パターニングした膜パターンを言う。尚、このパターンには当該部分に関して全く開口のない単なるレジスト膜を含む。
【0013】
以下、実施例により、発明の詳細を説明する。
(実施の形態1)
第1の実施例は、レジストを遮光体としたバイナリマスクのパターンの変形を防止し、寸法精度の高い転写パターンを得る方法に関するものである。
【0014】
本実施例では、マスク遮光体用レジストとして、レジストを構成するベース樹脂中にSiを含有したレジストを用いた。本レジストは、ベース樹脂としてクレゾールノボラック樹脂、シリコン樹脂としてポリフェニルシルセスキオキサン、感光剤として、ナフトキノンジアジドを用いたレジストである。本レジストは、ベース樹脂中にベンゼン環を有しているため、ArFエキシマレーザの露光波長である193nmに強い吸収を持し、ArFマスクの遮光体として十分機能する。吸光度は15/μm以上であった。したがって膜厚が0.2μm以上有ればOD値は3以上と十分な遮光性が得られた。ここでOD値とは膜への入射光量をI0、膜を透過してくる光の光量をIとしたときに−Log(I/I0)で表される値のことである。
【0015】
図1は本レジストを遮光体として作製したマスクの外観図である。石英マスク基板101上に本レジストを塗布し、レーザーライタで遮光体パターン102を形成した。103はマスク合わせマークであり、本実施例ではCr遮光体枠106の中に形成した。但しこれは一例であり、マスク合せ検出光にArFエキシマレーザー光のような短波長光を用いる場合にはレジストで遮光体枠106を形成してもよい。なお、104はマスク描画用合わせマーク、105は露光装置の露光可能領域、106はマスクアライメントマークである。パターン形成後、マスク基板上にペリクル枠を設け、ペリクル107を装着した。本マスクを用い、ArFエキシマレーザ露光装置を用い繰り返しパターン転写を行なったところ、マスクパターン寸法の変化は、シリコン樹脂を含有しないクレゾールノボラック樹脂とナフトキノンジアジドからなるレジストを用いた場合に比べ半減し、マスク上遮光体パターンの変形が抑制出来ていることが確認できた。照射量1kJ/m当たりマスク上で60nmの寸法変化があったものが、本方法により30nmの変化に低減した。
【0016】
本実施例では、パターンの変形を防止するための物質としてシリコン樹脂を含有した例であるが、シリコンの代わりにゲルマニウムやIV族元素含有物、ヨウ素化合物、金属化合物を含有させてもよかった。但しシリコン含有レジストが最も解像度を出しやすかった。
【0017】
なお、シリコン樹脂としてはポリフェニルシルセスキオキサンの他、ポリヒドロキシベンジルシルセスキオキサン、ポリトリメチルスチレン、トリメチルスチレン−ヒドロキシスチレン共重合体、ポリジメチルフェニルビニルシロキサン、シリルフェニレン−シロキサン共重合体、ポリ(p−ジシラフェニレン)、ポリメタクリロキシエチルトリス(トリメチルシリル)シラン、ポリトリス(トリメチルシロキシ)シリルプロピルメタクリレートなども使える。
【0018】
(実施の形態2)
第2の実施例は、実施の形態1のシリコン含有レジストの透過率を調整し、減光体パターンとしたハーフトーン位相シフトマスクについて示したものである。本実施例では、ベース樹脂としてクレゾールノボラック樹脂、シリコン樹脂としてポリフェニルシルセスキオキサン、感光剤として、ナフトキノンジアジドを用いるレジストを用い、レーザーライターを用いて石英基板上にパターンを形成した。但し、本実施例では、シリコン樹脂の割合を増加することにより透過率を上げ、透過率を10%、位相角がπになるように調整した。この段階でArFエキシマレーザ露光に対するこのレジストパターン(マスクパターン)の寸法変化は実施例1と同様に低減された。
【0019】
ここで本実施例では、レジストとして感光性のレジストを用いたが、それに限定されるものではない。たとえば、ポリヒドロキシスチレン樹脂の化学増幅型ポジ型電子線レジストなども用いることが出来る。また、透過率についても、10%に限定されるものではなく、シリコン樹脂の濃度を変えることにより、1〜25%の範囲で用いることが出来る。ハーフトーン位相シフトマスクでは、実パターンの像の外側に、位相反転効果に起因する虚像、いわゆるサブピークが生じることが知られているが、透過率を調整することにより、サブピークの転写を抑えることが出来る。透過率1−4%ではサブピークを気にせず露光裕度向上効果があり、4−6%ではサブピークの四重点(四方からの回折光が互いに強め合う方向で強め合う特異点)を避けるパターン配置の場合に適用できて露光裕度は更に広がり、6−12%では三重点以上を避けるパターン配置の場合に適用できて解像度が向上し、12−25%では孤立ホールなど孤立パターンの場合に特に解像度が向上する。このように、パターンの配置に応じてシリコン樹脂と通常のレジストとの混合比を調整することにより使用する透過率を1−25%調整することで効果が確認できた。
【0020】
なお、現像時の膜減りがより少ないレジストを用いる程、位相制御を行い易い。また、ここでは位相差がπになる場合を示したが、3πとしても良い。ただ5πのように更に大きくなるとレジストの膜厚が厚くなり転写精度に悪影響が出るのでこのような大きな位相差は避けた方が良い。
【0021】
次に、ガラス基板上に膜厚20nmのクロム(Cr)を堆積させ、その上に膜厚150nmのSi含有レジストを形成した2層膜からなるハーフトーン位相シフトマスクへの適用した例を示す。この場合、露光光に対する遮光性は、クロム(Cr)で十分安定に確保が出来、一方180度反転の位相シフトはSi含有レジストの膜厚で調整が可能である。本Si含有レジストは露光光の照射に対して、耐光性を有するため、膜厚の変化が小さく抑えられ、位相シフトのずれはほとんど見られない。
【0022】
本マスクの作製後、マスクパターン上部に酸素遮断性のある透明な有機オーバーコート膜を塗布した。膜厚は60nmであったが、これに限るものではない。有機オーバーコート膜としては、ポリビニルアルコール(PVA)などを用いたが、これに限定されるものではなく、塗布膜の平坦性がよく、マスクパターン間に均一に塗布できる酸素遮断性の膜であればよい。上記方法によりレジストパターンの透過率および位相変化を1%以内に低減することが出来た。
【0023】
(実施の形態3)
本実施例は、レジスト遮光体パターンの変形を防止する方法に関する第3の実施例を示したもので、図2を用いて説明する。
【0024】
通常の電子線感応ポジ型レジストを用い、電子線描画装置により石英マスクブランクス101上にレジストパターン202を描画後(図2(a))、通常の現像液を用いて現像を行ない、パターンを形成した(図2(b))。このマスクパターンに対してDeep UV光による全面露光を行ない、パターン表面にアルカリ可溶基を生成させた。その後、シリル化剤であるビスジメチルアミノジメチルシランと、レジスト緩和剤である酢酸−2−エトキシエチル(ECA)を含んだキシレン溶液203を滴下し(図2(c))、シリル化層を形成した(図2(d))。その後、マスク基板を回転させて揮発溶剤を飛散し、さらに、キシレンを滴下してリンスし、表面にシリル化層204が成長したレジストマスクを製造した。このようにしてシリル化を行うことにより遮光体としてのレジストパターンへの露光光照射の際に発生する活性酸素からの耐性が向上し、露光によるレジスト遮光体パターンの膜減り量および寸法変化を従来の通常の電子線感応ポジレジストを用いた場合に比べ半減させることができた。
なお、シリル化の際パターンが多少膨潤することが知られている。本実施例のように、レジストパターンのシリル化によりレジストパターンの照射耐性を向上させる場合には、パターンの膨潤が数nm以内になるように条件を最適化することが必要である。
【0025】
本実施例では、レジストとして電子線感応レジストを用いたが、露光に用いる光に対して遮光性を有し、DEEP UV光によりアルカリ可溶性基を生成してシリル化が可能なレジストであれば代わりに用いることが出来る。
また、シリル化剤としては、ECAのほか、ヘキサメチルシクロトリシラザン、ビスジメチルアミノメチルシランなどを用いることができる。また、レジストの緩和剤としては、酢酸−2−エトキシエチルのほか、酢酸−2−ブトキシエチル、酢酸−n−プロピル、N−メチル−2−ピロリドン、n−ブチルアルコールなどを用いることも出来る。また、本方法では、液相シリル化法によりシリル化を行なっているが、気相シリル化法によってシリル化を行なってもよい。
【0026】
このように、レジストパターン形成後にシリコンを含有させることにより、照射耐性を向上させることが出来、パターン寸法の変化を半減することが出来た。
【0027】
本実施例では、シリコンをパターン中に含有させたが、金属誘導体など照射耐性の向上に効果のある物質であれば代わりに用いることができる。また本方法の特徴はレジストパターンをまず形成してからシリコンを導入したことである。このことによりパターン形成の解像度に悪影響を与えずに高い濃度のシリコンを導入することが可能となる。
【0028】
(実施の形態4)
本方法により作製したフォトマスクを適用し、半導体デバイスの製造を行なった。ここで製造したものはツイン・ウエル方式のCMIS(Complementary MIS)回路を有する半導体集積回路装置で、その製造工程を図3を用いて説明する。
【0029】
図3は、その製造工程中における半導体ウェハ3の要部断面図である。半導体ウェハ3を構成する半導体基板3sは、例えばn−型の平面が円形状のSi単結晶からなる。その上部には、例えばnウエル6nおよびpウエル6pが形成されている。nウエル6nには、例えばn型不純物のリンまたはAsが導入されている。
また、pウエル6pには、例えばp型不純物のホウ素が導入されている。nウエルおよびpウエルは以下のようにして形成する。まず半導体基板3s上にマスク合わせ用のウェハライメントマークを形成する。(図示せず)このウェハライメントマークは選択酸化工程を付加してウエル形成時に作成することもできる。その後図3(a)に示すように半導体基板3s上に酸化膜17を形成し、引き続きインプラマスク用のレジストパターン18を酸化膜17上に形成する。その後リンをインプラした。このインプラマスク用レジストパターン18の形成には、通常のCrを遮光体としたフォトマスクを用いた。
その後アッシャを行ってレジスト18を除去し、酸化膜17を除去した後、図3(b)に示すように半導体基板3s上に酸化膜19を形成し、引き続きインプラマスク用のレジストパターン20を酸化膜19上に形成する。その後リンをインプラした。このインプラマスク用レジストパターン20の形成にも通常のCrを遮光体としたフォトマスクを用いた。これらのインプラ用のマスクは対象線幅がウェハ上0.8μm(マスク上3.2μm)であり、要求精度もその対象寸法に対し±15%と比較的大きいことから、Crマスクでも製造コスト全体に与える影響は小さい。
【0030】
その後、レジスト20と酸化膜19を除去し、半導体基板3sの主面(第1の主面)に、例えば酸化シリコン膜からなる分離用のフィールド絶縁膜7を溝型アイソレーションの形で形成した。(図3(c))なお、アイソレーション方法としてはLOCOS(Local Oxidization of Silicon)法を用いてもよい。但し、LOCOS法ではバーズビークが伸びるなどの理由によってレイアウト寸法が大きくなるという問題がある。このアイソレーション作製時のフォトマスクには実施の形態1で示したレジストを遮光体としたフォトマスクを用いた。
【0031】
このフィールド絶縁膜7によって囲まれた活性領域には、nMIS QnおよびpMISQpが形成されている。nMIS QnおよびpMIS Qpのゲート絶縁膜8は、例えば酸化シリコン膜からなり、熱酸化法等によって形成されている。また、nMIS QnおよびpMIS Qpのゲート電極9は、例えば低抵抗ポリシリコンからなるゲート形成膜をCVD法等によって堆積した後、その膜を、ArFエキシマレーザ縮小投影露光装置および実施の形態1で示したレジストを遮光体としたマスクを用いてリソグラフィを行い、その後エッチングを行って形成されている。通常のレジストを遮光体としたマスクは、Crマスクに比べ低コストで高精度のパターンが形成でき、さらにマスクコストが下がるという利点があるが、実施の形態1で示したレジストを遮光体としたマスクは、従来のマスクと比較して露光光の照射による耐性が著しく向上しているために、露光によるマスクパターンの膜減りおよび寸法変化が生じない長寿命のマスクであり、半導体集積回路の量産の際、ゲート加工を常に精度よく行なうことが可能となる。このような長寿命のレジストマスクを用いてマスクパターン、特にゲート電極が精度良く加工できることは、半導体集積回路を量産する上で特に効果が大きかった。
【0032】
nMIS Qnの半導体領域10は、例えばリンまたはヒ素を、ゲート電極9をマスクとして半導体基板3sにイオン注入法等によって導入することにより、ゲート電極9に対して自己整合的に形成されている。また、pMIS Qpの半導体領域11は、例えばホウ素を、ゲート電極9をマスクとして半導体基板3sにイオン注入法等によって導入することにより、ゲート電極9に対して自己整合的に形成されている。ただし、上記ゲート電極9は、例えば低抵抗ポリシリコンの単体膜で形成されることに限定されるものではなく種々変更可能であり、例えば低抵抗ポリシリコン膜上にタングステンシリサイドやコバルトシリサイド等のようなシリサイド層を設けてなる、いわゆるポリサイド構造としても良いし、例えば低抵抗ポリシリコン膜上に、窒化チタンや窒化タングステン等のようなバリア導体膜を介してタングステン等のような金属腹を設けてなる、いわゆるポリメタル構造としても良い。
【0033】
まず、このような半導体基板3s上に、図3(d)に示すように、例えば酸化シリコン膜からなる層間絶縁膜12をCVD法等によって堆積した後、その上面にポリシリコン膜をCVD法等によって堆積する。
続いて、そのポリシリコン膜を、実施の形態1記載のレジストを遮光体としたフォトマスクを用いてリソグラフィをおこない、エッチングしてパターニングした後、そのパターニングされたポリシリコン膜の所定領域に不純物を導入することにより、ポリシリコン膜からなる配線13Lおよび抵抗13Rを形成する。
【0034】
その後、図3(e)に示すように、半導体基板3s上に、例えば酸化シリコン膜14をCVD法等によって堆積した後、層間絶縁膜12および酸化シリコン膜14に半導体領域10,11および配線13Lの一部が露出するような接続孔15を実施の形態1記載のレジストを遮光体としたフォトマスクを用いてリソグラフィを行い、エッチングして穿孔する。
【0035】
さらに、半導体基板3s上に、チタン(Ti)、窒化チタン(TiN)およびタングステン(W)からなる金属膜をスパッタリング法およびCVD法により順次堆積した後、その金属膜を実施の形態1に記載のレジストを遮光体としたフォトマスクを用いてリソグラフィを行い、エッチングすることにより、図3(f)に示すように、第1層配線16L1を形成する。これ以降は、第1層配線16L1と同様に第2層配線以降を形成し、半導体集積回路装置を製造する。
【0036】
本実施例では、実施の形態1に記載のレジストを遮光体に用いたマスクを7枚使用したが、このマスクは劣化寿命が長いため、マスク再作製の必要がなく、マスクコストを大幅に削減することが出来た。
【0037】
もう一つの特徴はウェハ上にスカムの少ないレジストパターンを形成できることである。ベンゼン環を含む通常のレジストはArFエキシマレーザ露光のような真空紫外光露光を極めて強く吸収する。その吸収率は20μm−1にも及ぶ。このためフォトマスク上に僅かなレジスト残り、すなわちスカムが残るとそれがマスクになって転写され、欠陥となる。一方、シリコンをレジストに含有させると真空紫外光の遮光性が少し下がって僅かにレジストが残った程度では転写しなくなる。すなわちマスク上スカム欠陥転写が改善される。実際、通常のレジストを用いArFエキシマレーザ露光で130nmノードの半導体集積回路を製造すると、レジストがマスク上に10nm残っても転写寸法異常が生じ、歩留りを低下させることが分かった。10nmのスカム残りは容易には検出できないのでこれは大きな問題になっていた。しかし、レジストにシリコンを含有させることによりArFエキシマレーザ光に対する遮光率を半減させることが可能となって、スカムマージンも倍に増えた。このためマスク上に10nmのレジストが残っても寸法歩留りを低下せせることはなくなった。
【0038】
また本実施例では実施例1で示したレジストを遮光体としたバイナリマスクを適用した場合を示したが、ゲート形成や接続孔形成などに実施例2で示したレジストを減光体としたハーフトーンマスクを用いればこれらの層の解像度や露光裕度が向上する。この場合も従来のレジストを減光体としたハーフトーンマスクに比べ露光寿命が寸法変化の観点で倍増、透過率変化の観点で3倍増となった。
【0039】
図4は半導体集積回路のパターンレイアウトを示す。300は拡散層、301はゲート配線、302はコンタクト孔(基板接続孔)、303は配線接続孔そして304は配線である。これらのパターンは全て上記のSiを含有させたレジストをマスク材としたフォトマスクを用いて形成した。従来のSiを含有しないレジストをマスク材としたフォトマスクでは使用開始当初は問題がないが、露光処理数(ウェハ処理数)が増える毎にマスクパターン寸法が変化し、ウェハ上のパターン寸法も変化する。このため従来のレジストマスクを用いると下記のような問題が生じた。
【0040】
ゲート配線301の寸法が変化するとMOSデバイス特性が大きく変化し、回路動作に変調が生じる。また、コンタクト孔302は露光処理数が増える毎に大きくなりゲート配線とのショートマージンが減り、歩留り低下要因となる。配線接続孔303は露光処理が増す毎にその開口が大きくなり、合わせずれなどの要因も加わって、下地のゲート配線を踏み外すと、下地削れや洗浄液の染み込み等の問題が起こって歩留りが低下する。配線304も露光処理が増す毎に細っていくので同様の踏み外し歩留り低下の問題が生じる。一方、上記Siを含有させたレジストをマスク材としたフォトマスクを用いると、露光処理に伴うパターン寸法変化が少ないので上記問題を解決することができた。
【0041】
(実施の形態5)
第5の実施の形態では、露光装置のマスクステージ周辺を窒素または不活性ガスでパージすることにより、レジストパターンの変形を防止する方法を示す。
【0042】
図5は本発明を実施する装置の構成を示す図である。ArFエキシマレーザ(図示せず)から発した光401は、光源絞り部404やコンデンサレンズ405〜407を介してマスク408を照明し、マスク408上に描かれているパターンは、投影レンズ411による結像作用でウェハ412上に転写される。
【0043】
実施の形態1に示した、レジストを遮光体とするマスク408は、マスクステージ409に載置するに先立って、マスク搭載室507とバルブ401を隔てて隣接するマスク準備室404に準備される。マスク搭載室は窒素パージ手段508により窒素置換され、酸素濃度モニタ520によって酸素濃度10ppm以下に保たれるよう管理されている。また、マスク準備室504の内部は、最初は通常の大気が満たされている状態であるが、マスクがマスク準備室内部に導入されると、窒素パージ手段505により真空排気と窒素充填を繰り返し行なって、窒素置換を行なう。
そして、酸素濃度モニタ506により酸素濃度が10ppm以下になったと判断した時点でバルブ501が開放され、マスクがマスク搭載室507へと導入され、マスクステージへ載置される。
【0044】
以上の工程により、マスク周辺の雰囲気の酸素濃度を10ppm以下に保ち、マスクをマスクステージに載置することができた。マスクにはペリクルが張り付けられているが、ペリクル内部を簡便にパージできる機構を持つものであれば特に問題はない。
また、必要に応じて、ペリクル枠の内側に脱酸素材あるいは酸素濃度をモニタする部材を設けてあらかじめ酸素濃度を所定値以下に保ってもよい。一方、半導体ウェハ412はウェハステージ413に搭載される。通常の方法でマスクとウェハを所定位置に位置決めした後、マスクパターンをウェハ上に転写した。
【0045】
以上により、レジストを遮光体とするマスクの周囲の酸素濃度を10ppm以下に保ち、マスクの交換も可能にしてパターン転写を行なうことことが出来たため、実施の形態4に代表されるような半導体装置の製造に用いるレジストマスクのパターンの寸法変化を防止することが出来、パターンを精密に、しかも複数個の半導体装置の製造に際し、パターンの寸法を変動させることなく形成することが可能となった。
【0046】
本実施例では主に窒素パージの例を示したが、露光光に対して透明であり、レジストに対して不活性なガスであればよい。たとえば、窒素の代わりにヘリウム、ネオン等の不活性ガスの置換も有効である。さらに付け加えると酸素濃度が少ないことが肝要であり、このため酸素吸着剤を使用することは有効である。
【0047】
(実施の形態6)
直径が8から10nmのSiO粒をEBレジストに分散させたレジストを調整し、そのレジストを用いてフォトマスクを製造した。SiO粒の含有量を上げるとその含有量に比例してレジストの吸光度は下がり、例えばSiO粒含有量がレジスト固形分全体の25wt%となると、ArFエキシマレーザ光に対する吸光度は20μm−1から15μm−1に25%下がった。
ArFエキシマレーザ露光に対する膜べり、および寸法変化はSiO2粒含有量が増えるとともに小さくなる。図6にSiO粒含有量とレジストのArFエキシマレーザ光照射による膜べりの様子をエッチングレートで示す。寸法変化の(相対)レートもほぼこのレートとなる。このデータは大気中照射の結果である。
【0048】
SiO粒含有量とともにレジスト膜べり、寸法変化は小さくなった。SiO粒含有量が一定以上に増えるとレジストの解像度低下し、レジスト形状も劣化した。種々調べたところ含有量が35wt%を超えると形状劣化が目立つようになった。25wt%以下では、フォトマスク用途としては、解像度、形状ともに問題は認められなかった。したがって、SiO微小粒をレジストに加えることにより露光光照射耐性は向上し、25wt%含有で膜べりおよび寸法変化を約1/3に減らすことが出来た。
【0049】
(実施の形態7)
Si樹脂に必要に応じて酸発生剤等を混合して化学増幅系を構成することにより、アルカリ現像可能な感光性レジストを実現できることが広く知られている。ここで用いられるSi樹脂のいくつかは、樹脂自体の組成・構造の調整によってArF波長における光吸収の値を制御することができる。本実施の形態では、マスク基板上に塗布形成したポリメチルシラザン膜に電子線描画、アルカリ現像してマスクパターンを形成した。ポリメチルシラザンは、ArF波長に対して極めて大きな光吸収を有するので、これだけでArF用遮光マスクとして使用可能であった。但し、露光雰囲気で光酸化がされるとSi‐N結合がSi‐O結合に変換されることにより膜の光透過率が増大してしまうため、パターンの全面に極薄カーボン膜等の酸素遮蔽膜を設けるか、又は、実施の形態5に示したように、露光雰囲気から酸素を除外する等、酸化を防ぐための方策を講じることが望ましい。
【0050】
一方、実施の形態4に述べたように、従来ノボラック樹脂はArF波長における光吸収が極めて大きいため、作製したマスクの開口部分に極微小なスカムが残存しただけで、その部分の光透過率が減少し、転写パターンの寸法精度に深刻な影響を及ぼすという問題があった。上記ポリメチルシラザンのパターン形成後、酸素存在雰囲気中で所定の熱処理を行ってSi−N結合の一部をSi−Oに変換することにより、ArF波長における光透過率を調整し、スカム転写性の観点から最適なレベルに制御することができる。さらに、本実施の形態によれば、熱処理条件と膜厚の2つのパラメータを変えることにより、膜を透過した光の位相と光透過率の2つの特性を各々独立に制御・調整することができる。このため、実施の形態2に述べたのと同様に、任意の透過率のハーフトーンマスクを実現することができる。なお、これら調整後のマスクは、露光による光透過率変化を避けるために膜の酸化を防ぐための方策を講じることが望ましいことは上記と同様である。なお、ポリメチルシラザンに限らず、ポリメチルシルセスキアザン等を用いてもよい。膜のクラック耐性等の観点からはポリメチルシルセスキアザンの方が好ましかった。
【0051】
又、ArF波長で元々十分に透明なSi樹脂(ポリメチルシルセスキオキサン等)をベースとする感光性レジストと、ArF波長に強い光吸収を有するフェノール樹脂ベース感光性レジストを混合することによってその光吸収の値を制御してもよい。これにより、光吸収をスカム転写性の観点から最適なレベルに制御したり、透過光位相と透過率を独立制御することも可能である。
【0052】
【発明の効果】
本発明により、フォトマスクのレジスト遮光体のパターン変形を抑えることが出来、マスクを繰り返し使用した際に転写されるSiウェハ上に形成されるパターン転写寸法精度が向上する。
【0053】
【図面の簡単な説明】
【図1】本発明のマスクの概観を示した構造図。
【図2】本発明マスクの製造工程を示す要部断面工程図。
【図3】本発明を用いて製造された半導体装置の製造工程を示す要部断面工程図。
【図4】本発明を用いて製造された半導体装置のパターン配置を示すレイアウト図。
【図5】本発明で用いた露光装置の概要を示す説明図。
【図6】本発明のマスクの特性を示す特性図。
【符号の説明】
101…石英ブランクス、102…レジスト遮光体パターン、103…合わせパターン、107…ペリクル枠、202…レジスト、203…シリル化剤とレジスト緩和剤を含んだキシレン溶液、204…シリル化層、3s…半導体基板、6n…nウエル、6p…pウエル、7…フィールド絶縁膜、8…ゲート絶縁膜、9…ゲート電極、10…nMISQnの半導体領域、11…pMISQpの半導体領域、12…層間絶縁膜、13L…配線、13R…抵抗、14…酸化シリコン膜、15…接続孔、16L1…第1層配線、300…拡散層、301…ゲート配線、302…コンタクト孔、303…配線孔、304…配線、401…照明光、404…照明絞り、407…コンデンサレンズ、408…マスク、411…縮小投影レンズ、412…ウェハ、501…バルブ、504…マスク準備室、507…マスク搭載室。

Claims (12)

  1. 所望のパターンを有するフォトマスクを用いて、KrFエキシマレーザー光(波長248nm)またはそれより短い波長を有する露光光の照射により前記所望のパターンを半導体基板上に転写する工程を備え、
    前記所望のパターンは、電子線感応性材料または感光性材料を描画、現像して作成された前記露光光に対して遮光性を有する材料からなるレジスト膜で形成され、
    前記レジスト膜はその少なくとも表面を含む領域に、前記露光光の照射により前記所望のパターンが変形するのを防止する物質を含有することを特徴とする電装置の製造方法。
  2. 所望のパターンを有するフォトマスクを用いて、露光光の照射により前記所望のパターンを半導体基板上に転写する工程を備え、
    前記所望のパターンは、電子線感応性材料または感光性材料を描画、現像して作成された前記露光光に対して遮光性を有する材料からなるレジスト膜で形成され、
    前記レジスト膜はその少なくとも表面を含む領域に、前記露光光の照射により前記レジスト膜が酸化され、その酸化された膜の領域が気化することによって前記所望のパターンが変形するのを防止する物質を含有することを特徴とする電子装置の製造方法。
  3. 前記物質は、シリコンまたはゲルマニウムなどのIV族元素含有物、ヨウ素化合物または金属含有物であることを特徴とする請求項1に記載の電子装置の製造方法。
  4. 所望のパターンを有するフォトマスクを用いて、露光光の照射により前記所望のパターンを半導体基板上に転写する工程を備え、
    前記所望のパターンは、電子線感応性材料または感光性材料を描画、現像して作成された前記露光光に対して遮光性を有する材料からなるレジスト膜で形成され、
    前記レジスト膜のパターン形成後に、前記レジスト膜表面の酸化を防止するオーバーコート膜を被覆することを特徴とした電子装置の製造方法。
  5. 所望のパターンを有するフォトマスクを用いて、露光光の照射により前記所望のパターンを半導体基板上に転写する工程を備え、
    前記所望のパターンは、前記露光光に対して透明な有機または無機組成物と
    前記露光光に対して遮光性を有する有機または無機組成物との混合物を含むレジスト膜からなり、
    前記レジスト膜は、前記所定の露光光に対して所定の透過率になるように前記混合物の混合比が調整されていることを特徴とする電子装置の製造方法。
  6. 前記所定の透過率は、1〜25%の範囲となるように設定されていることを特徴とする請求項5に記載の電子装置の製造方法。
  7. 前記レジスト膜を透過する前記露光光の位相差が、πまたは3πとなることを特徴とする請求項5に記載の電子装置の製造方法。
  8. 前記露光光の照射による前記レジスト膜表面の酸化を防止する物質がシリコンまたはゲルマニウムなどのIV族元素であることを特徴とする請求項5に記載の電子装置の製造方法。
  9. 前記所望のパターン表面に、前記レジスト膜の透過率および位相の変化を防止する有機膜が被覆されていることを特徴とする請求項5に記載の電子装置の製造方法。
  10. 露光装置を用いて、所望のパターンを有するフォトマスクに露光光を照射し、前記所望のパターンを半導体基板上に転写する工程を備え、
    前記露光装置は、前記フォトマスクを保持するマスクステージと、
    前記マスクステージを囲む筐体からなるマスク搭載室とを有し、
    前記露光光の照射時に、前記マスクステージを含む周辺領域の酸素濃度が大気の酸素濃度より低く設定されていることを特徴とした電子装置の製造方法。
  11. 露光装置を用いて、所望のパターンを有するフォトマスクに露光光を照射し、前記所望のパターンを半導体基板上に転写する工程を備え、
    前記露光装置は、前記フォトマスクを保持するマスクステージと、
    前記マスクステージを囲む筐体からなるマスク搭載室とを有し、
    前記露光光の照射に先立って、前記マスクステージを含む周辺領域を、前記露光光に対して透明な不活性気体雰囲気でパージする手段を有することを特徴とした電子装置の製造方法。
  12. ゲート電極形成工程を有する電子装置の製造方法において、
    少なくとも前記ゲート電極形成工程に、請求項1に記載のフォトマスクを用いることを特徴とする電子装置の製造方法。
JP2002159776A 2002-05-31 2002-05-31 電子装置の製造方法 Pending JP2004004299A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2002159776A JP2004004299A (ja) 2002-05-31 2002-05-31 電子装置の製造方法
US10/445,068 US6780781B2 (en) 2002-05-31 2003-05-27 Method for manufacturing an electronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002159776A JP2004004299A (ja) 2002-05-31 2002-05-31 電子装置の製造方法

Publications (1)

Publication Number Publication Date
JP2004004299A true JP2004004299A (ja) 2004-01-08

Family

ID=29561591

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002159776A Pending JP2004004299A (ja) 2002-05-31 2002-05-31 電子装置の製造方法

Country Status (2)

Country Link
US (1) US6780781B2 (ja)
JP (1) JP2004004299A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011039094A (ja) * 2009-08-06 2011-02-24 Dainippon Printing Co Ltd 回折格子作製用位相マスク

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004356469A (ja) * 2003-05-30 2004-12-16 Renesas Technology Corp 半導体集積回路装置の製造方法
US6905975B2 (en) * 2003-07-03 2005-06-14 Micron Technology, Inc. Methods of forming patterned compositions
US7253113B2 (en) * 2003-11-13 2007-08-07 Macronix International Co., Ltd. Methods for using a silylation technique to reduce cell pitch in semiconductor devices
KR100520240B1 (ko) * 2004-01-08 2005-10-11 삼성전자주식회사 포토레지스트 패턴 및 그의 형성방법
KR100700641B1 (ko) * 2004-12-03 2007-03-27 삼성에스디아이 주식회사 레이저 조사 장치, 패터닝 방법 및 그를 이용한 레이저열전사 패터닝 방법과 이를 이용한 유기 전계 발광 소자의제조 방법
US8003537B2 (en) * 2006-07-18 2011-08-23 Imec Method for the production of planar structures
US7399573B2 (en) * 2006-10-25 2008-07-15 International Business Machines Corporation Method for using negative tone silicon-containing resist for e-beam lithography
US7976132B2 (en) * 2007-03-12 2011-07-12 Silverbrook Research Pty Ltd Printhead having moving roof structure and mechanical seal
US7669967B2 (en) * 2007-03-12 2010-03-02 Silverbrook Research Pty Ltd Printhead having hydrophobic polymer coated on ink ejection face
US7938974B2 (en) * 2007-03-12 2011-05-10 Silverbrook Research Pty Ltd Method of fabricating printhead using metal film for protecting hydrophobic ink ejection face
US7605009B2 (en) 2007-03-12 2009-10-20 Silverbrook Research Pty Ltd Method of fabrication MEMS integrated circuits
US7794613B2 (en) 2007-03-12 2010-09-14 Silverbrook Research Pty Ltd Method of fabricating printhead having hydrophobic ink ejection face
KR100822622B1 (ko) * 2007-04-20 2008-04-16 주식회사 하이닉스반도체 반도체 소자의 미세 패턴 형성방법
US8012363B2 (en) 2007-11-29 2011-09-06 Silverbrook Research Pty Ltd Metal film protection during printhead fabrication with minimum number of MEMS processing steps
US8369569B2 (en) * 2008-03-21 2013-02-05 Synopsys, Inc. Method and apparatus for detecting non-uniform fracturing of a photomask shape
US8568959B2 (en) * 2008-10-03 2013-10-29 International Business Machines Corporation Techniques for reducing degradation and/or modifying feature size of photomasks
US20190086809A1 (en) * 2017-09-21 2019-03-21 United Microelectronics Corp. Method for fabricating semiconductor structure involving cleaning mask material
CN109494313A (zh) * 2018-10-15 2019-03-19 武汉华星光电半导体显示技术有限公司 一种显示面板及其制作方法
CN113692157B (zh) * 2021-08-10 2023-07-04 Oppo广东移动通信有限公司 壳体、其制备方法及电子设备

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5254439A (en) * 1988-02-09 1993-10-19 Matsushita Electric Industrial Co., Ltd. Light-sensitive polymer, method for preparing the same and method for forming patterns
JPH05289307A (ja) 1992-04-13 1993-11-05 Matsushita Electric Ind Co Ltd レチクルおよびレチクル製造方法
JP2001324795A (ja) 2000-05-16 2001-11-22 Hitachi Ltd ホトマスクおよび半導体集積回路の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011039094A (ja) * 2009-08-06 2011-02-24 Dainippon Printing Co Ltd 回折格子作製用位相マスク

Also Published As

Publication number Publication date
US20030224560A1 (en) 2003-12-04
US6780781B2 (en) 2004-08-24

Similar Documents

Publication Publication Date Title
JP2004004299A (ja) 電子装置の製造方法
KR100798969B1 (ko) 포토마스크, 그 제조방법, 패턴형성방법 및 반도체장치의제조방법
JP4053263B2 (ja) 半導体装置の製造方法
JP4223215B2 (ja) 半導体集積回路装置の製造方法、これに用いる光学マスク
KR102005640B1 (ko) 사면 오염으로부터 웨이퍼를 보호하는 반도체 방법
CN106133599A (zh) 掩模坯料、相位位移掩模及其制造方法
US10845698B2 (en) Mask, method of forming the same and method of manufacturing a semiconductor device using the same
JP2004226717A (ja) マスクの製造方法および半導体集積回路装置の製造方法
US11022874B2 (en) Chromeless phase shift mask structure and process
JP2002141268A (ja) 電子デバイス及び半導体集積回路装置の製造方法
JP2007086368A (ja) フォトマスク、フォトマスクの製造方法および半導体装置の製造方法
JP2003255510A (ja) 電子装置の製造方法
US6432790B1 (en) Method of manufacturing photomask, photomask, and method of manufacturing semiconductor integrated circuit device
US6656646B2 (en) Fabrication method of semiconductor integrated circuit device
JP5373635B2 (ja) 半導体装置の製造方法
US5322764A (en) Method for forming a patterned resist
KR100914291B1 (ko) 림 타입의 포토마스크 제조방법
KR100909629B1 (ko) 포토마스크의 형성방법
JP2007193368A (ja) 電子装置の製造方法
JP2001324795A (ja) ホトマスクおよび半導体集積回路の製造方法
JP3739263B2 (ja) ハーフトーン位相シフトマスク
JP2005202180A (ja) 半導体装置の製造方法
JP2002189282A (ja) ハーフトーン位相シフトマスクおよびそれを用いた半導体装置の製造方法
US6723476B2 (en) Methods of patterning materials; and photomasks
JP2002252154A (ja) レジストパターン形成方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050310

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071009

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071016

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080304