JP2001324795A - ホトマスクおよび半導体集積回路の製造方法 - Google Patents

Abstract

(57)【要約】 【課題】波長が２００nmより長い露光光を用いる場合で
も、コストが安く、製造工程数が少なく、作製期間も短
いホトマスクを提供する。 【解決手段】ホトマスクにおける遮光物として、レジス
ト膜の露光光に対する屈折率をｎ、露光光の波長をλと
したとき、膜厚が１．２５λ／（ｎ−１）より厚く１．
７５λ／（ｎ−１）未満である、あるいは２．２５λ／
（ｎ−１）より厚く２．７５λ／（ｎ−１）未満である
レジストを用いる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ホトマスクおよび
半導体装置、超電導装置、マイクロマシーン、電子デバ
イス等の製造方法に係り、特にコストが低く、ＴＡＴ
（Turn Around Time）の短いホトマスクおよび半導体
製造方法に関する。

【０００２】

【従来の技術】半導体集積回路装置の製造においては、
微細パターンを半導体ウェハ上に転写する方法として、
リソグラフィ技術が用いられる。リソグラフィ技術にお
いては、主に投影露光装置が用いられ、投影露光装置に
装着したホトマスクのパタンを半導体ウェハ上に転写し
てデバイスパターンを形成する。

【０００３】通常のホトマスクは、透明石英基板上に形
成されたクロム（Ｃｒ）等の遮光材を加工して作製され
る。すなわち、通常のホトマスクは石英基板上にクロム
等からなる遮光膜が所望の形状で形成されている。

【０００４】上記遮光膜は、例えば遮光膜上に電子線感
応レジストを塗布した後、その電子線感応レジストに電
子線描画装置にて所望のパターンを描画し、現像により
所望の形状のレジストパターンを形成した後、そのレジ
ストパターンをマスクとしてドライエッチングやウエッ
トエッチングで遮光膜を加工後、レジストを除去し、洗
浄等を行うことで形成している。

【０００５】近年、ＬＳＩの開発競争が進み、デバイス
デバッグを加速する必要から多数のホトマスクが必要と
なり、ホトマスクを低コストかつ短い作製期間（ＴＡ
Ｔ）で作る必要性が高まっている。最近では、少量多品
種のシステムＬＳＩの需要が高まっているため、この要
求は特に強まっている。

【０００６】例えば特開平５−２８９３０７号公報にお
いては、ホトマスクの製造工程の簡略化および低コスト
化を目的として、遮光膜をレジスト膜で形成する、いわ
ゆるレジストマスク法が開示されている。この方法は、
通常の電子線感応レジストや光感応レジストが、波長２
００nm程度以下の真空紫外光を遮光する性質を利用した
ものである。この方法によれば遮光膜のエッチング工程
やレジストの除去工程が不要となり、ホトマスクのコス
ト低減、工程の簡略化によるＴＡＴの短縮が可能であ
る。

【０００７】

【発明が解決しようとする課題】しかし、レジスト膜の
遮光性は波長が２００nm以上の光に対しては不十分であ
る。このため、従来のレジストマスクは波長２００nm以
上の露光に対しては十分な解像性が得られないという問
題があった。特に現在、最先端の付加価値の高い露光に
は波長２４８nmのＫｒＦエキシマ露光装置が用いられて
おり、レジストマスクの適用範囲においてこの波長制限
の問題は大きかった。

【０００８】

【課題を解決するための手段】上記従来のレジストマス
クの課題を解決するために、本発明においてはレジスト
膜の露光光に対する屈折率をｎ、露光光の波長をλとし
たとき、上記レジスト膜の膜厚ｄが、１．２５λ／（ｎ
−１）より厚く１．７５λ／（ｎ−１）未満である、あ
るいは２．２５λ／（ｎ−１）より厚く２．７５λ／
（ｎ−１）未満であるレジスト膜を用いたホトマスクと
する。

【０００９】レジスト膜の膜厚が上記の範囲にあると、
開口部を通過する光とこの膜を通過する光との間には、
３６０＋１８０−９０度から３６０＋１８０＋９０度、
および３６０＋３６０＋１８０−９０度から３６０＋３
６０＋１８０＋９０度の位相差が生じ、パターン境界部
付近で光を打ち消しあい、光学像コントラストが向上す
る効果が生まれる。

【００１０】１８０度位相差があるとき上記の効果があ
ることは、例えば特開平４−１３６８５４号公報に記載
されている。しかし、本発明者らの検討の結果による
と、波長が２００nmより長い露光光を用いる場合、１８
０度の位相差を生じさせるレジスト膜厚ではその膜を透
過する露光光の透過率が高すぎて十分な解像性能が得ら
れないことがわかった。これに対して、３６０度あるい
は３６０＋３６０度に相当するレジスト膜厚を加え、レ
ジスト膜厚を増大させることによって適度な透過率とな
り、十分な解像性能が得られることがわかった。

【００１１】

【発明の実施の形態】本願発明を詳細に説明する前に、
本願における用語の意味を説明すると次の通りである。

【００１２】１．デバイス面とは、半導体ウェハの主面
であって、その面にホトリソグラフィにより複数のチッ
プ領域に対応するデバイスパターンが形成される面を言
う。

【００１３】２．半導体集積回路ウェハ（半導体集積回
路基板）または半導体ウェハ（半導体基板）とは、半導
体集積回路の製造に用いるシリコン単結晶基板（一般に
ほぼ平面円形状）、サファイア基板、ガラス基板その他
の絶縁、反絶縁または半導体基板等並びにそれらの複合
的基板を言う。

【００１４】３．「遮光領域」、「遮光膜」、「遮光パ
ターン」と言うときは、その領域に照射される露光光の
うち、４０％未満を透過させる光学特性を有することを
示す。一般に数％から３０％未満のものが使われる。一
方、「透明」、「透明膜」と言うときは、その領域に照
射される露光光のうち、６０％以上を透過させる光学特
性を有することを示す。一般に９０％以上のものが使用
される。

【００１５】４．「ホトレジストパターン」は、感光性
の有機膜をホトリソグラフィの手法により、パターニン
グした膜パターンを言う。なお、このパターンには当該
部分に関して全く開口のない単なるレジスト膜を含む。

【００１６】５．マスク遮光材料に関して「メタル」と
言うときは、クロム、酸化クロム、その他の金属の同様
な化合物を指し、広くは金属元素を含む単体、化合物、
複合体等で遮光作用のあるものを含む。

【００１７】（実施の形態１）図１は本発明の一実施の
形態のホトマスクを示した断面図である。このホトマス
クは石英ガラス基体（ブランクス）１０１上にノボラッ
ク樹脂からなるレジスト１０２を塗布した後、所望のパ
ターンを電子線で描画し、露光を行ない、さらに現像を
行なって形成した。現像後には露光光に対する耐性を向
上させるために熱処理を行なっている。

【００１８】ここでは上記熱処理温度を１２０℃とした
が、この温度は一例に過ぎず、好適な温度はレジストの
材料によって変わる。レジストパターンに変形が起こら
ない範囲でなるべく高い温度で処理するのが好ましい。
レジストパターン変形を防止するためにＤＵＶ光を照射
しつつ熱処理するのが最も効果的である。このときは熱
処理温度を２５０℃程度まで上げることが可能で、露光
光に対する耐性も上がるし、露光光の透過率も下げられ
るため好ましい。

【００１９】また、ここでは描画方法として電子線露光
法を用いたが、レーザ等を用いた光露光でもよい。光露
光では描画時に発生するチャージアップの問題が生じな
いという特徴がある。電子線を用いる場合はレジスト膜
上に水溶性導電膜を形成するなどしてチャージアップ対
策を施しておく必要がある。またブランクスの外周部１
０３のレジストを除去して、露光装置のステージや搬送
系統に接触する部分にはレジスト膜が残らないようにす
る。上記のようにステージや搬送系統に接触する部分の
レジストを除去しておかないと、接触時にレジストが剥
離し、異物の原因となる。

【００２０】本実施例のマスク作製ではＣｒのエッチン
グが不要で工程数の削減ができ、さらにＣｒのエッチン
グ工程がないことで異物の発生も少なく、マスク製造歩
留まりも高かった。

【００２１】レジスト膜の膜厚ｄは２．５λ／（ｎ−
１）となるように設定した。ここでλは露光光の波長、
ｎは露光光に対するレジスト膜の屈折率である。具体的
には露光光として波長２４８nmのＫｒＦエキシマレーザ
光を用いた。ここで用いたレジストの屈折率は１．８５
であり、レジストの膜厚は７３０nmとした。この時のレ
ジスト膜の露光光の透過率は１５％であった。

【００２２】このホトマスクをレンズの開口数（ＮＡ）
０．６の縮小率が１／５のＫｒＦエキシマステッパに装
着し、ホトマスク上に形成された所望のパターンをウェ
ハ上に塗布されたポジレジストに転写した。透過率が高
めの設定のため、輪帯照明を用いて露光を行った。その
結果サブピークによる転写欠陥の発生もなく０．２μm
の微細配線パターンを転写することができた。

【００２３】なお、本実施の形態ではレジスト膜の膜厚
ｄは２．５λ／（ｎ−１）となるように設定したが、種
々調べた結果２．２５λ／（ｎ−１）より厚く２．７５
λ／（ｎ−１）未満の範囲で転写が可能なことを確認し
た。ただし、位相が反転する２．５λ／（ｎ−１）の条
件が最も解像度、寸法精度とも高く、フォーカスなどの
露光裕度も高かった。

【００２４】また、レジスト膜厚が２．４７λ／（ｎ−
１）以上２．５３λ／（ｎ−１）以下のとき、フォーカ
ス裕度はレジスト膜厚が２．５λ／（ｎ−１）の時と測
定誤差の範囲で変りはなく、裕度の高い露光ができた。
さらに、パターン転写が可能な許容透過率を調べたとこ
ろ、その値が２５％であることが分かった。

【００２５】なお、２５％というように透過率が高い場
合には、露光波長と同じ波長の光でマスクの位置検出を
する場合でもマスクアライメントマークの検出精度が低
下したり、誤検出を起こしたり、あるいは検出不能にな
ったりする。このときはあらかじめブランクス上にＣｒ
やＷやポリシリコンでアライメントマークが形成された
外枠を作っておくと上記の問題を回避できる。この場
合、外枠を作る工程が追加されるが、ホトマスクを使い
終わった後レジストを除去すると、その外枠付きのブラ
ンクスは再利用できるのでコスト削減効果がある。

【００２６】（実施の形態２）第２の実施の形態ではレ
ジストに２４８nmの光を吸収する吸光剤を添加した電子
線感光レジストを用い、実施の形態１と同様の製造工程
でホトマスクを形成した。ただし、レジスト膜の膜厚ｄ
は１．５λ／（ｎ−１）となるように設定した。具体的
には露光光として波長２４８nmのＫｒＦエキシマレーザ
光を用いた。ここで用いたレジストの屈折率は１．７５
であり、レジストの膜厚は４９６nmとした。この時のレ
ジスト膜の露光光の透過率は８％であった。

【００２７】このホトマスクをレンズの開口数（ＮＡ）
０．６８のＫｒＦエキシマスキャナに装着し、ホトマス
ク上に形成された所望のパターンをウェハ上に塗布され
たポジレジストに転写した。このレンズの縮小率は１／
４である。照明光のコヒーレンシは０．７５とした。そ
の結果、サブピークによる転写欠陥の発生もなく０．１
８μmの微細配線パターンを転写することができた。

【００２８】なお、本実施の形態ではレジスト膜の膜厚
ｄは１．５λ／（ｎ−１）となるように設定したが、種
々調べた結果１．２５λ／（ｎ−１）より厚く１．７５
λ／（ｎ−１）より薄い範囲で転写が可能なことを確認
した。ただし、位相が反転する１．５λ／（ｎ−１）の
条件が最も解像度、寸法精度とも高く、フォーカスなど
の露光裕度も高かった。

【００２９】また、レジスト膜厚が１．４７λ／（ｎ−
１）以上１．５３λ／（ｎ−１）以下の時フォーカス裕
度はレジスト膜厚が１．５λ／（ｎ−１）の時と測定誤
差の範囲で変わりはなく、裕度の高い露光ができた。パ
ターン転写が可能な許容透過率を調べたところ通常照明
の場合は１５％、輪帯照明の場合は２５％であることが
分かった。

【００３０】なお、位相変化が３６０＋３６０＋３６０
＋１８０度になるようにさらにレジスト膜厚を厚くする
ことが可能かを検討したところ、図２に示すようにレジ
スト２０１に垂直に入射する光２０２に関しては問題な
いが、斜めから入射する光２０３に関しては阻止能が不
足して十分な転写性能が得られないことが分かった。

【００３１】（実施の形態３）第３の実施の形態はツイ
ン・ウエル方式のＣＭＩＳ（Complimentary ＭＩＳ）
回路を有する半導体集積回路装置の製造に関するもの
で、図３〜図６を用いて説明する。

【００３２】図３は、その製造工程中における半導体ウ
ェハ３の要部断面図である。半導体ウェハ３は、例えば
平面略円形状の半導体薄板からなる。半導体ウェハ３を
構成する半導体基板３ｓは、例えばｎ−形のＳｉ単結晶
からなり、その上部には、例えばｎウエル６ｎおよびｐ
ウエル６ｐが形成されている。ｎウエル６ｎには、例え
ばｎ形不純物のリンまたはＡｓが導入されている。ま
た、ｐウエル６ｐには、例えばｐ形不純物のホウ素が導
入されている。

【００３３】この半導体基板３ｓの主面（第１の主面）
には、例えば酸化シリコン膜からなる分離用のフィール
ド絶縁膜７がＬＯＣＯＳ（Local Oxidization of Si
licon）法等によって形成されている。なお、分離部は
溝型としてもよい。すなわち、半導体基板３ｓの厚さ方
向に掘られた溝内に絶縁膜を埋め込むことで分離部を形
成してもよい。

【００３４】このフィールド絶縁膜７によって囲まれた
活性領域には、ｎＭＩＳ（Ｑｎ）およびｐＭＩＳ（Ｑ
ｐ）が形成されている。ｎＭＩＳ（Ｑｎ）およびｐＭＩ
Ｓ（Ｑｐ）のゲート絶縁膜８は、例えば酸化シリコン膜
からなり、熱酸化法等によって形成されている。また、
ｎＭＩＳ（Ｑｎ）およびｐＭＩＳ（Ｑｐ）のゲート電極
９は、例えば低抵抗ポリシリコンからなるゲート形成膜
をＣＶＤ法等によって堆積した後、その膜を、ＫｒＦエ
キシマレーザ縮小投影露光装置および実施の形態１で作
製したホトマスクを用いたホトリソグラフィ技術と通常
のエッチング技術とによって形成されている。

【００３５】特に限定されるものではないが、ゲート長
は、例えば０．２μm程度である。ｎＭＩＳ（Ｑｎ）の
半導体領域１０は、例えばリンまたはヒ素を、ゲート電
極９をマスクとして半導体基板３ｓにイオン注入法等に
よって導入することにより、ゲート電極９に対して自己
整合的に形成されている。また、ｐＭＩＳ（Ｑｐ）の半
導体領域１１は、例えばホウ素を、ゲート電極９をマス
クとして半導体基板３ｓにイオン注入法等によって導入
することにより、ゲート電極９に対して自己整合的に形
成されている。

【００３６】ただし、上記ゲート電極９は、例えば低抵
抗ポリシリコンの単体膜で形成されることに限定される
ものではなく種々変更可能である。例えば低抵抗ポリシ
リコン膜上にタングステンシリサイドやコバルトシリサ
イド等のようなシリサイド層を設けた、いわゆるポリサ
イド構造としてもよいし、低抵抗ポリシリコン膜上に、
窒化チタンや窒化タングステン等のようなバリア導体膜
を介してタングステン等のような金属腹を設けた、いわ
ゆるポリメタル構造としてもよい。

【００３７】まず、このような半導体基板３ｓ上に、図
４に示すように、例えば酸化シリコン膜からなる層間絶
縁膜１２をＣＶＤ法等によって堆積した後、その上面に
ポリシリコン膜をＣＶＤ法等によって堆積する。続い
て、そのポリシリコン膜を、ＫｒＦエキシマレーザ縮小
投影露光装置および上記ホトマスクを用いたホトリソグ
ラフィ技術および通常のエッチング技術によってパター
ニングした後、そのパターニングされたポリシリコン膜
の所定領域に不純物を導入することにより、ポリシリコ
ン膜からなる配線１３Ｌおよび抵抗１３Ｒを形成する。

【００３８】その後、図５に示すように、半導体基板３
ｓ上に、例えば酸化シリコン膜からなるＳＯＧ（Spin
On Glass）膜１４を塗布法等によって堆積した後、層
間絶縁膜１２およびＳＯＧ膜１４に半導体領域１０，１
１および配線１３Ｌの一部が露出するような接続孔１５
をＫｒＦエキシマレーザ縮小投影露光装置および実施の
形態２で示したホトマスクを用いたホトリソグラフィ技
術および通常のエッチング技術によって穿孔する。

【００３９】さらに、半導体基板３ｓ上に、例えばアル
ミニウム（Ａｌ）またはＡｌ合金等からなる金属膜をス
パッタリング法等によって堆積した後、その金属膜をＫ
ｒＦエキシマレーザ縮小投影露光装置および上記ホトマ
スクを用いたホトリソグラフィ技術および通常のエッチ
ング技術によってパターニングすることにより、図６に
示すように、第１層配線１６Ｌ１を形成する。

【００４０】これ以降は、第１層配線１６Ｌ１と同様に
第２層配線以降を形成し、半導体集積回路装置を製造す
る。カスタムＬＳＩ製品では特に第１配線層を中心にマ
スクデバッグが行われることが多い。第１配線層へのマ
スク供給ＴＡＴの速さが製品開発力を決め、かつ必要ホ
トマスク枚数も多くなるのでこの工程に本発明を適用す
るのは効果が特に大きい。

【００４１】また第２層配線での最小パターン寸法は
０．３５μmと露光波長（０．２４８μm）に比べて十分
太いものであったが、そこにも本発明のホトマスクを適
用した。従来ハーフトーン位相シフトマスクは、解像性
は高いものの、コストも高く、またＴＡＴも低いことか
らこのようなラフ層には用いられなかったが本発明を適
用することにより通常のＣｒマスクと比べてもコストを
低くし、またＴＡＴを短くすることができた。

【００４２】

【発明の効果】本発明によれば、波長が２００nmより長
い露光光を用いる場合でも、コストが安く作製工期も短
いホトマスクが得られ、半導体集積回路装置の開発期間
短縮、開発費用削減、製造コスト削減が可能となる。

【図面の簡単な説明】

【図１】本発明のマスクの構造を示す断面図。

【図２】本発明のマスクの特徴を示す断面図。

【図３】半導体集積回路装置の製造工程中における半導
体ウェハの要部断面図。

【図４】図３に続く製造工程中における半導体ウェハの
要部断面図。

【図５】図４に続く製造工程中における半導体ウェハの
要部断面図。

【図６】図５に続く製造工程中における半導体ウェハの
要部断面図。

【符号の説明】

３…半導体ウェハ、３ｓ…半導体基板、６ｎ…ｎウエ
ル、６ｐ…ｐウエル、７…フィールド絶縁膜、８，９…
ゲート絶縁膜、１０…ｎＭＩＳＱｎの半導体領域、１１
…ｐＭＩＳＱｐの半導体領域、１２…層間絶縁膜、１３
Ｌ…配線、１３Ｒ…抵抗、１４…ＳＯＧ膜、１５…接続
孔、１６Ｌ１…第１層配線、１０１…石英ガラス基体
（ブランクス）、１０２…レジスト、１０３…ブランク
ス外周部、２０１…レジスト、２０２，２０３…光。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 白石 洋 東京都国分寺市東恋ケ窪一丁目280番地 株式会社日立製作所中央研究所内 Ｆターム(参考） 2H095 BA07 BA12 BB01 BB02 BB35 BC01 BC05 BC09

Claims (6)

【特許請求の範囲】
1. 【請求項１】透明基板と所望のパターンが形成された感
   光性有機物（以下レジスト）膜からなる露光用のホトマ
   スクにおいて、上記レジスト膜の露光光に対する屈折率
   をｎ、露光光の波長をλとしたとき、上記レジスト膜の
   膜厚ｄが１．２５λ／（ｎ−１）より厚く１．７５λ／
   （ｎ−１）未満、あるいは２．２５λ／（ｎ−１）より
   厚く２．７５λ／（ｎ−１）未満であることを特徴とす
   るホトマスク。
2. 【請求項２】請求項１記載のホトマスクにおいて、露光
   光としてＫｒＦエキシマレーザ光を用いたことを特徴と
   したホトマスク。
3. 【請求項３】請求項１または２記載のホトマスクにおい
   て、上記レジスト膜を透過する露光光量は２５％以下で
   あることを特徴としたホトマスク。
4. 【請求項４】請求項１記載のホトマスクにおいて、露光
   装置のステージおよび搬送系に接触する場所には上記レ
   ジストがないことを特徴としたホトマスク。
5. 【請求項５】露光光に対する透過率が２５％以下の感光
   性有機膜が透明基板上に形成され、かつ上記感光性有機
   膜の露光光に対する屈折率をｎ、露光光の波長をλとし
   たとき、上記感光性有機膜の膜厚ｄが、１．２５λ／
   （ｎ−１）より厚く１．７５λ／（ｎ−１）未満であ
   る、あるいは２．２５λ／（ｎ−１）より厚く２．７５
   λ／（ｎ−１）未満であるホトマスクを用いて露光を行
   なう工程を有することを特徴とした半導体集積回路の製
   造方法。
6. 【請求項６】請求項１から４記載のいずれか記載のホト
   マスクを、最小寸法が露光波長より大きな層のレジスト
   パターン形成に適用する工程を有することを特徴とした
   半導体集積回路の製造方法。