JP2001305714A - 電子装置の製造方法、パターン形成方法、及びそれに用いるマスク - Google Patents
電子装置の製造方法、パターン形成方法、及びそれに用いるマスクInfo
- Publication number
- JP2001305714A JP2001305714A JP2000128944A JP2000128944A JP2001305714A JP 2001305714 A JP2001305714 A JP 2001305714A JP 2000128944 A JP2000128944 A JP 2000128944A JP 2000128944 A JP2000128944 A JP 2000128944A JP 2001305714 A JP2001305714 A JP 2001305714A
- Authority
- JP
- Japan
- Prior art keywords
- film
- light
- mask
- pattern
- shielding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/26—Phase shift masks [PSM]; PSM blanks; Preparation thereof
- G03F1/30—Alternating PSM, e.g. Levenson-Shibuya PSM; Preparation thereof
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】
【課題】 位相角制御性の高い位相シフトマスクを用い
投影露光時に遮光体面からの反射光等の影響による寸法
精度劣化の生じない微細パターン形成方法を提供するこ
と。 【解決手段】 透明板の平坦な主表面に位相シフトパタ
ーンを形成し、この位相シフトパターンの端部をＣｒ等
の金属膜よりも反射率の小さい誘電体、高抵抗体、又は
有機体の遮光膜パターンで被覆したマスクを用いて、被
加工物の表面に形成された感光性膜に対してこのマスク
パターンを投影露光して転写する。
投影露光時に遮光体面からの反射光等の影響による寸法
精度劣化の生じない微細パターン形成方法を提供するこ
と。 【解決手段】 透明板の平坦な主表面に位相シフトパタ
ーンを形成し、この位相シフトパターンの端部をＣｒ等
の金属膜よりも反射率の小さい誘電体、高抵抗体、又は
有機体の遮光膜パターンで被覆したマスクを用いて、被
加工物の表面に形成された感光性膜に対してこのマスク
パターンを投影露光して転写する。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置、超電
導装置、マイクロマシーン、電子デバイス等の電子装置
の製造方法、それに用いるパターン形成方法、これらに
用いる光学マクス及びその製造方法に関し、特に、半導
体集積回路装置の製造工程における露光技術に適用して
有効な技術に関するものである。
導装置、マイクロマシーン、電子デバイス等の電子装置
の製造方法、それに用いるパターン形成方法、これらに
用いる光学マクス及びその製造方法に関し、特に、半導
体集積回路装置の製造工程における露光技術に適用して
有効な技術に関するものである。
【０００２】
【従来の技術】半導体集積回路装置の製造においては、
微細パターンを半導体ウエハ上に転写する方法としてリ
ソグラフィ技術が用いられる。リソグラフィ技術におい
ては主に投影露光装置が用いられ、投影露光装置に装着
したホトマスクのパターンを半導体ウエハ上に転写して
デバイスパターンを形成する。
微細パターンを半導体ウエハ上に転写する方法としてリ
ソグラフィ技術が用いられる。リソグラフィ技術におい
ては主に投影露光装置が用いられ、投影露光装置に装着
したホトマスクのパターンを半導体ウエハ上に転写して
デバイスパターンを形成する。
【０００３】通常のホトマスクは、透明石英基板平坦な
表面上に形成されたクロム（Ｃｒ）等の遮光材を加工し
て作成される。すなわち、石英基板の平坦な表面上にク
ロム等からなる遮光膜が所望の形状で形成されて構成さ
れている。遮光膜の加工は、例えば、遮光膜上に電子線
感応レジストを塗布した後、その電子線感応レジストに
電子線描画装置にて所望のパターンを描画し、続いて現
像により所望の形状のレジストパターンを形成し、しか
る後、そのレジストパターンをマスクとしてドライエッ
チングやウエットエッチングを施して遮光膜を加工す
る。その後、レジストを除去した後、洗浄等を行い、所
望の形状の遮光パターンを透明石英基板上に形成してい
る。
表面上に形成されたクロム（Ｃｒ）等の遮光材を加工し
て作成される。すなわち、石英基板の平坦な表面上にク
ロム等からなる遮光膜が所望の形状で形成されて構成さ
れている。遮光膜の加工は、例えば、遮光膜上に電子線
感応レジストを塗布した後、その電子線感応レジストに
電子線描画装置にて所望のパターンを描画し、続いて現
像により所望の形状のレジストパターンを形成し、しか
る後、そのレジストパターンをマスクとしてドライエッ
チングやウエットエッチングを施して遮光膜を加工す
る。その後、レジストを除去した後、洗浄等を行い、所
望の形状の遮光パターンを透明石英基板上に形成してい
る。
【０００４】近年、ＬＳＩの高集積化が進み、動作速度
の向上が求められるとともに回路パターンの微細化が要
求されるようになってきた。この傾向は特にトランジス
タ動作速度に大きな影響を与えるゲートパターンにおい
て激しい。すでに一部のロジックＬＳＩ製品では、Ｋｒ
Ｆエキシマレーザ（波長２４８ｎｍ）の露光装置を用い
て０．１μｍのゲートパターン形成も行なわれている。
の向上が求められるとともに回路パターンの微細化が要
求されるようになってきた。この傾向は特にトランジス
タ動作速度に大きな影響を与えるゲートパターンにおい
て激しい。すでに一部のロジックＬＳＩ製品では、Ｋｒ
Ｆエキシマレーザ（波長２４８ｎｍ）の露光装置を用い
て０．１μｍのゲートパターン形成も行なわれている。
【０００５】また、半導体メモリにおいてもその低コス
ト化を図るべく微細化が進められており、ＫｒＦエキシ
マレーザを用いた露光装置でハーフピッチ０．１８μｍ
ルールのＤＲＡＭ(Dynamic Random Access Memory)
が製品化されている。ＫｒＦスキャナを用いた０．１３
μｍルールのＤＲＡＭの開発も行なわれているところで
ある。
ト化を図るべく微細化が進められており、ＫｒＦエキシ
マレーザを用いた露光装置でハーフピッチ０．１８μｍ
ルールのＤＲＡＭ(Dynamic Random Access Memory)
が製品化されている。ＫｒＦスキャナを用いた０．１３
μｍルールのＤＲＡＭの開発も行なわれているところで
ある。
【０００６】露光波長よりはるかに小さなパターン解像
が可能になるのは超解像と呼ばれる露光法によるところ
が大きい。この超解像の中で微細パターン形成に効果が
あるのが位相シフト露光法と呼ばれるものであり、例え
ば、特開昭５８−１７３７４４号公報に開示されてい
る。この位相シフト露光法は、ホトマスクの露光光の透
過部すなわちガラス面が出ているウインドウ部に遮光部
を挟んで交互に露光光の位相を反転させる位相シフタと
呼ばれる構造物を形成し、このホトマスクを用いて露光
を行なう方法である。両透過部を通ってくる光の位相が
反転しているため、間に存在している遮光部で光の振幅
が０になるところが生じる。振幅が０であれば光のイン
テンシティも０となり、分解能が飛躍的に向上する。
が可能になるのは超解像と呼ばれる露光法によるところ
が大きい。この超解像の中で微細パターン形成に効果が
あるのが位相シフト露光法と呼ばれるものであり、例え
ば、特開昭５８−１７３７４４号公報に開示されてい
る。この位相シフト露光法は、ホトマスクの露光光の透
過部すなわちガラス面が出ているウインドウ部に遮光部
を挟んで交互に露光光の位相を反転させる位相シフタと
呼ばれる構造物を形成し、このホトマスクを用いて露光
を行なう方法である。両透過部を通ってくる光の位相が
反転しているため、間に存在している遮光部で光の振幅
が０になるところが生じる。振幅が０であれば光のイン
テンシティも０となり、分解能が飛躍的に向上する。
【０００７】また、この他にマスクに関する技術を開示
したものとして特開平９−２１１８３７号公報や特開平
５−２８９３０７号公報があげられる。
したものとして特開平９−２１１８３７号公報や特開平
５−２８９３０７号公報があげられる。
【０００８】
【発明が解決しようとする課題】位相シフタはホトマス
ク基体のガラス板の一部を掘り込む掘り込みタイプのも
の、ホトマスク基体の上に位相を反転させる膜厚を持っ
た透明膜を形成するタイプのもの、とこれらの２つをミ
ックスしたタイプのものとがある。
ク基体のガラス板の一部を掘り込む掘り込みタイプのも
の、ホトマスク基体の上に位相を反転させる膜厚を持っ
た透明膜を形成するタイプのもの、とこれらの２つをミ
ックスしたタイプのものとがある。
【０００９】掘り込みタイプの位相シフトマスクは次の
ように作成される。図２Ａ(ａ)に示すようにマスク基体
（石英基板）２０１の平坦表面上に遮光体となるＣｒ膜
２０２をスパッタ法で被着し、その上にＥＢレジスト２
０３を塗布する。その上で遮光体用パターンをＥＢ描画
(２０４の矢印で示す)する。現像を行なってレジストパ
ターン２０５を形成し（図２Ａ(ｂ))、ドライエッチン
グあるいはウエットエッチングによってＣｒ膜２０２の
エッチングを行ない（図２Ａ(ｃ))、レジストを除去し
て遮光体パターン２０６を形成する（図２Ａ(ｄ))。そ
の後ＥＢレジスト２０７を塗布して位相シフタを形成す
るためのパターンを露光(２０８の矢印で示す)する（図
２Ａ(ｅ))。現像を行なってレジストパターン２０９を
形成し（図２Ｂ(ｆ))、石英基板をドライエッチングに
よって所望の深さ掘り込む（図２Ｂ(ｇ))。レジストを
剥離して両開口部２１０、２１１の位相差を検査し（図
２Ｂ(ｈ))、位相差を生じせしめる掘り込み量が目標値
に達していない場合再度ＥＢレジスト２１２を塗布し、
シフタパターン描画２１３を行ない（図２Ｂ(ｉ))、現
像を行なってシフタパターン２１４を形成し（図２Ｂ
(ｊ))、石英基板を再度ドライエッチングし（図２Ｃ
(ｋ))、レジスト剥離と位相差検査（図２Ｃ(ｌ))を行な
う。その後、図２Ｃ(ｍ)に示すようにウエットエッチン
グを行なってＣｒ膜を庇にした庇構造２１５を形成し、
掘り込み型位相シフトマスクを製造する。
ように作成される。図２Ａ(ａ)に示すようにマスク基体
（石英基板）２０１の平坦表面上に遮光体となるＣｒ膜
２０２をスパッタ法で被着し、その上にＥＢレジスト２
０３を塗布する。その上で遮光体用パターンをＥＢ描画
(２０４の矢印で示す)する。現像を行なってレジストパ
ターン２０５を形成し（図２Ａ(ｂ))、ドライエッチン
グあるいはウエットエッチングによってＣｒ膜２０２の
エッチングを行ない（図２Ａ(ｃ))、レジストを除去し
て遮光体パターン２０６を形成する（図２Ａ(ｄ))。そ
の後ＥＢレジスト２０７を塗布して位相シフタを形成す
るためのパターンを露光(２０８の矢印で示す)する（図
２Ａ(ｅ))。現像を行なってレジストパターン２０９を
形成し（図２Ｂ(ｆ))、石英基板をドライエッチングに
よって所望の深さ掘り込む（図２Ｂ(ｇ))。レジストを
剥離して両開口部２１０、２１１の位相差を検査し（図
２Ｂ(ｈ))、位相差を生じせしめる掘り込み量が目標値
に達していない場合再度ＥＢレジスト２１２を塗布し、
シフタパターン描画２１３を行ない（図２Ｂ(ｉ))、現
像を行なってシフタパターン２１４を形成し（図２Ｂ
(ｊ))、石英基板を再度ドライエッチングし（図２Ｃ
(ｋ))、レジスト剥離と位相差検査（図２Ｃ(ｌ))を行な
う。その後、図２Ｃ(ｍ)に示すようにウエットエッチン
グを行なってＣｒ膜を庇にした庇構造２１５を形成し、
掘り込み型位相シフトマスクを製造する。
【００１０】一方、透明膜形成タイプ（以下、シフタ上
置きタイプと呼ぶ）の位相シフトマスクは次のように作
成される。図３Ａ(ａ)に示すようにマスク基体（石英基
板）３０１の平坦な表面上に遮光体となるＣｒ膜３０２
をスパッタ法で被着し、その上にＥＢレジスト３０３を
塗布する。その上で遮光体用パターンをＥＢ描画(３０
４)する。現像を行ないレジストパターン３０５を形成
し（図３Ａ(ｂ))、ドライエッチングあるいはウエット
エッチングによってＣｒ膜をエッチングし（図３Ａ
(ｃ))、レジストを除去して遮光体パターン３０６を形
成する（図３Ａ(ｄ))。その後、塗布ガラスＳＯＧ(Spin
on Glass)を塗布し、熱処理等を行なって透明シフタ
膜３０７を形成する（図３Ａ(ｅ))。その後、ＥＢレジ
スト３０８を塗布して位相シフタを形成するためのパタ
ーンを露光(３０９)する（図３Ｂ(ｆ))。現像を行なっ
てレジストパターン３１０を形成し（図３Ｂ(ｇ))、透
明シフタ膜をドライエッチングあるいはウエットエッチ
ングする（図３Ｂ(ｈ))。レジストを剥離して両開口部
３１１、３１２の位相差を検査し、位相シフトマスクを
得る。
置きタイプと呼ぶ）の位相シフトマスクは次のように作
成される。図３Ａ(ａ)に示すようにマスク基体（石英基
板）３０１の平坦な表面上に遮光体となるＣｒ膜３０２
をスパッタ法で被着し、その上にＥＢレジスト３０３を
塗布する。その上で遮光体用パターンをＥＢ描画(３０
４)する。現像を行ないレジストパターン３０５を形成
し（図３Ａ(ｂ))、ドライエッチングあるいはウエット
エッチングによってＣｒ膜をエッチングし（図３Ａ
(ｃ))、レジストを除去して遮光体パターン３０６を形
成する（図３Ａ(ｄ))。その後、塗布ガラスＳＯＧ(Spin
on Glass)を塗布し、熱処理等を行なって透明シフタ
膜３０７を形成する（図３Ａ(ｅ))。その後、ＥＢレジ
スト３０８を塗布して位相シフタを形成するためのパタ
ーンを露光(３０９)する（図３Ｂ(ｆ))。現像を行なっ
てレジストパターン３１０を形成し（図３Ｂ(ｇ))、透
明シフタ膜をドライエッチングあるいはウエットエッチ
ングする（図３Ｂ(ｈ))。レジストを剥離して両開口部
３１１、３１２の位相差を検査し、位相シフトマスクを
得る。
【００１１】上記した両方法とも遮光体としては金属の
Ｃｒ膜が使用され、しかもその遮光体パターンの正確性
が要求されることからこの金属Ｃｒ膜は石英基板の平坦
な表面上にスパッタ法で形成される。
Ｃｒ膜が使用され、しかもその遮光体パターンの正確性
が要求されることからこの金属Ｃｒ膜は石英基板の平坦
な表面上にスパッタ法で形成される。
【００１２】また、この位相シフトマスクの活用形態と
しては図４に示すように、光学的に孤立パターンと見な
せる遮光パターン４０１に対し、その遮光体４０１の両
側で光学的光路差４０２により位相差を持たせるシフタ
エッジ タイプと、図５に示すようにライン アンド
スペースのような近接密集した遮光パターン５０１に
対して開口部に交互に位相シフタ５０２を配置するレベ
ンソンタイプとがある。ここで図４および図５の４０
３、５０３はともにガラス基板を示す。どちらの場合も
開口部の両側でそこを透過する露光光の位相を反転させ
る構造において差はない。
しては図４に示すように、光学的に孤立パターンと見な
せる遮光パターン４０１に対し、その遮光体４０１の両
側で光学的光路差４０２により位相差を持たせるシフタ
エッジ タイプと、図５に示すようにライン アンド
スペースのような近接密集した遮光パターン５０１に
対して開口部に交互に位相シフタ５０２を配置するレベ
ンソンタイプとがある。ここで図４および図５の４０
３、５０３はともにガラス基板を示す。どちらの場合も
開口部の両側でそこを透過する露光光の位相を反転させ
る構造において差はない。
【００１３】前述した掘り込み型位相シフトマスクの転
写特性上の問題点は、図６(ａ)に示すようにガラス基板
６０１を掘り込んでいない、あるいは掘り込み量の少な
い開口部６０２（この部分のことを以下０相と呼ぶ）と
ガラス基板を深く掘り込んだ開口部６０３（この部分の
ことを以下π相と呼ぶ）での透過光量がＣｒ遮光体側壁
６０４の下に形成されたガラス基板側面部６０５での光
散乱によって変わり、このことが原因となって０／π差
と呼ばれるパターンの寸法差が生じることである。
写特性上の問題点は、図６(ａ)に示すようにガラス基板
６０１を掘り込んでいない、あるいは掘り込み量の少な
い開口部６０２（この部分のことを以下０相と呼ぶ）と
ガラス基板を深く掘り込んだ開口部６０３（この部分の
ことを以下π相と呼ぶ）での透過光量がＣｒ遮光体側壁
６０４の下に形成されたガラス基板側面部６０５での光
散乱によって変わり、このことが原因となって０／π差
と呼ばれるパターンの寸法差が生じることである。
【００１４】このことを防止するために、図６(ｂ)に示
すようにガラス側面部６１１をＣｒ遮光体６１３のエッ
ジ６１２から後退させ、ガラス側面部から散乱される光
をＣｒ遮光体で遮るサイドエッチ掘り込み型が提案され
る。
すようにガラス側面部６１１をＣｒ遮光体６１３のエッ
ジ６１２から後退させ、ガラス側面部から散乱される光
をＣｒ遮光体で遮るサイドエッチ掘り込み型が提案され
る。
【００１５】しかし、この場合にはＣｒ遮光体６１３を
支えているガラスの幅６１４がパターンの微細化にとも
ない細くなり、強度の観点から微細化に耐えられないと
いう問題がある。特に、図６(ｃ)に示すような０相６０
２においてもガラス基板６０１を掘っている両側掘りタ
イプのマスクでは、このＣｒとガラスの接触面積の問題
は大きな問題である。細いガラス支柱６１６でＣｒの遮
光体６１３を支える必要があり、多数の複雑な微細パタ
ーンになればなるほど深刻な問題となる。
支えているガラスの幅６１４がパターンの微細化にとも
ない細くなり、強度の観点から微細化に耐えられないと
いう問題がある。特に、図６(ｃ)に示すような０相６０
２においてもガラス基板６０１を掘っている両側掘りタ
イプのマスクでは、このＣｒとガラスの接触面積の問題
は大きな問題である。細いガラス支柱６１６でＣｒの遮
光体６１３を支える必要があり、多数の複雑な微細パタ
ーンになればなるほど深刻な問題となる。
【００１６】さらに近年、露光装置のマスク倍率が１０
×から５×、さらには４×へと移行しており、これに伴
ってマスク上の寸法もデバイス寸法の微細化よりさらに
加速されて微細化を進ませる必要があるため、この支柱
の細さは転写限界を決める決定的課題となってくる。ま
た、製造上このポケット部６１５に異物がたまり、マス
クの歩留まりが上がりにくいという問題がある。また、
ドライエッチングを用いてシフタを掘り込む際には、エ
ッチング マイクロ ローディング効果によってパター
ン寸法にともない掘り込み深さが異なり、したがってパ
ターン寸法に応じて位相角が異なるという問題がある。
さらに、図２Ａ〜図２Ｃに示したようにマスク製造工程
数が多く、マスク製造コストが高く、製造にかかる時間
が時間が長くＴＡＴ(Turn Around Time)が大きく、工程
数が多いことから歩留まりが低いという問題がある。
×から５×、さらには４×へと移行しており、これに伴
ってマスク上の寸法もデバイス寸法の微細化よりさらに
加速されて微細化を進ませる必要があるため、この支柱
の細さは転写限界を決める決定的課題となってくる。ま
た、製造上このポケット部６１５に異物がたまり、マス
クの歩留まりが上がりにくいという問題がある。また、
ドライエッチングを用いてシフタを掘り込む際には、エ
ッチング マイクロ ローディング効果によってパター
ン寸法にともない掘り込み深さが異なり、したがってパ
ターン寸法に応じて位相角が異なるという問題がある。
さらに、図２Ａ〜図２Ｃに示したようにマスク製造工程
数が多く、マスク製造コストが高く、製造にかかる時間
が時間が長くＴＡＴ(Turn Around Time)が大きく、工程
数が多いことから歩留まりが低いという問題がある。
【００１７】また一方、前述したシフタ上置き型位相シ
フトマスクでは図５に示すように、シフタ５０２を遮光
体であるＣｒ遮光膜５０１上に形成することから一定の
膜厚で位相シフタを形成できず、位相角がパターン寸法
に応じて変わり、また一つのパターンの中でもパターン
中央部５０４と周辺部５０５で位相（即ち、シフタ膜
厚）が変わるという問題がある。
フトマスクでは図５に示すように、シフタ５０２を遮光
体であるＣｒ遮光膜５０１上に形成することから一定の
膜厚で位相シフタを形成できず、位相角がパターン寸法
に応じて変わり、また一つのパターンの中でもパターン
中央部５０４と周辺部５０５で位相（即ち、シフタ膜
厚）が変わるという問題がある。
【００１８】更に又、上記問題を解決するために位相シ
フタを先に作成しその上にＣｒ遮光膜を形成しようとし
ても、シフタからなる段差をもった基板上にスパッタＣ
ｒ膜を無欠陥、高品質に形成するのは極めて困難であ
る。さらに遮光体であるＣｒ膜がシフタ上に形成される
ため、Ｃｒ膜の表面はフラットではなくなり、傾斜乃至
凹凸構造を持ち、露光光の反射が大きくなって、パター
ン転写特性が劣化するという問題がある。例えば、図１
６に示すように石英透明基板からなるブランクス１４０
１上に形成されたＣｒ膜１４０３の表面には反射防止の
ため酸化Ｃｒ層１４０４を形成し、薄膜干渉現象を使っ
てＣｒ膜表面からの反射を防止する対策を施こすことが
提案されるが、シフタパターン１４０２にＣｒ膜が一部
被るためそのＣｒ膜表面が傾斜乃至凹凸面を呈し、部分
的に斜めの部分１４０５が生じ、そこの酸化Ｃｒ膜の膜
厚を所定の反射防止条件に正確に制御できないため、同
図中に１４０６及び１４０７の矢印で示すように反射率
が部分的に異なり、転写特性が劣化するという微細パタ
ーン化の上で極めて重要な問題がある。
フタを先に作成しその上にＣｒ遮光膜を形成しようとし
ても、シフタからなる段差をもった基板上にスパッタＣ
ｒ膜を無欠陥、高品質に形成するのは極めて困難であ
る。さらに遮光体であるＣｒ膜がシフタ上に形成される
ため、Ｃｒ膜の表面はフラットではなくなり、傾斜乃至
凹凸構造を持ち、露光光の反射が大きくなって、パター
ン転写特性が劣化するという問題がある。例えば、図１
６に示すように石英透明基板からなるブランクス１４０
１上に形成されたＣｒ膜１４０３の表面には反射防止の
ため酸化Ｃｒ層１４０４を形成し、薄膜干渉現象を使っ
てＣｒ膜表面からの反射を防止する対策を施こすことが
提案されるが、シフタパターン１４０２にＣｒ膜が一部
被るためそのＣｒ膜表面が傾斜乃至凹凸面を呈し、部分
的に斜めの部分１４０５が生じ、そこの酸化Ｃｒ膜の膜
厚を所定の反射防止条件に正確に制御できないため、同
図中に１４０６及び１４０７の矢印で示すように反射率
が部分的に異なり、転写特性が劣化するという微細パタ
ーン化の上で極めて重要な問題がある。
【００１９】従って、前記したような複雑な微細パター
ンを有する電子装置をかかるマスクと投影露光技術を駆
使して精度よく高い歩留まりで製造することはますます
難しくなってきている。
ンを有する電子装置をかかるマスクと投影露光技術を駆
使して精度よく高い歩留まりで製造することはますます
難しくなってきている。
【００２０】本発明は、位相シフトマスクを用いた電子
装置の改良された製造方法を提供することを目的とする
ものである。例えば、０．１μｍ以下の幅や間隔を有す
る複数の微細パターンで構成される電子装置を投影露光
技術及び位相シフトマスク技術を用いて歩留まりよく製
造する方法を提供することを目的としている。
装置の改良された製造方法を提供することを目的とする
ものである。例えば、０．１μｍ以下の幅や間隔を有す
る複数の微細パターンで構成される電子装置を投影露光
技術及び位相シフトマスク技術を用いて歩留まりよく製
造する方法を提供することを目的としている。
【００２１】本発明の他の目的は、かかる電子装置の製
造方法に適した微細パターンの形成方法及びそのための
改良されたマスクを提供することにある。
造方法に適した微細パターンの形成方法及びそのための
改良されたマスクを提供することにある。
【００２２】また、本発明の更に他の目的は、位相シフ
トマスクを用いた電子装置の製造方法において、露光装
置のパターン転写精度を向上させることのできる改良さ
れた技術を提供することにある。
トマスクを用いた電子装置の製造方法において、露光装
置のパターン転写精度を向上させることのできる改良さ
れた技術を提供することにある。
【００２３】更に具体的には、位相角制御性の高い位相
シフトマスクを用いて投影露光する際に遮光体面からの
反射光等の影響による寸法精度劣化の生じない微細パタ
ーン形成方法を提供すること及びそれを用いて微細な電
子装置を提供することを目的としている。
シフトマスクを用いて投影露光する際に遮光体面からの
反射光等の影響による寸法精度劣化の生じない微細パタ
ーン形成方法を提供すること及びそれを用いて微細な電
子装置を提供することを目的としている。
【００２４】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば以
下の通りである。
発明のうち、代表的なものの概要を簡単に説明すれば以
下の通りである。
【００２５】即ち、本発明では、透明板の平坦な表面に
所定の厚さの位相シフタ膜が部分的に形成され、このシ
フタ膜の端部を覆って非金属からなる所定パターンの遮
光膜が部分的に設けられたマスクを用いて、投影露光技
術によってこの遮光パターンを被加工物の表面に設けら
れた感光性膜に転写し、この感光性膜を現像することに
よって電子装置が製造される。更に具体的には、上記非
金属の遮光膜が上記シフタ膜の端部を含んでシフタ膜及
び透明板の表面上に部分的に延在して設けられたマスク
を用いた投影露光によって上記パターンが転写される。
所定の厚さの位相シフタ膜が部分的に形成され、このシ
フタ膜の端部を覆って非金属からなる所定パターンの遮
光膜が部分的に設けられたマスクを用いて、投影露光技
術によってこの遮光パターンを被加工物の表面に設けら
れた感光性膜に転写し、この感光性膜を現像することに
よって電子装置が製造される。更に具体的には、上記非
金属の遮光膜が上記シフタ膜の端部を含んでシフタ膜及
び透明板の表面上に部分的に延在して設けられたマスク
を用いた投影露光によって上記パターンが転写される。
【００２６】他の本発明では、透明板の平坦な表面に所
定の深さ又は高さの凹部又は凸部が部分的に形成され、
この凹部又は凸部の端部を覆って非金属からなる所定パ
ターンの遮光膜が部分的に設けられたマスクを用いて、
投影露光技術によってこの遮光パターンを被加工物の表
面に設けられた感光性膜に転写し、この感光性膜を現像
することによって電子装置が製造される。更に具体的に
は、上記非金属の遮光膜が上記透明板の凹部又は凸部の
端部を含んでそれに隣接する透明板の凹部及び凸部表面
上に部分的に延在して設けられたマスクを用いた投影露
光によって上記パターンが転写される。
定の深さ又は高さの凹部又は凸部が部分的に形成され、
この凹部又は凸部の端部を覆って非金属からなる所定パ
ターンの遮光膜が部分的に設けられたマスクを用いて、
投影露光技術によってこの遮光パターンを被加工物の表
面に設けられた感光性膜に転写し、この感光性膜を現像
することによって電子装置が製造される。更に具体的に
は、上記非金属の遮光膜が上記透明板の凹部又は凸部の
端部を含んでそれに隣接する透明板の凹部及び凸部表面
上に部分的に延在して設けられたマスクを用いた投影露
光によって上記パターンが転写される。
【００２７】上記いずれの発明においても、平坦な透明
板表面に位相シフト手段が形成されるため転写する際の
露光光に対する位相シフタの位相シフト量を所定の領域
にわたって精度よく確保することができる。
板表面に位相シフト手段が形成されるため転写する際の
露光光に対する位相シフタの位相シフト量を所定の領域
にわたって精度よく確保することができる。
【００２８】また、上記いずれの発明においても、非金
属からなる遮光膜としては転写時の露光光に対して反射
率がＣｒ膜等の金属膜よりも小さいものが望ましく、例
えば、誘電体、高抵抗体又は有機体の膜を用いることが
望ましい。更に具体的には、この遮光膜自身が感光性を
呈した膜であれば上記マスク自体を製造するのにも好都
合であり、例えば、ノボラック樹脂若しくはフェノール
樹脂等のフォトレジスト膜を用いることが望ましい。或
いは、ポニアニリン樹脂膜のような感光性膜を用いるこ
とが望ましい。
属からなる遮光膜としては転写時の露光光に対して反射
率がＣｒ膜等の金属膜よりも小さいものが望ましく、例
えば、誘電体、高抵抗体又は有機体の膜を用いることが
望ましい。更に具体的には、この遮光膜自身が感光性を
呈した膜であれば上記マスク自体を製造するのにも好都
合であり、例えば、ノボラック樹脂若しくはフェノール
樹脂等のフォトレジスト膜を用いることが望ましい。或
いは、ポニアニリン樹脂膜のような感光性膜を用いるこ
とが望ましい。
【００２９】誘電体、高抵抗体又は有機体の膜を遮光膜
として用いることにより、屈折率の関係から転写時の露
光光に対する反射率をＣｒ等の金属膜に比べ小さくする
ことができるので遮光膜が凹凸表面を有していてもフレ
ア（flare）を小さくすることができ、解像度向上及び
寸法精度向上に有益である。また、後述するように転写
時の露光光によって遮光膜（即ち、マスクパターン）自
体の膜厚に起因してその側壁面に発生する導波管効果
（waveguide effect）を小さくできるので、この遮光膜
が凹凸表面を有していても遮光膜の膜厚の差に伴う加工
寸法差を小さくすることができ加工精度の向上に極めて
有益である。
として用いることにより、屈折率の関係から転写時の露
光光に対する反射率をＣｒ等の金属膜に比べ小さくする
ことができるので遮光膜が凹凸表面を有していてもフレ
ア（flare）を小さくすることができ、解像度向上及び
寸法精度向上に有益である。また、後述するように転写
時の露光光によって遮光膜（即ち、マスクパターン）自
体の膜厚に起因してその側壁面に発生する導波管効果
（waveguide effect）を小さくできるので、この遮光膜
が凹凸表面を有していても遮光膜の膜厚の差に伴う加工
寸法差を小さくすることができ加工精度の向上に極めて
有益である。
【００３０】このように本発明によれば、マスクにおけ
る位相シフト量を高精度に制御しかつ転写時における解
像度乃至寸法精度の向上を図ることができるので、複雑
な微細パターンを有する半導体集積回路装置等の電子装
置の製造歩留まりを向上させることができる。
る位相シフト量を高精度に制御しかつ転写時における解
像度乃至寸法精度の向上を図ることができるので、複雑
な微細パターンを有する半導体集積回路装置等の電子装
置の製造歩留まりを向上させることができる。
【００３１】図１（ａ）に本発明に係わるマスクの一例
を示す。同図より判るように、それは透明石英板等のブ
ランクス１の平坦な表面上にパターニングされた透明の
位相シフタ膜２を先に形成した後、位相シフタ膜２の端
部でその表面とブランクス１の表面とで構成される段部
を覆うように誘電体若しくは高抵抗体、有機体からなる
遮光体パターン３が形成された下置き位相シフタ上置き
遮光体マスク構造となっている。マスク製造工程を考え
ると図１（ａ）のように遮光体パターン面が上側に描か
れた方が理解しやすいが、転写時に露光装置にマスクを
挿入するときには、図１（ｂ）のような方向で、即ち、
感光性ホトレジスト膜１２が表面に設けられた半導体基
板等の電子装置を構成する被加工物１１の表面にこのマ
スクのパターン面が対向するようにして露光装置に装着
され、上方向から即ち、透明ブランクスの裏面から投影
露光光１５が照射され、被加工物１１表面の感光性膜１
２がこの遮光体３で構成されるマスクパターンで露光さ
れる。そして、この露光された感光性膜１２を現像処理
することによって上記遮光体パターンがそこに転写され
る。
を示す。同図より判るように、それは透明石英板等のブ
ランクス１の平坦な表面上にパターニングされた透明の
位相シフタ膜２を先に形成した後、位相シフタ膜２の端
部でその表面とブランクス１の表面とで構成される段部
を覆うように誘電体若しくは高抵抗体、有機体からなる
遮光体パターン３が形成された下置き位相シフタ上置き
遮光体マスク構造となっている。マスク製造工程を考え
ると図１（ａ）のように遮光体パターン面が上側に描か
れた方が理解しやすいが、転写時に露光装置にマスクを
挿入するときには、図１（ｂ）のような方向で、即ち、
感光性ホトレジスト膜１２が表面に設けられた半導体基
板等の電子装置を構成する被加工物１１の表面にこのマ
スクのパターン面が対向するようにして露光装置に装着
され、上方向から即ち、透明ブランクスの裏面から投影
露光光１５が照射され、被加工物１１表面の感光性膜１
２がこの遮光体３で構成されるマスクパターンで露光さ
れる。そして、この露光された感光性膜１２を現像処理
することによって上記遮光体パターンがそこに転写され
る。
【００３２】さらに位相シフタ２とマスク基体（いわゆ
るブランクスガラス）１との間に、転写時の露光光の波
長λに対する屈折率ｎ'がブランクスガラスの屈折率よ
りも大きく位相シフタの屈折率ｎ以下の透明膜（図１で
は省略）をその膜厚ｄ'として、およそ sin(2πn'(d'+λ/2(n-1))/λ)=sin(2πn'd'/λ） の式を満足するように設ければさらに転写精度が向上す
る。
るブランクスガラス）１との間に、転写時の露光光の波
長λに対する屈折率ｎ'がブランクスガラスの屈折率よ
りも大きく位相シフタの屈折率ｎ以下の透明膜（図１で
は省略）をその膜厚ｄ'として、およそ sin(2πn'(d'+λ/2(n-1))/λ)=sin(2πn'd'/λ） の式を満足するように設ければさらに転写精度が向上す
る。
【００３３】また、位相シフタ２の端部の厚さ方向の断
面が傾斜形状（即ち、テーパ形状）であるとその上に形
成される遮光体パターンの寸法精度が向上すると共に接
着強度が向上するが、その分占有面積を大きくすること
になるのでこのテーパ角は４５度以上とした方が望まし
い。実際的には約６０度程度が望ましい。
面が傾斜形状（即ち、テーパ形状）であるとその上に形
成される遮光体パターンの寸法精度が向上すると共に接
着強度が向上するが、その分占有面積を大きくすること
になるのでこのテーパ角は４５度以上とした方が望まし
い。実際的には約６０度程度が望ましい。
【００３４】更に又、感光性ＳＯＧ(Spin On Glass)を
用いて位相シフタ２を形成すればマスク作製工程を大幅
に削減でき、ＴＡＴも向上し更にマスク歩留りも向上す
る。
用いて位相シフタ２を形成すればマスク作製工程を大幅
に削減でき、ＴＡＴも向上し更にマスク歩留りも向上す
る。
【００３５】さらに、位相シフトマスクにおける遮光パ
ターン３をフォトレジスト膜によって形成した場合に
は、実際にフォトマスクを半導体集積回路装置の製造工
程に用いるときや実際の位相シフトマスクの製造におい
て以下のように種々の課題があること並びにその解決手
段を本発明者等は見出した。
ターン３をフォトレジスト膜によって形成した場合に
は、実際にフォトマスクを半導体集積回路装置の製造工
程に用いるときや実際の位相シフトマスクの製造におい
て以下のように種々の課題があること並びにその解決手
段を本発明者等は見出した。
【００３６】まず第１に、位相シフトマスクのシフタパ
ターンと遮光体パターンの相対的な位置決めをするいわ
ゆるシフタと遮光体との間の位置合わせマーク（アライ
メントマーク）やパターン測定マークのパターン検出が
困難である。このことは特に位相シフタを先に形成して
作る場合に問題となる。シフタ層はガラス基板を掘り込
んだものあるいはＳＯＧ等を被着したものであり、とも
にその材質がガラス基板と同じあるいはほぼ同じ系統の
ものである。このためＥＢ描画のアライメント時に用い
る電子線に対し、シフタ層のマークのエッジ部の反射率
の差が小さく、パターン検出が困難になる。したがって
シフタパターンが先に形成されている場合、シフタパタ
ーンと遮光体パターンの位置合わせを行なうことが困難
である。その解決手段は次の通りである。
ターンと遮光体パターンの相対的な位置決めをするいわ
ゆるシフタと遮光体との間の位置合わせマーク（アライ
メントマーク）やパターン測定マークのパターン検出が
困難である。このことは特に位相シフタを先に形成して
作る場合に問題となる。シフタ層はガラス基板を掘り込
んだものあるいはＳＯＧ等を被着したものであり、とも
にその材質がガラス基板と同じあるいはほぼ同じ系統の
ものである。このためＥＢ描画のアライメント時に用い
る電子線に対し、シフタ層のマークのエッジ部の反射率
の差が小さく、パターン検出が困難になる。したがって
シフタパターンが先に形成されている場合、シフタパタ
ーンと遮光体パターンの位置合わせを行なうことが困難
である。その解決手段は次の通りである。
【００３７】シフタ層形成に先だって、マスク基板上表
面の内転写すべきパターン領域の外側に、すなわち半導
体集積回路装置の製造においては集積回路パターン形成
領域外に、メタルからなるメタル領域を配置し、そのメ
タルにシフタパターンや遮光体パターンの描画の際の位
置合わせ基準となるアライメントマークを形成する。本
手段によって第１の問題は解決される。
面の内転写すべきパターン領域の外側に、すなわち半導
体集積回路装置の製造においては集積回路パターン形成
領域外に、メタルからなるメタル領域を配置し、そのメ
タルにシフタパターンや遮光体パターンの描画の際の位
置合わせ基準となるアライメントマークを形成する。本
手段によって第１の問題は解決される。
【００３８】第２に、製品判定マーク等のような各種情
報検出等に用いる所定のパターンの検出が困難となる。
例えば、マスク欠陥検査装置においてはマスクのアライ
メントにハロゲンランプ等が主に用いられるが、マスク
を欠陥検査装置に装着する場合に、マスク上の検出マー
クがレジスト膜パターンによって形成されていると、レ
ジスト膜では光透過率が高く、高いコントランストを得
ることができないので、パターンの検出が困難である。
このため、マスクと欠陥検査装置とのアライメントが困
難になり、良好な検査ができなくなる問題がある。また
マスク欠陥検査装置に限らず、例えば露光装置に装着す
るときもマスクの品種の同定を行なうためのマークが必
要となる。この時機械で判読するマークの他に作業者が
目視で判読できるマークも載せておくことが作業効率上
望ましい。このときガラス基板上に直接シフタやレジス
ト遮光体で書かれた文字の場合には非常に判読しづら
く、判読ミスが起こる。その解決手段は次の通りであ
る。
報検出等に用いる所定のパターンの検出が困難となる。
例えば、マスク欠陥検査装置においてはマスクのアライ
メントにハロゲンランプ等が主に用いられるが、マスク
を欠陥検査装置に装着する場合に、マスク上の検出マー
クがレジスト膜パターンによって形成されていると、レ
ジスト膜では光透過率が高く、高いコントランストを得
ることができないので、パターンの検出が困難である。
このため、マスクと欠陥検査装置とのアライメントが困
難になり、良好な検査ができなくなる問題がある。また
マスク欠陥検査装置に限らず、例えば露光装置に装着す
るときもマスクの品種の同定を行なうためのマークが必
要となる。この時機械で判読するマークの他に作業者が
目視で判読できるマークも載せておくことが作業効率上
望ましい。このときガラス基板上に直接シフタやレジス
ト遮光体で書かれた文字の場合には非常に判読しづら
く、判読ミスが起こる。その解決手段は次の通りであ
る。
【００３９】転写すべきパターン領域の外側に、すなわ
ち半導体集積回路装置の製造方法においては集積回路パ
ターン形成領域外に、メタルからなるメタル領域をマス
ク基体上に配置し、そのメタルあるいはそのメタル上に
欠陥検査装置の合わせを行なう基準マークやマスクを同
定するための文字や記号等のマークパターンを形成す
る。このとき、メタルに開口を形成し、基準マークや同
定記号とすることも出来るし、メタルプレートを形成
し、その上にシフタやレジストでパターンを形成しその
パターンを基準マークや同定パターンとすることも出来
る。本手段によって第２の問題は解決される。
ち半導体集積回路装置の製造方法においては集積回路パ
ターン形成領域外に、メタルからなるメタル領域をマス
ク基体上に配置し、そのメタルあるいはそのメタル上に
欠陥検査装置の合わせを行なう基準マークやマスクを同
定するための文字や記号等のマークパターンを形成す
る。このとき、メタルに開口を形成し、基準マークや同
定記号とすることも出来るし、メタルプレートを形成
し、その上にシフタやレジストでパターンを形成しその
パターンを基準マークや同定パターンとすることも出来
る。本手段によって第２の問題は解決される。
【００４０】第３に、マスクを欠陥検査装置や露光装置
等に装着する際に異物が発生することによる問題であ
る。上記技術においては、マスクを欠陥検査装置や露光
装置等に装着する際や搬送する際に、マスクのレジスト
膜が欠陥検査装置や露光装置等のマスク固定部材（例え
ば真空固定機構）に直接接触することになるので、レジ
スト膜が欠けたり削れたりすることで異物が発生する。
この異物が、例えば検査装置や露光装置のレンズの表面
に付着したり、チャンバ内を汚染したり、半導体ウエハ
の表面に付着することに起因して、パターンの検査精度
や転写精度の劣化を招いたり、パターンの短絡不良や開
放不良等のような不良が発生したりすることにより、半
導体装置の信頼性および製造歩留りが低下するという課
題がある。
等に装着する際に異物が発生することによる問題であ
る。上記技術においては、マスクを欠陥検査装置や露光
装置等に装着する際や搬送する際に、マスクのレジスト
膜が欠陥検査装置や露光装置等のマスク固定部材（例え
ば真空固定機構）に直接接触することになるので、レジ
スト膜が欠けたり削れたりすることで異物が発生する。
この異物が、例えば検査装置や露光装置のレンズの表面
に付着したり、チャンバ内を汚染したり、半導体ウエハ
の表面に付着することに起因して、パターンの検査精度
や転写精度の劣化を招いたり、パターンの短絡不良や開
放不良等のような不良が発生したりすることにより、半
導体装置の信頼性および製造歩留りが低下するという課
題がある。
【００４１】この問題を解決するため、本発明者等は、
光学マスクを検査装置や露光装置等のような所定の装置
に装着する際や搬送の際に、光学マスクのマスク基板上
のレジスト膜からなる遮光パターンと所定の装置の装着
部とを接触させないように、遮光パターンをマスク基板
の中央部主面上に配置した光学マスクを用いることを提
案した。また、本発明者等は、光学マスクを所定の装置
に装着する際に、光学マスクのマスク基板の主面におい
てレジスト膜からなる遮光パターンが存在しない領域
（即ち、周辺部）に所定の装置の装着部を接触させた状
態で所定の処理を行うことを提案した。これらの手段に
よって第３の問題は解決される。
光学マスクを検査装置や露光装置等のような所定の装置
に装着する際や搬送の際に、光学マスクのマスク基板上
のレジスト膜からなる遮光パターンと所定の装置の装着
部とを接触させないように、遮光パターンをマスク基板
の中央部主面上に配置した光学マスクを用いることを提
案した。また、本発明者等は、光学マスクを所定の装置
に装着する際に、光学マスクのマスク基板の主面におい
てレジスト膜からなる遮光パターンが存在しない領域
（即ち、周辺部）に所定の装置の装着部を接触させた状
態で所定の処理を行うことを提案した。これらの手段に
よって第３の問題は解決される。
【００４２】
【発明の実施の形態】本願発明を詳細に説明する前に、
本願における用語の意味を説明すると次の通りである。
１．デバイス面とは、半導体ウエハの主面であってその
面にフォトリソグラフィにより、複数の半導体チップ領
域に対応するデバイスパターンが形成される面を言う。
２．半導体集積回路ウエハ（半導体集積回路基板）また
は半導体ウエハ（半導体基板）とは、半導体集積回路の
製造に用いるシリコン単結晶基板（一般にほぼ平面円形
状）、サファイア基板、ガラス基板その他の絶縁、反絶
縁または半導体基板等並びにそれらの複合的基板を言
う。３．有機ＳＯＧ（SpinOn Glass）膜とは、一般にシ
ロキサン重合体または他のモノマーとの共重合体に各種
の有機官能基が結合した高分子樹脂を溶剤に溶いて、基
板上にスピン塗布して形成された絶縁膜のことである。
一般に、無機ＳＯＧに比べて、キュア後にクラックが入
りにくいため厚めに膜を形成できる特徴がある。またこ
の有機膜はＣＶＤ（Chemical Vapor Deposition）技術
によって形成される場合があるので、その場合には単に
有機シロキサン系絶縁膜と称する。４．エッチングスト
ッパと言うときは、原則としてエッチング対象膜の当該
エッチングストッパ膜に対するエッチング選択比が４以
上のものを言う（即ち、ＡのＢに対するエッチング選択
比がＸとは、ＡのエッチングレートがＸで、Ｂのエッチ
ングレートが１であることを言う）。なお、エッチング
ストッパ膜には、塗布ストッパ膜等も含まれる。５．マ
スキング層は、一般にレジスト膜を言うが、無機マスク
や非感光性の有機物マスク等も含むものとする。６．
「遮光領域」、「遮光膜」、「遮光パターン」と言うと
きは、その領域に照射される露光光のうち４０％未満
（狭義には、３０％未満）の光を透過させる光学特性を
有する場合を意味している。一方、「透明」、「透明
膜」と言うときは、その領域に照射される露光光のうち
６０％以上（狭義には、９０％以上）の光を透過させる
光学特性を有する場合を意味している。７．「フォトレ
ジストパターン」とは、感光性の有機膜をフォトリソグ
ラフィの手法により、パターニングされた膜パターンを
言う。なお、このパターンには当該部分に関して全く開
口のない単なるレジスト膜を含む。８．マスクのパター
ン面を次の領域に分類される。転写されるべき集積回路
パターンが配置される領域：「集積回路パターン形成領
域」、ペリクルに覆われている領域：「ペリクルカバー
領域」、集積回路パターン形成領域以外のペリクルカバ
ー領域：「集積回路パターン周辺領域」、ペリクルに覆
われていない外部領域：「周辺領域」、周辺領域のう
ち、光学的パターンが形成されている内側の領域：「周
辺内部領域」、その他の周辺領域で真空吸着等に使用さ
れる領域：「周辺外部領域」。９．半導体の分野では紫
外線は以下のように分類される。波長が４００ｎｍ程度
未満で、５０ｎｍ程度以上を紫外線、３００ｎｍ以上を
近紫外線、３００ｎｍ未満で２００ｎｍ以上を遠紫外
線、２００ｎｍ未満を真空紫外線。なお、本願の主な実
施例は２００ｎｍ未満の真空紫外線領域を中心に説明し
たが、実施の形態2で示すような変更を行えば、２５０
ｎｍ未満で２００ｎｍ以上のＫｒＦエキシマレーザによ
る遠紫外域でも適用可能であることは言うまでもない。
また、１００ｎｍ未満で５０ｎｍ以上の紫外線の短波長
端領域でも本発明の原理を適用することは同様に可能で
ある。１０．マスク遮光材料に関して「メタル」と言う
ときは、クロム、酸化クロム、その他の金属の同様な化
合物を指し、広くは金属元素を含む単体、化合物、複合
体等で遮光作用のあるものを含む。１１． 「レベンソ
ン型位相シフトマスク」とは、遮光領域で隔てられた隣
り合う開口の位相を相互に反転させて、その干渉作用に
よって鮮明な像を得ようとする位相シフトマスクの一種
である。
本願における用語の意味を説明すると次の通りである。
１．デバイス面とは、半導体ウエハの主面であってその
面にフォトリソグラフィにより、複数の半導体チップ領
域に対応するデバイスパターンが形成される面を言う。
２．半導体集積回路ウエハ（半導体集積回路基板）また
は半導体ウエハ（半導体基板）とは、半導体集積回路の
製造に用いるシリコン単結晶基板（一般にほぼ平面円形
状）、サファイア基板、ガラス基板その他の絶縁、反絶
縁または半導体基板等並びにそれらの複合的基板を言
う。３．有機ＳＯＧ（SpinOn Glass）膜とは、一般にシ
ロキサン重合体または他のモノマーとの共重合体に各種
の有機官能基が結合した高分子樹脂を溶剤に溶いて、基
板上にスピン塗布して形成された絶縁膜のことである。
一般に、無機ＳＯＧに比べて、キュア後にクラックが入
りにくいため厚めに膜を形成できる特徴がある。またこ
の有機膜はＣＶＤ（Chemical Vapor Deposition）技術
によって形成される場合があるので、その場合には単に
有機シロキサン系絶縁膜と称する。４．エッチングスト
ッパと言うときは、原則としてエッチング対象膜の当該
エッチングストッパ膜に対するエッチング選択比が４以
上のものを言う（即ち、ＡのＢに対するエッチング選択
比がＸとは、ＡのエッチングレートがＸで、Ｂのエッチ
ングレートが１であることを言う）。なお、エッチング
ストッパ膜には、塗布ストッパ膜等も含まれる。５．マ
スキング層は、一般にレジスト膜を言うが、無機マスク
や非感光性の有機物マスク等も含むものとする。６．
「遮光領域」、「遮光膜」、「遮光パターン」と言うと
きは、その領域に照射される露光光のうち４０％未満
（狭義には、３０％未満）の光を透過させる光学特性を
有する場合を意味している。一方、「透明」、「透明
膜」と言うときは、その領域に照射される露光光のうち
６０％以上（狭義には、９０％以上）の光を透過させる
光学特性を有する場合を意味している。７．「フォトレ
ジストパターン」とは、感光性の有機膜をフォトリソグ
ラフィの手法により、パターニングされた膜パターンを
言う。なお、このパターンには当該部分に関して全く開
口のない単なるレジスト膜を含む。８．マスクのパター
ン面を次の領域に分類される。転写されるべき集積回路
パターンが配置される領域：「集積回路パターン形成領
域」、ペリクルに覆われている領域：「ペリクルカバー
領域」、集積回路パターン形成領域以外のペリクルカバ
ー領域：「集積回路パターン周辺領域」、ペリクルに覆
われていない外部領域：「周辺領域」、周辺領域のう
ち、光学的パターンが形成されている内側の領域：「周
辺内部領域」、その他の周辺領域で真空吸着等に使用さ
れる領域：「周辺外部領域」。９．半導体の分野では紫
外線は以下のように分類される。波長が４００ｎｍ程度
未満で、５０ｎｍ程度以上を紫外線、３００ｎｍ以上を
近紫外線、３００ｎｍ未満で２００ｎｍ以上を遠紫外
線、２００ｎｍ未満を真空紫外線。なお、本願の主な実
施例は２００ｎｍ未満の真空紫外線領域を中心に説明し
たが、実施の形態2で示すような変更を行えば、２５０
ｎｍ未満で２００ｎｍ以上のＫｒＦエキシマレーザによ
る遠紫外域でも適用可能であることは言うまでもない。
また、１００ｎｍ未満で５０ｎｍ以上の紫外線の短波長
端領域でも本発明の原理を適用することは同様に可能で
ある。１０．マスク遮光材料に関して「メタル」と言う
ときは、クロム、酸化クロム、その他の金属の同様な化
合物を指し、広くは金属元素を含む単体、化合物、複合
体等で遮光作用のあるものを含む。１１． 「レベンソ
ン型位相シフトマスク」とは、遮光領域で隔てられた隣
り合う開口の位相を相互に反転させて、その干渉作用に
よって鮮明な像を得ようとする位相シフトマスクの一種
である。
【００４３】以下の種々の実施例においては便宜上その
必要があるときは、複数のセクションまたは実施の形態
に分割して説明するが、特に明示した場合を除き、それ
らはお互いに無関係なものではなく、一方は他方の一部
または全部の変形例、詳細、補足説明等の関係にある。
また、以下の種々の実施例において、要素の数等（個
数、数値、量、範囲等を含む）に言及する場合、特に明
示した場合および原理的に明らかに特定の数に限定され
る場合等を除き、その特定の数に限定されるものではな
く、特定の数以上でも以下でも良い。さらに、以下の種
々の実施例において、その構成要素（要素ステップ等も
含む）は、特に明示した場合および原理的に明らかに必
須であると考えられる場合等を除き、必ずしも必須のも
のではないことは言うまでもない。同様に、以下の種々
の実施例において、構成要素等の形状、位置関係等に言
及するときは、特に明示した場合および原理的に明らか
にそうでないと考えられる場合等を除き、実質的にその
形状等に近似または類似するもの等を含むものとする。
このことは、上記数値および範囲についても同様であ
る。
必要があるときは、複数のセクションまたは実施の形態
に分割して説明するが、特に明示した場合を除き、それ
らはお互いに無関係なものではなく、一方は他方の一部
または全部の変形例、詳細、補足説明等の関係にある。
また、以下の種々の実施例において、要素の数等（個
数、数値、量、範囲等を含む）に言及する場合、特に明
示した場合および原理的に明らかに特定の数に限定され
る場合等を除き、その特定の数に限定されるものではな
く、特定の数以上でも以下でも良い。さらに、以下の種
々の実施例において、その構成要素（要素ステップ等も
含む）は、特に明示した場合および原理的に明らかに必
須であると考えられる場合等を除き、必ずしも必須のも
のではないことは言うまでもない。同様に、以下の種々
の実施例において、構成要素等の形状、位置関係等に言
及するときは、特に明示した場合および原理的に明らか
にそうでないと考えられる場合等を除き、実質的にその
形状等に近似または類似するもの等を含むものとする。
このことは、上記数値および範囲についても同様であ
る。
【００４４】また、本願において半導体集積回路装置と
いうときは、シリコンウエハやサファイア基板等の半導
体または絶縁体基板上に作られるものだけでなく、特
に、そうでない旨明示された場合を除き、ＴＦＴ（Thin
-Film-Transistor）およびＳＴＮ（Super-Twisted-Nema
tic）液晶等のようなガラス等の他の絶縁基板上に作ら
れるもの等も含むものとする。
いうときは、シリコンウエハやサファイア基板等の半導
体または絶縁体基板上に作られるものだけでなく、特
に、そうでない旨明示された場合を除き、ＴＦＴ（Thin
-Film-Transistor）およびＳＴＮ（Super-Twisted-Nema
tic）液晶等のようなガラス等の他の絶縁基板上に作ら
れるもの等も含むものとする。
【００４５】以下、本発明の種々の実施例を図面に基づ
いて詳細に説明する。
いて詳細に説明する。
【００４６】（実施例１） 図７Ａ(ａ)から(ｅ)及び図
７Ｂ（ｆ）から（ｇ）は、本発明の一実施例による位相
シフトマスクの製造方法を示すための工程別の要部断面
図である。
７Ｂ（ｆ）から（ｇ）は、本発明の一実施例による位相
シフトマスクの製造方法を示すための工程別の要部断面
図である。
【００４７】まず図７Ａ(ａ)に示すように石英ガラス基
体（ブランクス）７０１の平坦な主表面上に位相シフタ
膜７０２を形成した。その膜厚ｄは、露光光の波長を
l、シフタ膜７０２の露光波長に対する屈折率をｎとし
たときにλ／｛２（ｎ−１）｝となるように設定した。
ここでシフタ膜７０２はスパッタ技術で形成したＳｉＯ
ｘとしたがこれに限るものではない。露光光を透過し、
膜厚及び屈折率が均質な膜であれば他の膜も用いること
が出来る。特にＳｎＯｘやＴｉＯｘ等の屈折率が高い膜
は膜厚ｄを薄くすることができ、その後のレジスト遮光
体パターン形成が容易になることから好ましい。屈折率
が１．６以上でその膜厚効果が現れてくる。また導電性
膜であれば次に示すレジスト膜をＥＢ描画する際に電荷
のチャージアップの影響を受けることがないため、この
シフタ膜自体又は少なくともその表面或いは裏面が導電
性を呈していることが好ましい。シフタ膜の表面或いは
裏面に設ける導電膜としてはＩＴＯ膜等がよい。また、
耐久性を向上させるためにシフタ膜７０１を被着した後
で加熱処理を施したが、膜厚ｄの設定はこの熱処理後の
膜厚である。ここでは熱処理として２００℃、３０分の
ベークを行なったがこれに限るものではない。
体（ブランクス）７０１の平坦な主表面上に位相シフタ
膜７０２を形成した。その膜厚ｄは、露光光の波長を
l、シフタ膜７０２の露光波長に対する屈折率をｎとし
たときにλ／｛２（ｎ−１）｝となるように設定した。
ここでシフタ膜７０２はスパッタ技術で形成したＳｉＯ
ｘとしたがこれに限るものではない。露光光を透過し、
膜厚及び屈折率が均質な膜であれば他の膜も用いること
が出来る。特にＳｎＯｘやＴｉＯｘ等の屈折率が高い膜
は膜厚ｄを薄くすることができ、その後のレジスト遮光
体パターン形成が容易になることから好ましい。屈折率
が１．６以上でその膜厚効果が現れてくる。また導電性
膜であれば次に示すレジスト膜をＥＢ描画する際に電荷
のチャージアップの影響を受けることがないため、この
シフタ膜自体又は少なくともその表面或いは裏面が導電
性を呈していることが好ましい。シフタ膜の表面或いは
裏面に設ける導電膜としてはＩＴＯ膜等がよい。また、
耐久性を向上させるためにシフタ膜７０１を被着した後
で加熱処理を施したが、膜厚ｄの設定はこの熱処理後の
膜厚である。ここでは熱処理として２００℃、３０分の
ベークを行なったがこれに限るものではない。
【００４８】また、このシフタ膜の厚さは位相角を決定
する重要なものなので熱処理を含めた膜形成後測定し、
基準値以内に収まっていない場合は除去し再形成した。
この膜厚ばらつきの許容値は寸法及び必要寸法精度によ
って左右されるが１％程度である。平坦な主表面上にシ
フタ層７０２を被着することから膜厚均一性がとりやす
く、またエッチング時のマイクロ ローディング効果に
よる寸法毎に位相角（膜厚）が変わるという問題も生じ
ないことから高い解像度と寸法精度を容易に得ることが
出来た。ここではシフタ膜形成法としてスパッタを用い
たが、ＣＶＤや塗布形成法も用いることが出来る。特に
塗布形成法は膜厚の均一性が良いという特長があり、こ
の場合は０．２％の均一性で膜形成することも可能であ
った。これは位相角ズレに換算して約０．１度に相当す
る精度の高いものである。また位相シフタ膜の膜欠陥
（ピンホール欠陥や異物欠陥）を検査し、欠陥が検出さ
れた場合はシフタ膜を再生、再作成した。初期の段階で
位相欠陥につながる欠陥対策が可能となるため工程管理
が容易となる。
する重要なものなので熱処理を含めた膜形成後測定し、
基準値以内に収まっていない場合は除去し再形成した。
この膜厚ばらつきの許容値は寸法及び必要寸法精度によ
って左右されるが１％程度である。平坦な主表面上にシ
フタ層７０２を被着することから膜厚均一性がとりやす
く、またエッチング時のマイクロ ローディング効果に
よる寸法毎に位相角（膜厚）が変わるという問題も生じ
ないことから高い解像度と寸法精度を容易に得ることが
出来た。ここではシフタ膜形成法としてスパッタを用い
たが、ＣＶＤや塗布形成法も用いることが出来る。特に
塗布形成法は膜厚の均一性が良いという特長があり、こ
の場合は０．２％の均一性で膜形成することも可能であ
った。これは位相角ズレに換算して約０．１度に相当す
る精度の高いものである。また位相シフタ膜の膜欠陥
（ピンホール欠陥や異物欠陥）を検査し、欠陥が検出さ
れた場合はシフタ膜を再生、再作成した。初期の段階で
位相欠陥につながる欠陥対策が可能となるため工程管理
が容易となる。
【００４９】次に、図７Ａ(ｂ)に示すようにシフタ層７
０２の上にＥＢレジスト膜７０３を塗布形成し、所望の
シフタ描画パターンでＥＢ描画（７０４）した。シフタ
層７０２が導電性を呈していない場合にはこのレジスト
膜７０３の上に水溶性導電膜を形成し、ＥＢ描画時の電
荷のチャージアップ対策を施した。このような対策を施
さないとチャージアップにより描画パターンの位置ずれ
を起こす。本実施例では導電膜を形成しておいたためチ
ャージアップによる描画位置ずれは起きなかった。チャ
ージアップを防止するために必要な導電率を調べたとこ
ろシート抵抗で５０ＭΩ／ｃｍ2以下の抵抗に抑えれば
十分な効果があることがわかった。
０２の上にＥＢレジスト膜７０３を塗布形成し、所望の
シフタ描画パターンでＥＢ描画（７０４）した。シフタ
層７０２が導電性を呈していない場合にはこのレジスト
膜７０３の上に水溶性導電膜を形成し、ＥＢ描画時の電
荷のチャージアップ対策を施した。このような対策を施
さないとチャージアップにより描画パターンの位置ずれ
を起こす。本実施例では導電膜を形成しておいたためチ
ャージアップによる描画位置ずれは起きなかった。チャ
ージアップを防止するために必要な導電率を調べたとこ
ろシート抵抗で５０ＭΩ／ｃｍ2以下の抵抗に抑えれば
十分な効果があることがわかった。
【００５０】次に、図７Ａ(ｃ)に示すように現像を行な
ってレジストパターン７０５を形成し、その後図７Ａ
(ｄ)に示すようにこのレジストパターン７０５をマスク
にしてエッチングによってシフタ膜７０２を加工した。
ってレジストパターン７０５を形成し、その後図７Ａ
(ｄ)に示すようにこのレジストパターン７０５をマスク
にしてエッチングによってシフタ膜７０２を加工した。
【００５１】次いで、図７Ａ(ｅ)に示すようにレジスト
７０５を除去してシフタパターン７０６を石英ガラス基
体７０１の平坦な主表面上に形成した。この際、シフタ
パターン７０６の端部の側面をテーパ加工しておいた。
テーパー角θは約６０度とした。ここでエッジ検出法を
用いて位相シフタパターン７０６における欠け欠陥や残
り欠陥を検査した。この工程では遮光体がこのシフタパ
ターン７０６の回りを取り囲んでいないためにエッジ検
出法でシフタ欠陥を検査出来るので、簡便でかつ検出精
度の高い位相欠陥検査を行なうことができた。
７０５を除去してシフタパターン７０６を石英ガラス基
体７０１の平坦な主表面上に形成した。この際、シフタ
パターン７０６の端部の側面をテーパ加工しておいた。
テーパー角θは約６０度とした。ここでエッジ検出法を
用いて位相シフタパターン７０６における欠け欠陥や残
り欠陥を検査した。この工程では遮光体がこのシフタパ
ターン７０６の回りを取り囲んでいないためにエッジ検
出法でシフタ欠陥を検査出来るので、簡便でかつ検出精
度の高い位相欠陥検査を行なうことができた。
【００５２】その後、図７Ｂ(ｆ)に示すようにＥＢレジ
スト膜７０７を塗布し、所望の遮光体パターンをＥＢ描
画（７０８）した。この露光の際もシフタパターン７０
６の描画の際と同様チャージアップ防止のための導電膜
形成が有効である。本実施例においてはシート抵抗３０
ＭΩ／ｃｍ2の導電膜（図示省略）をレジスト膜７０７
上に被着した。この後に下地をエッチングする必要がな
いため、このＥＢレジスト膜７０７のエッチング耐性は
気にする必要はなく、その分シフタ膜エッジでの段差
（又は凹凸）に対して被覆性に優れ、かつこのような段
差を有する基板上で寸法精度の出るレジスト材料を選択
するとこのマスクの寸法精度を高めることが出来る。段
差上で寸法精度を出すためには裾引き形状ではなく断面
形状がほぼ垂直に加工できるレジスト材を用いるとよ
い。実際、本実施例ではほぼ９０度の垂直な断面形状を
有するレジストを用いた。またこのＥＢレジストは転写
時の露光光に対して遮光体の役目も担うため、露光光を
強く吸収する材料とする必要がある。
スト膜７０７を塗布し、所望の遮光体パターンをＥＢ描
画（７０８）した。この露光の際もシフタパターン７０
６の描画の際と同様チャージアップ防止のための導電膜
形成が有効である。本実施例においてはシート抵抗３０
ＭΩ／ｃｍ2の導電膜（図示省略）をレジスト膜７０７
上に被着した。この後に下地をエッチングする必要がな
いため、このＥＢレジスト膜７０７のエッチング耐性は
気にする必要はなく、その分シフタ膜エッジでの段差
（又は凹凸）に対して被覆性に優れ、かつこのような段
差を有する基板上で寸法精度の出るレジスト材料を選択
するとこのマスクの寸法精度を高めることが出来る。段
差上で寸法精度を出すためには裾引き形状ではなく断面
形状がほぼ垂直に加工できるレジスト材を用いるとよ
い。実際、本実施例ではほぼ９０度の垂直な断面形状を
有するレジストを用いた。またこのＥＢレジストは転写
時の露光光に対して遮光体の役目も担うため、露光光を
強く吸収する材料とする必要がある。
【００５３】このＥＢレジスト膜７０７を構成する材料
と前記した図７Ａ（ｂ）の工程で用いた位相シフタパタ
ーン形成用のＥＢレジスト膜７０３とは同じレジスト材
を使用することも可能ではあるが、少なくともＥＢレジ
スト膜７０７の方はそれが現像されて転写時の遮光パタ
ーンとして使用されるので前述したようにエッチング耐
性は不問で、その端部がシャープに、ほぼ垂直に、加工
されやすい性質をもったもので転写時の露光光に対して
遮光性をもったものを使用することが必要である。つま
り、それぞれの使用される目的に応じてＥＢレジスト７
０３と７０７とは違った材料のものを用いるのがベター
である。
と前記した図７Ａ（ｂ）の工程で用いた位相シフタパタ
ーン形成用のＥＢレジスト膜７０３とは同じレジスト材
を使用することも可能ではあるが、少なくともＥＢレジ
スト膜７０７の方はそれが現像されて転写時の遮光パタ
ーンとして使用されるので前述したようにエッチング耐
性は不問で、その端部がシャープに、ほぼ垂直に、加工
されやすい性質をもったもので転写時の露光光に対して
遮光性をもったものを使用することが必要である。つま
り、それぞれの使用される目的に応じてＥＢレジスト７
０３と７０７とは違った材料のものを用いるのがベター
である。
【００５４】本発明者等の種々の試作実験結果から、本
実施例ではこのＥＢレジスト７０７としてはノボラック
樹脂を主体とするフォトレジスト材を用いた。特に、こ
のノボラック樹脂は図８に照射光の波長に対する光吸収
特性測定結果を示すように波長１９３ｎｍのＡｒＦ露光
光に対する光吸収が強いため、ＡｒＦエキシマレーザで
転写露光する際に十分な遮光体として機能することが判
った。また、ノボラック樹脂に限らずフェノール樹脂な
どベンゼン環を有する樹脂は、ＫｒＦ（２４８μｍ）露
光光等に対しては光吸収度は小さいが、ＡｒＦ露光光に
対しては光吸収度が顕著に大きく、従ってＡｒＦ用の遮
光体としては好適である。なお、これらのノボラック樹
脂やフェノール樹脂自体は有機体であるとともに誘電体
乃至高抵抗体でもある。
実施例ではこのＥＢレジスト７０７としてはノボラック
樹脂を主体とするフォトレジスト材を用いた。特に、こ
のノボラック樹脂は図８に照射光の波長に対する光吸収
特性測定結果を示すように波長１９３ｎｍのＡｒＦ露光
光に対する光吸収が強いため、ＡｒＦエキシマレーザで
転写露光する際に十分な遮光体として機能することが判
った。また、ノボラック樹脂に限らずフェノール樹脂な
どベンゼン環を有する樹脂は、ＫｒＦ（２４８μｍ）露
光光等に対しては光吸収度は小さいが、ＡｒＦ露光光に
対しては光吸収度が顕著に大きく、従ってＡｒＦ用の遮
光体としては好適である。なお、これらのノボラック樹
脂やフェノール樹脂自体は有機体であるとともに誘電体
乃至高抵抗体でもある。
【００５５】また、このようにベンゼン環を含んだＥＢ
レジストでは波長１００ｎｍから２００ｎｍにかけて光
を強く吸収する性質があるため、転写時の露光波長とし
ては１００ｎｍから２００ｎｍが好適である。レジスト
の吸光度としては、消衰係数（複素屈折率の虚部）で表
して０．５以上、出来れば１．０以上が後述の膜厚とＯ
Ｄ値との関係から望ましかった。なお本実施例では消衰
係数１．０の材料を用いた。この遮光膜の厚さは薄すぎ
ると遮光性能が不十分となり、厚すぎるとレジストパタ
ーン側壁の効果によって開口部の透過率が開口寸法によ
って変わるという問題が生じる。段差エッジ部付近に生
じるレジスト膜厚の薄くなるところで露光光に対する透
過率をＯＤ値で表現して３以上に下げると十分な遮光体
として機能する。ＯＤ値を４以上とすると遮光部を僅か
に透過してくる光の位相の影響も問題なくなり、ＯＤ値
を５以上とすると透過光の影響は全くなくなった。なお
ＯＤ値とは、入射光をＩｉｎ、透過光をＩｏｕｔとした
とき、ｌｏｇ10（Ｉｏｕｔ／Ｉｉｎ）で表される値のこ
とである。開口部エッジ部分のレジスト膜厚ｄ'の上限
としては最小開口幅ｗの３倍以下、即ち３ｗ以下、とす
ることが転写パターン精度上望ましかった。またその膜
厚の下限は、露光光の波長をλ、位相シフタの露光光に
対する屈折率をｎとするとき、λ／｛２（ｎ−１）｝で
あった。これ以下の膜厚では遮光性が不足した。実際の
転写結果から実用的には０．２μｍ以上を確保すること
が好ましかった。
レジストでは波長１００ｎｍから２００ｎｍにかけて光
を強く吸収する性質があるため、転写時の露光波長とし
ては１００ｎｍから２００ｎｍが好適である。レジスト
の吸光度としては、消衰係数（複素屈折率の虚部）で表
して０．５以上、出来れば１．０以上が後述の膜厚とＯ
Ｄ値との関係から望ましかった。なお本実施例では消衰
係数１．０の材料を用いた。この遮光膜の厚さは薄すぎ
ると遮光性能が不十分となり、厚すぎるとレジストパタ
ーン側壁の効果によって開口部の透過率が開口寸法によ
って変わるという問題が生じる。段差エッジ部付近に生
じるレジスト膜厚の薄くなるところで露光光に対する透
過率をＯＤ値で表現して３以上に下げると十分な遮光体
として機能する。ＯＤ値を４以上とすると遮光部を僅か
に透過してくる光の位相の影響も問題なくなり、ＯＤ値
を５以上とすると透過光の影響は全くなくなった。なお
ＯＤ値とは、入射光をＩｉｎ、透過光をＩｏｕｔとした
とき、ｌｏｇ10（Ｉｏｕｔ／Ｉｉｎ）で表される値のこ
とである。開口部エッジ部分のレジスト膜厚ｄ'の上限
としては最小開口幅ｗの３倍以下、即ち３ｗ以下、とす
ることが転写パターン精度上望ましかった。またその膜
厚の下限は、露光光の波長をλ、位相シフタの露光光に
対する屈折率をｎとするとき、λ／｛２（ｎ−１）｝で
あった。これ以下の膜厚では遮光性が不足した。実際の
転写結果から実用的には０．２μｍ以上を確保すること
が好ましかった。
【００５６】なお、前記したようにシフタ膜７０６のエ
ッジ部をテーパ加工してあるためレジストの被覆性が良
く、膜厚変動も比較的少ないためレジストパターン寸法
精度が高かった。直接段差上を横切るパターンはない
が、レジスト膜厚変動の影響は広い範囲に及ぶためこの
テーパ加工の効果は大きい。ここではテーパ角θを６０
度としたが、これより値を小さくしてよりなだらかにす
ると膜厚変動が減る。一方で位置合わせ余裕を持たせた
うえでそのテーパ部を覆うように遮光体であるレジスト
パターンを形成しておく必要があることから、最小の遮
光体パターン幅が制限される。最適なテーパ角は、パタ
ーン最小ルール及びシフタとこのレジストパターンとの
位置合わせ精度の見合いから決まる。種々の実験結果か
ら４５度以上のテーパ角とすればよいことが確認でき
た。
ッジ部をテーパ加工してあるためレジストの被覆性が良
く、膜厚変動も比較的少ないためレジストパターン寸法
精度が高かった。直接段差上を横切るパターンはない
が、レジスト膜厚変動の影響は広い範囲に及ぶためこの
テーパ加工の効果は大きい。ここではテーパ角θを６０
度としたが、これより値を小さくしてよりなだらかにす
ると膜厚変動が減る。一方で位置合わせ余裕を持たせた
うえでそのテーパ部を覆うように遮光体であるレジスト
パターンを形成しておく必要があることから、最小の遮
光体パターン幅が制限される。最適なテーパ角は、パタ
ーン最小ルール及びシフタとこのレジストパターンとの
位置合わせ精度の見合いから決まる。種々の実験結果か
ら４５度以上のテーパ角とすればよいことが確認でき
た。
【００５７】その後、図７Ｂ(ｇ)に示すように現像を行
なって遮光体レジストパターン７０９を形成した。さら
に加熱あるいはＤＵＶ（deep ＵＶ）光を照射あるいは
その双方の処理を行った。この処理を施すことによりレ
ジスト遮光体７０９の転写時における露光光に対する照
射耐性が高まった。
なって遮光体レジストパターン７０９を形成した。さら
に加熱あるいはＤＵＶ（deep ＵＶ）光を照射あるいは
その双方の処理を行った。この処理を施すことによりレ
ジスト遮光体７０９の転写時における露光光に対する照
射耐性が高まった。
【００５８】本実施例による位相シフトマスクは位相誤
差０．５度以内という極めて位相制御性が高いものであ
り、その寸法依存性もないことから、パターン転写を行
なったときの寸法精度及び解像度が高かった。またレジ
スト遮光体７０９はブランクス７０１及び位相シフタ７
０６と大きな面積で接触しておりパターン剥がれ等の欠
陥も発生しなかった。さらに製造工程も少ないためマス
ク製造歩留まりも高く、またＴＡＴも短かった。さらに
遮光体７０９の表面での露光光の反射率は大気側で６
％、ブランクス側で１％となり、図１６で説明した酸化
Ｃｒを表面に被着して反射防止処理を行ったＣｒの反射
率を大きく下回ることができ、この反射光がもとで起こ
るレンズ内フレアによる転写解像性能低下を防止するこ
とが出来た。なお、反射防止処理を行ったＣｒの反射率
は大気側で１３％であった。この差はさらに基板段差に
ともない生じる傾斜部分で大きくなった。
差０．５度以内という極めて位相制御性が高いものであ
り、その寸法依存性もないことから、パターン転写を行
なったときの寸法精度及び解像度が高かった。またレジ
スト遮光体７０９はブランクス７０１及び位相シフタ７
０６と大きな面積で接触しておりパターン剥がれ等の欠
陥も発生しなかった。さらに製造工程も少ないためマス
ク製造歩留まりも高く、またＴＡＴも短かった。さらに
遮光体７０９の表面での露光光の反射率は大気側で６
％、ブランクス側で１％となり、図１６で説明した酸化
Ｃｒを表面に被着して反射防止処理を行ったＣｒの反射
率を大きく下回ることができ、この反射光がもとで起こ
るレンズ内フレアによる転写解像性能低下を防止するこ
とが出来た。なお、反射防止処理を行ったＣｒの反射率
は大気側で１３％であった。この差はさらに基板段差に
ともない生じる傾斜部分で大きくなった。
【００５９】なお、本実施例ではブランクス７０１の平
坦な表面上に形成したシフタ層７０２を加工することに
より位相が互いに１８０度反転する０相とπ相を形成し
たが、このシフタパターンに加え、ブランクスを一部エ
ッチングして位相差を調整することも有効である。この
とき露光光の波長をλ、ブランクスの露光波長に対する
屈折率をｎ0、シフタ層の露光波長に対する屈折率をｎ
1、及びシフタ層の膜厚をｄ1とすると、ブランクスをλ
／｛２（ｎ0−１）｝−（ｎ1−１）ｄ1／（ｎ0−１）の
深さだけエッチングすると位相反転条件となり、そのマ
スクを用いて転写すると最も高い解像度が得られた。こ
の方法はシフタ形成後に位相を調整することができるの
でマスク製造の歩留まりを更に向上させるのに効果があ
った。
坦な表面上に形成したシフタ層７０２を加工することに
より位相が互いに１８０度反転する０相とπ相を形成し
たが、このシフタパターンに加え、ブランクスを一部エ
ッチングして位相差を調整することも有効である。この
とき露光光の波長をλ、ブランクスの露光波長に対する
屈折率をｎ0、シフタ層の露光波長に対する屈折率をｎ
1、及びシフタ層の膜厚をｄ1とすると、ブランクスをλ
／｛２（ｎ0−１）｝−（ｎ1−１）ｄ1／（ｎ0−１）の
深さだけエッチングすると位相反転条件となり、そのマ
スクを用いて転写すると最も高い解像度が得られた。こ
の方法はシフタ形成後に位相を調整することができるの
でマスク製造の歩留まりを更に向上させるのに効果があ
った。
【００６０】（実施例２） マスクの製造工程を示す図
９Ａ(ａ)から(ｅ)及び図９Ｂ（ｆ）から（ｇ）を用いて
本発明の第２の実施例を説明する。
９Ａ(ａ)から(ｅ)及び図９Ｂ（ｆ）から（ｇ）を用いて
本発明の第２の実施例を説明する。
【００６１】まず、図９Ａ(ａ)に示すように石英ガラス
基体（ブランクス）８０１の平坦な主表面上に干渉制御
層８０２を形成し、その後その干渉制御層８０２上にシ
フタ膜８０３を形成した。干渉制御層８０２は露光光を
透過する透明膜で、その膜の露光光に対する屈折率ｎ'
は石英ガラス基体の屈折率より大きくシフタ膜８０３の
屈折率ｎと同じかそれよりも小さいものである。その干
渉制御層８０２の膜厚ｄ'は露光光の波長をλとする
と、sin(2πn’（d’＋λ/2(n-1))/λ)=sin(2πn’d’/
λ）を満足することが望ましい。この条件にするとブラ
ンクス８０１とシフタ層８０３との間で生じる露光光の
多重干渉が０相とπ相で差がなくなり、寸法精度が向上
するためである。シフタ層８０３と同じ材料を用いるこ
ともできるが、より望ましくはシフタ層８０３の加工の
時にエッチングストッパとなるようなエッチング選択比
を有し、かつ屈折率がほぼ等しいものが最適である。さ
らに導電性も持つと次に示すレジストＥＢ描画の際に電
荷のチャージアップの影響を受けることがないため好適
である。ここでは干渉制御層８０２としてＴｉＯｘを、
シフタ層８０３としてもＴｉＯｘを用いたが、例えば干
渉制御層８０２としてＳｎＯｘを、シフタ層８０３とし
てＴｉＯｘのように違う材料を用い、加工精度を高める
のも効果があった。
基体（ブランクス）８０１の平坦な主表面上に干渉制御
層８０２を形成し、その後その干渉制御層８０２上にシ
フタ膜８０３を形成した。干渉制御層８０２は露光光を
透過する透明膜で、その膜の露光光に対する屈折率ｎ'
は石英ガラス基体の屈折率より大きくシフタ膜８０３の
屈折率ｎと同じかそれよりも小さいものである。その干
渉制御層８０２の膜厚ｄ'は露光光の波長をλとする
と、sin(2πn’（d’＋λ/2(n-1))/λ)=sin(2πn’d’/
λ）を満足することが望ましい。この条件にするとブラ
ンクス８０１とシフタ層８０３との間で生じる露光光の
多重干渉が０相とπ相で差がなくなり、寸法精度が向上
するためである。シフタ層８０３と同じ材料を用いるこ
ともできるが、より望ましくはシフタ層８０３の加工の
時にエッチングストッパとなるようなエッチング選択比
を有し、かつ屈折率がほぼ等しいものが最適である。さ
らに導電性も持つと次に示すレジストＥＢ描画の際に電
荷のチャージアップの影響を受けることがないため好適
である。ここでは干渉制御層８０２としてＴｉＯｘを、
シフタ層８０３としてもＴｉＯｘを用いたが、例えば干
渉制御層８０２としてＳｎＯｘを、シフタ層８０３とし
てＴｉＯｘのように違う材料を用い、加工精度を高める
のも効果があった。
【００６２】シフタ層８０３の膜厚ｄは、露光光の波長
をλ、シフタ膜８０３の露光波長に対する屈折率をｎと
したときにλ／｛２（ｎ−１）｝となるように設定し
た。シフタ層８０３にＴｉＯｘという屈折率の高い膜を
用いたため膜厚ｄを薄くでき、その後のレジスト遮光体
パターン形成が容易になった。また耐久性を向上させる
ために干渉制御層８０２およびシフタ膜８０３を被着し
た後で加熱処理を施したが、膜厚ｄの設定はこの熱処理
後の膜厚である。ここでは熱処理として２００℃、３０
分のベークを行なったがこれに限るものではない。ま
た、シフタ層８０３の膜厚は位相角を決定する重要なも
のなので熱処理を含めた膜形成後測定し、基準値以内に
収まっていない場合は除去及び再形成した。この膜厚ば
らつきの許容値は寸法及び必要寸法精度によって左右さ
れるが１％程度である。前記実施例１と同様に、透明板
の平坦表面上にシフタ層８０３を被着することから膜厚
均一性がとれやすく、またエッチング時のマイクロ ロ
ーディング効果による寸法毎に位相角（膜厚）が変わる
という問題も生じないことから高い解像度と寸法精度を
容易に得ることが出来た。ここではシフタ膜８０３の形
成法としてスパッタを用いたが、ＣＶＤ技術や塗布形成
法も用いることが出来る。
をλ、シフタ膜８０３の露光波長に対する屈折率をｎと
したときにλ／｛２（ｎ−１）｝となるように設定し
た。シフタ層８０３にＴｉＯｘという屈折率の高い膜を
用いたため膜厚ｄを薄くでき、その後のレジスト遮光体
パターン形成が容易になった。また耐久性を向上させる
ために干渉制御層８０２およびシフタ膜８０３を被着し
た後で加熱処理を施したが、膜厚ｄの設定はこの熱処理
後の膜厚である。ここでは熱処理として２００℃、３０
分のベークを行なったがこれに限るものではない。ま
た、シフタ層８０３の膜厚は位相角を決定する重要なも
のなので熱処理を含めた膜形成後測定し、基準値以内に
収まっていない場合は除去及び再形成した。この膜厚ば
らつきの許容値は寸法及び必要寸法精度によって左右さ
れるが１％程度である。前記実施例１と同様に、透明板
の平坦表面上にシフタ層８０３を被着することから膜厚
均一性がとれやすく、またエッチング時のマイクロ ロ
ーディング効果による寸法毎に位相角（膜厚）が変わる
という問題も生じないことから高い解像度と寸法精度を
容易に得ることが出来た。ここではシフタ膜８０３の形
成法としてスパッタを用いたが、ＣＶＤ技術や塗布形成
法も用いることが出来る。
【００６３】次に、図９Ａ(ｂ)に示すようにシフタ層８
０３の上にＥＢレジスト膜８０４を塗布形成し、所望の
シフタ描画パターンでＥＢ描画（８０５）した。シフタ
層８０３が導電性でない場合はこのレジスト８０４の上
に水溶性導電膜を形成し、ＥＢ描画時のチャージアップ
対策を施した。このような対策を施さないとチャージア
ップにより描画パターンの位置ずれを起こす。本実施例
では導電膜を形成しておいたためチャージアップによる
描画位置ずれは起こらなかった。
０３の上にＥＢレジスト膜８０４を塗布形成し、所望の
シフタ描画パターンでＥＢ描画（８０５）した。シフタ
層８０３が導電性でない場合はこのレジスト８０４の上
に水溶性導電膜を形成し、ＥＢ描画時のチャージアップ
対策を施した。このような対策を施さないとチャージア
ップにより描画パターンの位置ずれを起こす。本実施例
では導電膜を形成しておいたためチャージアップによる
描画位置ずれは起こらなかった。
【００６４】次に、図９Ａ(ｃ)に示すように現像を行な
ってレジストパターン８０６を形成し、その後図９Ａ
(ｄ)に示すようにこのレジストパターン８０６をマスク
にしてエッチングによってシフタ膜８０３を加工した。
前記したように干渉制御層８０２としてＳｎＯｘを、シ
フタ層８０３としてＴｉＯｘを用いた場合には、例えば
ＣＦ系ガスを使用してエッチングすることにより干渉制
御層８０２がエッチング進行のストッパーとして働き、
シフタ膜８０３を精度良く加工できると共にブランクス
８０１の表面がエッチングされたり加工歪み等の影響が
生じないことことが判った。
ってレジストパターン８０６を形成し、その後図９Ａ
(ｄ)に示すようにこのレジストパターン８０６をマスク
にしてエッチングによってシフタ膜８０３を加工した。
前記したように干渉制御層８０２としてＳｎＯｘを、シ
フタ層８０３としてＴｉＯｘを用いた場合には、例えば
ＣＦ系ガスを使用してエッチングすることにより干渉制
御層８０２がエッチング進行のストッパーとして働き、
シフタ膜８０３を精度良く加工できると共にブランクス
８０１の表面がエッチングされたり加工歪み等の影響が
生じないことことが判った。
【００６５】さらに、図９Ａ(ｅ)に示すようにレジスト
８０６を除去してシフタパターン８０７を干渉制御層８
０２上に形成した。ここでエッジ検出法で位相シフタ欠
け欠陥や残り欠陥を検査した。遮光体がこのシフタパタ
ーンの回りを取り囲んでいないためエッジ検出法でシフ
タ欠陥を検査出来るため簡便でかつ検出精度の高い位相
欠陥検査を行なうことが出来た。
８０６を除去してシフタパターン８０７を干渉制御層８
０２上に形成した。ここでエッジ検出法で位相シフタ欠
け欠陥や残り欠陥を検査した。遮光体がこのシフタパタ
ーンの回りを取り囲んでいないためエッジ検出法でシフ
タ欠陥を検査出来るため簡便でかつ検出精度の高い位相
欠陥検査を行なうことが出来た。
【００６６】その後、図９Ｂ(ｆ)に示すようにＥＢレジ
スト膜８０８を塗布し、所望の遮光パターンでもってＥ
Ｂ描画（８０９）した。この露光の際もシフタパターン
の描画の際と同様チャージアップ防止のための導電膜形
成が有効である。本実施例においてはシート抵抗４０Ｍ
Ω／ｃｍ2の導電膜（図示せず）をレジスト膜８０８上
に被着した。
スト膜８０８を塗布し、所望の遮光パターンでもってＥ
Ｂ描画（８０９）した。この露光の際もシフタパターン
の描画の際と同様チャージアップ防止のための導電膜形
成が有効である。本実施例においてはシート抵抗４０Ｍ
Ω／ｃｍ2の導電膜（図示せず）をレジスト膜８０８上
に被着した。
【００６７】この後に下地をエッチングする必要がない
ため、このＥＢレジスト８０８のエッチング耐性は要求
されない。その分段差被覆性に優れ、段差基板上で寸法
精度の出るレジストを選択するとこのマスクの寸法精度
を高めることが出来る。段差上で寸法精度を出すために
は断面形状が垂直で、裾引き形状でないレジストを用い
るとよい。またこのＥＢレジスト８０８は転写時の露光
光の遮光体の役目も担うため、転写時の露光光を強く吸
収する材料とする必要がある。本実施例ではノボラック
樹脂に波長が２４８ｎｍの光に対する吸光剤を混合した
レジスト（これ自体は誘電体、高抵抗体でもあり、また
有機体でもある）を用いた。吸光剤の影響で転写時の波
長２４８ｎｍのＫｒＦ露光光に対する十分な遮光体とし
て機能した。一般に強い吸光剤を添加するとレジストの
解像性能が極端に低下するが、このレジストはＥＢレジ
ストであり、添加する吸光剤は波長２４８ｎｍに対する
ものであることからマスク作製には十分な解像度を得る
ことができた。レジストの吸光度としては、消衰係数で
表して０．５以上、出来れば１．０以上が後述の膜厚と
ＯＤ値との関係から望ましかった。なお本実施例では消
衰係数０．６の材料を用いた。膜厚は薄すぎると遮光性
能が不十分となり、厚すぎるとレジストパターン側壁の
効果によって開口部の透過率が開口寸法によって変わる
という問題が生じる。段差エッジ部付近に生じるレジス
ト膜厚の薄くなるところで露光光に対する透過率をＯＤ
値で表現して３以上に下げると十分な遮光体として機能
する。ＯＤ値を４以上とすると遮光部を僅かに透過して
くる光の位相の影響も問題なくなり、ＯＤ値を５以上と
すると透過光の影響は全くなくなった。シフタ層８０７
として屈折率の高いＴｉＯｘを用いたためシフタパター
ンによる段差が少なく、被覆するレジストのカバレージ
も向上するため、このような吸光剤を添加したレジスト
でも十分な解像性能を得ることができた。
ため、このＥＢレジスト８０８のエッチング耐性は要求
されない。その分段差被覆性に優れ、段差基板上で寸法
精度の出るレジストを選択するとこのマスクの寸法精度
を高めることが出来る。段差上で寸法精度を出すために
は断面形状が垂直で、裾引き形状でないレジストを用い
るとよい。またこのＥＢレジスト８０８は転写時の露光
光の遮光体の役目も担うため、転写時の露光光を強く吸
収する材料とする必要がある。本実施例ではノボラック
樹脂に波長が２４８ｎｍの光に対する吸光剤を混合した
レジスト（これ自体は誘電体、高抵抗体でもあり、また
有機体でもある）を用いた。吸光剤の影響で転写時の波
長２４８ｎｍのＫｒＦ露光光に対する十分な遮光体とし
て機能した。一般に強い吸光剤を添加するとレジストの
解像性能が極端に低下するが、このレジストはＥＢレジ
ストであり、添加する吸光剤は波長２４８ｎｍに対する
ものであることからマスク作製には十分な解像度を得る
ことができた。レジストの吸光度としては、消衰係数で
表して０．５以上、出来れば１．０以上が後述の膜厚と
ＯＤ値との関係から望ましかった。なお本実施例では消
衰係数０．６の材料を用いた。膜厚は薄すぎると遮光性
能が不十分となり、厚すぎるとレジストパターン側壁の
効果によって開口部の透過率が開口寸法によって変わる
という問題が生じる。段差エッジ部付近に生じるレジス
ト膜厚の薄くなるところで露光光に対する透過率をＯＤ
値で表現して３以上に下げると十分な遮光体として機能
する。ＯＤ値を４以上とすると遮光部を僅かに透過して
くる光の位相の影響も問題なくなり、ＯＤ値を５以上と
すると透過光の影響は全くなくなった。シフタ層８０７
として屈折率の高いＴｉＯｘを用いたためシフタパター
ンによる段差が少なく、被覆するレジストのカバレージ
も向上するため、このような吸光剤を添加したレジスト
でも十分な解像性能を得ることができた。
【００６８】その後、図９Ｂ(ｇ)に示すように現像を行
なって遮光体レジストパターン８１０を形成した。さら
に加熱あるいはＤＵＶ照射あるいはその双方の処理を行
った。この処理を施すことによりレジスト遮光体８１０
の転写時の露光光に対する照射耐性が高まった。
なって遮光体レジストパターン８１０を形成した。さら
に加熱あるいはＤＵＶ照射あるいはその双方の処理を行
った。この処理を施すことによりレジスト遮光体８１０
の転写時の露光光に対する照射耐性が高まった。
【００６９】本実施例による位相シフトマスクは位相誤
差０．５度以内という極めて位相制御性が高いものであ
り、その寸法依存性もないことから、ＫｒＦ露光光でパ
ターン転写を行なったときの寸法精度及び解像度が高か
った。ブランクスより屈折率の高いシフタ層を用いた
が、シフタ層とブランクスの間で生じる多重干渉の悪影
響もなく互いに位相が１８０度反転した０相とπ相間の
寸法ばらつきもなかった。またレジスト遮光体８１０は
干渉制御層８０２及び位相シフタ８０７と大きな面積で
接触しておりパターン剥がれ等の欠陥も発生しなかっ
た。特に干渉制御層８０２として導入したＴｉＯｘでは
それらの間の密着性が良かった。さらに位相シフトマス
クの製造工程も実施例１と同様に少ないため製造歩留ま
りも高く、またＴＡＴも短かった。さらに遮光体８１０
の表面での露光光の反射率は大気側で６％、ブランクス
側で１％となり、酸化Ｃｒを表面に被着して反射防止処
理を行ったＣｒの反射率（大気側で１５％）を大きく下
回ることができ、この反射光がもとで起こるレンズ内フ
レアによる転写解像性能低下を防止することが出来た。
なお、シフタ７０６のエッジ部の断面をテーパ上に形成
しておけば実施例１と同様に効果的である。
差０．５度以内という極めて位相制御性が高いものであ
り、その寸法依存性もないことから、ＫｒＦ露光光でパ
ターン転写を行なったときの寸法精度及び解像度が高か
った。ブランクスより屈折率の高いシフタ層を用いた
が、シフタ層とブランクスの間で生じる多重干渉の悪影
響もなく互いに位相が１８０度反転した０相とπ相間の
寸法ばらつきもなかった。またレジスト遮光体８１０は
干渉制御層８０２及び位相シフタ８０７と大きな面積で
接触しておりパターン剥がれ等の欠陥も発生しなかっ
た。特に干渉制御層８０２として導入したＴｉＯｘでは
それらの間の密着性が良かった。さらに位相シフトマス
クの製造工程も実施例１と同様に少ないため製造歩留ま
りも高く、またＴＡＴも短かった。さらに遮光体８１０
の表面での露光光の反射率は大気側で６％、ブランクス
側で１％となり、酸化Ｃｒを表面に被着して反射防止処
理を行ったＣｒの反射率（大気側で１５％）を大きく下
回ることができ、この反射光がもとで起こるレンズ内フ
レアによる転写解像性能低下を防止することが出来た。
なお、シフタ７０６のエッジ部の断面をテーパ上に形成
しておけば実施例１と同様に効果的である。
【００７０】（実施例３） マスクの製造工程を示す図
１０(ａ)から(ｅ)を用いて本発明の第３の実施例を説明
する。
１０(ａ)から(ｅ)を用いて本発明の第３の実施例を説明
する。
【００７１】まず、図１０(ａ) に示すように石英ガラ
ス基体（ブランクス）９０１の平坦な主表面上に感光性
シフタ膜９０２を形成した。この感光性シフタの材料と
しては有機ＳＯＧに酸発生剤を添加したものを用いた。
酸発生剤としてはＴＰＳ（トリフェニルスルフォニウム
トリフレート）を用いたがこれに限るものではない。感
光性シフタも有機ＳＯＧに限るものではなく、露光光に
対し透明で照射耐性があり、かつマスク描画の際に感光
性を有するものであればよい。ここで用いた感光性シフ
タ膜９０２の露光光（波長１９３ｎｍ)に対する屈折率
は１．５８と石英ガラスの屈折率１．５６と大きな差が
なかったため直接ブランクス９０１の平坦な主表面上に
感光性シフタ９０２を形成したが、屈折率に差がある場
合は実施例２と同様に干渉制御膜を形成するとシフタ層
内に生じる多重干渉を低減できて寸法精度上効果があ
る。またブランクス９０１上に導電膜を形成しておくこ
とも実施例２と同様に、続く感光性シフタ膜の描画の際
にチャージアップ防止効果があった。ここでは塗布によ
り感光性シフタ膜９０２を形成したが、光ＣＶＤ法など
他の方法を用いてもよい。但し、塗布形成法は簡便で欠
陥発生も少ないという特長がある。他の塗布形成膜とし
てはメチルシラザンに酸発生剤を添加したものなどがあ
る。シフタ膜を塗布した後１２０℃の熱処理を行なっ
た。膜形成後欠陥検査を行ないピンホール欠陥や異物欠
陥がないことを確認した。これらの欠陥がある場合はシ
フタ膜を除去し、再形成した。
ス基体（ブランクス）９０１の平坦な主表面上に感光性
シフタ膜９０２を形成した。この感光性シフタの材料と
しては有機ＳＯＧに酸発生剤を添加したものを用いた。
酸発生剤としてはＴＰＳ（トリフェニルスルフォニウム
トリフレート）を用いたがこれに限るものではない。感
光性シフタも有機ＳＯＧに限るものではなく、露光光に
対し透明で照射耐性があり、かつマスク描画の際に感光
性を有するものであればよい。ここで用いた感光性シフ
タ膜９０２の露光光（波長１９３ｎｍ)に対する屈折率
は１．５８と石英ガラスの屈折率１．５６と大きな差が
なかったため直接ブランクス９０１の平坦な主表面上に
感光性シフタ９０２を形成したが、屈折率に差がある場
合は実施例２と同様に干渉制御膜を形成するとシフタ層
内に生じる多重干渉を低減できて寸法精度上効果があ
る。またブランクス９０１上に導電膜を形成しておくこ
とも実施例２と同様に、続く感光性シフタ膜の描画の際
にチャージアップ防止効果があった。ここでは塗布によ
り感光性シフタ膜９０２を形成したが、光ＣＶＤ法など
他の方法を用いてもよい。但し、塗布形成法は簡便で欠
陥発生も少ないという特長がある。他の塗布形成膜とし
てはメチルシラザンに酸発生剤を添加したものなどがあ
る。シフタ膜を塗布した後１２０℃の熱処理を行なっ
た。膜形成後欠陥検査を行ないピンホール欠陥や異物欠
陥がないことを確認した。これらの欠陥がある場合はシ
フタ膜を除去し、再形成した。
【００７２】シフタ層９０２の膜厚ｄは後で述べるデン
シファイベークの後にλ／｛２（ｎ−１）｝となるよう
に補正を加えた値にした。ここで、露光光の波長をλ,
デンシファイベークの後のシフタ膜９０２の露光波長に
対する屈折率をｎとした。
シファイベークの後にλ／｛２（ｎ−１）｝となるよう
に補正を加えた値にした。ここで、露光光の波長をλ,
デンシファイベークの後のシフタ膜９０２の露光波長に
対する屈折率をｎとした。
【００７３】次に図１０(ｂ)に示すように感光性シフタ
層９０２を所定のパターンで直接ＥＢ描画（９０３）し
た。感光性シフタ層９０２の上には水溶性導電膜を形成
し（図示なし）、ＥＢ描画時の電荷のチャージアップ対
策を施した。このような対策を施さないとチャージアッ
プにより描画パターンの位置ずれを起こす。本実施例で
は導電膜を形成しておいたためチャージアップによる描
画位置ずれは起きなかった。
層９０２を所定のパターンで直接ＥＢ描画（９０３）し
た。感光性シフタ層９０２の上には水溶性導電膜を形成
し（図示なし）、ＥＢ描画時の電荷のチャージアップ対
策を施した。このような対策を施さないとチャージアッ
プにより描画パターンの位置ずれを起こす。本実施例で
は導電膜を形成しておいたためチャージアップによる描
画位置ずれは起きなかった。
【００７４】次に、図１０(ｃ)に示すように現像を行な
ってシフタパターン９０４を形成した。その後、露光光
照射耐性向上及び風化防止のためにシフタパターン９０
４を加熱処理した。ここでは熱処理として２５０℃、３
０分のベークを行なったがこれに限るものではない。高
温にするほど耐性が向上する。また、シフタ層９０４の
膜厚は位相角を決定する重要なものなので熱処理後測定
し、基準値以内に収まっていない場合は除去及び再形成
した。この膜厚ばらつきの許容値は寸法及び必要寸法精
度によって左右されるが１％程度である。平坦表面上に
シフタ層を被着することから膜厚均一性がとれやすく、
またエッチング時のマイクロ ローディング効果による
寸法毎に位相角（膜厚）が変わるという問題も生じない
ことから高い解像度と寸法精度を容易に得ることが出来
た。
ってシフタパターン９０４を形成した。その後、露光光
照射耐性向上及び風化防止のためにシフタパターン９０
４を加熱処理した。ここでは熱処理として２５０℃、３
０分のベークを行なったがこれに限るものではない。高
温にするほど耐性が向上する。また、シフタ層９０４の
膜厚は位相角を決定する重要なものなので熱処理後測定
し、基準値以内に収まっていない場合は除去及び再形成
した。この膜厚ばらつきの許容値は寸法及び必要寸法精
度によって左右されるが１％程度である。平坦表面上に
シフタ層を被着することから膜厚均一性がとれやすく、
またエッチング時のマイクロ ローディング効果による
寸法毎に位相角（膜厚）が変わるという問題も生じない
ことから高い解像度と寸法精度を容易に得ることが出来
た。
【００７５】その後エッジ検出法で位相シフタ欠け欠陥
や残り欠陥を検査した。遮光体がこのシフタパターンの
回りを取り囲んでいないためエッジ検出法でシフタ欠陥
を検査でき、簡便でかつ検出精度の高い位相欠陥検査を
行なうことが出来た。このようにして無欠陥で位相制御
性の優れた位相シフタパターンをエッチング工程なしに
塗布、ベーク、露光及び現像工程のみで形成することが
できた。
や残り欠陥を検査した。遮光体がこのシフタパターンの
回りを取り囲んでいないためエッジ検出法でシフタ欠陥
を検査でき、簡便でかつ検出精度の高い位相欠陥検査を
行なうことが出来た。このようにして無欠陥で位相制御
性の優れた位相シフタパターンをエッチング工程なしに
塗布、ベーク、露光及び現像工程のみで形成することが
できた。
【００７６】その後、図１０(ｄ)に示すようにレジスト
９０５を塗布し、所望の遮光パターンでもってＥＢ描画
（９０６）した。この露光の際もシフタパターン９０４
の描画の際と同様チャージアップ防止のための導電膜形
成が有効である。本実施例においてはシート抵抗４０Ｍ
Ω／ｃｍ2の導電膜（図示せず）をレジスト膜９０５上
に被着した。この後に下地をエッチングする必要がない
ため、このＥＢレジスト膜９０５のエッチング耐性の厳
密性は必要でなく、その分段差被覆性に優れ、段差基板
上で寸法精度の出るレジスト材を選択するとこのマスク
の寸法精度を高めることが出来る。
９０５を塗布し、所望の遮光パターンでもってＥＢ描画
（９０６）した。この露光の際もシフタパターン９０４
の描画の際と同様チャージアップ防止のための導電膜形
成が有効である。本実施例においてはシート抵抗４０Ｍ
Ω／ｃｍ2の導電膜（図示せず）をレジスト膜９０５上
に被着した。この後に下地をエッチングする必要がない
ため、このＥＢレジスト膜９０５のエッチング耐性の厳
密性は必要でなく、その分段差被覆性に優れ、段差基板
上で寸法精度の出るレジスト材を選択するとこのマスク
の寸法精度を高めることが出来る。
【００７７】このＥＢレジスト膜９０５は転写時の露光
光の遮光体の役目も担うため、転写時の露光光を強く吸
収する材料とする必要がある。本実施例ではフェノール
樹脂を主体とするフォトレジストを用いたがこの材料は
露光光(波長１９３ｎｍ)に対する消衰係数が０．９であ
りＡｒＦ露光光を用いる転写時に十分な遮光体として機
能した。レジストの吸光度としては、消衰係数で表して
０．５以上、出来れば１．０以上が後述の膜厚とＯＤ値
との関係から望ましかった。膜厚は薄すぎると遮光性能
が不十分となり、厚すぎるとレジストパターン側壁の効
果（導波管効果）によって開口部の透過率が開口寸法に
よって変わるという問題が生じる。段差エッジ部付近に
生じるレジスト膜厚の薄くなるところで露光光に対する
透過率をＯＤ値で表現して３以上に下げると十分な遮光
体として機能する。ＯＤ値を４以上とすると遮光部を僅
かに透過してくる光の位相の影響も問題なくなり、ＯＤ
値を５以上とすると透過光の影響は全くなくなった。
光の遮光体の役目も担うため、転写時の露光光を強く吸
収する材料とする必要がある。本実施例ではフェノール
樹脂を主体とするフォトレジストを用いたがこの材料は
露光光(波長１９３ｎｍ)に対する消衰係数が０．９であ
りＡｒＦ露光光を用いる転写時に十分な遮光体として機
能した。レジストの吸光度としては、消衰係数で表して
０．５以上、出来れば１．０以上が後述の膜厚とＯＤ値
との関係から望ましかった。膜厚は薄すぎると遮光性能
が不十分となり、厚すぎるとレジストパターン側壁の効
果（導波管効果）によって開口部の透過率が開口寸法に
よって変わるという問題が生じる。段差エッジ部付近に
生じるレジスト膜厚の薄くなるところで露光光に対する
透過率をＯＤ値で表現して３以上に下げると十分な遮光
体として機能する。ＯＤ値を４以上とすると遮光部を僅
かに透過してくる光の位相の影響も問題なくなり、ＯＤ
値を５以上とすると透過光の影響は全くなくなった。
【００７８】なお、本実施例ではＥＢレジストを用いた
がＫｒＦやｉ線等の光露光用レジストとし、描画にレー
ザなどを用いることも出来る。レーザ描画はＥＢ描画に
比べれば解像度は若干落ちるものの、電荷のチャージア
ップの問題が無くなり、露光時の発生熱の影響も少なく
なるという特長がある。
がＫｒＦやｉ線等の光露光用レジストとし、描画にレー
ザなどを用いることも出来る。レーザ描画はＥＢ描画に
比べれば解像度は若干落ちるものの、電荷のチャージア
ップの問題が無くなり、露光時の発生熱の影響も少なく
なるという特長がある。
【００７９】その後、図１０(ｅ)に示すように現像を行
なって遮光体フォトレジストパターン９０７を形成し
た。さらに加熱あるいはＤＵＶ照射あるいはその双方の
処理を行った。この処理を施すことによりレジスト遮光
体９０７の転写時の露光光に対する照射耐性が高まっ
た。
なって遮光体フォトレジストパターン９０７を形成し
た。さらに加熱あるいはＤＵＶ照射あるいはその双方の
処理を行った。この処理を施すことによりレジスト遮光
体９０７の転写時の露光光に対する照射耐性が高まっ
た。
【００８０】本実施例による位相シフトマスクは位相誤
差０．５度以内という極めて位相制御性が高いものであ
り、その寸法依存性もないことから、ＡｒＦ露光光でパ
ターン転写を行なったときの寸法精度及び解像度が高か
った。
差０．５度以内という極めて位相制御性が高いものであ
り、その寸法依存性もないことから、ＡｒＦ露光光でパ
ターン転写を行なったときの寸法精度及び解像度が高か
った。
【００８１】レジスト遮光体９０７は位相シフタ９０４
や基板９０１と大きな面積で接触しておりパターン剥が
れ等の欠陥も発生しなかった。マスクの製造工程数は前
記実施例に比べ大幅に少なく、しかも欠陥発生の少ない
塗布、ベーク、露光、現像、検査工程のみからなってい
るためマスク製造の歩留まりも高く、またＴＡＴも短か
った。
や基板９０１と大きな面積で接触しておりパターン剥が
れ等の欠陥も発生しなかった。マスクの製造工程数は前
記実施例に比べ大幅に少なく、しかも欠陥発生の少ない
塗布、ベーク、露光、現像、検査工程のみからなってい
るためマスク製造の歩留まりも高く、またＴＡＴも短か
った。
【００８２】さらに遮光体表面での露光光の反射率は大
気側で６％、ブランクス側で１％と酸化Ｃｒを表面に被
着して反射防止処理を行ったＣｒの反射率（大気側で１
８％）を大きく下回ることができ、この反射光がもとで
起こるレンズ内フレアによる転写解像性能低下を防止す
ることができた。この差はさらに基板段差にともない生
じる斜めの部分で大きくなった。
気側で６％、ブランクス側で１％と酸化Ｃｒを表面に被
着して反射防止処理を行ったＣｒの反射率（大気側で１
８％）を大きく下回ることができ、この反射光がもとで
起こるレンズ内フレアによる転写解像性能低下を防止す
ることができた。この差はさらに基板段差にともない生
じる斜めの部分で大きくなった。
【００８３】（実施例４） マスクの製造工程を示す図
１１Ａ(ａ)から(ｅ)及び図１１Ｂ（ｆ）から（ｊ）を用
いて本発明の第４の実施例を説明する。
１１Ａ(ａ)から(ｅ)及び図１１Ｂ（ｆ）から（ｊ）を用
いて本発明の第４の実施例を説明する。
【００８４】まず、図１１Ａ(ａ)に示すようにブランク
ス１００１上にレジスト膜１００２を通常の方法で塗布
し、所望のシフタパターンをＥＢ描画し(１００３)、現
像を行なって図１１Ａ(ｂ)に示すようにレジストパター
ン１００４を形成した。
ス１００１上にレジスト膜１００２を通常の方法で塗布
し、所望のシフタパターンをＥＢ描画し(１００３)、現
像を行なって図１１Ａ(ｂ)に示すようにレジストパター
ン１００４を形成した。
【００８５】その後、図１１Ａ(ｃ)に示すように透明板
（ブランクス）１００１の露出した表面を所定の深さに
部分的にエッチして凹部即ち、溝又は窪みを形成した。
（ブランクス）１００１の露出した表面を所定の深さに
部分的にエッチして凹部即ち、溝又は窪みを形成した。
【００８６】次に、図１１Ａ(ｄ)に示すようにレジスト
膜１００４を通常の方法で除去し、ブランクス１００１
の主表面に凹部及び又は凸部で構成される段差を露出せ
しめた。この段差、すなわち図中の凸部１００５と凹部
１００６との間の段差を段差計あるいはＡＦＭ(Atomic
Force Microscope)で計測し位相差に換算、あるいは
干渉計測によって位相差を直接測定した。その露光波長
に対する位相差が１８０度に対し、所望の範囲に収まっ
ておれば図１１Ｂ(ｉ)に示す工程へ進む。ここではその
範囲を±１．５度とした。その値は必要寸法精度にリン
クして変わり、高い寸法精度が必要なほどその範囲は狭
くなる。所望の範囲外の時は以下の工程へ進む。
膜１００４を通常の方法で除去し、ブランクス１００１
の主表面に凹部及び又は凸部で構成される段差を露出せ
しめた。この段差、すなわち図中の凸部１００５と凹部
１００６との間の段差を段差計あるいはＡＦＭ(Atomic
Force Microscope)で計測し位相差に換算、あるいは
干渉計測によって位相差を直接測定した。その露光波長
に対する位相差が１８０度に対し、所望の範囲に収まっ
ておれば図１１Ｂ(ｉ)に示す工程へ進む。ここではその
範囲を±１．５度とした。その値は必要寸法精度にリン
クして変わり、高い寸法精度が必要なほどその範囲は狭
くなる。所望の範囲外の時は以下の工程へ進む。
【００８７】本実施例では位相差が１６５度であったた
め、図１１Ａ(ｅ)に示すように再度レジスト膜１００７
を塗布し、シフタパターン露光（１００８）を行ない、
現像を行なって図１１Ｂ（ｆ）のようにレジストパター
ン１００９を形成した。
め、図１１Ａ(ｅ)に示すように再度レジスト膜１００７
を塗布し、シフタパターン露光（１００８）を行ない、
現像を行なって図１１Ｂ（ｆ）のようにレジストパター
ン１００９を形成した。
【００８８】その後、図１１Ｂ(ｇ)に示すようにブラン
クス１００１を再度エッチングした。レジスト膜１００
９を除去して図１１Ｂ（ｈ）に示すように位相シフトパ
ターン１０１０及び１０１１を持つブランクスを形成し
た。
クス１００１を再度エッチングした。レジスト膜１００
９を除去して図１１Ｂ（ｈ）に示すように位相シフトパ
ターン１０１０及び１０１１を持つブランクスを形成し
た。
【００８９】同図中の二つの表面１０１０及び１０１１
の露光光に対する位相差を測定し、位相差が１８０度に
対し所望の範囲に収まっていることを確認した。その後
エッジ検出モードで位相欠陥検査を行なった。欠陥は検
出されなかったので次の工程に進んだが、欠陥が検出さ
れた場合はＦＩＢ方法等を用いて欠陥修正を行うか、欠
陥修正が困難なときは再作製を行なう。この方法では比
較的初期の工程で位相欠陥検査がしかもエッジ検出法と
いう検査精度の高い方法で行えるという特長がある。そ
の後洗浄を行なった。
の露光光に対する位相差を測定し、位相差が１８０度に
対し所望の範囲に収まっていることを確認した。その後
エッジ検出モードで位相欠陥検査を行なった。欠陥は検
出されなかったので次の工程に進んだが、欠陥が検出さ
れた場合はＦＩＢ方法等を用いて欠陥修正を行うか、欠
陥修正が困難なときは再作製を行なう。この方法では比
較的初期の工程で位相欠陥検査がしかもエッジ検出法と
いう検査精度の高い方法で行えるという特長がある。そ
の後洗浄を行なった。
【００９０】次に図１１Ｂ(ｉ)に示すようにＥＢレジス
ト膜１０１２を塗布し、遮光すべき部分を形成するため
のパターン露光（１０１３）を行なった。その後現像を
行なって図１１Ｂ(ｊ)に示すようにこのレジストからな
る遮光体パターン１０１４を形成した。
ト膜１０１２を塗布し、遮光すべき部分を形成するため
のパターン露光（１０１３）を行なった。その後現像を
行なって図１１Ｂ(ｊ)に示すようにこのレジストからな
る遮光体パターン１０１４を形成した。
【００９１】なお、述べてこなかったが実施例１から３
と同様、ＥＢレジスト膜の上には水溶性導電膜を形成
し、ＥＢ描画時の電荷のチャージアップ対策を施した。
チャージアップ防止法としてはこの他にＩＴＯ等の導電
性膜をレジストの下側に形成しておく方法も有効であ
る。導電膜が残る場合はＳＥＭ等を使っての寸法測定の
際、チャージアップの影響を受けないため高精度なＱＣ
が行なえて有効である。
と同様、ＥＢレジスト膜の上には水溶性導電膜を形成
し、ＥＢ描画時の電荷のチャージアップ対策を施した。
チャージアップ防止法としてはこの他にＩＴＯ等の導電
性膜をレジストの下側に形成しておく方法も有効であ
る。導電膜が残る場合はＳＥＭ等を使っての寸法測定の
際、チャージアップの影響を受けないため高精度なＱＣ
が行なえて有効である。
【００９２】またレジスト膜１０１４は転写時の露光光
の遮光体の役目も担うため、転写時の露光光を強く吸収
する材料とする必要がある。本実施例ではノボラック樹
脂を主体とするフォトレジストを用いた。ノボラック樹
脂は波長１９３ｎｍのＡｒＦ露光光に対する光吸収が強
いためＡｒＦ露光光での転写時に十分な遮光体として機
能した。この他の材料としてはポリアニリン樹脂などが
ある。ポリアニリン樹脂はそれ自体に導電性があるため
ＥＢ描画時にチャージアップしにくく、この意味でも有
効である。ポリアニリン樹脂を用いた場合は上述の水溶
性導電膜の塗布を省くことができた。
の遮光体の役目も担うため、転写時の露光光を強く吸収
する材料とする必要がある。本実施例ではノボラック樹
脂を主体とするフォトレジストを用いた。ノボラック樹
脂は波長１９３ｎｍのＡｒＦ露光光に対する光吸収が強
いためＡｒＦ露光光での転写時に十分な遮光体として機
能した。この他の材料としてはポリアニリン樹脂などが
ある。ポリアニリン樹脂はそれ自体に導電性があるため
ＥＢ描画時にチャージアップしにくく、この意味でも有
効である。ポリアニリン樹脂を用いた場合は上述の水溶
性導電膜の塗布を省くことができた。
【００９３】本実施例ではＣｒ被着とＣｒエッチングが
ない分マスクの製造工程数が少なく、また高品位なＣｒ
被着が不要な分製造コストを下げることが出来た。さら
に遮光体表面での露光光の反射率は大気側で６％、ブラ
ンクス側で１％と酸化Ｃｒを表面に被着して反射防止処
理を行ったＣｒの反射率を大きく下回ることができ、こ
の反射光がもとで起こるレンズ内フレアによる転写解像
性能低下を防止することができた。
ない分マスクの製造工程数が少なく、また高品位なＣｒ
被着が不要な分製造コストを下げることが出来た。さら
に遮光体表面での露光光の反射率は大気側で６％、ブラ
ンクス側で１％と酸化Ｃｒを表面に被着して反射防止処
理を行ったＣｒの反射率を大きく下回ることができ、こ
の反射光がもとで起こるレンズ内フレアによる転写解像
性能低下を防止することができた。
【００９４】なお、本実施例ではブランクス基板のπ相
側のみをエッチングすることにより０相とπ相との間に
１８０度の位相差を持たせたが、この他にπ相に加え０
相もエッチングする両掘りとし、両者の間に１８０度の
位相差を持たせてもよい。
側のみをエッチングすることにより０相とπ相との間に
１８０度の位相差を持たせたが、この他にπ相に加え０
相もエッチングする両掘りとし、両者の間に１８０度の
位相差を持たせてもよい。
【００９５】（実施例５） 前述した実施例１から４に
おいては、シフタ膜であろうとブランクスの凹凸であろ
うと、いずれもこれらのシフタパターンの位置を基に正
確に位置決めを行なって遮光体パターンを描画する必要
がある。しかしながらシフタパターンはブランクスと材
料系が近寄っている又は同じであるので、シフタパター
ン特にそれらの段差部（境界部、凹凸部）をＥＢで観察
して位置決めを行なうと位置決め精度が低下する。そこ
で第３の層を金属膜で形成し、そこに合わせ用マークを
予め形成しておき、そのマークを検出してシフタパター
ン描画やレジスト遮光体パターン描画を行なった。実施
例３に則して、その工程図を図１２(ａ)から(ｅ)をもと
に実施例５として説明する。
おいては、シフタ膜であろうとブランクスの凹凸であろ
うと、いずれもこれらのシフタパターンの位置を基に正
確に位置決めを行なって遮光体パターンを描画する必要
がある。しかしながらシフタパターンはブランクスと材
料系が近寄っている又は同じであるので、シフタパター
ン特にそれらの段差部（境界部、凹凸部）をＥＢで観察
して位置決めを行なうと位置決め精度が低下する。そこ
で第３の層を金属膜で形成し、そこに合わせ用マークを
予め形成しておき、そのマークを検出してシフタパター
ン描画やレジスト遮光体パターン描画を行なった。実施
例３に則して、その工程図を図１２(ａ)から(ｅ)をもと
に実施例５として説明する。
【００９６】まず、図１２(ａ)に示すようにブランクス
１１０１の平坦表面上にＥＢ描画の際の合わせ基準マー
ク１１０３が形成されたメタル層１１０２を形成した。
なおこのメタル層領域はパターン転写フィールドの外側
に形成した。ブランクスの中央部分には誘電体、高抵抗
体又は有機体の膜（例えば、フォトレジスト膜）を配置
し、その外側にメタル層を配置した。ここではメタルと
してＣｒを用いたが、その他Ｗ、Ｔｉ、Ｍｏ、ＭｏＳ
ｉ、Ｔａ、又はＷＮｘ等を用いることも出来る。加工が
容易でブランクス上でＥＢの反射コントラストが取れる
材料が望ましい。
１１０１の平坦表面上にＥＢ描画の際の合わせ基準マー
ク１１０３が形成されたメタル層１１０２を形成した。
なおこのメタル層領域はパターン転写フィールドの外側
に形成した。ブランクスの中央部分には誘電体、高抵抗
体又は有機体の膜（例えば、フォトレジスト膜）を配置
し、その外側にメタル層を配置した。ここではメタルと
してＣｒを用いたが、その他Ｗ、Ｔｉ、Ｍｏ、ＭｏＳ
ｉ、Ｔａ、又はＷＮｘ等を用いることも出来る。加工が
容易でブランクス上でＥＢの反射コントラストが取れる
材料が望ましい。
【００９７】次に、図１２(ｂ)に示すようにその上に感
光性シフタ層１１０４及び水溶性導電膜１１０５を形成
し、シフタパターンのＥＢ露光、現像を行なって図１２
(ｃ)に示すようにシフタパターン１１０６を形成した。
このシフタパターン１１０６を露光する際、基準マーク
１１０３をＥＢで検出し、その位置を参照して描画を行
なった。位置合わせマークがメタルパターンで出来てい
るため精度良く検出することが出来た。
光性シフタ層１１０４及び水溶性導電膜１１０５を形成
し、シフタパターンのＥＢ露光、現像を行なって図１２
(ｃ)に示すようにシフタパターン１１０６を形成した。
このシフタパターン１１０６を露光する際、基準マーク
１１０３をＥＢで検出し、その位置を参照して描画を行
なった。位置合わせマークがメタルパターンで出来てい
るため精度良く検出することが出来た。
【００９８】その後、図１２(ｄ)に示すようにＥＢレジ
スト１１０７を塗布し、その上に水溶性導電膜１１０８
を形成した。
スト１１０７を塗布し、その上に水溶性導電膜１１０８
を形成した。
【００９９】その後、遮光体パターンをＥＢ露光し、図
１２(ｅ)に示すようにレジストパターン１１０９を形成
した。この遮光体パターンをＥＢ露光する際、基準マー
ク１１０３をＥＢで検出し、その位置を参照してＥＢ描
画を行なった。マークがメタルパターンで出来ているた
め精度良く検出することが出来た。シフタパターン１１
０６とレジスト遮光体パターン１１０９の相対的位置合
わせはメタルマーク１１０３を介して行なった、いわゆ
る３層間合わせになるが、合わせ基準マーク検出コント
ラストが高いため、５０ｎｍの合わせ精度が得られた。
一方、シフタパターンを合わせ基準マークに用いてレジ
スト遮光体パターンを描画したときはマーク検出の際の
信号コントラストが十分取れず、合わせ精度は２００ｎ
ｍになり、さらにマークの誤検出を起こし、描画ができ
ない場合があった。
１２(ｅ)に示すようにレジストパターン１１０９を形成
した。この遮光体パターンをＥＢ露光する際、基準マー
ク１１０３をＥＢで検出し、その位置を参照してＥＢ描
画を行なった。マークがメタルパターンで出来ているた
め精度良く検出することが出来た。シフタパターン１１
０６とレジスト遮光体パターン１１０９の相対的位置合
わせはメタルマーク１１０３を介して行なった、いわゆ
る３層間合わせになるが、合わせ基準マーク検出コント
ラストが高いため、５０ｎｍの合わせ精度が得られた。
一方、シフタパターンを合わせ基準マークに用いてレジ
スト遮光体パターンを描画したときはマーク検出の際の
信号コントラストが十分取れず、合わせ精度は２００ｎ
ｍになり、さらにマークの誤検出を起こし、描画ができ
ない場合があった。
【０１００】本工程は実施例３の場合について示した
が、他の実施例でも同様にメタル基準マークを用いて合
わせ描画を行なった。その結果、十分な合わせ精度を得
ることができた。なお、シフタ層が十分な導電性をもつ
場合はメタル基準マークでなく、シフタパターンマーク
を用いても必要な位置合わせ精度を得ることが出来た。
が、他の実施例でも同様にメタル基準マークを用いて合
わせ描画を行なった。その結果、十分な合わせ精度を得
ることができた。なお、シフタ層が十分な導電性をもつ
場合はメタル基準マークでなく、シフタパターンマーク
を用いても必要な位置合わせ精度を得ることが出来た。
【０１０１】図１３(ａ)は製造されたマスクを上面から
見たときの概要を示す。パターン転写フィールド領域１
１１０の外側にメタルからなる外枠１１０１が形成され
ており、その外枠領域の中にシフタパターンおよびレジ
スト遮光体パターン合わせ基準マーク１１１１、及びマ
スクの置かれた位置を露光装置側に認識させ、アライメ
ントを行なうためのレチクルマーク１１０３が形成され
ている。さらに外枠上のメタル層にレチクル（マスク）
を識別するための識別マーク１１１２を形成した。
見たときの概要を示す。パターン転写フィールド領域１
１１０の外側にメタルからなる外枠１１０１が形成され
ており、その外枠領域の中にシフタパターンおよびレジ
スト遮光体パターン合わせ基準マーク１１１１、及びマ
スクの置かれた位置を露光装置側に認識させ、アライメ
ントを行なうためのレチクルマーク１１０３が形成され
ている。さらに外枠上のメタル層にレチクル（マスク）
を識別するための識別マーク１１１２を形成した。
【０１０２】レチクルマーク１１０３がメタルで形成さ
れていると、ほとんどの波長の光でその位置をモニタし
ても高い精度でマーク検出を行なうことが出来る。レチ
クルマーク１１０３は、遮光体外枠１１０１の金属膜の
一部が除去され、その下層の透明なマスク基板が露出さ
れることによって形成されている。したがって、マスク
の位置検出に通常のハロゲンランプ等を用いているよう
な露光装置を用いた場合においても、レチクルマーク１
１０３を透過した光のコントラストが充分にとれるの
で、レチクルマーク認識能力を向上させることができ
る。このため、マスクと露光装置との相対的な位置合わ
せを容易に、しかも高い精度で行うことが可能となる。
本発明者等の検討結果によれば、通常のフォトマスクと
同等の精度で位置合わせが可能となった。
れていると、ほとんどの波長の光でその位置をモニタし
ても高い精度でマーク検出を行なうことが出来る。レチ
クルマーク１１０３は、遮光体外枠１１０１の金属膜の
一部が除去され、その下層の透明なマスク基板が露出さ
れることによって形成されている。したがって、マスク
の位置検出に通常のハロゲンランプ等を用いているよう
な露光装置を用いた場合においても、レチクルマーク１
１０３を透過した光のコントラストが充分にとれるの
で、レチクルマーク認識能力を向上させることができ
る。このため、マスクと露光装置との相対的な位置合わ
せを容易に、しかも高い精度で行うことが可能となる。
本発明者等の検討結果によれば、通常のフォトマスクと
同等の精度で位置合わせが可能となった。
【０１０３】このことを露光装置の構成を参照しながら
説明する。図１７は種々の実施例で用いた縮小投影露光
装置の一例を示したものであり、縮小投影露光装置の光
源１５０１から発する露光光はフライアイレンズ１５０
２、照明形状調整アパーチャ１５０３、コンデンサレン
ズ１５０４,１５０５およびミラー１５０６を介してマ
スク１５０７を照射する。このマスク１５０７は、遮光
パターンが形成された主面（第１の主面）を下方（半導
体ウエハ１５０９側）に向けた状態で載置されている。
したがって、上記露光光は、マスク１５０７の裏面（第
２の主面）側から照射される。
説明する。図１７は種々の実施例で用いた縮小投影露光
装置の一例を示したものであり、縮小投影露光装置の光
源１５０１から発する露光光はフライアイレンズ１５０
２、照明形状調整アパーチャ１５０３、コンデンサレン
ズ１５０４,１５０５およびミラー１５０６を介してマ
スク１５０７を照射する。このマスク１５０７は、遮光
パターンが形成された主面（第１の主面）を下方（半導
体ウエハ１５０９側）に向けた状態で載置されている。
したがって、上記露光光は、マスク１５０７の裏面（第
２の主面）側から照射される。
【０１０４】これにより、マスク１５０７上に描かれた
マスクパターンは、投影レンズ１５０８を介して試料基
板である半導体ウエハ１５０９上に投影される。マスク
１５０７の第１の主面には、異物付着によるパターン転
写不良を防止するためのペリクル１５１０が必要に応じ
て設けられている。
マスクパターンは、投影レンズ１５０８を介して試料基
板である半導体ウエハ１５０９上に投影される。マスク
１５０７の第１の主面には、異物付着によるパターン転
写不良を防止するためのペリクル１５１０が必要に応じ
て設けられている。
【０１０５】なお、マスク１５０７はマスク位置制御手
段１５１１で制御されたマスクステージ１５１２上に真
空吸着され、位置検出手段１５１３により位置合わせさ
れ、その中心と投影レンズの光軸との位置合わせが正確
になされている。半導体ウエハ１５０９は，試料台１５
１４上に真空吸着されている。試料台１５１４は、投影
レンズ１５０８の光軸方向、すなわちＺ軸方向に移動可
能なＺステージ１５１５上に載置され、さらにＸＹステ
ージ１５１６上に搭載されている。Ｚステージ１５１５
およびＸＹステージ１５１６は、主制御系１５１７から
の制御命令に応じてそれぞれの駆動手段１５１８、１５
１９によって駆動されるので、所望の露光位置に移動可
能である。その位置はＺステージ１５１５に固定された
ミラー１５２０の位置として、レーザ測長器１５２１で
正確にモニタされている。
段１５１１で制御されたマスクステージ１５１２上に真
空吸着され、位置検出手段１５１３により位置合わせさ
れ、その中心と投影レンズの光軸との位置合わせが正確
になされている。半導体ウエハ１５０９は，試料台１５
１４上に真空吸着されている。試料台１５１４は、投影
レンズ１５０８の光軸方向、すなわちＺ軸方向に移動可
能なＺステージ１５１５上に載置され、さらにＸＹステ
ージ１５１６上に搭載されている。Ｚステージ１５１５
およびＸＹステージ１５１６は、主制御系１５１７から
の制御命令に応じてそれぞれの駆動手段１５１８、１５
１９によって駆動されるので、所望の露光位置に移動可
能である。その位置はＺステージ１５１５に固定された
ミラー１５２０の位置として、レーザ測長器１５２１で
正確にモニタされている。
【０１０６】さらに、位置検出手段１５１３には、例え
ばハロゲンランプが用いられている。すなわち、特別な
光源を位置検出手段１５１３に用いる必要がなく（新し
い技術や難しい技術を新たに導入する必要性がなく）、
通常の縮小投影露光装置を用いることができる。
ばハロゲンランプが用いられている。すなわち、特別な
光源を位置検出手段１５１３に用いる必要がなく（新し
い技術や難しい技術を新たに導入する必要性がなく）、
通常の縮小投影露光装置を用いることができる。
【０１０７】一方、レジスト遮光体でレチクルマークを
形成するとレチクルアライメントを行なうことが困難と
なる。これは遮光率の関係から一般に露光光より長い光
を十分なコントラストで遮光することが出来ないためで
ある。
形成するとレチクルアライメントを行なうことが困難と
なる。これは遮光率の関係から一般に露光光より長い光
を十分なコントラストで遮光することが出来ないためで
ある。
【０１０８】露光装置のステージや搬送装置に接触する
部分にはレジスト膜等の遮光膜や感光性シフタ層、ある
いは塗布形成シフタ膜を残さず、製造工程の途中でその
部分の膜を除去しておいた。なお、残さざるを得ない時
はＣｒ等の金属膜でその表面を露出しないように被覆し
ておいてもよい。このことにより搬送によって生じる異
物の発生を防止することができた。このような処置を施
さない場合には異物が発生し、転写欠陥を引き起こすこ
とがある。
部分にはレジスト膜等の遮光膜や感光性シフタ層、ある
いは塗布形成シフタ膜を残さず、製造工程の途中でその
部分の膜を除去しておいた。なお、残さざるを得ない時
はＣｒ等の金属膜でその表面を露出しないように被覆し
ておいてもよい。このことにより搬送によって生じる異
物の発生を防止することができた。このような処置を施
さない場合には異物が発生し、転写欠陥を引き起こすこ
とがある。
【０１０９】図１３(ｂ)はマスクを上面から見たときの
別の例を示す。パターン転写フィールド領域１２０２の
外側にシフタパターンおよびレジスト遮光体パターン合
わせ基準マーク１２０１、及びレチクル（マスク）を識
別するための識別マーク領域１２０３が形成されてい
る。合わせ基準マーク１２０１、及び識別マーク領域１
２０３はメタルで形成されている。合わせ基準マークは
描画歪みを補正する目的から少なくともマスク四隅には
配置されていることが望ましい。
別の例を示す。パターン転写フィールド領域１２０２の
外側にシフタパターンおよびレジスト遮光体パターン合
わせ基準マーク１２０１、及びレチクル（マスク）を識
別するための識別マーク領域１２０３が形成されてい
る。合わせ基準マーク１２０１、及び識別マーク領域１
２０３はメタルで形成されている。合わせ基準マークは
描画歪みを補正する目的から少なくともマスク四隅には
配置されていることが望ましい。
【０１１０】すなわち、四隅の位置をモニタし、歪み補
正を行ないながら描画する。マスク識別マーク１２０４
はメタル領域１２０３上にレジストで描かれる。ブラン
クス上のレジストマークでは肉眼での識別が困難であっ
たが、メタル上ではレジストが薄膜であるためレジスト
膜内で光干渉を起こし、反射率が変わって識別が可能と
なった。ただしこの識別マークは露光装置等のステージ
や搬送機構に接触しない場所に形成しておく必要があ
る。有機の脆い膜のため接触すると異物の発生源となる
ためであり、本発明に係わるマスクを取り扱う際には極
めて重要である。
正を行ないながら描画する。マスク識別マーク１２０４
はメタル領域１２０３上にレジストで描かれる。ブラン
クス上のレジストマークでは肉眼での識別が困難であっ
たが、メタル上ではレジストが薄膜であるためレジスト
膜内で光干渉を起こし、反射率が変わって識別が可能と
なった。ただしこの識別マークは露光装置等のステージ
や搬送機構に接触しない場所に形成しておく必要があ
る。有機の脆い膜のため接触すると異物の発生源となる
ためであり、本発明に係わるマスクを取り扱う際には極
めて重要である。
【０１１１】上記例ではメタル上にレジストで識別マー
クを形成する例を示したが、ここではブランクス（石英
ガラス）上に直接識別マークを設ける方法を図１４
（ａ）及び（ｂ）をもとに説明する。
クを形成する例を示したが、ここではブランクス（石英
ガラス）上に直接識別マークを設ける方法を図１４
（ａ）及び（ｂ）をもとに説明する。
【０１１２】図１４（ａ）は図１３（ｂ）でのメタル領
域１２０３上にフォトレジストで描かれた「ＲＥＴ」と
いう文字２２０１によるマスク識別マークであり、図１
４（ｂ）は文字ではなく所謂バーコード２２０３で描か
れたマスク識別マークであり、いずれも複数のスリット
状のフォトレジスト膜が０．５μｍ乃至２．０μｍピッ
チの間隔（２２０２、２２０４）をもって並列配置され
或いは一つのフォトレジスト膜に上記ピッチで多数のス
リットが刻まれて形成されている。実際には１．０μｍ
のピッチで描かれたが、一種の回折格子効果により反射
率が増大し識別することができる。特に、（ｂ）のよう
に表示しておくとコード体系の設定の仕方を任意に決め
ることができるので製造上の木目細かい管理情報に利用
でき、また製造上の種々の情報の漏洩乃至秘密保持にも
有効である。
域１２０３上にフォトレジストで描かれた「ＲＥＴ」と
いう文字２２０１によるマスク識別マークであり、図１
４（ｂ）は文字ではなく所謂バーコード２２０３で描か
れたマスク識別マークであり、いずれも複数のスリット
状のフォトレジスト膜が０．５μｍ乃至２．０μｍピッ
チの間隔（２２０２、２２０４）をもって並列配置され
或いは一つのフォトレジスト膜に上記ピッチで多数のス
リットが刻まれて形成されている。実際には１．０μｍ
のピッチで描かれたが、一種の回折格子効果により反射
率が増大し識別することができる。特に、（ｂ）のよう
に表示しておくとコード体系の設定の仕方を任意に決め
ることができるので製造上の木目細かい管理情報に利用
でき、また製造上の種々の情報の漏洩乃至秘密保持にも
有効である。
【０１１３】（実施例６） 本実施例６においては、マ
スクのパターン形成面（第１の主面）に異物が付着しな
いように作用する透明薄膜ペリクルをマスクの主面上に
配置した例を説明する。これ以外は、前記実施例１から
５と同様である。なお、ここでは、例えば前記実施例５
で説明したマスクと同じようにマスク基板の外周部に金
属膜からなる遮光パターンを設けたマスクを用いて説明
する。
スクのパターン形成面（第１の主面）に異物が付着しな
いように作用する透明薄膜ペリクルをマスクの主面上に
配置した例を説明する。これ以外は、前記実施例１から
５と同様である。なお、ここでは、例えば前記実施例５
で説明したマスクと同じようにマスク基板の外周部に金
属膜からなる遮光パターンを設けたマスクを用いて説明
する。
【０１１４】本実施例６のマスクの具体例を図１５に示
す。なお、図１５（ａ）はマスク１３０１の平面図を、
（ｂ）はマスク１３０１を所定の装置に装着した時の様
子を示した要部断面図を（ｃ）はその応用例の要部断面
図をそれぞれ示している。
す。なお、図１５（ａ）はマスク１３０１の平面図を、
（ｂ）はマスク１３０１を所定の装置に装着した時の様
子を示した要部断面図を（ｃ）はその応用例の要部断面
図をそれぞれ示している。
【０１１５】本実施例６においては、マスク１３０１の
主面（第１の主面）側に、ペリクル１３０２がペリクル
貼り付けフレーム１３０３を介して接合されて固定され
ている。ペリクル１３０２は、マスク１３０１のパター
ン形成主表面に異物が付着することを避けるために、マ
スク基板の主面あるいは主面および裏面から一定の距離
までに設けた透明な保護膜を持つ構成体である。この一
定の距離は、保護膜表面上の付着異物と異物の半導体ウ
エハ等の被加工物体表面への転写性を考慮して設計され
ている。
主面（第１の主面）側に、ペリクル１３０２がペリクル
貼り付けフレーム１３０３を介して接合されて固定され
ている。ペリクル１３０２は、マスク１３０１のパター
ン形成主表面に異物が付着することを避けるために、マ
スク基板の主面あるいは主面および裏面から一定の距離
までに設けた透明な保護膜を持つ構成体である。この一
定の距離は、保護膜表面上の付着異物と異物の半導体ウ
エハ等の被加工物体表面への転写性を考慮して設計され
ている。
【０１１６】ペリクル１３０２は、マスク１３０１のペ
リクルカバー領域に配置されている。すなわち、ペリク
ル１３０２は、マスク１３０１の集積回路パターン形成
領域の全体１３０４および上記周辺内部領域に形成され
たメタル遮光パターン１３０５の一部を覆うように平面
的に配置されている。
リクルカバー領域に配置されている。すなわち、ペリク
ル１３０２は、マスク１３０１の集積回路パターン形成
領域の全体１３０４および上記周辺内部領域に形成され
たメタル遮光パターン１３０５の一部を覆うように平面
的に配置されている。
【０１１７】本実施例においては、ペリクル張り付けフ
レーム１３０３の基部が、マスク１３０１の前記周辺内
部領域におけるメタル遮光パターン１３０５に直接接触
した状態で接合固定されている。これにより、ペリクル
張り付けフレーム１３０３の剥離を防止できる。一方、
ペリクル張り付けフレーム１３０３の取り付け位置にレ
ジスト膜が形成されていると、ペリクル１３０２の取り
付けや取り外しの際に、このレジスト膜が剥離し異物発
生の原因となる。本実施例においては、ペリクル張り付
けフレーム１３０３を遮光パターン１３０５に直接接触
させた状態で接合するので、そのような異物発生を防止
できる。このような効果は、ペリクル張り付けフレーム
１３０３をマスク基板１３０１に直接接触させた状態で
接合固定しても得られる。
レーム１３０３の基部が、マスク１３０１の前記周辺内
部領域におけるメタル遮光パターン１３０５に直接接触
した状態で接合固定されている。これにより、ペリクル
張り付けフレーム１３０３の剥離を防止できる。一方、
ペリクル張り付けフレーム１３０３の取り付け位置にレ
ジスト膜が形成されていると、ペリクル１３０２の取り
付けや取り外しの際に、このレジスト膜が剥離し異物発
生の原因となる。本実施例においては、ペリクル張り付
けフレーム１３０３を遮光パターン１３０５に直接接触
させた状態で接合するので、そのような異物発生を防止
できる。このような効果は、ペリクル張り付けフレーム
１３０３をマスク基板１３０１に直接接触させた状態で
接合固定しても得られる。
【０１１８】また、前記実施例５と同様に、図１５
（ｂ）に示すように、マスク１３０１と投影露光装置の
真空吸引装着部１３０６とが接触する部分にはレジスト
膜等の有機膜が存在しないようにした。同図ではメタル
膜１３０５が存在している。これにより、前記実施例５
と同様にレジスト膜の剥離や削れ等による異物の発生を
防止できる。
（ｂ）に示すように、マスク１３０１と投影露光装置の
真空吸引装着部１３０６とが接触する部分にはレジスト
膜等の有機膜が存在しないようにした。同図ではメタル
膜１３０５が存在している。これにより、前記実施例５
と同様にレジスト膜の剥離や削れ等による異物の発生を
防止できる。
【０１１９】また、本実施例においては、メタル遮光パ
ターン１３０５内に位置校正用のマークパターン１３０
７が形成されている。この位置校正用のマークパターン
１３０７は、電子線描画装置を用いてマスク上に所定の
パターンを描画する際に、マスク自体から直接マスクの
位置情報を検出するためのパターンである。すなわち、
本実施例においては、マスク基板の集積回路パターン形
成領域に、所定の集積回路パターンを電子線描画装置を
用いてパターン形成する際に、そのマスク基板における
マークパターン１３０７を何秒かに１回の割合で読みと
ることにより、パターン描画工程中にパターンを描画す
るための電子線の照射位置を補正（調整）しながらパタ
ーン描画を行うようにされている。これにより、電子線
描画装置によるパターン描画位置精度をさらに向上させ
ることが可能である。このようなマークパターン１３０
７を設けたのは、例えば次の理由からである。
ターン１３０５内に位置校正用のマークパターン１３０
７が形成されている。この位置校正用のマークパターン
１３０７は、電子線描画装置を用いてマスク上に所定の
パターンを描画する際に、マスク自体から直接マスクの
位置情報を検出するためのパターンである。すなわち、
本実施例においては、マスク基板の集積回路パターン形
成領域に、所定の集積回路パターンを電子線描画装置を
用いてパターン形成する際に、そのマスク基板における
マークパターン１３０７を何秒かに１回の割合で読みと
ることにより、パターン描画工程中にパターンを描画す
るための電子線の照射位置を補正（調整）しながらパタ
ーン描画を行うようにされている。これにより、電子線
描画装置によるパターン描画位置精度をさらに向上させ
ることが可能である。このようなマークパターン１３０
７を設けたのは、例えば次の理由からである。
【０１２０】通常の電子線描画装置においてはマスクへ
の描画処理は減圧された真空中で行う。真空中における
マスクの保持は、電子線描画装置の移動ステージ上のマ
スク保持部の３点ピンにマスク基板またはマスク基板の
装着されたカセットを押し付け、押し付けピンで機械的
に固定している。ここで、通常の電子線描画装置におい
ては、描画中の電子線の位置ドリフトによるパターン描
画位置ずれを防止する目的で、マスク保持部に取り付け
られた位置検出用のマークパターンを描画中に複数回検
出して位置ずれを補正している。
の描画処理は減圧された真空中で行う。真空中における
マスクの保持は、電子線描画装置の移動ステージ上のマ
スク保持部の３点ピンにマスク基板またはマスク基板の
装着されたカセットを押し付け、押し付けピンで機械的
に固定している。ここで、通常の電子線描画装置におい
ては、描画中の電子線の位置ドリフトによるパターン描
画位置ずれを防止する目的で、マスク保持部に取り付け
られた位置検出用のマークパターンを描画中に複数回検
出して位置ずれを補正している。
【０１２１】マスク保持部（ステージ）のマスク基板は
上述のように機械的に固定されているのでマスク保持部
のマークパターンとマスク基板との相対的な位置関係は
一定となっているはずであるが、実際には高速で移動す
るステージの衝撃により、マークパターンとマスク基板
との間にわずかな位置ずれが生じる場合がある。このた
め、電子線描画工程中にマスク基板の位置をマークパタ
ーンから読みとっているにもかかわらず、描画パターン
に位置ずれが生じてしまう。
上述のように機械的に固定されているのでマスク保持部
のマークパターンとマスク基板との相対的な位置関係は
一定となっているはずであるが、実際には高速で移動す
るステージの衝撃により、マークパターンとマスク基板
との間にわずかな位置ずれが生じる場合がある。このた
め、電子線描画工程中にマスク基板の位置をマークパタ
ーンから読みとっているにもかかわらず、描画パターン
に位置ずれが生じてしまう。
【０１２２】そこで、本実施例においては、マスク（マ
スク基板）自体に位置補正用のマークパターン１３０７
を配置し、マスク基板自体からその位置を直接検出する
ようにした。これにより、上記マスク基板の保持のずれ
も含めて補正することができるので、パターンの配列誤
差を低減することができる。このようなマークパターン
１３０７は、例えば当該パターン位置が光透過領域にな
っているか、遮光領域になっているかによって構成さ
れ、そこに照射された位置検出ビームまたは検出光の反
射状態によって情報の検出がなされるようになってい
る。位置検出手段は、電子線描画装置の電子線を使用す
るもの、レーザライタによるレーザ光を使用するものま
たは他の方式を用いることができる。特に位置精度の高
い装置の適用が望ましい。なお、図１５中の１３０８は
回路パターンを、１３０９は露光装置にマスクの位置を
示すレチクルマークを示している。
スク基板）自体に位置補正用のマークパターン１３０７
を配置し、マスク基板自体からその位置を直接検出する
ようにした。これにより、上記マスク基板の保持のずれ
も含めて補正することができるので、パターンの配列誤
差を低減することができる。このようなマークパターン
１３０７は、例えば当該パターン位置が光透過領域にな
っているか、遮光領域になっているかによって構成さ
れ、そこに照射された位置検出ビームまたは検出光の反
射状態によって情報の検出がなされるようになってい
る。位置検出手段は、電子線描画装置の電子線を使用す
るもの、レーザライタによるレーザ光を使用するものま
たは他の方式を用いることができる。特に位置精度の高
い装置の適用が望ましい。なお、図１５中の１３０８は
回路パターンを、１３０９は露光装置にマスクの位置を
示すレチクルマークを示している。
【０１２３】また、図１５（ｃ）では、マスク基板１３
０１上の金属膜１３０５に接着剤等を介して取り付けら
れたペリクル１３０２の枠１３０３の側壁面に、内蔵さ
れているマスクの識別マーク「ＲＥＴＩＣＬＥ−Ａ」が
描かれている。このようにすることによってペリクルの
上部表面の面積を前述した種々の検査、測定や観察のた
めに有効に活用することができる。なお、この例におい
ても前述したようにペリクルはフォトレジスト膜が設け
られていないマスク基板表面上に取り付けられている。
０１上の金属膜１３０５に接着剤等を介して取り付けら
れたペリクル１３０２の枠１３０３の側壁面に、内蔵さ
れているマスクの識別マーク「ＲＥＴＩＣＬＥ−Ａ」が
描かれている。このようにすることによってペリクルの
上部表面の面積を前述した種々の検査、測定や観察のた
めに有効に活用することができる。なお、この例におい
ても前述したようにペリクルはフォトレジスト膜が設け
られていないマスク基板表面上に取り付けられている。
【０１２４】このような実施例６によれば、前記種々の
実施例で得られる効果の他に次の効果を得ることができ
る。（１）マスクにペリクルを設けたことにより、マス
クに異物が付着するのを防止し、その異物付着に起因す
る転写パターンの劣化を抑制または防止できる。（２）
ペリクル張り付けフレームを遮光パターンまたはマスク
基板に直接接触させた状態で接合したことにより、ペリ
クルの取り付けや取り外しに際して、遮光パターン形成
用のレジスト膜が剥離したり削れたりするのを防止でき
る。このため、そのレジスト膜の剥離や削れ等に起因す
る異物の発生を防止できる。（３）マスク自体に電子線
描画装置での電子線の描画位置補正用のマークパターン
を設けたことにより、電子線描画装置でのパターン描画
位置精度を向上させることが可能となる。
実施例で得られる効果の他に次の効果を得ることができ
る。（１）マスクにペリクルを設けたことにより、マス
クに異物が付着するのを防止し、その異物付着に起因す
る転写パターンの劣化を抑制または防止できる。（２）
ペリクル張り付けフレームを遮光パターンまたはマスク
基板に直接接触させた状態で接合したことにより、ペリ
クルの取り付けや取り外しに際して、遮光パターン形成
用のレジスト膜が剥離したり削れたりするのを防止でき
る。このため、そのレジスト膜の剥離や削れ等に起因す
る異物の発生を防止できる。（３）マスク自体に電子線
描画装置での電子線の描画位置補正用のマークパターン
を設けたことにより、電子線描画装置でのパターン描画
位置精度を向上させることが可能となる。
【０１２５】（実施例７） 第７の実施例をマスクパタ
ーンの平面図である図１８を用いて説明する。
ーンの平面図である図１８を用いて説明する。
【０１２６】図１８の１６０１はレジスト遮光体面、１
６０２は０相の開口部、１６０３及び１６０４はπ相の
開口部である。１６０２および１６０３はパターン転写
が可能な寸法を持つ本体パターンであり、１６０４はそ
の像が直接は転写されず近傍にあるパターンの解像性能
を向上させるためのいわゆる補助パターンである。ここ
では本体パターン１６０３及び１６０４の最小寸法は
０．２μｍ（ウエハ上での寸法であり、レンズの縮小率
が４×なのでマスク上での寸法は０．８μｍ)以下と
し、図示はしていないがウエハ上で０．１μｍから０．
２μｍまで各寸法のパターンを入れた。補助パターン１
６０４の線幅はウエハ上で０．０４μｍ（マスク上は
０．３２μｍ)とした。
６０２は０相の開口部、１６０３及び１６０４はπ相の
開口部である。１６０２および１６０３はパターン転写
が可能な寸法を持つ本体パターンであり、１６０４はそ
の像が直接は転写されず近傍にあるパターンの解像性能
を向上させるためのいわゆる補助パターンである。ここ
では本体パターン１６０３及び１６０４の最小寸法は
０．２μｍ（ウエハ上での寸法であり、レンズの縮小率
が４×なのでマスク上での寸法は０．８μｍ)以下と
し、図示はしていないがウエハ上で０．１μｍから０．
２μｍまで各寸法のパターンを入れた。補助パターン１
６０４の線幅はウエハ上で０．０４μｍ（マスク上は
０．３２μｍ)とした。
【０１２７】このマスクは実施例１にしたがって作製し
たが、露光波長にともなうレジスト遮光体の材料選択の
問題を除いて他の実施例にしたがって作製したものでも
構わない。本マスクをレンズの開口数ＮＡが０．６のＡ
ｒＦエキシマレーザスキャナに装着し、ＡｒＦネガレジ
ストに転写した。
たが、露光波長にともなうレジスト遮光体の材料選択の
問題を除いて他の実施例にしたがって作製したものでも
構わない。本マスクをレンズの開口数ＮＡが０．６のＡ
ｒＦエキシマレーザスキャナに装着し、ＡｒＦネガレジ
ストに転写した。
【０１２８】その結果、レジスト遮光体１６０１は十分
な遮光効果を示し、フィールド領域にレジストが残るこ
とはなかった。またレベンソン位相シフトにより本体パ
ターン１６０２及び１６０３を５％という高い寸法精度
で形成することができた。また、これらの補助パターン
に挟まれた本体パターンの解像度はＣｒを用いた従来の
位相シフトマスクを用いた場合よりも高かった。それ
は、遮光体がレジストという高抵抗体、誘電体であるた
めガイドウエーブ効果（即ち、導波管効果）が小さく、
さらに反射の少ない材料を使用したためである。また、
レベンソン位相シフト部でも０／π差現象は起こらず、
この意味でも高い寸法精度が得られた。但し、この効果
は転写寸法にしてパターン幅では０．１６μｍ以下、パ
ターンピッチでは０．３２μｍ以下から現われ、それよ
り大きい寸法では従来法による位相シフトマスクを用い
た場合と変わらなかった。レンズの開口率ＮＡを変えて
検討を行ったところ、パターンピッチがλ／ＮＡ以下で
あるときには従来法に比べて特に転写精度が高かった。
な遮光効果を示し、フィールド領域にレジストが残るこ
とはなかった。またレベンソン位相シフトにより本体パ
ターン１６０２及び１６０３を５％という高い寸法精度
で形成することができた。また、これらの補助パターン
に挟まれた本体パターンの解像度はＣｒを用いた従来の
位相シフトマスクを用いた場合よりも高かった。それ
は、遮光体がレジストという高抵抗体、誘電体であるた
めガイドウエーブ効果（即ち、導波管効果）が小さく、
さらに反射の少ない材料を使用したためである。また、
レベンソン位相シフト部でも０／π差現象は起こらず、
この意味でも高い寸法精度が得られた。但し、この効果
は転写寸法にしてパターン幅では０．１６μｍ以下、パ
ターンピッチでは０．３２μｍ以下から現われ、それよ
り大きい寸法では従来法による位相シフトマスクを用い
た場合と変わらなかった。レンズの開口率ＮＡを変えて
検討を行ったところ、パターンピッチがλ／ＮＡ以下で
あるときには従来法に比べて特に転写精度が高かった。
【０１２９】（実施例８） 本発明のマスク及びパター
ン形成方法を使って半導体集積回路装置を作製した。図
１９(ａ)はその代表的なパターンレイアウトを示す平面
図である。
ン形成方法を使って半導体集積回路装置を作製した。図
１９(ａ)はその代表的なパターンレイアウトを示す平面
図である。
【０１３０】同図中の１７０１は不純物拡散層等の半導
体領域、１７０２は半導体領域とのコンタクト、１７０
３、１７０４、１７０６、１７０７はゲート配線、１７
０５は配線層とのビアホール（Ｖｉａ、接続孔）を示
す。回路の動作速度を上げ、またパッキングデンシティ
を向上させるためには、拡散層等の半導体領域の上に形
成されているアクティブなゲート配線の寸法が細く、か
つその寸法精度が高いこと、およびゲート配線のピッチ
を決定するゲート配線間隙１７０８が狭いことが要求さ
れる。
体領域、１７０２は半導体領域とのコンタクト、１７０
３、１７０４、１７０６、１７０７はゲート配線、１７
０５は配線層とのビアホール（Ｖｉａ、接続孔）を示
す。回路の動作速度を上げ、またパッキングデンシティ
を向上させるためには、拡散層等の半導体領域の上に形
成されているアクティブなゲート配線の寸法が細く、か
つその寸法精度が高いこと、およびゲート配線のピッチ
を決定するゲート配線間隙１７０８が狭いことが要求さ
れる。
【０１３１】図１９(ｂ)は図１９(ａ)のゲート配線を形
成するために用いた位相シフトマスクの平面図である。
ここでは実施例１に沿って作製したマスクを用いた。但
し、他の実施例に添って作製したマスク、例えば実施例
３に沿って形成したマスクも用いることもできる。図中
の１７０９がレジスト遮光体で、レベンソン配置になる
ようにシフタ層（π相）が開口部に交互に配置されてい
る。このマスクを用い、ＮＡが０．６のＡｒＦスキャナ
を使ってパターン転写を行ったところ、０．１μｍとい
う極めて狭いパターン間隙１７０８を得、しかも１７０
４や１７０６で示されるπ相における寸法と１７０３や
１７０７で示される０相における寸法が一致し、いわゆ
る０／π差のないパターン転写が実現できた。
成するために用いた位相シフトマスクの平面図である。
ここでは実施例１に沿って作製したマスクを用いた。但
し、他の実施例に添って作製したマスク、例えば実施例
３に沿って形成したマスクも用いることもできる。図中
の１７０９がレジスト遮光体で、レベンソン配置になる
ようにシフタ層（π相）が開口部に交互に配置されてい
る。このマスクを用い、ＮＡが０．６のＡｒＦスキャナ
を使ってパターン転写を行ったところ、０．１μｍとい
う極めて狭いパターン間隙１７０８を得、しかも１７０
４や１７０６で示されるπ相における寸法と１７０３や
１７０７で示される０相における寸法が一致し、いわゆ
る０／π差のないパターン転写が実現できた。
【０１３２】さらにパターンエッジ部が比較的密に配置
された１７０３や１７０４といった場所と疎な１７０６
や１７０７の場所での寸法差も小さく、その差はレンズ
の特性に基づく補正の範囲に収まるものであった。これ
らは遮光体が高抵抗体、誘電体であることによるウェー
ブガイド効果（導波管効果）の低減、表面反射の低減に
基づくものである。
された１７０３や１７０４といった場所と疎な１７０６
や１７０７の場所での寸法差も小さく、その差はレンズ
の特性に基づく補正の範囲に収まるものであった。これ
らは遮光体が高抵抗体、誘電体であることによるウェー
ブガイド効果（導波管効果）の低減、表面反射の低減に
基づくものである。
【０１３３】Ｃｒ遮光体を有する位相シフトマスクを用
いた場合には本実施例のマスクを用いた場合に比べ２０
％程転写寸法精度が低いことを確認できた。このゲート
パターン形成方法により動作周波数が高く、かつパッキ
ングデンシティが高くチップの小さな半導体集積回路装
置を作製することができた。チップが小さくなるとウエ
ハ１枚あたりから取得できるチップ数が高まるだけでな
くチップの製造歩留まりも向上するため、作製コストを
大幅に低減できる。
いた場合には本実施例のマスクを用いた場合に比べ２０
％程転写寸法精度が低いことを確認できた。このゲート
パターン形成方法により動作周波数が高く、かつパッキ
ングデンシティが高くチップの小さな半導体集積回路装
置を作製することができた。チップが小さくなるとウエ
ハ１枚あたりから取得できるチップ数が高まるだけでな
くチップの製造歩留まりも向上するため、作製コストを
大幅に低減できる。
【０１３４】（実施例９） 本実施例のシフタエッジ位
相マスクを用いて微細ゲートパターンを形成した。その
時用いた位相マスクを図２０(ａ)に、バイナリーマスク
を図２０(ｂ)に、そして転写して形成したレジストパタ
ーンを図２０(ｃ)に示す。
相マスクを用いて微細ゲートパターンを形成した。その
時用いた位相マスクを図２０(ａ)に、バイナリーマスク
を図２０(ｂ)に、そして転写して形成したレジストパタ
ーンを図２０(ｃ)に示す。
【０１３５】同図中の１８０１は形成すべきパターンの
輪郭、１８０２はゲート配線の細線を形成するための線
幅の狭いレジスト遮光体パターン部、１８０３はレジス
ト遮光体、１８０４は０相の開口部、１８０５はπ相の
シフタ層が形成された開口部、１８０６は透明ガラス
部、１８０７は遮光体パターン、１８０８、１８０９は
転写形成されたゲートパターンである。図２０(ｂ)のマ
スクとしては１８０８がＣｒからなるＣｒバイナリーマ
スクを用いることもできるが、ここでは１８０７がレジ
スト遮光体からなるレジストマスク遮光体バイナリーマ
スクを用いた。
輪郭、１８０２はゲート配線の細線を形成するための線
幅の狭いレジスト遮光体パターン部、１８０３はレジス
ト遮光体、１８０４は０相の開口部、１８０５はπ相の
シフタ層が形成された開口部、１８０６は透明ガラス
部、１８０７は遮光体パターン、１８０８、１８０９は
転写形成されたゲートパターンである。図２０(ｂ)のマ
スクとしては１８０８がＣｒからなるＣｒバイナリーマ
スクを用いることもできるが、ここでは１８０７がレジ
スト遮光体からなるレジストマスク遮光体バイナリーマ
スクを用いた。
【０１３６】図２０(ａ)の第１のマスクを露光装置に装
着してポジレジスト上に露光を行った後、図２０(ｂ)の
第２のマスクを露光装置に装着して上記レジストに重ね
露光を行ない、レジストを通常の熱処理及び現像を行っ
てレジストパターンを形成した。
着してポジレジスト上に露光を行った後、図２０(ｂ)の
第２のマスクを露光装置に装着して上記レジストに重ね
露光を行ない、レジストを通常の熱処理及び現像を行っ
てレジストパターンを形成した。
【０１３７】本実施例ではＮＡが０．６３のＡｒＦスキ
ャナを用い、幅６０ｎｍの極めて細いゲート配線１８０
８を再現性よく得ることができた。通常のシフタエッジ
位相シフトマスクでは細線遮光体部１８０２で機械的強
度の問題が生じるのでマスク良品歩留りが低いが、本実
施例のマスクではそのような問題はなくマスク歩留りが
高い。
ャナを用い、幅６０ｎｍの極めて細いゲート配線１８０
８を再現性よく得ることができた。通常のシフタエッジ
位相シフトマスクでは細線遮光体部１８０２で機械的強
度の問題が生じるのでマスク良品歩留りが低いが、本実
施例のマスクではそのような問題はなくマスク歩留りが
高い。
【０１３８】さらに、Ｃｒ先形成のブランクス掘り込み
型シフタエッジ位相シフトマスクでは、前述したよう
に、シフタ部１８０２のブランクスを掘り込む際側壁反
射による解像性能の低下を防止するためサイドエッチを
行うが、遮光体細線１８０２が細いためこのサイドエッ
チ量を十分に確保することができず転写性能に影響を与
え、転写されたレジストパターンの寸法ばらつきは１０
％程度となるのに対し、本実施例では転写されたレジス
トパターンの寸法ばらつきは５％と小さくすることがで
きた。
型シフタエッジ位相シフトマスクでは、前述したよう
に、シフタ部１８０２のブランクスを掘り込む際側壁反
射による解像性能の低下を防止するためサイドエッチを
行うが、遮光体細線１８０２が細いためこのサイドエッ
チ量を十分に確保することができず転写性能に影響を与
え、転写されたレジストパターンの寸法ばらつきは１０
％程度となるのに対し、本実施例では転写されたレジス
トパターンの寸法ばらつきは５％と小さくすることがで
きた。
【０１３９】（実施例１０） 本発明のマスク及びパタ
ーン形成方法を使って複数の半導体メモリ素子からなる
電子回路装置を１枚の半導体ウエーハに作製した。図２
１（ａ）から（ｄ）はこのメモリ素子の製造の主な工程
を示す断面図である。
ーン形成方法を使って複数の半導体メモリ素子からなる
電子回路装置を１枚の半導体ウエーハに作製した。図２
１（ａ）から（ｄ）はこのメモリ素子の製造の主な工程
を示す断面図である。
【０１４０】図２１(ａ)に示すように、Ｐ型のＳｉ半導
体７１を基板に用い、その表面に素子分離技術を用いて
ＳｉＯ2からなる素子分離領域７２を形成する。次に、
素子分離領域７２が設けられていない半導体表面に厚さ
２００ｎｍ以下のＳｉＯ2等のゲート絶縁膜を介して、
例えば厚さ１５０ｎｍの多結晶Ｓｉからなるワード線
（ゲート電極）７３を形成し、さらにその上に化学気相
成長法を用いて例えば１５０ｎｍのＳｉＯ2膜を被着
し、異方的に加工してワード線７３の側壁にＳｉＯ2の
サイドスペーサ７４を形成する。次に、通常の方法でＮ
型拡散層（ソース又はドレイン領域）７５を形成する。
体７１を基板に用い、その表面に素子分離技術を用いて
ＳｉＯ2からなる素子分離領域７２を形成する。次に、
素子分離領域７２が設けられていない半導体表面に厚さ
２００ｎｍ以下のＳｉＯ2等のゲート絶縁膜を介して、
例えば厚さ１５０ｎｍの多結晶Ｓｉからなるワード線
（ゲート電極）７３を形成し、さらにその上に化学気相
成長法を用いて例えば１５０ｎｍのＳｉＯ2膜を被着
し、異方的に加工してワード線７３の側壁にＳｉＯ2の
サイドスペーサ７４を形成する。次に、通常の方法でＮ
型拡散層（ソース又はドレイン領域）７５を形成する。
【０１４１】次に図２１(ｂ)に示すように、通常の工程
を経て多結晶Ｓｉまたは高融点金属金属シリサイド、あ
るいはこれらの積層膜からなるデータ線７６を形成し、
その上部をＳｉＯ2等の絶縁膜で被覆する。次に図２１
(ｃ)に示すように、通常の工程を経て半導体領域に接続
されて絶縁膜上に延在した多結晶Ｓｉからなるキャパシ
ター電極（蓄積電極）７８を形成する。その後、Ｔａ2
Ｏ5、Ｓｉ3Ｎ4、ＳｉＯ2、ＢＳＴ、ＰＺＴ、強誘電体、
あるいはこれらの複合膜などを被着してキャパシタ用絶
縁膜７９を形成する。引き続き多結晶Ｓｉ、高融点金
属、高融点金属シリサイド、あるいはＡｌ、Ｃｕ等の低
抵抗の導体を被着しプレート電極８０を形成する。
を経て多結晶Ｓｉまたは高融点金属金属シリサイド、あ
るいはこれらの積層膜からなるデータ線７６を形成し、
その上部をＳｉＯ2等の絶縁膜で被覆する。次に図２１
(ｃ)に示すように、通常の工程を経て半導体領域に接続
されて絶縁膜上に延在した多結晶Ｓｉからなるキャパシ
ター電極（蓄積電極）７８を形成する。その後、Ｔａ2
Ｏ5、Ｓｉ3Ｎ4、ＳｉＯ2、ＢＳＴ、ＰＺＴ、強誘電体、
あるいはこれらの複合膜などを被着してキャパシタ用絶
縁膜７９を形成する。引き続き多結晶Ｓｉ、高融点金
属、高融点金属シリサイド、あるいはＡｌ、Ｃｕ等の低
抵抗の導体を被着しプレート電極８０を形成する。
【０１４２】次に図２１(ｄ)に示すように、通常の工程
を経て配線８１を形成する。次に通常の配線形成工程や
パッシベーション工程を経て複数のメモリ素子からなる
電子回路装置を作製した。
を経て配線８１を形成する。次に通常の配線形成工程や
パッシベーション工程を経て複数のメモリ素子からなる
電子回路装置を作製した。
【０１４３】なお、ここでは、代表的な製造工程のみを
説明したが、これ以外は通常の製造工程を用いた。ま
た、各工程の順番が前後しても本発明は適用できる。上
記素子製造工程におけるリソグラフィ工程で本発明を適
用可能である。例えば、微細パターンを形成する必要の
ない工程あるいは高い寸法精度が要求されない工程には
本発明は必ずしも適用する必要はない。パッシベーショ
ン工程での導通孔形成工程や、パターンが大きなイオン
打ち込みマスク形成用のパタン形成工程には本発明は適
用しなかった。本発明のパターン形成方法が特に有効な
工程は素子分離領域、ワード線、キャパシター電極、及
び配線の形成工程である。
説明したが、これ以外は通常の製造工程を用いた。ま
た、各工程の順番が前後しても本発明は適用できる。上
記素子製造工程におけるリソグラフィ工程で本発明を適
用可能である。例えば、微細パターンを形成する必要の
ない工程あるいは高い寸法精度が要求されない工程には
本発明は必ずしも適用する必要はない。パッシベーショ
ン工程での導通孔形成工程や、パターンが大きなイオン
打ち込みマスク形成用のパタン形成工程には本発明は適
用しなかった。本発明のパターン形成方法が特に有効な
工程は素子分離領域、ワード線、キャパシター電極、及
び配線の形成工程である。
【０１４４】次に、リソグラフィで形成したパターンに
ついて説明する。図２２(ａ)は製造したメモリ素子を構
成する代表的なパターンのメモリ部のパターン配置を示
す。８２がワード線、８３がデータ線、８４がアクティ
ブ領域、８５がキャパシター電極、８６が電極取り出し
孔のパターンである。図２２(b)は別のメモリ素子を構
成する代表的なパターンのメモリ部のパターン配置を示
す。８７がワード線、８８がデータ線、８９がアクティ
ブ領域、９０が蓄積電極、９１が電極取り出し孔のパタ
ーンである。ワード線とデータ線のパターン形成に本発
明を用いた。また図２２(ｂ)においては蓄積電極のパタ
ーン形成にも本発明を用いた。ここに示したパターン形
成以外でも最小設計ルールを用いる工程では本発明を用
いた。
ついて説明する。図２２(ａ)は製造したメモリ素子を構
成する代表的なパターンのメモリ部のパターン配置を示
す。８２がワード線、８３がデータ線、８４がアクティ
ブ領域、８５がキャパシター電極、８６が電極取り出し
孔のパターンである。図２２(b)は別のメモリ素子を構
成する代表的なパターンのメモリ部のパターン配置を示
す。８７がワード線、８８がデータ線、８９がアクティ
ブ領域、９０が蓄積電極、９１が電極取り出し孔のパタ
ーンである。ワード線とデータ線のパターン形成に本発
明を用いた。また図２２(ｂ)においては蓄積電極のパタ
ーン形成にも本発明を用いた。ここに示したパターン形
成以外でも最小設計ルールを用いる工程では本発明を用
いた。
【０１４５】本発明を用いて作製した素子の特性は、従
来法を用いて作製した素子の特性と比較すると特性が良
好であった。具体的にはワード線の線幅バラツキが小さ
い事から、データの読み出しスピードが速く特性が安定
しており、蓄積電極の面積バラツキが小さい事からデー
タの保持特性が安定している等の特性の改善が実現でき
た。また、素子の良品取得歩留まりでも改善効果が得ら
れた。
来法を用いて作製した素子の特性と比較すると特性が良
好であった。具体的にはワード線の線幅バラツキが小さ
い事から、データの読み出しスピードが速く特性が安定
しており、蓄積電極の面積バラツキが小さい事からデー
タの保持特性が安定している等の特性の改善が実現でき
た。また、素子の良品取得歩留まりでも改善効果が得ら
れた。
【０１４６】（実施例１１） 次に、所謂ツインウエル
方式のＣＭＩＳ（Complementary MIS）回路を有する集
積回路装置の製造に適用した例を工程毎の要部断面を示
した図２３（ａ）から（ｄ）をもとに説明する。
方式のＣＭＩＳ（Complementary MIS）回路を有する集
積回路装置の製造に適用した例を工程毎の要部断面を示
した図２３（ａ）から（ｄ）をもとに説明する。
【０１４７】図２３（ａ）のように、半導体ウエーハの
主要部を構成するＮ型Ｓｉの半導体基板１０１の上表面
部にＮ型ウエル１０２及びＰ型ウエル１０３が形成さ
れ、両ウエルにまたがるようにＳｉＯ2からなる素子分
離用のフィールド絶縁膜１０５が選択酸化技術によって
形成され、この絶縁膜１０５によって囲まれた各ウエル
の半導体活性領域にはＰチャンネル型ＭＩＳＦＥＴ（Ｑ
p）及びＮチャンネル型ＭＩＳＦＥＴ（Ｑｎ）が形成さ
れている。なお、１１１、１１２はソース、ドレイン領
域を構成するＰ型半導体領域であり、１１３、１１４ソ
ース、ドレイン領域を構成するＮ型半導体領域であり、
１０６、１０７はＳｉＯ2等からなるゲート絶縁膜であ
り、１１５、１１６はゲート絶縁膜上に設けられたゲー
ト電極である。これらゲート電極１１５、１１６は、例
えば低抵抗ポリシリコン膜をＣＶＤ法によって堆積した
後、その膜をＫｒＦエキシマレーザを使った縮小投影露
光装置及び前述した本発明の種々の実施例で作成された
フォトマスクを用いたフォトリソグラフィ技術と通常の
エッチング技術とによって形成されている。ゲート電極
長は例えば０．２μｍ程度である。上記１１１〜１１４
の半導体領域はそれぞれゲート電極に対して自己整合的
に形成されている。
主要部を構成するＮ型Ｓｉの半導体基板１０１の上表面
部にＮ型ウエル１０２及びＰ型ウエル１０３が形成さ
れ、両ウエルにまたがるようにＳｉＯ2からなる素子分
離用のフィールド絶縁膜１０５が選択酸化技術によって
形成され、この絶縁膜１０５によって囲まれた各ウエル
の半導体活性領域にはＰチャンネル型ＭＩＳＦＥＴ（Ｑ
p）及びＮチャンネル型ＭＩＳＦＥＴ（Ｑｎ）が形成さ
れている。なお、１１１、１１２はソース、ドレイン領
域を構成するＰ型半導体領域であり、１１３、１１４ソ
ース、ドレイン領域を構成するＮ型半導体領域であり、
１０６、１０７はＳｉＯ2等からなるゲート絶縁膜であ
り、１１５、１１６はゲート絶縁膜上に設けられたゲー
ト電極である。これらゲート電極１１５、１１６は、例
えば低抵抗ポリシリコン膜をＣＶＤ法によって堆積した
後、その膜をＫｒＦエキシマレーザを使った縮小投影露
光装置及び前述した本発明の種々の実施例で作成された
フォトマスクを用いたフォトリソグラフィ技術と通常の
エッチング技術とによって形成されている。ゲート電極
長は例えば０．２μｍ程度である。上記１１１〜１１４
の半導体領域はそれぞれゲート電極に対して自己整合的
に形成されている。
【０１４８】次に、図２３（ｂ）に示すように、ＳｉＯ
2からなる層間絶縁膜１１８をＣＶＤ法等によって堆積
した後、その上部にポリシリコン膜を堆積し、それをＫ
ｒＦエキシマレーザを使った縮小投影露光装置及び前述
した本発明の種々の実施例で作成されたフォトマスクを
用いたフォトリソグラフィ技術と通常のエッチング技術
とによってパターニングし、そこに不純物を部分的に導
入することにより配線１１９及び抵抗１２０が形成され
る。
2からなる層間絶縁膜１１８をＣＶＤ法等によって堆積
した後、その上部にポリシリコン膜を堆積し、それをＫ
ｒＦエキシマレーザを使った縮小投影露光装置及び前述
した本発明の種々の実施例で作成されたフォトマスクを
用いたフォトリソグラフィ技術と通常のエッチング技術
とによってパターニングし、そこに不純物を部分的に導
入することにより配線１１９及び抵抗１２０が形成され
る。
【０１４９】次に、図２３（ｃ）に示すように、ＳｉＯ
2からなるＳＯＧ膜１２２を堆積した後、層間絶縁膜１
１８及びＳＯＧ膜１２２に半導体領域及び配線１１９の
一部が露出する複数の接続孔１２４がＫｒＦエキシマレ
ーザを使った縮小投影露光装置及び前述した本発明の種
々の実施例で作成されたフォトマスクを用いたフォトリ
ソグラフィ技術と通常のエッチング技術とによって形成
される。
2からなるＳＯＧ膜１２２を堆積した後、層間絶縁膜１
１８及びＳＯＧ膜１２２に半導体領域及び配線１１９の
一部が露出する複数の接続孔１２４がＫｒＦエキシマレ
ーザを使った縮小投影露光装置及び前述した本発明の種
々の実施例で作成されたフォトマスクを用いたフォトリ
ソグラフィ技術と通常のエッチング技術とによって形成
される。
【０１５０】次いで、図２３（ｄ）に示すように、アル
ミニューム（Ａｌ）又はＡｌ合金からなる金属膜をスパ
ッタリング技術によって堆積した後、その金属膜をＫｒ
Ｆエキシマレーザを使った縮小投影露光装置及び前述し
た本発明の種々の実施例で作成されたフォトマスクを用
いたフォトリソグラフィ技術と通常のエッチング技術と
によってパターニングすることによって、第１層配線１
２６から１２７が形成される。
ミニューム（Ａｌ）又はＡｌ合金からなる金属膜をスパ
ッタリング技術によって堆積した後、その金属膜をＫｒ
Ｆエキシマレーザを使った縮小投影露光装置及び前述し
た本発明の種々の実施例で作成されたフォトマスクを用
いたフォトリソグラフィ技術と通常のエッチング技術と
によってパターニングすることによって、第１層配線１
２６から１２７が形成される。
【０１５１】これ以降は、第１層配線の上部に第１層配
線の形成と同様な方法で第２層配線や第３層配線（図示
せず）が形成され、大規模なロジックタイプの半導体集
積回路装置（ＬＳＩ）が製造される。
線の形成と同様な方法で第２層配線や第３層配線（図示
せず）が形成され、大規模なロジックタイプの半導体集
積回路装置（ＬＳＩ）が製造される。
【０１５２】カスタムＬＳＩでは、その回路システムを
設計する際に特に第１層配線を中心にマスクデバッグが
行われることが多い。かかるＬＳＩのＴＡＴを小さくす
るためには、この第１層配線に対応するマスクを供給す
るタイミングや速さが極めて重要であり、また必要とな
るマスク枚数も多くなるのでこの工程に本発明を適用す
るのは極めてその効果が大きい。また、第２層配線での
最小パターン寸法は０．３５μｍと露光波長（０．２４
８μｍ）に比べて十分太いものであったが、そこにも本
発明のフォトマスクを適用した。通常のＣｒマスクより
もコストを低くし、またＴＡＴを短くすることができ
た。
設計する際に特に第１層配線を中心にマスクデバッグが
行われることが多い。かかるＬＳＩのＴＡＴを小さくす
るためには、この第１層配線に対応するマスクを供給す
るタイミングや速さが極めて重要であり、また必要とな
るマスク枚数も多くなるのでこの工程に本発明を適用す
るのは極めてその効果が大きい。また、第２層配線での
最小パターン寸法は０．３５μｍと露光波長（０．２４
８μｍ）に比べて十分太いものであったが、そこにも本
発明のフォトマスクを適用した。通常のＣｒマスクより
もコストを低くし、またＴＡＴを短くすることができ
た。
【０１５３】以上の説明から理解されるように、本発明
はＤＲＡＭ（Dynamic Random Access Memory）、Ｓ
ＲＡＭ（Static Random Access Memory）またはフラ
ッシュメモリ（ＥＥＰＲＯＭ）等のようなメモリ素子を
有する半導体集積回路装置、マイクロプロセッサ等のよ
うな論理回路を有する半導体集積回路装置あるいは上記
メモリ回路と論理回路とを同一半導体基板に設けて構成
される混載型の半導体集積回路装置にも適用できる。特
に、論理回路を有するロジックやメモリとロジックを混
載するシステムＬＳＩでは、ユーザニーズに合わせてパ
ターン設計から製造に至るまでの工間を短くし、すばや
くユーザに供給することに付加価値があるため、マスク
製作時間の短い本発明は特に有効であった。
はＤＲＡＭ（Dynamic Random Access Memory）、Ｓ
ＲＡＭ（Static Random Access Memory）またはフラ
ッシュメモリ（ＥＥＰＲＯＭ）等のようなメモリ素子を
有する半導体集積回路装置、マイクロプロセッサ等のよ
うな論理回路を有する半導体集積回路装置あるいは上記
メモリ回路と論理回路とを同一半導体基板に設けて構成
される混載型の半導体集積回路装置にも適用できる。特
に、論理回路を有するロジックやメモリとロジックを混
載するシステムＬＳＩでは、ユーザニーズに合わせてパ
ターン設計から製造に至るまでの工間を短くし、すばや
くユーザに供給することに付加価値があるため、マスク
製作時間の短い本発明は特に有効であった。
【０１５４】なお、本発明の技術思想は、半導体集積回
路装置の製造方法に適用されることに限定されるもので
はなく、例えば液晶基板や超電導装置、磁気ヘッド、マ
イクロマシーン等のような他の電子回路装置等の製造方
法にも適用できる。
路装置の製造方法に適用されることに限定されるもので
はなく、例えば液晶基板や超電導装置、磁気ヘッド、マ
イクロマシーン等のような他の電子回路装置等の製造方
法にも適用できる。
【０１５５】（実施例１２） 図２４にこの実施例１２
で用いた１枚のマスクの平面図を示す。図中の２１０１
はメタル遮光体、２１０２はレジスト遮光体、２１０３
は露光装置用アライメントマーク部である。露光装置と
してはスキャナを用いた。実施例４に沿って位相シフト
マスクを作製した。転写すべきパターンは２１０４部と
２１０５部に示されているように同じものが露光装置の
スキャン方向に上下に配置されている。但し、そのパタ
ーンの位相配置は互いに反転させてある。すなわち、本
体パターン２１０６、２１０７、２１０８にはそれぞれ
π、０、０相を配置をしたが、対応する２１０６'、２
１０７'、２１０８'にはそれぞれ０、π、π相を配置し
た。また補助パターン２１０９にはπ相が配置されてい
るが、２１０９’には０相が配置されている。このマス
クをスキャナに装着してスキャン露光した。その際の２
１０４部を１チップと見なし、２１０５部が２１０４部
と重なって即ち多重露光されるようにチップ送りを行っ
た。このように多重に露光することにより転写パターン
の寸法の０／π差は全く生じなくなった。なお、本方法
は特にスキャナでその効果を発揮する。これはスキャナ
ではスリット状のレンズの一部を使って露光するからで
ある。これに対し、ステッパのようにレンズの全体を使
って露光される方法ではレンズ収差が２１０４部と２１
０５部とで異なり、収差の足し合わさった像が転写され
てしまうため転写精度が低下してしまう。
で用いた１枚のマスクの平面図を示す。図中の２１０１
はメタル遮光体、２１０２はレジスト遮光体、２１０３
は露光装置用アライメントマーク部である。露光装置と
してはスキャナを用いた。実施例４に沿って位相シフト
マスクを作製した。転写すべきパターンは２１０４部と
２１０５部に示されているように同じものが露光装置の
スキャン方向に上下に配置されている。但し、そのパタ
ーンの位相配置は互いに反転させてある。すなわち、本
体パターン２１０６、２１０７、２１０８にはそれぞれ
π、０、０相を配置をしたが、対応する２１０６'、２
１０７'、２１０８'にはそれぞれ０、π、π相を配置し
た。また補助パターン２１０９にはπ相が配置されてい
るが、２１０９’には０相が配置されている。このマス
クをスキャナに装着してスキャン露光した。その際の２
１０４部を１チップと見なし、２１０５部が２１０４部
と重なって即ち多重露光されるようにチップ送りを行っ
た。このように多重に露光することにより転写パターン
の寸法の０／π差は全く生じなくなった。なお、本方法
は特にスキャナでその効果を発揮する。これはスキャナ
ではスリット状のレンズの一部を使って露光するからで
ある。これに対し、ステッパのようにレンズの全体を使
って露光される方法ではレンズ収差が２１０４部と２１
０５部とで異なり、収差の足し合わさった像が転写され
てしまうため転写精度が低下してしまう。
【０１５６】
【発明の効果】 本願によって開示される発明のうち、
代表的なものによって得られる効果を簡単に説明すれ
ば、次の通りである。（１）微細パターン形成用のマス
クパターンを製作するにあたり位相シフトマスクの製造
工程数が減り、かつスパッタＣｒ膜の製膜、Ｃｒ膜のエ
ッチングのような異物の発生しやすい工程を用いること
がないのでマスク製造歩留りも向上する。製造工程数の
削減はマスク作製ＴＡＴの面でも大きな効果がある。
（２）位相角の制御精度が向上する。特に実施例１から
３に示したブランクス上にシフタ膜を形成する方法でこ
の効果が大きい。エッチングによるマイクロ ローディ
ング効果がほとんどでないため各種寸法で位相角を揃え
ることができ、転写パターンの寸法制御性が高い。
（３）位相角変化部、すなわちシフタのエッジを誘電
体、高抵抗体、又は有機体からなる遮光膜（例えば、フ
ォトレジスト膜）が被覆するため、転写時に遮光膜の側
壁からの反射やガイドウェーブ効果を小さくすることが
でき、細線化によるマスクパターン強度不足の問題もお
こらず転写パターンの微細化が容易に行える。表面反射
も小さく転写パターンの寸法精度が高い。また、レベン
ソンタイプの位相シフトの寸法０／π差が小さい。
（４）光学マスクのマスク基板の外周にメタル遮光領域
を設け、その一部を除去することで光学マスクの情報を
検出するためのマークパターンを形成したことにより、
光学マスクの情報検出能力を向上させることが可能とな
る。またマスクを露光装置に装着したときの異物の発生
がない。（５）メタルプレート上にマスク識別記号を入
れることにより、容易にマスクを識別することが可能と
なる。（６）上記（１）〜（５）により、本発明の光学
マスクを用いて製造された半導体集積回路装置等の電子
回路装置の性能、信頼性、開発ＴＡＴおよび製造歩留ま
りを向上させることが可能となる。
代表的なものによって得られる効果を簡単に説明すれ
ば、次の通りである。（１）微細パターン形成用のマス
クパターンを製作するにあたり位相シフトマスクの製造
工程数が減り、かつスパッタＣｒ膜の製膜、Ｃｒ膜のエ
ッチングのような異物の発生しやすい工程を用いること
がないのでマスク製造歩留りも向上する。製造工程数の
削減はマスク作製ＴＡＴの面でも大きな効果がある。
（２）位相角の制御精度が向上する。特に実施例１から
３に示したブランクス上にシフタ膜を形成する方法でこ
の効果が大きい。エッチングによるマイクロ ローディ
ング効果がほとんどでないため各種寸法で位相角を揃え
ることができ、転写パターンの寸法制御性が高い。
（３）位相角変化部、すなわちシフタのエッジを誘電
体、高抵抗体、又は有機体からなる遮光膜（例えば、フ
ォトレジスト膜）が被覆するため、転写時に遮光膜の側
壁からの反射やガイドウェーブ効果を小さくすることが
でき、細線化によるマスクパターン強度不足の問題もお
こらず転写パターンの微細化が容易に行える。表面反射
も小さく転写パターンの寸法精度が高い。また、レベン
ソンタイプの位相シフトの寸法０／π差が小さい。
（４）光学マスクのマスク基板の外周にメタル遮光領域
を設け、その一部を除去することで光学マスクの情報を
検出するためのマークパターンを形成したことにより、
光学マスクの情報検出能力を向上させることが可能とな
る。またマスクを露光装置に装着したときの異物の発生
がない。（５）メタルプレート上にマスク識別記号を入
れることにより、容易にマスクを識別することが可能と
なる。（６）上記（１）〜（５）により、本発明の光学
マスクを用いて製造された半導体集積回路装置等の電子
回路装置の性能、信頼性、開発ＴＡＴおよび製造歩留ま
りを向上させることが可能となる。
【図１】 （ａ）は本発明の代表例を示す位相シフトマ
スクの断面図であり、（ｂ）はそれを用いた投影露光方
法を示す図である。
スクの断面図であり、（ｂ）はそれを用いた投影露光方
法を示す図である。
【図２Ａ】 （ａ）〜（ｅ）はマスクの製造工程を示す
工程別断面図。
工程別断面図。
【図２Ｂ】 （ｆ）〜（ｊ）はマスクの製造工程を示す
工程別断面図。
工程別断面図。
【図２Ｃ】 （ｋ）〜（ｍ）はマスクの製造工程を示す
工程別断面図。
工程別断面図。
【図３Ａ】 （ａ）〜（ｅ）は他のマスクの製造工程を
示す工程別断面図。
示す工程別断面図。
【図３Ｂ】 （ｆ）〜（ｉ）は他のマスクの製造工程を
示す工程別断面図。
示す工程別断面図。
【図４】 位相シフトマスクの適用例を示すためのマス
ク要部断面図。
ク要部断面図。
【図５】 位相シフトマスクの他の適用例を示すための
マスク要部断面図。
マスク要部断面図。
【図６】 （ａ）〜（ｃ）は位相シフトマスクでの課題
を説明するためのマスクの要部断面図。
を説明するためのマスクの要部断面図。
【図７Ａ】 （ａ）〜（ｅ）は本発明の実施例１に係わ
る位相シフトマスクの製造工程を示す工程別要部断面
図。
る位相シフトマスクの製造工程を示す工程別要部断面
図。
【図７Ｂ】 （ｆ）及び（ｇ）は実施例１に係わる位相
シフトマスクの製造工程を示す工程別要部断面図。
シフトマスクの製造工程を示す工程別要部断面図。
【図８】 フォトレジスト材の光吸収特性を示す特性
図。
図。
【図９Ａ】 （ａ）〜（ｅ）は本発明の実施例２に係わ
る位相シフトマスクの製造工程を示す工程別要部断面
図。
る位相シフトマスクの製造工程を示す工程別要部断面
図。
【図９Ｂ】 （ｆ）及び（ｇ）は実施例２に係わる位相
シフトマスクの製造工程を示す工程別要部断面図。
シフトマスクの製造工程を示す工程別要部断面図。
【図１０】 （ａ）〜（ｅ）は本発明の実施例３に係わ
る位相シフトマスクの製造工程を示す工程別要部断面
図。
る位相シフトマスクの製造工程を示す工程別要部断面
図。
【図１１Ａ】 （ａ）〜（ｅ）は本発明の実施例４に係
わる位相シフトマスクの製造工程を示す工程別要部断面
図。
わる位相シフトマスクの製造工程を示す工程別要部断面
図。
【図１１Ｂ】 （ｆ）〜（ｊ）は実施例４に係わる位相
シフトマスクの製造工程を示す工程別要部断面図。
シフトマスクの製造工程を示す工程別要部断面図。
【図１２】 （ａ）〜（ｅ）は本発明の実施例５に係わ
る位相シフトマスクの製造工程を示す工程別要部断面
図。
る位相シフトマスクの製造工程を示す工程別要部断面
図。
【図１３】 （ａ）及び（ｂ）は本発明に係わる位相シ
フトマスクの要部平面図。
フトマスクの要部平面図。
【図１４】 （ａ）及び（ｂ）は本発明に係わる位相シ
フトマスクに設けられた文字、記号、マーク等のパター
ンの平面図。
フトマスクに設けられた文字、記号、マーク等のパター
ンの平面図。
【図１５】 （ａ）は本発明の実施例６に係わる位相シ
フトマスクの要部平面図であり、（ｂ）はそのマスクが
装置に装着された状態を示す要部断面図であり、（ｃ）
はマスクの側面図である。
フトマスクの要部平面図であり、（ｂ）はそのマスクが
装置に装着された状態を示す要部断面図であり、（ｃ）
はマスクの側面図である。
【図１６】 位相シフトマスクでの課題を説明するため
のマスクの要部断面図。
のマスクの要部断面図。
【図１７】 本発明で用いた露光装置の概要を示した装
置概念図。
置概念図。
【図１８】 本発明の実施例７に係わるマスクパターン
レイアウトを示す要部平面図。
レイアウトを示す要部平面図。
【図１９】 （ａ）は本発明の実施例８に係わる電子回
路パターンのレイアウトを示す要部平面図であり、
（ｂ）はそのための位相シフトマスクの平面図である。
路パターンのレイアウトを示す要部平面図であり、
（ｂ）はそのための位相シフトマスクの平面図である。
【図２０】 （ａ）は本発明の実施例９に係わる位相シ
フトマスクの平面図であり、（ｂ）はバイナリーマスク
の平面図であり、（ｃ）は転写して形成したパターンの
平面図である。
フトマスクの平面図であり、（ｂ）はバイナリーマスク
の平面図であり、（ｃ）は転写して形成したパターンの
平面図である。
【図２１】 （ａ）〜（ｄ）は本発明の実施例１０に係
わる半導体メモリ回路装置の製造工程を示す工程別の素
子要部断面図である。
わる半導体メモリ回路装置の製造工程を示す工程別の素
子要部断面図である。
【図２２】 （ａ）及び（ｂ）は半導体メモリでの回路
レイアウトパターンを説明する要部平面図である。
レイアウトパターンを説明する要部平面図である。
【図２３】 （ａ）〜（ｄ）は本発明の実施例１１に係
わる半導体論理回路装置の製造工程を示す工程別の素子
要部断面図である。
わる半導体論理回路装置の製造工程を示す工程別の素子
要部断面図である。
【図２４】 本発明の実施例１２に係わる位相シフトマ
スクの要部平面図である。
スクの要部平面図である。
１、２０１、３０１、６０１、７０１、８０１、９０
１、１００１、１１０１、１３０１、１４０１…透明板
（ブランクス）、２、３０７、４０２、５０２、７０
２、７０６、８０３、８０７、９０２、９０４、１１０
６、１４０２、…位相シフタ膜、３、２０６、３０６、
４０１、５０１、６０４、７０９、８１０、９０７、１
０１４、１１０９、１４０３、…遮光体パターン、８０
２…透明膜（干渉制御層）、１００５…透明板表面の凸
部、１００６…透明板表面の凹部、１３０２…ペリクル
１、１００１、１１０１、１３０１、１４０１…透明板
（ブランクス）、２、３０７、４０２、５０２、７０
２、７０６、８０３、８０７、９０２、９０４、１１０
６、１４０２、…位相シフタ膜、３、２０６、３０６、
４０１、５０１、６０４、７０９、８１０、９０７、１
０１４、１１０９、１４０３、…遮光体パターン、８０
２…透明膜（干渉制御層）、１００５…透明板表面の凸
部、１００６…透明板表面の凹部、１３０２…ペリクル
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 21/30 ５２８ (72)発明者 白石 洋 東京都国分寺市東恋ヶ窪一丁目280番地 株式会社日立製作所中央研究所内 (72)発明者 佐藤 秀寿 東京都国分寺市東恋ヶ窪一丁目280番地 株式会社日立製作所中央研究所内 Ｆターム(参考） 2H095 BA01 BB03 BB36 BC05 BC06 BC28 5F046 BA04 BA08 CB17
Claims (22)
- 【請求項１】 透明板の平坦な表面上に位相シフタ膜が
部分的に形成され、上記位相シフタ膜の端部を覆って非
金属からなる遮光膜が部分的に設けられたマスクを通し
て、電子装置を構成する被加工物の表面に設けられた感
光性膜を露光し、上記感光性膜を現像することを特徴と
する電子装置の製造方法。 - 【請求項２】 上記位相シフタ膜の端部はその厚さ方向
の断面がテーパ形状とされていることを特徴とする請求
項１記載の電子装置の製造方法。 - 【請求項３】 上記遮光膜は誘電体、高抵抗体又は有機
体の膜からなることを特徴とする請求項１記載の電子装
置の製造方法。 - 【請求項４】 上記遮光膜はノボラック樹脂又はフェノ
ール樹脂又はポリアニリン樹脂を主体とするフォトレジ
スト膜からなることを特徴とする請求項１記載の電子装
置の製造方法。 - 【請求項５】 凹部又は凸部が部分的に形成された透明
板の表面に、この凹部又は凸部の端部を覆うように非金
属からなる遮光膜が部分的に設けられたマスクを通し
て、電子装置を構成する被加工物の表面に設けられた感
光性膜を露光し、上記感光性膜を現像することを特徴と
する電子装置の製造方法。 - 【請求項６】 上記遮光膜は誘電体、高抵抗体又は有機
体の膜からなることを特徴とする請求項５記載の電子装
置の製造方法。 - 【請求項７】 上記遮光膜はノボラック樹脂又はフェノ
ール樹脂又はポリアニリン樹脂を主体とするフォトレジ
スト膜からなることを特徴とする請求項５記載の電子装
置の製造方法。 - 【請求項８】 転写時の露光光に対して位相を反転させ
る位相シフト手段が透明板の表面部に部分的に形成さ
れ、上記位相シフト手段の端部を覆って非金属の遮光膜
パターンが部分的に設けられたマスクを用いて、被加工
物体の表面に設けられた感光性膜に上記遮光膜パターン
を投影露光し、上記露光された感光性膜を現像すること
を特徴とするパターン形成方法。 - 【請求項９】 上記透明板は透明基板とその表面上に設
けられた第１透明膜とからなり、上記位相シフト手段が
上記第１透明膜の表面上に形成された第２透明膜で構成
され、上記露光光に対する上記第１透明膜の屈折率が上
記透明基板のそれよりも大きく上記第２透明膜のそれ以
下であることを特徴とする請求項８記載のパターン形成
方法。 - 【請求項１０】 上記位相シフト手段は上記透明板の表
面に形成された凹部又は凸部で構成されていることを特
徴とする請求項８記載のパターン形成方法。 - 【請求項１１】 上記遮光膜は誘電体、高抵抗体又は有
機体の膜からなることを特徴とする請求項８記載のパタ
ーン形成方法。 - 【請求項１２】 上記遮光膜はノボラック樹脂又はフェ
ノール樹脂又はポリアニリン樹脂を主体とするフォトレ
ジスト膜からなることを特徴とする請求項８記載のパタ
ーン形成方法。 - 【請求項１３】 転写時の露光光の位相を反転させる位
相シフト手段が透明板の表面に部分的に設けられ、上記
転写時の露光光を遮る非金属からなる遮光体が上記位相
シフト手段の端部を覆って部分的に設けられていること
を特徴とする位相シフトマスク。 - 【請求項１４】 上記透明板は透明基板とその表面上に
設けられた第１透明膜とからなり、上記位相シフト手段
が上記第１透明膜の表面上に形成された第２透明膜で構
成され、上記露光光に対する上記第１透明膜の屈折率が
上記透明基板のそれよりも大きく上記第２透明膜のそれ
以下であることを特徴とする請求項１３記載の位相シフ
トマスク。 - 【請求項１５】 上記位相シフト手段は上記透明板の表
面に形成された凹部又は凸部で構成されていることを特
徴とする請求項１３記載の位相シフトマスク。 - 【請求項１６】 上記遮光体はノボラック樹脂又はフェ
ノール樹脂又はポリアニリン樹脂を主体とするフォトレ
ジスト膜からなることを特徴とする請求項１３記載の位
相シフトマスク。 - 【請求項１７】 透明板の主表面の中央部分には誘電
体、高抵抗体又は有機体の膜からなる遮光パターンが配
置され、上記透明板の主表面の上記中央部分を除く周辺
部分には金属膜が配置されてなることを特徴とするマス
ク。 - 【請求項１８】 上記遮光パターンはフォトレジスト膜
で構成されていることを特徴とする請求項１７記載のマ
スク。 - 【請求項１９】 上記マスクは上記遮光パターンを離間
して保護しかつその周辺下端部が上記金属膜と接するペ
リクルを更に有してなることを特徴とする請求項１７記
載のマスク。 - 【請求項２０】 透明なマスク基体と露光光を遮る遮光
体とからなるフォトマスクにおいて、上記遮光体は感光
性組成物からなり、上記マスク基体には金属膜が形成さ
れている領域があり、上記領域に当該マスクを識別する
文字或いは記号が上記感光性組成物で形成されているこ
とを特徴とするフォトマスク。 - 【請求項２１】 転写時の露光光に対して位相を反転さ
せる位相シフト手段が透明板の表面部に部分的に形成さ
れ、上記位相シフト手段の端部を覆って非金属の遮光体
レイアウトパターンが設けられた第１のマスクと、上記
第１のマスクの遮光体レイアウトパターンと同じ第２の
遮光体レイアウトパターンを有しかつ上記第１のマスク
の位相シフト手段とは位相が互いに逆転した第２の位相
シフト手段を有する第２のマスクとを用いて、被加工物
の表面に設けられた一つの感光性膜に対して多重に投影
露光し、上記露光された感光性膜を現像することを特徴
とするパターン形成方法。 - 【請求項２２】 フォトレジスト膜からなる遮光パター
ンが表面に配置されたマスクを用いて投影露光装置によ
り電子装置を構成する非加工物体の表面に上記遮光パタ
ーンを転写する際に、上記フォトレジスト膜表面を上記
投影露光装置のステージ及びその搬送手段に接触させな
いで転写処理することを特徴とする電子装置の製造方
法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000128944A JP3749083B2 (ja) | 2000-04-25 | 2000-04-25 | 電子装置の製造方法 |
| KR1020010013227A KR100749077B1 (ko) | 2000-04-25 | 2001-03-14 | 전자장치의 제조방법, 패턴형성방법 및 이들을 이용한포토마스크 |
| TW090105984A TW498424B (en) | 2000-04-25 | 2001-03-14 | An electron device manufacturing method, a pattern forming method, and a photomask used for those methods |
| US09/810,194 US6653052B2 (en) | 2000-04-25 | 2001-03-19 | Electron device manufacturing method, a pattern forming method, and a photomask used for those methods |
| US10/671,666 US6750000B2 (en) | 2000-04-25 | 2003-09-29 | Electron device manufacturing method, a pattern forming method, and a photomask used for those methods |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000128944A JP3749083B2 (ja) | 2000-04-25 | 2000-04-25 | 電子装置の製造方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2001305714A true JP2001305714A (ja) | 2001-11-02 |
| JP2001305714A5 JP2001305714A5 (ja) | 2004-12-16 |
| JP3749083B2 JP3749083B2 (ja) | 2006-02-22 |
Family
ID=18638298
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000128944A Expired - Fee Related JP3749083B2 (ja) | 2000-04-25 | 2000-04-25 | 電子装置の製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US6653052B2 (ja) |
| JP (1) | JP3749083B2 (ja) |
| KR (1) | KR100749077B1 (ja) |
| TW (1) | TW498424B (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005257962A (ja) * | 2004-03-11 | 2005-09-22 | Semiconductor Leading Edge Technologies Inc | 位相シフトマスク及び位相シフトマスクの製造方法 |
| JP2006184353A (ja) * | 2004-12-27 | 2006-07-13 | Hoya Corp | ハーフトーン型位相シフトマスクブランク及びハーフトーン型位相シフトマスク |
| JP2007323091A (ja) * | 2002-03-25 | 2007-12-13 | Asml Masktools Bv | マスクパターン形成方法及び装置、並びに、コンピュータ・プログラム |
| JP2008282046A (ja) * | 2003-06-30 | 2008-11-20 | Hoya Corp | グレートーンマスク及び薄膜トランジスタ基板の製造方法 |
| US7541117B2 (en) | 2006-04-18 | 2009-06-02 | Sony Corporation | Mask pattern generating method |
| JP2014124757A (ja) * | 2012-12-27 | 2014-07-07 | Mitsuboshi Diamond Industrial Co Ltd | 加工装置 |
| JP2014212117A (ja) * | 2005-08-12 | 2014-11-13 | カンブリオステクノロジーズ コーポレイション | ナノワイヤに基づく透明導電体 |
| JP2017076152A (ja) * | 2017-02-01 | 2017-04-20 | Hoya株式会社 | マスクブランク、位相シフトマスクおよび半導体デバイスの製造方法 |
| KR20210016813A (ko) * | 2019-08-05 | 2021-02-17 | 주식회사 포트로닉스 천안 | 하프톤 위상반전마스크 및 그 제조 방법 |
Families Citing this family (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6547139B1 (en) * | 1998-07-10 | 2003-04-15 | Welch Allyn Data Collection, Inc. | Method and apparatus for extending operating range of bar code scanner |
| TW541605B (en) * | 2000-07-07 | 2003-07-11 | Hitachi Ltd | Fabrication method of semiconductor integrated circuit device |
| US20030014146A1 (en) * | 2001-07-12 | 2003-01-16 | Kabushiki Kaisha Toshiba | Dangerous process/pattern detection system and method, danger detection program, and semiconductor device manufacturing method |
| JP3929307B2 (ja) * | 2001-12-28 | 2007-06-13 | 株式会社ルネサステクノロジ | 水性アルカリ可溶性樹脂および感光性樹脂組成物 |
| JP3988873B2 (ja) * | 2002-08-22 | 2007-10-10 | 富士通株式会社 | 半導体装置の製造方法 |
| JP2005203579A (ja) * | 2004-01-16 | 2005-07-28 | Chi Mei Electronics Corp | 配線抵抗を低減したアレイ基板およびその製造方法 |
| US7449284B2 (en) * | 2004-05-11 | 2008-11-11 | Miradia Inc. | Method and structure for fabricating mechanical mirror structures using backside alignment techniques |
| JP2005352180A (ja) * | 2004-06-10 | 2005-12-22 | Renesas Technology Corp | 半導体装置の製造方法 |
| CN101002141B (zh) * | 2004-07-21 | 2011-12-28 | 恪纳腾技术公司 | 生成用于生成掩模版的仿真图像的仿真程序的输入的计算机实现的方法 |
| JP2006201538A (ja) * | 2005-01-21 | 2006-08-03 | Seiko Epson Corp | マスク、マスクの製造方法、パターン形成方法、配線パターン形成方法 |
| JP2006229147A (ja) * | 2005-02-21 | 2006-08-31 | Toshiba Corp | 半導体装置のレイアウト最適化方法、フォトマスクの製造方法、半導体装置の製造方法およびプログラム |
| TW200641517A (en) * | 2005-05-19 | 2006-12-01 | Promos Technologies Inc | Levenson phase shifting mask and method for preparing the same and method for preparing a semiconductor device using the same |
| DE102005030122A1 (de) * | 2005-06-28 | 2007-01-04 | Infineon Technologies Ag | Photolithographische Maske und Verfahren zum Bilden eines Musters auf der Maske |
| TWI269937B (en) * | 2005-10-13 | 2007-01-01 | Promos Technologies Inc | Phase shifting mask and method for preparing the same and method for preparing a semiconductor device using the same |
| JP2007298856A (ja) * | 2006-05-02 | 2007-11-15 | Sii Nanotechnology Inc | 半導体マスク修正装置及び半導体マスク修正方法 |
| EP1978408B1 (en) * | 2007-03-29 | 2011-10-12 | FUJIFILM Corporation | Negative resist composition and pattern forming method using the same |
| US8318536B2 (en) * | 2007-12-31 | 2012-11-27 | Intel Corporation | Utilizing aperture with phase shift feature in forming microvias |
| US8243878B2 (en) | 2010-01-07 | 2012-08-14 | Jordan Valley Semiconductors Ltd. | High-resolution X-ray diffraction measurement with enhanced sensitivity |
| US8687766B2 (en) | 2010-07-13 | 2014-04-01 | Jordan Valley Semiconductors Ltd. | Enhancing accuracy of fast high-resolution X-ray diffractometry |
| JP5365651B2 (ja) * | 2011-02-28 | 2013-12-11 | 信越化学工業株式会社 | 化学増幅ネガ型レジスト組成物及びパターン形成方法 |
| TWI478210B (zh) * | 2011-07-01 | 2015-03-21 | Univ Nat Cheng Kung | 光罩 |
| TWI477893B (zh) * | 2011-07-06 | 2015-03-21 | Univ Nat Cheng Kung | 光罩之製造方法 |
| US9625806B2 (en) * | 2013-01-15 | 2017-04-18 | Hoya Corporation | Mask blank, phase-shift mask, and method for manufacturing the same |
| US9589880B2 (en) * | 2013-10-09 | 2017-03-07 | Infineon Technologies Ag | Method for processing a wafer and wafer structure |
| TWI661280B (zh) * | 2014-04-01 | 2019-06-01 | 日商尼康股份有限公司 | Substrate processing method and substrate processing device |
| KR101810824B1 (ko) * | 2015-07-17 | 2017-12-19 | 도판 인사츠 가부시키가이샤 | 메탈 마스크 기재, 메탈 마스크 기재의 관리 방법, 메탈 마스크, 및, 메탈 마스크의 제조 방법 |
| JP6991739B2 (ja) * | 2017-05-12 | 2022-01-13 | キヤノン株式会社 | 半導体装置の製造方法 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3374452D1 (en) | 1982-04-05 | 1987-12-17 | Ibm | Method of increasing the image resolution of a transmitting mask and improved masks for performing the method |
| KR100249726B1 (ko) * | 1992-04-08 | 2000-03-15 | 기타지마 요시토시 | 위상쉬프트포토마스크 |
| JPH05289307A (ja) | 1992-04-13 | 1993-11-05 | Matsushita Electric Ind Co Ltd | レチクルおよびレチクル製造方法 |
| KR0131192B1 (en) * | 1992-04-22 | 1998-04-14 | Toshiba Corp | Exposed mask, fabrication method of exposed mask substrate and patterning method based on exposed mask |
| US5631109A (en) * | 1992-07-17 | 1997-05-20 | Kabushiki Kaisha Toshiba | Exposure mask comprising transparent and translucent phase shift patterns |
| US5348826A (en) * | 1992-08-21 | 1994-09-20 | Intel Corporation | Reticle with structurally identical inverted phase-shifted features |
| US5472814A (en) * | 1994-11-17 | 1995-12-05 | International Business Machines Corporation | Orthogonally separated phase shifted and unphase shifted mask patterns for image improvement |
| JPH09211837A (ja) | 1996-01-30 | 1997-08-15 | Sanyo Electric Co Ltd | 位相シフトマスク及びその製造方法 |
| KR100189741B1 (ko) * | 1996-07-19 | 1999-06-01 | 구본준 | 위상반전마스크 및 그의 제조방법 |
| JPH1064788A (ja) * | 1996-08-22 | 1998-03-06 | Toshiba Corp | 半導体装置の製造方法と露光用マスク |
-
2000
- 2000-04-25 JP JP2000128944A patent/JP3749083B2/ja not_active Expired - Fee Related
-
2001
- 2001-03-14 TW TW090105984A patent/TW498424B/zh not_active IP Right Cessation
- 2001-03-14 KR KR1020010013227A patent/KR100749077B1/ko not_active IP Right Cessation
- 2001-03-19 US US09/810,194 patent/US6653052B2/en not_active Expired - Lifetime
-
2003
- 2003-09-29 US US10/671,666 patent/US6750000B2/en not_active Expired - Lifetime
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4558770B2 (ja) * | 2002-03-25 | 2010-10-06 | エーエスエムエル マスクツールズ ビー．ブイ． | マスクパターン形成方法及び装置、並びに、コンピュータ・プログラム |
| JP2007323091A (ja) * | 2002-03-25 | 2007-12-13 | Asml Masktools Bv | マスクパターン形成方法及び装置、並びに、コンピュータ・プログラム |
| JP4729606B2 (ja) * | 2003-06-30 | 2011-07-20 | Ｈｏｙａ株式会社 | グレートーンマスクの製造方法及び薄膜トランジスタ基板の製造方法 |
| JP2008282046A (ja) * | 2003-06-30 | 2008-11-20 | Hoya Corp | グレートーンマスク及び薄膜トランジスタ基板の製造方法 |
| JP2005257962A (ja) * | 2004-03-11 | 2005-09-22 | Semiconductor Leading Edge Technologies Inc | 位相シフトマスク及び位相シフトマスクの製造方法 |
| JP4587806B2 (ja) * | 2004-12-27 | 2010-11-24 | Ｈｏｙａ株式会社 | ハーフトーン型位相シフトマスクブランク及びハーフトーン型位相シフトマスク |
| JP2006184353A (ja) * | 2004-12-27 | 2006-07-13 | Hoya Corp | ハーフトーン型位相シフトマスクブランク及びハーフトーン型位相シフトマスク |
| JP2014212117A (ja) * | 2005-08-12 | 2014-11-13 | カンブリオステクノロジーズ コーポレイション | ナノワイヤに基づく透明導電体 |
| US7541117B2 (en) | 2006-04-18 | 2009-06-02 | Sony Corporation | Mask pattern generating method |
| JP2014124757A (ja) * | 2012-12-27 | 2014-07-07 | Mitsuboshi Diamond Industrial Co Ltd | 加工装置 |
| JP2017076152A (ja) * | 2017-02-01 | 2017-04-20 | Hoya株式会社 | マスクブランク、位相シフトマスクおよび半導体デバイスの製造方法 |
| KR20210016813A (ko) * | 2019-08-05 | 2021-02-17 | 주식회사 포트로닉스 천안 | 하프톤 위상반전마스크 및 그 제조 방법 |
| KR102337235B1 (ko) * | 2019-08-05 | 2021-12-09 | 주식회사 포트로닉스 천안 | 하프톤 위상반전마스크 및 그 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20040043307A1 (en) | 2004-03-04 |
| US20010033995A1 (en) | 2001-10-25 |
| US6750000B2 (en) | 2004-06-15 |
| US6653052B2 (en) | 2003-11-25 |
| KR20010098405A (ko) | 2001-11-08 |
| TW498424B (en) | 2002-08-11 |
| JP3749083B2 (ja) | 2006-02-22 |
| KR100749077B1 (ko) | 2007-08-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3749083B2 (ja) | 電子装置の製造方法 | |
| KR100833029B1 (ko) | 포토마스크의 제조 방법 및 포토마스크 | |
| JP3914386B2 (ja) | フォトマスク、その製造方法、パターン形成方法および半導体装置の製造方法 | |
| US6958292B2 (en) | Method of manufacturing integrated circuit | |
| US6677107B1 (en) | Method for manufacturing semiconductor integrated circuit device, optical mask used therefor, method for manufacturing the same, and mask blanks used therefor | |
| KR20020034957A (ko) | 전자 디바이스 및 반도체 집적 회로 장치의 제조 방법 | |
| JP2002131884A (ja) | フォトマスクの製造方法、フォトマスクおよび半導体集積回路装置の製造方法 | |
| JP2003077797A (ja) | 半導体集積回路装置の製造方法 | |
| KR0184277B1 (ko) | 위상시프터를 갖는 마스크와 그 제조방법 및 그 마스크를 사용한 패턴형성방법 | |
| KR101080008B1 (ko) | 하드마스크용 원판 및 이를 이용한 하드마스크 제조방법 | |
| JPH09218500A (ja) | レジストパターンの作製方法 | |
| JP2003140320A (ja) | マスクの製造方法および半導体集積回路装置の製造方法 | |
| JP2000021978A (ja) | フォトマスクおよびパターン形成方法 | |
| JP3308021B2 (ja) | 位相シフトフォトマスクブランク及び位相シフトフォトマスク | |
| JP2005352180A (ja) | 半導体装置の製造方法 | |
| JP2002252154A (ja) | レジストパターン形成方法 | |
| JP3072917B2 (ja) | 位相シフト層を有するレクチルの製造方法 | |
| JP3739263B2 (ja) | ハーフトーン位相シフトマスク | |
| JPH0651490A (ja) | 位相シフト層を有するフォトマスクの製造方法 | |
| JPS5812329A (ja) | 半導体装置の製造方法 | |
| JP2001324795A (ja) | ホトマスクおよび半導体集積回路の製造方法 | |
| JPH0915830A (ja) | ホトマスク及びその製造方法並びにそれを用いた半導体装置の製造方法 | |
| JP2002214756A (ja) | ホトマスクおよびその検査方法 | |
| JPH11271955A (ja) | フォトマスク、その製造方法、露光方法および半導体集積回路装置の製造方法 | |
| JPH07106238A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040114 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040114 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050530 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050607 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050805 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050805 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050906 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051104 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20051114 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051129 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051130 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081209 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091209 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101209 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101209 Year of fee payment: 5 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101209 Year of fee payment: 5 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101209 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111209 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121209 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121209 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131209 Year of fee payment: 8 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |