JP2003140320A

JP2003140320A - マスクの製造方法および半導体集積回路装置の製造方法

Info

Publication number: JP2003140320A
Application number: JP2001336244A
Authority: JP
Inventors: Katsuya Hayano; 勝也早野; Norio Hasegawa; 昇雄長谷川; Koji Hattori; 孝司服部; Toshihiko Tanaka; 稔彦田中
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 2001-11-01
Filing date: 2001-11-01
Publication date: 2003-05-14

Abstract

(57)【要約】【課題】レジストマスクの品質を向上させる。【解決手段】レジストマスクＲＭ１の遮光パターン
２，３，４を、アルミニウム主体の導体薄膜５とその上
の露光光に対して遮光性を有するレジスト膜６との積層
構造で形成した。この導体薄膜５は、レジスト膜６の現
像処理時に現像液によって同時にエッチングすることで
形成されている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、マスクの製造方法
および半導体集積回路装置の製造技術に関し、特に、半
導体集積回路装置の製造工程における露光技術に適用し
て有効な技術に関するものである。

【０００２】

【従来の技術】本発明者らが検討した技術は、露光光に
対する遮光体としてレジスト膜を使用するマスク（以
下、レジストマスクという）技術である。このレジスト
マスクは、その製造において、石英ガラス等からなるマ
スク基板上に電子線レジスト膜等を直接塗布し、そのレ
ジスト膜に電子線を用いてパターンを描画することによ
り、そのレジスト膜からなる遮光体パターンを形成す
る。このため、レジストマスクにおいては、クロム（Ｃ
ｒ）等のような金属膜のエッチング工程を含まないの
で、マスクのコストの低減の効果が期待できる。また、
パターン寸法の精度確保の面で有利である。さらに、マ
スクの製造ＴＡＴ（Turn Around Time）を大幅に短縮で
きる。

【０００３】なお、レジスト膜を遮光体とするマスク技
術については、例えば特開平５−２８９３０７号公報に
開示がある。

【０００４】また、例えば特開平７−１９１４５１号公
報には、透明基板と位相シフト層との間に、亜鉛、ガリ
ウム、アルミニウムからなるスピンネル型結晶を含み、
かつキャリアを有する導電性複合酸化膜からなる帯電防
止層を設け、その帯電防止層と位相シフト層との間に、
エッチング耐性を有するＡｌ₂Ｏ₃、Ａｌ₂Ｏ₃とＳｎＯ ₂
との混合物、ＭｇＦ₂などの材料からなるエッチング停
止層を形成するマスク構造が開示されている。

【０００５】また、例えば特開平７−２６１３７５号公
報には、透明基板と位相シフト層との間に、亜鉛、ガリ
ウムを含むスピンネル型結晶またはカドミウム、アンチ
モンを含む鉛アンチモーネ型結晶を含み、かつキャリア
を有する導電性複合酸化物からなる帯電防止層を設け、
その帯電防止層と位相シフト層との間に、エッチング耐
性を有するＡｌ₂Ｏ₃、Ａｌ₂Ｏ₃とＳｎＯ₂との混合物、
ＭｇＦ₂などの材料からなるエッチング停止層を形成す
るマスク構造が開示されている。

【０００６】また、例えば特開平８−５４７２５号公報
には、チャージアップを防止するために、ハーフトーン
型位相シフトマスクの半透明層を、インジウムスズ酸化
物と酸化ジルコニウムとによって構成するマスク構造が
開示されている。

【０００７】また、例えば特開平６−３４２２０５号公
報には、チャージアップを防止するために、ハーフトー
ン型位相シフトマスクの半透明膜を、クロムまたはクロ
ム化合物からなる多層膜によって構成するマスク構造が
開示されている。

【０００８】また、例えば特開平５−２６５１８２号公
報には、位相シフター層の形成時のチャージアップを防
止するために、レジスト薄膜をアースする技術が開示さ
れている。

【０００９】また、例えば特開平８−１５２７０６号公
報には、位相シフトマスクの製造方法において、チャー
ジアップ防止用膜を容易に形成する技術が開示されてい
る。

【００１０】

【発明が解決しようとする課題】ところが、上記レジス
トマスク技術においては、以下の課題があることを本発
明者は見出した。

【００１１】すなわち、レジストマスクでは、クロム等
のような導電性材料が無いので、レジスト膜からなる遮
光体パターンを描画する際に、チャージアップの問題が
顕著となり、遮光体パターンの位置ずれや寸法変化等が
生じる結果、遮光パターンの形成が難しいという問題が
ある。特に、半導体集積回路装置では、パターンの微細
化が益々進められており、上記の問題を如何にして解決
するかは、半導体集積回路装置の性能、信頼性および歩
留まりを向上させる上で重要な課題となる。

【００１２】本発明の目的は、レジストマスクの品質を
向上させることのできる技術を提供することにある。

【００１３】また、本発明の目的は、半導体集積回路装
置の性能を向上させることのできる技術を提供すること
にある。

【００１４】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。

【００１５】

【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
次のとおりである。

【００１６】すなわち、本発明は、遮光パターンをアル
ミニウム主体の導体膜と露光光に対して遮光性を有する
レジスト膜との積層構造で形成するものである。

【００１７】また、本発明は、アルミニウム主体の導体
膜および露光光に対して遮光性を有するレジスト膜の積
層構造を有する遮光パターンを持つマスクを用いた縮小
投影露光法によってウエハのフォトレジスト膜に所望の
パターンを転写する工程を有するものである。

【００１８】

【発明の実施の形態】本願発明を詳細に説明する前に、
本願における用語の意味を説明すると次の通りである。

【００１９】１．デバイス面とは、ウエハの主面であっ
てその面にフォトリソグラフィにより、複数のチップ領
域に対応するデバイスパターンが形成される面を言う。

【００２０】２．ウエハとは、半導体集積回路の製造に
用いるシリコン単結晶基板（半導体ウエハまたは半導体
集積回路ウエハ；一般にほぼ平面円形状）、サファイア
基板、ガラス基板その他の絶縁、反絶縁または半導体基
板等並びにそれらの複合的基板を言う。

【００２１】３．マスク：パターン原画が描かれた基板
の総称で、パターンの原寸法の数倍のパターンが形成さ
れるレチクルを含む。可視、紫外光等を用いた露光装置
に用いられる。マスクには、通常のマスク、レジストマ
スクおよび位相シフトマスクがある。

【００２２】４．通常のマスク（メタルマスクまたはク
ロムマスク）：透明なマスク基板上に、メタルからなる
遮光パターンと、光透過パターンとでマスクパターンを
形成した一般的なマスクのことを言う。

【００２３】５．レジストマスク：本願でレジストマス
クというのは、一般に感光性レジストをベースとした膜
を電子線（イオンビーム）や光（真空紫外、遠紫外、近
紫外等の紫外線、可視光）等のエネルギービームリソグ
ラフィやフォトリソグラフィの手法で感光してマスク基
板上にパターニングしたものを言う。遮蔽膜としては真
空紫外、遠紫外、近紫外等の紫外線、可視光の全部また
は一部を遮蔽する。感光性は上記樹脂自体の属性であり
（但し、必要があれば光吸収剤や光散乱物質を添加する
場合もある）、ハロゲン化銀等の添加組成物が感光性の
主体をなすエマルジョンマスク等は原則として、ここで
言うレジストマスクに対応しないものとする。すなわ
ち、現像して初めて所望の遮光性を発揮するものではな
く、現像前から、又はマスク基板上に塗布等した時点で
すでに遮光性を有するものである。ただし、それらを含
めて各種の添加物を含むことを許容することは言うまで
もない。レジストは一般に有機樹脂を主要な樹脂成分と
するものであるが、無機物を添加することを許容する。

【００２４】６．半導体の分野では紫外線は以下のよう
に分類する。波長が４００ｎｍ程度未満で、５０ｎｍ程
度以上を紫外線、３００ｎｍ以上を近紫外線、３００ｎ
ｍ未満、２００ｎｍ以上を遠紫外線、２００ｎｍ未満を
真空紫外線。なお、本願の主な実施例は２００ｎｍ未満
の真空紫外線領域を中心に説明するが、以下の実施例で
説明するような変更を行えば、２５０ｎｍ未満、２００
ｎｍ以上のＫｒＦエキシマレーザによる遠紫外域でも可
能であることは言うまでもない。また、１００ｎｍ未
満、５０ｎｍ以上の紫外線の短波長端領域及び４００ｎ
ｍ程度から５００ｎｍ程度の可視短波長端領域でも本発
明の原理を適用することは同様に可能である。

【００２５】７．ハーフトーン型位相シフトマスク：位
相シフトマスクの一種でシフタと遮光膜を兼用するハー
フトーンパターンの透過率が露光に用いる波長に対して
１％以上、４０％未満で、それが無い部分と比較したと
きの位相シフト量が光の位相を反転させるハーフトーン
シフタを有するものである。

【００２６】８．エッジ強調型位相シフトマスク：位相
シフトマスクの一種でパターンを転写するための光透過
領域の外周輪郭部（エッジ部）にシフタを配置したマス
クである。

【００２７】９．「遮光（遮光領域、遮光膜、遮光パタ
ーン等）」と言うときは、その領域に照射される露光光
のうち、４０％未満を透過させる光学特性を有すること
を示す。一般に数％から３０％未満のものが使われる。
特に従来のクロムマスクの代替として使用されるバイナ
リマスク（またはバイナリ遮光パターン）では、その遮
光領域の透過率がほぼ０、すなわち、１％未満、望まし
くは０．５％未満、更に実際的には０．１％未満であ
る。一方、「透明（透明膜、透明領域）」と言うとき
は、その領域に照射される露光光のうち、６０％以上を
透過させる光学特性を有することを示す。透明領域の透
過率は、ほぼ１００％、すなわち、９０％以上、望まし
くは９９％以上である。

【００２８】１０．マスク遮光材料に関して「メタル」
と言うときは、クロム、酸化クロム、その他の金属の同
様な化合物を指し、広くは金属元素を含む単体、化合
物、複合体等で遮光作用のあるものを含む。

【００２９】１１．レジスト膜とは、一般に有機溶剤、
ベース樹脂および感光剤を主成分とし、その他の成分も
加わって構成されている。紫外線または電子線等のよう
な露光光により感光剤は、光化学反応を起こし、その光
化学反応による生成物が、あるいはその光化学反応によ
る生成物が触媒となる反応により、ベース樹脂の現像液
への溶解速度を大きく変化させ、露光および露光後に行
われる現像処理によりパターンを形成するものを言う。
露光部でのベース樹脂の現像液への溶解速度が小から大
に変化するものをポジ型のレジストといい、露光部での
ベース樹脂の現像液への溶解速度が大から小に変化する
ものをネガ型のレジストという。一般的なレジスト膜で
は、主成分中に無機材料は含まれないが、例外としてＳ
ｉを含有するレジスト膜もこのレジスト膜に含まれるも
のとする。

【００３０】１２．半導体集積回路装置というときは、
シリコンウエハやサファイア基板等のような半導体また
は絶縁体基板上に作られるものだけでなく、特に、そう
でない旨明示された場合を除き、ＴＦＴ（Thin-Film-Tr
ansistor ）およびＳＴＮ（Super-Twisted-Nematic ）
液晶等のようなガラス等のような他の絶縁基板上に作ら
れるもの等も含むものとする。

【００３１】１３．ホールパターン：ウエハ上で露光波
長と同程度又はそれ以下の二次元的寸法を有するコンタ
クトホール、スルーホール等の微細パターン。一般に
は、マスク上では正方形またはそれに近い長方形あるい
は八角形等の形状であるが、ウエハ上では円形に近くな
ることが多い。

【００３２】１４．ラインパターン：ウエハ上で配線等
を形成する帯状のパターンをいう。

【００３３】以下の実施の形態においては便宜上その必
要があるときは、複数のセクションまたは実施の形態に
分割して説明するが、特に明示した場合を除き、それら
はお互いに無関係なものではなく、一方は他方の一部ま
たは全部の変形例、詳細、補足説明等の関係にある。

【００３４】また、以下の実施の形態において、要素の
数等（個数、数値、量、範囲等を含む）に言及する場
合、特に明示した場合および原理的に明らかに特定の数
に限定される場合等を除き、その特定の数に限定される
ものではなく、特定の数以上でも以下でも良い。

【００３５】さらに、以下の実施の形態において、その
構成要素（要素ステップ等も含む）は、特に明示した場
合および原理的に明らかに必須であると考えられる場合
等を除き、必ずしも必須のものではないことは言うまで
もない。

【００３６】同様に、以下の実施の形態において、構成
要素等の形状、位置関係等に言及するときは、特に明示
した場合および原理的に明らかにそうでないと考えられ
る場合等を除き、実質的にその形状等に近似または類似
するもの等を含むものとする。このことは、上記数値お
よび範囲についても同様である。

【００３７】また、本実施の形態を説明するための全図
において同一機能を有するものは同一の符号を付し、そ
の繰り返しの説明は省略する。

【００３８】また、本実施の形態で用いる図面において
は、平面図であっても図面を見易くするためにハッチン
グを付す場合もある。

【００３９】また、本実施の形態においては、電界効果
トランジスタを代表するＭＩＳ・ＦＥＴ（Metal Insula
tor Semiconductor Field Effect Transistor）をＭＩ
Ｓと略し、ｐチャネル型のＭＩＳ・ＦＥＴをｐＭＩＳと
略し、ｎチャネル型のＭＩＳ・ＦＥＴをｎＭＩＳと略
す。

【００４０】以下、本発明の実施の形態を図面に基づい
て詳細に説明する。

【００４１】（実施の形態１）図１は本発明者らが検討
したレジストマスク５０の一例の全体平面図、図２は図
１のＸ１−Ｘ１線の断面図を示している。

【００４２】レジストマスク５０を構成するマスク基板
５１は、例えば透明な合成石英ガラス等のような絶縁体
からなり、第１主面およびその裏面の第２主面を有して
いる。マスク基板５１の第１主面には、各種の遮光パタ
ーン５２〜５４が形成されている。マスク基板５１の第
１主面の周辺領域５５に配置された平面十字状の遮光パ
ターン５２は、レジストマスク５０と露光装置との位置
合わせに用いるマークパターンであり、例えばクロム等
のようなメタル膜からなる。マスク基板５１の第１主面
中央のパターン転写領域の外周に配置された平面枠状の
遮光パターン５３は、周辺領域とパターン転写領域との
境界を形成するためのパターンであり、例えばクロム等
のようなメタル膜からなる。さらに、マスク基板５１の
第１主面中央の平面矩形状のパターン転写領域５６に配
置された複数の遮光パターン５４は、ウエハ上に集積回
路パターンを転写するためのパターンであり、レジスト
膜からなる。この遮光パターン５４の形成に際しては、
マスク基板５１の第１主面上に直接接した状態でレジス
ト膜を塗布した後、そのレジスト膜に対して電子線描画
処理を行う。この場合、マスク基板１もレジスト膜も絶
縁体であり、クロム等のような導電性材料が無いので、
チャージアップの問題が顕著となり、遮光体パターン５
４の位置ずれや寸法変化等が生じる結果、遮光パターン
５４の形成が難しいという問題がある。レジスト膜上に
水溶性の導電体膜を塗布し、その導体膜を通じて電子の
帯電を低減または防止する技術もあるが、パターンの微
細化が益々進められている半導体集積回路装置では、チ
ャージアップを抑制または防止する上での充分な結果が
得られない場合がある。したがって、上記の問題を如何
にして解決するかが、半導体集積回路装置の性能、信頼
性および歩留まりを向上させる上で重要な課題となる。
なお、レジストマスクにつては、本願発明者を含む特願
平１１−１８５２２１号（平成１１年６月３０日出
願）、特願２０００−２４６４６６号（平成１２年８月
１５日出願）または特願２０００−２４６５０６号（平
成１２年８月１５日）に記載がある。

【００４３】そこで、本実施の形態においては、アルミ
ニウムを主体とした導体薄膜をレジストマスクに設ける
ようにした。図３は本実施の形態１のレジストマスクＲ
Ｍ１の全体平面図、図４は図３のＸ２−Ｘ２線の断面
図、図５は図４の要部拡大断面図、図６はアルミニウム
を主体とした導体薄膜における露光光の透過率特性の一
例をそれぞれ示している。

【００４４】このレジストマスクＲＭ１を構成するマス
ク基板１は、例えば露光光に対して透明な平面四角形状
の合成石英ガラス板からなり、第１主面とその反対側
（裏面）の第２主面とを有している。

【００４５】このマスク基板１の第１主面中央には、平
面四角形状のパターン転写領域Ａが配置されている。パ
ターン転写領域Ａは、ウエハ上のフォトレジスト膜（一
般的にラインパターン形成ではネガ型を、ホールパター
ン形成ではポジ型を使用）に集積回路パターンを転写す
るためのマスクパターンの形成領域である。このパター
ン転写領域Ａには、例えば平面帯状の複数の遮光パター
ン２が配置されている。ここでは、ウエハ上のフォトレ
ジスト膜にラインパターンを転写する場合のマスクパタ
ーンが例示されている。

【００４６】また、マスク基板１の第１主面においてパ
ターン転写領域Ａの外周には、パターン転写領域Ａを取
り囲むように周辺領域Ｂが配置されている。周辺領域Ｂ
は、集積回路パターンの転写に対して直接関係しない
が、レジストマスクＲＭ１と露光装置との平面的な位置
合わせに用いるアライメントマーク等のようなマークパ
ターンが配置されたり、露光装置との接触領域とされた
りする等、間接的な機能領域である。この周辺領域Ｂに
は、例えば平面十字状の遮光パターン３が配置されてい
る。この遮光パターン３は、上記マークパターンの一例
を示している。遮光パターン３は、ウエハ上のフォトレ
ジスト膜には転写されない。

【００４７】上記パターン転写領域Ａと周辺領域Ｂとの
境界には、パターン転写領域Ａを取り囲むように平面枠
状に形成された周辺遮光用の遮光パターン４が配置され
ている。この遮光パターン４は、パターン転写領域Ａと
周辺領域Ｂとを物理的および光学的に分離する機能を有
している。ここでは、周辺遮光用の遮光パターン４が幅
の細い枠状のパターンで形成されている場合が例示され
ていが、周辺遮光用の遮光パターンが周辺領域Ｂのほぼ
全体を覆うような幅広の枠状のパターンで形成される場
合もある。

【００４８】本実施の形態１においては、遮光パターン
２，３，４が、マスク基板１の第１主面に積層された導
体薄膜５と、その上に積層されたレジスト膜６とを有す
る構造とされている。導体薄膜５は、例えばアルミニウ
ムまたはアルミニウム合金等のようなアルミニウムを主
体とした金属膜によって形成されている。導体薄膜５中
には、レジストマスクＲＭ１の製造工程中に、例えば炭
素（Ｃ）やアルゴン（Ａｒ）等が混入する場合もある。
また、導体薄膜５の上面、すなわち、レジスト膜６との
接触界面部には、通常、酸化現象によって、例えば厚さ
数ｎｍ程度のアルミナ（Ａｌ₂Ｏ₃）が形成されている。

【００４９】この導体薄膜５の厚さは、レジスト膜６に
対する電子線描画処理に際して電子の帯電を防止できる
程度、また、電子線描画処理後のレジスト膜６の現像処
理に際して現像液によって除去され得る程度の厚さとさ
れている。この観点から導体薄膜５の厚さは、例えば１
００ｎｍ以下が好ましい。ここでは、特に限定されるも
のではないが、導体薄膜５の厚さが、例えば４０ｎｍ程
度とされている。

【００５０】また、導体薄膜５の外周は、その導体薄膜
５上のレジスト膜６の外周よりも内側方向に全周部でほ
ぼ均一にエッチングされており、導体薄膜５の平面寸法
は、その導体薄膜５上のレジスト膜６の平面寸法よりも
小さくなっている。これは、後述のように、導体薄膜５
がレジスト膜６の現像液によって等方的にエッチングさ
れることでパターニングされるからである。このため、
導体薄膜５の外周部には、最低でも導体薄膜５の厚さ分
の寸法シフト（レジスト膜６の外周よりも内側にシフ
ト）が生じる。図５では、導体薄膜５の片側だけで導体
薄膜５の膜厚以上がエッチングされている場合が例示さ
れている。したがって、本実施の形態１のレジストマス
クＲＭ１の構造で形成できる導体薄膜５の平面寸法は、
最小で導体薄膜５の厚さの２倍以上である。実際には、
レジスト膜６の現像時のオーバー現像によるサイドエッ
チング量および機械的強度の確保等の観点から導体薄膜
５の厚さの４倍以上で形成することが好ましい。なお、
導体薄膜５の断面形状はマスク基板１に向かって次第に
幅広となっている。このような導体薄膜５を設けること
により、以下の第１から第３の効果が得られる。

【００５１】第１に、後述するように、レジストマスク
ＲＭ１のレジスト膜６に所望のマスクパターンを電子線
描画処理によって描画する際、導体薄膜５を通じて電荷
を逃がすことができるので、チャージアップを抑制また
は防止することが可能となる。このため、レジストマス
クＲＭ１におけるマスクパターンの電子線描画処理にお
いて、そのマスクパターンの位置ずれや寸法変化等のよ
うな不具合を抑制または防止することが可能となる。し
たがって、レジストマスクＲＭ１の品質を向上させるこ
とが可能となる。

【００５２】第２に、遮光パターン２，３，４の露光光
に対する遮光性を向上させることが可能となる。アルミ
ニウムを主体とする導体薄膜５は、ＡｒＦエキシマレー
ザ光（波長１９３ｎｍ）、Ｆ²レーザ光（波長１５７ｎ
ｍ）、ＫｒＦエキシマレーザ光（波長２４８ｎｍ）また
はｉ線（波長３６５ｎｍ）等、各種の波長の露光光に対
してほぼ完全に遮光膜として機能する。図６に示すよう
に、例えばＫｒＦエキシマレーザ光を露光光として用い
た場合では、導体薄膜５の膜厚を３０ｎｍ程度とした場
合であっても、その露光光の透過率を約１．１％と非常
に低くすることができる。さらに、導体薄膜５の厚さを
４０ｎｍ程度とすることにより、例えばＫｒＦエキシマ
レーザ光を露光光として用いた場合の透過率を約０．２
５％に低減でき、ほぼ完全に遮光できる。

【００５３】特に、集積回路パターン転写用の遮光パタ
ーン２をレジスト膜６のみで構成した場合、ＡｒＦエキ
シマレーザ光やＦ²レーザ光等のような露光光に対して
は遮光性を得ることができるが、ＫｒＦエキシマレーザ
光やｉ線等のような露光光に対しては充分な遮光性を得
ることができない場合がある。そこで、ＫｒＦエキシマ
レーザ光やｉ線を露光光として使用する場合の対策とし
て、例えばレジスト膜６を厚くする方法があるが、レジ
スト膜６を厚くすると、解像度が低下する、レジスト膜
６のアスペクト比が高くなりパターンが倒壊する、ウエ
ハ上のフォトレジスト膜に転写されるパターン（以下、
単に転写パターンという）の寸法がレジスト膜６による
導波管効果に起因して設計寸法と異なってしまう等のよ
うな不具合が生じる場合がある。本実施の形態１では、
遮光パターン２に導体薄膜５を設けているので、ＡｒＦ
エキシマレーザ光やＦ₂レーザはもちろん、ＫｒＦエキ
シマレーザ光やｉ線等のような相対的に長波長の露光光
に対しても充分な遮光性を得ることができる。このた
め、いずれの波長の露光光を用いた露光処理において
も、ウエハ上のフォトレジスト膜に対して良好にパター
ンを転写することが可能となる。また、ＫｒＦエキシマ
レーザ光やｉ線を露光光として用いる場合にレジスト膜
６を厚くしないで済むので、転写パターンの解像度を向
上させることが可能となる。また、レジスト膜６のパタ
ーンの倒壊や転写パターンの寸法変動等の不具合を抑制
または防止することが可能となる。すなわち、本実施の
形態１では、レジスト膜６を薄くすることができるの
で、より微細な集積回路パターン形成用のマスクパター
ンをマスク基板１上に形成することができ、その結果、
より高精度で、高解像度のパターン転写が可能なレジス
トマスクＲＭ１を提供することが可能となる。したがっ
て、半導体集積回路装置の露光処理に際してレジストマ
スクＲＭ１を用いることにより、微細で高集積な半導体
集積回路装置の性能、信頼性および歩留まりを向上させ
ることが可能となる。

【００５４】また、露光装置の中には、例えばヘリウム
（Ｈｅ）−ネオン（Ｎｅ）ガスレーザ光等のような４６
０ｎｍ〜４８８ｎｍ程度の長波長の光をマーク検出光と
して用いる露光装置や長波長の光と短波長の光との両方
をマーク検出光として用いる露光装置がある。しかし、
これらの露光装置を使用する場合に、マーク用の遮光パ
ターン３をレジスト膜６のみで構成してしまうと、マー
ク検出光に対して充分な遮光性を得ることができないた
めに、充分なマーク検出精度を得ることができない場合
が生じる。本実施の形態１では、遮光パターン３に導体
薄膜５を設けたことにより、マーク検出光として上記長
波長の光を用いた場合でも充分な遮光性を得ることがで
きるので、マーク検出精度を向上させることができる。
このため、例えば遮光パターン２の位置精度やレジスト
マスクＲＭ１と露光装置とのアライメント精度等を向上
させることが可能となる。したがって、半導体集積回路
装置の露光処理に際してレジストマスクＲＭ１を用いる
ことにより、半導体集積回路装置の性能、信頼性および
歩留まりを向上させることが可能となる。

【００５５】さらに、遮光パターン４をレジスト膜６の
みで構成した場合、充分な遮光性を得ることができない
場合があるので、通常のレジストマスクでは、遮光パタ
ーン４をクロム等のようなメタル膜で形成している。こ
の場合、メタル膜をマスク基板上に堆積した後、そのメ
タル膜をエッチングする工程が必要となるので、マスク
の製造工程数および製造時間が増加する。これに対し
て、本実施の形態１では、枠状の遮光パターン４を、集
積回路パターン転写用の遮光パターン２等と同工程時に
形成することができる。このため、レジストマスクＲＭ
１の製造工程を簡略化することができる。また、レジス
トマスクＲＭ１の製造時間の短縮が可能となる。

【００５６】第３に、遮光パターン２，３，４の導体薄
膜５をアルミニウムを主体とする材料で構成したことに
より、レジスト膜６の現像処理中に導体薄膜５をもパタ
ーニングすることができる。このため、マスク基板１上
のマスクパターンを一工程でパターニングすることがで
きるので、レジストマスクＲＭ１の製造工程を簡略化す
ることができる。また、レジストマスクＲＭ１の製造時
間を短縮させることが可能となる。さらに、厚いメタル
膜のエッチングを伴わないので、エッチング誤差を無く
すことができ、遮光パターン２，３，４のパターン寸法
精度、特に集積回路パターン転写用の遮光パターン２の
寸法精度を向上させることができる。したがって、半導
体集積回路装置の露光処理に際してレジストマスクＲＭ
１を用いることにより、半導体集積回路装置の性能、信
頼性および歩留まりを向上させることが可能となる。

【００５７】ただし、遮光パターン２，４は上記構造と
して、マーク用の遮光パターン３をクロム等のようなメ
タル膜の単体膜で形成しても良い。この場合、遮光パタ
ーン３上には異物発生を低減する観点からレジスト膜６
は残されないことが好ましい。このようにマーク用の遮
光パターン３をメタル膜で構成することにより、遮光パ
ターン３の遮光性を向上させることができるので、マー
ク検出精度を向上させることができる。

【００５８】また、遮光パターン２，３は上記構造とし
て、枠状の遮光パターン４をクロム等のようなメタル膜
の単体膜で形成しても良い。この場合、遮光パターン４
には異物発生を低減する観点からレジスト膜６は残され
ないことが好ましい。このように遮光パターン４をメタ
ル膜で構成することにより、遮光パターン４の遮光性を
向上させることができるので１ショットの区切りを良好
にできる。

【００５９】また、遮光パターン２は上記構造として、
遮光パターン３，４の両方をクロム等のようなメタル膜
の単体膜で形成しても良い。この場合、その遮光パター
ン３，４にはレジスト膜６は残されないことが好まし
い。このようにすることにより、上記効果の他、周辺領
域Ｂおよびその近傍にレジスト膜６が存在しないので、
レジスト膜６の剥離や欠けによる異物発生を低減または
防止できる。

【００６０】さらに、マスク技術で用いられるペリクル
をマスクに貼り付ける場合には、ペリクルの脚部がレジ
スト膜６に接しないようにする。すなわち、ペリクルの
脚部がマスク基板１またはマスク基板１上のメタル膜に
直接接触固定される構造にする。これにより、ペリクル
の脱落事故の発生や異物発生を抑制または防止できる。

【００６１】上記遮光パターン２，３，４のレジスト膜
６は、例えばＫｒＦエキシマレーザ光、ＡｒＦエキシマ
レーザ光またはＦ²レーザ光等のような露光光に対して
遮光性を有するレジスト膜からなり、上記導体薄膜５よ
りも厚く形成されている。このレジスト膜６としては、
例えばα-メチルスチレンとα−クロロアクリル酸の共
重合体、ノボラック樹脂とキノンジアジド、ノボラック
樹脂とポリメチルペンテン−1−スルホン、クロロメチ
ル化ポリスチレン等を主成分とするものを用いた。ポリ
ビニルフェノール樹脂等のようなフェノール樹脂やノボ
ラック樹脂にインヒビタおよび酸発生剤を混合した、い
わゆる化学増幅型レジスト等を用いることができる。こ
こで用いるレジスト膜の材料としては、投影露光装置の
光源に対し遮光特性をもち、マスク製造工程における、
パターン描画装置の光源、例えば電子線あるいは２３０
ｎｍ以上の光に感度を有する特性を持っていることが必
要であり、前記材料に限定されるものではなく種々変更
可能である。また、レジスト膜６として、ネガ型のレジ
スト膜を使用することが好ましい場合がある。すなわ
ち、レジストマスクでは、マスク基板のパターン転写領
域の外側にレジスト膜を残しておくと異物発生の原因と
なるので、その外側のレジスト膜を除去しておく必要が
ある。ここで、ポジ型のレジスト膜を用いるとパターン
転写領域の外周の大半の部分をも電子線描画しなければ
ならなくなり時間がかかる。これに対して、ネガ型のレ
ジスト膜を用いた場合には、レジスト膜の描画面積を小
さくでき、描画時間を短くできるので、レジストマスク
をＱ−ＴＡＴ（Quick Turn Around Time）で作成でき
る。レジスト膜６の厚さは、露光光によっても変わるの
で特に限定されるものではないが、露光光をＫｒＦエキ
シマレーザ光とした場合において、例えば４００ｎｍ程
度とされている。

【００６２】次に、本実施の形態１のレジストマスクＲ
Ｍ１の製造方法の一例を図７〜図１４により説明する。
なお、図７〜図９は、本実施の形態１におけるレジスト
マスクの製造工程中における図３のＸ２−Ｘ２線に相当
する箇所の断面図である。

【００６３】まず、図７に示すように、例えば平面四角
形状の透明な合成石英ガラス板等からなるマスク基板１
の第１主面上全面に、アルミニウムまたはアルミニウム
合金等からなるアルミニウムを主体とする材料からなる
導体薄膜５をスパッタリング法または蒸着法等によって
堆積する。導体薄膜５の厚さは、例えば４０ｎｍ程度と
されている。

【００６４】続いて、図８に示すように、導体薄膜５上
全面に、上記レジスト膜６を回転塗布法等によって塗布
する。レジスト膜６の厚さは、例えば４００ｎｍ程度と
されている。また、レジスト膜６は、例えばネガ型を用
いている。

【００６５】その後、図９に示すように、レジスト膜６
の所定の位置に対して電子線ＥＢを選択的に照射するこ
とにより、レジスト膜６に所望の電子線描画パターン６
ａ，６ｂ，６ｃを描画する。この段階の電子線描画パタ
ーン６ａ，６ｂ，６ｃは、それぞれ遮光パターン２，
３，４におけるレジスト膜６の潜像を示している。

【００６６】本実施の形態１においては、この電子線描
画処理に際して導体薄膜５が電子線描画装置の接地（基
準電位、例えば０（零）Ｖ）と電気的に接続されてい
る。これにより、電子線描画処理中にレジスト膜６とマ
スク基板１との界面に移動してきた電子（電子はマスク
基板１とレジスト膜６との界面に多く移動してくる）を
導体薄膜５を通じて電位線描画装置の接地に逃がしてや
ることができる。すなわち、チャージアップを抑制また
は防止することが可能となる。この結果、マスク基板１
上に電子線描画されるパターン（電子線描画パターン６
ａ，６ｂ，６ｃ、ここではレジスト膜６がネガ型なので
上記遮光パターン２，３，４）のチャージアップに起因
する位置ずれや寸法変動を抑制または防止することが可
能となる。

【００６７】図１０は、本実施の形態１のレジストマス
クＲＭ１における現像処理後の描画ショットＳ１，Ｓ２
の繋ぎ目部分の平面図を示している。描画ショットＳ１
の電子線描画パターン６ａ１と、これに隣接する描画シ
ョットＳ２の電子線描画パターン６ａ２とはほとんど位
置ずれすることなく良好に接続されている。また、図１
１は、本実施の形態１のレジストマスクＲＭ１における
現像処理後の相対的に面積の異なる電子線描画パターン
６ａ３，６ａ４の隣接部の平面図を示している。相対的
に小面積に形成された中央の帯状の電子線描画パターン
６ａ３は、その両側に相対的に大面積の電子線描画パタ
ーン６ａ４，６ａ４が隣接している箇所（図１１の下
部）でも、その電子線描画パターン６ａ４，６ａ４が隣
接していない箇所（図１１の上部）でも、その幅方向の
寸法がほとんど同じであり寸法変動が生じていない。

【００６８】これに対して、図１２および図１３は、本
発明者らが検討したレジストマスクであって、遮光パタ
ーンをレジスト膜のみで構成するレジストマスクの現像
処理後の電子線描画パターンの平面図を比較のために示
している。図１２および図１３は、それぞれ上記図１０
および図１１に対応している。図１０に対応する図１２
では、チャージアップに起因して、描画ショットＳ１，
Ｓ２の各々の電子線描画パターン６ａ１，６ａ２が図１
２の上下方向に位置ずれしており、設計上接続されるこ
とのない電子線描画パターン６ａ１，６ａ２同士が接続
されてしまうような不具合が生じている。また、図１１
に対応する図１３では、チャージアップに起因して、相
対的に小面積に形成された中央の帯状の電子線描画パタ
ーン６ａ３において、その両側に相対的に大面積の電子
線描画パターン６ａ４，６ａ４が隣接している箇所（図
１１の下部）の線幅が、その電子線描画パターン６ａ
４，６ａ４が隣接していない箇所（図１１の上部）の線
幅よりも細くなってしまっている。

【００６９】また、上記のチャージアップを抑制または
防止する観点から次のような方法を併用しても良い。す
なわち、上記電子線描画処理に先立って、レジスト膜６
上に、水溶性導電有機膜（導電性を有する有機膜）等を
塗布し、その水溶性導電有機膜と電子線描画装置の接地
とを電気的に接続した状態で、上記電子線描画処理を行
う。この水溶性導電有機膜は、レジスト膜６の現像処理
時に除去される材料からなる。この水溶性導電有機膜と
しては、エスペーサ（昭和電工KK製）やアクアセーブ
（三菱レーヨン社製）等を例示できる。このような方法
を併用することにより、チャージアップに起因する電子
線描画パターン形状の異常や電子線描画パターンの位置
ずれ等の不具合をさらに抑制または防止することが可能
となる。

【００７０】次いで、上記のような電子線描画処理の
後、レジスト膜６に対して現像処理を施す。現像液とし
ては、例えば２．３８重量％テトラメチルアンモニウム
ヒドロキシド(ＴＭＡＨ)水溶液を用いた。ところで、ア
ルミニウムはＴＭＡＨ液にエッチングされる特性を有し
ているので、レジスト膜６の現像処理の際に、レジスト
膜６から露出された導体薄膜５を同時にエッチングする
ことができる。図１４は、アルミニウムを主体とする導
体薄膜５の現像液によるエッチング残膜量を示してい
る。初期膜厚が５０ｎｍ程度のアルミニウムは、一般的
に使用されている現像液（２．３８重量％のＴＭＡＨ）
によってエッチングされ、約６２秒後に全てエッチング
されている。このことから、導体薄膜５をエッチングす
るための特別な工程を追加することなく、レジストマス
クＲＭ１の作成時の現像処理時に導体薄膜５を充分にエ
ッチングできることが分かる。したがって、上記第３の
効果を得ることができる。以上のようにして、図３に示
したレジストマスクＲＭ１を製造する。本実施の形態１
では、品質の高いレジストマスクＲＭ１をＱ−ＴＡＴで
製造できる。

【００７１】次に、本実施の形態１のレジストマスクＲ
Ｍ１を用いた露光処理の状態を図１５に模式的に示す。

【００７２】ウエハ７の半導体基板（以下、単に基板と
いう）７Ｓは、例えばシリコン（Ｓｉ）単結晶からな
り、その主面（デバイス形成面）には、所定の集積回路
素子が形成されている。さらに、基板７Ｓの主面上に
は、層間絶縁膜８が堆積されている。層間絶縁膜８は、
例えば酸化シリコン（ＳｉＯ₂）からなり、その上面上
には、例えばネガ型のフォトレジスト膜９が塗布されて
いる。

【００７３】このウエハ７の主面の上方には、縮小投影
露光装置の投影レンズ１０を介して上記レジストマスク
ＲＭ１が配置されている。レジストマスクＲＭ１は、そ
の第１主面が投影レンズ１０側を向くように着脱自在の
状態で設置されている。このようにレジストマスクＲＭ
１の遮光パターン２等が形成された面を、ウエハ７側に
向けて露光する方が収差等の影響を低減でき、良好なパ
ターン転写が可能となるからである。露光処理に際して
は、露光光ＬをレジストマスクＲＭ１の第２主面側から
照射する。そして、レジストマスクＲＭ１の第１主面を
通過した露光光Ｌは、投影レンズ１０を介してウエハ７
のフォトレジスト膜９に縮小投影露光されるようになっ
ている。露光方式は、例えばステップ・アンド・リピー
トまたはステップ・アンド・スキャンのいずれの方式で
も良い。

【００７４】本実施の形態１によれば、半導体集積回路
装置の微細パターンを良好に転写できるので、半導体集
積回路装置の性能、信頼性および歩留まりを向上させる
ことができる。

【００７５】次に、例えばＣＭＩＳ回路を有する半導体
集積回路装置の製造方法に本実施の形態１の技術を適用
した場合について説明する。

【００７６】図１６は、本実施の形態１の半導体集積回
路装置の製造工程中の要部断面図を示している。ウエハ
７を構成する基板７Ｓは、例えば１〜１０Ωcm程度の比
抵抗を有するｐ型の単結晶シリコンからなる。基板７Ｓ
の主面（デバイス形成面）には、溝形の分離部（ＳＧＩ
（Shallow Groove Isolation）またはＳＴＩ（Shallow
Trench Isolation））１２が形成されている。この溝形
の分離部１２は、基板７Ｓの主面に形成された溝内に、
例えば酸化シリコン膜（ＳｉＯ₂等）が埋め込まれて形
成されている。また、基板７Ｓの主面側には、ｐ型ウエ
ルＰＷＬおよびｎ型ウエルＮＷＬが形成されている。ｐ
型ウエルＰＷＬには、例えばホウ素が導入され、ｎ型ウ
エルＮＷＬには、例えばリンが導入されている。このよ
うな分離部１２に囲まれたｐ型ウエルＰＷＬおよびｎ型
ウエルＮＷＬの活性領域には、ｎＭＩＳＱｎおよびｐＭ
ＩＳＱｐ（集積回路素子）が形成されている。

【００７７】ｎＭＩＳＱｎおよびｐＭＩＳＱｐのゲート
絶縁膜１３は、例えば厚さ６ｎｍ程度の酸化シリコン膜
からなる。ここでいうゲート絶縁膜１３の膜厚とは、二
酸化シリコン換算膜厚（以下、単に換算膜厚という）で
あり、実際の膜厚と一致しない場合もある。ゲート絶縁
膜１３は、酸化シリコン膜に代えて酸窒化シリコン膜で
構成しても良い。すなわち、ゲート絶縁膜１３と基板７
Ｓとの界面に窒素を偏析させる構造としても良い。酸窒
化シリコン膜は、酸化シリコン膜に比べて膜中における
界面準位の発生を抑制したり、電子トラップを低減した
りする効果が高いので、ゲート絶縁膜１３のホットキャ
リア耐性を向上でき、絶縁耐性を向上させることができ
る。また、酸窒化シリコン膜は、酸化シリコン膜に比べ
て不純物が貫通し難いので、酸窒化シリコン膜を用いる
ことにより、ゲート電極材料中の不純物が基板７Ｓ側に
拡散することに起因するしきい値電圧の変動を抑制また
は防止することができる。酸窒化シリコン膜を形成する
には、例えば基板７ＳをＮＯ、ＮＯ₂またはＮＨ₃といっ
た含窒素ガス雰囲気中で熱処理すれば良い。

【００７８】また、ゲート絶縁膜１３を、例えば窒化シ
リコン膜、あるいは酸化シリコン膜と窒化シリコン膜と
の複合絶縁膜で形成しても良い。酸化シリコン膜からな
るゲート絶縁膜１３を上記換算膜厚で５ｎｍ未満、特に
３ｎｍ未満まで薄くすると、直接トンネル電流の発生や
ストレス起因のホットキャリア等による絶縁破壊耐圧の
低下が顕在化する。窒化シリコン膜は、酸化シリコン膜
よりも誘電率が高いためにその換算膜厚は実際の膜厚よ
りも薄くなる。すなわち、窒化シリコン膜を有する場合
には、物理的に厚くても、相対的に薄い二酸化シリコン
膜と同等の容量を得ることができる。従って、ゲート絶
縁膜１３を単一の窒化シリコン膜あるいはそれと酸化シ
リコン膜との複合膜で構成することにより、その実効膜
厚を、酸化シリコン膜で構成されたゲート絶縁膜よりも
厚くすることができるので、トンネル漏れ電流の発生や
ホットキャリアによる絶縁破壊耐圧の低下を改善するこ
とができる。

【００７９】ｎＭＩＳＱｎおよびｐＭＩＳＱｐのゲート
電極１４は、例えば低抵抗多結晶シリコン膜上にチタン
シリサイド（ＴｉＳｉ_x）層またはコバルトシリサイド
（ＣｏＳｉ_x）層を形成されてなる。ただし、ゲート電
極１４の構造は、これに限定されるものではなく、例え
ば低抵抗多結晶シリコン膜、ＷＮ（窒化タングステン）
膜およびＷ（タングステン）膜の積層膜で構成される、
いわゆるポリメタルゲート構造としても良い。ゲート電
極１４の側面には、例えば酸化シリコンからなるサイド
ウォール１５が形成されている。

【００８０】ｎＭＩＳＱｎのソースおよびドレイン用の
半導体領域１６は、チャネルに隣接するｎ^-型半導体領
域と、ｎ^-型半導体領域に接続され、かつ、ｎ^-型半導体
領域分だけチャネルから離間する位置に設けられたｎ⁺
型半導体領域とを有している。ｎ^-型半導体領域および
ｎ⁺型半導体領域には、例えばリンまたはヒ素が導入さ
れている。一方、ｐＭＩＳＱｐのソースおよびドレイン
用の半導体領域１７は、チャネルに隣接するｐ^-型半導
体領域と、ｐ^-型半導体領域に接続され、かつ、ｐ ^-型半
導体領域分だけチャネルから離間する位置に設けられた
ｐ⁺型半導体領域とを有している。ｐ^-型半導体領域およ
びｐ⁺型半導体領域には、例えばホウ素が導入されてい
る。この半導体領域１６，１７の上面一部には、例えば
チタンシリサイド層またはコバルトシリサイド層等のよ
うなシリサイド層が形成されている。

【００８１】このような基板７Ｓ上には層間絶縁膜８ａ
が堆積されている。この層間絶縁膜８ａは、ゲート電極
１４，１４の狭いスペースを埋め込むことのできるリフ
ロー性の高い膜、例えばＢＰＳＧ(Boron-doped Phospho
Silicate Glass)膜からなる。また、スピン塗布法によ
って形成されるＳＯＧ(Spin On Glass) 膜で構成しても
良い。層間絶縁膜８ａには、微細な複数のコンタクトホ
ールＣＮＴが形成されている。コンタクトホールＣＮＴ
の底部からは半導体領域１６，１７の上面一部が露出さ
れている。このコンタクトホールＣＮＴ内には、プラグ
１８が形成されている。プラグ１８は、例えばコンタク
トホールＣＮＴの内部を含む層間絶縁膜８ａ上にＣＶＤ
法等で窒化チタン（ＴｉＮ）膜およびタングステン
（Ｗ）膜を堆積した後、層間絶縁膜８ａ上の不要な窒化
チタン膜およびタングステン膜をＣＭＰ（Chemical Mec
hanical Polishing）法またはエッチバック法によって
除去し、コンタクトホールＣＮＴ内のみにこれらの膜を
残すことで形成されている。層間絶縁膜８ａ上には、例
えばタングステンやアルミニウム等からなる第１層配線
１９が形成されている。第１層配線１９は、プラグ１８
を通じてｎＭＩＳＱｎおよびｐＭＩＳＱｐのソース・ド
レイン用の半導体領域１６，１７やゲート電極１４と電
気的に接続されている。本実施の形態１では、例えば上
記ゲート電極１４や第１層配線１９の形成時に、上記レ
ジストマスクＲＭ１を用いた。

【００８２】（実施の形態２）本実施の形態２において
は、ハーフトーン型位相シフトマスクに本発明の技術思
想を適用した場合について説明する。

【００８３】図１７は、本実施の形態２のレジストマス
クＲＭ２の要部平面図、図１８は、図１７のＸ３−Ｘ３
線の断面図を示している。本実施の形態２のレジストマ
スクＲＭ２は、ウエハ上のフォトレジスト膜にコンタク
トホールまたはスルーホール等のようなホールパターン
を転写する際に用いるハーフトーン型位相シフトマスク
を例示している。マスク基板１の第１主面上には、平面
四角形状の開口パターン２０と、これを取り囲むように
配置されたハーフトーンパターン２１とが形成されてい
る。開口パターン２０は、ウエハ上のフォトレジスト膜
にホールパターンとして転写されるパターンであり、開
口パターン２０からはマスク基板１の第１主面が露出さ
れている。一方、ハーフトーンパターン２１は、ハーフ
トーンパターン２１を透過する露光光の透過率を、上記
開口パターン２０を透過する露光光の透過率よりも低く
する機能と、その他に、ハーフトーンパターン２１を透
過した露光光の位相が、上記開口パターン２０を透過し
た露光光の位相に対して１８０°反転されるようにする
位相シフタとしての機能とを持つパターンである。

【００８４】本実施の形態２においては、このハーフト
ーンパターン２１が、前記遮光パターン２，３，４と同
様の構造とされている。すなわち、ハーフトーンパター
ン２１は、マスク基板１の第１主面に積層された導体薄
膜５と、その上に積層されたレジスト膜６とを有する構
造とされている。ただし、本実施の形態２においては、
レジスト膜６がポジ型とされている。これは、その方
が、電子線描画領域を小さくできるので、電子線描画時
間を短縮できるからである。また、本実施の形態２にお
いては、ハーフトーンパターン２１を透過する露光光の
透過率が、主として導体薄膜５の厚さを制御することに
より設定されている。すなわち、導体薄膜５は減光体と
して機能している。ハーフトーンパターンをレジスト膜
６のみで構成する場合、ハーフトーンパターンには露光
光の透過率と位相反転との両方の効果を同時に高い精度
で安定して持たせなければならないので、ハーフトーン
パターン（レジスト膜）の厚さ設定が極めて難しい。こ
れに対して、本実施の形態２によれば、ハーフトーンパ
ターン２１における露光光の透過率を導体薄膜５で設定
することにより、レジスト膜６の厚さ設定は主に露光光
の位相反転を考慮すれば良いので、ハーフトーンパター
ン２１におけるレジスト膜６の厚さ設定を容易にするこ
とが可能となる。したがって、現在、マスク製作が容易
である等の理由から広く適用されているハーフトーン型
位相シフトマスクをレジストマスクにより作成すること
ができる。

【００８５】ただし、導体薄膜５で位相差をコントロー
ルし、レジスト膜６で透過率を制御する様な逆の構造に
おいても適用可能であり有利である。この場合において
も、それぞれの膜でパラメータを制御できる事から、レ
ジストのみで両パラメータを制御する場合よりも高精度
に制御でき、マスク作成が容易になる事は言うまでもな
い。

【００８６】このような実施の形態２において、マーク
パターンを、クロム等のようなメタル膜の単体膜で形成
しても良い。

【００８７】前記図１６のコンタクトホールＣＮＴは、
本実施の形態２のレジストマスクＲＭ２を用いて形成で
きる。すなわち、まず、層間絶縁膜８ａをＣＶＤ（Chem
icalVapor Deposition）法等によって基板７Ｓ上に堆積
した後、その上に、例えばポジ型のフォトレジスト膜を
塗布する。続いて、図１５で説明したようにして、レジ
ストマスクＲＭ２のパターンを縮小投影露光処理によっ
てウエハ７上のフォトレジスト膜９に転写した後、現像
処理等の一連のフォトリソグラフィ工程を経てフォトレ
ジストパターンを形成する。その後、そのフォトレジス
トパターンをエッチングマスクとして、そこから露出す
る層間絶縁膜８ａを除去することにより、コンタクトホ
ールＣＮＴを形成する。

【００８８】以上、本発明者によってなされた発明を実
施の形態に基づき具体的に説明したが、本発明は前記実
施の形態に限定されるものではなく、その要旨を逸脱し
ない範囲で種々変更可能であることはいうまでもない。

【００８９】例えば前記実施の形態１，２においては、
マスク基板とレジスト膜との間に導体薄膜が介在される
遮光パターン構造を有する場合について説明したが、こ
れに限定されるものではなく、例えば次のようにしても
良い。すなわち、マスク基板に接して形成された前記レ
ジスト膜上に、そのレジスト膜に接するように前記導体
薄膜を堆積する構造としても良い。また、マスク基板上
に前記導体薄膜を介して前記レジスト膜を堆積し、さら
にその上に前記導体薄膜を堆積する構造としても良い。

【００９０】また、前記実施の形態１においてはライン
パターンを形成する場合について説明したが、前記実施
の形態１で説明した構造のレジストマスクを用いてホー
ルパターンを形成することもできる。また、前記実施の
形態２においてはホールパターンを形成する場合につい
て説明したが、前記実施の形態２で説明した構造のレジ
ストマスクを用いてラインパターンを形成することもで
きる。

【００９１】また、前記実施の形態１，２においては、
半導体集積回路基板として半導体単体からなる半導体基
板を用いた場合について説明したが、これに限定される
ものではなく、例えば絶縁層上に薄い半導体層を設けて
なるＳＯＩ（Silicon On Insulator）基板や半導体基板
の表面にエピタキシャル層を設けてなるエピタキシャル
基板を用いても良い。

【００９２】また、配線構造として、絶縁膜に形成され
た配線形成用開口部（配線溝や孔）内に埋込配線やプラ
グを形成する、いわゆるダマシン配線技術を用いる半導
体集積回路装置の製造方法にも適用できる。

【００９３】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野であるＣＭＩ
Ｓ回路を有する半導体集積回路装置の製造方法に適用し
た場合について説明したが、それに限定されるものでは
なく、例えばＤＲＡＭ（Dynamic Random Access Memor
y）、ＳＲＡＭ（Static Random Access Memory）または
フラッシュメモリ（ＥＥＰＲＯＭ；Electric Erasable
Programmable Read Only Memory）等のようなメモリ回
路を有する半導体集積回路装置の製造方法、マイクロプ
ロセッサ等のような論理回路を有する半導体集積回路装
置の製造方法あるいは上記メモリ回路と論理回路とを同
一半導体基板に設けている混載型の半導体集積回路装置
の製造方法にも適用できる。また、例えば超電導装置、
マイクロマシーン、磁気ヘッド、電子デバイスまたは液
晶パネル等の製造に適用して有効である。

【００９４】

【発明の効果】本願によって開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下の通りである。 (1).遮光パターンをアルミニウム主体の導体膜と露光光
に対して遮光性を有するレジスト膜との積層構造で形成
することにより、レジスト膜に電子線描画処理によって
パターンを描画する際に発生するチャージアップを低減
または防止することができるので、そのチャージアップ
に起因するパターンの寸法変動や位置ずれ等のような不
具合を抑制または防止することが可能となる。したがっ
て、レジストマスクの品質を向上させることが可能とな
る。 (2).アルミニウム主体の導体膜および露光光に対して遮
光性を有するレジスト膜の積層構造を有する遮光パター
ンを持つマスクを用いた縮小投影露光法によってウエハ
のフォトレジスト膜に所望のパターンを転写する工程を
有することにより、ウエハのフォトレジスト膜に転写さ
れるパターンの信頼性を向上させることができるので、
半導体集積回路装置の性能を向上させることが可能とな
る。

【図面の簡単な説明】

【図１】本発明者らが検討したマスクの全体平面図であ
る。

【図２】図１のＸ１−Ｘ１線の断面図である。

【図３】本発明の一実施の形態であるマスクの全体平面
図である。

【図４】図３のＸ２−Ｘ２線の断面図である。

【図５】図４の遮光パターンの要部拡大断面図である。

【図６】アルミニウムを主体とした導体薄膜における露
光光の透過率特性の一例のグラフ図である。

【図７】図３のマスクの製造工程中の全体断面図であ
る。

【図８】図７に続くマスクの製造工程中の全体断面図で
ある。

【図９】図８に続くマスクの製造工程中の全体断面図で
ある。

【図１０】本発明の一実施の形態によるマスクの電子線
描画パターンの一例の平面図である。

【図１１】本発明の一実施の形態によるマスクの電子線
描画パターンの一例の平面図である。

【図１２】本発明らが検討したマスクであって、遮光パ
ターンをレジスト膜のみで構成するマスクの電子線描画
パターンの一例の平面図である。

【図１３】本発明らが検討したマスクであって、遮光パ
ターンをレジスト膜のみで構成するマスクの電子線描画
パターンの一例の平面図である。

【図１４】アルミニウムを主体とする導体薄膜の現像液
によるエッチング残膜量を示すグラフ図である。

【図１５】本発明の一実施の形態であるマスクを用いた
露光処理の状態を模式的に示す説明図である。

【図１６】本発明の一実施の形態である半導体集積回路
装置の製造工程中の要部断面図である。

【図１７】本発明の他の実施の形態であるマスクの要部
平面図である。

【図１８】図１７のＸ３−Ｘ３線の断面図である。

【符号の説明】

１マスク基板２遮光パターン３遮光パターン４遮光パターン５導体薄膜６レジスト膜６ａ〜６ｃ電子線描画パターン６ａ１〜６ａ４電子線描画パターン７ウエハ７Ｓ半導体基板８層間絶縁膜９フォトレジスト膜１０投影レンズ１２分離部１３ゲート絶縁膜１４ゲート電極１５サイドウォール１６半導体領域１７半導体領域１８プラグ１９第１層配線２０開口部２１ハーフトーンパターン５０レジストマスク５１マスク基板５２遮光パターン５３遮光パターン５４遮光パターン５５周辺領域５６パターン転写領域ＲＭ１レジストマスクＲＭ２レジストマスクＡパターン転写領域Ｂ周辺領域ＥＢ電子線Ｓ１，Ｓ２描画ショットＱｐｐチャネル型のＭＩＳ・ＦＥＴＱｎｎチャネル型のＭＩＳ・ＦＥＴ

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号ＦＩテーマコート゛(参考）Ｈ０１Ｌ 21/3205 Ｈ０１Ｌ 27/08 ３２１Ｚ 21/8238 27/10 ４３４ 21/8247 21/30 ５０２Ｐ 27/092 21/88 Ｂ 27/10 ３７１ 27/115 (72)発明者服部孝司東京都国分寺市東恋ヶ窪一丁目280番地株式会社日立製作所中央研究所内 (72)発明者田中稔彦東京都国分寺市東恋ヶ窪一丁目280番地株式会社日立製作所中央研究所内Ｆターム(参考） 2H095 BA01 BB03 BB10 BB15 BB18 BB25 BB35 BC01 BC06 BC17 BE03 5F033 HH08 HH19 JJ19 JJ33 KK04 KK19 KK25 KK27 KK34 LL04 MM01 MM07 MM08 NN06 NN07 PP06 QQ01 QQ09 QQ31 QQ37 QQ48 QQ58 QQ65 RR04 RR09 RR15 RR25 SS11 TT08 VV16 WW02 XX00 XX03 XX15 5F048 AC03 AC04 BA01 BA16 BA17 BB05 BB08 BB09 BB11 BB12 BE03 BF02 BF06 BF07 BG13 5F083 AD00 BS00 EP00 JA05 JA19 JA35 JA36 JA39 JA40 JA53 JA56 MA06 MA19 PR01 PR40

Claims

【特許請求の範囲】

【請求項１】以下の工程を有することを特徴とするマ
スクの製造方法；（ａ）第１主面およびその裏面の第２主面を有するマス
ク基板を用意する工程、（ｂ）前記マスク基板の第１主
面上にアルミニウムを主体とする導体膜を堆積する工
程、（ｃ）前記マスク基板の第１主面上に露光光に対し
て遮光性を有するレジスト膜を前記導体膜を介して堆積
する工程、（ｄ）前記導体膜を基準電位に電気的に接続
した状態で、前記レジスト膜に対して所望のパターンを
電子線描画する工程、（ｅ）前記レジスト膜に対して現
像処理を施すことにより、前記レジスト膜からなるパタ
ーンを形成し、前記レジスト膜のパターンから露出され
る前記導体膜を現像液により除去することにより、前記
マスク基板の第１主面上に前記導体膜とレジスト膜との
積層膜パターンを形成する工程。
【請求項２】請求項１記載のマスクの製造方法におい
て、前記（ｃ）工程後、（ｄ）工程前に前記レジスト膜
上に導電性を有する有機膜を塗布する工程を有し、前記
（ｄ）工程に際して、前記導電性を有する有機膜と前記
基準電位とを電気的に接続した状態で、前記レジスト膜
に対して所望のパターンを電子線描画する工程を有する
ことを特徴とするマスクの製造方法。
【請求項３】請求項１記載のマスクの製造方法におい
て、前記積層膜パターンが遮光パターンであることを特
徴とするマスクの製造方法。
【請求項４】請求項３記載のマスクの製造方法におい
て、前記遮光パターンは、集積回路パターンを転写する
ための遮光パターン、マークパターン用の遮光パターン
および周辺遮光用の遮光パターンであり、これらの遮光
パターンを同時に形成することを特徴とするマスクの製
造方法。
【請求項５】請求項１記載のマスクの製造方法におい
て、前記積層膜パターンがハーフトーンパターンであ
り、前記ハーフトーンパターンのレジスト膜の厚さは、
前記ハーフトーンパターンを透過する露光光の位相が、
前記ハーフトーンパターンの無いパターンを透過する露
光光の位相に対して反転するように設定されていること
を特徴とするマスクの製造方法。
【請求項６】請求項１記載のマスクの製造方法におい
て、前記導体膜の厚さが１００ｎｍ以下であることを特
徴とするマスクの製造方法。
【請求項７】以下の工程を有することを特徴とする半
導体集積回路装置の製造方法；（ａ）第１主面およびその裏面の第２主面を有するマス
ク基板の前記第１主面上にアルミニウムを主体とする導
体膜および露光光に対して遮光性を有するレジスト膜の
積層膜構造を有する遮光パターンが設けられたマスクを
用意する工程、（ｂ）前記マスク用いた縮小投影露光処
理によってウエハのフォトレジスト膜に所望のパターン
を転写する工程。
【請求項８】請求項７記載の半導体集積回路装置の製
造方法において、前記縮小投影露光処理に際しては、前
記マスクをそのマスク基板の第１主面が縮小投影露光装
置の投影レンズ系を介して前記ウエハのフォトレジスト
膜の堆積面に対向する状態で設置し、前記マスク基板の
第２主面側から照射された露光光を前記マスクおよび投
影レンズ系を介して、前記ウエハのフォトレジスト膜に
照射することを特徴とする半導体集積回路装置の製造方
法。
【請求項９】請求項７記載の半導体集積回路装置の製
造方法において、前記遮光パターンは集積回路パターン
を転写するためのパターンであることを特徴とする半導
体集積回路装置の製造方法。
【請求項１０】請求項９記載の半導体集積回路装置の
製造方法において、前記集積回路パターンはラインパタ
ーンであり、前記遮光パターンのレジスト膜はネガ型で
あり、前記ウエハ上のフォトレジスト膜はネガ型である
ことを特徴とする半導体集積回路装置の製造方法。
【請求項１１】請求項７記載の半導体集積回路装置の
製造方法において、前記遮光パターンはマークパターン
であることを特徴とする半導体集積回路装置の製造方
法。
【請求項１２】請求項１１記載の半導体集積回路装置
の製造方法において、前記マークパターンを検出するた
めに用いる検出光は前記露光光よりも長波長の光を含む
ことを特徴とする半導体集積回路装置の製造方法。
【請求項１３】請求項７記載の半導体集積回路装置の
製造方法において、前記導体膜は前記マスク基板の第１
主面に接して設けられ、前記レジスト膜は前記マスク基
板の第１主面上に前記導体膜を介して設けられているこ
とを特徴とする半導体集積回路装置の製造方法。
【請求項１４】請求項７記載のマスクの製造方法にお
いて、前記導体膜の厚さが１００ｎｍ以下であることを
特徴とする半導体集積回路装置の製造方法。
【請求項１５】以下の工程を有することを特徴とする
半導体集積回路装置の製造方法；（ａ）第１主面およびその裏面の第２主面を有するマス
ク基板の前記第１主面上に、ハーフトーンパターンおよ
びハーフトーンパターンの一部が除去されることにより
形成された開口パターンが設けられ、前記ハーフトーン
パターンは、アルミニウムを主体とする導体膜および露
光光に対して遮光性を有するレジスト膜の積層膜構造を
有し、かつ、前記ハーフトーンパターンを透過する露光
光の位相を前記開口パターンを透過する露光光の位相に
対して反転させる機能を有するマスクを用意する工程、
（ｂ）前記マスクを用いた縮小投影露光処理によってウ
エハのフォトレジスト膜に所望のパターンを転写する工
程。
【請求項１６】請求項１５記載の半導体集積回路装置
の製造方法において、前記縮小投影露光処理に際して
は、前記マスクをそのマスク基板の第１主面が縮小投影
露光装置の投影レンズ系を介して前記ウエハのフォトレ
ジスト膜の堆積面に対向する状態で設置し、前記マスク
基板の第２主面側から照射された露光光を前記マスクお
よび投影レンズ系を介して、前記ウエハのフォトレジス
ト膜に照射することを特徴とする半導体集積回路装置の
製造方法。
【請求項１７】請求項１５記載の半導体集積回路装置
の製造方法において、前記開口パターンは集積回路パタ
ーンを転写するためのパターンであることを特徴とする
半導体集積回路装置の製造方法。
【請求項１８】請求項１７記載の半導体集積回路装置
の製造方法において、前記集積回路パターンはホールパ
ターンであり、前記ハーフトーンパターンのレジスト膜
はポジ型であり、前記ウエハ上のフォトレジスト膜はポ
ジ型であることを特徴とする半導体集積回路装置の製造
方法。
【請求項１９】請求項１５記載の半導体集積回路装置
の製造方法において、前記導体膜は前記マスク基板の第
１主面に接して設けられ、前記レジスト膜は前記マスク
基板の第１主面上に前記導体膜を介して設けられている
ことを特徴とする半導体集積回路装置の製造方法。
【請求項２０】請求項１５記載の半導体集積回路装置
の製造方法において、前記導体膜の厚さが１００ｎｍ以
下であることを特徴とする半導体集積回路装置の製造方
法。