JP2003241361A - 半導体集積回路装置の製造方法 - Google Patents
半導体集積回路装置の製造方法Info
- Publication number
- JP2003241361A JP2003241361A JP2002037203A JP2002037203A JP2003241361A JP 2003241361 A JP2003241361 A JP 2003241361A JP 2002037203 A JP2002037203 A JP 2002037203A JP 2002037203 A JP2002037203 A JP 2002037203A JP 2003241361 A JP2003241361 A JP 2003241361A
- Authority
- JP
- Japan
- Prior art keywords
- mask
- pattern
- semiconductor integrated
- integrated circuit
- circuit device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/26—Phase shift masks [PSM]; PSM blanks; Preparation thereof
- G03F1/32—Attenuating PSM [att-PSM], e.g. halftone PSM or PSM having semi-transparent phase shift portion; Preparation thereof
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 半導体集積回路装置のＴＡＴを短縮する。
【解決手段】 標準マスクにおいてハーフトーン膜１１
に開口形成された複数の開口パターン１２ａのうち、使
用しない開口パターン１２ａを、露光光に対して遮光性
を有する感電子線レジスト膜１３ａで覆い、使用する開
口パターン１２ａを、その感電子線レジスト膜１３ａか
ら露出させて選択的に残すことで、所望の半導体集積回
路装置の回路パターン形成に対応したハーフトーン型の
位相シフトマスク構成のマスクＭＨＲを作成する。
に開口形成された複数の開口パターン１２ａのうち、使
用しない開口パターン１２ａを、露光光に対して遮光性
を有する感電子線レジスト膜１３ａで覆い、使用する開
口パターン１２ａを、その感電子線レジスト膜１３ａか
ら露出させて選択的に残すことで、所望の半導体集積回
路装置の回路パターン形成に対応したハーフトーン型の
位相シフトマスク構成のマスクＭＨＲを作成する。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体集積回路装
置の製造技術に関し、特に、半導体集積回路装置の製造
工程における露光技術に適用して有効な技術に関するも
のである。
置の製造技術に関し、特に、半導体集積回路装置の製造
工程における露光技術に適用して有効な技術に関するも
のである。
【０００２】
【従来の技術】半導体集積回路装置の露光工程は、露光
光源から放射された光をマスクを介してウエハ上のフォ
トレジスト膜に照射することにより、フォトレジスト膜
に所望の集積回路パターンを転写する工程である。この
露光工程で使用される通常のマスクには、遮光パターン
と透明パターンとにより集積回路パターンの原画が形成
されている。通常のマスクの遮光パターンは、例えばク
ロム（Ｃｒ）等のような金属膜により形成されている。
ところで、近年、半導体集積回路装置においては、パタ
ーンの微細化が進められ、ウエハ上のフォトレジスト膜
におけるパターンの解像度の向上が求められており、位
相シフトマスクやＯＰＣ（Optical Proximity Correcti
on）マスク等のような超解像マスクを使用せざるを得な
い状況にある。位相シフトマスクは、透過光の位相を変
調するとで解像度を向上させるために工夫されたマスク
である。位相シフトマスクの１つであるハーフトーン型
の位相シフトマスクは、マスク基板上に光透過率が４〜
６％程度の半透明膜（または半遮光膜）を形成し、位相
を１８０度反転させるようにしてパターンの解像度を向
上させたマスクである。
光源から放射された光をマスクを介してウエハ上のフォ
トレジスト膜に照射することにより、フォトレジスト膜
に所望の集積回路パターンを転写する工程である。この
露光工程で使用される通常のマスクには、遮光パターン
と透明パターンとにより集積回路パターンの原画が形成
されている。通常のマスクの遮光パターンは、例えばク
ロム（Ｃｒ）等のような金属膜により形成されている。
ところで、近年、半導体集積回路装置においては、パタ
ーンの微細化が進められ、ウエハ上のフォトレジスト膜
におけるパターンの解像度の向上が求められており、位
相シフトマスクやＯＰＣ（Optical Proximity Correcti
on）マスク等のような超解像マスクを使用せざるを得な
い状況にある。位相シフトマスクは、透過光の位相を変
調するとで解像度を向上させるために工夫されたマスク
である。位相シフトマスクの１つであるハーフトーン型
の位相シフトマスクは、マスク基板上に光透過率が４〜
６％程度の半透明膜（または半遮光膜）を形成し、位相
を１８０度反転させるようにしてパターンの解像度を向
上させたマスクである。
【０００３】なお、マスクについては、例えば特開平９
−２１１８３７号公報に記載があり、ハーフトーン位相
シフタ上に、炭化して遮光性を高めたフォトレジスト膜
のパターンを設けたマスクについて開示されている。ま
た、例えば特開平６−３４７９９４号公報には、ハーフ
トーン方式位相シフトマスクにおいて、半遮光領域に設
けられた光透過領域に隣接する欠陥領域に遮光体を選択
的に設ける技術について開示されている。また、例えば
特開平９−８０７４１号公報には、ハーフトーン位相シ
フトマスクの白抜き欠陥領域に遮光体を設ける技術につ
いて開示されている。また、例えば特開平５−２８９３
０７号公報には、通常の電子線感応レジスト膜や光感応
レジスト膜がＡｒＦエキシマレーザに対して透過率を０
％にできることを利用して、マスク基板上の遮光パター
ンをレジスト膜で構成する技術が開示されている。
−２１１８３７号公報に記載があり、ハーフトーン位相
シフタ上に、炭化して遮光性を高めたフォトレジスト膜
のパターンを設けたマスクについて開示されている。ま
た、例えば特開平６−３４７９９４号公報には、ハーフ
トーン方式位相シフトマスクにおいて、半遮光領域に設
けられた光透過領域に隣接する欠陥領域に遮光体を選択
的に設ける技術について開示されている。また、例えば
特開平９−８０７４１号公報には、ハーフトーン位相シ
フトマスクの白抜き欠陥領域に遮光体を設ける技術につ
いて開示されている。また、例えば特開平５−２８９３
０７号公報には、通常の電子線感応レジスト膜や光感応
レジスト膜がＡｒＦエキシマレーザに対して透過率を０
％にできることを利用して、マスク基板上の遮光パター
ンをレジスト膜で構成する技術が開示されている。
【０００４】
【発明が解決しようとする課題】ところが、近年、半導
体集積回路装置においては、回路性能の向上要求に伴い
１つの半導体集積回路装置を製造するのに必要なマスク
の総数が増える傾向にあることや集積回路パターンの微
細化要求に伴い上記超解像マスクを使用せざるを得ない
状況にあること等から、半導体集積回路装置の製造時間
に占めるマスクの製造時間が増大しつつあり、半導体集
積回路装置の納期短縮を阻害する問題がある。特に、ハ
ーフトーン型の位相シフトマスクにおいては、通常のマ
スクに比べてマスク製造（検査工程を含む）に時間がか
かる、という問題がある。
体集積回路装置においては、回路性能の向上要求に伴い
１つの半導体集積回路装置を製造するのに必要なマスク
の総数が増える傾向にあることや集積回路パターンの微
細化要求に伴い上記超解像マスクを使用せざるを得ない
状況にあること等から、半導体集積回路装置の製造時間
に占めるマスクの製造時間が増大しつつあり、半導体集
積回路装置の納期短縮を阻害する問題がある。特に、ハ
ーフトーン型の位相シフトマスクにおいては、通常のマ
スクに比べてマスク製造（検査工程を含む）に時間がか
かる、という問題がある。
【０００５】本発明の目的は、半導体集積回路装置のＴ
ＡＴ（Turn Around Time）を短縮することのできる技術
を提供することにある。
ＡＴ（Turn Around Time）を短縮することのできる技術
を提供することにある。
【０００６】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【０００７】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
次のとおりである。
発明のうち、代表的なものの概要を簡単に説明すれば、
次のとおりである。
【０００８】すなわち、本発明は、透過光の位相を反転
させるハーフトーン膜に開口形成された複数の開口パタ
ーンのうちの所望の開口パターンを、露光光に対して遮
光性を有するレジスト膜からなるパターンにより選択的
に残すことで作成されたマスクを用いた縮小投影露光処
理によって、所望の半導体集積回路装置のパターンを形
成する工程を有するものである。
させるハーフトーン膜に開口形成された複数の開口パタ
ーンのうちの所望の開口パターンを、露光光に対して遮
光性を有するレジスト膜からなるパターンにより選択的
に残すことで作成されたマスクを用いた縮小投影露光処
理によって、所望の半導体集積回路装置のパターンを形
成する工程を有するものである。
【０００９】また、本発明は、マスク基板上に堆積され
た所定領域のハーフトーン膜において、配線チャネルの
格子交点の全てにホールパターン形成用の複数の開口パ
ターンを配置する第１マスクを用意する工程、前記第１
マスク上に、露光光に対して遮光性を有するレジスト膜
からなるパターンを形成することにより、前記複数の開
口パターンのうちの回路形成に使用する開口パターンが
選択された第２マスクを作製するる工程、前記第２マス
クを用いた縮小投影露光処理によってウエハ上のフォト
レジスト膜に所望のホールパターンを転写する工程を有
するものである。
た所定領域のハーフトーン膜において、配線チャネルの
格子交点の全てにホールパターン形成用の複数の開口パ
ターンを配置する第１マスクを用意する工程、前記第１
マスク上に、露光光に対して遮光性を有するレジスト膜
からなるパターンを形成することにより、前記複数の開
口パターンのうちの回路形成に使用する開口パターンが
選択された第２マスクを作製するる工程、前記第２マス
クを用いた縮小投影露光処理によってウエハ上のフォト
レジスト膜に所望のホールパターンを転写する工程を有
するものである。
【００１０】
【発明の実施の形態】本願実施の形態を説明する前に、
用語の意味を説明すると次の通りである。
用語の意味を説明すると次の通りである。
【００１１】１．ウエハとは、半導体集積回路の製造に
用いるシリコン単結晶基板（半導体ウエハまたは半導体
集積回路ウエハ；一般にほぼ平面円形状）、サファイア
基板、ガラス基板その他の絶縁、反絶縁または半導体基
板等並びにそれらの複合的基板を言う。
用いるシリコン単結晶基板（半導体ウエハまたは半導体
集積回路ウエハ；一般にほぼ平面円形状）、サファイア
基板、ガラス基板その他の絶縁、反絶縁または半導体基
板等並びにそれらの複合的基板を言う。
【００１２】２．デバイス面とは、ウエハの主面であっ
てその面にフォトリソグラフィにより、複数のチップ領
域に対応するデバイスパターンが形成される面を言う。
てその面にフォトリソグラフィにより、複数のチップ領
域に対応するデバイスパターンが形成される面を言う。
【００１３】３．マスク：パターン原画が描かれた基板
の総称で、パターンの原寸法の数倍のパターンが形成さ
れるレチクルを含む。可視、紫外光等を用いた露光装置
に用いられる。マスクには、通常のマスク、位相シフト
マスクおよびレジストマスクがある。
の総称で、パターンの原寸法の数倍のパターンが形成さ
れるレチクルを含む。可視、紫外光等を用いた露光装置
に用いられる。マスクには、通常のマスク、位相シフト
マスクおよびレジストマスクがある。
【００１４】４．通常のマスク（メタルマスクまたはク
ロムマスク）：透明なマスク基板上に、例えばクロム
（Ｃｒ）等のようなメタルからなる遮光パターンと、光
透過パターンとでマスクパターンを形成した一般的なマ
スクのことを言う。
ロムマスク）：透明なマスク基板上に、例えばクロム
（Ｃｒ）等のようなメタルからなる遮光パターンと、光
透過パターンとでマスクパターンを形成した一般的なマ
スクのことを言う。
【００１５】５．ハーフトーン型の位相シフトマスク：
位相シフトマスクの一種でシフタと遮光膜を兼用するハ
ーフトーン膜の透過率が１％以上、４０％未満で、それ
が無い部分と比較したときの位相シフト量が光の位相を
反転させるハーフトーンシフタを有するものである。
位相シフトマスクの一種でシフタと遮光膜を兼用するハ
ーフトーン膜の透過率が１％以上、４０％未満で、それ
が無い部分と比較したときの位相シフト量が光の位相を
反転させるハーフトーンシフタを有するものである。
【００１６】６．レジストマスクまたはレジスト遮光体
マスク：本願でレジストマスクというのは、一般に感光
性レジストをベースとした膜を電子線（イオンビーム）
や光（真空紫外、遠紫外、近紫外等の紫外線、可視光）
等のエネルギービームリソグラフィーやフォトリソグラ
フィーの手法で感光してマスク基板上にパターニングし
たものを言う。遮光膜としては真空紫外、遠紫外、近紫
外等の紫外線、可視光の全部または一部を遮蔽する。感
光性は上記樹脂自体の属性であり（但し、必要があれば
光吸収剤や光散乱物質を添加する場合もある）、ハロゲ
ン化銀等の添加組成物が感光性の主体をなすエマルジョ
ンマスク等は原則として、ここで言うレジストマスクに
対応しないものとする。すなわち、現像して初めて所望
の遮光性を発揮するものではなく、現像前から、又はマ
スク基板上に塗布等した時点ですでに遮光性を有するも
のである。ただし、それらを含めて各種の添加物を含む
ことを許容することは言うまでもない。レジストは一般
に有機樹脂を主要な樹脂成分とするものであるが、無機
物を添加することを許容する。
マスク：本願でレジストマスクというのは、一般に感光
性レジストをベースとした膜を電子線（イオンビーム）
や光（真空紫外、遠紫外、近紫外等の紫外線、可視光）
等のエネルギービームリソグラフィーやフォトリソグラ
フィーの手法で感光してマスク基板上にパターニングし
たものを言う。遮光膜としては真空紫外、遠紫外、近紫
外等の紫外線、可視光の全部または一部を遮蔽する。感
光性は上記樹脂自体の属性であり（但し、必要があれば
光吸収剤や光散乱物質を添加する場合もある）、ハロゲ
ン化銀等の添加組成物が感光性の主体をなすエマルジョ
ンマスク等は原則として、ここで言うレジストマスクに
対応しないものとする。すなわち、現像して初めて所望
の遮光性を発揮するものではなく、現像前から、又はマ
スク基板上に塗布等した時点ですでに遮光性を有するも
のである。ただし、それらを含めて各種の添加物を含む
ことを許容することは言うまでもない。レジストは一般
に有機樹脂を主要な樹脂成分とするものであるが、無機
物を添加することを許容する。
【００１７】７．半導体の分野では紫外線は以下のよう
に分類する。波長が４００ｎｍ程度未満で、５０ｎｍ程
度以上を紫外線、３００ｎｍ以上を近紫外線、３００ｎ
ｍ未満、２００ｎｍ以上を遠紫外線、２００ｎｍ未満を
真空紫外線。なお、本願の主な実施の形態は、２５０ｎ
ｍ未満、２００ｎｍ以上のＫｒＦエキシマレーザによる
遠紫外域でも可能であることは言うまでもない。また、
１００ｎｍ未満、５０ｎｍ以上の紫外線の短波長端領域
及び４００ｎｍ程度から５００ｎｍ程度の可視短波長短
領域でも本発明の原理を適用することは同様に可能であ
る。
に分類する。波長が４００ｎｍ程度未満で、５０ｎｍ程
度以上を紫外線、３００ｎｍ以上を近紫外線、３００ｎ
ｍ未満、２００ｎｍ以上を遠紫外線、２００ｎｍ未満を
真空紫外線。なお、本願の主な実施の形態は、２５０ｎ
ｍ未満、２００ｎｍ以上のＫｒＦエキシマレーザによる
遠紫外域でも可能であることは言うまでもない。また、
１００ｎｍ未満、５０ｎｍ以上の紫外線の短波長端領域
及び４００ｎｍ程度から５００ｎｍ程度の可視短波長短
領域でも本発明の原理を適用することは同様に可能であ
る。
【００１８】８．「遮光（遮光領域、遮光膜、遮光パタ
ーン等）」と言うときは、その領域に照射される露光光
のうち、４０％未満を透過させる光学特性を有すること
を示す。一般に数％から３０％未満のものが使われる。
特に従来のクロムマスクの代替として使用されるバイナ
リマスク（またはバイナリ遮光パターン）では、その遮
光領域の透過率がほぼ０、すなわち、１％未満、望まし
くは０．５％未満、更に実際的には０．１％未満であ
る。一方、「透明（透明膜、透明領域）」と言うとき
は、その領域に照射される露光光のうち、６０％以上を
透過させる光学特性を有することを示す。透明領域の透
過率は、ほぼ１００％、すなわち、９０％以上、望まし
くは９９％以上である。
ーン等）」と言うときは、その領域に照射される露光光
のうち、４０％未満を透過させる光学特性を有すること
を示す。一般に数％から３０％未満のものが使われる。
特に従来のクロムマスクの代替として使用されるバイナ
リマスク（またはバイナリ遮光パターン）では、その遮
光領域の透過率がほぼ０、すなわち、１％未満、望まし
くは０．５％未満、更に実際的には０．１％未満であ
る。一方、「透明（透明膜、透明領域）」と言うとき
は、その領域に照射される露光光のうち、６０％以上を
透過させる光学特性を有することを示す。透明領域の透
過率は、ほぼ１００％、すなわち、９０％以上、望まし
くは９９％以上である。
【００１９】９．マスク遮光材料に関して「メタル」と
言うときは、クロム、酸化クロム、その他の金属の同様
な化合物を指し、広くは金属元素を含む単体、化合物、
複合体等で遮光作用のあるものを含む。
言うときは、クロム、酸化クロム、その他の金属の同様
な化合物を指し、広くは金属元素を含む単体、化合物、
複合体等で遮光作用のあるものを含む。
【００２０】１０．レジスト膜とは、一般に有機溶剤、
ベース樹脂および感光剤を主成分とし、その他の成分も
加わって構成されている。紫外線または電子線等のよう
な露光光により感光剤は、光化学反応を起こし、その光
化学反応による生成物が、あるいはその光化学反応によ
る生成物が触媒となる反応により、ベース樹脂の現像液
への溶解速度を大きく変化させ、露光および露光後に行
われる現像処理によりパターンを形成するものを言う。
露光部でのベース樹脂の現像液への溶解速度が小から大
に変化するものをポジ型のレジストといい、露光部での
ベース樹脂の現像液への溶解速度が大から小に変化する
ものをネガ型のレジストという。一般的なレジスト膜で
は、主成分中に無機材料は含まれないが、例外としてＳ
ｉを含有するレジスト膜もこのレジスト膜に含まれるも
のとする。一般的なレジスト膜と感光性ＳＯＧ（Spin O
n Glass）との違いは、感光性ＳＯＧでは、主成分中に
Ｓｉ−ＯやＳｉ−Ｎ等が含まれ、この部分が無機材料で
ある点である。感光性ＳＯＧの主骨格は、ＳｉＯ2であ
る。有機か無機かの違いは、終端部分にＣＨ3等が結合
しているか否で決まる。一般に有機で終端させた方が安
定であり、広く使われているが、感光性ＳＯＧの主要部
とは関係無く、有機または無機のいずれでも可能であ
る。
ベース樹脂および感光剤を主成分とし、その他の成分も
加わって構成されている。紫外線または電子線等のよう
な露光光により感光剤は、光化学反応を起こし、その光
化学反応による生成物が、あるいはその光化学反応によ
る生成物が触媒となる反応により、ベース樹脂の現像液
への溶解速度を大きく変化させ、露光および露光後に行
われる現像処理によりパターンを形成するものを言う。
露光部でのベース樹脂の現像液への溶解速度が小から大
に変化するものをポジ型のレジストといい、露光部での
ベース樹脂の現像液への溶解速度が大から小に変化する
ものをネガ型のレジストという。一般的なレジスト膜で
は、主成分中に無機材料は含まれないが、例外としてＳ
ｉを含有するレジスト膜もこのレジスト膜に含まれるも
のとする。一般的なレジスト膜と感光性ＳＯＧ（Spin O
n Glass）との違いは、感光性ＳＯＧでは、主成分中に
Ｓｉ−ＯやＳｉ−Ｎ等が含まれ、この部分が無機材料で
ある点である。感光性ＳＯＧの主骨格は、ＳｉＯ2であ
る。有機か無機かの違いは、終端部分にＣＨ3等が結合
しているか否で決まる。一般に有機で終端させた方が安
定であり、広く使われているが、感光性ＳＯＧの主要部
とは関係無く、有機または無機のいずれでも可能であ
る。
【００２１】１１．半導体集積回路装置というときは、
シリコンウエハやサファイア基板等のような半導体また
は絶縁体基板上に作られるものだけでなく、特に、そう
でない旨明示された場合を除き、ＴＦＴ（Thin-Film-Tr
ansistor ）およびＳＴＮ（Super-Twisted-Nematic）液
晶等のようなガラス等のような他の絶縁基板上に作られ
るもの等も含むものとする。
シリコンウエハやサファイア基板等のような半導体また
は絶縁体基板上に作られるものだけでなく、特に、そう
でない旨明示された場合を除き、ＴＦＴ（Thin-Film-Tr
ansistor ）およびＳＴＮ（Super-Twisted-Nematic）液
晶等のようなガラス等のような他の絶縁基板上に作られ
るもの等も含むものとする。
【００２２】１２．ホールパターン：ウエハ上で露光波
長と同程度又はそれ以下の二次元的寸法を有するコンタ
クトホール、ビアホール（スルーホール）等の微細パタ
ーンである。一般には、マスク上では正方形またはそれ
に近い長方形あるいは八角形等の形状であるが、ウエハ
上では円形に近くなることが多い。
長と同程度又はそれ以下の二次元的寸法を有するコンタ
クトホール、ビアホール（スルーホール）等の微細パタ
ーンである。一般には、マスク上では正方形またはそれ
に近い長方形あるいは八角形等の形状であるが、ウエハ
上では円形に近くなることが多い。
【００２３】１３．ラインパターン：ウエハ上で配線等
を形成する帯状のパターンを言う。
を形成する帯状のパターンを言う。
【００２４】１４．セルベース型集積回路：セルベース
設計方式を用いた集積回路を言う。回路セルを適宜ライ
ブラリから抽出することで、回路セルレイアウト領域を
設計するセミカスタムＩＣで、スタンダードセルにブロ
ック（高機能化したマクロセル等）を混在可能とし、階
層設計概念を取り入れた方式によるＩＣを言う。
設計方式を用いた集積回路を言う。回路セルを適宜ライ
ブラリから抽出することで、回路セルレイアウト領域を
設計するセミカスタムＩＣで、スタンダードセルにブロ
ック（高機能化したマクロセル等）を混在可能とし、階
層設計概念を取り入れた方式によるＩＣを言う。
【００２５】１５．ＩＰ（Intellectual Property）：
既に設計され、動作が確認されている回路機能ブロック
を、設計資産として再利用が可能な回路ブロックまたは
機能ブロックのことを言う。具体的には、マクロセル(M
acro Cell)がある。
既に設計され、動作が確認されている回路機能ブロック
を、設計資産として再利用が可能な回路ブロックまたは
機能ブロックのことを言う。具体的には、マクロセル(M
acro Cell)がある。
【００２６】１６．マクロセル：基本セルよりも高機能
で、大規模な特定用途の回路ブロックまたは機能ブロッ
クを言う。マスクパターンが確定しているハードマクロ
と、ライブラリ情報はネットリスト表現までで、設計の
たびにマスクパターンを生成するソフトマクロに分類さ
れる。マクロセルには、小規模な論理ゲートを表し高さ
一定の標準セル（ポリセル）、規則的なレイアウト構造
を持ちモジュールジェネレータにより入力パラメータに
応じて自動生成されるＲＡＭ（Random AccessMemor
y）、ＲＯＭ（Read Only Memory），ＰＬＡ(Programmab
le Logic Array)、乗算器、加算機またはデータパスな
どのようなモジュールセル、ＣＰＵ（Central Processi
ng Unit）やアナログセル、入出力（Ｉ／Ｏ：Input／Ou
tput)セル等がある。マクロセルは、マスクパターン情
報以外に、自動配置配線のためのセル枠および端子情
報、シミュレーションのための機能モデル、論理モデル
および遅延パラメータ等のような情報がセルライブラリ
として設計システム（コンピュータ等）に登録されてお
り、シミュレーションのとき等、セルライブラリから簡
単に呼び出して使用できる。上記ＲＡＭの例としては、
ＤＲＡＭ（Dynamic RAM）、ＳＲＡＭ（Static RAM）ま
たはＦＲＡＭ（Ferroelectric RAM）等がある。また、
ＲＯＭの例としては、マスクＲＯＭ（ＭＲＯＭ）、フラ
ッシュメモリ（ＥＥＰＲＯＭ；Electric Erasable Prog
rammable ROM）等がある。
で、大規模な特定用途の回路ブロックまたは機能ブロッ
クを言う。マスクパターンが確定しているハードマクロ
と、ライブラリ情報はネットリスト表現までで、設計の
たびにマスクパターンを生成するソフトマクロに分類さ
れる。マクロセルには、小規模な論理ゲートを表し高さ
一定の標準セル（ポリセル）、規則的なレイアウト構造
を持ちモジュールジェネレータにより入力パラメータに
応じて自動生成されるＲＡＭ（Random AccessMemor
y）、ＲＯＭ（Read Only Memory），ＰＬＡ(Programmab
le Logic Array)、乗算器、加算機またはデータパスな
どのようなモジュールセル、ＣＰＵ（Central Processi
ng Unit）やアナログセル、入出力（Ｉ／Ｏ：Input／Ou
tput)セル等がある。マクロセルは、マスクパターン情
報以外に、自動配置配線のためのセル枠および端子情
報、シミュレーションのための機能モデル、論理モデル
および遅延パラメータ等のような情報がセルライブラリ
として設計システム（コンピュータ等）に登録されてお
り、シミュレーションのとき等、セルライブラリから簡
単に呼び出して使用できる。上記ＲＡＭの例としては、
ＤＲＡＭ（Dynamic RAM）、ＳＲＡＭ（Static RAM）ま
たはＦＲＡＭ（Ferroelectric RAM）等がある。また、
ＲＯＭの例としては、マスクＲＯＭ（ＭＲＯＭ）、フラ
ッシュメモリ（ＥＥＰＲＯＭ；Electric Erasable Prog
rammable ROM）等がある。
【００２７】１７．配線格子とは、配線を配置する経路
（配線チャネル）を示す線であって、互いに直交する複
数の配線格子線によって構成されている。なお、配線格
子とマクロセルの境界とが一致するタイプと、一致しな
いタイプがある。前者は、マクロセルの境界に配線を配
置できるので、配線容易性を向上できる。後者は、セル
サイズを小さくできるので、半導体チップのサイズ縮小
が可能となる。
（配線チャネル）を示す線であって、互いに直交する複
数の配線格子線によって構成されている。なお、配線格
子とマクロセルの境界とが一致するタイプと、一致しな
いタイプがある。前者は、マクロセルの境界に配線を配
置できるので、配線容易性を向上できる。後者は、セル
サイズを小さくできるので、半導体チップのサイズ縮小
が可能となる。
【００２８】以下の実施の形態においては便宜上その必
要があるときは、複数のセクションまたは実施の形態に
分割して説明するが、特に明示した場合を除き、それら
はお互いに無関係なものではなく、一方は他方の一部ま
たは全部の変形例、詳細、補足説明等の関係にある。
要があるときは、複数のセクションまたは実施の形態に
分割して説明するが、特に明示した場合を除き、それら
はお互いに無関係なものではなく、一方は他方の一部ま
たは全部の変形例、詳細、補足説明等の関係にある。
【００２９】また、以下の実施の形態において、要素の
数等（個数、数値、量、範囲等を含む）に言及する場
合、特に明示した場合および原理的に明らかに特定の数
に限定される場合等を除き、その特定の数に限定される
ものではなく、特定の数以上でも以下でも良い。
数等（個数、数値、量、範囲等を含む）に言及する場
合、特に明示した場合および原理的に明らかに特定の数
に限定される場合等を除き、その特定の数に限定される
ものではなく、特定の数以上でも以下でも良い。
【００３０】さらに、以下の実施の形態において、その
構成要素（要素ステップ等も含む）は、特に明示した場
合および原理的に明らかに必須であると考えられる場合
等を除き、必ずしも必須のものではないことは言うまで
もない。
構成要素（要素ステップ等も含む）は、特に明示した場
合および原理的に明らかに必須であると考えられる場合
等を除き、必ずしも必須のものではないことは言うまで
もない。
【００３１】同様に、以下の実施の形態において、構成
要素等の形状、位置関係等に言及するときは、特に明示
した場合および原理的に明らかにそうでないと考えられ
る場合等を除き、実質的にその形状等に近似または類似
するもの等を含むものとする。このことは、上記数値お
よび範囲についても同様である。
要素等の形状、位置関係等に言及するときは、特に明示
した場合および原理的に明らかにそうでないと考えられ
る場合等を除き、実質的にその形状等に近似または類似
するもの等を含むものとする。このことは、上記数値お
よび範囲についても同様である。
【００３２】また、本実施の形態を説明するための全図
において同一機能を有するものは同一の符号を付し、そ
の繰り返しの説明は省略する。
において同一機能を有するものは同一の符号を付し、そ
の繰り返しの説明は省略する。
【００３３】また、本実施の形態で用いる図面において
は、平面図であっても図面を見易くするためにハッチン
グを付す図もある。
は、平面図であっても図面を見易くするためにハッチン
グを付す図もある。
【００３４】また、本実施の形態においては、電界効果
トランジスタを代表するＭＩＳ・ＦＥＴ（Metal Insula
tor Semiconductor Field Effect Transistor）をＭＩ
Ｓと略し、ｐチャネル型のＭＩＳ・ＦＥＴをｐＭＩＳと
略し、ｎチャネル型のＭＩＳ・ＦＥＴをｎＭＩＳと略
す。
トランジスタを代表するＭＩＳ・ＦＥＴ（Metal Insula
tor Semiconductor Field Effect Transistor）をＭＩ
Ｓと略し、ｐチャネル型のＭＩＳ・ＦＥＴをｐＭＩＳと
略し、ｎチャネル型のＭＩＳ・ＦＥＴをｎＭＩＳと略
す。
【００３５】以下、本発明の実施の形態を図面に基づい
て詳細に説明する。
て詳細に説明する。
【００３６】（実施の形態１）本実施の形態１の半導体
集積回路装置は、例えばＣＭＩＳゲートアレイである。
図１は、その半導体集積回路装置を構成する半導体チッ
プ（以下、単にチップという）１Ｃの全体平面図を示し
ている。このチップ１Ｃは、例えば平面四角形状のシリ
コン単結晶の小片を素子形成基板として構成され、その
主面（デバイス面）中央の内部回路領域（論理回路領
域、第１論理回路領域）ＣＡには複数個の基本セル２が
Ｘ方向およびこれに直交するＹ方向に沿って等間隔に並
んで敷き詰められている。すなわち、本実施の形態１の
ゲートアレイは、いわゆる全面敷き詰め型（ＳＯＧ：Se
a Of Gate）あるいはチャネルレス型と称するゲートア
レイである。ただし、本発明はＳＯＧ型に限定されるも
のではなく種々適用可能であり、例えば基本セル列（複
数の基本セル２がＸ方向に沿って並んで配置されてな
る）と配線チャネル領域とをＹ方向に沿って交互に内部
回路領域に配置する一般的なゲートアレイや基本セル２
の他にＲＯＭ（Read Only Memory）やＲＡＭ（Random A
ccess Memory）等をも内部回路領域に配置する、いわゆ
る複合型のゲートアレイ（あるいはセルベース型集積回
路）に適用することも可能である。各基本セル２は、基
本的な論理回路（例えばＯＲ回路、ＮＯＲ回路、ＡＮＤ
回路、ＮＡＮＤ回路、Ｅｘｃｌｕｓｉｖｅ−ＯＲ回路ま
たはインバータ回路）を構成することが可能な１個また
は複数個の素子を有する単位領域である。
集積回路装置は、例えばＣＭＩＳゲートアレイである。
図１は、その半導体集積回路装置を構成する半導体チッ
プ（以下、単にチップという）１Ｃの全体平面図を示し
ている。このチップ１Ｃは、例えば平面四角形状のシリ
コン単結晶の小片を素子形成基板として構成され、その
主面（デバイス面）中央の内部回路領域（論理回路領
域、第１論理回路領域）ＣＡには複数個の基本セル２が
Ｘ方向およびこれに直交するＹ方向に沿って等間隔に並
んで敷き詰められている。すなわち、本実施の形態１の
ゲートアレイは、いわゆる全面敷き詰め型（ＳＯＧ：Se
a Of Gate）あるいはチャネルレス型と称するゲートア
レイである。ただし、本発明はＳＯＧ型に限定されるも
のではなく種々適用可能であり、例えば基本セル列（複
数の基本セル２がＸ方向に沿って並んで配置されてな
る）と配線チャネル領域とをＹ方向に沿って交互に内部
回路領域に配置する一般的なゲートアレイや基本セル２
の他にＲＯＭ（Read Only Memory）やＲＡＭ（Random A
ccess Memory）等をも内部回路領域に配置する、いわゆ
る複合型のゲートアレイ（あるいはセルベース型集積回
路）に適用することも可能である。各基本セル２は、基
本的な論理回路（例えばＯＲ回路、ＮＯＲ回路、ＡＮＤ
回路、ＮＡＮＤ回路、Ｅｘｃｌｕｓｉｖｅ−ＯＲ回路ま
たはインバータ回路）を構成することが可能な１個また
は複数個の素子を有する単位領域である。
【００３７】チップ１Ｃの主面において内部回路領域Ｃ
Ａの四辺外周には、周辺回路領域Ｉ／Ｏが配置されてい
る。各周辺回路領域Ｉ／Ｏには、内部回路領域ＣＡの四
辺に沿って複数の入出力セル３および外部端子４が配置
されている。この入出力セル３は、例えば入力回路、出
力回路または入出力双方向回路等のような入出力回路や
保護ダイオードまたは保護抵抗等のような静電破壊防止
回路を構成するための素子を含む単位領域である。この
入力回路は、チップ１Ｃの外部からの電源電圧や電気信
号をチップ１Ｃの内部回路に見合った状態にする機能を
有し、出力回路はチップ１Ｃの内部で形成された電気信
号をチップ１Ｃの外部の目的とする電子装置に減衰させ
ないように伝送する機能を有している。また、外部端子
４は、ボンディングワイヤまたはバンプ電極が接合され
る部分で、ここを通じてチップ１Ｃの内外間での電源電
圧および電気信号の授受が行われる。なお、外部端子４
は、例えば平面四角形状の導体膜からなり、各入出力セ
ル３毎に配置されている。
Ａの四辺外周には、周辺回路領域Ｉ／Ｏが配置されてい
る。各周辺回路領域Ｉ／Ｏには、内部回路領域ＣＡの四
辺に沿って複数の入出力セル３および外部端子４が配置
されている。この入出力セル３は、例えば入力回路、出
力回路または入出力双方向回路等のような入出力回路や
保護ダイオードまたは保護抵抗等のような静電破壊防止
回路を構成するための素子を含む単位領域である。この
入力回路は、チップ１Ｃの外部からの電源電圧や電気信
号をチップ１Ｃの内部回路に見合った状態にする機能を
有し、出力回路はチップ１Ｃの内部で形成された電気信
号をチップ１Ｃの外部の目的とする電子装置に減衰させ
ないように伝送する機能を有している。また、外部端子
４は、ボンディングワイヤまたはバンプ電極が接合され
る部分で、ここを通じてチップ１Ｃの内外間での電源電
圧および電気信号の授受が行われる。なお、外部端子４
は、例えば平面四角形状の導体膜からなり、各入出力セ
ル３毎に配置されている。
【００３８】図２は内部回路領域ＣＡの要部拡大平面図
の一例を示し、図３は図２のＸ１−Ｘ１線の断面図を示
している。ここには、基本セル２が、２つのｐＭＩＳＱ
ｐおよび２つのｎＭＩＳＱｎを有する構成が例示されて
いる。このｐＭＩＳＱｐとｎＭＩＳＱｎとによりＣＭＩ
Ｓ（Complementary MIS）回路を形成できる。基本セル
２内のｐＭＩＳＱｐおよびｎＭＩＳＱｐのそれぞれは、
活性領域Ｌと、これに対して交差するように配置された
帯状の２本のゲート電極Ｇとのパターンを有している。
このようなパターンを有する基本セル２がＸ，Ｙ方向に
沿って繰り返し配置されている。図１の内部回路領域Ｃ
Ａには、Ｘ方向に沿って延在するｎウエルＮＷＬおよび
ｐウエルＰＷＬの帯状のパターンが、Ｙ方向に沿って交
互に配置されている。そして、上記ｐＭＩＳＱｐはｎウ
エルＮＷＬの領域内に配置され、上記ｎＭＩＳＱｎはｐ
ウエルＰＷＬの領域内に配置されている。ｎウエルＮＷ
ＬおよびｐウエルＰＷＬは、チップ１Ｃを構成する素子
形成基板（以下、単に基板という）１Ｓの主面から所望
の深さに渡って所望の不純物が含有されることで形成さ
れている。ｎウエルＮＷＬには、例えばリンまたはヒ素
が含有され、ｐウエルＰＷＬには、例えばホウ素が含有
されている。基板１Ｓは、例えばｐ型のシリコン単結晶
からなり、その主面には、溝型の分離部（ＳＧＩ：Shal
low Groove IsolationまたはＳＴＩ：Shallow Trench I
solation）５が形成されている。この分離部５は、基板
１Ｓの厚さ方向に掘られた溝内に、例えばシリコン酸化
膜（ＳｉＯ2等）からなる絶縁膜が埋め込まれてなり、
平面的には上記活性領域Ｌを規定している。なお、この
分離部は溝型のものに限定されるものではなく、例えば
選択酸化（ＬＯＣＯＳ：Local Oxidation of Silicon）
法によって形成されるフィールド絶縁膜によって構成す
ることもできる。
の一例を示し、図３は図２のＸ１−Ｘ１線の断面図を示
している。ここには、基本セル２が、２つのｐＭＩＳＱ
ｐおよび２つのｎＭＩＳＱｎを有する構成が例示されて
いる。このｐＭＩＳＱｐとｎＭＩＳＱｎとによりＣＭＩ
Ｓ（Complementary MIS）回路を形成できる。基本セル
２内のｐＭＩＳＱｐおよびｎＭＩＳＱｐのそれぞれは、
活性領域Ｌと、これに対して交差するように配置された
帯状の２本のゲート電極Ｇとのパターンを有している。
このようなパターンを有する基本セル２がＸ，Ｙ方向に
沿って繰り返し配置されている。図１の内部回路領域Ｃ
Ａには、Ｘ方向に沿って延在するｎウエルＮＷＬおよび
ｐウエルＰＷＬの帯状のパターンが、Ｙ方向に沿って交
互に配置されている。そして、上記ｐＭＩＳＱｐはｎウ
エルＮＷＬの領域内に配置され、上記ｎＭＩＳＱｎはｐ
ウエルＰＷＬの領域内に配置されている。ｎウエルＮＷ
ＬおよびｐウエルＰＷＬは、チップ１Ｃを構成する素子
形成基板（以下、単に基板という）１Ｓの主面から所望
の深さに渡って所望の不純物が含有されることで形成さ
れている。ｎウエルＮＷＬには、例えばリンまたはヒ素
が含有され、ｐウエルＰＷＬには、例えばホウ素が含有
されている。基板１Ｓは、例えばｐ型のシリコン単結晶
からなり、その主面には、溝型の分離部（ＳＧＩ：Shal
low Groove IsolationまたはＳＴＩ：Shallow Trench I
solation）５が形成されている。この分離部５は、基板
１Ｓの厚さ方向に掘られた溝内に、例えばシリコン酸化
膜（ＳｉＯ2等）からなる絶縁膜が埋め込まれてなり、
平面的には上記活性領域Ｌを規定している。なお、この
分離部は溝型のものに限定されるものではなく、例えば
選択酸化（ＬＯＣＯＳ：Local Oxidation of Silicon）
法によって形成されるフィールド絶縁膜によって構成す
ることもできる。
【００３９】上記基本セル２の２個のｐＭＩＳＱｐ，Ｑ
ｐは、ソースおよびドレイン用のｐ型の半導体領域６Ｐ
と、ゲート絶縁膜７と、ゲート電極Ｇとを有している。
半導体領域６Ｐには、例えばホウ素が含有されている。
半導体領域６Ｐのうち、互いに平行に隣接するゲート電
極Ｇ，Ｇの間の中央の半導体領域６Ｐは、２個のｐＭＩ
ＳＱｐ，Ｑｐに共有の領域となっている。なお、ホット
キャリアを抑制すべく、半導体領域６Ｐを、そのＭＩＳ
のチャネル側に配置された低不純物濃度領域と、それに
電気的に接続されチャネルから低不純物濃度領域分だけ
離間した位置に形成された高不純物濃度領域とで構成す
る、いわゆるＬＤＤ（Lightly Doped Drain）構造とし
ても良い。また、ソース・ドレイン間のパンチスルーを
抑制すべく、半導体領域６Ｐのチャネル側端部近傍にお
いて基板１Ｓの主面から所定の深さ位置に半導体領域６
Ｐとは導電型の異なる半導体領域を設けても良い。
ｐは、ソースおよびドレイン用のｐ型の半導体領域６Ｐ
と、ゲート絶縁膜７と、ゲート電極Ｇとを有している。
半導体領域６Ｐには、例えばホウ素が含有されている。
半導体領域６Ｐのうち、互いに平行に隣接するゲート電
極Ｇ，Ｇの間の中央の半導体領域６Ｐは、２個のｐＭＩ
ＳＱｐ，Ｑｐに共有の領域となっている。なお、ホット
キャリアを抑制すべく、半導体領域６Ｐを、そのＭＩＳ
のチャネル側に配置された低不純物濃度領域と、それに
電気的に接続されチャネルから低不純物濃度領域分だけ
離間した位置に形成された高不純物濃度領域とで構成す
る、いわゆるＬＤＤ（Lightly Doped Drain）構造とし
ても良い。また、ソース・ドレイン間のパンチスルーを
抑制すべく、半導体領域６Ｐのチャネル側端部近傍にお
いて基板１Ｓの主面から所定の深さ位置に半導体領域６
Ｐとは導電型の異なる半導体領域を設けても良い。
【００４０】上記基本セル２の２個のｎＭＩＳＱｎ，Ｑ
ｎは、ソースおよびドレイン用のｎ型の半導体領域６Ｎ
と、ゲート絶縁膜７と、ゲート電極Ｇとを有している。
半導体領域６Ｎには、例えばリン（Ｐ）またはヒ素（Ａ
ｓ）が含有されている。ｐＭＩＳＱｐと同様に、基本セ
ル２の中央の半導体領域６Ｎは、２個のｎＭＩＳＱｎ，
Ｑｎに共有の領域となっている。なお、ｎＭＩＳＱｎの
場合もｐＭＩＳＱｐと同様に、ＬＤＤ構造としても良い
し、パンチスルーを抑制するためのｐ型の半導体領域を
設ける構造としても良い。
ｎは、ソースおよびドレイン用のｎ型の半導体領域６Ｎ
と、ゲート絶縁膜７と、ゲート電極Ｇとを有している。
半導体領域６Ｎには、例えばリン（Ｐ）またはヒ素（Ａ
ｓ）が含有されている。ｐＭＩＳＱｐと同様に、基本セ
ル２の中央の半導体領域６Ｎは、２個のｎＭＩＳＱｎ，
Ｑｎに共有の領域となっている。なお、ｎＭＩＳＱｎの
場合もｐＭＩＳＱｐと同様に、ＬＤＤ構造としても良い
し、パンチスルーを抑制するためのｐ型の半導体領域を
設ける構造としても良い。
【００４１】ｐＭＩＳＱｐおよびｎＭＩＳＱｎのゲート
絶縁膜７は、例えばシリコン酸化膜からなる。また、こ
のゲート絶縁膜７を酸窒化膜（ＳｉＯＮ膜）によって形
成しても良い。これにより、ゲート絶縁膜７中における
界面準位の発生を抑制することができ、また、同時にゲ
ート絶縁膜７中の電子トラップも低減することができる
ので、ホットキャリア耐性を向上させることが可能とな
る。これにより、ｐＭＩＳＱｐおよびｎＭＩＳＱｎの動
作信頼性を向上させることが可能となる。
絶縁膜７は、例えばシリコン酸化膜からなる。また、こ
のゲート絶縁膜７を酸窒化膜（ＳｉＯＮ膜）によって形
成しても良い。これにより、ゲート絶縁膜７中における
界面準位の発生を抑制することができ、また、同時にゲ
ート絶縁膜７中の電子トラップも低減することができる
ので、ホットキャリア耐性を向上させることが可能とな
る。これにより、ｐＭＩＳＱｐおよびｎＭＩＳＱｎの動
作信頼性を向上させることが可能となる。
【００４２】ｐＭＩＳＱｐおよびｎＭＩＳＱｎのゲート
電極Ｇは、例えばｎ形の低抵抗ポリシリコン膜上に、窒
化チタン（ＴｉＮ）や窒化タングステン（ＷＮ）等のよ
うなバリア金属膜を介してタングステン（Ｗ）等のよう
な金属膜が下層から順に堆積されて形成されている（い
わゆるポリメタル構造）。このバリア金属膜は、低抵抗
ポリシリコン膜上にタングステン膜を直接積み重ねた場
合に、その接触部に製造プロセス中の熱処理によりシリ
サイドが形成されてしまうのを防止する等の機能を有し
ている。ポリメタル構造とすることによりゲート電極Ｇ
の抵抗を低減させることができ、ゲートアレイの動作速
度を向上させることができる。ただし、ゲート電極Ｇは
ポリメタル構造に限定されるものではなく、例えば低抵
抗ポリシリコンの単体膜で形成しても良いし、低抵抗ポ
リシリコン膜上にタングステンシリサイド等のようなシ
リサイド膜を堆積させてなる、いわゆるポリサイド構造
としても良い。ゲート電極Ｇの長手方向両端部（活性領
域Ｌの外周の分離領域と重なる位置）には幅広部が形成
されており、ここに上層配線とのコンタクトホールが配
置される。また、ｐＭＩＳＱｐおよびｎＭＩＳＱｎのゲ
ート電極Ｇは、互いに等しい寸法で同一のフォトリソグ
ラフィ技術およびドライエッチング技術によるパターニ
ング工程で形成されている。特に限定されるものではな
いが、ｐＭＩＳＱｐおよびｎＭＩＳＱｎのゲート電極Ｇ
のゲート長は、例えば０．１４μｍ程度である。ただ
し、基本セル２の構成は上記したものに限定されるもの
ではなく種々変更可能である。例えば１個の基本セル２
内に相対的にゲート幅の小さいＭＩＳと相対的にゲート
幅の大きいＭＩＳとを配置する等、１個の基本セル２内
にゲート電極寸法の異なるＭＩＳを配置しても良い。こ
れにより、例えば駆動電流の大きなＭＩＳ（ゲート幅が
相対的に大きなＭＩＳ）で構成される論理回路の入力に
駆動電流の小さなＭＩＳ（ゲート幅が相対的に小さなＭ
ＩＳ）を接続したい場合に、それを短い配線経路で実現
できる。このようなゲート電極Ｇは、基板１Ｓの主面上
の絶縁膜８ａによって覆われている。
電極Ｇは、例えばｎ形の低抵抗ポリシリコン膜上に、窒
化チタン（ＴｉＮ）や窒化タングステン（ＷＮ）等のよ
うなバリア金属膜を介してタングステン（Ｗ）等のよう
な金属膜が下層から順に堆積されて形成されている（い
わゆるポリメタル構造）。このバリア金属膜は、低抵抗
ポリシリコン膜上にタングステン膜を直接積み重ねた場
合に、その接触部に製造プロセス中の熱処理によりシリ
サイドが形成されてしまうのを防止する等の機能を有し
ている。ポリメタル構造とすることによりゲート電極Ｇ
の抵抗を低減させることができ、ゲートアレイの動作速
度を向上させることができる。ただし、ゲート電極Ｇは
ポリメタル構造に限定されるものではなく、例えば低抵
抗ポリシリコンの単体膜で形成しても良いし、低抵抗ポ
リシリコン膜上にタングステンシリサイド等のようなシ
リサイド膜を堆積させてなる、いわゆるポリサイド構造
としても良い。ゲート電極Ｇの長手方向両端部（活性領
域Ｌの外周の分離領域と重なる位置）には幅広部が形成
されており、ここに上層配線とのコンタクトホールが配
置される。また、ｐＭＩＳＱｐおよびｎＭＩＳＱｎのゲ
ート電極Ｇは、互いに等しい寸法で同一のフォトリソグ
ラフィ技術およびドライエッチング技術によるパターニ
ング工程で形成されている。特に限定されるものではな
いが、ｐＭＩＳＱｐおよびｎＭＩＳＱｎのゲート電極Ｇ
のゲート長は、例えば０．１４μｍ程度である。ただ
し、基本セル２の構成は上記したものに限定されるもの
ではなく種々変更可能である。例えば１個の基本セル２
内に相対的にゲート幅の小さいＭＩＳと相対的にゲート
幅の大きいＭＩＳとを配置する等、１個の基本セル２内
にゲート電極寸法の異なるＭＩＳを配置しても良い。こ
れにより、例えば駆動電流の大きなＭＩＳ（ゲート幅が
相対的に大きなＭＩＳ）で構成される論理回路の入力に
駆動電流の小さなＭＩＳ（ゲート幅が相対的に小さなＭ
ＩＳ）を接続したい場合に、それを短い配線経路で実現
できる。このようなゲート電極Ｇは、基板１Ｓの主面上
の絶縁膜８ａによって覆われている。
【００４３】図４はコンタクトホールＣＮＴの配置の一
例を示し、図５は図４のＸ２−Ｘ２線の断面図を示して
いる。絶縁膜８ａには、コンタクトホール（ホールパタ
ーン）ＣＮＴが形成されている。コンタクトホールＣＮ
Ｔは、ゲート電極Ｇの幅広部および半導体領域６Ｐ，６
Ｎに重なるように配置されている。ここには基本セル２
に接続可能な全てのコンタクトホールＣＮＴを例示して
いる。実際には製品毎にコンタクトホールＣＮＴの配置
が異なる場合がある。各コンタクトホールＣＮＴの底部
からは、ゲート電極Ｇの幅広部や半導体領域６Ｐ，６Ｎ
の一部が露出されている。ゲートアレイでは、上記のよ
うに複数の基本セル２のパターンが共通パターンとして
基板１Ｓに作り込まれている。そして、この複数の基本
セル２間をホールパターン（コンタクトホールＣＮＴや
ビアホール）および配線によって接続することにより所
望の論理回路を形成する。すなわち、ホールパターンと
配線とのレイアウトの仕方によって種々の論理回路を形
成することが可能になっている。ホールパターンおよび
配線は、レイアウト設計上においてグリッド線上に配置
される。
例を示し、図５は図４のＸ２−Ｘ２線の断面図を示して
いる。絶縁膜８ａには、コンタクトホール（ホールパタ
ーン）ＣＮＴが形成されている。コンタクトホールＣＮ
Ｔは、ゲート電極Ｇの幅広部および半導体領域６Ｐ，６
Ｎに重なるように配置されている。ここには基本セル２
に接続可能な全てのコンタクトホールＣＮＴを例示して
いる。実際には製品毎にコンタクトホールＣＮＴの配置
が異なる場合がある。各コンタクトホールＣＮＴの底部
からは、ゲート電極Ｇの幅広部や半導体領域６Ｐ，６Ｎ
の一部が露出されている。ゲートアレイでは、上記のよ
うに複数の基本セル２のパターンが共通パターンとして
基板１Ｓに作り込まれている。そして、この複数の基本
セル２間をホールパターン（コンタクトホールＣＮＴや
ビアホール）および配線によって接続することにより所
望の論理回路を形成する。すなわち、ホールパターンと
配線とのレイアウトの仕方によって種々の論理回路を形
成することが可能になっている。ホールパターンおよび
配線は、レイアウト設計上においてグリッド線上に配置
される。
【００４４】図６はレイアウト設計上の配線チャネルを
示すグリッド線ＧＬｘ，ＧＬｙの説明図を示している。
グリッド線ＧＬｘは、Ｘ方向に延在する配線チャネルを
示し、Ｙ方向に沿って等ピッチに並んで複数配置されて
いる。グリッド線ＧＬｙは、グリッド線ＧＬｘに対して
直交するＹ方向に延在する配線チャネルを示し、Ｘ方向
に沿って等ピッチに並んで複数配置されている。上記の
ように基本セル２は等間隔に繰り返し配置されているた
め、それらを接続するホールパターンおよび配線も、上
記等ピッチに並んだグリッド線ＧＬｘ、ＧＬｙ上に配置
する。図７は図６の配線チャネルにホールパターン（コ
ンタクトホールＣＮＴ、ビアホールＶｉａ１，Ｖｉａ
２）および配線Ｍ１，Ｍ２，Ｍ３を配置した場合の一例
を示している。配線Ｍ１，Ｍ２，Ｍ３は、グリッド線Ｇ
Ｌｘ，ＧＬｙに沿って配置され、コンタクトホールＣＮ
ＴおよびビアホールＶｉａ１，Ｖｉａ２は、配線Ｍ１，
Ｍ２，Ｍ３が交差する点（すなわち、グリッド線ＧＬ
ｘ，ＧＬｙの交点）に配置される。ビアホールＶｉａ
１，Ｖｉａ２は、スルーホールとも呼ばれ、異なる配線
層の配線間を電気的に接続するホールパターンである。
ビアホールＶｉａ１は、配線Ｍ１，Ｍ２を接続するホー
ルパターンである。また、ビアホールＶｉａ２は、配線
Ｍ２，Ｍ３を接続するホールパターンである。図８は、
基本セル２の一群に、配線チャネルを示すグリッドＧＬ
ｘ，ＧＬｙを重ねて示した図である。コンタクトホール
ＣＮＴは、グリッド線ＧＬｘ，ＧＬｙの交点のうち、基
本セル２と接続可能な箇所に配置されている。
示すグリッド線ＧＬｘ，ＧＬｙの説明図を示している。
グリッド線ＧＬｘは、Ｘ方向に延在する配線チャネルを
示し、Ｙ方向に沿って等ピッチに並んで複数配置されて
いる。グリッド線ＧＬｙは、グリッド線ＧＬｘに対して
直交するＹ方向に延在する配線チャネルを示し、Ｘ方向
に沿って等ピッチに並んで複数配置されている。上記の
ように基本セル２は等間隔に繰り返し配置されているた
め、それらを接続するホールパターンおよび配線も、上
記等ピッチに並んだグリッド線ＧＬｘ、ＧＬｙ上に配置
する。図７は図６の配線チャネルにホールパターン（コ
ンタクトホールＣＮＴ、ビアホールＶｉａ１，Ｖｉａ
２）および配線Ｍ１，Ｍ２，Ｍ３を配置した場合の一例
を示している。配線Ｍ１，Ｍ２，Ｍ３は、グリッド線Ｇ
Ｌｘ，ＧＬｙに沿って配置され、コンタクトホールＣＮ
ＴおよびビアホールＶｉａ１，Ｖｉａ２は、配線Ｍ１，
Ｍ２，Ｍ３が交差する点（すなわち、グリッド線ＧＬ
ｘ，ＧＬｙの交点）に配置される。ビアホールＶｉａ
１，Ｖｉａ２は、スルーホールとも呼ばれ、異なる配線
層の配線間を電気的に接続するホールパターンである。
ビアホールＶｉａ１は、配線Ｍ１，Ｍ２を接続するホー
ルパターンである。また、ビアホールＶｉａ２は、配線
Ｍ２，Ｍ３を接続するホールパターンである。図８は、
基本セル２の一群に、配線チャネルを示すグリッドＧＬ
ｘ，ＧＬｙを重ねて示した図である。コンタクトホール
ＣＮＴは、グリッド線ＧＬｘ，ＧＬｙの交点のうち、基
本セル２と接続可能な箇所に配置されている。
【００４５】次に、このようなゲートアレイの製造工程
（露光工程）時に用いる本実施の形態１のマスクの製造
方法を図９のマスク製造フローに沿って図１０〜図３４
により説明する。
（露光工程）時に用いる本実施の形態１のマスクの製造
方法を図９のマスク製造フローに沿って図１０〜図３４
により説明する。
【００４６】まず、標準マスクの作成工程（図９の工程
１００〜１０５）を説明する。図１０は本実施の形態１
のマスクの製造工程中における標準マスク（第１マス
ク）ＭＨの全体平面図、図１１は図１０のＸ３−Ｘ３線
の断面図、図１２は図１０の標準マスクＭＨの内部回路
領域を転写するための領域の要部拡大平面図、図１３は
図１２のＸ４−Ｘ４線の断面図をそれぞれ示している。
１００〜１０５）を説明する。図１０は本実施の形態１
のマスクの製造工程中における標準マスク（第１マス
ク）ＭＨの全体平面図、図１１は図１０のＸ３−Ｘ３線
の断面図、図１２は図１０の標準マスクＭＨの内部回路
領域を転写するための領域の要部拡大平面図、図１３は
図１２のＸ４−Ｘ４線の断面図をそれぞれ示している。
【００４７】本実施の形態１においては、上記コンタク
トホールＣＮＴをウエハに転写する際に用いるマスクを
例として説明する。まず、平面四角形の平板状のマスク
基板１０を用意する（図９の工程１００）。マスク基板
１０は、例えば露光光に対して透明な合成石英ガラス板
からなり、第１主面とその反対面（裏面）側の第２主面
とを有している。続いて、このマスク基板１０の第１主
面上に、例えばハーフトーン膜１１を堆積する（図９の
工程１０１）。ハーフトーン膜１１は、半透明膜または
半遮光膜とも呼ばれ、露光光の透過率を１％以上、４０
％未満に低減する機能を有し、かつ、ハーフトーン膜１
１を透過した光の位相をハーフトーン膜１１の無い光透
過領域を透過した光の位相に対して１８０°反転させる
機能を有している。本実施の形態１では、ハーフトーン
膜１１として、露光光（例えばＫｒＦ）の透過率が、例
えば１〜６％程度、厚さが、例えば５０〜１００ｎｍ程
度のモリブデンシリサイド（ＭｏＳｉ）等をスパッタリ
ング法等によって堆積した。ただし、ハーフトーン膜１
１の材料は、これに限定されるものではなく種々変更可
能であり、例えば酸窒化クロム（ＣｒＯＮ）またはクロ
ム（Ｃｒ）を用いることができる。この場合、露光光の
透過率が上記のように低減するように厚さ等の調整を行
う。その後、ハーフトーン膜１１上に感電子線レジスト
膜を塗布法等によって堆積し、これに開口パターンを描
画した後、現像等を経て感電子線レジストパターンを形
成する。続いて、その感電子線レジストパターンをエッ
チングマスクとして、そこから露出するハーフトーン膜
１１をエッチングすることにより、開口パターン１２ａ
〜１２ｃを形成する。その後、感電子線レジストパター
ンを除去して標準マスクＭＨを作成する（図９の工程１
０２）。続いて、この標準マスクＭＨに対して、例えば
黒欠陥および白欠陥の有無、透過光の位相差の良否等に
ついて検査する（図９の工程１０３）。検査の結果、修
正可能な欠陥が見出された場合は修正処理を行い（図９
の工程１０４ａ）、修正後に再度検査を行う。検査工程
で合格した標準マスクＭＨは運搬されてストックされる
（図９の工程１０４ｂ，１０５）。
トホールＣＮＴをウエハに転写する際に用いるマスクを
例として説明する。まず、平面四角形の平板状のマスク
基板１０を用意する（図９の工程１００）。マスク基板
１０は、例えば露光光に対して透明な合成石英ガラス板
からなり、第１主面とその反対面（裏面）側の第２主面
とを有している。続いて、このマスク基板１０の第１主
面上に、例えばハーフトーン膜１１を堆積する（図９の
工程１０１）。ハーフトーン膜１１は、半透明膜または
半遮光膜とも呼ばれ、露光光の透過率を１％以上、４０
％未満に低減する機能を有し、かつ、ハーフトーン膜１
１を透過した光の位相をハーフトーン膜１１の無い光透
過領域を透過した光の位相に対して１８０°反転させる
機能を有している。本実施の形態１では、ハーフトーン
膜１１として、露光光（例えばＫｒＦ）の透過率が、例
えば１〜６％程度、厚さが、例えば５０〜１００ｎｍ程
度のモリブデンシリサイド（ＭｏＳｉ）等をスパッタリ
ング法等によって堆積した。ただし、ハーフトーン膜１
１の材料は、これに限定されるものではなく種々変更可
能であり、例えば酸窒化クロム（ＣｒＯＮ）またはクロ
ム（Ｃｒ）を用いることができる。この場合、露光光の
透過率が上記のように低減するように厚さ等の調整を行
う。その後、ハーフトーン膜１１上に感電子線レジスト
膜を塗布法等によって堆積し、これに開口パターンを描
画した後、現像等を経て感電子線レジストパターンを形
成する。続いて、その感電子線レジストパターンをエッ
チングマスクとして、そこから露出するハーフトーン膜
１１をエッチングすることにより、開口パターン１２ａ
〜１２ｃを形成する。その後、感電子線レジストパター
ンを除去して標準マスクＭＨを作成する（図９の工程１
０２）。続いて、この標準マスクＭＨに対して、例えば
黒欠陥および白欠陥の有無、透過光の位相差の良否等に
ついて検査する（図９の工程１０３）。検査の結果、修
正可能な欠陥が見出された場合は修正処理を行い（図９
の工程１０４ａ）、修正後に再度検査を行う。検査工程
で合格した標準マスクＭＨは運搬されてストックされる
（図９の工程１０４ｂ，１０５）。
【００４８】このように作成された標準マスクＭＨは、
種々の製品のホールパターンの形成に共通して使用可能
な共通マスクであり、その基本構成は、ハーフトーン型
の位相シフトマスクである。標準マスクＭＨの第１主面
は、例えば４つの領域Ａ１，Ａ２，Ａ３，Ａ４を有して
いる。最外周の枠線で囲まれる四角形状の領域Ａ１は、
上記チップ１Ｃのパターンの転写領域を示している。こ
の領域Ａ１内の中央の四角形状の領域（第１領域）Ａ２
は、上記内部回路領域ＣＡのホールパターンの転写領域
を示している。この領域Ａ２には、平面四角形状の複数
の開口パターン１２ａが規則的に敷き詰められるように
並んで配置されている。この開口パターン１２ａは、上
記内部回路領域ＣＡ内のコンタクトホールＣＮＴを転写
するパターンであり、本実施の形態１においては、上記
複数の配線チャネルのグリッド線ＧＬｘ，ＧＬｙの全て
の交点に対応する位置に、開口パターン１２ａが配置さ
れている。ここでは、標準マスクＭＨの第１主面におい
て、グリッド線ＧＬｘ，ＧＬｙの交点のうちのコンタク
トホールＣＮＴを配置しない交点に対応する位置にも開
口パターン１２ａが設けられている。このように開口パ
ターン１２ａをグリッド線ＧＬｘ，ＧＬｙの全ての交点
に配置することにより、開口パターン１２ａの配置の連
続性を維持することができ、面内ばらつき精度や疎密補
正精度を緩和できるので、微細な開口パターン１２ａの
形状や寸法等の精度を向上できる。また、グリッド線Ｇ
Ｌｘ，ＧＬｙの全ての交点に開口パターン１２ａを形成
するので間違いも生じ難く、標準マスクＭＨの歩留まり
を向上させることができる。ただし、グリッド線ＧＬ
ｘ，ＧＬｙの交点のうちの上記分離領域に位置する交点
に対応する位置には開口パターン１２ａを配置しないよ
うにしても良い。
種々の製品のホールパターンの形成に共通して使用可能
な共通マスクであり、その基本構成は、ハーフトーン型
の位相シフトマスクである。標準マスクＭＨの第１主面
は、例えば４つの領域Ａ１，Ａ２，Ａ３，Ａ４を有して
いる。最外周の枠線で囲まれる四角形状の領域Ａ１は、
上記チップ１Ｃのパターンの転写領域を示している。こ
の領域Ａ１内の中央の四角形状の領域（第１領域）Ａ２
は、上記内部回路領域ＣＡのホールパターンの転写領域
を示している。この領域Ａ２には、平面四角形状の複数
の開口パターン１２ａが規則的に敷き詰められるように
並んで配置されている。この開口パターン１２ａは、上
記内部回路領域ＣＡ内のコンタクトホールＣＮＴを転写
するパターンであり、本実施の形態１においては、上記
複数の配線チャネルのグリッド線ＧＬｘ，ＧＬｙの全て
の交点に対応する位置に、開口パターン１２ａが配置さ
れている。ここでは、標準マスクＭＨの第１主面におい
て、グリッド線ＧＬｘ，ＧＬｙの交点のうちのコンタク
トホールＣＮＴを配置しない交点に対応する位置にも開
口パターン１２ａが設けられている。このように開口パ
ターン１２ａをグリッド線ＧＬｘ，ＧＬｙの全ての交点
に配置することにより、開口パターン１２ａの配置の連
続性を維持することができ、面内ばらつき精度や疎密補
正精度を緩和できるので、微細な開口パターン１２ａの
形状や寸法等の精度を向上できる。また、グリッド線Ｇ
Ｌｘ，ＧＬｙの全ての交点に開口パターン１２ａを形成
するので間違いも生じ難く、標準マスクＭＨの歩留まり
を向上させることができる。ただし、グリッド線ＧＬ
ｘ，ＧＬｙの交点のうちの上記分離領域に位置する交点
に対応する位置には開口パターン１２ａを配置しないよ
うにしても良い。
【００４９】上記領域Ａ１内であって領域Ａ２の外周の
枠状の領域（第２領域）Ａ３は、上記周辺回路領域Ｉ／
Ｏのホールパターンの転写領域を示している。この領域
Ａ３には、平面四角形状の複数の開口パターン１２ｂが
規則的に配置されている。この開口パターン１２ｂは、
上記周辺回路領域Ｉ／Ｏ内のコンタクトホールＣＮＴを
転写するパターンである。開口パターン１２ｂも上記複
数の配線チャネルのグリッド線ＧＬｘ，ＧＬｙの交点に
対応する位置に配置されているが、開口パターン１２ｂ
はグリッド線ＧＬｘ，ＧＬｙの全ての交点に配置されて
おらず、周辺回路を形成するのに必要な箇所のみに配置
されている。
枠状の領域（第２領域）Ａ３は、上記周辺回路領域Ｉ／
Ｏのホールパターンの転写領域を示している。この領域
Ａ３には、平面四角形状の複数の開口パターン１２ｂが
規則的に配置されている。この開口パターン１２ｂは、
上記周辺回路領域Ｉ／Ｏ内のコンタクトホールＣＮＴを
転写するパターンである。開口パターン１２ｂも上記複
数の配線チャネルのグリッド線ＧＬｘ，ＧＬｙの交点に
対応する位置に配置されているが、開口パターン１２ｂ
はグリッド線ＧＬｘ，ＧＬｙの全ての交点に配置されて
おらず、周辺回路を形成するのに必要な箇所のみに配置
されている。
【００５０】上記領域Ａ１の外周の領域（第３領域）Ａ
４は、上記チップ１Ｃの外周に相当する標準マスクＭＨ
自体の周辺領域である。この領域Ａ４には集積回路パタ
ーン自体を転写するパターンは形成されていないが、マ
ークパターン用の開口パターン１２ｃ〜１２ｅが形成さ
れている。領域Ａ１の互いに対向する角部近傍に配置さ
れた開口パターン１２ｃは、マスクとウエハとの位置合
わせに用いるマークパターンをウエハ上に転写するため
のパターンである。また、開口パターン１２ｄ，１２ｅ
は、他の位置合わせ、計測用あるいは識別用のマークパ
ターンをウエハに転写するためのパターンである。ま
た、標準マスクＭＨのハーフトーン膜１１に、標準マス
クＭＨと、後述の露光光に対して遮光性を有するレジス
ト膜のパターンを形成する際に用いる電子線描画装置と
の位置合わせマーク用の開口パターンを形成しておくこ
とも有効である。
４は、上記チップ１Ｃの外周に相当する標準マスクＭＨ
自体の周辺領域である。この領域Ａ４には集積回路パタ
ーン自体を転写するパターンは形成されていないが、マ
ークパターン用の開口パターン１２ｃ〜１２ｅが形成さ
れている。領域Ａ１の互いに対向する角部近傍に配置さ
れた開口パターン１２ｃは、マスクとウエハとの位置合
わせに用いるマークパターンをウエハ上に転写するため
のパターンである。また、開口パターン１２ｄ，１２ｅ
は、他の位置合わせ、計測用あるいは識別用のマークパ
ターンをウエハに転写するためのパターンである。ま
た、標準マスクＭＨのハーフトーン膜１１に、標準マス
クＭＨと、後述の露光光に対して遮光性を有するレジス
ト膜のパターンを形成する際に用いる電子線描画装置と
の位置合わせマーク用の開口パターンを形成しておくこ
とも有効である。
【００５１】次に、マスクの作成依頼を受注した後、露
光光に対して遮光性を有するレジスト膜にパターンを転
写するまでの工程（図９の工程１０６〜１０８）を説明
する。図１４は図１０に続くマスクの製造工程中の標準
マスクＭＨの全体平面図、図１５は図１４のＸ５−Ｘ５
線の断面図、図１６は図１４の標準マスクＭＨの内部回
路領域を転写するための領域の要部拡大平面図、図１７
は図１６のＸ６−Ｘ６線の断面図、図１８は図１７の変
形例、図１９は図１８のＸ７−Ｘ７線の断面図、図２０
および図２１は領域Ａ２内に必要とされる開口パターン
１２ａの配置の一例の説明図、図２２は標準製品のホー
ル利用率の一例の説明図をそれぞれ示している。
光光に対して遮光性を有するレジスト膜にパターンを転
写するまでの工程（図９の工程１０６〜１０８）を説明
する。図１４は図１０に続くマスクの製造工程中の標準
マスクＭＨの全体平面図、図１５は図１４のＸ５−Ｘ５
線の断面図、図１６は図１４の標準マスクＭＨの内部回
路領域を転写するための領域の要部拡大平面図、図１７
は図１６のＸ６−Ｘ６線の断面図、図１８は図１７の変
形例、図１９は図１８のＸ７−Ｘ７線の断面図、図２０
および図２１は領域Ａ２内に必要とされる開口パターン
１２ａの配置の一例の説明図、図２２は標準製品のホー
ル利用率の一例の説明図をそれぞれ示している。
【００５２】まず、上記標準マスクＭＨの第１主面上に
感電子線レジスト膜１３ａを塗布法によって堆積する。
この感電子線レジスト膜１３ａは、ウエハに対する露光
処理時における露光光に対して遮光性を有するもので、
その厚さは、例えば５００〜６００ｎｍ程度である（図
９の工程１０７）。図１５〜図１７では、ポジ形の感電
子線レジスト膜１３ａを塗布した場合を示し、図１８お
よび図１９では、ネガ形の感電子線レジスト膜１３ａを
塗布した場合を示している。続いて、その感電子線レジ
スト膜１３ａの所望の位置に電子線ＥＢを照射すること
により、その感電子線レジスト膜１３ａに所望のパター
ンを描画する（図９の工程１０８）。この時、領域Ａ２
内では、最終的に、必要な開口パターン１２ａのみが露
出され、必要のない開口パターン１２ａは感電子線レジ
スト膜１３ａで覆われるようにする。すなわち、必要な
開口パターン１２ａを選択する。また、領域Ａ３，Ａ４
では、最終的に感電子線レジスト膜１３ａが残されない
ようにする。これは、周辺回路のホールパターンを転写
するためのの領域Ａ３では必要とされる開口パターン１
２ｂの配置が一般的に決まっているので、レジスト膜に
よって開口パターンを選択する必要性が乏しいからであ
る。また、領域Ａ４の一部には、露光装置およびマスク
検査装置等のマスク支持部またはペリクルが接触される
ため、この領域Ａ４に感電子線レジスト膜１３ａが残さ
れていると異物発生やペリクル剥離等の原因となるから
である。この描画処理では開口パターン１２ａに比べて
はるかに大きなパターンの形成であるため、微細加工な
どを気にする必要が少ない。
感電子線レジスト膜１３ａを塗布法によって堆積する。
この感電子線レジスト膜１３ａは、ウエハに対する露光
処理時における露光光に対して遮光性を有するもので、
その厚さは、例えば５００〜６００ｎｍ程度である（図
９の工程１０７）。図１５〜図１７では、ポジ形の感電
子線レジスト膜１３ａを塗布した場合を示し、図１８お
よび図１９では、ネガ形の感電子線レジスト膜１３ａを
塗布した場合を示している。続いて、その感電子線レジ
スト膜１３ａの所望の位置に電子線ＥＢを照射すること
により、その感電子線レジスト膜１３ａに所望のパター
ンを描画する（図９の工程１０８）。この時、領域Ａ２
内では、最終的に、必要な開口パターン１２ａのみが露
出され、必要のない開口パターン１２ａは感電子線レジ
スト膜１３ａで覆われるようにする。すなわち、必要な
開口パターン１２ａを選択する。また、領域Ａ３，Ａ４
では、最終的に感電子線レジスト膜１３ａが残されない
ようにする。これは、周辺回路のホールパターンを転写
するためのの領域Ａ３では必要とされる開口パターン１
２ｂの配置が一般的に決まっているので、レジスト膜に
よって開口パターンを選択する必要性が乏しいからであ
る。また、領域Ａ４の一部には、露光装置およびマスク
検査装置等のマスク支持部またはペリクルが接触される
ため、この領域Ａ４に感電子線レジスト膜１３ａが残さ
れていると異物発生やペリクル剥離等の原因となるから
である。この描画処理では開口パターン１２ａに比べて
はるかに大きなパターンの形成であるため、微細加工な
どを気にする必要が少ない。
【００５３】図１６および図１８では電子線ＥＢが照射
された露光領域に細い斜めのハッチングを付している。
ここでは、図１６と図１８とで同一形状の感電子線レジ
スト膜１３ａのパターンが残される場合を示している。
図１５〜図１７では、ポジ形の感電子線レジスト膜１３
ａを使用しているので、電子線ＥＢの描画領域が現像処
理により除去される。一方、図１８および図１９では、
ネガ形の感電子線レジスト膜１３ａを使用しているの
で、電子線ＥＢの描画領域が残され、電子線ＥＢが照射
されなかった領域が現像処理により除去される。本実施
の形態１においては、いずれのタイプの感電子線レジス
ト膜１３ａを用いる場合でも、最終的に領域Ａ３，Ａ４
に感電子線レジスト膜１３ａが残されないようにするの
で、ポジ形を用いた場合は、領域Ａ３，Ａ４の感電子線
レジスト膜１３ａに電子線ＥＢを照射し全て露光する。
また、ネガ形を用いた場合は、領域Ａ３，Ａ４に電子線
ＥＢを照射しない。
された露光領域に細い斜めのハッチングを付している。
ここでは、図１６と図１８とで同一形状の感電子線レジ
スト膜１３ａのパターンが残される場合を示している。
図１５〜図１７では、ポジ形の感電子線レジスト膜１３
ａを使用しているので、電子線ＥＢの描画領域が現像処
理により除去される。一方、図１８および図１９では、
ネガ形の感電子線レジスト膜１３ａを使用しているの
で、電子線ＥＢの描画領域が残され、電子線ＥＢが照射
されなかった領域が現像処理により除去される。本実施
の形態１においては、いずれのタイプの感電子線レジス
ト膜１３ａを用いる場合でも、最終的に領域Ａ３，Ａ４
に感電子線レジスト膜１３ａが残されないようにするの
で、ポジ形を用いた場合は、領域Ａ３，Ａ４の感電子線
レジスト膜１３ａに電子線ＥＢを照射し全て露光する。
また、ネガ形を用いた場合は、領域Ａ３，Ａ４に電子線
ＥＢを照射しない。
【００５４】この感電子線レジスト膜１３ａとしてポジ
形を用いるかネガ形を用いるかは、開口パターン１２ａ
の使用率に応じて使い分けることが好ましい。図２０お
よび図２１は、領域Ａ２内における必要な開口パターン
１２ａの配置の一例を示している。図２０は、必要な開
口パターン１２ａの割合が図２１に対して相対的に少な
い場合を例示している。この場合は、上記感電子線レジ
スト膜１３ａとしてポジ形を使用した方が、描画面積を
小さくできるので、描画スループットを向上させること
ができる。一方、図２１の場合は、必要な開口パターン
１２ａの割合が相対的に多いので、上記感電子線レジス
ト膜１３ａとしてネガ形を使用した方が、描画面積を小
さくでき、描画スループットを向上させることができ
る。開口パターン１２ａ（すなわち、ホールパターン）
の使用率は、各製品、用途、実装率等により大きく異な
る、本実施の形態１では、感電子線レジスト膜１３ａと
してポジ形を使用するか、ネガ形を使用するかを開口パ
ターン１２ａ（ホールパターン）の使用率等に応じて選
択できるので、その使用率にかかわらず短いＴＡＴでマ
スクを作製できる。図２２は、例えば０．１４μｍのＣ
ＭＩＳ回路を有する半導体集積回路装置のホールパター
ン（コンタクトホールＣＮＴおよびビアホールＶｉａ１
〜Ｖｉａ６）のホール利用率を示している。ホール利用
率は、標準マスクＭＨの領域Ａ２内の配線チャネル交点
の全部にホールパターンを配置した場合に対して、製品
形成に必要な使用されるホールパターンが占める割合を
示したもので、ここではホールパターンの隣接ピッチと
直径との比を２：１として計算した。この標準的な製品
のホール利用率は、チップ全体の１／４程度であること
から、マスク作成上、ポジ型の感電子線レジスト膜１３
ａを使用する方が有利である。
形を用いるかネガ形を用いるかは、開口パターン１２ａ
の使用率に応じて使い分けることが好ましい。図２０お
よび図２１は、領域Ａ２内における必要な開口パターン
１２ａの配置の一例を示している。図２０は、必要な開
口パターン１２ａの割合が図２１に対して相対的に少な
い場合を例示している。この場合は、上記感電子線レジ
スト膜１３ａとしてポジ形を使用した方が、描画面積を
小さくできるので、描画スループットを向上させること
ができる。一方、図２１の場合は、必要な開口パターン
１２ａの割合が相対的に多いので、上記感電子線レジス
ト膜１３ａとしてネガ形を使用した方が、描画面積を小
さくでき、描画スループットを向上させることができ
る。開口パターン１２ａ（すなわち、ホールパターン）
の使用率は、各製品、用途、実装率等により大きく異な
る、本実施の形態１では、感電子線レジスト膜１３ａと
してポジ形を使用するか、ネガ形を使用するかを開口パ
ターン１２ａ（ホールパターン）の使用率等に応じて選
択できるので、その使用率にかかわらず短いＴＡＴでマ
スクを作製できる。図２２は、例えば０．１４μｍのＣ
ＭＩＳ回路を有する半導体集積回路装置のホールパター
ン（コンタクトホールＣＮＴおよびビアホールＶｉａ１
〜Ｖｉａ６）のホール利用率を示している。ホール利用
率は、標準マスクＭＨの領域Ａ２内の配線チャネル交点
の全部にホールパターンを配置した場合に対して、製品
形成に必要な使用されるホールパターンが占める割合を
示したもので、ここではホールパターンの隣接ピッチと
直径との比を２：１として計算した。この標準的な製品
のホール利用率は、チップ全体の１／４程度であること
から、マスク作成上、ポジ型の感電子線レジスト膜１３
ａを使用する方が有利である。
【００５５】上記工程１０８での電子線描画処理におい
ては、ハーフトーン膜１１の一部（標準マスクＭＨの最
外周の一部）を接地電位ＧＮＤに電気的に接続してお
く。ハーフトーン膜１１は導電性を有し、また、マスク
基板１０の第１主面内において全体的につながって形成
されているので、電子線照射により発生した電荷を接地
電位ＧＮＤに逃がすことができ、電荷の蓄積を抑制また
は防止できるので、チャージアップによる位置ずれ不良
等の発生率を低減または防止できる。この時の電子線描
画方法としては、例えば一般的な可変矩形ビームのベク
タ走査方式を採用した。ただし、これに限定されるもの
ではなく種々変更可能であり、例えば一般的な電子線描
画方法における円形ビームのラスタ走査またはベクタ走
査方式を採用しても良い。また、部分一括露光方式（セ
ルプロジェクション方式）を用いても良い。すなわち、
描画されることが分かっているパターン（複数の開口パ
ターン１２ａまたは開口パターン１２ｂを内包するよう
な比較的大きめのパターン）を予め電子線描画装置の成
形絞りに形成しておき、そのパターンを使って標準マス
クＭＨ上の所定の領域を一括して電子線露光するように
しても良い。これにより、描画スループットを向上させ
ることができる。また、ポジ形のレジスト膜を用いる場
合において領域Ａ３，Ａ４を露光する際に、次のように
しても良い。まず、領域Ａ２を遮光するようなマスクを
用いて領域Ａ３，Ａ４を一括して紫外線露光する。続い
て、領域Ａ２のレジスト膜に対して上記の電子線描画方
式で所望の箇所に電子線ＥＢを照射して所望のパターン
を転写する。これにより、面積の大きな領域Ａ３，Ａ４
を一括して露光できるので、スループットを向上させる
ことができる。また、ポジ形の感電子線レジスト膜１３
ａの塗布の段階でスキャン塗布法を用い、感電子線レジ
スト膜１３ａを標準マスクＭＨの領域Ａ２のみに部分的
に塗布しても良い。スキャン塗布法は、レジスト塗布ノ
ズルをレジスト塗布面に対してスキャンさせながら、感
電子線レジスト膜１３ａを塗布することが要求される領
域のみレジスト塗布ノズルから感電子線レジスト膜１３
ａを噴射して感電子線レジスト膜１３ａを選択的に塗布
する方法である。この方法はネガ形の感電子線レジスト
膜１３ａの塗布にも使用できる。
ては、ハーフトーン膜１１の一部（標準マスクＭＨの最
外周の一部）を接地電位ＧＮＤに電気的に接続してお
く。ハーフトーン膜１１は導電性を有し、また、マスク
基板１０の第１主面内において全体的につながって形成
されているので、電子線照射により発生した電荷を接地
電位ＧＮＤに逃がすことができ、電荷の蓄積を抑制また
は防止できるので、チャージアップによる位置ずれ不良
等の発生率を低減または防止できる。この時の電子線描
画方法としては、例えば一般的な可変矩形ビームのベク
タ走査方式を採用した。ただし、これに限定されるもの
ではなく種々変更可能であり、例えば一般的な電子線描
画方法における円形ビームのラスタ走査またはベクタ走
査方式を採用しても良い。また、部分一括露光方式（セ
ルプロジェクション方式）を用いても良い。すなわち、
描画されることが分かっているパターン（複数の開口パ
ターン１２ａまたは開口パターン１２ｂを内包するよう
な比較的大きめのパターン）を予め電子線描画装置の成
形絞りに形成しておき、そのパターンを使って標準マス
クＭＨ上の所定の領域を一括して電子線露光するように
しても良い。これにより、描画スループットを向上させ
ることができる。また、ポジ形のレジスト膜を用いる場
合において領域Ａ３，Ａ４を露光する際に、次のように
しても良い。まず、領域Ａ２を遮光するようなマスクを
用いて領域Ａ３，Ａ４を一括して紫外線露光する。続い
て、領域Ａ２のレジスト膜に対して上記の電子線描画方
式で所望の箇所に電子線ＥＢを照射して所望のパターン
を転写する。これにより、面積の大きな領域Ａ３，Ａ４
を一括して露光できるので、スループットを向上させる
ことができる。また、ポジ形の感電子線レジスト膜１３
ａの塗布の段階でスキャン塗布法を用い、感電子線レジ
スト膜１３ａを標準マスクＭＨの領域Ａ２のみに部分的
に塗布しても良い。スキャン塗布法は、レジスト塗布ノ
ズルをレジスト塗布面に対してスキャンさせながら、感
電子線レジスト膜１３ａを塗布することが要求される領
域のみレジスト塗布ノズルから感電子線レジスト膜１３
ａを噴射して感電子線レジスト膜１３ａを選択的に塗布
する方法である。この方法はネガ形の感電子線レジスト
膜１３ａの塗布にも使用できる。
【００５６】次に、現像処理からマスク完成までの工程
（図９の工程１０９〜１１２ｂ）を説明する。図２３は
完成したマスクＭＨＲ（第２マスク）の一例の全体平面
図、図２４は図２３のＸ８−Ｘ８線の断面図、図２５は
図２３の領域Ａ２の要部拡大平面図、図２６は図２５の
Ｘ９−Ｘ９線の断面図、図２７〜図２９は露光光の位相
調整効果の説明図、図３０は露光光に対して遮光性を有
するレジストパターンの配置の説明図をそれぞれ示して
いる。
（図９の工程１０９〜１１２ｂ）を説明する。図２３は
完成したマスクＭＨＲ（第２マスク）の一例の全体平面
図、図２４は図２３のＸ８−Ｘ８線の断面図、図２５は
図２３の領域Ａ２の要部拡大平面図、図２６は図２５の
Ｘ９−Ｘ９線の断面図、図２７〜図２９は露光光の位相
調整効果の説明図、図３０は露光光に対して遮光性を有
するレジストパターンの配置の説明図をそれぞれ示して
いる。
【００５７】ここでは、電子線描画処理後の標準マスク
ＭＨに対して現像処理を施すことにより、感電子線レジ
スト膜１３ａからなるパターンを形成することにより、
マスクＭＨＲを作成する（図９の工程１０９）。本実施
の形態１のマスクＭＨＲは、ハーフトーン型の位相シフ
トマスクを基本構成（または複数製品に対して共通構
成）とするレジストマスクである。すなわち、マスクＭ
ＨＲの領域Ａ２において、不要な開口パターン１２ａの
配置領域は感電子線レジスト膜１３ａのパターンが配置
されて遮光領域とされている。一方、領域Ａ２の必要な
開口パターン１２ａの配置領域は感電子線レジスト膜１
３ａが除去されて開口パターン１４が形成されており、
その開口パターン１４からは必要な開口パターン１２ａ
の全体およびその周辺一部のハーフトーン膜１１が露出
されている。これにより、製造しようとしているゲート
アレイにとって必要な開口パターン１２ａが選択されて
いる。開口パターン１４からは複数の開口パターン１２
ａが露出される場合もあるし、１つの開口パターン１２
ａが露出される場合もある。また、開口パターン１４か
らは開口パターン１２ａの周辺のハーフトーン膜１１も
露出されている。これにより、図２５〜図２８に示すよ
うに、ウエハに対する露光処理時に開口パターン１２ａ
を透過した露光光Ｌ１に対して、その周囲のハーフトー
ン膜１１を透過した露光光Ｌ２の位相が１８０°反転す
るようになっている。図２７はウエハに対する露光処理
時のマスクＭＨＲの要部断面図を模式的に示している。
露光光Ｌは、マスクＭＨＲの第２主面から照射される。
マスクＭＨＲの開口パターン１２ａを透過した露光光Ｌ
１と、その開口パターン１２ａに近接するハーフトーン
膜１１を透過した露光光Ｌ２との間には１８０°の位相
差が生じている。図２８は図２７のマスクＭＨＲを透過
した直後の露光光の強度分布を示し、図２９は、ウエハ
上での上記露光光の強度分布を示している。上記のよう
に露光光Ｌ１，Ｌ２の位相を反転させることにより、ウ
エハ上のフォトレジスト膜に転写されるホールパターン
のエッジ付近における光強度のコントラストを向上させ
ることができ、ホールパターンの解像性および焦点深度
を向上させることができる。
ＭＨに対して現像処理を施すことにより、感電子線レジ
スト膜１３ａからなるパターンを形成することにより、
マスクＭＨＲを作成する（図９の工程１０９）。本実施
の形態１のマスクＭＨＲは、ハーフトーン型の位相シフ
トマスクを基本構成（または複数製品に対して共通構
成）とするレジストマスクである。すなわち、マスクＭ
ＨＲの領域Ａ２において、不要な開口パターン１２ａの
配置領域は感電子線レジスト膜１３ａのパターンが配置
されて遮光領域とされている。一方、領域Ａ２の必要な
開口パターン１２ａの配置領域は感電子線レジスト膜１
３ａが除去されて開口パターン１４が形成されており、
その開口パターン１４からは必要な開口パターン１２ａ
の全体およびその周辺一部のハーフトーン膜１１が露出
されている。これにより、製造しようとしているゲート
アレイにとって必要な開口パターン１２ａが選択されて
いる。開口パターン１４からは複数の開口パターン１２
ａが露出される場合もあるし、１つの開口パターン１２
ａが露出される場合もある。また、開口パターン１４か
らは開口パターン１２ａの周辺のハーフトーン膜１１も
露出されている。これにより、図２５〜図２８に示すよ
うに、ウエハに対する露光処理時に開口パターン１２ａ
を透過した露光光Ｌ１に対して、その周囲のハーフトー
ン膜１１を透過した露光光Ｌ２の位相が１８０°反転す
るようになっている。図２７はウエハに対する露光処理
時のマスクＭＨＲの要部断面図を模式的に示している。
露光光Ｌは、マスクＭＨＲの第２主面から照射される。
マスクＭＨＲの開口パターン１２ａを透過した露光光Ｌ
１と、その開口パターン１２ａに近接するハーフトーン
膜１１を透過した露光光Ｌ２との間には１８０°の位相
差が生じている。図２８は図２７のマスクＭＨＲを透過
した直後の露光光の強度分布を示し、図２９は、ウエハ
上での上記露光光の強度分布を示している。上記のよう
に露光光Ｌ１，Ｌ２の位相を反転させることにより、ウ
エハ上のフォトレジスト膜に転写されるホールパターン
のエッジ付近における光強度のコントラストを向上させ
ることができ、ホールパターンの解像性および焦点深度
を向上させることができる。
【００５８】また、図３０に示すように、開口パターン
１２ａを覆う感電子線レジスト膜１３ａのパターンは、
開口パターン１２ａの面積の５０％程度を覆っていれば
良い。開口パターン１２ａの面積の５０％程度を覆われ
ていればウエハ上に転写されないからである。したがっ
て、開口パターン１２ａと感電子線レジスト膜１３ａの
パターンとの位置合わせ精度（すなわち、電子線描画時
の位置合わせ精度）に高い精度を必要としない。寸法Ｗ
１は、開口パターン１２ａと感電子線レジスト膜１３ａ
のパターンとの位置合わせずれ量を示している。また、
感電子線レジスト膜１３ａのパターンの一辺の寸法Ｗ２
は、開口パターン１２ａの一辺の寸法Ｗ３よりも大きけ
れば良く、電子線レジスト膜１３ａのパターンの寸法精
度（すなわち、電子線描画時の寸法精度）にも高い精度
を必要としない。一方、マスクＭＨＲの領域Ａ３，Ａ４
においては感電子線レジスト膜１３ａは除去されて、全
ての開口パターン１２ｂ、全てのマーク用の開口パター
ン１２ｃ〜１２ｅおよびハーフトーン膜１１が露出され
ている。なお、レジストマスクにつては、例えば特願平
１１−１８５２２１号（平成１１年６月３０日出願）、
特願２０００−２４６４６６号（平成１２年８月１５日
出願）、特願２０００−２４６５０６号（平成１２年８
月１５日出願）、特願２０００−３０８３２０号（平成
１２年１０月６日出願）、特願２０００−３１６９６５
号（平成１２年１０月１７日出願）、特願２０００−３
２８１５９号（平成１２年１０月２７日出願）、特願２
０００−２０６７２８号（平成１２年７月７日出願）ま
たは特願２０００−２０６７２９号（平成１２年７月７
日出願）等に記載がある。
１２ａを覆う感電子線レジスト膜１３ａのパターンは、
開口パターン１２ａの面積の５０％程度を覆っていれば
良い。開口パターン１２ａの面積の５０％程度を覆われ
ていればウエハ上に転写されないからである。したがっ
て、開口パターン１２ａと感電子線レジスト膜１３ａの
パターンとの位置合わせ精度（すなわち、電子線描画時
の位置合わせ精度）に高い精度を必要としない。寸法Ｗ
１は、開口パターン１２ａと感電子線レジスト膜１３ａ
のパターンとの位置合わせずれ量を示している。また、
感電子線レジスト膜１３ａのパターンの一辺の寸法Ｗ２
は、開口パターン１２ａの一辺の寸法Ｗ３よりも大きけ
れば良く、電子線レジスト膜１３ａのパターンの寸法精
度（すなわち、電子線描画時の寸法精度）にも高い精度
を必要としない。一方、マスクＭＨＲの領域Ａ３，Ａ４
においては感電子線レジスト膜１３ａは除去されて、全
ての開口パターン１２ｂ、全てのマーク用の開口パター
ン１２ｃ〜１２ｅおよびハーフトーン膜１１が露出され
ている。なお、レジストマスクにつては、例えば特願平
１１−１８５２２１号（平成１１年６月３０日出願）、
特願２０００−２４６４６６号（平成１２年８月１５日
出願）、特願２０００−２４６５０６号（平成１２年８
月１５日出願）、特願２０００−３０８３２０号（平成
１２年１０月６日出願）、特願２０００−３１６９６５
号（平成１２年１０月１７日出願）、特願２０００−３
２８１５９号（平成１２年１０月２７日出願）、特願２
０００−２０６７２８号（平成１２年７月７日出願）ま
たは特願２０００−２０６７２９号（平成１２年７月７
日出願）等に記載がある。
【００５９】続いて、このように作成されたマスクＭＨ
Ｒを用いて、ダミーウエハ上のフォトレジスト膜に対し
て通常の縮小投影露光処理を施すことにより、ウエハ上
に所望のコンタクトホールパターンを転写し、現像処理
等を経てコンタクトホールパターンが開口されるような
フォトレジストパターンを形成する（図９の工程１１
０）。その後、そのダミーウエハのフォトレジストパタ
ーンを検査することにより、マスクＭＨＲの良否を検査
する（図９の工程１１１）。もちろんマスクＭＨＲ自体
を検査しても良い。この時の検査は開口パターン１４も
開口パターン１２ａに比べて大きいので比較的簡単に検
査が可能である。検査に不合格であった場合には、マス
クＭＨＲ上の感電子線レジスト膜１３ａのパターンをア
ッシング処理等によって除去し、工程１０７からやり直
す。一般的なハーフトーン型の位相シフトマスクの場合
はマスクの再作成はマスク基板１０の品質低下の観点か
ら不可能である。したがって、ハーフトーン型の位相シ
フトマスクに修正不可能な欠陥が存在する場合には、新
しいマスク基板１０を用意してハーフトーン膜の堆積工
程から作成し直さなければならないので、マスクの作成
に時間がかかる上、一度使用したマスク基板１０は破棄
しなければならない等、材料の無駄が多くマスクのコス
トが高くなる。これに対して、本実施の形態１のマスク
ＭＨＲにおいては、感電子線レジスト膜１３ａを現像液
等により簡単に除去できる。このため、マスクＭＨＲを
容易に、短時間で、しかも標準マスクＭＨに損傷を生じ
させることなく、再作成することができる。また、標準
マスクＭＨを再度使用できるので、材料の無駄を無くす
ことができ、マスクＭＨＲのコストを低減することがで
きる。（図９の工程１１２ａ）。一方、上記検査工程１
１１で合格した場合は、マスクＭＨＲの完成となる（図
９の工程１１２ｂ）。
Ｒを用いて、ダミーウエハ上のフォトレジスト膜に対し
て通常の縮小投影露光処理を施すことにより、ウエハ上
に所望のコンタクトホールパターンを転写し、現像処理
等を経てコンタクトホールパターンが開口されるような
フォトレジストパターンを形成する（図９の工程１１
０）。その後、そのダミーウエハのフォトレジストパタ
ーンを検査することにより、マスクＭＨＲの良否を検査
する（図９の工程１１１）。もちろんマスクＭＨＲ自体
を検査しても良い。この時の検査は開口パターン１４も
開口パターン１２ａに比べて大きいので比較的簡単に検
査が可能である。検査に不合格であった場合には、マス
クＭＨＲ上の感電子線レジスト膜１３ａのパターンをア
ッシング処理等によって除去し、工程１０７からやり直
す。一般的なハーフトーン型の位相シフトマスクの場合
はマスクの再作成はマスク基板１０の品質低下の観点か
ら不可能である。したがって、ハーフトーン型の位相シ
フトマスクに修正不可能な欠陥が存在する場合には、新
しいマスク基板１０を用意してハーフトーン膜の堆積工
程から作成し直さなければならないので、マスクの作成
に時間がかかる上、一度使用したマスク基板１０は破棄
しなければならない等、材料の無駄が多くマスクのコス
トが高くなる。これに対して、本実施の形態１のマスク
ＭＨＲにおいては、感電子線レジスト膜１３ａを現像液
等により簡単に除去できる。このため、マスクＭＨＲを
容易に、短時間で、しかも標準マスクＭＨに損傷を生じ
させることなく、再作成することができる。また、標準
マスクＭＨを再度使用できるので、材料の無駄を無くす
ことができ、マスクＭＨＲのコストを低減することがで
きる。（図９の工程１１２ａ）。一方、上記検査工程１
１１で合格した場合は、マスクＭＨＲの完成となる（図
９の工程１１２ｂ）。
【００６０】次に、論理の変更の対応例について図９お
よび図３１〜図３４により説明する。図３１は図９のパ
ターン転写工程１０８時におけるマスクＭＨの領域Ａ２
の前記図１６と同一箇所における平面図、図３２は図３
１のＸ１０−Ｘ１０線の断面図、図３３は図９の現像工
程１０９後のマスクＭＨＲの領域Ａ２の前記図２５と同
一箇所における平面図、図３４は図３３のＸ１１−Ｘ１
１線の断面図をそれぞれ示している。ゲートアレイ等の
ようなＡＳＩＣ（Application Specific IC）では、論
理が変更される場合がある。その場合、本実施の形態１
では、図９の工程１０７からマスク製造を開始する。す
なわち、まず、図３１および図３２に示すように、標準
マスクＭＨの第１主面上に上記と同様に、例えばポジ形
の感電子線レジスト膜１３ａを塗布した後、その感電子
線レジスト膜１３ａに対して、新しい論理に対応するパ
ターンデータに基づいて、前記と同様の電子線描画方法
によって電子線ＥＢを描画する（図９の工程１０７，１
０８）。ここでは、電子線描画領域が図１６とは異なる
場合が例示されている。続いて、現像、露光、検査工程
を経て（図９の工程１０９〜１１１）、図３３および図
３４に示すように、マスクＭＨＲを作成する。ここで
は、図２５とは異なるように開口パターン１４が形成さ
れている。このようにして論理変更に対応できる。
よび図３１〜図３４により説明する。図３１は図９のパ
ターン転写工程１０８時におけるマスクＭＨの領域Ａ２
の前記図１６と同一箇所における平面図、図３２は図３
１のＸ１０−Ｘ１０線の断面図、図３３は図９の現像工
程１０９後のマスクＭＨＲの領域Ａ２の前記図２５と同
一箇所における平面図、図３４は図３３のＸ１１−Ｘ１
１線の断面図をそれぞれ示している。ゲートアレイ等の
ようなＡＳＩＣ（Application Specific IC）では、論
理が変更される場合がある。その場合、本実施の形態１
では、図９の工程１０７からマスク製造を開始する。す
なわち、まず、図３１および図３２に示すように、標準
マスクＭＨの第１主面上に上記と同様に、例えばポジ形
の感電子線レジスト膜１３ａを塗布した後、その感電子
線レジスト膜１３ａに対して、新しい論理に対応するパ
ターンデータに基づいて、前記と同様の電子線描画方法
によって電子線ＥＢを描画する（図９の工程１０７，１
０８）。ここでは、電子線描画領域が図１６とは異なる
場合が例示されている。続いて、現像、露光、検査工程
を経て（図９の工程１０９〜１１１）、図３３および図
３４に示すように、マスクＭＨＲを作成する。ここで
は、図２５とは異なるように開口パターン１４が形成さ
れている。このようにして論理変更に対応できる。
【００６１】このように本実施の形態１のマスクＭＨＲ
の製造方法（マスク作成依頼を受注してからマスク完成
までの工程）においては、一般的なハーフトーン型の位
相シフトマスクに比べて、例えば以下のような効果を得
ることができる。
の製造方法（マスク作成依頼を受注してからマスク完成
までの工程）においては、一般的なハーフトーン型の位
相シフトマスクに比べて、例えば以下のような効果を得
ることができる。
【００６２】まず、電子線描画処理によるパターン転写
という観点では、レジスト遮光体を有しない一般的なハ
ーフトーン型の位相シフトマスクの場合、電子線描画工
程（ハーフトーン膜にパターンを転写する工程）におい
て、面内ばらつき精度、疎密補正および寸法精度に高い
精度が必要であり、描画処理が難しく、描画歩留まりも
低くなり易い。これに対して、本実施の形態１では、上
記したように電子線描画工程（レジスト膜にパターンを
転写する工程１０８）の描画精度に高い精度が要求され
ない。このため、描画が容易にできる。また、描画歩留
まりを向上できる。加工精度や品質という観点では、一
般的なハーフトーン型の位相シフトマスクの場合、描画
処理、エッチング処理、洗浄などのような多工程を経る
ため異物の付着率が高く、完成精度が劣化する。これに
対して、本実施の形態１では、加工、洗浄プロセスおよ
びドライエッチング工程の削減により異物発生を低減で
き、また、精度を向上できるので、マスクＭＨＲの信頼
性および歩留まりを向上できる。マスクの製造ＴＡＴと
いう観点では、一般的なハーフトーン型の位相シフトマ
スクの場合、複雑な製造プロセスが必要な上、ハーフト
ーン膜１１の透過率や位相差の検査などの時間のかかる
検査工程やマスク製造後の運搬工程が必要であり、マス
クの納期が遅延する。これはウエハに転写されるパター
ンの微細化に伴い益々問題となる。これに対して、本実
施の形態１では、既に上記検査に合格しストックされて
いる標準マスクＭＨを出発材料としてマスクＭＨＲを製
造するので、上記透過率や位相差等の検査工程および運
搬工程等のさまざまな工程を削減できる。また、マスク
ＭＨＲの検査は比較的簡単にできる。このため、マスク
ＭＨＲの納期を短縮できる。したがって、ゲートアレイ
の納期を短縮できる。マスクコストの観点では、一般的
なハーフトーン型の位相シフトマスクの場合、複雑な製
造プロセスが必要な上、高精度が要求される高度な検査
工程やマスク製造後の運搬工程が必要であり、マスクの
コストが高くなる。これに対して本実施の形態１におい
ては、上記のように複雑な製造プロセス、高度な検査工
程および運搬工程等のさまざまな工程を削減できるの
で、マスクＭＨＲのコストを大幅に削減できる。さら
に、標準マスクの作成には製品毎による開口パターンの
密度差が無く安定した大量生産が可能であり、さらなる
コスト低減を推進できる。また、論理変更という観点で
は、次の効果が得られる。ゲートアレイ等のようなＡＳ
ＩＣでは、高機能化するほど製品開発に要する工数や期
間がかかる反面、製品の陳腐化も速く製品寿命が短いこ
とから納期の短縮が益々望まれている。また、ＡＳＩＣ
では、ユーザの要求仕様に従い設計された製品をユーザ
の要求数だけ製造するので、品種は増えるが生産数がメ
モリ製品等に比べると少ないのが一般的であり、量産効
果によるコストダウンは見込めない場合が多い。このた
め、マスク作成において如何にして無駄を少なくしてコ
ストを抑えるかが望まれている。しかし、一般的なハー
フトーン型の位相シフトマスクでは、論理変更に際し
て、新しいマスク基板を用意して、ハーフトーン膜を堆
積し、ハーフトーン膜に開口パターンをエッチング法に
よって形成し、さらにハーフトーン膜１１の透過率や位
相差の検査等のような高度で時間のかかる検査を行う必
要があるので、マスクの完成に多大な時間とコストがか
かる。これに対して、本実施の形態１では、上記標準マ
スクＭＨを出発材料としてマスクＭＨＲを作成するの
で、論理変更に対して容易に、短時間で、しかも高い品
質を維持したまま対応できる。したがって、ゲートアレ
イの納期の短縮およびコストの低減を実現できる。全体
的な観点では、一般のハーフトーン型の位相シフトマス
クの場合、微細な開口パターンの形成とハーフトーン仕
様のために工数が増大する傾向にある。これに対して、
本実施の形態１においては、必要な開口パターン１２ａ
を、レジスト膜のパターンの形成により選択するだけな
ので、工数を大幅に低減できる。
という観点では、レジスト遮光体を有しない一般的なハ
ーフトーン型の位相シフトマスクの場合、電子線描画工
程（ハーフトーン膜にパターンを転写する工程）におい
て、面内ばらつき精度、疎密補正および寸法精度に高い
精度が必要であり、描画処理が難しく、描画歩留まりも
低くなり易い。これに対して、本実施の形態１では、上
記したように電子線描画工程（レジスト膜にパターンを
転写する工程１０８）の描画精度に高い精度が要求され
ない。このため、描画が容易にできる。また、描画歩留
まりを向上できる。加工精度や品質という観点では、一
般的なハーフトーン型の位相シフトマスクの場合、描画
処理、エッチング処理、洗浄などのような多工程を経る
ため異物の付着率が高く、完成精度が劣化する。これに
対して、本実施の形態１では、加工、洗浄プロセスおよ
びドライエッチング工程の削減により異物発生を低減で
き、また、精度を向上できるので、マスクＭＨＲの信頼
性および歩留まりを向上できる。マスクの製造ＴＡＴと
いう観点では、一般的なハーフトーン型の位相シフトマ
スクの場合、複雑な製造プロセスが必要な上、ハーフト
ーン膜１１の透過率や位相差の検査などの時間のかかる
検査工程やマスク製造後の運搬工程が必要であり、マス
クの納期が遅延する。これはウエハに転写されるパター
ンの微細化に伴い益々問題となる。これに対して、本実
施の形態１では、既に上記検査に合格しストックされて
いる標準マスクＭＨを出発材料としてマスクＭＨＲを製
造するので、上記透過率や位相差等の検査工程および運
搬工程等のさまざまな工程を削減できる。また、マスク
ＭＨＲの検査は比較的簡単にできる。このため、マスク
ＭＨＲの納期を短縮できる。したがって、ゲートアレイ
の納期を短縮できる。マスクコストの観点では、一般的
なハーフトーン型の位相シフトマスクの場合、複雑な製
造プロセスが必要な上、高精度が要求される高度な検査
工程やマスク製造後の運搬工程が必要であり、マスクの
コストが高くなる。これに対して本実施の形態１におい
ては、上記のように複雑な製造プロセス、高度な検査工
程および運搬工程等のさまざまな工程を削減できるの
で、マスクＭＨＲのコストを大幅に削減できる。さら
に、標準マスクの作成には製品毎による開口パターンの
密度差が無く安定した大量生産が可能であり、さらなる
コスト低減を推進できる。また、論理変更という観点で
は、次の効果が得られる。ゲートアレイ等のようなＡＳ
ＩＣでは、高機能化するほど製品開発に要する工数や期
間がかかる反面、製品の陳腐化も速く製品寿命が短いこ
とから納期の短縮が益々望まれている。また、ＡＳＩＣ
では、ユーザの要求仕様に従い設計された製品をユーザ
の要求数だけ製造するので、品種は増えるが生産数がメ
モリ製品等に比べると少ないのが一般的であり、量産効
果によるコストダウンは見込めない場合が多い。このた
め、マスク作成において如何にして無駄を少なくしてコ
ストを抑えるかが望まれている。しかし、一般的なハー
フトーン型の位相シフトマスクでは、論理変更に際し
て、新しいマスク基板を用意して、ハーフトーン膜を堆
積し、ハーフトーン膜に開口パターンをエッチング法に
よって形成し、さらにハーフトーン膜１１の透過率や位
相差の検査等のような高度で時間のかかる検査を行う必
要があるので、マスクの完成に多大な時間とコストがか
かる。これに対して、本実施の形態１では、上記標準マ
スクＭＨを出発材料としてマスクＭＨＲを作成するの
で、論理変更に対して容易に、短時間で、しかも高い品
質を維持したまま対応できる。したがって、ゲートアレ
イの納期の短縮およびコストの低減を実現できる。全体
的な観点では、一般のハーフトーン型の位相シフトマス
クの場合、微細な開口パターンの形成とハーフトーン仕
様のために工数が増大する傾向にある。これに対して、
本実施の形態１においては、必要な開口パターン１２ａ
を、レジスト膜のパターンの形成により選択するだけな
ので、工数を大幅に低減できる。
【００６３】次に、上記マスクＭＨＲを用いた露光方法
によりウエハにホールパターンを転写する方法の一例を
図３５〜図３８により説明する。図３５は露光装置ＥＸ
Ｐの一例の説明図、図３６は露光処理の説明図、図３７
は図３６時のウエハ１５の要部拡大断面図、図３７は現
像処理後のウエハ１５の要部断面図をそれぞれ示してい
る。なお、図３５においては、露光装置の機能を説明す
るために必要な部分のみを示したが、その他の通常の露
光装置（スキャナやステッパ）に必要な部分は通常の範
囲で同様である。
によりウエハにホールパターンを転写する方法の一例を
図３５〜図３８により説明する。図３５は露光装置ＥＸ
Ｐの一例の説明図、図３６は露光処理の説明図、図３７
は図３６時のウエハ１５の要部拡大断面図、図３７は現
像処理後のウエハ１５の要部断面図をそれぞれ示してい
る。なお、図３５においては、露光装置の機能を説明す
るために必要な部分のみを示したが、その他の通常の露
光装置（スキャナやステッパ）に必要な部分は通常の範
囲で同様である。
【００６４】露光装置ＥＸＰは、例えば縮小比４：１の
走査型縮小投影露光装置（スキャナ）である。露光装置
ＥＸＰの露光条件は、例えば次の通りである。すなわ
ち、露光光Ｌには、例えば露光波長２４８ｎｍのＫｒＦ
エキシマレーザ光を用い、光学レンズの開口数ＮＡ＝
０．６５、照明の形状は円形であり、コヒーレンシ
（σ：sigma）値＝０．７である。マスクとしては、前
記マスクＭＨＲ等のようなレジストマスクの他、通常の
マスクを用いる。ただし、露光光Ｌは、上記のものに限
定されるものではなく種々変更可能であり、例えばｇ線
（波長４３６ｎｍ）、ｉ線（波長３６５ｎｍ）、ＡｒＦ
エキシマレーザ光（波長１９３ｎｍ）、Ｆ2ガスレーザ
光（波長１５７ｎｍ）または超紫外線（波長〜１３ｎ
ｍ）を用いても良い。
走査型縮小投影露光装置（スキャナ）である。露光装置
ＥＸＰの露光条件は、例えば次の通りである。すなわ
ち、露光光Ｌには、例えば露光波長２４８ｎｍのＫｒＦ
エキシマレーザ光を用い、光学レンズの開口数ＮＡ＝
０．６５、照明の形状は円形であり、コヒーレンシ
（σ：sigma）値＝０．７である。マスクとしては、前
記マスクＭＨＲ等のようなレジストマスクの他、通常の
マスクを用いる。ただし、露光光Ｌは、上記のものに限
定されるものではなく種々変更可能であり、例えばｇ線
（波長４３６ｎｍ）、ｉ線（波長３６５ｎｍ）、ＡｒＦ
エキシマレーザ光（波長１９３ｎｍ）、Ｆ2ガスレーザ
光（波長１５７ｎｍ）または超紫外線（波長〜１３ｎ
ｍ）を用いても良い。
【００６５】露光光源Ｅ１から発する露光光Ｌは、フラ
イアイレンズＥ２、アパーチャＥ３、コンデンサレンズ
Ｅ４、Ｅ５及びミラーＥ６を介してマスクＭＨＲ（ここ
ではレチクル）を照明する。光学条件のうち、コヒーレ
ンシはアパーチャＥ３の開口部の大きさを変化させるこ
とにより調整した。マスクＭＨＲ上には異物付着による
パターン転写不良等を防止するための上記ペリクルＰＥ
が設けられている。マスクＭＨＲ上に描かれたマスクパ
ターンは、投影レンズＥ７を介して処理基板であるウエ
ハ１５上に投影される。なお、マスクＭＨＲは、マスク
位置制御手段Ｅ８およびミラーＥ９で制御されたステー
ジＥｓｔ上に載置され、その中心と投影レンズＥ７の光
軸とは正確に位置合わせがなされている。マスクＭＨＲ
は、その第１主面がウエハ１５の主面（デバイス面）に
向けられ、マスクＭＨＲの第２主面がコンデンサレンズ
Ｅ５に向けられた状態でステージＥｓｔ上に置かれてい
る。したがって、露光光Ｌは、マスクＭＨＲの第２主面
側から照射され、マスクＭＨＲを透過して、マスクＭＨ
Ｒの第１主面側から投影レンズＥ７に照射される。
イアイレンズＥ２、アパーチャＥ３、コンデンサレンズ
Ｅ４、Ｅ５及びミラーＥ６を介してマスクＭＨＲ（ここ
ではレチクル）を照明する。光学条件のうち、コヒーレ
ンシはアパーチャＥ３の開口部の大きさを変化させるこ
とにより調整した。マスクＭＨＲ上には異物付着による
パターン転写不良等を防止するための上記ペリクルＰＥ
が設けられている。マスクＭＨＲ上に描かれたマスクパ
ターンは、投影レンズＥ７を介して処理基板であるウエ
ハ１５上に投影される。なお、マスクＭＨＲは、マスク
位置制御手段Ｅ８およびミラーＥ９で制御されたステー
ジＥｓｔ上に載置され、その中心と投影レンズＥ７の光
軸とは正確に位置合わせがなされている。マスクＭＨＲ
は、その第１主面がウエハ１５の主面（デバイス面）に
向けられ、マスクＭＨＲの第２主面がコンデンサレンズ
Ｅ５に向けられた状態でステージＥｓｔ上に置かれてい
る。したがって、露光光Ｌは、マスクＭＨＲの第２主面
側から照射され、マスクＭＨＲを透過して、マスクＭＨ
Ｒの第１主面側から投影レンズＥ７に照射される。
【００６６】ウエハ１５は、その主面を投影レンズＥ７
側に向けた状態で試料台Ｅ１１上に真空吸着されてい
る。ウエハ１５は、上記素子形成基板１Ｓを基本構成要
素とする平面略円形状の薄板からなり、その主面上に
は、図３６および図３７に示すように、露光光Ｌに感光
するフォトレジスト膜１６が塗布されている。試料台Ｅ
１１は、投影レンズＥ７の光軸方向、すなわち、試料台
Ｅ１１の基板載置面に垂直な方向（Ｚ方向）に移動可能
なＺステージＥ１２上に載置され、さらに試料台Ｅ１１
の基板載置面に平行な方向に移動可能なＸＹステージＥ
１３上に搭載されている。ＺステージＥ１２及びＸＹス
テージＥ１３は、主制御系Ｅ１４からの制御命令に応じ
てそれぞれの駆動手段Ｅ１５，Ｅ１６により駆動される
ので、所望の露光位置に移動可能である。その位置はＺ
ステージＥ１３に固定されたミラーＥ１７の位置として
レーザ測長機Ｅ１８で正確にモニタされている。また、
ウエハ１５の表面位置は、通常の露光装置が有する焦点
位置検出手段で計測される。計測結果に応じてＺステー
ジＥ１２を駆動させることにより、ウエハ１５の主面は
常に投影レンズＥ７の結像面と一致させることができ
る。
側に向けた状態で試料台Ｅ１１上に真空吸着されてい
る。ウエハ１５は、上記素子形成基板１Ｓを基本構成要
素とする平面略円形状の薄板からなり、その主面上に
は、図３６および図３７に示すように、露光光Ｌに感光
するフォトレジスト膜１６が塗布されている。試料台Ｅ
１１は、投影レンズＥ７の光軸方向、すなわち、試料台
Ｅ１１の基板載置面に垂直な方向（Ｚ方向）に移動可能
なＺステージＥ１２上に載置され、さらに試料台Ｅ１１
の基板載置面に平行な方向に移動可能なＸＹステージＥ
１３上に搭載されている。ＺステージＥ１２及びＸＹス
テージＥ１３は、主制御系Ｅ１４からの制御命令に応じ
てそれぞれの駆動手段Ｅ１５，Ｅ１６により駆動される
ので、所望の露光位置に移動可能である。その位置はＺ
ステージＥ１３に固定されたミラーＥ１７の位置として
レーザ測長機Ｅ１８で正確にモニタされている。また、
ウエハ１５の表面位置は、通常の露光装置が有する焦点
位置検出手段で計測される。計測結果に応じてＺステー
ジＥ１２を駆動させることにより、ウエハ１５の主面は
常に投影レンズＥ７の結像面と一致させることができ
る。
【００６７】マスクＭＨＲとウエハ１５とは、縮小比に
応じて同期して駆動され、露光領域がマスクＭＨＲ上を
走査しながらマスクパターンをウエハ１５上に縮小転写
する。このとき、ウエハ１５の表面位置も上述の手段に
よりウエハ１５の走査に対して動的に駆動制御される。
ウエハ１５上に形成された回路パターンに対してマスク
ＭＨＲ上の回路パターンを重ね合わせ露光する場合、ウ
エハ１５上に形成されたマークパターンの位置をアライ
メント検出光学系を用いて検出し、その検出結果からウ
エハ１５を位置決めして重ね合わせ転写する。主制御系
Ｅ１４はネットワーク装置と電気的に接続されており、
露光装置ＥＸＰの状態の遠隔監視等が可能となってい
る。上記の説明では、露光装置として走査型縮小投影露
光装置（スキャナ）を用いた場合について説明したが、
これに限定されるものではなく、例えばマスク上の回路
パターンの投影像に対してウエハを繰り返しステップす
ることで、マスク上の回路パターンをウエハ上の所望の
部分に転写する縮小投影露光装置（ステッパ）を用いて
も良い。
応じて同期して駆動され、露光領域がマスクＭＨＲ上を
走査しながらマスクパターンをウエハ１５上に縮小転写
する。このとき、ウエハ１５の表面位置も上述の手段に
よりウエハ１５の走査に対して動的に駆動制御される。
ウエハ１５上に形成された回路パターンに対してマスク
ＭＨＲ上の回路パターンを重ね合わせ露光する場合、ウ
エハ１５上に形成されたマークパターンの位置をアライ
メント検出光学系を用いて検出し、その検出結果からウ
エハ１５を位置決めして重ね合わせ転写する。主制御系
Ｅ１４はネットワーク装置と電気的に接続されており、
露光装置ＥＸＰの状態の遠隔監視等が可能となってい
る。上記の説明では、露光装置として走査型縮小投影露
光装置（スキャナ）を用いた場合について説明したが、
これに限定されるものではなく、例えばマスク上の回路
パターンの投影像に対してウエハを繰り返しステップす
ることで、マスク上の回路パターンをウエハ上の所望の
部分に転写する縮小投影露光装置（ステッパ）を用いて
も良い。
【００６８】このような露光装置ＥＸＰを用いた露光処
理後、ウエハ１５に対して現像処理を施すことにより、
ウエハ１５の主面上（絶縁膜８ａ上）にフォトレジスト
膜１６からなるレジストパターン１６ａを形成する。レ
ジストパターン１６ａは、コンタクトホール形成領域が
露出され、それ以外を覆うようなパターンに形成されて
いる。コンタクトホール形成領域に形成された開口パタ
ーン１７は、平面がほぼ円形状の微細な孔パターンであ
り、その底面からは絶縁膜８ａの上面が露出されてい
る。この工程後、レジストパターン１６ａをエッチング
マスクとして、そこから露出する絶縁膜８ａをエッチン
グすることにより、前記図４および図５に示したコンタ
クトホールＣＮＴを形成する。このようにしてウエハ１
５に、微細なコンタクトホールＣＮＴを高い寸法精度で
形成することができる。
理後、ウエハ１５に対して現像処理を施すことにより、
ウエハ１５の主面上（絶縁膜８ａ上）にフォトレジスト
膜１６からなるレジストパターン１６ａを形成する。レ
ジストパターン１６ａは、コンタクトホール形成領域が
露出され、それ以外を覆うようなパターンに形成されて
いる。コンタクトホール形成領域に形成された開口パタ
ーン１７は、平面がほぼ円形状の微細な孔パターンであ
り、その底面からは絶縁膜８ａの上面が露出されてい
る。この工程後、レジストパターン１６ａをエッチング
マスクとして、そこから露出する絶縁膜８ａをエッチン
グすることにより、前記図４および図５に示したコンタ
クトホールＣＮＴを形成する。このようにしてウエハ１
５に、微細なコンタクトホールＣＮＴを高い寸法精度で
形成することができる。
【００６９】（実施の形態２）本実施の形態２の半導体
集積回路装置は、例えばエンベデッドアレイ（ＥＣＡ：
Embedded Cell Array）等のようなセルベース型集積回
路装置である。図３９は本実施の形態２の半導体集積回
路装置を構成するチップ１Ｃの一例の全体平面図を示し
ている。本実施の形態２のチップ１Ｃにおいては、内部
回路領域ＣＡにマクロセル部（第２論理回路領域）２０
ａ，２０ｂが配置されている。このマクロセル部２０
ａ，２０ｂには、前記したようにＲＡＭやＲＯＭあるい
はＰＬＬ（Phase-locked Loop）回路等のような特殊な
回路が形成されている。それ以外の構成は、前記実施の
形態１と同じである。
集積回路装置は、例えばエンベデッドアレイ（ＥＣＡ：
Embedded Cell Array）等のようなセルベース型集積回
路装置である。図３９は本実施の形態２の半導体集積回
路装置を構成するチップ１Ｃの一例の全体平面図を示し
ている。本実施の形態２のチップ１Ｃにおいては、内部
回路領域ＣＡにマクロセル部（第２論理回路領域）２０
ａ，２０ｂが配置されている。このマクロセル部２０
ａ，２０ｂには、前記したようにＲＡＭやＲＯＭあるい
はＰＬＬ（Phase-locked Loop）回路等のような特殊な
回路が形成されている。それ以外の構成は、前記実施の
形態１と同じである。
【００７０】図４０は図３９のチップ１Ｃにおけるホー
ルパターンをウエハに転写する際に用いるマスクＭＨＲ
の一例の全体平面図、図４１は図４０のマスクＭＨＲの
標準マスクＭＨの一例の全体平面図をそれぞれ示してい
る。マスクＭＨＲにおいて領域（第４領域）Ａ５，Ａ６
は、それぞれ図３９のマクロセル部２０ａ、２０ｂのコ
ンタクトホールのパターン転写領域を示している。領域
Ａ５には、マクロセル部２０ａのコンタクトホールを転
写するための相対的に面積の異なる２種類の開口パター
ン１２ｆ，１２ｇが複数形成され、領域Ａ６には、マク
ロセル２０ｂのコンタクトホールを転写するための同一
面積の開口パターン１２ｈが複数形成されている。この
領域Ａ５，Ａ６は、感電子線レジスト膜１３ａが被覆さ
れておらず、露出されている。また、領域Ａ５，Ａ６に
は、マクロセル部２０ａ、２０ｂの回路を形成するのに
必要なコンタクトホールを転写するための開口パターン
１２ｆ，１２ｇ，１２ｈのみが配置されている。すなわ
ち、領域Ａ５．Ａ６は、周辺回路領域Ｉ／Ｏを転写する
ための領域Ａ３と同様の構成とされている。これは、マ
クロセル部２０ａ，２０ｂを構成するソースおよびドレ
イン用の半導体領域（活性領域Ｌ）やコンタクトホール
等のような各種構成部の配置がほとんど決まっており、
あまり変更を要しないからである。すなわち、マクロセ
ル部２０ａ，２０ｂは、その設計データ中にソースおよ
びドレイン用の半導体領域（活性領域Ｌ）やコンタクト
ホールの最適な配置や寸法等のデータを有しており、そ
の配置や寸法等であれば安定した動作が可能であること
が確認されている。このため、ソースおよびドレイン用
の半導体領域（活性領域Ｌ）やコンタクトホール等のよ
うな各種構成部の配置や寸法等を変更しない方が、安定
した回路動作のマクロセル部２０ａ，２０ｂを得る上で
有利だからである。このようなセルベース型集積回路装
置では、マクロセル間やマクロセルと他の論理回路とを
電気的に接続するビアホールの配置変更の方が、マクロ
セル内のコンタクトホールの配置よりも多いので、その
ビアホールの形成時に用いるマスクに対しては、前記実
施の形態１で説明した構成を採用することが好ましい。
このような構成以外は、前記実施の形態１のマスクＭＨ
Ｒと同じである。すなわち、論理の変更が行われる領域
Ａ２には、図４１に示すように、配線チャネルのグリッ
ド線の全部の交点に開口パターン１２ａが配置され、そ
のうちの回路形成に必要とされる開口パターン１２ａお
よびその周辺のハーフトーン膜１１が図４０に示すよう
に感電子線レジスト膜１３ａのパターンから露出されて
いる。
ルパターンをウエハに転写する際に用いるマスクＭＨＲ
の一例の全体平面図、図４１は図４０のマスクＭＨＲの
標準マスクＭＨの一例の全体平面図をそれぞれ示してい
る。マスクＭＨＲにおいて領域（第４領域）Ａ５，Ａ６
は、それぞれ図３９のマクロセル部２０ａ、２０ｂのコ
ンタクトホールのパターン転写領域を示している。領域
Ａ５には、マクロセル部２０ａのコンタクトホールを転
写するための相対的に面積の異なる２種類の開口パター
ン１２ｆ，１２ｇが複数形成され、領域Ａ６には、マク
ロセル２０ｂのコンタクトホールを転写するための同一
面積の開口パターン１２ｈが複数形成されている。この
領域Ａ５，Ａ６は、感電子線レジスト膜１３ａが被覆さ
れておらず、露出されている。また、領域Ａ５，Ａ６に
は、マクロセル部２０ａ、２０ｂの回路を形成するのに
必要なコンタクトホールを転写するための開口パターン
１２ｆ，１２ｇ，１２ｈのみが配置されている。すなわ
ち、領域Ａ５．Ａ６は、周辺回路領域Ｉ／Ｏを転写する
ための領域Ａ３と同様の構成とされている。これは、マ
クロセル部２０ａ，２０ｂを構成するソースおよびドレ
イン用の半導体領域（活性領域Ｌ）やコンタクトホール
等のような各種構成部の配置がほとんど決まっており、
あまり変更を要しないからである。すなわち、マクロセ
ル部２０ａ，２０ｂは、その設計データ中にソースおよ
びドレイン用の半導体領域（活性領域Ｌ）やコンタクト
ホールの最適な配置や寸法等のデータを有しており、そ
の配置や寸法等であれば安定した動作が可能であること
が確認されている。このため、ソースおよびドレイン用
の半導体領域（活性領域Ｌ）やコンタクトホール等のよ
うな各種構成部の配置や寸法等を変更しない方が、安定
した回路動作のマクロセル部２０ａ，２０ｂを得る上で
有利だからである。このようなセルベース型集積回路装
置では、マクロセル間やマクロセルと他の論理回路とを
電気的に接続するビアホールの配置変更の方が、マクロ
セル内のコンタクトホールの配置よりも多いので、その
ビアホールの形成時に用いるマスクに対しては、前記実
施の形態１で説明した構成を採用することが好ましい。
このような構成以外は、前記実施の形態１のマスクＭＨ
Ｒと同じである。すなわち、論理の変更が行われる領域
Ａ２には、図４１に示すように、配線チャネルのグリッ
ド線の全部の交点に開口パターン１２ａが配置され、そ
のうちの回路形成に必要とされる開口パターン１２ａお
よびその周辺のハーフトーン膜１１が図４０に示すよう
に感電子線レジスト膜１３ａのパターンから露出されて
いる。
【００７１】このように本実施の形態２によれば、安定
動作が見込まれる信頼性の高いマクロセル部２０ａ，２
０ｂを有する半導体集積回路装置を短期間で、また、低
コストで製造することができる。
動作が見込まれる信頼性の高いマクロセル部２０ａ，２
０ｂを有する半導体集積回路装置を短期間で、また、低
コストで製造することができる。
【００７２】（実施の形態３）本実施の形態３において
は、マスク上のレジスト膜がポジ形の場合におけるＯＰ
Ｃ（Optical Proximity Correction）の適用例について
説明する。図４２はその一例のマスクＭＨＲにおける領
域Ａ２の要部拡大平面図、図４３および図４４はそれぞ
れ図４２のＸ１２−Ｘ１２線およびＸ１３−Ｘ１３線の
断面図を示している。開口パターン１２ａ１は、ウエハ
上に孤立したホールパターンを転写するためのパターン
を例示し、また、開口パターン１２ａ２は、ウエハ上に
密集する複数のホールパターンを転写するためのパター
ンを例示している。本実施の形態３においては、ウエハ
上に形成しようとしているホールパターンの周辺のパタ
ーンの疎密に応じて、マスクＭＨＲのポジ型の感電子線
レジスト膜１３の開口パターン１４の大きさを変えて、
開口パターン１２ａ１，１２ａ２の周辺の露出されてい
るハーフトーン膜１１の幅Ｗ４，Ｗ５を変える。これに
より、ホールパターンの状況に最適な光強度補正を行
い、ＯＰＣ効果を得ることができる。
は、マスク上のレジスト膜がポジ形の場合におけるＯＰ
Ｃ（Optical Proximity Correction）の適用例について
説明する。図４２はその一例のマスクＭＨＲにおける領
域Ａ２の要部拡大平面図、図４３および図４４はそれぞ
れ図４２のＸ１２−Ｘ１２線およびＸ１３−Ｘ１３線の
断面図を示している。開口パターン１２ａ１は、ウエハ
上に孤立したホールパターンを転写するためのパターン
を例示し、また、開口パターン１２ａ２は、ウエハ上に
密集する複数のホールパターンを転写するためのパター
ンを例示している。本実施の形態３においては、ウエハ
上に形成しようとしているホールパターンの周辺のパタ
ーンの疎密に応じて、マスクＭＨＲのポジ型の感電子線
レジスト膜１３の開口パターン１４の大きさを変えて、
開口パターン１２ａ１，１２ａ２の周辺の露出されてい
るハーフトーン膜１１の幅Ｗ４，Ｗ５を変える。これに
より、ホールパターンの状況に最適な光強度補正を行
い、ＯＰＣ効果を得ることができる。
【００７３】図４５は、ホールパターンの微細加工時の
ＯＰＣルールの説明図である。寸法Ｗ６は開口パターン
１２の開口寸法、寸法Ｗ７は感電子光レジスト膜の開口
パターン１４の開口寸法、寸法Ｄ１は、マスクサイジン
グ量（開口パターン１２ａから開口パターン１４の開口
端までの距離）、寸法Ｄ２は、対象の開口パターン１２
ａに最も近く隣接している開口パターン１２ａまでの距
離を示している。図４５に示すように、開口パターン１
２ａの各辺毎に最隣接する開口パターン１２ａとの距離
Ｄ２を測定し、その値に応じてバイアス（寸法Ｄ１）を
かける。この効果により、ホールパターンの疎密による
寸法相違を低減することができる。
ＯＰＣルールの説明図である。寸法Ｗ６は開口パターン
１２の開口寸法、寸法Ｗ７は感電子光レジスト膜の開口
パターン１４の開口寸法、寸法Ｄ１は、マスクサイジン
グ量（開口パターン１２ａから開口パターン１４の開口
端までの距離）、寸法Ｄ２は、対象の開口パターン１２
ａに最も近く隣接している開口パターン１２ａまでの距
離を示している。図４５に示すように、開口パターン１
２ａの各辺毎に最隣接する開口パターン１２ａとの距離
Ｄ２を測定し、その値に応じてバイアス（寸法Ｄ１）を
かける。この効果により、ホールパターンの疎密による
寸法相違を低減することができる。
【００７４】（実施の形態４）本実施の形態４において
は、マスク上のレジスト膜がネガ形の場合におけるＯＰ
Ｃの適用例について説明する。図４６はその一例のマス
クＭＨＲにおける領域Ａ２の要部拡大平面図、図４７は
図４６のＸ１４−Ｘ１４線の断面図をそれぞれ示してい
る。開口パターン１２ａ３は、ウエハ上にホールパター
ンを転写するためのパターンを示している。本実施の形
態４においては、マスクＭＨＲ上において開口パターン
１４から所望の開口パターン１２ａ３と、それを取り囲
むの複数の開口パターン１２ａ４とが露出されている。
ただし、所望の開口パターン１２ａ３の周囲の開口パタ
ーン１２ａ４には、開口パターン１２ａ４よりも小さな
平面寸法の感電子線レジスト膜１３ａ１のパターンが配
置されており、その開口パターン１２ａ４自体が露光処
理によってウエハ上のフォトレジスト膜に転写（感光）
されないように設定されている。すなわち、この複数の
開口パターン１２ａ４は、所望の開口パターン１２ａ３
を透過した光の不足分を補うことにより開口パターン１
２ａ３により転写されるホールパターンの寸法精度を向
上させるための補助開口パターンとしての機能を有する
ものである。このような構成とすることにより、ウエハ
上に形成される所望のホールパターンの寸法精度を向上
させることが可能となる。
は、マスク上のレジスト膜がネガ形の場合におけるＯＰ
Ｃの適用例について説明する。図４６はその一例のマス
クＭＨＲにおける領域Ａ２の要部拡大平面図、図４７は
図４６のＸ１４−Ｘ１４線の断面図をそれぞれ示してい
る。開口パターン１２ａ３は、ウエハ上にホールパター
ンを転写するためのパターンを示している。本実施の形
態４においては、マスクＭＨＲ上において開口パターン
１４から所望の開口パターン１２ａ３と、それを取り囲
むの複数の開口パターン１２ａ４とが露出されている。
ただし、所望の開口パターン１２ａ３の周囲の開口パタ
ーン１２ａ４には、開口パターン１２ａ４よりも小さな
平面寸法の感電子線レジスト膜１３ａ１のパターンが配
置されており、その開口パターン１２ａ４自体が露光処
理によってウエハ上のフォトレジスト膜に転写（感光）
されないように設定されている。すなわち、この複数の
開口パターン１２ａ４は、所望の開口パターン１２ａ３
を透過した光の不足分を補うことにより開口パターン１
２ａ３により転写されるホールパターンの寸法精度を向
上させるための補助開口パターンとしての機能を有する
ものである。このような構成とすることにより、ウエハ
上に形成される所望のホールパターンの寸法精度を向上
させることが可能となる。
【００７５】（実施の形態５）本実施の形態５において
は、前記標準マスクの変形例を図４８および図４９によ
り説明する。図４８は標準マスクＭＨの要部平面図、図
４９は図４８の標準マスクＭＨの要部拡大平面図を示し
ている。本実施の形態５においては、例えば標準マスク
ＭＨの領域Ａ２の外周にダミーの開口パターン１２ａｄ
が配置されている。このような開口パターン１２ａｄを
配置することにより、領域Ａ２内の最外周に配置された
開口パターン１２ａの寸法精度を向上させることができ
る。また、開口パターン２ａｄを前記実施の形態３，４
で説明したようにＯＰＣ効果を生じさせるような領域と
して使用することにより、領域Ａ２内の最外周の開口パ
ターン１２ａによりウエハ上のフォトレジスト膜に転写
されるホールパターンの寸法精度を向上させることが可
能となる。
は、前記標準マスクの変形例を図４８および図４９によ
り説明する。図４８は標準マスクＭＨの要部平面図、図
４９は図４８の標準マスクＭＨの要部拡大平面図を示し
ている。本実施の形態５においては、例えば標準マスク
ＭＨの領域Ａ２の外周にダミーの開口パターン１２ａｄ
が配置されている。このような開口パターン１２ａｄを
配置することにより、領域Ａ２内の最外周に配置された
開口パターン１２ａの寸法精度を向上させることができ
る。また、開口パターン２ａｄを前記実施の形態３，４
で説明したようにＯＰＣ効果を生じさせるような領域と
して使用することにより、領域Ａ２内の最外周の開口パ
ターン１２ａによりウエハ上のフォトレジスト膜に転写
されるホールパターンの寸法精度を向上させることが可
能となる。
【００７６】（実施の形態６）本実施の形態６において
は、ハーフトーン膜の表面に保護膜を形成するマスク構
造について説明する。図５０は、そのマスクＭＨＲの要
部拡大断面図を示している。本実施の形態６において
は、マスクＭＨＲの第１主面側に、ハーフトーン膜１１
のパターンおよびそこから露出するマスク基板１０の第
１主面を覆うように保護膜２１が形成されている。保護
膜２１は、例えばスパッタリング法によって形成された
酸化シリコン膜またはＳＯＧ（Spin On Glass）膜等の
ような透明な材料からなり、光透過率や透過光の位相が
変動しないように形成されている。保護膜２１を設けた
ことにより、図９の標準マスクストック工程１０５の後
の機械的衝撃から標準マスクＭＨを保護することができ
る。特に本実施の形態６のマスクＭＨＲでは、保護膜２
１を形成することにより、標準マスクＭＨの耐性を向上
させることができるので、標準マスクＭＨの再利用回数
を増加させることが可能となる。
は、ハーフトーン膜の表面に保護膜を形成するマスク構
造について説明する。図５０は、そのマスクＭＨＲの要
部拡大断面図を示している。本実施の形態６において
は、マスクＭＨＲの第１主面側に、ハーフトーン膜１１
のパターンおよびそこから露出するマスク基板１０の第
１主面を覆うように保護膜２１が形成されている。保護
膜２１は、例えばスパッタリング法によって形成された
酸化シリコン膜またはＳＯＧ（Spin On Glass）膜等の
ような透明な材料からなり、光透過率や透過光の位相が
変動しないように形成されている。保護膜２１を設けた
ことにより、図９の標準マスクストック工程１０５の後
の機械的衝撃から標準マスクＭＨを保護することができ
る。特に本実施の形態６のマスクＭＨＲでは、保護膜２
１を形成することにより、標準マスクＭＨの耐性を向上
させることができるので、標準マスクＭＨの再利用回数
を増加させることが可能となる。
【００７７】（実施の形態７）本実施の形態７において
は、標準マスクの所望の開口パターンを選択すべく標準
マスクの第１主面上に形成したレジストパターンをハー
フトーン膜とする場合について説明する。図５１は、本
実施の形態７のマスクＭＨＲの領域Ａ２の要部拡大断面
図を示している。マスクＭＨＲには、前記実施の形態１
〜６と同様に感電子線レジスト膜１３ａのパターンが形
成されている。ただし、本実施の形態７においては、感
電子線レジスト膜１３ａがハーフトーン膜として機能す
るようにその厚さが調整されている。したがって、マス
クＭＨＲのハーフトーン膜１１を透過した露光光Ｌ２
と、感電子線レジスト膜１３ａのパターンを透過した露
光光Ｌ３とでは位相および光強度がほぼ同等とされてい
る。この場合にもウエハ上に転写されるホールパターン
の寸法精度を向上させることができる。
は、標準マスクの所望の開口パターンを選択すべく標準
マスクの第１主面上に形成したレジストパターンをハー
フトーン膜とする場合について説明する。図５１は、本
実施の形態７のマスクＭＨＲの領域Ａ２の要部拡大断面
図を示している。マスクＭＨＲには、前記実施の形態１
〜６と同様に感電子線レジスト膜１３ａのパターンが形
成されている。ただし、本実施の形態７においては、感
電子線レジスト膜１３ａがハーフトーン膜として機能す
るようにその厚さが調整されている。したがって、マス
クＭＨＲのハーフトーン膜１１を透過した露光光Ｌ２
と、感電子線レジスト膜１３ａのパターンを透過した露
光光Ｌ３とでは位相および光強度がほぼ同等とされてい
る。この場合にもウエハ上に転写されるホールパターン
の寸法精度を向上させることができる。
【００７８】（実施の形態８）本実施の形態８において
は、標準マスクの周辺領域にメタル枠を設けた構造につ
いて説明する。図５２は本実施の形態８の標準マスクＭ
Ｈの一例の全体平面図、図５３は図５２のＸ１５−Ｘ１
５線の断面図を示している。本実施の形態８において
は、標準マスクＭＨの第１主面における領域Ａ４に、チ
ップ転写用の領域Ａ１の外周を縁取るように平面枠状の
遮光枠２２が形成されている。遮光枠２２は、例えばク
ロム（Ｃｒ）等のようなメタルからなり、マスク基板１
０の第１主面に接して形成されている。遮光枠２２の一
部は除去されて開口パターン１２ｃ〜１２ｅが形成され
ている。ここでは、遮光枠２２が領域Ａ１の外周から標
準マスクＭＨの外周端までにわたって形成されている場
合が例示されているが、これに限定されるものではな
く、例えば図５２の場合よりも幅の狭い枠形状としても
良い。
は、標準マスクの周辺領域にメタル枠を設けた構造につ
いて説明する。図５２は本実施の形態８の標準マスクＭ
Ｈの一例の全体平面図、図５３は図５２のＸ１５−Ｘ１
５線の断面図を示している。本実施の形態８において
は、標準マスクＭＨの第１主面における領域Ａ４に、チ
ップ転写用の領域Ａ１の外周を縁取るように平面枠状の
遮光枠２２が形成されている。遮光枠２２は、例えばク
ロム（Ｃｒ）等のようなメタルからなり、マスク基板１
０の第１主面に接して形成されている。遮光枠２２の一
部は除去されて開口パターン１２ｃ〜１２ｅが形成され
ている。ここでは、遮光枠２２が領域Ａ１の外周から標
準マスクＭＨの外周端までにわたって形成されている場
合が例示されているが、これに限定されるものではな
く、例えば図５２の場合よりも幅の狭い枠形状としても
良い。
【００７９】（実施の形態９）本実施の形態９において
は、標準マスクが前記バイナリマスクの場合について説
明する。この場合は、前記標準マスクＭＨのハーフトー
ン膜１１に代えて遮光膜を形成し、その遮光膜の一部を
開口することで前記実施の形態１〜８と同様に複数の開
口パターン１２ａ〜１２ｅを形成する。この遮光膜は、
例えばクロム等のような金属膜でも良いし、また、露光
光に対して遮光性を有するレジスト膜を用いる。この場
合の所望の開口パターン１２ａの選択については、前記
実施の形態１〜８と同様に、露光光に対して遮光性を有
するレジスト膜を標準マスクＭＨの第１主面上に堆積
し、これを所望形状にパターニングすることによって行
う。
は、標準マスクが前記バイナリマスクの場合について説
明する。この場合は、前記標準マスクＭＨのハーフトー
ン膜１１に代えて遮光膜を形成し、その遮光膜の一部を
開口することで前記実施の形態１〜８と同様に複数の開
口パターン１２ａ〜１２ｅを形成する。この遮光膜は、
例えばクロム等のような金属膜でも良いし、また、露光
光に対して遮光性を有するレジスト膜を用いる。この場
合の所望の開口パターン１２ａの選択については、前記
実施の形態１〜８と同様に、露光光に対して遮光性を有
するレジスト膜を標準マスクＭＨの第１主面上に堆積
し、これを所望形状にパターニングすることによって行
う。
【００８０】以上、本発明者によってなされた発明を実
施の形態に基づき具体的に説明したが、本発明は前記実
施の形態に限定されるものではなく、その要旨を逸脱し
ない範囲で種々変更可能であることはいうまでもない。
施の形態に基づき具体的に説明したが、本発明は前記実
施の形態に限定されるものではなく、その要旨を逸脱し
ない範囲で種々変更可能であることはいうまでもない。
【００８１】例えば前記実施の形態１〜９においては、
論理回路の変更に適用した場合について説明したが、こ
れに限定されるものではなく、例えばＲＯＭを有する半
導体集積回路装置においてメモリセル領域内におけるコ
ンタクトホールの配置の仕方でＲＯＭのメモリデータを
設定（または変更）するような製品にも前記実施の形態
で説明した方法を適用できる。この場合、ニーズに合わ
せてＲＯＭのデータを素早く変更できるので、様々なメ
モリデータ種類のＲＯＭを有する半導体集積回路装置を
短期間のうちに納品できる。
論理回路の変更に適用した場合について説明したが、こ
れに限定されるものではなく、例えばＲＯＭを有する半
導体集積回路装置においてメモリセル領域内におけるコ
ンタクトホールの配置の仕方でＲＯＭのメモリデータを
設定（または変更）するような製品にも前記実施の形態
で説明した方法を適用できる。この場合、ニーズに合わ
せてＲＯＭのデータを素早く変更できるので、様々なメ
モリデータ種類のＲＯＭを有する半導体集積回路装置を
短期間のうちに納品できる。
【００８２】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野であるＣＭＩ
Ｓゲートアレイに適用した場合について説明したが、そ
れに限定されるものではなく、例えばＤＲＡＭ（Dynami
c Random Access Memory）、ＳＲＡＭ（Static Random
Access Memory）またはフラッシュメモリ（ＥＥＰＲＯ
Ｍ；Electric Erasable Programmable Read Only Memor
y）等のようなメモリ回路を有する半導体集積回路装置
等の他の半導体集積回路装置の製造方法にも適用でき
る。また、マイクロマシンや液晶装置の製造方法に適用
することもできる。特に回路変更が頻繁に行われるよう
な構成を有するものに適用して有効である。
なされた発明をその背景となった利用分野であるＣＭＩ
Ｓゲートアレイに適用した場合について説明したが、そ
れに限定されるものではなく、例えばＤＲＡＭ（Dynami
c Random Access Memory）、ＳＲＡＭ（Static Random
Access Memory）またはフラッシュメモリ（ＥＥＰＲＯ
Ｍ；Electric Erasable Programmable Read Only Memor
y）等のようなメモリ回路を有する半導体集積回路装置
等の他の半導体集積回路装置の製造方法にも適用でき
る。また、マイクロマシンや液晶装置の製造方法に適用
することもできる。特に回路変更が頻繁に行われるよう
な構成を有するものに適用して有効である。
【００８３】
【発明の効果】本願によって開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下の通りである。
表的なものによって得られる効果を簡単に説明すれば、
以下の通りである。
【００８４】すなわち、ハーフトーン膜に開口形成され
た複数の開口パターンのうちの所望の開口パターンを、
露光光に対して遮光性を有するレジスト膜からなるパタ
ーンにより選択的に残すことで作成されたハーフトーン
型の位相シフトマスクを用いた縮小投影露光処理によっ
て所望の半導体集積回路装置のパターンを形成すること
により、半導体集積回路装置のＴＡＴを短縮できるの
で、半導体集積回路装置の納期を短縮させることが可能
となる。
た複数の開口パターンのうちの所望の開口パターンを、
露光光に対して遮光性を有するレジスト膜からなるパタ
ーンにより選択的に残すことで作成されたハーフトーン
型の位相シフトマスクを用いた縮小投影露光処理によっ
て所望の半導体集積回路装置のパターンを形成すること
により、半導体集積回路装置のＴＡＴを短縮できるの
で、半導体集積回路装置の納期を短縮させることが可能
となる。
【図１】本発明の一実施の形態である半導体集積回路装
置が形成された半導体チップの全体平面図である。
置が形成された半導体チップの全体平面図である。
【図２】図１における内部回路領域の一例の要部拡大平
面図である。
面図である。
【図３】図２のＸ１−Ｘ１線の断面図である。
【図４】図１における内部回路領域の一例の要部拡大平
面図である。
面図である。
【図５】図４のＸ２−Ｘ２線の断面図である。
【図６】レイアウト設計上の配線チャネルを示すグリッ
ド線の説明図である。
ド線の説明図である。
【図７】図６の配線チャネルにホールパターンおよび配
線を配置した場合の一例の説明図である。
線を配置した場合の一例の説明図である。
【図８】図４の基本セルの一群に、配線チャネルを示す
グリッドを重ねて示した説明図である。
グリッドを重ねて示した説明図である。
【図９】本発明の一実施の形態におけるマスクの製造フ
ロー図である。
ロー図である。
【図１０】本発明の一実施の形態におけるマスクの製造
工程中の標準マスクの全体平面図である。
工程中の標準マスクの全体平面図である。
【図１１】図１０のＸ３−Ｘ３線の断面図である。
【図１２】図１０の標準マスクの内部回路領域を転写す
るための領域の要部拡大平面図である。
るための領域の要部拡大平面図である。
【図１３】図１２のＸ４−Ｘ４線の断面図である。
【図１４】図１０に続くマスクの製造工程中の標準マス
クの全体平面図である。
クの全体平面図である。
【図１５】図１４のＸ５−Ｘ５線の断面図である。
【図１６】図１４の標準マスクの内部回路領域を転写す
るための領域の要部拡大平面図である。
るための領域の要部拡大平面図である。
【図１７】図１６のＸ６−Ｘ６線の断面図である。
【図１８】図１７の変形例を示す標準マスクの要部拡大
平面図である。
平面図である。
【図１９】図１８のＸ７−Ｘ７線の断面図である。
【図２０】マスクにおいて内部回路領域のホールパター
ンを転写する領域内に必要とされる開口パターンの配置
例の説明図である。
ンを転写する領域内に必要とされる開口パターンの配置
例の説明図である。
【図２１】マスクにおいて内部回路領域のホールパター
ンを転写する領域内に必要とされる開口パターンの配置
例の説明図である。
ンを転写する領域内に必要とされる開口パターンの配置
例の説明図である。
【図２２】標準製品におけるホール利用率の一例の説明
図である。
図である。
【図２３】本発明の一実施の形態におけるマスクの一例
の全体平面図である。
の全体平面図である。
【図２４】図２３のＸ８−Ｘ８線の断面図である。
【図２５】図２３の内部回路領域のホールパターンを転
写する領域の要部拡大平面図である。
写する領域の要部拡大平面図である。
【図２６】図２５のＸ９−Ｘ９線の断面図である。
【図２７】図２３のマスクにおける露光光の位相調整効
果の説明図である。
果の説明図である。
【図２８】図２３のマスクにおける露光光の位相調整効
果による光強度分布の説明図である。
果による光強度分布の説明図である。
【図２９】図２３のマスクにおける露光光の位相調整効
果による光強度分布の説明図である。
果による光強度分布の説明図である。
【図３０】図２３のマスクにおける露光光に対して遮光
性を有するレジストパターンの配置の説明図である。
性を有するレジストパターンの配置の説明図である。
【図３１】図９のパターン転写工程時における標準マス
クの領域の前記図１６と同一箇所における平面図であ
る。
クの領域の前記図１６と同一箇所における平面図であ
る。
【図３２】図３１のＸ１０−Ｘ１０線の断面図である。
【図３３】図９の現像工程後のマスクの領域の前記図２
５と同一箇所における平面図である。
５と同一箇所における平面図である。
【図３４】図３３のＸ１１−Ｘ１１線の断面図である。
【図３５】本発明の一実施の形態である半導体装置の製
造方法で用いる露光装置の一例の説明図である。
造方法で用いる露光装置の一例の説明図である。
【図３６】図３５の露光処理の説明図である。
【図３７】図３６の処理時におけるウエハの要部拡大断
面図である。
面図である。
【図３８】図３７に続く現像処理工程後のウエハの要部
断面図である。
断面図である。
【図３９】本発明の他の実施の形態における半導体集積
回路装置を構成する半導体チップの一例の全体平面図で
ある。
回路装置を構成する半導体チップの一例の全体平面図で
ある。
【図４０】図３９の半導体チップにおけるホールパター
ンをウエハに転写する際に用いるマスクの一例の全体平
面図である。
ンをウエハに転写する際に用いるマスクの一例の全体平
面図である。
【図４１】図４０のマスクを構成する標準マスクの一例
の全体平面図である。
の全体平面図である。
【図４２】本発明のさらに他の実施の形態におけるマス
クの要部拡大平面図である。
クの要部拡大平面図である。
【図４３】図４２のＸ１２−Ｘ１２線の断面図である。
【図４４】図４２のＸ１３−Ｘ１３線の断面図である。
【図４５】ホールパターンの微細加工時のＯＰＣルール
の説明図である。
の説明図である。
【図４６】本発明の他の実施の形態であるマスクの要部
拡大平面図、
拡大平面図、
【図４７】図４６のＸ１４−Ｘ１４線の断面図である。
【図４８】本発明の他の実施の形態である標準マスクの
要部平面図である。
要部平面図である。
【図４９】図４８の標準マスクの要部拡大平面図であ
る。
る。
【図５０】本発明の他の実施の形態であるマスクの要部
拡大断面図である。
拡大断面図である。
【図５１】本発明のさらに他の実施の形態であるマスク
の要部拡大断面図である。
の要部拡大断面図である。
【図５２】本発明の他の実施の形態である標準マスクの
一例の全体平面図である。
一例の全体平面図である。
【図５３】図５２のＸ１５−Ｘ１５線の断面図である。
１Ｃ 半導体チップ
１Ｓ 素子形成基板
２ 基本セル
３ 入出力セル
４ 外部端子
５ 分離部
６Ｐ 半導体領域
６Ｎ 半導体領域
７ ゲート絶縁膜
８ａ 絶縁膜
１０ マスク基板
１１ ハーフトーン膜
１２ａ 開口パターン
１２ａ１，１２ａ２ 開口パターン
１２ａ３ 開口パターン
１２ａ４ 開口パターン
１２ａｄ 開口パターン
１２ｂ 開口パターン
１２ｃ〜１２ｅ 開口パターン
１２ｆ，１２ｇ，１２ｈ 開口パターン
１３ａ 感電子線レジスト膜
１３ａ１ 感電子線レジスト膜
１４ 開口パターン
１５ ウエハ
１６ フォトレジスト膜
１６ａ レジストパターン
１７ 開口パターン
２０ａ，２０ｂ マクロセル部
２１ 保護膜
２２ 遮光枠
ＣＡ 内部回路領域（論理回路領域、第１論理回路領
域） Ｉ／Ｏ 周辺回路領域（周辺回路領域） Ｑｐ ｐチャネル型のＭＩＳ・ＦＥＴ Ｑｎ ｎチャネル型のＭＩＳ・ＦＥＴ Ｌ 活性領域 Ｇ ゲート電極 ＣＮＴ コンタクトホール Ｖｉａ１〜Ｖｉａ７ ビアホール ＭＨ 標準マスク（第１マスク） ＭＨＲ マスク（第２マスク） Ａ１ 領域 Ａ２ 領域（第１領域） Ａ３ 領域（第２領域） Ａ４ 領域（第３領域） Ａ５，Ａ６ 領域（第４領域） ＥＸＰ 露光装置 Ｅ１ 露光光源 Ｅ２ フライアイレンズ Ｅ３ アパーチャ Ｅ４、Ｅ５ コンデンサレンズ Ｅ６ ミラー Ｅ７ 投影レンズ Ｅ８ マスク位置制御手段 Ｅ９ミラー Ｅｓｔ ステージ Ｅ１１ 試料台 Ｅ１２ Ｚステージ Ｅ１３ ＸＹステージ Ｅ１４ 主制御系 Ｅ１５，Ｅ１６ 駆動手段 Ｅ１７ ミラー Ｅ１８ レーザ測長機 Ｌ，Ｌ１〜Ｌ３ 露光光 ＰＥ ペリクル
域） Ｉ／Ｏ 周辺回路領域（周辺回路領域） Ｑｐ ｐチャネル型のＭＩＳ・ＦＥＴ Ｑｎ ｎチャネル型のＭＩＳ・ＦＥＴ Ｌ 活性領域 Ｇ ゲート電極 ＣＮＴ コンタクトホール Ｖｉａ１〜Ｖｉａ７ ビアホール ＭＨ 標準マスク（第１マスク） ＭＨＲ マスク（第２マスク） Ａ１ 領域 Ａ２ 領域（第１領域） Ａ３ 領域（第２領域） Ａ４ 領域（第３領域） Ａ５，Ａ６ 領域（第４領域） ＥＸＰ 露光装置 Ｅ１ 露光光源 Ｅ２ フライアイレンズ Ｅ３ アパーチャ Ｅ４、Ｅ５ コンデンサレンズ Ｅ６ ミラー Ｅ７ 投影レンズ Ｅ８ マスク位置制御手段 Ｅ９ミラー Ｅｓｔ ステージ Ｅ１１ 試料台 Ｅ１２ Ｚステージ Ｅ１３ ＸＹステージ Ｅ１４ 主制御系 Ｅ１５，Ｅ１６ 駆動手段 Ｅ１７ ミラー Ｅ１８ レーザ測長機 Ｌ，Ｌ１〜Ｌ３ 露光光 ＰＥ ペリクル
フロントページの続き
(51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考）
Ｈ０１Ｌ 27/118 Ｈ０１Ｌ 21/82 Ｄ
(72)発明者 河路 幹規
東京都青梅市新町六丁目16番地の３ 株式
会社日立製作所デバイス開発センタ内
Ｆターム(参考） 2H095 BB02 BB03
5F064 AA03 AA06 BB03 BB04 BB05
BB06 BB07 BB13 BB14 BB15
BB27 BB28 CC10 CC12 DD42
GG10
Claims (22)
- 【請求項１】 以下の工程を有することを特徴とする半
導体集積回路装置の製造方法： （ａ）マスク基板上に堆積され透過光の位相を反転させ
る機能を有するハーフトーン膜に複数の開口パターンが
形成された第１マスクを用意する工程、（ｂ）前記第１
マスク上に、露光光に対して遮光性を有するレジスト膜
からなり、前記第１マスクの複数の開口パターンのうち
の所望の開口パターンおよびその周辺一部の前記ハーフ
トーン膜が露出され、それ以外の開口パターンが覆われ
るように形成されたレジストパターンを有する第２マス
クを作製する工程、（ｃ）前記第２マスクを用いた縮小
投影露光処理によってウエハ上のフォトレジスト膜に所
望のパターンを転写する工程。 - 【請求項２】 請求項１記載の半導体集積回路装置の製
造方法において、前記所望の開口パターンは、ウエハ上
のフォトレジスト膜にホールパターンを転写するための
パターンであることを特徴とする半導体集積回路装置の
製造方法。 - 【請求項３】 請求項２記載の半導体集積回路装置の製
造方法において、前記複数の開口パターンは、前記半導
体集積回路装置の論理回路の形成領域に対応する前記第
１マスクの第１領域内において、前記論理回路の配線チ
ャネルの格子交点における全ての交点に対応する位置に
配置されていることを特徴とする半導体集積回路装置の
製造方法。 - 【請求項４】 請求項３記載の半導体集積回路装置の製
造方法において、前記論理回路の形成領域には複数の基
本セルが規則的に並んで配置されていることを特徴とす
る半導体集積回路装置の製造方法。 - 【請求項５】 請求項１記載の半導体集積回路装置の製
造方法において、前記露光光に対して遮光性を有するレ
ジスト膜がポジ形であることを特徴とする半導体集積回
路装置の製造方法。 - 【請求項６】 請求項１記載の半導体集積回路装置の製
造方法において、前記露光光に対して遮光性を有するレ
ジスト膜がハーフトーン膜であることを特徴とする半導
体集積回路装置の製造方法。 - 【請求項７】 以下の工程を有することを特徴とする半
導体集積回路装置の製造方法： （ａ）マスク基板の第１主面に、前記半導体集積回路装
置の論理回路の形成領域におけるホールパターンを転写
する第１領域、その周囲に前記論理回路の周辺回路の形
成領域におけるホールパターンを転写する第２領域およ
びその外周に前記半導体集積回路装置のパターン転写に
は寄与しない第３領域を備え、前記マスク基板の第１主
面上に堆積され透過光の位相を反転させる機能を有する
ハーフトーン膜に、前記半導体集積回路装置のホールパ
ターンを転写するための複数の開口パターンが形成され
た第１マスクを用意する工程、（ｂ）前記第１マスク上
に、露光光に対して遮光性を有するレジスト膜からな
り、前記第１マスクの複数の開口パターンのうちの所望
の開口パターンおよびその周辺一部の前記ハーフトーン
膜が露出され、それ以外の開口パターンが覆われるよう
に形成されたレジストパターンを有する第２マスクを作
製する工程、（ｃ）前記第２マスクを用いた縮小投影露
光処理によってウエハ上のフォトレジスト膜に所望のホ
ールパターンを転写する工程。 - 【請求項８】 請求項７記載の半導体集積回路装置の製
造方法において、前記第１マスクの第１領域内において
前記複数の開口パターンは、前記論理回路の配線チャネ
ルの格子交点における全ての交点に対応する位置に配置
されていることを特徴とする半導体集積回路装置の製造
方法。 - 【請求項９】 請求項７記載の半導体集積回路装置の製
造方法において、前記第２マスクにおいて、前記レジス
トパターンは、前記第１領域内に形成され、前記第２，
第３領域には形成されていないことを特徴とする半導体
集積回路装置の製造方法。 - 【請求項１０】 請求項７記載の半導体集積回路装置の
製造方法において、前記論理回路の形成領域には複数の
基本セルが規則的に並んで配置されていることを特徴と
する半導体集積回路装置の製造方法。 - 【請求項１１】 請求項７記載の半導体集積回路装置の
製造方法において、前記露光光に対して遮光性を有する
レジスト膜がポジ形であることを特徴とする半導体集積
回路装置の製造方法。 - 【請求項１２】 請求項７記載の半導体集積回路装置の
製造方法において、前記露光光に対して遮光性を有する
レジスト膜がハーフトーン膜であることを特徴とする半
導体集積回路装置の製造方法。 - 【請求項１３】 半導体チップに論理回路の形成領域お
よび前記論理回路の周辺回路の形成領域を有し、前記論
理回路の形成領域内には、論理の変更が行われる第１論
理回路の領域および決められた回路パターン配置構成を
持つ第２論理回路の領域を有する半導体集積回路装置の
製造方法において、（ａ）マスク基板の第１主面に、前
記論理回路の形成領域におけるパターンを転写する第１
領域、その周囲に前記周辺回路の形成領域におけるパタ
ーンを転写する第２領域、その外周に前記半導体集積回
路装置のパターン転写には寄与しない第３領域および前
記第１領域内に前記第２論理回路の領域のパターンを転
写する第４領域を備え、前記マスク基板の第１主面上に
堆積され透過光の位相を反転させる機能を有するハーフ
トーン膜に、前記半導体集積回路装置のホールパターン
を転写するための複数の開口パターンが形成された第１
マスクを用意する工程、（ｂ）前記第１マスクの前記第
１領域には、露光光に対して遮光性を有するレジスト膜
からなり、前記複数の開口パターンのうちの所望の開口
パターンおよびその周辺一部の前記ハーフトーン膜が露
出され、それ以外の開口パターンが覆われるように形成
されたレジストパターンが形成され、前記第２，第３お
よび第４領域には、前記レジストパターンが形成されな
い構成を有する第２マスクを作製する工程、（ｃ）前記
第２マスクを用いた縮小投影露光処理によってウエハ上
のフォトレジスト膜に所望のパターンを転写する工程。 - 【請求項１４】 請求項１３記載の半導体集積回路装置
の製造方法において、前記第１マスクの前記第４領域を
除く前記第１領域内において、前記複数の開口パターン
は、前記第１論理回路の配線チャネルの格子交点におけ
る全ての交点に対応する位置に配置されていることを特
徴とする半導体集積回路装置の製造方法。 - 【請求項１５】 請求項１３記載の半導体集積回路装置
の製造方法において、前記露光光に対して遮光性を有す
るレジスト膜がポジ形であることを特徴とする半導体集
積回路装置の製造方法。 - 【請求項１６】 請求項１３記載の半導体集積回路装置
の製造方法において、前記露光光に対して遮光性を有す
るレジスト膜がハーフトーン膜であることを特徴とする
半導体集積回路装置の製造方法。 - 【請求項１７】 以下の工程を有することを特徴とする
半導体集積回路装置の製造方法： （ａ）マスク基板上に形成された遮光膜に複数の開口パ
ターンが形成された第１マスクを用意する工程、（ｂ）
前記第１マスク上に、露光光に対して遮光性を有するレ
ジスト膜からなり、前記第１マスクの複数の開口パター
ンのうちの所望の開口パターンが露出され、それ以外の
開口パターンが覆われるようなパターンを有する第２マ
スクを作製する工程、（ｃ）前記第２マスクを用いた縮
小投影露光処理によってウエハ上のフォトレジスト膜に
所望のパターンを転写する工程。 - 【請求項１８】 請求項１７記載の半導体集積回路装置
の製造方法において、前記所望の開口パターンは、ウエ
ハ上のフォトレジスト膜にホールパターンを転写するた
めのパターンであることを特徴とする半導体集積回路装
置の製造方法。 - 【請求項１９】 請求項１８記載の半導体集積回路装置
の製造方法において、前記複数の開口パターンは、前記
半導体集積回路装置の論理回路の形成領域に対応する前
記第１マスクの第１領域内において、前記論理回路の配
線チャネルの格子交点における全ての交点に対応する位
置に配置されていることを特徴とする半導体集積回路装
置の製造方法。 - 【請求項２０】 請求項１９記載の半導体集積回路装置
の製造方法において、前記論理回路の形成領域には複数
の基本セルが規則的に並んで配置されていることを特徴
とする半導体集積回路装置の製造方法。 - 【請求項２１】 請求項１７記載の半導体集積回路装置
の製造方法において、前記露光光に対して遮光性を有す
るレジスト膜がポジ形であることを特徴とする半導体集
積回路装置の製造方法。 - 【請求項２２】 請求項１７記載の半導体集積回路装置
の製造方法において、前記露光光に対して遮光性を有す
るレジスト膜がハーフトーン膜であることを特徴とする
半導体集積回路装置の製造方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002037203A JP3754378B2 (ja) | 2002-02-14 | 2002-02-14 | 半導体集積回路装置の製造方法 |
| TW091138025A TW200305995A (en) | 2002-02-14 | 2002-12-31 | Fabrication method of semiconductor integrated circuit device |
| US10/331,663 US20030152873A1 (en) | 2002-02-14 | 2002-12-31 | Fabrication method of semiconductor integrated circuit device |
| CN03102394A CN1438679A (zh) | 2002-02-14 | 2003-02-11 | 半导体集成电路器件的制造方法 |
| KR10-2003-0009041A KR20030068468A (ko) | 2002-02-14 | 2003-02-13 | 반도체 집적 회로 장치의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002037203A JP3754378B2 (ja) | 2002-02-14 | 2002-02-14 | 半導体集積回路装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003241361A true JP2003241361A (ja) | 2003-08-27 |
| JP3754378B2 JP3754378B2 (ja) | 2006-03-08 |
Family
ID=27655078
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002037203A Expired - Fee Related JP3754378B2 (ja) | 2002-02-14 | 2002-02-14 | 半導体集積回路装置の製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US20030152873A1 (ja) |
| JP (1) | JP3754378B2 (ja) |
| KR (1) | KR20030068468A (ja) |
| CN (1) | CN1438679A (ja) |
| TW (1) | TW200305995A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006024893A (ja) * | 2004-06-10 | 2006-01-26 | Advanced Lcd Technologies Development Center Co Ltd | 薄膜トランジスタ回路、薄膜トランジスタ回路の設計方法、薄膜トランジスタ回路の設計プログラム、設計プログラム記録媒体、設計ライブラリデータベース、および表示装置 |
| JP2008033317A (ja) * | 2006-07-27 | 2008-02-14 | Samsung Electronics Co Ltd | 表示基板、その製造方法、及びその表示基板を製造するためのマスク |
| JP2009186863A (ja) * | 2008-02-08 | 2009-08-20 | Elpida Memory Inc | 露光用マスク及びパターン形成方法 |
| JP2012004574A (ja) * | 2004-06-10 | 2012-01-05 | Sharp Corp | 設計ライブラリデータベース |
| KR20190126055A (ko) * | 2017-03-17 | 2019-11-08 | 도레이 카부시키가이샤 | 배선 전극 부착 기판의 제조 방법 및 배선 전극 부착 기판 |
Families Citing this family (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100850201B1 (ko) * | 2002-06-04 | 2008-08-04 | 삼성전자주식회사 | Ｏｐｃ 마스크 제작 방법 및 그를 이용하여 제작된 마스크 |
| JP3703799B2 (ja) * | 2002-12-13 | 2005-10-05 | 沖電気工業株式会社 | 残膜厚分布の推定方法、残膜厚分布の推定方法を用いたパターニング用マスク及び絶縁膜除去用マスクの修正方法、及び、修正されたパターニング用マスク及び絶縁膜除去用マスクを用いた半導体素子の製造方法 |
| JP4599048B2 (ja) * | 2003-10-02 | 2010-12-15 | 川崎マイクロエレクトロニクス株式会社 | 半導体集積回路のレイアウト構造、半導体集積回路のレイアウト方法、およびフォトマスク |
| TWI266152B (en) * | 2003-12-30 | 2006-11-11 | Mosel Vitelic Inc | Mask and method of using the same |
| US7269818B2 (en) * | 2005-01-06 | 2007-09-11 | International Business Machines Corporation | Circuit element function matching despite auto-generated dummy shapes |
| US7743359B2 (en) * | 2005-05-02 | 2010-06-22 | Cadence Design Systems, Inc. | Apparatus and method for photomask design |
| TWI264058B (en) * | 2005-08-09 | 2006-10-11 | Powerchip Semiconductor Corp | Method of correcting mask pattern and method of forming the same |
| US7527900B2 (en) * | 2005-11-10 | 2009-05-05 | United Microelectronics Corp. | Reticle and optical proximity correction method |
| JP2007165670A (ja) * | 2005-12-15 | 2007-06-28 | Matsushita Electric Ind Co Ltd | 半導体回路装置およびその設計方法 |
| JP4729403B2 (ja) * | 2006-01-06 | 2011-07-20 | 株式会社アドバンテスト | 電子ビーム露光装置 |
| CN100499069C (zh) * | 2006-01-13 | 2009-06-10 | 中芯国际集成电路制造(上海)有限公司 | 使用所选掩模的双大马士革铜工艺 |
| JP2008089923A (ja) * | 2006-09-29 | 2008-04-17 | Oki Electric Ind Co Ltd | 光学素子の製造方法 |
| JP4814044B2 (ja) * | 2006-10-05 | 2011-11-09 | ルネサスエレクトロニクス株式会社 | パターン設計方法 |
| KR100765606B1 (ko) * | 2006-10-20 | 2007-10-09 | 동부일렉트로닉스 주식회사 | 반도체 마스크 패턴 제작 방법 및 이를 이용한 패턴 형성방법 |
| JP4091969B1 (ja) * | 2007-07-12 | 2008-05-28 | 住友ベークライト株式会社 | 受光装置および受光装置の製造方法 |
| KR101087874B1 (ko) * | 2009-06-29 | 2011-11-30 | 주식회사 하이닉스반도체 | 광학 근접 효과 보상 방법 |
| JP6004635B2 (ja) * | 2011-02-01 | 2016-10-12 | キヤノン株式会社 | 半導体装置の製造方法 |
| CN102751182B (zh) * | 2011-04-17 | 2015-01-14 | 中国科学院微电子研究所 | 半导体制造方法 |
| KR20120128517A (ko) * | 2011-05-17 | 2012-11-27 | 에스케이하이닉스 주식회사 | 반도체 소자의 형성 방법 |
| CN102402138A (zh) * | 2011-11-18 | 2012-04-04 | 深圳市华星光电技术有限公司 | 完成小线距的导线制作方法 |
| KR20150043452A (ko) * | 2012-10-17 | 2015-04-22 | 후지필름 가부시키가이샤 | 광학 재료용 영구막의 제조 방법, 이것에 의해 제작한 경화막, 이것을 사용한 유기 el 표시 장치 및 액정 표시 장치 |
| KR20160124858A (ko) * | 2014-02-21 | 2016-10-28 | 코닝 인코포레이티드 | 층상 유리질 감광성 제품 및 제조방법 |
| TWI674823B (zh) * | 2017-06-16 | 2019-10-11 | 矽品精密工業股份有限公司 | 自動佈線系統及方法 |
| CN114006160B (zh) * | 2021-10-29 | 2024-04-16 | 京东方科技集团股份有限公司 | 液晶天线及其制备方法 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4684971A (en) * | 1981-03-13 | 1987-08-04 | American Telephone And Telegraph Company, At&T Bell Laboratories | Ion implanted CMOS devices |
| JP2566048B2 (ja) * | 1990-04-19 | 1996-12-25 | シャープ株式会社 | 光露光用マスク及びその製造方法 |
| EP0464614B1 (en) * | 1990-06-25 | 1999-09-29 | Matsushita Electronics Corporation | A composition having sensitivity to light or radiation |
| JP3120474B2 (ja) * | 1991-06-10 | 2000-12-25 | 株式会社日立製作所 | 半導体集積回路装置の製造方法 |
| US5556724A (en) * | 1992-11-10 | 1996-09-17 | Dai Nippon Printing Co., Ltd. | Phase shift photomask and method of producing same |
| US5376483A (en) * | 1993-10-07 | 1994-12-27 | Micron Semiconductor, Inc. | Method of making masks for phase shifting lithography |
| KR0170686B1 (ko) * | 1995-09-13 | 1999-03-20 | 김광호 | 하프톤 위상반전마스크의 제조방법 |
| KR100201040B1 (ko) * | 1996-08-26 | 1999-06-15 | 다니구찌 이찌로오; 기타오카 다카시 | 위상 쉬프트 마스크 및 그 제조 방법 |
| US5948572A (en) * | 1997-11-26 | 1999-09-07 | United Microelectronics Corp. | Mixed mode photomask for nikon stepper |
| US5989760A (en) * | 1998-03-18 | 1999-11-23 | Motorola, Inc. | Method of processing a substrate utilizing specific chuck |
| JP3914386B2 (ja) * | 2000-12-28 | 2007-05-16 | 株式会社ルネサステクノロジ | フォトマスク、その製造方法、パターン形成方法および半導体装置の製造方法 |
| JP2003121977A (ja) * | 2001-10-12 | 2003-04-23 | Hitachi Ltd | 半導体集積回路装置の製造方法およびマスク |
| JP2003173014A (ja) * | 2001-12-07 | 2003-06-20 | Mitsubishi Electric Corp | 位相シフトマスクの製造方法、位相シフトマスク、および、装置 |
| JP2003255510A (ja) * | 2002-03-01 | 2003-09-10 | Hitachi Ltd | 電子装置の製造方法 |
-
2002
- 2002-02-14 JP JP2002037203A patent/JP3754378B2/ja not_active Expired - Fee Related
- 2002-12-31 TW TW091138025A patent/TW200305995A/zh unknown
- 2002-12-31 US US10/331,663 patent/US20030152873A1/en not_active Abandoned
-
2003
- 2003-02-11 CN CN03102394A patent/CN1438679A/zh active Pending
- 2003-02-13 KR KR10-2003-0009041A patent/KR20030068468A/ko not_active Application Discontinuation
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006024893A (ja) * | 2004-06-10 | 2006-01-26 | Advanced Lcd Technologies Development Center Co Ltd | 薄膜トランジスタ回路、薄膜トランジスタ回路の設計方法、薄膜トランジスタ回路の設計プログラム、設計プログラム記録媒体、設計ライブラリデータベース、および表示装置 |
| JP2012004574A (ja) * | 2004-06-10 | 2012-01-05 | Sharp Corp | 設計ライブラリデータベース |
| US8255842B2 (en) | 2004-06-10 | 2012-08-28 | Sharp Kabushiki Kaisha | Thin-film transistor circuit, design method for thin-film transistor, design program for thin-film transistor circuit, design program recording medium, design library database, and display device |
| JP2008033317A (ja) * | 2006-07-27 | 2008-02-14 | Samsung Electronics Co Ltd | 表示基板、その製造方法、及びその表示基板を製造するためのマスク |
| JP2009186863A (ja) * | 2008-02-08 | 2009-08-20 | Elpida Memory Inc | 露光用マスク及びパターン形成方法 |
| US7923179B2 (en) | 2008-02-08 | 2011-04-12 | Elpida Memory Inc. | Exposure mask and pattern forming method therefor |
| KR20190126055A (ko) * | 2017-03-17 | 2019-11-08 | 도레이 카부시키가이샤 | 배선 전극 부착 기판의 제조 방법 및 배선 전극 부착 기판 |
| KR102276074B1 (ko) * | 2017-03-17 | 2021-07-12 | 도레이 카부시키가이샤 | 배선 전극 부착 기판의 제조 방법 및 배선 전극 부착 기판 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20030152873A1 (en) | 2003-08-14 |
| TW200305995A (en) | 2003-11-01 |
| JP3754378B2 (ja) | 2006-03-08 |
| CN1438679A (zh) | 2003-08-27 |
| KR20030068468A (ko) | 2003-08-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3754378B2 (ja) | 半導体集積回路装置の製造方法 | |
| US7361530B2 (en) | Method of fabricating a semiconductor integrated circuit that includes patterning a semiconductor substrate with a first photomask that uses metal for blocking light and patterning the same substrate with a second photomask that uses organic resin for blocking light | |
| CN100334687C (zh) | 集成电路制造方法 | |
| KR20190013409A (ko) | 다중-마스크 다중-노광 리소그래피 및 마스크들 | |
| JP3363799B2 (ja) | デバイスの構造部分の配置方法およびデバイス | |
| US7807343B2 (en) | EDA methodology for extending ghost feature beyond notched active to improve adjacent gate CD control using a two-print-two-etch approach | |
| US20030207521A1 (en) | Manufacturing use of photomasks with an opaque pattern comprising an organic layer photoabsorptive to exposure light with wavelengths exceeding 200 nm | |
| KR20060014438A (ko) | 레티클을 설계하고 이를 이용하여 반도체 장치를 형성하는방법 | |
| US7859645B2 (en) | Masks and methods of manufacture thereof | |
| US6706452B2 (en) | Method of manufacturing photomask and method of manufacturing semiconductor integrated circuit device | |
| US6656646B2 (en) | Fabrication method of semiconductor integrated circuit device | |
| JP2002131884A (ja) | フォトマスクの製造方法、フォトマスクおよび半導体集積回路装置の製造方法 | |
| JP2003121977A (ja) | 半導体集積回路装置の製造方法およびマスク | |
| US6824958B2 (en) | Method of manufacturing photomask and method of manufacturing semiconductor integrated circuit device | |
| JP2001042545A (ja) | 半導体装置の製造方法 | |
| JP2003140320A (ja) | マスクの製造方法および半導体集積回路装置の製造方法 | |
| US7094686B2 (en) | Contact hole printing by packing and unpacking | |
| JP3827572B2 (ja) | マルチチップモジュールの製造方法 | |
| JP2001250756A (ja) | 半導体集積回路装置の製造方法 | |
| JP2005352180A (ja) | 半導体装置の製造方法 | |
| JP2003282397A (ja) | 半導体集積回路装置の製造方法、露光方法およびフォトマスクの搬送方法 | |
| JP2013221986A (ja) | ハーフトーン型位相シフトマスクおよびその製造方法並びにそれを用いた半導体装置の製造方法 | |
| JP2008182123A (ja) | 半導体装置の製造方法 | |
| JP2005024962A (ja) | フォトマスク、半導体装置及びその製造方法 | |
| JP2004226995A (ja) | フォトマスクの製造方法およびフォトマスク |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040329 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040331 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051117 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051129 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051215 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3754378 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081222 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091222 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101222 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101222 Year of fee payment: 5 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101222 Year of fee payment: 5 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101222 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111222 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121222 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121222 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131222 Year of fee payment: 8 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |