JP2003255510A - 電子装置の製造方法 - Google Patents

電子装置の製造方法

Info

Publication number
JP2003255510A
JP2003255510A JP2002055166A JP2002055166A JP2003255510A JP 2003255510 A JP2003255510 A JP 2003255510A JP 2002055166 A JP2002055166 A JP 2002055166A JP 2002055166 A JP2002055166 A JP 2002055166A JP 2003255510 A JP2003255510 A JP 2003255510A
Authority
JP
Japan
Prior art keywords
pattern
phase shift
electronic device
manufacturing
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002055166A
Other languages
English (en)
Inventor
Toshihiko Tanaka
稔彦 田中
Koji Hattori
孝司 服部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2002055166A priority Critical patent/JP2003255510A/ja
Priority to TW091134484A priority patent/TW200304048A/zh
Priority to US10/319,651 priority patent/US6979525B2/en
Priority to KR1020020084289A priority patent/KR20030071616A/ko
Priority to CNB021608350A priority patent/CN1320601C/zh
Publication of JP2003255510A publication Critical patent/JP2003255510A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/26Phase shift masks [PSM]; PSM blanks; Preparation thereof
    • G03F1/32Attenuating PSM [att-PSM], e.g. halftone PSM or PSM having semi-transparent phase shift portion; Preparation thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/54Absorbers, e.g. of opaque materials
    • G03F1/56Organic absorbers, e.g. of photo-resists

Abstract

(57)【要約】 【課題】 ハーフトーン位相シフトマスクの製造TAT
を速め、コストを低減することによって、電子装置の開
発、品種展開TATを速め、且つ電子装置の製造コスト
を低減する。 【解決手段】 ハーフトーン位相シフトマスクにおいて
遮光用補助パターンを有機膜で形成する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、微細パターンを有
する半導体装置や配線基板装置等の電子装置の製造方法
に関する。
【0002】
【従来の技術】半導体回路の製造にはケミカルベーパデ
ポジション(Chemical Vapor Depo
sition :CVD)等の膜形成工程、イオンイン
プランテーションなどの不純物層形成工程、レジストパ
ターンを形成するリソグラフィ工程、およびエッチング
工程が繰り返し用いられる。半導体回路の動作速度を上
げたりデバイスの集積度を向上させる方法として回路パ
ターンの微細化とその寸法精度の向上が有効であり、近
年盛んに微細化と寸法精度の向上が進められている。パ
ターンの微細化は主にリソグラフィによって決まるため
リソグラフィは半導体装置の製造に置いて極めて重要な
位置を占めている。リソグラフィ技術においては主に投
影露光装置が用いられ、投影露光装置に装着したホトマ
スクのパターンを半導体ウエハ上に転写してデバイスパ
ターンを形成する。
【0003】近年、デバイスの高集積化、デバイス動作
速度の向上要求に答えるため形成すべきパターンの微細
化が進められている。このような背景の下、ハーフトー
ン位相シフト法という露光方法が使用されている。ハー
フトーン位相シフトマスクは露光光に対して半透明な膜
(ハーフトーン膜と呼ぶ)を透明基体(ブランクス)上
に形成したマスクである。その膜の露光光に対する透過
率は通常1%から25%以内に調整されている。またこ
の膜を透過する露光光はこの膜がない場合に対して位相
が反転するように調整されている。最も高い解像性能を
引きだす位相差は180度及びその奇数倍であるが、1
80度の前後90度に収まっていれば解像向上効果があ
る。ハーフトーン位相シフトマスクを用いると一般に解
像度が5から20%程度向上することが知られている。
特にハーフトーン膜の透過率が高くなるほど位相強調効
果が働いて解像度が高くなる。一方で、サブピークと呼
ぶ像が本来遮光部となるフィールド部分に発生しやすく
なって異常転写欠陥の源となる。これは隣接パターンか
らの干渉光とフィールド部分を透過してくる光の位相が
揃って強調するため起こる現象である。一例として、4
重極と呼ばれる周囲4箇所からの光がお互いに強め合う
方向で干渉して生じた場合のサブピークの例で説明す
る。4重極時のパターン配置の平面図の例を図20
(a)に、同図のA及びA’に沿った断面を図20
(b)に示す。ここで100は石英ガラス(ブランク
ス)、101はハーフトーン膜、103は回路パターン
である。図20(b)中に示したBからB’の範囲に対
応する転写光学像を示したのが図14である。ハーフト
ーンマスク部材の透過率が高くなるほどサブピークが大
きくなることが分かる。この現象を抑えるため、ハーフ
トーン膜の透過率が比較的高い高透過率ハーフトーン位
相シフトマスクの場合にはこのサブピークパターン発生
部位に対応するハーフトーン膜上にCrによる微細遮光
パターンを形成し、その部分の透過光をカットする方法
が用いられている。この方法を、透過部(ガラス部)、
ハーフトーン部、そして遮光部(Cr部)の3つのトー
ンからなることからトリトーン(Tri−tone)ハ
ーフトーン位相シフト法と呼んでいる。
【0004】なお、Tri−toneハーフトーン位相
シフトに関する記載としては、例えば特開平11−15
130号公報、特開平6−308715号公報および特
開平9−90601号公報などがある。
【0005】
【発明が解決しようとする課題】高集積かつ/あるいは
高速動作のLSIの製造方法を提供するには微細な寸法
の回路パターンを高い寸法精度で形成することが必要に
なる。このため高い解像度を有するTri−toneハ
ーフトーン位相シフト法では一方で高い寸法精度や高い
位相制御精度が要求される。ハーフトーン位相シフト露
光法ではハーフトーン部を透過してくる露光光と開口部
を透過してくる露光光を開口部とハーフトーン部の境界
付近で干渉させ、光学コントラストを上げて解像度や露
光裕度を向上させる。このためハーフトーン部を透過す
る露光光量の制御すなわちハーフトーン部の透過率制御
と、位相制御が極めて重要となる。またハーフトーン膜
のパターン寸法精度が転写されるパターン寸法精度を大
きく左右する。投影レンズの解像限界付近の微細パター
ンでは光回折により光学コントラストが大幅に低下する
ためMEF(Mask Error enhance
Factor)と呼ばれる要因が加わってマスク上のパ
ターン寸法精度以上に転写されたパターンの寸法精度が
低下する。MEFとはマスク上の寸法差ΔLwに対し転
写されたパターンの寸法差ΔLmがどれだけ増幅された
かを表す指標であり、投影レンズの縮小率をMとすると
下記の式で表される。ここでMは例えば5xレンズを用
いた場合には1/5となる。
【0006】MEF=ΔLm/(M・ΔLw) ハーフトーン位相シフトマスクを使うような微細パター
ンでは通常MEFは2から3、すなわちマスクの寸法バ
ラツキは2Mから3M倍に増幅されて転写される。
【0007】最近のTri−toneハーフトーンマス
クでは、マスク上のパターン寸法320nm、マスク上
の寸法精度9nmといった微細で且つ極めて高い精度が
要求されており、このためこのクラスの寸法歩留まりは
10%から30%と極めて低い。すなわち平均的に言っ
て1枚の良品マスクを製造するのに3から10枚のマス
クを仕込んで製造する必要があって、マスクコストが高
く、またマスク供給TAT(Turn Around
Time)も低い。
【0008】また、レジストの特性要因や基板段差構造
要因等が加わるため、サブピークによる不要な像転写を
防止するためのCrによる微細遮光パターン(補助パタ
ーン)を設ける位置や大きさがシミュレーションでは正
確には予想できない。このため、ハーフトーン位相シフ
ト膜が寸法精度の点で良品であっても、マスク作成後の
転写で不良が判明すると最初からマスクを作製し直すこ
とになり、マスク供給TATを低める原因となってい
た。
【0009】更に、半導体装置ではその製造工程でおよ
そ30枚のホトマスクを使用する。半導体装置開発期間
を律速する一つの大きな要因がホトマスクの供給であっ
て、開発期間短縮のためにはホトマスク供給TATの改
善が必須である。またマスクROMやLogic IC
の品種展開は配線工程で行なわれることが多く、この品
種展開力も配線工程用ホトマスクの供給TATによると
ころが大きい。
【0010】本発明の目的は、ハーフトーン位相シフト
膜上に形成され、露光光を減光或いは遮光する膜の再生
が容易なハーフトーン位相シフトマスクを用いた電子装
置の製造方法を提供することにある。
【0011】本発明の他の目的は、高いマスク供給TA
Tを有する方法で製造されたマスクを用いて、開発期間
や品種展開期間の短縮及び製造コスト低減が可能な電子
装置の製造方法を提供することにある。
【0012】
【課題を解決するための手段】本願明細書に開示される
発明のうち、代表的なものの概要は以下の通りである。
【0013】開口部を有する半透明な位相シフトパター
ンと、前記開口部近傍に配置され、露光光に対して減光
性或いは遮光性を備えた有機膜を主成分とする補助パタ
ーンとを有するハーフトーン位相シフトマスクを介して
基板上にパターンを形成する電子装置の製造方法とす
る。露光光に対して減光性或いは遮光性を備えた膜を有
機膜とすることにより、灰化処理を行うことで半透明位
相シフト膜へのダメージ無しに当該有機膜を簡単に除去
でき再生が容易となる。また、半透明位相シフト膜が形
成された透明基板を準備する工程と、前記半透明位相シ
フト膜に開口部を有するパターンを形成する工程と、前
記開口部が形成された半透明位相シフト膜パターンの良
否を判別する工程と、良品と判定された前記半透明位相
シフト膜の前記開口部近傍に、所望の形状を有し、有機
膜を主成分とする補助パターンを形成する工程とを有す
る方法により製造されたハーフトーン位相シフトマスク
を準備する工程と、前記半透明位相シフト膜が形成され
た表面が下向きとなるように前記ハーフトーン位相シフ
トマスクを投影露光装置に取り付ける工程と、前記投影
露光装置の試料台に配置された基板に前記ハーフトーン
位相シフトマスクに形成されたパターンを転写する工程
とを有する電子装置の製造方法とする。歩留まりの悪い
ハーフトーン位相シフト膜パタン形成後、良否判別を行
い、良品にのみ露光光に対して減光性或いは遮光性を備
えた膜の形成を行うので、遮光パターン形成工程を低減
することができる。即ち、不良のハーフトーン位相シフ
ト膜パターンを備えたマスク基板への遮光パターンの形
成が不要となる分だけ遮光パターン形成工程が低減され
る。この工程は、ハーフトーン位相シフト膜パターンの
歩留まりが10%なら90%低減され、30%でも70
%は低減される。更に、ハーフトーン位相シフト膜パタ
ーンが形成された表面が下向きになるようにマスクを露
光装置に配置するので、露光光は位相シフト膜を透過し
た後に有機膜へ到達することになる。そのため、露光光
の光強度は低減されており、露光光による有機膜の劣化
が少なく、マスクの使用回数を増やすことができる。
【0014】
【発明の実施の形態】本願発明を詳細に説明する前に、
本願における用語の意味を説明すると次の通りである。 1.「ハーフトーン領域」、「ハーフトーン膜」、「ハ
ーフトーンパターン」「半透明膜」「減光」と言うとき
は、その領域に照射される露光光のうち、1%以上25
%以下を透過させる光学特性を有することを示す。「遮
光領域」、「遮光膜」、「遮光パターン」と言うとき
は、その領域に照射される露光光のうち、透過光が1%
未満になる光学特性を有することを示す。一方、「透
明」、「透明膜」と言うときは、その領域に照射される
露光光のうち、60%以上を透過させる光学特性を有す
ることを示す。一般に90%以上のものが使用される。 2.「ホトレジストパターン」は、感光性の有機膜をホ
トリソグラフィの手法により、パターニングした膜パタ
ーンを言う。なお、このパターンには当該部分に関して
全く開口のない単なるレジスト膜を含む。 3.ここではメタルとは金属(主に、Cr,W,Ti,
Ta等)や金属化合物(主に、WN,TiW等)を意味
する。
【0015】(実施の形態1)第1の実施の形態では図
1と2を参照して本発明のホトマスクの製造方法を説明
する。図1は第1の実施例で作製したホトマスクの構造
を示したもので、図1(a)が上面から全体を見た上面
図で、図1(b)は図1(a)のAとA’における断面
の構造を示した断面図である。石英ガラスからなるマス
クブランクス100上にハーフトーン膜101が形成さ
れている。マスクブランクス100としては石英ガラス
のほか光学ガラスやフッ化カルシウム結晶も用いること
ができる。ハーフトーン膜101の材料としてはここで
はMoSixを用いたが、この他MoSixOy、Mo
SixOyNz、TaSixOy、ZrSixOy、S
iNx、SiOxNy、CrOxFy(x,y,zは成
分比を現す0以上1以下の数)やそれらの複合膜等を用
いることもできる。ここで複合膜としてはZrSixO
yとZrSix’Oy’というような同じ種類の膜で成
分比を変えたものも含まれる。回路パターン103はハ
ーフトーン膜に開口の形で形成される。また通常のTr
i−toneハーフトーンマスク同様遮光帯105やサ
ブピーク転写を防止するための補助パターン104がハ
ーフトーン膜101上に形成される。遮光帯とはステッ
プ&リピートあるいはステップ&スキャン露光を行った
ときにそのステップ境界部分が多重に露光される関係で
異常解像を防ぐために形成される遮光体のことである。
本発明に特徴的なことはこの補助パターン104と遮光
帯105がレジストで形成されていることである。図2
にこのホトマスクの製造法を各工程の断面図で示す。図
2(a)に示すようにガラス基板100上にハーフトー
ン膜101をスパッタ法やCVD法により形成し、その
上にレジスト110を形成する。ここではハーフトーン
膜としてMoSiOを用いた。膜厚はKrFリソグラフ
ィ用の場合135nmが位相反転条件で、133nmか
ら137nmの範囲で形成すれば位相精度は±3°に入
り、精度の高い転写を行うことができる。レジストとし
てはネガレジストを用いてもポジレジストを用いてもか
まわないが、Tri−toneハーフトーンマクスの場
合は一般に露光面積の関係でポジレジストが用いられ
る。そして所望の回路パターン(OPC:Optica
l Proximity effect Correc
tionを含む)を露光する。またこの露光の際図1
(a)に示した描画用合わせマーク106パターンも露
光しておく。ここでは露光光として電子線(EB)11
1を用いた。この他露光光として波長365nm等のU
V光や248nmのDUV光などの光を用いることもで
きる。電子線は微細パターン形成に適し、光は露光時間
の短縮に効果がある。その後図2(b)に示すように通
常の現像を行って回路パターンが形成されたレジストパ
ターン112を形成する。その後図2(c)に示すよう
にレジスト110に形成されたパターンをエッチングを
行ってハーフトーン膜101に転写した。その後図2
(d)に示すようにレジストを除去し、洗浄を行ってハ
ーフトーン膜101に回路パターン103が形成された
マスクを作る。その後図2(e)に示すようにレジスト
113を形成し、遮光帯パターンおよび補助パターン露
光114を行う。両パターンとも孤立したパターンであ
ることが特徴である。この露光の際にはすでにハーフト
ーン膜に形成しておいた描画用合わせマーク106(図
1(a)参照)の位置を参照して所望の位置に露光を行
う。レジスト113としてはネガレジストを用いる。ネ
ガレジストを用いることにより露光面積が少なくネガレ
ジストを用いたほうが露光時間が短くなるというメリッ
トが生じる。また、基本的にハーフトーン膜開口部(1
03の部分)はレジストが厚く段差もあるが、ネガトー
ンとすることによりこの部分は露光を行わず現像のみで
除去処理ができるため露光不十分によるレジスト残りの
問題が起こらない。なおここで用いるレジストはこのホ
トマスクをウエハに焼き付ける際に用いる露光光に対し
遮光性を持つものか減光性を持つものとする。例えば露
光光が波長193nmのArFエキシマレーザ光の場合
はベンゼン環構造を持つレジスト、例えばフェノール樹
脂やノボラック樹脂をベース樹脂とするレジスト等が好
適である。露光光が波長248nmのKrFエキシマレ
ーザ光の場合は例えばアントラセン、ナフタレン、フェ
ナントレンやその誘導体が結合した樹脂か、アントラセ
ン、ナフタレン、フェナントレンやその誘導体がレジス
ト樹脂に混合された感光性組成物などが十分な吸収を有
していて好適である。またレジストとは限らず電子線や
光に対しラジカルを発生するラジカル発生剤を添加した
ブラックマトリックス剤等の感光性組成物も用いること
ができる。またここでは感光性と表現しているが、光の
みならず電子線に感光するものでもかまわない。遮光帯
パターンおよび補助パターン露光114の露光光として
はここではEBを用いた。光を用いることもできる。E
Bを用いる場合はチャージアップの問題を回避するため
に水溶性導電膜を被着しておくことが有効である。その
後図2(f)に示すように現像を行ってレジストで補助
パターン104と遮光帯105を形成したTri−to
neハーフトーンマスクを製造した。なお、図1(a)
ではステッパに対するマスク合わせマーク(レチクルア
ライメントマーク)をハーフトーン膜に開口を空けて形
成した。しかし、一部のステッパとハーフトーン材料の
組み合わせでは、ステッパのマーク検出波長に対しハー
フトーン材料の透過率が高すぎてマークが精度良く検出
できない場合がある。この場合は図11に示すようにマ
ーク検出光に対しも吸光性を持たせたレジストを用いて
レチクルアライメントマーク141を形成することによ
ってこの問題を解決した。ここで図11はレチクルアラ
イメントマーク用部の断面構造を示した図である。この
場合ハーフトーン膜101の開口はレジストパターンの
開口より描画時の最大合わせずれ分以上に後退させると
ハーフトーン膜の開口部との干渉がなく、合わせ精度が
向上した。
【0016】図3に補助パターンおよび遮光帯をCrで
作った従来のTri−toneハーフトーンマスクの製
造工程を示す。図3(a)に示すようにガラス基板10
0上にハーフトーン膜101、Cr膜130、及びレジ
ストを順次形成し、補助パターン及び遮光帯形成のため
の露光(EB)132を行う。現像を行って図3(b)
に示すようにレジストパターン133を形成し、その後
図3(c)に示すようにエッチングを行ってレジストパ
ターンをCrに転写する。しかる後レジストを除去し、
洗浄を行って図3(d)に示すようにCrからなる補助
パターン135と遮光帯パターン134を形成する。そ
の後図3(e)に示すようにレジスト136を塗布し、
回路パターン露光(EB)137を行う。現像を行って
図3(f)に示すようにレジストパターンを形成し、図
3(g)に示すようにエッチングを行って回路パターン
をハーフトーン位相シフト膜101に転写する。その後
レジストを除去し洗浄を行って、Crからなる補助パタ
ーン135と遮光帯パターン134が形成されたTri
−toneハーフトーンマスクが製造される。(図3
(h)) 即ち、上記従来方法では先に補助パターンが形成される
ため、その後に形成されたハーフトーン位相シフト膜が
不良の場合には補助パターンの形成工程が無駄な処理と
なっていた。なお、従来補助パターン工程を先行させな
ければならなかった理由は、もし先行させた場合にはハ
ーフトーン開口部のCrエッチングやハーフトーン膜加
工を行いその後補助パターン部および遮光帯部以外のフ
ィールド部分のCrエッチングが必要で、そのエッチン
グの際にハーフトーン膜やガラス基板の一部をエッチン
グし、位相や透過率の制御精度および面内均一性が落ち
るためである。
【0017】歩留まりの低い工程を先行させ、良品にの
み次の工程を実施する本発明を用いることにより従来法
より製造工程数を削減でき、マスクコストを下げ、マス
ク供給TATを速め、製造歩留りを向上することができ
た。
【0018】(実施の形態2)第2の実施の形態では、
図4と5を参照して本発明のフォトマスクの製造方法の
手順について詳細に説明する。
【0019】図4には本発明の実施例の製造工程フロー
を示す。まず透明基板上にハーフトーン位相シフト膜が
形成されたハーフトーンブランクスを準備(201)
し、ブランクス上にレジストを塗布(202)する。ハ
ーフトーンパターン(回路パターン)を描画(203)
し、現像(204)を行って、続いてエッチング(20
5)を行う。レジスト剥離、洗浄(206)を行ってパ
ターン外観及び寸法検査(207)を行って母体マスク
を完成する。この検査に不合格となったものは、修正が
可能なものは修正を行うが、修正が不可能なものは再度
ハーフトーンブランクス準備(201)を行って上記工
程にしたがって母体マスクを完成させる。その後吸光性
レジストを塗布(208)し、補助パターンや遮光帯パ
ターン(これをパッチパターンと称す)を描画(20
9)し、現像(210)を行ってレジストからなる補助
パターンや遮光帯パターンを形成する。外観及び寸法検
査(211)を行って検査に合格したマスクが完成マス
ク(212)となる。検査に不合格となったマスクはレ
ジスト剥離、洗浄(213)を行って吸光性レジスト塗
布(208)から再度製作する。補助パターンに設計ミ
スがあった場合やマスクを転写評価した結果補助パター
ンの設計変更が必要になった場合はレジスト剥離、洗浄
(213)を行って吸光性レジスト塗布(208)工程
から再作製する。この際パッチパターン描画(209)
は設計変更したパターンとする。
【0020】従来のTri−toneハーフトーン位相
シフトマスクの製造工程フローを図5に示す。Cr付き
ハーフトーンブランクスを準備(301)し、レジスト
塗布(302)、パッチパターン描画(303)、現像
(304)、Crエッチング(305)、レジスト剥
離、洗浄(306)を行い、その後マスク外観および寸
法検査(307)を行う。検査に不合格となったものは
修正できるものは修正し、修正不可能なものはCr付き
ハーフトーンブランクス準備(301)工程から再作製
する。検査に合格したものはレジスト塗布(308)、
ハーフトーンパターン(回路パターン)描画(30
9)、現像(310)、ハーフトーン膜エッチング(3
11)、レジスト剥離、洗浄(312)を行った後、外
観及び寸法検査(313)を行う。検査に合格すれば完
成(314)となる。一方不合格となったものは修正が
できるものは修正するものの、修正不可能なものは最初
から(Cr付きハーフトーンブランクス準備(301)
から)再作製する。
【0021】各工程の歩留まりが高く検査を100%合
格した場合、本発明は11工程であり、従来法は13工
程である。本方法により工程を短縮できる。
【0022】10nmというような寸法精度が必要とな
った場合、回路パターンの寸法歩留まりは10〜30%
に低下する。一方補助パターンや遮光帯パターンのよう
なパッチパターンはウエハへの転写寸法への影響が少な
いのでそのような高い精度を要求されない。このためパ
ッチパターン形成歩留りは90%以上となっている。こ
の歩留まりを考慮すると本発明は回路パターンの形成歩
留りを30%、パッチパターンの製造歩留りを90%と
したとき確率的にいって(平均的に言って)1枚のマス
クを完成させるのに延27.8工程かかる。一方、従来
マスクの場合は45.9工程となる。回路パターンの形
成歩留りを10%、パッチパターンの製造歩留りを90
%としたときは、本発明の場合は74.5工程、従来法
の場合は137.8工程となる。このように実質的に大
きな工程数差が生じる。このためマスクコストが大幅に
下がり、マスク供給TATが大変短くなる。
【0023】回路パターン形成歩留りに対する本発明と
従来法との工程数差の関係を、パッチパターン(補助パ
ターン)の製造歩留まりをパラメータにして、図15に
示す。回路パターン形成歩留まりが40%以下となると
急激に工程数差が広がり、本発明の効果が急激に大きく
なる。
【0024】さらに本発明では回路パターン母体マスク
を作った後は母体マスク再利用の形でパッチパターンを
作り直すことができる。パッチパターン変更にかかる時
間を大幅に短縮することができる。例えば上記の本発明
は回路パターンの形成歩留りを30%、パッチパターン
の製造歩留りを90%としたとき従来法では74.4工
程必要になるが、本方法では僅か6.1工程に過ぎな
い。廃棄するマスク量も少なくなり、環境保護という面
からも効果がある。マスク供給TATの向上はLSIの
開発や品種展開の期間短縮にとりわけ有用である。
【0025】(実施の形態3)図6は第3の実施の形態
を示すフォトマスクの構造図で、図6(a)が上面から
見た図、図6(b)が図6(a)のAとA’を結ぶ線で
切ったときの断面図である。140が金属外枠で、その
外枠にはマスク(レチクル)合わせ用のレチクルマーク
141が形成されている。外枠には遮光帯の機能も組込
まれている。なおここでは金属としてCrを用いてい
る。130は本体回路パターンで、100はガラス基
板、101はハーフトーン膜である。補助パターン14
0は実施の形態1と同様にレジストでできている。通常
のハーフトーンマスクを製造してそのマスクの転写特性
を調べたらサブピークが転写してしまったときなどにこ
のマスクは特に供給TATやコスト面で有効である。と
いうのは、この母体マスクを使ってその上にレジストを
塗布し、描画、現像を行うことで補助パターン付きTr
i−toneマスクが製造できるためである。なお、レ
ジストとしてはウエハ露光光に対し吸光性を有するレジ
ストを用いる必要がある。または、補助パターンが転写
可能な寸法より小さな微細パターンの場合は、レジスト
の膜厚をウエハ露光光の位相が反転する膜厚に設定すれ
ばウエハ露光光に対し透明な膜でも良い。
【0026】ArFリソグラフィではレジストのサブピ
ーク転写防止性能が不十分であるため、ハーフトーン膜
の透過率が4%というような低い透過率の場合であって
も時としてサブピークが転写することがあり、補助パタ
ーンが追加的に必要となることがある。このため例えば
KrFリソグラフィからArFリソグラフィに切り替え
たり、KrFリソグラフィで実績のあるマスクを基にパ
ターンシュリンクを行ってArFリソグラフィ用のマス
クを作るときなどの小修正に本方法は特に有用である。
【0027】(実施の形態4)図7は第4の実施の形態
を示すフォトマスクの構造図で、図7(a)が上面から
見た図、図7(b)が図6(a)のAとA’を結ぶ線で
切ったときの断面図である。140が金属外枠で、その
外枠にはマスク(レチクル)合わせ用のレチクルマーク
141が形成されている。外枠には遮光帯の機能も組込
まれている。130は本体回路パターンで、100はガ
ラス基板、101はハーフトーン膜である。補助パター
ンは外枠と同じ金属から作られている142とレジスト
からなる140によって構成されている。これは金属補
助パターンを有する通常のTri−toneハーフトー
ンマスクを製造してそのマスクの転写特性を調べたらサ
ブピークが転写してしまったときなどにこのマスクは特
に供給TATやコスト面で有効である。というのは、こ
の母体マスクを使ってその上にレジストを塗布し、描
画、現像を行うことで補助パターンを修正したマスクを
容易に製造することができるためである。なお、レジス
トとしてはウエハ露光光に対し吸光性を有するレジスト
を用いる必要がある。または、補助パターンが転写可能
な寸法より小さな微細パターンの場合は、レジストの膜
厚をウエハ露光光の位相が反転する膜厚に設定すればウ
エハ露光光に対し透明な膜でも良い。
【0028】(実施の形態5)以下に補助パターン配置
の例をパターンを上面から観察したレイアウト図8から
10を用いて説明する。図8と9が配線パターンのレイ
アウトの一例である。図中101がハーフトーン膜で、
103が回路パターン(開口パターン)、そして104
がレジスト補助パターンである。補助パターンは光学像
シミュレーションによって予想されたサブピーク発生場
所に配置する。そこは周囲の開口パターンからの光が干
渉によって集光する場所である。代表的な寸法は、本体
回路パターンの最小線幅が(0.45×λ)/NA以下
で、補助パターンの寸法もそのサイズ以下、代表的には
本体最小寸法の1/3から3/4で本発明は特に効果が
ある。補助パターンの寸法が大きくなるほどサブピーク
は発生しにくくなるが、一方でハーフトーン効果、すな
わち解像度向上効果は小さくなる。特に本体回路パター
ンの最小線幅が(0.4×λ)/NA以下の場合に補助
パターンを併用したハーフトーンマスクの効果が大きく
なる。なお、NAはステッパやスキャナの投影レンズの
開口数で、λはステッパやスキャナの露光波長である。
【0029】図10はホールパターンの例である。図1
0(a)中、補助パターン104が置かれている場所が
4重点と呼ばれている場所で、周囲の開口103からの
回折光が位相を同じにして集まる場所でサブピークが発
生する。ここに補助パターンを配置する。図10(b)
は補助パターンをバー状に配置したもので、上述の4重
点を含む場所に配置している。図10(a)の場合の配
置はハーフトーン領域が広く、ホールの解像度向上効果
が大きかった。一方、図10(b)のバー状配置の場合
は、補助パターンの寸法が大きく描画負担が少ないとい
う特長があった。
【0030】(実施の形態6)第6の実施の形態はツイ
ン・ウエル方式のCMIS(Complimentar
y MIS)回路を有する半導体集積回路装置の製造に
関するもので、その製造工程を図12を用いて説明す
る。
【0031】図12は、その製造工程中における半導体
ウエハの要部断面図である。半導体ウエハを構成する半
導体基板3sは、例えばn−型の平面が円形状のSi単
結晶からなる。その上部には、例えばnウエル6nおよ
びpウエル6pが形成されている。nウエル6nには、
例えばn型不純物のリンまたはAsが導入されている。
また、pウエル6pには、例えばp型不純物のホウ素が
導入されている。nウエルおよびpウエルは以下のよう
にして形成する。まず半導体基板3s上にマスク合わせ
用のウエハアライメントマークを形成する(図示せ
ず)。このウエハアライメントマークは選択酸化工程を
付加してウエル形成時に作成することもできる。その後
図12(a) に示すように半導体基板3s上に酸化膜
17を形成し、引き続きインプラマスク用のレジストパ
ターン18をi線リソグラフィにより酸化膜17上に形
成する。マスクは通常のCrマスクである。その後リン
をインプラした。最小寸法が2.4μmと大きく、寸法
精度も高いものが要求されないのでコストの安いi線リ
ソグラフィを用いた。
【0032】その後アッシングを行ってレジスト18を
除去し、酸化膜17を除去した後、図12(b)に示す
ように半導体基板3s上に酸化膜19を形成し、引き続
きインプラマスク用のレジストパターン20をi線リソ
グラフィにより酸化膜19上に形成する。マスクは通常
のCrマスクである。その後リンをインプラした。
【0033】その後、レジスト20と酸化膜19を除去
し、半導体基板3sの主面(第1の主面)に、例えば酸
化シリコン膜からなる分離用のフィールド絶縁膜7を溝
型アイソレーションの形で形成した(図12(c))。
アイソレーションのレイアウトパターンを図16に示
す。図中の50がアクティブ領域のパターンである。
【0034】なお、アイソレーション方法としてはLO
COS(Local Oxidization of
Silicon)法を用いてもよい。但し、LOCOS
法ではバーズビークが伸びるなどの理由によってレイア
ウト寸法が大きくなるという問題がある。このアイソレ
ーション作製時のリソグラフィには、ArFエキシマレ
ーザ縮小投影露光装置および実施の形態1記載のレジス
ト補助パターン付きハーフトーン位相シフトマスクを用
いた。マスクに要求された最小寸法が520nm(ウエ
ハ上130nm)と小さく、寸法精度が13nmと厳し
かったためである。このときの露光は図13に示すよう
にして行った。すなわち、実施の形態1で示したフォト
マスクをパターンが配置された主面を下向きにしてマス
クステージ152にセットし、露光光(この場合はAr
Fエキシマレーザ光)151を上面から照射し、投影レ
ンズ153を介してウエハステージ156上に置かれた
ウエハ155にパターン露光を行った。図中154は露
光光の集光状況を示したもので、投影レンズ153は縮
小投影光学系である。ここでは縮小率を4xとした。但
し、この縮小率に限るものではなく、例えば5x、2.
5x、10xなどでもよい。補助パターン104や遮光
帯パターン105はレジストでできているが、ハーフト
ーン膜101を介した減光された光が照射されること
と、縮小投影系を介してのウエハ露光となるため縮小率
分ウエハ上よりマスク上が照度が落ちるためレジストの
光照射ダメージは少ない。ここではハーフトーン膜の透
過率を6%としたため、ウエハ上のレジストに比べこの
レジスト補助パターンやレジスト遮光帯パターンが受け
る照度は(1/4)×(1/4)×0.06×(1/
0.6)=0.0063まで小さくなる。ここで0.6
は投影レンズ153の透過率である。このフィールド絶
縁膜7によって囲まれた活性領域には、nMIS Qn
およびpMIS Qpが形成されている。nMIS Q
nおよびpMIS Qpのゲート絶縁膜8は、例えば酸
化シリコン膜からなり、熱酸化法等によって形成されて
いる。また、nMIS QnおよびpMIS Qpのゲ
ート電極9は、例えば低抵抗ポリシリコンからなるゲー
ト形成膜をCVD法等によって堆積した後、その膜を、
ArFエキシマレーザ縮小投影露光装置および実施の形
態1に記載のレジスト補助パターンを使用したハーフト
ーン位相シフトマスクを用いてリソグラフィを行い、そ
の後エッチングを行って形成されている。なおこのゲー
ト電極9は、KrFエキシマレーザ縮小投影露光装置お
よび実施の形態1記載のレジスト補助パターンを使用し
たハーフトーン位相シフトマスクを用いてリソグラフィ
を行うこともできる。ゲート電極のレイアウトパターン
を図17に示す。図中の51がゲート配線パターンであ
る。
【0035】但し露光波長が短い分ArFエキシマレー
ザを用いたほうが微細パタンを露光裕度をもって解像す
る。ゲートは特に高い寸法精度を要求されるのでマスク
製造歩留りが小さく本マスクは特に有効であった。なお
ゲート回路パターン要求精度はマスク上で9nmで、こ
のため5回目の回路パターン形成で要求精度を満たすマ
スクを製造することができた。このためマスク製造工程
数は35工程であった。これを通常のTri−tone
ハーフトーンマスクで作ると65工程になり、コスト削
減及びマスク供給TAT向上になった。
【0036】nMIS Qnの半導体領域10は、例え
ばリンまたはヒ素を、ゲート電極9をマスクとして半導
体基板3sにイオン注入法等によって導入することによ
り、ゲート電極9に対して自己整合的に形成されてい
る。また、pMIS Qpの半導体領域11は、例えば
ホウ素を、ゲート電極9をマスクとして半導体基板3s
にイオン注入法等によって導入することにより、ゲート
電極9に対して自己整合的に形成されている。ただし、
上記ゲート電極9は、例えば低抵抗ポリシリコンの単体
膜で形成されることに限定されるものではなく種々変更
可能であり、例えば低抵抗ポリシリコン膜上にタングス
テンシリサイドやコバルトシリサイド等のようなシリサ
イド層を設けてなる、いわゆるポリサイド構造としても
良いし、例えば低抵抗ポリシリコン膜上に、窒化チタン
や窒化タングステン等のようなバリア導体膜を介してタ
ングステン等のような金属腹を設けてなる、いわゆるポ
リメタル構造としても良い。
【0037】まず、このような半導体基板3s上に、図
12(d)に示すように、例えば酸化シリコン膜からな
る層間絶縁膜12をCVD法等によって堆積した後、そ
の上面にポリシリコン膜をCVD法等によって堆積す
る。続いて、そのポリシリコン膜上にリソグラフィをお
こない、エッチングしてパターニングした後、そのパタ
ーニングされたポリシリコン膜の所定領域に不純物を導
入することにより、ポリシリコン膜からなる配線13L
および抵抗13Rを形成する。その後、図12(e)に
示すように、半導体基板3s上に、例えば酸化シリコン
膜14をCVD法等によって堆積した後、層間絶縁膜1
2および酸化シリコン膜14に半導体領域10,11お
よび配線13Lの一部が露出するような接続孔15をA
rFエキシマレーザ縮小投影露光装置および実施の形態
1に記載のレジスト補助パターンを設けたハーフトーン
マスクを用いてリソグラフィを行い、エッチングして穿
孔する。ここで、接続孔のレイアウトパターンを図18
に示す。図中の52が接続孔パターンである。
【0038】ここでは接続孔の孔径が0.13μmであ
ったため、ArFエキシマレーザ露光を用いたが、0.
16μmより大きな孔径でよい場合はKrFエキシマレ
ーザ露光でも良い。KrFエキシマレーザ露光は装置コ
ストなどの関係でArFリソグラフィよりコストが低
い。
【0039】さらに、半導体基板3s上に、チタン(T
i)、窒化チタン(TiN)およびタングステン(W)
からなる金属膜をスパッタリング法およびCVD法によ
り順次堆積した後、その金属膜をArFエキシマレーザ
縮小投影露光装置および実施の形態1に記載のレジスト
補助パターンを設けたハーフトーンマスクを用いてリソ
グラフィを行い、エッチングすることにより、図12
(f)に示すように、第1層配線16L1 を形成す
る。これ以降は、第1層配線16L1と同様に第2層配
線以降を形成し、半導体集積回路装置を製造する。ここ
では配線ピッチが0.24μmであったため、ArFエ
キシマレーザ露光を用いたが、0.36μmより緩い配
線ピッチパターンを形成する場合はコストの観点からK
rFエキシマレーザ露光を用いる。ここで、配線パター
ンのレイアウト例を図19に示す。図中の53が配線パ
ターンである。
【0040】カスタムLSI製品では特に第1配線層を
中心にマスクデバッグが行われることが多い。第1配線
層へのマスク供給TATの速さが製品開発力を決め、か
つ必要マスク枚数も多くなるのでこの工程にマスク供給
TATの短い本発明のマスクを適用するのは効果が特に
大きい。
【0041】以上の説明ではCMISに適用した場合に
ついて説明したが、それに限定されるものではなく、例
えばSRAM(Static Random Acce
ssMemory )またはフラッシュメモリ(EEP
ROM;ElectricErasable Read
Only Electric Erasable R
ead Only Memory)等のようなメモリ回
路を有する半導体集積回路装置、上記メモリ回路と論理
回路とを同一半導体基板に設けている混載型の半導体集
積回路装置、配線基板装置、磁気記録装置などの電子装
置にも適用できる。
【0042】
【発明の効果】本発明によりハーフトーン位相シフトマ
スクのマスク供給TATは短くなり、且つマスクコスト
が下がる。このことにより、そのマスクを用いて製造さ
れる半導体装置などの電子装置の開発期間や品種展開期
間が短くなり、かつ製造コストが下がる。
【図面の簡単な説明】
【図1】本発明で用いたホトマスクの構造を示した構造
図である。(a)は平面図、(b)は断面図である。
【図2】(a)〜(f)は本発明のマスクの作製方法を
断面図で示した工程図である。
【図3】(a)〜(h)は従来のマスクの作製方法を断
面図で示した工程図である。
【図4】本発明のマスクの作製方法をフローチャートで
示した工程図である。
【図5】従来のマスクの作製方法をフローチャートで示
した工程図である。
【図6】本発明で用いたホトマスクの構造を示した構造
図である。(a)は平面図、(b)は断面図である。
【図7】本発明で用いたホトマスクの構造を示した構造
図である。(a)は平面図、(b)は断面図である。
【図8】本発明の補助パターンの配置例を上面図で示し
たパターンレイアウト図である。
【図9】本発明の補助パターンの配置例を上面図で示し
たパターンレイアウト図である。
【図10】本発明の補助パターンの配置例を上面図で示
したパターンレイアウト図である。
【図11】本発明で用いたホトマスク要部の断面構造を
示した構造図である。
【図12】(a)〜(f)は要部断面図で示した半導体
集積回路装置の製造工程図である。
【図13】本発明を用いて露光を行った時の構成を示す
説明図である。
【図14】課題の現象を説明する説明図である。
【図15】本発明の効果を示す特性図である。
【図16】アイソレーションパターンの配置例を示した
レイアウト図である。
【図17】ゲート電極パターンの配置例を示したレイア
ウト図である。
【図18】接続孔パターンの配置例を示したレイアウト
図である。
【図19】配線パターンの配置例を示したレイアウト図
である。
【図20】四重極パターンの配置例を示したレイアウト
図である。
【符号の説明】
3…半導体ウエハ、3s…半導体基板、6n…nウエ
ル、6p…pウエル、7…フィールド絶縁膜、8, 9
…ゲート絶縁膜、10…nMISQnの半導体領域、1
1…pMISQpの半導体領域、12 …層間絶縁膜、
13L…配線、13R…抵抗、14…TEOS膜、15
…接続孔、16L1… 第1層配線、50…アイソレー
ションパターン、51…ゲート配線パターン、52…接
続孔パターン、53…配線パターン、100…石英ガラ
ス(ブランクス)、101…ハーフトーン膜、103…
回路パターン(本体パターン)、104…補助パターン
(レジストパターン)、105…レジスト遮光帯、10
6…描画用合わせマーク、110…レジスト、111…
EB、112…回路パターン、113…レジスト、11
4…EB、115…レジスト、130…Cr、131…
レジスト、132…EB、133…レジストパターン、
134…Cr遮光帯、135…Cr補助パターン、13
6…レジスト、137…EB、138…回路パターン、
140…Cr外枠、141…レチクル合わせマーク、1
42…Cr補助パターン、151…露光光、152…マ
スクステージ、153…投影レンズ、155…ウエハ、
156…ウエハステージ。

Claims (40)

    【特許請求の範囲】
  1. 【請求項1】開口部を有する半透明な位相シフトパター
    ンと、前記開口部近傍に配置され、露光光に対して減光
    性或いは遮光性を備えた有機膜を主成分とする補助パタ
    ーンとを有するハーフトーン位相シフトマスクを介して
    基板上にパターンを形成することを特徴とする電子装置
    の製造方法。
  2. 【請求項2】前記補助パターンは、前記開口部の前記基
    板への転写像のサブピーク発生位置に対応する前記マス
    ク上の位置に配置されていることを特徴とする請求項1
    記載の電子装置の製造方法。
  3. 【請求項3】前記有機膜は、露光光の照射領域が残存す
    るネガ型レジストを用いて形成されていることを特徴と
    する請求項1又は2に記載の電子装置の製造方法。
  4. 【請求項4】前記ハーフトーン位相シフトマスクは、前
    記基板への露光の際に前記位相シフトパターンが前記基
    板側となるように配置されることを特徴とする請求項1
    乃至3の何れかに記載の電子装置の製造方法。
  5. 【請求項5】前記有機膜は、フェノール樹脂やノボラッ
    ク樹脂をベース樹脂とする材料を主成分とすることを特
    徴とする請求項1乃至4の何れかに記載の電子装置の製
    造方法。
  6. 【請求項6】前記有機膜は、アントラセン、ナフタレ
    ン、フェナントレンやその誘導体を含む樹脂を主成分と
    することを特徴とする請求項1乃至4の何れかに記載の
    電子装置の製造方法。
  7. 【請求項7】開口部を有する半透明な位相シフトパター
    ンと、前記開口部近傍に配置され、電子線や光に対して
    ラジカルを発生するラジカル発生剤とブラックマトリク
    スを添加した感光性組成物を用いて形成された補助パタ
    ーンとを有するハーフトーン位相シフトマスクを介して
    基板上にパターンを形成することを特徴とする電子装置
    の製造方法。
  8. 【請求項8】回路素子を互いに電気的に分離するアイソ
    レーション領域を形成するための、開口部を有する半透
    明な位相シフトパターンと、前記開口部の前記基板への
    転写像のサブピーク発生を低減或いは防止するために前
    記開口部近傍に配置された有機膜を主成分とする補助パ
    ターンとを有するハーフトーン位相シフトマスクを介し
    て基板上にパターンを形成することを特徴とする電子装
    置の製造方法。
  9. 【請求項9】複数のMIS型トランジスタのゲート電極
    を形成するための、開口部を有する半透明な位相シフト
    パターンと、前記開口部の前記基板への転写像のサブピ
    ーク発生を低減或いは防止するために前記開口部近傍に
    配置された有機膜を主成分とする補助パターンとを有す
    るハーフトーン位相シフトマスクを介して基板上にパタ
    ーンを形成することを特徴とする電子装置の製造方法。
  10. 【請求項10】前記基板へのパターン形成は、ArFエ
    キシマレーザを用いて行われることを特徴とする請求項
    9記載の電子装置の製造方法。
  11. 【請求項11】複数のホールパターンを形成するため
    の、開口部を有する半透明な位相シフトパターンと、前
    記開口部の前記基板への転写像のサブピーク発生を低減
    或いは防止するために前記開口部近傍に配置された有機
    膜を主成分とする補助パターンとを有するハーフトーン
    位相シフトマスクを介して基板上にパターンを形成する
    ことを特徴とする電子装置の製造方法。
  12. 【請求項12】配線パターンを形成するための、開口部
    を有する半透明な位相シフトパターンと、前記開口部の
    前記基板への転写像のサブピーク発生を低減或いは防止
    するために前記開口部近傍に配置された有機膜を主成分
    とする補助パターンとを有するハーフトーン位相シフト
    マスクを介して基板上にパターンを形成することを特徴
    とする電子装置の製造方法。
  13. 【請求項13】半透明位相シフト膜が形成された透明基
    板を準備する工程と、前記半透明位相シフト膜に開口部
    を有するパターンを形成する工程と、前記開口部が形成
    された半透明位相シフト膜パターンの良否を判別する工
    程と、良品と判定された前記半透明位相シフト膜の前記
    開口部近傍に、所望の形状を有し、有機膜を主成分とす
    る補助パターンを形成する工程とを有する方法により製
    造されたハーフトーン位相シフトマスクを準備する工程
    と、 前記半透明位相シフト膜が形成された表面が下向きとな
    るように前記ハーフトーン位相シフトマスクを投影露光
    装置に取り付ける工程と、 前記投影露光装置の試料台に配置された基板に前記ハー
    フトーン位相シフトマスクに形成されたパターンを転写
    する工程とを有することを特徴とする電子装置の製造方
    法。
  14. 【請求項14】前記開口部の形成は、電子線露光により
    行われることを特徴とする請求項13記載の電子装置の
    製造方法。
  15. 【請求項15】前記半透明位相シフト膜は、MoSix
    を主成分とする材料からなることを特徴とする請求項1
    3又は14に記載の電子装置の製造方法。
  16. 【請求項16】前記半透明位相シフト膜は、ポジ型レジ
    ストを用いてパターニングされることを特徴とする請求
    項13乃至15に記載の電子装置の製造方法。
  17. 【請求項17】前記有機膜は、フェノール樹脂やノボラ
    ック樹脂をベース樹脂とする材料を主成分とすることを
    特徴とする請求項13乃至16の何れかに記載の電子装
    置の製造方法。
  18. 【請求項18】前記有機膜は、アントラセン、ナフタレ
    ン、フェナントレンやその誘導体を含む樹脂を主成分と
    することを特徴とする請求項13乃至16の何れかに記
    載の電子装置の製造方法。
  19. 【請求項19】前記有機膜は、感光性を有することを特
    徴とする請求項13乃至18の何れかに記載の電子装置
    の製造方法。
  20. 【請求項20】前記補助パターンは、孤立して複数配置
    されていることを特徴とする請求項13乃至19の何れ
    かに記載の電子装置の製造方法。
  21. 【請求項21】前記補助パターンは、前記開口部の前記
    基板への転写像のサブピーク発生位置に対応する前記マ
    スク上の位置に配置されていることを特徴とする請求項
    13乃至20の何れかに記載の電子装置の製造方法。
  22. 【請求項22】前記有機膜は、ネガ型レジストを用いて
    形成されることを特徴とする請求項13乃至21の何れ
    かに記載の電子装置の製造方法。
  23. 【請求項23】前記有機膜は、露光光に対して減光性或
    いは遮光性を備えていることを特徴とする請求項13乃
    至22の何れかに記載の電子装置の製造方法。
  24. 【請求項24】半透明位相シフト膜が形成された透明基
    板を準備する工程と、前記半透明位相シフト膜に素子パ
    ターン及び位置合わせマークパターンを含む開口部を形
    成する工程と、前記位置合わせマークパターンを用い、
    前記半透明位相シフト膜の前記開口部近傍に有機膜を主
    成分とする補助パターンを形成する工程とを有する方法
    により製造されたハーフトーン位相シフトマスクを準備
    する工程と、 前記半透明位相シフト膜が形成された表面が下向きとな
    るように前記ハーフトーン位相シフトマスクを投影露光
    装置に取り付ける工程と、 前記投影露光装置の試料台に配置された基板に前記ハー
    フトーン位相シフトマスクに形成されたパターンを転写
    する工程とを有することを特徴とする電子装置の製造方
    法。
  25. 【請求項25】開口部を有する半透明な位相シフトパタ
    ーンと、前記開口部近傍に配置され、露光光に対して減
    光性或いは遮光性を備えた有機膜を主成分とする補助パ
    ターンとを有するハーフトーン位相シフトマスクを介し
    て第1基板上にパターンを転写する工程と、 前記開口部が転写された前記第1基板上において、転写
    像のサブピークに起因する不要なパターン転写の有無を
    検査する工程と、 前記不要なパターンが見いだされた場合に、前記不要な
    パターンの大きさや位置の情報に基づいて修正された補
    助パターンを備えたハーフトーン位相シフトマスクを準
    備する工程と、 前記修正された補助パターンを備えたハーフトーン位相
    シフトマスクを介して第2基板上にパターンを転写する
    工程とを有することを特徴とする電子装置の製造方法。
  26. 【請求項26】開口部を有する半透明な位相シフトパタ
    ーンと、前記開口部近傍に配置され、露光光に対して減
    光性或いは遮光性を備えた有機膜を主成分とする補助パ
    ターンと、周辺部に配置された遮光帯とを有するハーフ
    トーン位相シフトマスクを準備する工程と、 前記半透明位相シフト膜が形成された表面が下向きとな
    るように前記ハーフトーン位相シフトマスクを投影露光
    装置に取り付ける工程と、 前記投影露光装置の試料台に配置された基板に前記ハー
    フトーン位相シフトマスクに形成されたパターンを転写
    する工程とを有することを特徴とする電子装置の製造方
    法。
  27. 【請求項27】前記遮光帯は有機膜であることを特徴と
    する請求項26記載の電子装置の製造方法。
  28. 【請求項28】前記遮光帯はクロム膜であることを特徴
    とする請求項26記載の電子装置の製造方法。
  29. 【請求項29】前記補助パターンは電子線露光により形
    成されることを特徴とする請求項26乃至28の何れか
    に記載の電子装置の製造方法。
  30. 【請求項30】前記電子線露光が成される基板表面には
    水溶性導電膜が形成されていることを特徴とする請求項
    29記載の電子装置の製造方法。
  31. 【請求項31】露光光に対して透明な基板と、前記透明
    基板に形成され素子パターンを形成するための露光光に
    対して半透明な位相シフトパターンと、感光性有機膜か
    らなる補助パターンとを有するホトマスクを介して基板
    上にパターンを転写することを特徴とする電子装置の製
    造方法。
  32. 【請求項32】露光光に対して透明な基板と、前記透明
    基板に形成され素子パターンを形成するための露光光に
    対して半透明な位相シフトパターンと、感光性有機膜か
    らなる複数の孤立した補助パターンを有するホトマスク
    を介して基板上にパターンを転写することを特徴とする
    電子装置の製造方法。
  33. 【請求項33】前記補助パターンが転写像のサブピーク
    発生部位に対応するマスク上の場所に配置されているこ
    とを特徴とする請求項31あるいは32記載の電子装置
    の製造方法。
  34. 【請求項34】前記感光性有機膜補助パターンがネガレ
    ジストからなることを特徴とする請求項1あるいは2記
    載の電子装置の製造方法。
  35. 【請求項35】前記感光性有機膜補助パターンが露光光
    を減光するあるいは遮光する感光性有機膜からなること
    を特徴とする請求項1あるいは2記載の電子装置の製造
    方法。
  36. 【請求項36】露光光に対して透明な基板上に露光光に
    対して半透明な位相シフト膜を形成する工程と、該位相
    シフト膜に素子回路パターンを形成する工程と、ネガ型
    の感光性組成物を被着する工程と、該ネガ型の感光性組
    成物を露光する工程と、現像を行ってに本体パターンと
    は異なる感光性組成物補助パターンを形成する工程とを
    有する方法により製造されたマスクを介して基板上にパ
    ターンを転写することを特徴とする電子装置の製造方
    法。
  37. 【請求項37】露光光に対して透明な基板上に露光光に
    対して半透明な位相シフト膜を形成する工程と、該位相
    シフト膜に素子回路パターンとともに合わせ基準マーク
    パターンを形成する工程と、感光性組成物を被着する工
    程と、前記合わせ基準マークパターンを参照して位置合
    わせを行って該感光性組成物に本体パターンとは異なる
    補助パターンを露光する工程と、現像を行って感光性組
    成物補助パターンを形成する工程とを有する方法により
    製造されたマスクを介して基板上にパターンを転写する
    ことを特徴とする電子装置の製造方法。
  38. 【請求項38】露光光に対して透明な基板と、前記透明
    基板に形成され素子パターンを形成するための露光光に
    対して半透明な位相シフトパターンと、感光性有機膜か
    らなる補助パターンからなるホトマスクを、その表面が
    下側になるように投影露光装置に取り付け、前記投影露
    光装置の試料台に載せられた基板上にパターンを転写す
    ることを特徴とする電子装置の製造方法。
  39. 【請求項39】露光光に対して透明な基板上に露光光に
    対して半透明な位相シフト膜を形成し、該位相シフト膜
    に素子回路パターンを形成し、ネガ型感光性組成物を被
    着し、該ネガ型感光性組成物に本体パターンとは異なる
    補助パターンを露光し、現像を行って該ネガ型感光性組
    成物からなる補助パターンを形成したホトマスクを用い
    てパターン露光を行い、その後前記ネガ型感光性組成物
    を除去し、再度前記マスク上にネガ型感光性組成物を被
    着し、該ネガ型感光性組成物に本体パターンとは異なる
    補助パターンを露光し、現像を行って該ネガ型感光性組
    成物からなる補助パターンを有するホトマスクを、その
    表面が下側になるように投影露光装置に取り付け、前記
    投影露光装置の試料台に載せられた基板上にパターンを
    転写することを特徴とする電子装置の製造方法。
  40. 【請求項40】露光光に対して透明な基板上に露光光に
    対して半透明な位相シフト膜を形成し、該位相シフト膜
    に素子回路パターンを形成し、ネガ型感光性組成物を被
    着し、該ネガ型感光性組成物に本体パターンとは補助パ
    ターンを露光し、現像を行って該ネガ型感光性組成物か
    らなる補助パターンを形成したホトマスクを用いてパタ
    ーン露光を行うことによって第1の電子装置を製造し、
    その後前記ネガ型感光性組成物を除去し、再度前記マス
    ク上にネガ型感光性組成物を被着し、該ネガ型感光性組
    成物に本体パターンとは異なる補助パターンを露光し、
    現像を行って該ネガ型感光性組成物からなる補助パター
    ンを有するホトマスクを用いてパターン露光を行うこと
    によって第2の電子装置を製造することを特徴とした電
    子装置の製造方法。
JP2002055166A 2002-03-01 2002-03-01 電子装置の製造方法 Pending JP2003255510A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2002055166A JP2003255510A (ja) 2002-03-01 2002-03-01 電子装置の製造方法
TW091134484A TW200304048A (en) 2002-03-01 2002-11-27 Method of manufacturing electronic device
US10/319,651 US6979525B2 (en) 2002-03-01 2002-12-16 Method of manufacturing electronic device
KR1020020084289A KR20030071616A (ko) 2002-03-01 2002-12-26 전자장치의 제조방법
CNB021608350A CN1320601C (zh) 2002-03-01 2002-12-27 电子装置的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002055166A JP2003255510A (ja) 2002-03-01 2002-03-01 電子装置の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2007114395A Division JP2007193368A (ja) 2007-04-24 2007-04-24 電子装置の製造方法

Publications (1)

Publication Number Publication Date
JP2003255510A true JP2003255510A (ja) 2003-09-10

Family

ID=27800031

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002055166A Pending JP2003255510A (ja) 2002-03-01 2002-03-01 電子装置の製造方法

Country Status (5)

Country Link
US (1) US6979525B2 (ja)
JP (1) JP2003255510A (ja)
KR (1) KR20030071616A (ja)
CN (1) CN1320601C (ja)
TW (1) TW200304048A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005121788A (ja) * 2003-10-15 2005-05-12 Semiconductor Leading Edge Technologies Inc 欠陥検査用マスク及び欠陥検査用マスクの製造方法
JP2007086368A (ja) * 2005-09-21 2007-04-05 Fujitsu Ltd フォトマスク、フォトマスクの製造方法および半導体装置の製造方法
JP2007219177A (ja) * 2006-02-16 2007-08-30 Fujitsu Ltd 位相シフトレチクルとその製造方法とその欠陥検査方法
US7904851B2 (en) 2006-07-25 2011-03-08 Kabushiki Kaisha Toshiba Photomask manufacturing method and semiconductor device manufacturing method

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001308002A (ja) * 2000-02-15 2001-11-02 Canon Inc フォトマスクを用いたパターン作製方法、及びパターン作製装置
JP3754378B2 (ja) * 2002-02-14 2006-03-08 株式会社ルネサステクノロジ 半導体集積回路装置の製造方法
FR2850205B1 (fr) * 2003-01-22 2005-10-07 St Microelectronics Sa Procede de fabrication d'une memoire flash et memoire flash ainsi fabriquee
US7189495B2 (en) * 2003-05-29 2007-03-13 Macronix International Co., Ltd. Method of forming photoresist pattern free from side-lobe phenomenon
TWI286663B (en) * 2003-06-30 2007-09-11 Hoya Corp Method for manufacturing gray tone mask, and gray tone mask
JP4614696B2 (ja) * 2004-06-24 2011-01-19 Hoya株式会社 グレートーンマスクの製造方法
JP4693451B2 (ja) * 2005-03-22 2011-06-01 Hoya株式会社 グレートーンマスクの製造方法及び薄膜トランジスタ基板の製造方法
WO2008112592A1 (en) * 2007-03-09 2008-09-18 Anthem Orthopaedics Llc Implantable medicament delivery device and delivery tool and method for use therewith
CN102439519B (zh) * 2009-05-21 2014-07-23 Lg伊诺特有限公司 具有多重半透过部分的半色调掩膜及其制造方法
JP2012145834A (ja) * 2011-01-13 2012-08-02 Toshiba Corp マスクパターン作成方法、半導体装置の製造方法およびマスクパターン作成プログラム
CN103887157B (zh) * 2014-03-12 2021-08-27 京东方科技集团股份有限公司 光学掩膜板和激光剥离装置
CN108020990A (zh) * 2016-10-31 2018-05-11 无锡中微掩模电子有限公司 集成电路用掩模版二次曝光方法
CN106653687B (zh) * 2016-12-30 2019-09-10 深圳市华星光电技术有限公司 栅极驱动单元及其制作方法、栅极驱动电路
CN113296354B (zh) * 2020-02-22 2023-04-07 长鑫存储技术有限公司 应用于半导体光刻工艺中的掩膜版及光刻工艺方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5630129A (en) * 1979-08-21 1981-03-26 Agency Of Ind Science & Technol Manufacture of photomask
JPS5922050A (ja) * 1982-07-28 1984-02-04 Victor Co Of Japan Ltd ホトマスク
US4586822A (en) * 1983-06-21 1986-05-06 Nippon Kogaku K. K. Inspecting method for mask for producing semiconductor device
JPH05289307A (ja) * 1992-04-13 1993-11-05 Matsushita Electric Ind Co Ltd レチクルおよびレチクル製造方法
JPH06308715A (ja) 1993-04-27 1994-11-04 Sony Corp 位相シフト露光マスクの形成方法、位相シフト露光マスク、及び位相シフト露光方法
KR950027933A (ko) * 1994-03-21 1995-10-18 김주용 위상반전 마스크
JPH07281413A (ja) * 1994-04-05 1995-10-27 Mitsubishi Electric Corp 減衰型位相シフトマスクおよびその製造方法
KR100399444B1 (ko) * 1995-06-30 2004-04-29 주식회사 하이닉스반도체 에지강조형위상반전마스크및그제조방법
KR0161879B1 (ko) 1995-09-25 1999-01-15 문정환 위상 반전 마스크의 구조 및 제조방법
KR100502365B1 (ko) * 1996-08-02 2005-10-13 도판인사츠가부시키가이샤 흑색감광성수지조성물,이를이용한컬러필터및그제조방법
JPH1115130A (ja) 1997-06-24 1999-01-22 Matsushita Electron Corp 半導体製造用ハーフトーンマスクおよびその製造方法
US5935736A (en) * 1997-10-24 1999-08-10 Taiwan Semiconductors Manufacturing Company Ltd. Mask and method to eliminate side-lobe effects in attenuated phase shifting masks
EP1225478B1 (en) * 1998-04-06 2012-12-19 FUJIFILM Corporation Photosensitive resin composition
US6214497B1 (en) * 1999-06-29 2001-04-10 Micron Technology, Inc. Method to eliminate side lobe printing of attenuated phase shift masks

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005121788A (ja) * 2003-10-15 2005-05-12 Semiconductor Leading Edge Technologies Inc 欠陥検査用マスク及び欠陥検査用マスクの製造方法
JP2007086368A (ja) * 2005-09-21 2007-04-05 Fujitsu Ltd フォトマスク、フォトマスクの製造方法および半導体装置の製造方法
JP2007219177A (ja) * 2006-02-16 2007-08-30 Fujitsu Ltd 位相シフトレチクルとその製造方法とその欠陥検査方法
US7904851B2 (en) 2006-07-25 2011-03-08 Kabushiki Kaisha Toshiba Photomask manufacturing method and semiconductor device manufacturing method
US8407628B2 (en) 2006-07-25 2013-03-26 Kabushiki Kaisha Toshiba Photomask manufacturing method and semiconductor device manufacturing method
US8584054B2 (en) 2006-07-25 2013-11-12 Kabushiki Kaisha Toshiba Photomask manufacturing method and semiconductor device manufacturing method

Also Published As

Publication number Publication date
US20030165750A1 (en) 2003-09-04
KR20030071616A (ko) 2003-09-06
US6979525B2 (en) 2005-12-27
CN1320601C (zh) 2007-06-06
TW200304048A (en) 2003-09-16
CN1442884A (zh) 2003-09-17

Similar Documents

Publication Publication Date Title
JP3197484B2 (ja) フォトマスク及びその製造方法
KR100758052B1 (ko) 위상시프트포토마스크및위상시프트포토마스크드라이에칭방법
JP2003255510A (ja) 電子装置の製造方法
JP2004226717A (ja) マスクの製造方法および半導体集積回路装置の製造方法
JP4223215B2 (ja) 半導体集積回路装置の製造方法、これに用いる光学マスク
KR20010098405A (ko) 전자장치의 제조방법, 패턴형성방법 및 이들을 이용한포토마스크
JPH06282063A (ja) ハーフトーン型位相シフトマスク
JP2007086368A (ja) フォトマスク、フォトマスクの製造方法および半導体装置の製造方法
US20050112504A1 (en) Method of producing semiconductor integrated circuit device and method of producing multi-chip module
JP2002141268A (ja) 電子デバイス及び半導体集積回路装置の製造方法
KR20020047008A (ko) 반도체 집적 회로 장치의 제조 방법
US6656646B2 (en) Fabrication method of semiconductor integrated circuit device
JP2002202585A (ja) フォトマスクの製造方法および半導体集積回路装置の製造方法
KR100945921B1 (ko) 반도체 소자의 포토마스크 형성방법
JP2007193368A (ja) 電子装置の製造方法
JP3932805B2 (ja) フォトマスク及びそれを用いた電子デバイスの製造方法
JP2004020760A (ja) フォトマスク及びその製造方法
KR20030056499A (ko) 미세 패턴 형성용 마스크
JP2001174976A (ja) ハーフトーン型位相シフトマスク及びハーフトーン型位相シフトマスクブランク
JP2000021978A (ja) フォトマスクおよびパターン形成方法
US20030180629A1 (en) Masks and method for contact hole exposure
JPH1083062A (ja) ハーフトーン型位相シフトマスク及びその製造方法
JP2001250756A (ja) 半導体集積回路装置の製造方法
US8383324B2 (en) Mask registration correction
JP2005352180A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040329

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040331

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20040506

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20051117

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051122

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060119

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070306