KR20030071616A - 전자장치의 제조방법 - Google Patents

전자장치의 제조방법 Download PDF

Info

Publication number
KR20030071616A
KR20030071616A KR1020020084289A KR20020084289A KR20030071616A KR 20030071616 A KR20030071616 A KR 20030071616A KR 1020020084289 A KR1020020084289 A KR 1020020084289A KR 20020084289 A KR20020084289 A KR 20020084289A KR 20030071616 A KR20030071616 A KR 20030071616A
Authority
KR
South Korea
Prior art keywords
pattern
phase shift
substrate
mask
film
Prior art date
Application number
KR1020020084289A
Other languages
English (en)
Inventor
토시히코 타나카
타카시 핫토리
Original Assignee
가부시키가이샤 히타치세이사쿠쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 히타치세이사쿠쇼 filed Critical 가부시키가이샤 히타치세이사쿠쇼
Publication of KR20030071616A publication Critical patent/KR20030071616A/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/26Phase shift masks [PSM]; PSM blanks; Preparation thereof
    • G03F1/32Attenuating PSM [att-PSM], e.g. halftone PSM or PSM having semi-transparent phase shift portion; Preparation thereof
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/54Absorbers, e.g. of opaque materials
    • G03F1/56Organic absorbers, e.g. of photo-resists

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)

Abstract

본 발명은, 전자장치의 제조방법에 관한 것으로, 하프톤 위상 시프트마스크의 제조 TAT를 빠르게 하고, 비용을 저감하므로써, 전자장치의 개발, 품종전개 TAT를 빠르게 하고 또한 전자장치의 제조비용을 저감한다.
하프톤 위상 시프트마스크에 있어서 차광용 보조패턴을 유기막으로 형성한다.

Description

전자장치의 제조방법 {ELECTRONIC APPARATUS PRODUCING METHOD}
본 발명은, 미세패턴을 갖는 반도체장치와 배선기판장치 등의 전자장치의 제조방법에 관한 것이다.
반도체회로의 제조에는 케미컬 베이퍼 디포지션(Chemical Vapor Deposition : CVD) 등의 막형성공정, 이온 임플랜테이션 등의 불순물층 형성공정, 레지스트패턴을 형성하는 리소그래피공정, 및 에칭공정이 반복 이용된다. 반도체 회로의 동작속도를 올리거나 디바이스의 집적도를 향상시키는 방법으로 회로패턴의 미세화와 그 치수정도의 향상이 유효하고, 최근 미세화와 치수정도의 향상이 활발하게 진행되고 있다. 패턴의 미세화는 주로 리소그래피에 의해 결정되므로 리소그래피는 반도체장치의 제조에 있어서 극히 중요한 위치를 점하고 있다.
리소그래피기술에 있어서는 주로 투영노광장치가 이용되고, 투영노광장치에 장착한 핫 마스크의 패턴을 반도체 웨이퍼상에 전사하여 디바이스 패턴을 형성한다.
최근, 디바이스의 고집적화, 디바이스동작속도의 향상요구에 응답하기 위해 형성해야 할 패턴의 미세화가 진행되고 있다. 이러한 배경하에서, 하프 톤 위상시프트법이란 노광방법이 사용되고 있다. 하프 톤 위상 시프트 마스크는 노광광에 대해 반투명한 막(하프 톤막이라 한다.)을 투명기체(블랭크스)상에 형성한 마스크이다. 그 막의 노광광에 대한 투과율은 통상 1%에서 25% 이내로 조정되어 있다. 또이 막을 투과하는 노광광은 이 막이 없는 경우에 대해 위상이 반전하도록 조정되어 있다. 가장 높은 해상성능을 끌어내는 위상차는 180도 및 그 기수배이지만, 180도 전후 90도로 하면 해상향상효과가 있다. 하프 톤 위상 시프트 마스크를 이용하면 일반적으로 해상도가 5에서 20% 정도 향상하는 것이 알려져 있다. 특히 하프 톤막의 투과율이 높아지는 만큼 위상강조효과가 작용하여 해상도가 높아진다. 한편, 서브 피크라 불리는 상이 본래 차광부가 되는 필드부분에 발생하기 쉬워져서 이상 전사결함의 근원이 된다. 이것은 인접패턴으로부터의 간섭광과 필드부분을 투과해오는 빛의 위상이 고르게 강조하기 위해 일어나는 현상이다. 일례로, 4중극이라 불리는 주위 4개소로부터의 빛이 서로 강해지는 방향으로 간섭하여 발생한 경우의 서브 피크의 예로 설명한다. 4중극시의 패턴배치의 평면도의 예를 도 20(a)에, 동일 도의 A및 A'를 따라 자른 단면을 도 20(b)에 도시한다. 여기에서 100은 석영유리(블랭크스), 101은 하프톤막, 103은 회로패턴이다. 도 20(b) 중에 도시한 B에서 B'의 범위에 대응하는 전사광학상을 도시한 것이 도 14이다. 하프 톤 마스크부재의 투과율이 높아지는 만큼 서브 피크가 커지는 것을 알 수 있다. 이 현상을 억제하기 위해, 하프 톤막의 투과율이 비교적 높은 고투과율 하프 톤 위상 시프트 마스크의 경우에는 이 서브 피크 패턴발생부위에 대응하는 하프 톤막상에 Cr에 의한 미세차광 패턴을 형성하고, 그 부분의 투과광을 커트하는 방법이 이용되고 있다. 이 방법을, 투과부(유리부), 하프 톤부, 그리고 차광부(Cr부)의 세개의 톤으로 이루어지는 것으로부터 트리 톤(Tri-tone) 하프 톤 위상 시프트 위상 시프트법으로 부르고 있다.
또, Tri-tone 하프톤 위상시프트에 관한 기재로서는, 예를 들면, 일본 특허공개 평11-15130호 공보, 일본 특허공개 평6-308715호 공보 및 일본 특허공개 평9-90601호 공보 등이 있다.
고집적 또는/혹은 고속동작의 LSI의 제조방법을 제공하는 데에는 미세한 치수의 회로패턴을 높은 치수정밀도로 형성하는 것이 필요해진다. 이 때문에 높은 해상도를 갖는 Tri-tone 하프톤 위상시프트법에서는 한편으로 높은 치수법정밀도와 높은 위상제어정밀도가 요구된다. 하프톤 위상시프트 노광법에서는 하프톤부를 투과해오는 노광광과 개구부를 투과해오는 노광광을 개구부와 하프톤부의 경계부근에서 간섭시키고, 광학콘트라스트를 올려 해상도와 노광유도를 향상시킨다. 이 때문에 하프톤부를 투과하는 노광광량의 제어 즉 하프톤부의 투과율제어와, 위상제어가 극기 중요해진다. 또 하프톤막의 패턴치수정밀도가 전사되는 패턴치수법 정밀도를 크게 좌우한다. 투영렌즈의 해상한계부근의 미세패턴에서는 빛회절에 의해 광학콘트라스트가 큰 폭으로 저하하기 때문에 MEF(Mask Error Enhance Factor)라 불리는 요인이 더해져서 마스크상의 패턴치수법 정밀도 이상으로 전사된 패턴의 치수법정밀도가 저하된다. MEF는 마스크상의 치수차 △Lm이 어느만큼 증폭되었는 지를 나타내는 지표이고, 투영렌즈의 축소률을 M으로 하면 하기의 식으로 표시된다. 여기에서 M은 예를 들면 5x렌즈를 이용한 경우에는 1/5가 된다.
MEF = △Lm/ (M ·△Lw)
하프톤 위상시프트 마스크를 사용하는 미세패턴에서는 통상 MEF는 2에서 3, 즉 마스크의 치수법 편차는 2M에서 3M배로 증폭되고 전사된다.
최근의 Tri-tone 하프톤 마스크에서는 마스크상의 패턴치수법 320nm, 마스크상의 치수법 정밀도 9nm과 같은 미세하고 극히 높은 정밀도가 요구되고 있고, 이 때문에 이 클래스의 치수 원료에 대한 제품의 비율은 10%에서 30%로 극히 낮다. 즉 평균적으로 말해 1장의 양품 마스크를 제조하는 데에는 3에서 10장의 마스크를 장치하여 제조할 필요가 있고, 마스크 코스트가 높으며, 또 마스크공급(TAT(Turn Around Time)도 낮다.
또, 레지스트의 특성요인과 기판단차 구조요인 등이 더해지므로, 서브 피크에 의한 불필요한 상전사를 방지하기 위한 Cr에 의한 미세차광 패턴(보조패턴)을 설치할 위치와 크기가 시뮬레이션에서는 정확하게는 예상할 수 없다. 이 때문에, 하프톤 위상시프트막이 치수법 정밀도에 있어서는 양품이어도, 마스크작성 후의 전사에서 불량이 판명되면 처음부터 마스크를 다시 제작하게 되고, 마스크공급 TAT를 낮추는 원인이 되고 있었다.
또한, 반도체 장치에서는 그 제작공정에서 약 30장의 핫 마스크를 사용한다. 반도체 장치 개발기간을 율속하는 하나의 큰 요인이 핫 마스크의 공급이고, 개발기간 단축을 위해서는 핫 마스크공급 TAT의 개선이 필수이다. 또 마스크 ROM과 Logic IC의 품종전개는 배선공정에서 이루어지는 일이 많고, 이 품종전개력도 배선공정용 핫 마스크의 공급 TAT에 의한 것이 크다.
본 발명의 목적은 하프톤 위상시프트막상에 형성되고, 노광광을 감광 혹은 차광하는 막의 재생이 용이한 하프톤 위상 시프트마스크를 이용한 전자장치의 제조방법을 제공하는 데에 있다.
본 발명의 다른 목적은 높은 마스크공급 TAT를 갖는 방법으로 제작된 마스크를 이용하고, 개발기간과 품종전개기간의 단축 및 제작비용 저감이 가능한 전자장치의 제작방법을 제공하는 데에 있다.
본원 명세서에 개시된 발명 중, 대표적인 것의 개요는 이하와 같다.
개구부를 갖는 반투명한 위상시프트 패턴과, 상기 개구부 근방에 배치되고, 노광광에 대해 감광성 혹은 차광성을 구비한 유기막을 주성분으로 하는 보조패턴을 갖는 하프톤 위상 시프트마스크를 통해 기판상에 패턴을 형성하는 전자장치의 제조방법으로 한다. 노광광에 대해 감광성 혹은 차광성을 구비한 막을 유기막으로 하므로써, 탄화처리에 의해 반투명위상 시프트막에의 데미지없이 상기 유기막을 간단히 제거할 수 있고 재생이 용이해 진다. 또 반투명 위상시프트막이 형성된 투명기판을 준비하는 공정과, 상기 반투명 위상시프트막에 개구부를 갖는 패턴을 형성하는 공정과, 상기 개구부가 형성된 반투명 위상시프트막 패턴의 좋고 나쁨을 판별하는 공정과, 양품으로 판정된 상기 반투명 위상시프트막의 상기 개구부 근방에 원하는 형상을 갖고, 유기막을 주성분으로 하는 보조패턴을 형성하는 공정을 갖는 방법에 의해 제조된 하프톤 위상시프트마스크를 준비하는 공정과, 상기 반투명 위상시프트막이 형성된 표면이 아래를 향하도록 상기 하프톤 위상시프트 마스크를 투영노광장치에 설치하는 공정과, 상기 투영노광장치의 시료대에 배치된 기판에 상기 하프톤 위상 시프트마스크에 형성된 패턴을 전사하는 공정을 갖는 전자장치의 제조방법으로 한다. 원료에 대한 제품의 비율이 나쁜 하프톤 위상시프트막 패턴형성 후, 좋고 나쁨을 판별하고, 양품에만 노광광에 대해 감광성 혹은 차광성을 구비한 막의 형성을하므로, 차광패턴형성공정을 저감할 수 있다. 즉, 불량의 하프톤 위상시프트막 패턴을 구비한 마스크기판에의 착광패턴의 형성이 불필요해지는 만큼 차광패턴형성공정이 저감된다. 이 공정은 하프톤 위상시프트막 패턴의 원료에 대한 제품의 비율이 10%이면 90% 저감되고, 30%에서도 70%는 저감된다. 또한, 하프톤 위상시프트막 패턴이 형성된 표면이 아래를 향하도록 마스크를 노광장치에 배치하므로, 노광광은 위상시프트막을 투과한 후에 유기막에 도달하게 된다. 그 때문에 노광광의 광강도는 저감되고 있고, 노광광에 의한 유기막의 열화가 적고 마스크의 사용횟수를 늘일 수 있다.
도 1 은 본 발명에서 이용한 핫 마스크의 구조를 도시한 구조도이다. (a)는 평면도, (b)는 단면도이다.
도 2 는 (a) ~ (f)는 본 발명의 마스크 제작방법을 단면도로 나타낸 공정도이다.
도 3 은 (a) ~ (h)는 종래의 마스크 제작방법을 단면도로 나타낸 공정도이다.
도 4 는 본 발명의 마스크 제작방법을 플로차트로 나타낸 공정도이다.
도 5 는 종래의 마스크 제작방법을 플로차트로 나타낸 공정도이다.
도 6 은 본 발명에서 이용한 핫 마스크의 구조를 나타낸 구조도이다. (a)는 평면도, (b)는 단면도이다.
도 7 은 본 발명에서 이용한 핫 마스크의 구조를 나타낸 구조도이다. (a)는 평면도, (b)는 단면도이다.
도 8 은 본 발명의 보조패턴의 배치예를 상면도에서 나타낸 패턴 레이아웃도이다.
도 9 는 본 발명의 보조패턴의 배치예를 상면도에서 나타낸 패턴 레이아웃도이다.
도 10 은 본 발명의 보조패턴의 배치예를 상면도에서 나타낸 패턴 레이아웃도이다.
도 11 은 본 발명에서 이용한 핫 마스크요부의 단면구조를 나타낸 구조도이다.
도 12 는 (a) ~ (f)는 요부단면도로 나타낸 반도체 집적회로장치의 제조공정도이다.
도 13 은 본 발명을 이용하여 노광을 했을 때의 구성을 나타내는 설명도이다.
도 14 는 과제의 현상을 설명하는 설명도이다.
도 15 는 본 발명의 효과를 나타내는 특성도이다.
도 16 은 아이솔레이션 패턴의 배치예를 나타낸 레이아웃도이다.
도 17 은 게이트전극 패턴의 배치예를 나타낸 레이아웃도이다.
도 18 은 접속공 패턴의 배치예를 나타낸 레이아웃도이다.
도 19 는 배선패턴의 배치예를 나타낸 레이아웃도이다.
도 20 은 4중극 패턴의 배치예를 나타낸 레이아웃도이다.
<도면의 주요부분에 대한 부호의 설명>
3 : 반도체 웨이퍼 3s : 반도체기판
6n : n웰 6p : p웰
7 : 필드절연막 8, 9 : 게이트절연막
10 : nMISQn의 반도체 영역 11 : pMISQp의 반도체 영역
12 : 층간절연막 13L : 배선
13R : 저항 14 : TEOS막
15 : 접속공 16L1 : 제 1 층배선
50 : 아이솔레이션 패턴 51 : 게이트배선 패턴
52 : 접속공 패턴 53 : 배선패턴
100 : 석영유리(블랭크스) 101 : 하프톤막
103 : 회로패턴(본체패턴) 104 : 보조패턴(레지스트패턴)
105 : 레지스트차광대 106 : 묘획용 조정마크
110 : 레지스트 111 : EB
112 : 회로패턴 113 : 레지스트
114 : ER 115 : 레지스트
130 : Cr 131 : 레지스트
132 : EB 133 : 레지스트패턴
134 : Cr차광대 135 : Cr보조패턴
136 : 레지스트 137 : EB
138 : 회로패턴 140 : Cr외부틀
141 : 레티클조정마크 142 : Cr보조패턴
151 : 노광광 152 : 마스크스테이지
153 : 투영렌즈 155 : 웨이퍼
156 : 웨이퍼 스테이지
본원발명을 상세하게 설명하기 전에 본원에 있어서 용어의 의미를 설명하면 다음과 같다.
1. 「하프톤 영역」, 「하프톤 막」,「하프톤 패턴」,「반투명막」, 「감광」이라 할 때는, 그 영역에 조사되는 노광광 중, 1% 이상 25% 이하를 투과시키는 광학특성을 갖는 것을 말한다. 「차광영역」,「차광막」, 「차광패턴」이라 할 때는 그 영역에 조사되는 노광광 중, 투과광이 1% 미만에 되는 광학특성을 갖는 것을 도시한다. 한편, 「투명」, 「투명막」이라 할 때는, 그 영역에 조사되는 노광광 중, 60% 이상을 투과시키는 광학특성을 갖는 것을 도시한다. 일반적으로 90% 이상의 것이 사용된다.
2. 「핫 레지스트 패턴」은, 감광성의 유기막을 핫 리소그래피의 수법에 의해, 패터닝한 막 패턴을 말한다. 또, 이 패턴에는 상기 부분에 관해 완전히 개구가없는 단순한 레지스트막을 포함한다.
3. 여기에서는 메탈이란 금속(주로 Cr, W, Ti, Ta 등)과 금속화합물(주로, WN, TiW등)을 의미한다.
(실시예 1)
제 1 실시예에서는 도 1과 2를 참조하여 본 발명의 핫 마스크의 제조방법을 설명한다. 도 1은 제 1 실시예에서 제작한 핫 마스크의 구조를 도시한 것으로, 도 1(a)이 상면에서 전체를 본 상면도이고, 도 1(b)은 도 1(a)의 A와 A'에 있어서 단면의 구조를 도시한 단면도이다. 석영유리로 이루어지는 마스크 블랭크스(100)상에 하프톤막(101)이 형성되어 있다. 마스크 블랭크스(100)로서는 석영유리 외에 광학유리와 불소칼슘결정도 이용할 수 있다. 하프톤막(101)의 재료로서는 여기에서 MoSix를 이용했지만, 이 외에 MoSixOy, MoSixOyNz, TaSixOy, ZrSixOy, SiNx, SiOxNy, CrOxFy(x, y, z는 성분비를 나타내는 0이상 1이하의 수)와 그 복합막 등을 이용하는 것도 가능하다. 여기에서 복합막으로서는 ZrSixOy와 ZrSix'Oy'와 같은 동일한 종류의 막으로 성분비를 바꾼 것도 포함된다. 회로패턴(103)은 하프톤막에 개구의 형태로 형성된다. 또 통상의 Tri-tone 하프톤 마스크와 같은 차광대(105)와 서브피크전사를 방지하기 위한 보조패턴(104)가 하프톤막(101)상에 형성된다. 차광대란 스텝 & 리피트 혹은 스텝 & 스캔노광을 했을 때에 그 스텝경계부분이 다종으로 노광되는 관계에서 이상해상을 방지하기 위해 형성되는 차광체를 말한다. 본 발명에 특징적인 것은 이 보조패턴9104)과 차광대(105)가 레지스트로 형성되어 있는 것이다. 도 2에 이 핫 마스크의 제조법을 각 공정의 단면도로 나타낸다. 도 2(a)에도시하는 것과 같이 유리기판(100)상에 하프톤막(101)을 스퍼터법과 CVD법에 의해 형성하고, 그 위에 레지스트(110)를 형성한다. 여기에서는 하프톤막으로서 MoSiO를 이용했다. 막두께는 KrF리소그래피용의 경우 135nm이 위상반전조건이고, 133nm에서 137nm의 범위에서 형성하면 위상정밀도는 ±3°에 들어가고, 정밀도가 높은 전사를 할 수 있다. 레지스트로서는 네가 레지스트를 이용해도 포지 레지스트를 이용해도 상관없지만, Tri-tone하프 톤 마스크의 경우는 일번적으로 노광면적의 관계에서 포지 레지스트가 이용된다. 그리고 원하는 회로패턴(0PC : Optical Proximity effect Correction 을 포함한다.)을 노광한다. 또 이 노광시의 도 1(a)에 도시한 묘획용 조절마크(106) 패턴도 노광해둔다. 여기에서는 노광광으로서 전자선(EB, 111)을 이용했다. 이 외에 노광광으로서 파장 365nm 등의 UV광과 248nm의 DUV광 등의 빛을 이용하는 것도 가능하다. 전자선은 미세패턴형성에 적당하고, 빛은 노광시간의 단축에 효과가 있다. 그 후 도 2(b)에 도시하는 것과 같이 통상의 형상을 하고 회로패턴이 형성된 레지스트 패턴(112)을 형성한다. 그 후 도 2(c)에 도시하는 것과 같이 레지스트(110)에 형성된 패턴을 에칭하고 하프톤막(101)에 전사했다. 그 후 도 2(d)에 도시하는 것과 같이 레지스트를 제거하고, 세정을 하여 하프톤막(101)에 회로패턴(103)이 형성된 마스크를 만든다. 그 후 도 2(e)에 도시하는 것과 같이 레지스트(113)을 형성하고, 차광대패턴 및 보조패턴노광(114)를 행한다. 양 패턴과도 고립된 패턴인 것이 특징이다. 이 노광시에는 모든 하프톤막에 형성해둔 묘획용 조절 마크(106, 도 1(a) 참조)의 위치를 참조하여 원하는 위치에서 노광을 한다. 레지스트(113)로서는 네가 레지스트를 이용한다. 네가 레지스트를 이용하므로써 노광면적이 적고 네가 레지스트를 이용한 쪽이 노광시간이 짧아지는 메리트가 발생한다. 또 기본적으로 하프톤 막 개구부(103의 부분)는 레지스트가 두껍고 단차도 있지만, 네가톤으로 하므로써 이 부분은 노광을 하지 않고 형상만으로 제거처리할 수 있기 때문에 노광이 불충분에 의한 레지스트 잔여문제가 발생하지 않는다. 또한 여기에서 이용하는 레지스트는 이 핫 마스크를 웨이퍼에 남길 때에 이용하는 노광광에 대해 차광성을 갖는 것이나 감광성을 갖는 것으로 한다. 예를 들면 노광광이 파장 193nm의 ArF엑시머레이저광의 경우는 벤젠환 구조를 갖는 레지스트, 예를 들면 페놀수지와 노보랙수지를 베이스수지로 하는 레지스트 등이 적당하다. 노광광이 파장 248nm의 KrF엑시머레이저광의 경우는 예를 들면 안트라센, 나프탈렌, 페난트렌과 그 유도체가 결합한 수지나, 안트라센, 나프탈렌, 페난트렌과 그 유도체가 레지스트수지에 혼합된 감광성 조성물 등이 충분한 흡수를 갖고 있어서 최적이다. 또 레지스트로 한정하지 말고 전자선과 빛에 대해 래디컬을 발생시키는 래디컬 발생제를 첨가한 블랙 매트릭스제 등의 감광성 조성물도 이용할 수 있다. 또 여기에서는 감광성이라 표현하고 있지만, 빛뿐 아니라 전자선에 감광하는 것이어도 괜찮다. 차광대 패턴 및 보조패턴노광(114)의 노광광으로서는 여기에서는 EB를 이용했다. 빛을 이용하는 것도 가능하다. EB를 이용하는 경우는 차지 업의 문제를 회피하기 위해 수용성 도전막을 피착해두는 것이 유효하다. 그 후 도 2(f)에 도시하는 것과 같이 현상을 하여 레지스트로 보조패턴(104)과 차광대(105)를 형성한 Tri-tone 하프톤 마스크를 제조했다. 또한, 도 1(a)에서는 스테퍼에 대한 마스크 조절 마크(레티클 얼라이먼트 마크)를 하프톤 막에 개구를 열어 형성했다. 그러나, 일부의 스테퍼와 하프톤 재료의 조합에서는 스테퍼의 마크검출파장에 대해 하프톤재료의 투과율이 너무 높아서 마크가 정밀하게 검출할 수 없는 경우가 있다. 이 경우는 도 11에 도시하는 것과 같이 마크 검출광에 대해서도 흡광성을 갖게 한 레지스트를 이용하여 레티클 얼라이먼트 마크(141)를 형성하므로써 이 문제를 해결했다. 여기에서 도 11은 레티클 얼라이먼트 마크용부의 단면구조를 도시한 도이다. 이 경우 하프톤 막(101)의 개구는 레지스트 패턴의 개구보다 묘획시의 최대조절분 이상으로 후퇴시키면 하프톤 막의 개구부와의 간섭이 없고 조절정밀도가 향상했다.
도 3에 보조패턴 및 차광대를 Cr로 만든 종래의 Tri-tone 하프톤 마스크의 제조공정을 도시한다. 도 3(a)에 도시하는 것과 같이 유리기판(100) 상에 하프톤 막(101), Cr막(130), 및 레지스트를 순차형성하고, 보조패턴 및 차광대 형성을 위한 노광(EB, 132)를 한다. 현상을 하고 도 3(b)에 도시하는 것과 같이 레지스트 패턴(133)을 형성하고, 그 후 도 3(c)에 도시하는 것과 같이 에칭을 하여 레지스트 패턴을 Cr에 전사한다. 그 뒤 레지스트를 제거하고 세정을 하여 도 3(d)에 도시하는 것과 같이 Cr로 이루어지는 보조패턴(135)과 차광대패턴(134)를 형성한다. 그 후 도 3(e)에 도시하는 것과 같이 레지스트(136)을 도포하고, 회로패턴노광(EB, 137)을 한다. 현상을 하고 도 3(f)에 도시하는 것과 같이 레지스트 패턴을 형성하고, 도 3(g)에 도시하는 것과 같이 에칭을 하고 회로패턴을 하프톤 위상시프트막(101)에 전사한다. 그 후 레지스트를 제거하고 세정을 하여, Cr으로 이루어지는 보조패턴9135)과 차광대패턴(134)가 형성된 Tri-tone 하프톤 마스크가 제조된다. (도 3(h))
즉, 상기 종래방법으로는 먼저 보조패턴이 형성되기 때문에, 그 후에 형성된 하프톤 위상 시프트막이 불량인 경우에는 보조패턴의 형성공정이 쓸데없는 처리가 되었다. 또한, 종래 보조패턴공정을 선행시키지 않으면 안되는 이유는 만약 선행시킨 경우에는 하프톤 개구부의 Cr에칭과 하프톤막 가공을 하여 그 후 보조패턴부 및 차광대부 이외의 필드부분의 Cr에칭이 필요하고 그 에칭시에 하프톤막과 유리기판의 일부를 에칭하고, 위상과 투과율의 제어정밀도 및 면내 균일성이 떨어지기 때문이다.
원료에 대한 제품의 비율이 낮은 공정을 선행시키고, 양품에만 다음 공정을 실시하는 본 발명을 이용하므로써 종래법보다 제조공정수를 삭감할 수 있고, 마스크비용을 내리고 마스크공급 TAT를 빠르게 하여 원료에 대한 제품의 비율을 향상시킬 수 있었다.
(실시예 2)
제 2 실시예에서는 도 4와 5를 참조하여 본 발명의 포토마스크의 제조방법의 순서에 관해 상세하게 설명한다.
도 4에는 본 발명의 실시예의 제조공정 플로를 도시한다. 우선 투명기판 상에 하프톤 위상시프트막이 형성된 하프톤 블랭크스를 준비(201)하고, 블랭크스 상에 레지스트를 도포(202)한다. 하프톤 패턴(회로패턴)을 묘획(203)하고, 현상(204)을 하고, 이어서 에칭(205)을 한다. 레지스트박리, 세정(206)을 하여 패턴 외관 및 치수검사(207)을 하여 모체마스크를 완성한다. 이 검사에 불합격된 것은 수정이 가능한 것은 수정하지만, 수정이 불가능한 것은 다시 하프톤 블랭크스준비(201)를 하여 상기 공정에 따라 모체마스크를 완성시킨다. 그 후 흡광성 레지스트를 도포(208)하고, 보조패턴과 차광대 패턴(이것을 패치패턴이라 한다.)을 묘획(209)하고, 현상(210)을 하여 레지스트로 이루어지는 보조패턴과 차광대 패턴을 형성한다. 외관 및 치수검사(211)를 하여 검사에 합격한 마스크가 완성마스크(212)가 된다. 검사에 불합격된 마스크는 레지스트박리, 세정(213)을 하여 흡광성 레지스트 도포(208)에서 다시 제작한다. 보조패턴에 설계미스가 있었던 경우와 마스크를 전사평가한 결과 보조패턴의 설계변경이 필요해진 경우는 레지스트박리, 세정(213)을 하여 흡광성 레지스트도포(208)공정에서 재제작한다. 이 때 패치패턴 묘획(209)은 설계변경한 패턴으로 한다.
종래의 Tri-tone 하프톤 위상시프트 마스크의 제조공정 플로를 도 5에 도시한다. Cr부착 하프톤 블랭크스를 준비(301)하고, 레지스트도포(302), 패티패턴 묘획(303), 현상(304), Cr에칭(305), 레지스트박리, 세정(306)을 하고, 그 후 마스크외관 및 치수검사(307)를 한다. 검사에 불합격된 것은 수정할 수 있는 것은 수정하고, 수정불가능한 것은 Cr부착 하프톤 블랭크스준비(301) 공정으로 재제작한다. 검사에 합격한 것은 레지스트도포(308), 하프톤 패턴(회로패턴) 묘획(309), 현상(310), 하프톤막 에칭(311), 레지스트박리, 세정(312)을 한 후, 외관 및 치수검사(313)을 한다. 검사에 합격하면 완성(314)하게 된다. 한 편, 불합격된 것은 수정가능한 것은 수정하지만, 수정불가능한 것은 처음부터(Cr부착 하프톤 블랭크스 준비(301)부터) 재제작한다.
각 공정의 원료에 대한 제품의 비율이 높고 검사를 100%합격한 경우, 본 발명은 11공정이고, 종래법은 13공정이다. 본 방법에 의해 공정을 단축할 수 있다.
10nm과 같은 치수정밀도가 필요해 진 경우, 회로패턴의 치수 원료에 대한 제품의 배율은 10 ~ 30%로 저하한다. 한편 보조패턴과 차광대패턴과 같은 패치패턴은 웨이퍼에의 전사치수에의 영향이 적으므로 그러한 높은 정밀도를 요구받지 않는다. 이 때문에 패치패턴형성 원료에 대한 제품의 비율은 90% 이상이 되어 있다. 이 원료에 대한 제품의 비율을 고려하면 본 발명은 회로패턴의 형성 원료에 대한 제품의 비율은 30%, 패치패턴의 제조 원료에 대한 제품의 비율을 90%로 했을 때 확률적으로 말해 (평균적으로 말해) 1장의 마스크를 완성시키는 데에 합계 27.8공정이 소요된다. 한편 종래 마스크의 경우는 45.9공정이 된다. 회로패턴의 형성 원료에 대한 제품의 비율을 10%, 패치패턴의 제조 원료에 대한 제품의 비율을 90%로 했을 때는 본 발명의 경우는 74.5공정, 종래법인 경우는 137.8공정이 된다. 이렇게 실질적으로 큰 공정수차가 발생한다. 이 때문에 마스크비용이 큰 폭으로 내려가고, 마스크공급TAT가 크게 짧아진다.
회로패턴형성 원료에 대한 제품의 비율에 대한 본 발명과 종래법과의 공정수차의 관계를 패치패턴(보조패턴)의 제조 원료에 대한 제품의 비율을 파라미터로 하고, 도 15에 도시한다. 회로패턴 형성 원료에 대한 제품의 비율이 40% 이하가 되면 급격하게 공정수차가 넓어지고, 본 발명의 효과가 급격하게 커진다.
또한, 본 발명에서는 회로패턴 모체마스크를 만든 후는 모체마스크 재이용의 형태로 패치패턴을 다시 만들 수 있다. 패치패턴변경에 걸리는 시간을 큰 폭으로 단축할 수 있다. 예를 들면 상기의 본 발명은 회로패턴의 형성 원료에 대한 재료의비율을 30%, 패치패터의 제조 원료에 대한 제품의 비율을 90%로 했을 때 종래법에서는 74.4공정 필요해지지만, 본 방법에서는 불과 6.1공정에 지나지 않는다. 폐기하는 마스크량도 적어지고, 환경보호란 면에서도 효과가 있다. 마스크공급 TAT의 향상은 LSI의 개발과 품종전개의 기간단축에 특히 유용하다.
(실시예 3)
도 6은 제 3 실시예를 도시하는 포토마스크의 구조도이고, 도 6(a)이 상면에서 본 도, 도 6(b)가 도 6(a)의 A와 A'를 연결하는 선으로 나누었을 때의 단면도이다. 140이 금속외부틀이고, 그 외부틀에는 마스크(레티클) 조절용 레티클 마크9141)아 형성되어 있다. 외부틀에는 차광대의 기능도 설치되어 있다. 또한 여기에서는 금속으로 Cr을 이용하고 있다. 130은 본체회로패턴이고, 100은 유리기판, 101은 하프톤막이다. 보조패턴(140)은 실시형태 1과 동일하게 레지스트로 만들어져 있다. 통상의 하프톤 마스크를 제조하고 그 마스크의 전사특성을 조사하면 서브피크가 전사해버렸을 때 등에 이 마스크는 특히 공급 TAT와 비용면에서 유효하다. 이것은 이 모체마스크를 사용하여 그 위에 레지스트를 도포하고, 묘획, 현상을 하므로써 보조패턴부착 Tri-tone 마스크를 제조할 수 있기 때문이다. 또한, 레지스트로서는 웨이퍼노광광에 대해 흡광성을 갖는 레지스트를 이용할 필요가 있다. 또는 보조패턴이 전사가능한 치수보다 작은 미세패턴의 경우는 레지스트의 막두께를 웨이퍼노광광의 위상이 반전하는 막두께로 설정하면 웨이퍼노광광에 대해 투명한 막이어도 좋다.
ArF 리소그래피에서는 레지스트의 서브피크전사방지 성능이 불충분하기 때문에, 하프톤 막의 투과율이 4%와 같은 낮은 투과율인 경우라도 때로 서브피크가 전사하는 일이 있고, 보조패턴이 추가적으로 필요해지는 일이 있다. 이 때문에 예를 들면 KrF 리소그래피에서 ArF 리소그래피로 전환하거나, KrF 리소그래피로 실적이 있는 마스크를 기초로 패턴 쉬링크를 하여 ArF 리소그래피용 마스크를 만들 때 등의 작은 수정에 본 방법은 특히 유용하다.
(실시예 4)
도 7은 제 4 실시예를 도시하는 포토마스크의 구조도이고, 도 7(a)가 상면에서 본 도, 도 7(b)가 도 6(a)의 A와 A'를 연결하는 선으로 잘랐을 때의 단면도이다. 140이 금속외부틀이고, 그 외부틀에는 마스크(레티클) 조정용 레티클마크(141)가 형성되어 있다. 외부틀에는 차광대의 기능도 설치되어 있다. 130은 본체회로패턴이고 100은 유리기판, 101은 하프톤 막이다. 보조패턴은 외부틀과 동일한 금속으로 만들어져 있는 142와 레지스트로 이루어지는 140에 의해 구성되어 있다. 이것은 금속보조패턴을 갖는 통상의 Tri-tone 하프톤 마스크를 제조하고 그 마스크의 전사특성을 조사하면 서브피크가 전사해버렸을 때 등에 이 마스크는 특히 공급 TAT와 비용면에서 유효하다. 이것은 이 모체마스크를 사용하여 그 위에 레지스트를 도포하고, 묘획, 현상을 하므로써 보조패턴을 수정한 마스크를 용이하게 제조할 수 있기 때문이다. 또한, 레지스트로서는 웨이퍼노광광에 대해 흡수성을 갖는 레지스트를 이용할 필요가 있다. 또는 보조패턴이 전사가능한 치수보다 작은 미세패턴의 경우는 레지스트의 막두께를 웨이퍼노광광의 위상이 반전하는 막두께로 설정하면 웨이퍼노광광에 대해 투명한 막이어도 좋다.
(실시예 5)
이하에 보조패턴배치의 예를 패턴을 상면에서 관찰한 레이아웃 도 8에서 10을 이용하여 설명한다. 도 8과 9가 배선패턴의 레이아웃의 일례이다. 도 중 101이 하프톤막이고, 103이 회로패턴(개구패턴), 그리고 104가 레지스트보조패턴이다. 보조패턴은 광학상 시뮬레이션에 의해 예상된 서브피크발생장소에 배치한다. 그것은 주위의 개구패턴으로부터의 빛이 간섭에 의해 집광하는 장소이다. 대표적인 치수는 본체회로패턴의 최소선폭이 (0.45 ×λ) / NA 이하이고, 보조패턴의 치수도 그 사이즈 이하, 대표적으로는 본체 최소치수의 1/3에서 3/4에서 본 발명은 특히 효과가 있다. 보조패턴의 치수가 커지는 만큼 서브피크는 발생하기 어려워지지만, 한편으로 하프톤 효과, 즉 해상도 향상효과는 작아진다. 특히 본체회로패턴의 최소선폭이 (0.4 ×λ) / NA 이하인 경우에 보조패턴을 병용한 하프론 마스크의 효과가 커진다. 또한, NA는 스테퍼와 스캐너의 투영렌즈의 개구수이고, λ는 스테퍼와 스캐너의 노광파장이다.
도 10은 홀패턴의 예이다. 도 10(a) 중, 보조패턴(104)이 놓여져 있는 장소가 4중점이라 불리고 있는 장소이고, 주위의 개구(103)로부터의 회절광이 위상을 동일하게 하여 모인 장소에서 서브피크가 발생한다. 여기에 보조패턴을 배치한다. 도 10(b)은 보조패턴을 바형상으로 배치한 것이고, 위에서 서술한 4중점을 포함하는 장소에 배치하고 있다. 도 10(a)의 경우의 배치는 하프톤 영역이 넓고, 홀 해상도 향상효과가 컸다. 한편, 도 10(b)의 바형상 배치의 경우는 보조패턴의 치수가 크고 묘획부담이 적은 특징이 있었다.
(실시예 6)
제 6의 실시예는 트윈 웰방식의 CMIS(Complimentary MIS)회로를 갖는 반도체 집적회로장치의 제조에 관한 것으로, 그 제조공정을 도 12를 이용하여 설명한다.
도 12는 그 제조공정 중에 있어서 반도체 웨이퍼의 요부단면도이다. 반도체 웨이퍼를 구성하는 반도체 기판(3s)은 예를 들면 n-형 평면이 원형상인 Si단결정으로 이루어진다. 그 상부에는 예를 들면 n웰 6n 및 p웰 6p가 형성되어 있다. n웰 6n에는 예를들면 n형 불순물의 인 또는 As가 도입되어 있다. 또, p웰 6p에는 예를 들면 p형 불순물의 붕소가 도입되어 있다. n웰 및 p웰은 이하와 같이 하여 형성한다. 우선 반도체 기판(3s)상에 마스크조정용 웨이퍼 얼라이먼트 마크를 형성한다.(미도시) 이 웨이퍼 얼라이먼트 마크는 선택산화공정을 부가하여 웰형성시에 작성하는 것도 가능하다. 그 후 도 12(a)에 도시하는 것과 같이 반도체 기판(3s)상에 산화막(17)을 형성하고, 계속해서 임플랜테이션 마스크용 레지스트 패턴(18)을 i선 리소그래피에 의해 산화막(17)상에 형성한다. 마스크는 통상의 Cr마스크이다. 그 후 인을 임플랜테이션이라했다. 최소치수가 2.4㎛로 크고, 치수정밀도도 높은 것이 요구되지 않으므로 비용이 낮은 i선 리소그래피를 이용했다.
그 후 애싱(Ashing)을 하여 레지스트(18)를 제거하고, 산화막(17)을 제거한 후, 도 12(b)에 도시하는 것과 같이 반도체 기판(3s)상에 산화막(19)을 형성하고, 계속해서 임플랜테이션이라 마스크용 레지스트패턴(20)을 i선 리소그래피에 의해 산화막(19)상에 형성한다. 마스크는 통상의 Cr 마스크이다. 그 후 인을 임플랜테이션이라했다.
그 후, 레지스트(20)와 산화막(19)을 제거하고, 반도체 기판(3s)의 주면(제 1의 주면)에 예를 들면 산화실리콘막으로 이루어지는 분리용 필드절연막(7)을 홈형 아이솔레이션의 형태로 형성했다.(도 12(c)) 아이솔레이션의 레이아웃 패턴을 도 16에 도시한다. 도 중의 50이 액티브영역의 패턴이다.
또한, 아이솔레이션방법으로서는 LOCOS(Local Oxidization of Silicon)법을 이용해도 좋다. 단, LOCOS법에서는 버스비크를 늘이는 등의 이유에 의해 레이아웃치수가 커지는 문제가 있다. 이 아이솔레이션제작시의 리소그래피에는 ArF엑시머레이저 축소투영노광장치 및 실시예 1 기재의 레지스트보조패턴부착 하프톤 위상시프트 마스크를 이용했다. 마스크에 요구된 최소치수가 520nm(웨이퍼 상 130nm)으로 작고, 치수정밀도가 13nm으로 엄격했기 때문이다. 이 때의 노광은 도 13에 도시하는 것과 같이 하여 행했다. 즉, 실시예 1에서 도시한 포토마스크를 패턴이 배치된 주면을 아래를 향하도록 하여 마스크 스테이지(152)에 세트하고, 투영렌즈(153)를 통해 웨이퍼 스테이지(156) 상에 놓여진 웨이퍼(155)에 패턴노광을 했다. 도 중 154는 노광광의 집광상황을 도시한 것으로, 투영렌즈(153)는 축소투영광학계이다. 여기에서는 축소율을 4x로 했다. 단, 이 축소율에 한정되는 것이 아니라, 예를 들면 5x, 2.5x, 10x 등이어도 좋다. 보조패턴(104)과 차광대 패턴(105)은 레지스트로 만들어져 있지만 하프톤 막(101)을 통한 감광된 빛이 조사되어 있는 것과, 축소투영계를 통한 웨이퍼노광이 되기 때문에 축소율분 웨이퍼상보다 마스크상이 조도가 떨어지므로 레지스트의 광조사 데미지는 적다. 여기에서는 하프톤 막의 투과율을 6%로 했기 때문에, 웨이퍼상의 레지스트에 비해 이 레지스트 보조패턴과 레지스트차광대 패턴이 받는 조도는 (1/4) ×(1/4) ×0.06 ×(1/0.6) = 0.0063까지 작아진다. 여기에서 0.6은 투영렌즈(153)의 투과율이다.
이 필드절연막(7)에 의해 쌓인 활성영역에는 nMIS Qn 및 pMIS Qp가 형성되어 있다. nMIS Qn 및 pMIS Qp의 게이트절연막(8)은 예를 들면 산화 실리콘막으로 이루어지고 열산화법 등에 의해 형성되어 있다. 또, nMIS Qn 및 pMIS Qp의 게이트전극(9)은 예를 들면 저저항 폴리실리콘 으로 이루어지는 게이트형성막을 CVD법 등에 의해 퇴적한 후, 그 막을 ArF 엑시머레이저 축소투영노광장치 및 실시예 1에 기재한 레지스트보조패턴을 사용한 하프톤 위상시프트마스크를 이용하여 리소그래피를 하고, 그 후 에칭을 하여 형성되어 있다. 또한 이 게이트전극(9)은 KrF 엑시머레이저 축소투영노광장치 및 실시예 1 기재의 레지스트 보조패턴을 사용한 하프 톤 위상 시프트마스크를 이용하여 리소그래피를 하는 것도 가능하다. 게이트전극의 레이아웃 패턴을 도 17에 도시한다. 도 중 51이 게이트배선패턴이다.
단 노광파장이 짧은 분 ArF 엑시머레이저를 이용한 쪽이 미세패턴을 노광유도를 갖고 해상한다. 게이트는 특히 높은 치수정밀도를 요구되므로 마스크제조 원료에 대하 제품의 비율이 작고 본 마스크는 특히 유효했다. 또한 게이트회로패턴 요구정밀도는 마스크상에서 9nm이고, 이 때문에 5회째의 회로패턴형성으로 요구정밀도를 만족시키는 마스크를 제조할 수 있었다. 이 때문에 마스크제조공정수는 35공정이었다. 이것은 통상의 Tri-tone 하프톤 마스크로 만들면 65공정이 되고, 비용삭감 및 마스크공급 TAT향상이 되었다.
nMIS Qn의 반도체 영역(10)은 예를 들면 인 또는 비소를, 게이트전극(9)을마스크로 하여 반도체 기판(3s)에 이온주입법 등에 의해 도입하므로써 게이트전극(9)에 대해 자기정합적으로 형성되어 있다. 또, pMIS Qp의 반도체 영역(11)은 예를 들면 붕소를 게이트전극(9)을 마스크로 하여 반도체 기판(3s)에 이온주입법 등에 의해 도입하므로써 게이트전극(9)에 대해 자기정합적으로 형성되어 있다. 단, 상기 게이트전극(9)은 예를 들면 저저항 폴리실리콘의 단체막으로 형성되는 것에 한정되지 않고 여러가지 변경가능하고, 예를 들면 저저항 폴리실리콘막 상에 텅스텐 실리사이드와 코발트 실리사이드 등과 같은 실리사이드층을 설치하여 이루어진다. 소위 폴리사이드구조로 해도 좋고, 예를 들면 저저항 폴리실리콘막상에 질화티탄과 질화텅스텐 등과 같은 베리어도체막을 통해 텅스텐 등과 같은 금속막을 설치하여 이루어지는 소위 폴리메탈구조로 해도 좋다.
우선, 이러한 반도체 기판(3s)상에 도 12(d)에 도시하는 것과 같이 예를 들면 산화실리콘막으로 이루어지는 층간절연막(12)을 CVD법 등에 의해 퇴적한 후, 그 상면에 폴리실리콘막을 CVD법 등에 의해 퇴적한다. 이어서, 그 폴리실리콘막상에 리소그래피를 행하고, 에칭하여 패터닝한 후, 그 패터닝된 폴리실리콘막의 소정영역에 불순물을 도입하므로써, 폴리실리콘막으로 이루어지는 배선(13L) 및 저항(13R)을 형성한다.
그 후, 도 12(e)에 도시하는 것과 같이 반도체 기판(3s)상에, 예를 들면 산화실리콘막(14)을 CVD법 등에 의해 퇴적한 후, 층간 절연막(12) 및 산화실리콘막(14)에 반도체영역(10, 11) 및 배선(13L)의 일부가 노출하는 것과 같은 접속공(15)을 ArF 엑시머레이저축소투영노광장치 및 실시예 1에 기재한 레지스트보조패턴을 설치한 하프톤 마스크를 이용하여 리소그래피를 하고, 에칭하여 천공한다. 여기에서, 접속공의 레이아웃패턴을 도 18에 도시한다. 도 중 52가 접속공 패턴이다.
여기에서는 접속공의 공경이 0.13㎛이었으므로, ArF 엑시머레이저노광을 이용했지만, 0.16㎛보다 큰 공경으로 좋은 경우는 KrF 엑시머레이저노광이어도 좋다. KrF 엑시머레이저노광은 장치비용 등의 관계에서 ArF리소그래피보다 비용이 낮다.
또한, 반도체 기판(3s)상에 티탄(Ti), 질화티탄(TiN) 및 텅스텐(W)으로 이루어지는 금속막을 스퍼터링법 및 CVD법에 의해 순차퇴적한 후, 그 금속막을 ArF 엑시머레이저 축소투영노광장치 및 실시예 1에 기재한 레지스트보조패턴을 설치한 하프톤 마스크를 이용하여 리소그래피를 하고, 에칭하므로써, 도 12(f)에 도시하는 것과 같이 제 1 층배선(16L1)을 형성한다. 이 이후는 제 1 층배선(16L1)과 동일하게 제 2 층배선 이후를 형성하고, 반도체 집적회로 장치를 제조한다. 여기에서는 배선피치가 0.24㎛이었기 때문에, ArF 엑시머레이저 노광을 이용했지만, 0.36㎛보다 느슨한 배선피치패턴을 형성하는 경우는 비용의 관점에서 KrF 엑시머레이저노광을 이용한다. 여기에서 배선패턴의 레이아웃예를 도 19에 도시한다. 도 중의 53이 배선패턴이다.
커스텀 LSI제품에서는 특히 제 1 배선층을 중심으로 마스크 결함제거가 이루어지는 일이 많다. 제 1 배선층에의 마스크공급 TAT의 신속성이 제품개발력을 결정하고, 또한 필요마스크매수도 많아지므로 이 공정에 마사크공급 TAT의 짧은 본 발명 마스크를 적용하는 것은 효과가 특히 크다.
이상의 설명에서는 CMIS에 적용한 경우에 관해 설명했지만, 그에 한정되는 것은 아니고, 예를 들면 SRAM(Static Random Access Memoriy) 또는 플래시메모리(EEPROM ; Electric Erasable Read Only Electric Erasable Read Only Memory) 등과 같은 메모리회로를 갖는 반도체 집적회로장치, 상기 메모리회로와 논리회로를 동일반도체 기판에 설치하고 있는 혼재형 반도체 집적회로장치, 배선기판장치, 자기배선장치 등의 전자장치에도 적용할 수 있다.
본 발명에 의해 하프톤 위상 시프트마스크의 마스크공급 TAT는 짧아지고, 또한 마스크비용이 낮아진다. 이것으로부터 그 마스크를 이용하여 제조되는 반도체 장치 등의 전자장치의 개발기간과 품종전개기간이 짧아지고, 또한 제조비용이 낮아진다.

Claims (40)

  1. 개구부를 갖는 반투명한 위상시프트 패턴과,
    상기 개구부 근방에 배치되고, 노광광에 대해 감광성 혹은 차광성을 구비한 유기막을 주성분으로 하는 보조패턴을 갖는 하프 톤 위상시프트 마스크를 통해 기판 상에 패턴을 형성하는 것을 특징으로 하는 전자장치의 제조방법.
  2. 청구항 1에 있어서,
    상기 보조패턴은, 상기 개구부의 상기 기판에의 전사상의 서브피크 발생위치에 대응하는 상기 마스크 상의 위치에 배치되어 있는 것을 특징으로 하는 전자장치의 제조방법.
  3. 청구항 1 또는 2에 있어서,
    상기 유기막은 노광광의 조사영역이 잔존하는 네가티브형 레지스트를 이용하여 형성되어 있는 것을 특징으로 하는 전자장치의 제조방법.
  4. 청구항 1 내지 3 중 어느 하나에 있어서,
    상기 하프 톤 위상시프트 마스크는, 상기 기판에의 노광시에 상기 위상시프트 패턴이 상기 기판측이 되도록 배치되는 것을 특징으로 하는 전자장치의 제조방법.
  5. 청구항 1 내지 4 중 어느 하나에 있어서,
    상기 유기막은 페놀수지와 노보랙수지를 베이스수지로 하는 재료를 주성분으로 하는 것을 특징으로 하는 전자장치의 제조방법.
  6. 청구항 1 내지 4 중 어느 하나에 있어서,
    상기 유기막은 안트라센, 나프탈렌, 페난트렌과 그 유도체를 포함하는 수지를 주성분으로 하는 것을 특징으로 하는 전자장치의 제조방법.
  7. 개구부를 갖는 반투명한 위상 시프트 패턴과,
    상기 개구부 근방에 배치되고, 전자선과 빛에 대해 래디컬을 발생하는 래디컬발생제와
    블랙 매트릭스를 첨가한 감광성 조성물을 이용하여 형성된 보조패턴을 갖는 하프 톤 위상시프트 마스크를 통해 기판 상에 패턴을 형성하는 것을 특징으로 하는 전자장치의 제조방법.
  8. 회로소자를 서로 전기적으로 분리하는 아이솔레이션영역을 형성하기 위한, 개구부를 갖는 반투명한 위상 시프트 패턴과,
    상기 개구부의 상기 기판에의 전사상의 서브피크발생을 저감 혹은 방지하기 위해 상기 개구부 근방에 배치된 유기막을 주성분으로 하는 보조패턴을 갖는 하프톤 위상 시프트 마스크를 통해 기판상에 패턴을 형성하는 것을 특징으로 하는 전자장치의 제조방법.
  9. 복수의 MIS형 트랜지스터의 게이트전극을 형성하기 위한, 개구부를 갖는 반투명한 위상 시프트 패턴과,
    상기 개구부의 상기 기판에의 전사상의 서브피크발생을 저감 혹은 방지하기 위해 상기 개구부 근방에 배치된 유기막을 주성분으로 하는 보조패턴을 갖는 하프 톤 위상 시프트 마스크를 통해 기판상에 패터을 형성하는 것을 특징으로 하는 전자장치의 제조방법.
  10. 청구항 9에 있어서,
    상기 기판에의 패턴형성은, ArF 엑시머 레이저를 이용하여 이루어지는 것을 특징으로 하는 전자장치의 제조방법.
  11. 복수의 홀 패턴을 형성하기 위한, 개구부를 갖는 반투명한 위상 시프트 패턴과, 상기 개구부의 상기 기판에의 전사상의 서브피크발생을 저감 혹은 방지하기 위해 상기 개구부 근방에 배치된 유기막을 주성분으로 하는 보조패턴을 갖는 하프 톤 위상 시프트 마스크를 통해 기판상에 패턴을 형성하는 것을 특징으로 하는 전자장치의 제조방법.
  12. 배선패턴을 형성하기 위한,개구부를 갖는 반투명한 위상시프트 패턴과,
    상기 개구부의 상기 기판에의 전사상의 서브피크발생을 저감 혹은 방지하기 위해 상기 개구부 근방에 배치된 유기막을 주성분으로 하는 보조패턴을 갖는 하프 톤 위상 시프트 마스크를 기판 상에 패턴을 형성하는 것을 특징으로 하는 전자장치의 제조방법.
  13. 반투명 위상 시프트막이 형성된 투명기판을 준비하는 공정과,
    상기 반투명 위상 시프트막에 개구부를 갖는 패턴을 형성하는 공정과,
    상기 개구부가 형성된 반투명 위상 시프트막 패턴의 좋고 나쁨을 판별하는 공정과,
    양품으로 판정된 상기 반투명 위상 시프트막의 상기 개구부 근방에 원하는 형상을 갖고, 유기막을 주성분으로 하는 보조패턴을 형성하는 공정을 갖는 방법에 의해 제조된 하프 톤 위상 시프트 마스크를 준비하는 공정과,
    상기 반투명 위상 시프트막이 형성된 표면이 아래를 향하도록 상기 하프 톤위상 시프트 마스크를 투영노광장치에 설치하는 공정과,
    상기 투영노광장치의 시료대에 배치된 기판에 상기 하프 톤 위상 시프트 마스크에 형성된 패턴을 전사하는 공정을 갖는 것을 특징으로 하는 전자장치의 제조방법.
  14. 청구항 13에 있어서,
    상기 개구부의 형성은, 전자선 노광에 의해 이루어지는 것을 특징으로 하는 전자장치의 제조방법.
  15. 청구항 13 또는 14에 있어서,
    상기 반투명 위상 시프트막은, MoSix를 주성분으로 하는 재료로 이루어지는 것을 특징으로 하는 전자장치의 제조방법.
  16. 청구항 13 내지 15에 있어서,
    상기 반투명 위상 시프트막은, 포지티브형 레지스트를 이용하여 패터닝되는 것을 특징으로 하는 전자장치의 제조방법.
  17. 청구항 13 내지 16 중 어느 하나에 있어서,
    상기 유기막은 페놀수지와 노보랙수지를 베이스수지로 하는 재료를 주성분으로 하는 것을 특징으로 하는 전자장치의 제조방법.
  18. 청구항 13 내지 16에 있어서,
    상기 유기막은 안트라센, 나프탈렌, 페난트렌과 그 유도체를 포함하는 수지를 주성분으로 하는 것을 특징으로 하는 전자장치의 제조방법.
  19. 청구항 13 내지 18 중 어느 하나에 있어서,
    상기 유기막은 감광성을 갖는 것을 특징으로 하는 전자장치의 제조방법.
  20. 청구항 13 내지 19 중 어느 하나에 있어서,
    상기 보조패턴은 고립되어 복수배치되어 있는 것을 특징으로 하는 전자장치의 제조방법.
  21. 청구항 13 내지 20 중 어느 하나에 있어서,
    상기 보조패턴은, 상기 개구부의 상기 기판에의 전사상의 서브피크 발생위치에 대응하는 상기 마스크상의 위치에 배치되어 있는 것을 특징으로 하는 전자장치의 제조방법.
  22. 청구항 13 내지 21 중 어느 하나에 있어서,
    상기 유기막은 네가티브형 레지스트를 이용하여 형성되는 것을 특징으로 하는 전자장치의 제조방법.
  23. 청구항 13 내지 22 중 어느 하나에 있어서,
    상기 유기막은 노광광에 대해 감광성 혹은 차광성을 구비하고 있는 것을 특징으로 하는 전자장치의 제조방법.
  24. 반투명 위상 시프트막이 형성된 투명기판을 준비하는 공정과, 상기 반투명위상 시프트막에 소자 패턴 및 위치조정마크 패턴을 포함하는 개구부를 형성하는 공정과, 상기 위치조정 마크패턴을 이용하고, 상기 반투명위상 시프트막의 상기 개구부 근방에 유기막을 주성분으로 하는 보조패턴을 형성하는 공정을 갖는 방법에 의해 제조된 하프 톤 위상 시프트마스크를 준비하는 공정과,
    상기 반투명위상 시프트막이 형성된 표면이 아래를 향하도록 상기 하프 톤 위상 시프트 마스크를 투영노광장치에 설치하는 공정과,
    상기 투영노광장치의 시료대에 배치된 기판에 상기 하프 톤 위상 시프트 마스크에 형성된 패턴을 전사하는 공정을 갖는 것을 특징으로 하는 전자장치의 제조방법.
  25. 개구부를 갖는 반투명한 위상 시프트 패턴과,
    상기 개구부 근방에 배치되고, 노광광에 대해 감광성 혹은 차광성을 구비한 유기막을 주성분으로 하는 보조 패턴을 갖는 하프 톤 위상 시프트 마스크를 통해 제 1 기판 상에 패턴을 전사하는 공정과,
    상기 개구부가 전사된 상기 제 1 기판 상에 있어서 전사상의 서브피크에 기인하는 불필요한 패턴전사의 유무를 검사하는 공정과,
    상기 불필요한 패턴을 찾아냈을 경우에, 상기 불필요한 패턴의 크기와 위치정보에 기초하여 수정된 보조패턴을 구비한 하프 톤 위상 시프트 마스크를 준비하는 공정과,
    상기 수정된 보조 패턴을 구비한 하프 톤 위상 시프트 마스크를 통해 제 2기판상에 패턴을 전사하는 공정을 갖는 것을 특징으로 하는 전자장치의 제조방법.
  26. 개구부를 갖는 반투명한 위상시프트 패턴과, 상기 개구부 근방에 배치되고, 노광광에 대해 감광성 혹은 차광성을 구비한 유기막을 주성분으로 하는 보조 패턴과,
    주변부에 배치된 차광대를 갖는 하프 톤 위상시프트 마스크를 준비하는 공정과,
    상기 반투명위상 시프트막이 형성된 표면이 아래를 향하도록 상기 하프 톤 위상 시프트 마스크를 투영노광장치에 설치하는 공정과,
    상기 투영노광장치의 시료대에 배치된 기판에 상기 하프 톤 위상 시프트 마스크에 형성된 패턴을 전사하는 공정을 갖는 것을 특징으로 하는 전자장치의 제조방법.
  27. 청구항 26에 있어서,
    상기 차광대는 유기막인 것을 특징으로 하는 전자장치의 제조방법.
  28. 청구항 26에 있어서,
    상기 차광대는 크롬막인 것을 특징으로 하는 전자장치의 제조방법.
  29. 청구항 26 내지 28 중 어느 하나에 있어서,
    상기 보조패턴은 전자선 노광에 의해 형성되는 것을 특징으로 하는 전자장치의 제조방법.
  30. 청구항 29에 있어서,
    상기 전자선 노광이 이루어지는 기판표면에는 수용성 도전막이 형성되어 있는 것을 특징으로 하는 전자장치의 제조방법.
  31. 노광광에 대해 투명한 기판과,
    상기 투명기판에 형성되고 소자패턴을 형성하기 위한 노광광에 대해 반투명한 위상 시프트패턴과, 감광성 유기막으로 이루어지는 보조패턴을 갖는 핫 마스크를 통해 기판상에 패턴을 전사하는 것을 특징으로 하는 전자장치의 제조방법.
  32. 노광광에 대해 투명한 기판과,
    상기 투명기판에 형성되고 소자패턴을 형성하기 위한 노광광에 대해 반투명한 위상 시프트 패턴과,
    감광성 유기막으로 이루어지는 복수의 고립된 보조패턴을 갖는 핫 마스크를 통해 기판상에 패턴을 전사하는 것을 특징으로 하는 전자장치의 제조방법.
  33. 청구항 31 혹은 32에 있어서,
    상기 보조패턴이 전사상의 서브피크 발생부위에 대응하는 마스크상의 장소에배치되어 있는 것을 특징으로 하는 전자장치의 제조방법.
  34. 청구항 1 혹은 2에 있어서,
    상기 감광성 유기막 보조패턴이 네가티브 레지스트로 이루어지는 것을 특징으로 하는 전자장치의 제조방법.
  35. 청구항 1 혹은 2에 있어서,
    상기 감광성 유기막 보조패턴이 노광광을 감광하는 혹은 차광하는 감광성 유기막으로 이루어지는 것을 특징으로 하는 전자장치의 제조방법.
  36. 노광광에 대해 투명한 기판상에 노광광에 대해 반투명한 위상 시프트막을 형성하는 공정과,
    상기 위상 시프트막에 소자회로패턴을 형성하는 공정과,
    네가티브형 감광성 조성물을 피착하는 공정과,
    상기 네가티브형 감광성 조성물을 노광하는 공정과,
    현상을 하고 본체패턴과는 다른 감광성 조성물 보조패턴을 형성하는 공정을 갖는 방법에 의해 제조된 마스크를 통해 기판상에 패턴을 전사하는 것을 특징으로 하는 전자장치의 제조방법.
  37. 노광광에 대해 투명한 기판상에 노광광에 대해 반투명한 위상 시프트막을 형성하는 공정과,
    상기 위상 시프트막에 소자회로 패턴과 함께 기준마크패터닝을 형성하는 공정과,
    감광성 조성물을 피착하는 공정과,
    상기 조정기준마크패턴을 참조하여 위치조정을 하고 상기 감광성 조성물에 본체 패턴과는 다른 보조패턴을 노광하는 공정과,
    현상을 하여 감광성조성물 보조패턴을 형성하는 공정을 갖는 방법에 의해 제조된 마스크를 통해 기판상에 패턴을 전사하는 것을 특징으로 하는 전자장치의 제조방법.
  38. 노광광에 대해 투명한 기판과,
    상기 투명기판에 형성되고 소자 패턴을 형성하기 위한 노광광에 대해 반투명한 위상 시프트패턴과, 감광성 유기막으로 되어있는 보조패턴으로 이루어지는 핫 마스크를 그 표면이 아래측에 되도록 투영노광장치에 설치하고, 상기 투영노광장치의 시료대에 얹힌 기판상에 패턴을 전사하는 것을 특징으로 하는 전자장치의 제조방법.
  39. 노광광에 대해 투명한 기판상에 노광광에 대해 반투명한 위상 시프트막을 형성하고,
    상기 위상 시프트막에 소자회로패턴을 형성하고,
    네가티브형 감광성 조성물을 피착하고,
    상기 네가티브형 감광성 조성물에 본체 패턴과는 다른 보조패턴을 노광하고,
    현상을 하여 상기 네가티브형 감광성 조성물로 이루어지는 보조패턴을 형성한 핫 마스크를 이용하여 패턴노광을 하고,
    그 후 상기 네가티브형 감광성 조성물을 제거하고 다시 상기 마스크상에 네가티브형 감광성 조성물을 피착하고 상기 네가티브형 감광성 조성물에 본체 패턴과는 다른 보조패턴을 노광하고, 현상을 하여 상기 네가형 감광성 조성물로 이루어지는 보조패턴을 갖는 핫 마스크를 그 표면이 아래측에 되도록 투영노광장치에 설치하고 상기 투영노광장치의 시료대에 얹힌 기판상에 패턴을 전사하는 것을 특징으로 하는 전자장치의 제조방법.
  40. 노광광에 대해 투명한 기판상에 노광광에 대해 반투명한 위상시프트막을 형성하고,
    상기 위상시프트막에 소자회로패턴을 형성하고,
    네가티브형 감광성 조성물을 피착하고,
    상기 네가티브형 감광성 조성물에 본체패턴은 보조패턴을 형성한 핫 마스크를 이용하여 패턴노광을 하므로써 제 1 전자장치를 제조하고, 그 후 상기 네가형 감광성 조성물을 제거하고, 다시 상기 마스크상에 네가티브형 감광성 조성물을 피착하고, 상기 네가티브형 감광성 조성물에 본체패턴과는 다른 보조패턴을 노광하고, 현상을 하여 상기 네가티브형 감광성 조성물로 이루어지는 보조패턴을 갖는 핫마스크를 이용하여 패턴노광을 하므로써 제 2 전자장치를 제조하는 것을 특징으로 한 전자장치의 제조방법.
KR1020020084289A 2002-03-01 2002-12-26 전자장치의 제조방법 KR20030071616A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2002-00055166 2002-03-01
JP2002055166A JP2003255510A (ja) 2002-03-01 2002-03-01 電子装置の製造方法

Publications (1)

Publication Number Publication Date
KR20030071616A true KR20030071616A (ko) 2003-09-06

Family

ID=27800031

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020084289A KR20030071616A (ko) 2002-03-01 2002-12-26 전자장치의 제조방법

Country Status (5)

Country Link
US (1) US6979525B2 (ko)
JP (1) JP2003255510A (ko)
KR (1) KR20030071616A (ko)
CN (1) CN1320601C (ko)
TW (1) TW200304048A (ko)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001308002A (ja) * 2000-02-15 2001-11-02 Canon Inc フォトマスクを用いたパターン作製方法、及びパターン作製装置
JP3754378B2 (ja) * 2002-02-14 2006-03-08 株式会社ルネサステクノロジ 半導体集積回路装置の製造方法
FR2850205B1 (fr) * 2003-01-22 2005-10-07 St Microelectronics Sa Procede de fabrication d'une memoire flash et memoire flash ainsi fabriquee
US7189495B2 (en) * 2003-05-29 2007-03-13 Macronix International Co., Ltd. Method of forming photoresist pattern free from side-lobe phenomenon
TWI286663B (en) * 2003-06-30 2007-09-11 Hoya Corp Method for manufacturing gray tone mask, and gray tone mask
JP2005121788A (ja) * 2003-10-15 2005-05-12 Semiconductor Leading Edge Technologies Inc 欠陥検査用マスク及び欠陥検査用マスクの製造方法
JP4614696B2 (ja) * 2004-06-24 2011-01-19 Hoya株式会社 グレートーンマスクの製造方法
JP4693451B2 (ja) * 2005-03-22 2011-06-01 Hoya株式会社 グレートーンマスクの製造方法及び薄膜トランジスタ基板の製造方法
JP2007086368A (ja) * 2005-09-21 2007-04-05 Fujitsu Ltd フォトマスク、フォトマスクの製造方法および半導体装置の製造方法
JP4791207B2 (ja) * 2006-02-16 2011-10-12 富士通セミコンダクター株式会社 位相シフトレチクルとその製造方法とその欠陥検査方法
JP2008026822A (ja) 2006-07-25 2008-02-07 Toshiba Corp フォトマスクの製造方法及び半導体装置の製造方法
EP2134409A4 (en) * 2007-03-09 2013-07-17 Anthem Orthopaedics Llc IMPLANTABLE MEDICINAL PRODUCT AND METHOD AND METHOD FOR THE APPLICATION THEREOF
CN102439519B (zh) * 2009-05-21 2014-07-23 Lg伊诺特有限公司 具有多重半透过部分的半色调掩膜及其制造方法
JP2012145834A (ja) * 2011-01-13 2012-08-02 Toshiba Corp マスクパターン作成方法、半導体装置の製造方法およびマスクパターン作成プログラム
CN103887157B (zh) 2014-03-12 2021-08-27 京东方科技集团股份有限公司 光学掩膜板和激光剥离装置
CN108020990A (zh) * 2016-10-31 2018-05-11 无锡中微掩模电子有限公司 集成电路用掩模版二次曝光方法
CN106653687B (zh) * 2016-12-30 2019-09-10 深圳市华星光电技术有限公司 栅极驱动单元及其制作方法、栅极驱动电路
CN113296354B (zh) * 2020-02-22 2023-04-07 长鑫存储技术有限公司 应用于半导体光刻工艺中的掩膜版及光刻工艺方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5630129A (en) * 1979-08-21 1981-03-26 Agency Of Ind Science & Technol Manufacture of photomask
JPS5922050A (ja) * 1982-07-28 1984-02-04 Victor Co Of Japan Ltd ホトマスク
US4586822A (en) * 1983-06-21 1986-05-06 Nippon Kogaku K. K. Inspecting method for mask for producing semiconductor device
JPH05289307A (ja) * 1992-04-13 1993-11-05 Matsushita Electric Ind Co Ltd レチクルおよびレチクル製造方法
JPH06308715A (ja) 1993-04-27 1994-11-04 Sony Corp 位相シフト露光マスクの形成方法、位相シフト露光マスク、及び位相シフト露光方法
KR950027933A (ko) * 1994-03-21 1995-10-18 김주용 위상반전 마스크
JPH07281413A (ja) * 1994-04-05 1995-10-27 Mitsubishi Electric Corp 減衰型位相シフトマスクおよびその製造方法
KR100399444B1 (ko) * 1995-06-30 2004-04-29 주식회사 하이닉스반도체 에지강조형위상반전마스크및그제조방법
KR0161879B1 (ko) 1995-09-25 1999-01-15 문정환 위상 반전 마스크의 구조 및 제조방법
KR100502365B1 (ko) * 1996-08-02 2005-10-13 도판인사츠가부시키가이샤 흑색감광성수지조성물,이를이용한컬러필터및그제조방법
JPH1115130A (ja) 1997-06-24 1999-01-22 Matsushita Electron Corp 半導体製造用ハーフトーンマスクおよびその製造方法
US5935736A (en) * 1997-10-24 1999-08-10 Taiwan Semiconductors Manufacturing Company Ltd. Mask and method to eliminate side-lobe effects in attenuated phase shifting masks
EP0949539B1 (en) * 1998-04-06 2003-03-19 Fuji Photo Film Co., Ltd. Photosensitive resin composition
US6214497B1 (en) * 1999-06-29 2001-04-10 Micron Technology, Inc. Method to eliminate side lobe printing of attenuated phase shift masks

Also Published As

Publication number Publication date
US6979525B2 (en) 2005-12-27
CN1442884A (zh) 2003-09-17
US20030165750A1 (en) 2003-09-04
JP2003255510A (ja) 2003-09-10
TW200304048A (en) 2003-09-16
CN1320601C (zh) 2007-06-06

Similar Documents

Publication Publication Date Title
US7131102B2 (en) Full sized scattering bar alt-PSM technique for IC manufacturing in sub-resolution era
KR20030071616A (ko) 전자장치의 제조방법
JP3197484B2 (ja) フォトマスク及びその製造方法
US7713664B2 (en) Method for fabricating an attenuated phase shift photomask by separate patterning of negative and positive resist layers with corresponding etching steps for underlying light-shielding and phase shift layers on a transparent substrate
JP2004226717A (ja) マスクの製造方法および半導体集積回路装置の製造方法
JP2002141268A (ja) 電子デバイス及び半導体集積回路装置の製造方法
US7291425B2 (en) Radiation patterning tools, and methods of forming radiation patterning tools
US5589303A (en) Self-aligned opaque regions for attenuating phase-shifting masks
JP2003077797A (ja) 半導体集積回路装置の製造方法
US6440613B1 (en) Method of fabricating attenuated phase shift mask
KR100945921B1 (ko) 반도체 소자의 포토마스크 형성방법
US8092958B2 (en) Mask and method for patterning a semiconductor wafer
US20070015088A1 (en) Method for lithographically printing tightly nested and isolated hole features using double exposure
JP3932805B2 (ja) フォトマスク及びそれを用いた電子デバイスの製造方法
JP2007193368A (ja) 電子装置の製造方法
KR20030056499A (ko) 미세 패턴 형성용 마스크
JP2004020760A (ja) フォトマスク及びその製造方法
US20030180629A1 (en) Masks and method for contact hole exposure
US11275305B2 (en) Method for producing photomask, method for producing semiconductor device, method for forming pattern, and photomask
KR20070000534A (ko) 노광용 마스크 제조방법
JP3739263B2 (ja) ハーフトーン位相シフトマスク
JP2821394B2 (ja) 半導体装置の製造方法
KR20080095153A (ko) 포토마스크의 제조 방법
JP2001324795A (ja) ホトマスクおよび半導体集積回路の製造方法
US20040043306A1 (en) Phase shift mask

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid