CN1320601C - 电子装置的制造方法 - Google Patents

电子装置的制造方法 Download PDF

Info

Publication number
CN1320601C
CN1320601C CNB021608350A CN02160835A CN1320601C CN 1320601 C CN1320601 C CN 1320601C CN B021608350 A CNB021608350 A CN B021608350A CN 02160835 A CN02160835 A CN 02160835A CN 1320601 C CN1320601 C CN 1320601C
Authority
CN
China
Prior art keywords
mentioned
pattern
electronic device
auxiliary patterns
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB021608350A
Other languages
English (en)
Other versions
CN1442884A (zh
Inventor
田中稔彦
服部孝司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Publication of CN1442884A publication Critical patent/CN1442884A/zh
Application granted granted Critical
Publication of CN1320601C publication Critical patent/CN1320601C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/26—Phase shift masks [PSM]; PSM blanks; Preparation thereof
    • G03F1/32—Attenuating PSM [att-PSM], e.g. halftone PSM or PSM having semi-transparent phase shift portion; Preparation thereof
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/54—Absorbers, e.g. of opaque materials
    • G03F1/56—Organic absorbers, e.g. of photo-resists

Abstract

本发明的电子装置制造方法能缩短半色调相移掩模的别造TAT、降低成本、加速电子装置的开发、缩短品种开拓TAT和可以降低电子装置的制造费用。此方法是在半色调相移掩模中以有机膜形成遮光用辅助图案。

Description

电子装置的制造方法
技术领域
本发明涉及具有微细图案的半导体装置与布线基片装置等电子装置的装造方法。
背景技术
半导体电路的制造中可重复使用化学汽相定积(CVD)等成膜工艺、离子注入工艺等掺杂层形式工艺、形式抗蚀剂图案的光刻工艺以及蚀刻工艺。作为提高半导体电路的工作速度或提高器件集成度的有效方法是使电路图案微细化与提高其精度，近年来正积极地推进微细化与尺寸精度的提高。图案的微细化由于主要是由光刻工艺决定，因而光刻工艺在半导体装置的制造中占有极重要的位置。
光刻技术中主要用到投影曝光装置，将安装到投影曝光装置中光掩模的图案复制到半导体晶片上，形成器件图案。
近年来，为了响应器件的高集成化与提高器件工作速度的要求，正在推进使应形成的图案微细化的工作。在这种背景下，采用了所谓半色调相移法的曝光方法。半色调相移掩模是相对于曝光用光将半透明膜(称作半色调膜)形成于透明基片(坯料)上的掩模。相对于这种半色调膜的透过率通常在1～25％内调节、此对，透过这种膜的曝光用光对于不存在这种膜时则要作倒相调节。能发挥最高析像性能的相位差虽然是180°以及的奇数倍，但若能容纳在180°±90°之内，也能有效地提高析象本领。采用半色调相移掩模时，已知一般可使析像度提高约5～20％。特别是，半色调的透过率越高，相位增强效应越起作用而析像度也越高。另一方面，称作为副峰的像易发生于成为本征遮光部的视场中，从而成为异常复制缺陷的根源。这是由于强制要求相邻图案的干涉光子透过背景部分的光二者相位一致而引起的现像。现以称作为四重极的周围四个处所的光在相互加强的重合方向产生于涉情形的副峰为例进行说明，四重极时图案布置的平面图例示明于图20(a)而沿此图的A与A′的剖面示明于图20(h)。图中，100为石英玻璃(坯料)，101为半色调膜，103为电路图案。示明与图20(b)中所示从B到B′范围对应的复制光学像见图14。可知半色调掩模部件的透过率越高，副峰也越大。为了抑制这种现像，采用在半色调膜的透过率较高的高透过率半色调相移掩模的情形，在对应于此副峰图集的发光部位的半色调膜上，形成Cr的微细遮光图案而截止这部分透过光的方法。及方法称之为由透过部(玻璃部)、半色调部以及遮光部(Cr部)三种色调组成的三色调半色调相移法。
有关三色调半色调相移的描述，例如见于特开平11-15130、6-308715与9-90601号等公报中。
为了提供高集成和/或高速工作的LSI制造方法，需要以高的尺寸精度形成细微尺寸的电路图案。为此，在具有高析像度的三色调半色调相移法中，在一个方面要求有高的尺寸精度和高的相位控制精度。在半色调相移曝光法中，使透过半色调部的曝光用光与透过孔口部曝光用光在孔口部与半色调部的边界附近发生干涉，可通过提高光学对比度而提高析像度与曝光容许范围。因此，透过半色调部的曝光光量的控制，即半色调部的透过率控制与相位控制极为重要。再有，半色调膜的图案尺寸精度在很大程度上会影响到复制的图案尺寸精度。接近投影透镜析像图的微细图案会因衍射而显著降低光学对比度，因此除成为称作MEF(掩模误差增大系数)的主要原因之外，还降低了能复制到掩模上图案尺寸精度之上的图案尺寸精度。MEF是表示所复制的图案尺寸差ΔLM相对于掩模上的尺寸差ΔLM这两者中哪一个增大了。设M为投影透镜的缩小率，则可以表示如下式。这里的M例如采用5x透镜时成为1/5。
MEF＝ΔLm/(M·ΔLw)
在使用半色调相移掩模的那种微细图案F，通常MEF从2增大到3，即掩模尺寸的偏差能从2M倍增大到3M倍下进行复制。
最近的三色调半色调掩模要求掩模上的图案尺寸为320nm而掩模上的尺寸精度为9nm这样微细且极高的精度，因此这样等级下的尺寸的合格率极低，只是10～30％。也就是平均而言，为制造一块合格的掩模，需要准备制造3到10块掩模，于是掩模的成本高，而掩模的供给TAT(周转期)低。
再加上抗蚀剂特性与基片级差结构等原因，为了防止副峰造成的不需要的图像被复制，是无法通过模拟来正确地预测用于这一目的的由Cr形成的微细遮光图案(辅助图案)所设的位置与大小。因此，即使是半色调相移膜在尺寸精度上为合格品，但当制成掩模后判明复制不合格时，就需更换最初制造的掩模而成为掩模供给TAT低的原因。
还有，半导体装置在其制造工艺中约需使用30块光掩模。制约半导体装置开发时间的一大原因是光掩模的供给，为了缩短开发时间，必须改进光掩模供给的TAT。此外，掩模ROM与逻辑IC的品种的发展多要由布线工艺进行，这类品种发展的力度也在很大程度上取决于布线工艺用支掩模的供给TAT。
发明内容
本发明的一个目的在于提供采用在半色调相移膜上形成的，使曝光光量减少或遮光膜再生容易的半色调相移掩膜的电子装置的装造方法。
本发明的另一目的在于提供，采用具有高的掩模供给TAT的方法制造的掩模，能缩短开发时同与品种发展时间以及可降低制造成本的电子装置的制造方法。
在本申请说明书所公开的发明之中，有代表性内容的概要如下所示。
所涉及的电子装置的制造方法是，通过包括具有孔隙部(开口部)的半透明相移图案和以设于此孔隙部附近相对于曝光用光具备减光性或遮光性的有机膜为主要组成部分的辅助图案的半色调相移掩模，于基片上形成图案。通过将相对于曝光用光具有减光性或遮光性的膜为有机膜，借助进行抛光(灰化)处理，容易不给半透明相移膜造成损伤地简单地除去这种有机膜而再生。作为这种电子装置制造方法，它具有：由包括形成有半透明相移膜的透明基片的准备工序、在上述半透明相移膜中形成具有孔隙部的图案的工序、判别形成有，上述孔隙部的半透明相移膜图案合格否的工序、通过具有在判定为合格品的上述半透明相移膜的上述孔隙部附近形成具备所希望形状以有机膜为主要组成部分的辅助图案的工序的方法制造成的半色调移相膜的准备工序；为使形成上述半透明相移膜的表面向下，将上述半色调相移掩模安装到投影曝光装置上的工序；以及将形成于上述半色调相移掩模上的图案复制到设于上述投影曝光装置试样台基片上的工序。由于对合格率低的半色调相移膜图案形成后进行了合格率的判别，只对合格品形成相对于曝光用光进行具有减光性或遮光性膜的形成，因而可减少遮光图案的形成步骤。也就是说，对于具有不合格半色调相移膜图案的掩模基片不需要形成遮光图案的这部分，可以减少遮光图案形成步骤。这一步骤当合格率为10％，可减少90％；即便是有30％的合格率，也可减少70％。此外，为了使形成半色调相移膜图案的表面向下以将掩模设于曝光装置上，因而曝光用光在透过相移膜后便到达有机膜。于是曝光用光的光强降低而减少了因曝光用光造成有机膜恶化的可能性，从而能提高掩模的使用次数。
根据本发明，可以缩短半色调相移掩模的掩模供给TAT和降低掩模成本。由此就能缩短用这种掩模制造的半导体装置等的电子装置的开发时间和品种扩展的时间，同时能降低制造费用。
附图说明
图1是示明本发明所用光掩模结构的结构图，(a)为平面图，(b)为剖面图。
图2(a)～(f)是以剖面图示明本发明的掩模的制造方法的工序图。
图3(a)～(h)是以剖面图示明已有的掩模的制造方法的工序图。
图4是以流程图示明本发明的掩模的制造方法的工序图。
图5是以流程图示明本已有的掩模的制造方法的工序图。
图6是示明本发明所用光掩模结构的结构图，(a)为平面图，(b)为剖面图。
图7是示明本发明所用光掩模结构的结构图，(a)为平面图，(b)为剖面图。
图8是以俯视图示明本发明辅助图案布置例的图案布置图。
图9是以俯视图示明本发明辅助图案布置例的图案布置图。
图10是以俯视图示明本发明辅助图案布置例的图案布置图。
图11是示明本发明所用光掩模主要部分剖面结构的结构图。
图12(a)～(f)是以剖面图示明半导体集成电路装置的制造工序图。
图13是示明应用本发明进行曝光时的结构的说明图。
图14是说明本发明拟解决的问题中的现像的说明图。
图15是示明本发明效果的持性图。
图16是示明隔离图案的布置例的布置图。
图17是示明栅电极图案的布置例的布置图。
图18是示明连接孔图案的布置例的布置图。
图19是示明布线图案的布置例的布置图。
图20是示明四重极图案的布置例的布置图。
图中各标号的意义如下：
3，半导体晶片；3s，半导体基片；6n，n型晶片；6p，p型晶片；7，场绝缘膜；8、9，栅绝缘膜；10，n MISQn半导体区；11，p MISQp半导体区；12，层间绝缘膜；13L，布线；13R，电阻；14，TEOS膜；15，连接孔；16L1，第一层布线；50，隔离图案，51，栅布线图案；52，连接孔图案；53，布线图案；100，石英玻璃(坯料)；101，半色调膜；103，电路图案(主体图案)；104辅助图案(抗蚀剂图案)；105，抗蚀剂遮光带；106，描绘用对合标志；110，抗蚀剂；111，EB(电子束)；112，电路图案；113，抗蚀剂；114，EB；115，抗蚀剂；130，Cr；131，抗蚀剂；132，EB；133，抗蚀剂图案，134，Cr遮光带；135，Cr辅助图案；136，抗蚀剂；137，EB；138，电路图案；140，Cr外框；141，十字线对合掩模；142，Cr辅助图案；151，曝光用光；152，掩膜台；153，投影透镜；158，晶片；156，晶片台。
具体实施方式
在详述本申请的发明之前，将本申请中所用术语的意义说明如下。
1.“半色调区”、“半色调膜”、“半色调图案”、“半透明膜”、“减光”等词都是指照射到该区域的曝光用光之中，具有透过1～25％的光的光学特性。所谓“遮光区”、“遮光膜”、“遮光图案”则是指照射到这种区域的曝光用光之中，具有使光的透过率＜1％的特性，至于“透明”、“透明膜”则是指照射到此区域上的曝光光之中具有透明率≥60％的光学特性，而一般是采用光透过率≥90％的。
2.“光抗蚀剂图案”是指由光刻方法使感光性有机膜图案化的膜图案。这种图案中还包括相对于该有关部分完全无孔口的只是抗蚀剂的膜。
3.这里所谓的金属则指金属(主要是Cr、W、Ti、Ta等)与金属化合物(主要是WN、TiW等)。
实施形式1
第一实施形式中参考图1与2说明本发明的光掩模的制造方法。图1示明据第一实施例制成的光掩模的结构，图1(a)是从上面观察整体的俯视图，图1(b)是示明图1(a)沿A-A′线的剖面结构。于石英玻璃组成的掩模坯料100上形成半色调膜101。作为掩模坯料100除石英玻璃之外也可采用光学玻璃或氟化钙晶体。作为半色调膜101的材料在此是用MoSix，但也可采用MoSixOy、MoSixOyNz、TaSixOy、ZrSixOy、SiNx、SiOxNy、CrOxFy(x、g、z是表示组成比在0以上和1以下的数)以及它们的复合膜等。这里所谓的复合膜也包括例如ZrSixOy与ZrSix′Oy′这样同种类但组成比改变的膜，电路图案103在半色调膜中以孔隙形式形成。通常的三色调半色调掩模相同的遮光带105和用于防止副峰复制的附助图案104则形成于半色调膜101上。遮光带是在进行分级与重复曝光或分步与扫描曝光时，用于防止在这种分级边界部分因多重曝光关系而出现异常析像的遮光体。本发明中有特征性的事实是上述辅助图案104与遮光带105是由抗蚀剂形成。图2以各工序的剖面图示明这种光掩模的制造方法。如图2(a)所示，由溅射法或CVD法于玻璃基片100上形成半色调膜101，再于其上形成抗蚀剂110。在此是将MoSiO用作半色调膜，膜厚在KrF光刻用时于倒相条件下在133～137nm范围内形成135nm，相位精度在±3°内，能进行高精度的复制，作为抗蚀剂虽然可以用负或正的抗蚀剂，但在三色调半色调掩模时，一般因曝光面积关系可采用正抗蚀剂，然后将所希望的电路图案(包含OPC：光学邻区效应校正)进行曝光。在此曝光中，也对图1(a)所示的描绘用对合标志106的图案进行曝光。在此是把电子束(EB)111作曝光用光。作为其他曝光用光，也可以采用波长365nm等UV光或248nm的DUV光等。电子束适合于形成微细图案。光则能有效地缩短曝光时间。具体如图2(b)所示，进行通常的显像，形成已形成有电路图案的抗蚀剂图案112。再按图2(c)所示，对形成于抗蚀剂110上的图案进行蚀刻，复制到半色调膜101上，随即如图2(d)所示，除去抗蚀剂，洗净，制作于半色调膜101上形成电路图案103的掩模。此后如图2(e)所示，形成抗蚀剂113，进行遮光带图案与辅助图案的曝光114。在此曝光之际，参考业已于半色调膜形成的描绘用对合标志106(参看图1(a))的位置，于所希望的位置处进行曝光。作为抗蚀剂采用了负抗蚀剂。通过采用负抗蚀剂，能有曝光面积少的采用负抗蚀剂的一方缩短其曝光时间的优点。此外，半色调膜孔隙部(103的部分)中，抗蚀剂基本上存在有厚的级差，但由于通过设定负抗蚀剂，这一部分不进行曝光显像而能从事除去处理，故不会发生因曝光不充分而残留有抗蚀剂的问题。这里所用的抗蚀剂是相对于将此光掩模烘干之际用的曝光光具有遮光性或减光性的。例如曝光用光是波长193nm的ArF准分子激光时，最好是采用具有苯环结构的抗蚀剂如把酚醛树脂或酚醛清漆作为基树脂的抗蚀剂。曝光用光为248nm的KrF准分子激光时，最好是采用例如蒽、萘、菲或其衍生物组合的树脂，或是蒽、萘、菲或其衍生物混合到抗蚀剂树脂中的感光性组成物等具有充分吸收性的。此外，不限于抗蚀剂，也可以采用添加了对EB或光发生原子团的原子团发生剂的坯料基质剂的感光性组成物。这里，表现出感光性不仅是对于光而言，也可以是对EB感光的。作为遮光带图案与辅助图案曝光114的曝光用光，在此是采用EB，但也可采用光。在应用EB时，为了避免发生充电问题，涂覆水溶液导电膜是有效的。最后如图2(f)所示进行显像，制成形成有辅助图案104和遮光带105的三色调半色调掩模。再有，图1(a)中，把相对于分级的掩模对合标志(标度线时准标志)于半色调模上开出孔隙形成。但是，将一部分分级与半色调材料的组合中，分级相对于标志的检测波长当半色调材料的透过率过高，有时就不能以良好的精度检测出标志。这种情形下，可如图11所示，通过采用对标志的检测光也具有光吸收性的抗蚀剂来形成标度线对准标志，解决了上述问题，图11示明了标度线对准标志所用部分的剖面结构图。这种情形下，半包调膜101的孔隙若从抗蚀剂图案的孔隙退后到超过描绘时的最大对合偏移部分时，则不会有与半色调膜孔隙部的干扰，使对合精度提高。
图3示明以Cr制成辅助图案与遮光带的已有的三色调半色调掩模的制造工序。如图3(a)所示，于玻璃基片上顺次形成半色调膜101、Cr膜130以及抗蚀剂，进行用于形成辅助图案与遮光带的曝光(EB)132。显像，如图3(b)所示形成抗蚀剂图案133，再如图3(c)所示进行蚀刻，将抗蚀剂图案复制到Cr上。除去抗蚀剂，洗净，如图3(d)所示，形成Cr组成的辅助图案135与遮光带图案134。继如图3(e)所示，除布阻抗剂136，进行电路图案曝光(EB)。显像，如图3(f)所示形成抗蚀剂图案，然后如图3(g)所示，进行蚀刻，将电路图案复制到半色调移相膜101上。最后，除去抗蚀剂，洗净，制成由Cr组成的辅助图案135与遮光带图案134的三色调半色调掩模(图3(h))
这就是说，在上述已有的方法中，由为先形成辅助图案，因而在以后形成的半色调相位膜不合格时，辅助图案的形成工序就成了无用的处理，此外，已有的必须先进行辅助图案工序的借口是，若首先进行的是半色调孔隙部的Cr蚀刻与半色调的膜加工，以后就需要有对辅助图案部和遮光部以外的背景部分进行Cr蚀刻，而在此蚀刻进程中会蚀刻掉一部分半色调膜与玻璃基片，这样会降低相位与透过率的控制精度以及面内的均匀性。
通过采用先进行合格率低的工序而见对合格品进行随后的工序的本发明，则能降低掩模成本、加速掩模供给TAT和提高产品合格率。
实施形式2
在第二实施形式中，参考图4与5，详细说明本发明的光掩模的制造方法中的各工序。
图4示明本发明实施例的制造工序流程。首先准备于透明基片上形成了半色调相移膜的半色调坯料(201)，于坯料上涂布抗蚀剂(202)，描绘半色调图案(电路图案)(203)，进行显像(204)，继而进行蚀刻(205)。进行抗蚀剂剥离，洗净(206)，检查图案的外观与尺寸(207)，完成母体掩模(212)。对检查中不合格的，能修正者进行修正，不能修正者则再次准备半色调坯料(201)，依照前述工序，完成母体掩模。此后涂布光吸收性抗蚀剂(208)，描绘辅助图案与遮光带图案(称之为插接图案(209)，进行显像(210)，形成抗蚀剂组成的辅助图案与遮光带图案。进行外观与尺寸检查(211)，合格的掩模成为成品掩模(212)。检查中不合格的掩模则进行抗蚀剂剥离、洗净(213)，涂布共吸收性抗蚀剂后再制作，辅助图案中有设计差错时或需要变更复制评价掩模结果的辅助图案设计时，则进行抗蚀剂剥离、洗净(213)，于涂布吸收性抗蚀剂(208)后再制作，这时描绘插接图案(209)作为设计变更的图案。
已有的三色调半色调相移掩模的制造工序流程如图5所示，准备带Cr的半色调坯料(301)，涂布抗蚀剂(302)、描绘插接图案(303)、显像(304)、Cr蚀刻(305)、剥离与洗净抗蚀剂(306)、然后检查掩模的外观与尺寸(307)。检查中不合格而可修正的则修正，不能修正的，则于准备带Cr的半色调坯料(301)工序之后再制作。检查中合格的则进行抗蚀剂涂布(308)、半色调图案(电路图案)描绘(309)、显像(310)、半色调膜蚀刻(311)、抗蚀剂剥离与洗净(312)，然后检查外观与尺寸(313)。若检查合格则完成(314)。另一方面，不合格的，可修正的修正，而不能修正的，从头开始(从准备带Cr的半色调坯料起(301)起)，再行制作。
各工序的合格率高，检查100％合格时，本发明用11道工序而已有方法需13道工序，由本方法可以减少工序。
在需要10nm这样的尺寸精度时，电路图案的尺寸合格率低到10～30％。另一方面，辅助图案与遮光带图案这类插接图案由于对晶片的复制尺寸的影响少，则不要求那样高的精度。因此，插接图案形成的合格率达90％以上。考虑到这样的合格率，本发明的电路图案的形成合格率为30％，插接图案的制造合格率为90％时，从概率上说(平均而言)，为了完成一块掩模，共需27.8道工序。另一方面，以往的掩模的情况下，需45.9道工序。当电路图案的形成合格率为10％而插接图案的制造合格率在90％以上时，在本发明的精形共需74.5道工序而在已有情形则需137.8道工序。这样就产生了显著大的工序数差。因此本发明可显著降低掩模成本，有效地缩短掩模供给TAT。
现将电路图案形成合格率方面本发明与已有方法工序数差的关系，以插接图案(辅助图案)的制造合格率为参数示明于图5中。当电路图案形成合格率在40％以下时，工序数差急剧增大，本发明的效果也快速增强。
再有，本发明中，在制成电路图案母体掩模之后，能以母体掩模再利用的形式改作插接图案。可以大幅度缩短变更插接图案所需的时间，例如上述本发明当图案形成合格率为30％而插接图案合格率为90％时，由已有方法需要74.4道工序，而用本方法则仅需6.1道工序。废弃的掩模量也减少了，也有利于环保。掩模供给TAT的提高，显然有助于LSI的开发与品种扩展时间的缩短。
实施形式3
图6是示明第三实施形式的光掩模的结构图，图6(a)是俯视图，图6(b)是沿图6(a)的AA′线截取的剖面图。140为金属外框，在此外框上形成有掩模(标度线)对合用的标度线标志141，外框中还组合有遮光带功能，上述金属采用Cr为主体电路图案，100为玻璃基片，101为半色调。辅助图案140与实施形式1相同能由抗蚀剂形成，这时若在制作通常的半色调掩模中研究这种掩模的复制持性，则对于副峰复制时等，这种掩模特别选在在质绘TAT上成本方面是有效的，具体地说，使用这种掩模并在其上涂布抗蚀剂，描绘进行显像，就能用手制造带辅助图案的三色调掩换，作为抗蚀剂需要有对晶片曝光用光具有光吸收性的抗蚀剂。此外，当辅助图案是比可复制尺寸小的微细图案时，若将抗蚀剂的膜厚设定成使片曝光用光的相位反转的膜厚，则也可以是对于曝光用用光为透明的膜。
在用ArF光刻时，由于不能充分抗止复制抗蚀剂的负峰，即使在半色调膜的透过率为4％这样低的透过率时，有时也会复制副峰而需要追加辅助图案。因此，例如以ArF光刻取代KrF光刻，或是由KrF光刻基于有实效的掩模进行图案收缩，或是在制作ArF光刻用掩模时进行小的修正，这对本方法是特别有用的。
实施形成4
图7是示明第四实施形式的光掩模的结构图，图7(a)是俯视图，图7(b)是沿图6(a)的A-A线截取的剖面图。140是金属外框，在此外框上形成有掩摸(标度线)对合用的标度线标志141。外框中组合有遮光带功能。130为本体电路图案，100为玻璃基板，101为半色调膜。辅助图案由与外框相同金属制成的部分142和由抗蚀剂组成的部分140构成。这时若在制造具有金属辅助图案的通常的三色调半色调掩模中研究其掩模的复制持性，则对于副峰复制时等，持别是在供给TAT与成本方面是有效的，具体地说，使用这种母体掩模，于其上涂布抗蚀剂。通过进行描绘、显像，就能容易地制作修正了辅助图案的掩摸。此外，作为抗蚀剂。需要用对晶片曝光用光具有光吸收性的抗蚀剂。对于辅助图案比可复制尺寸小的微细图案的情形，若将抗蚀剂的膜厚设定为使曝光用光反相的膜厚时，则也可以是对晶片曝光用光为透明的膜。
实施形式5
下面用从上面观察图案的布置图8～图10来说明辅助图案的布置例。图8与9是布线图案的布置例。图中101为半色调膜，103为电路图案(孔膜图案)，而104则指抗蚀剂图案。辅助图案根据光学像模拟配置于预计产生副峰的地方。这是由于来自孔隙图案的光的干涉而聚光的地方。典型的尺寸为，主体电路图案的最小线宽≤(0.45×λ)/NA，辅助图案的尺寸也同样地在此规格之下，有代表性的是主体最小尺寸的1/3到3/4，这时本发明持别有效。辅助图案的尺寸越大越不易发生副峰，但另一方面，半色调的效应即析像度的改进效果小，特别是在主体电路图案的最小宽度≤(0.4×λ)/NA时兼用辅助图案的半色调掩模时效果就变大。这里，NA为分级器或扫描器的投影透镜的数值孔径，λ为分级器或扫描器的曝光波长。
图10为有孔图案的例子。图10(a)中，辅助图案104的设置处称之为四重点处，是来自周围的孔隙103的衍射光于同相位时的集光处而会发生副峰。在此设置辅助图案，图10(b)是以条状设置的辅助图案，配置于色会述四重点处。图10(a)情形中的布置下，半色调区广，能显著提高孔口的析橡度，另一方面，在图10(b)的条状布置情形下，则有辅助图案的尺寸大，描绘负载小的持点。
实施形式6
第六实施形式涉及到具有双阱方式CMIS(互补，MIS)电路的半导体集成电路装置的制造，有关制造工序用图12说明。
图12是上述制造工序中半导体晶片主要部分的剖面图。构成半导体晶片的半导体基片3S，例如是n型的圆平面状的Si单晶组成，在其上部形成有n阱6n与P阱6p，n阱6n中例如导入有n型杂质磷或砷。P阱6p中则导入有例如p型杂质硼。此n阱与p阱按以下方式形成，首先于半导体基片3s上形成掩模对合用晶片对准标志(未图示)。此晶片对准标志可由附加的选择性氧化工序于晶片形成时制成，然后如图12(a)所示，于半导体基片3s上动成氧化膜17继而由i线光刻于氧化膜17上形成注入式(インプラ)掩模用的抗蚀剂图案18，掩模是通常的Cr掩模。然后注入磷，由于最小尺寸大到2.4μm，不要求高的尺寸精度，故采用了价廉的i线光刻。
随后进行抛光除去抗蚀剂18，除去氧化膜17后，如图12(b)所示半导体基片3S上形成氧化膜19，继续由i线光刻于氧化膜19上形成注入式掩膜用抗蚀剂图案20，掩模为通常的Cr掩模，然后注入磷。
此后除去抗蚀剂20与氧化膜19，于半导体基片3S的主面(第一主面上)以沟型隔离的形式形成氧化硅膜组成的分离用场绝模T(图12(c)。隔离的布线图案不于图16。图中的50是激活区的图案。
作为隔离方法也可采用LOCOS(硅的局部氧化)法，但在LOCOS法中，由于峰等峰延伸等理由，有布置尺寸变大这样的问题。制备上述隔离的光刻采用ArF准分子激光缩小投影曝光装置与实施形式1的带辅助图案的半色调相移掩模，掩模所要求的最小尺寸小到520nm(晶片上，130nm)，这是因为尺寸精度严到13nm。这时的曝光按图13所示形式进行。具体地说，将实施形式1所示的光掩膜使设有图案的主面朝下而置于掩膜台152上，从上面照射曝光用光(此时是ArF准分子激光)151，通过投影透镜153，对设置于晶片台156上的晶片155进行图案曝光，图中的154示明曝光用光的聚光状态，投影透镜153，是缩小投影光学系统.这里的缩小率设为4x.但是缩小率可不局限于此，例如也可以是5x、2.5x、10x等。辅助图案104与遮光带图案105虽由抗蚀剂形成，但由于通过半色调膜101减光的光照射和通过缩小投影系统而成为晶片的曝光，在缩小率状态下从晶片到掩模上的照度下降，因而抗蚀剂的光照射损伤小。在此设半色调膜的透过率为60％，与晶片上的抗蚀剂相比，这种抗蚀剂辅助图案与抗蚀剂遮光带图案所受到的照度小到1/4×1/4×0.06×1/0.6＝0.0063。这里，0.6为投影透镜153的透过率。
在由上述场绝缘膜J包围的激活区中，形成3nmzsαn与PMISαp。nMISαn以及PMISαP的栅绝缘膜8例如是由氧化硅膜组成而由热氧化法等形成。此外，nMISαn与FMISα栅电极9例如是由低电阻多晶硅组成的栅形成膜通过CVD法等叠积后，再由采用了ArF准分子激光缩小投影曝光装置与实施形式1所述的抗蚀剂辅助图案的半色调相移掩膜进行光刻，然后进行蚀刻形成。此外，上述栅电极9也可由采用KrF准分子激光缩小投影曝光装置与实施形式1所述的抗蚀剂辅助图案的半色调相移掩模进行光刻。栅电极的布置图案示明于图17。图中的51是栅布线图案。
但对于采用曝光波长短这部分ArF准分子激光情形，则保持着曝光裕度进行析像，由于栅要求特别高的尺寸精度，对于掩模制造合格率低的本掩模就特别有效，此外，栅电路图案要求精度在掩模上为9nm，因此所形成5次分度的电路图案来制造满足精度要求的掩模。于是掩模的制造工序数的35道工序。这在以通常的三色调的半色调掩模制作时则需65道工序，因而降低了成本和改进了掩模供给TAT。
nMISαn的半导区10，例如是把磷或氟以栅电极9作为掩模，由离子注入法等导入半导体基片3S中，相对于栅电极9自整合地形成。pMIS Qp的半导体区11例如通过以栅电极9作为掩模，由离子注入法等将硼导入半导体基片3S，相对于栅电极9自整合形成。上述栅电极9例如并不限于由低电阻多晶硅单体膜形成，而可以作种的变更，例如于低电阻多晶硅膜上设置硅化钨与硅化钴等硅化物层，而成为所所谓的聚硅化物结构，或例如于低电阻多晶硅膜上通过氮化钛与氮化钨等垫垒导体膜设置钨等一类金属膜而成为所谓的多金属结构。
首先于这种半导体基片3S上，如图1210(d)所示例如由CVD法淀积氧化硅膜组成的层间绝缘膜12，然后再于其上由CVD法等淀积多晶硅膜。继于此多晶硅膜上进行光刻，经蚀刻而图案化后，通过于此图案化的多晶硅膜的所定区域中导入杂质，形成由多晶硅膜组成的布线13L与电阻13R。再如图12(c)所示，于半导体基片3s上例如用CVD法淀积氧化硅膜14，然后对层间绝缘膜12与氧化硅膜14，由ArF准分子激光缩小投影曝光装置与实绝形式1所述的设有抗蚀剂辅助图案的半色调掩模，进行光剂，蚀刻出使半导体区域10，11与布线13L的一部与露出的连接孔。连接孔的布设图案，示明于图18，图中的52为连接孔图案。
这里的连接孔的孔经为0.13μm采用ArF准分子激光曝光，但对于可以取大于0.16μm，的孔经时，也可以用KrF准分子激光曝光，KrF准分子激光曝光在装置费用等方面比ArF光刻的成本低。
在半导体基片3S上由溅射法与CVD法顺次淀积Ti、TiN、与W组成的金属膜后，用ArF准分子激光缩小投影曝光装置才实施形式1中所述的设有辅助图案的半色调掩模，对上述金属膜进行光刻，再通过蚀刻，如图12(f)所示，形成第一层布线16L1。随后，与第一层布线16L1相同，形成第二层布线，然后制造半导体集成电路。由于这里的布线节距是0.24μm，采用了ArF准分子激光曝光，但当要形成比0.36μm徐缓的布线节距，从成本角度考虑，可采用KrF准分子激光曝光。此布线图案的配置例如图19所示。图中的53是布线图案。
传统上，LSI制品特别是多以第一布线层为中心进行掩模调试。对第一布线层的掩模供给TAT的速度决定着制品的开发能力，还由于需要的掩模块数很多，因而在相应工序中采用掩模供给TAT短的本发明的掩模，特别具有很大效果。
上面是就适用于CMIS的精形进行证明，但本发明并不局限于此，例如也可适用于具有SRAM(静态随机存取存储器)或快速擦写存储器(EEPROM：电可擦可编程只读存储器)这类存储器电路的半导体集成电路装置，特上述存储器电路与逻辑电路设于同一半导体基片上的混载型半导体集成电路装置、布线基片装置，以及磁记录装置等电子装置。

Claims (34)

1.一种电子装置的制造方法，通过包括具有孔隙部的半透明相移图案和设于此孔隙部附近且以相对于曝光用光具备减光性或遮光性的有机模作为主要成分的辅助图案的半色调相移掩模，而于基片上形成图案，其特征在于，上述有机膜以包含酚醛树脂、酚醛清树脂、蒽、萘、菲或其衍生物的树脂为基础树脂，以其作为主要成分。
2.权利要求1所述的电子装置制造方法，其特征在于，上述辅助图案设置在与上述孔隙部向上述基片的复制图像的副峰发生位置相对应的上述掩模上的位置。
3.权利要求1或2所述的电子装置制造方法，其特征在于，上述有机膜是用曝光用光的照射区域残余的负型抗蚀剂形成。
4.权利要求1或2中任一项所述的电子装置制造方法，其特征在于，将上述半色调相移掩模设置成在对上述基片曝光之时使上述相移图案位于上述基片侧。
5.一种电子装置制造方法，通过包括用于形成将电路元件相互电气分离的隔离区的具有孔隙部的半透明相移图案，以及用于减少或防止上述孔隙部对上述基片的复制图像发生副峰而设于上述孔隙部附近以有机膜为主要成分的辅助图案的半色调相移掩模，而于基片上形成图案，其特征在于，上述有机膜以包含酚醛树脂、酚醛清树脂、蒽、萘、菲或其衍生物的树脂为基础树脂，以其作为主要成分。
6.一种电子装置制造方法，通过包括用于形成多个MIS型晶体管的栅电极的具有孔隙部的半透明相移图案，以及用于减少或防止上述孔隙部对上述基片的复制图像发生副峰而设于上述孔隙部附近以有机膜为主要成分的辅助图案的半色调相移掩模，而于基片上形成图案，其特征在于，上述有机膜以包含酚醛树脂、酚醛清树脂、蒽、萘、菲或其衍生物的树脂为基础树脂，以其作为主要成分。
7.权利要求6所述的电子装置制造方法，其特征在于，上述在基片上形成图案是用ArF准分子激光器进行的。
8.一种电子装置制造方法，通过包括用于形成多个有孔图案的是有孔隙部的半透明相移图案，以及用于减少或防止上述孔隙部对上述基片的复制图像发生副峰而设于上述孔隙部附近以有机模为主要成分的辅助图案的半色调相移掩模，而于基片上形成图案，其特征在于，上述有机膜以包含酚醛树脂、酚醛清树脂、蒽、萘、菲或其衍生物的树脂为基础树脂，以其作为主要成分。
9.一种电子装置制造方法，通过包括用于形成布线图案的具有孔隙部的半透明的相移图案，以及用于减少或防止上述孔隙部对上述基片的复制图像发生副峰而设于上述孔隙部附近以有机模为主要成分的辅助图案的半色调相移掩模，而于基片上形成图案，其特征在于，上述有机膜以包含酚醛树脂、酚醛清树脂、蒽、萘、菲或其衍生物的树脂为基础树脂，以其作为主要成分。
10.一种电子装置制造方法，包括：
通过具有：采用形成有半透明相移膜的透明基片的准备工序，在上述半透明相移膜中形成具有孔隙部的图案的工序，判别形成有上述孔隙部的半透明相移膜图案是否合格的工序，在判定为合格品的上述半透明相移膜的上述孔隙部附近形成具备所希望形状的以有机膜为主要成分的辅助图案的工序的方法制造成的半色调相移掩模的准备工序；
以使形成上述半透明相移膜的表面向下的方式，将上述半色调相移掩模安装到投影曝光装置上的工序；以及
将形成于上述半色调相移掩模上的图案复制到设于上述投影曝光装置试样台的基片上的工序，其特征在于，上述有机膜以包含酚醛树脂、酚醛清树脂、蒽、萘、菲或其衍生物的树脂为基础树脂，以其作为主要成分。
11.根据权利要求10所述的电子装置制造方法，其特征在于，上述孔隙部的形成是通过电子束曝光进行的。
12.根据权利要求10或11所述的电子装置制造方法，其特征在于，上述半透明相移膜是用以MoSix为主要成份的材料制成的。
13.根据权利要求10所述的电子装置制造方法，其特征在于，上述半透明相移膜是用正型抗蚀剂形成图案的。
14.根据权利要求10所述的电子装置制造方法，其特征在于，上述有机膜具有感光性。
15.根据权利要求10所述的电子装置制造方法，其特征在于，孤立地设置了多个上述辅助图案。
16.根据权利要求10所述的电子装置制造方法，其特征在于，上述辅助图案设置在与上述孔隙部到前述基片上的复制图像副峰发生位置对应的上述掩模上的位置处。
17.根据权利要求10所述的电子装置制造方法，其特征在于，上述有机膜是用负型抗蚀剂形成的。
18.根据权利要求10所述的电子装置制造方法，其特征在于，上述有机膜相对于曝光用光具有减光性或遮光性。
19.一种电子装置制造方法，包括：
通过具有：形成有半透明相移膜的透明基片的准备工序，在上述半透明相移膜上形成包含元件图案与位置对准标记图案的孔隙部的工序，用上述位置对准标记图案于上述半透明相移膜的前述孔隙部附近形成以有机膜为主要成份的辅助图案的工序的方法制造成的半色调相移掩模的准备工序；
以使形成有上述半透明相移膜的表面向下的方式将上述半色调相移掩模安装到投影曝光装置上的工序；以及
于上述投影曝光装置的试样台中所设基片上复制上述半色调相移掩模上形成的图案的工序，其特征在于，上述有机膜以包含酚醛树脂、酚醛清树脂、蒽、萘、菲或其衍生物的树脂为基础树脂，以其作为主要成分。
20.一种电子装置制造方法，包括：
通过具有具备了孔隙部的半透明相移图案以及设于此孔隙部附近以相对于曝光用光具备减光性或遮光性的有机膜为主要成份的辅助图案的半色调相移掩模，将图案复制到第一基片上的工序；检查在复制了上述孔隙部的上述第一基片上是否复制有因复制图像的副峰而产生的不需要的图案的工序；具备有在发现上述不需要的图案时能根据此不需要图案的大小与位置信息等修正的辅助图案的半色调相移掩模的准备工序；以及通过具备有上述修正了的辅助图案的半色调相移掩模将图案复制到第二基片上的工序，其特征在于，上述有机膜以包含酚醛树脂、酚醛清树脂、蒽、萘、菲或其衍生物的树脂为基础树脂，以其作为主要成分。
21.一种电子装置制造方法，包括：
准备具有具备孔隙部的半透明相移图案、设于此孔隙部附近以相对于曝光用光具备减光性或遮光性的有机膜为主要成份的辅助图案和设置在周边部分的遮光带的半色调相移掩模的工序；以使形成有上述半透明相移膜的表面向下的方式将上述半色调移掩模安装到投影曝光装置上的工序；以及于此投影曝光装置的试样台中所设基片上复制上述半色调相移掩模上形成的图案的工序，其特征在于，上述有机膜以包含酚醛树脂、酚醛清树脂、蒽、萘、菲或其衍生物的树脂为基础树脂，以其作为主要成分。
22.根据权利要求21所述的电子装置制造方法，其特征在于，上述遮光带为有机膜。
23.根据权利要求21所述的电子装置制造方法，其特征在于，上述遮光带为铬膜。
24.权利要求21所述的电子装置制造方法，其特征在于，上述辅助图案是由电子束曝光形成的。
25.根据权利要求24所述的电子装置制造方法，其特征在于，在进行了上述电子束曝光的基片表面上形成水溶性导电膜。
26.一种电子装置制造方法，通过包括对于曝光用光透明的基片、形成于此透明基片上相对于用于形成元件图案的曝光用光为半透明的相移图案以及具有由感光性有机膜制成的辅助图案的光掩模，将图案复制到基片上，其特征在于，上述有机膜以包含酚醛树脂、酚醛清树脂、蒽、萘、菲或其衍生物的树脂为基础树脂，以其作为主要成分。
27.一种电子装置制造方法，通过包括对于曝光用光透明的基片、形成于此透明基片上相对于用于形成元件图案的曝光用光为半透明的相移图案以及具有由感光性有机膜制成的多个孤立的辅助图案的光掩模，将图案复制刻基片上，其特征在于，上述有机膜以包含酚醛树脂、酚醛清树脂、蒽、萘、菲或其衍生物的树脂为基础树脂，以其作为主要成分。
28.根据权利要求26所述的电子装置制造方法，其特征在于，上述辅助图案设在与复制图像的副峰发生部分对应的掩模上的部位。
29.根据权利要求1或2所述的电子装置制造方法，其特征在于，上述感光性有机辅助图案是由使曝光用光减光或对其遮光的感光性有机膜制成的。
30.一种电子装置制造方法，通过具有于相对于曝光用光为透明的基片上形成相对于曝光用光为半透明的相移膜的工序、于该相移膜上形成元件电路图案的工序、涂布负型感光性组合物的工序、对该负型感光性组合物曝光的工序、以及进行显像形成与本体图案不同的感光性组合物辅助图案的工序的方法制成的掩模，将图案复制到基片上，其特征在于，上述有机膜以包含酚醛树脂、酚醛清树脂、蒽、萘、菲或其衍生物的树脂为基础树脂，以其作为主要成分。
31.一种电子装置制造方法，通过具有于相对于曝光用光为透明的基片上形成相对于曝光用光为半透明的相移膜加工序、于该相移膜上形成元件电路图案并形成对准标记图案的工序、涂布感光性组合物的工序、参照上述对准标记图案进行位置对准而在此感光性组合物上使与主体图案不同的辅助图案曝光的工序以及进行显像形成感光性组合物辅助图案的工序的方法制成的掩模，将图案复制到基片上，其特征在于，上述有机膜以包含酚醛树脂、酚醛清树脂、蒽、萘、菲或其衍生物的树脂为基础树脂，以其作为主要成分。
32.一种电子装置制造方法，将由相对于曝光用光为透明的基片、于上述透明基片上形成的相对于用于形成元件图案的曝光用光为半透明的相移图案以及感光性有机膜构成的辅助图案所构成的光掩模，以使其表面朝下的方式安装到投影曝光装置上，将图案复制到上述投影曝光装置的试样台上所载的基片上，其特征在于，上述有机膜以包含酚醛树脂、酚醛清树脂、蒽、萘、菲或其衍生物的树脂为基础树脂，以其作为主要成分。
33.一种电子装置制造方法，应用具有在相对于曝光用光为透明的基片上形成相对于曝光用光为半透明的相移膜、于此相移膜上形成元件电路图案、涂布负型感光性组合物、在此负型感光性组合物上使与主体图案不同的辅助图案曝光、进行显像而形成了由此负型感光性组合物形成的辅助图案的光掩模，进行图案曝光，然后除去上述负型感光性组合物，再次于上述掩模上涂布负型感光性组合物，在此负型感光性组合物上使与主体图案不同的辅助图案曝光，进行显像，而将具有由此负型组合物构成的辅助图案的光掩模，以使其表面朝下的方式安装到投影曝光装置上，将图案复制到此投影曝光装置试样台中所载基片上，其特征在于，上述有机膜以包含酚醛树脂、酚醛清树脂、蒽、萘、菲或其衍生物的树脂为基础树脂，以其作为主要成分。
34.一种电子装置制造方法，应用具有在相对于曝光用光为透明的基片上形成相对于此曝光用光为半透明的相移膜、于此相移膜上形成元件电路图案、涂布负型感光性组合物、在此负型感光性组合物上使与主体图案不同的辅助图案曝光、进行显像而形成了由此负型感光性组合物形成的辅助图案的光掩模，进行图案曝光而制造第一电子装置，然后除去上述负型感光性组合物，再次于上述掩模上涂布负型感光性组合物，在此负型感光性组合物上使与主体图案不同的辅助图案曝光，进行显像，应用具有由该负型感光性组合物组成的辅助图案的光掩模进行图案曝光而制造第二电子装置，其特征在于，上述有机膜以包含酚醛树脂、酚醛清树脂、蒽、萘、菲或其衍生物的树脂为基础树脂，以其作为主要成分。
CNB021608350A 2002-03-01 2002-12-27 电子装置的制造方法 Expired - Fee Related CN1320601C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002055166A JP2003255510A (ja) 2002-03-01 2002-03-01 電子装置の製造方法
JP055166/2002 2002-03-01

Publications (2)

Publication Number Publication Date
CN1442884A CN1442884A (zh) 2003-09-17
CN1320601C true CN1320601C (zh) 2007-06-06

Family

ID=27800031

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB021608350A Expired - Fee Related CN1320601C (zh) 2002-03-01 2002-12-27 电子装置的制造方法

Country Status (5)

Country Link
US (1) US6979525B2 (zh)
JP (1) JP2003255510A (zh)
KR (1) KR20030071616A (zh)
CN (1) CN1320601C (zh)
TW (1) TW200304048A (zh)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001308002A (ja) * 2000-02-15 2001-11-02 Canon Inc フォトマスクを用いたパターン作製方法、及びパターン作製装置
JP3754378B2 (ja) * 2002-02-14 2006-03-08 株式会社ルネサステクノロジ 半導体集積回路装置の製造方法
FR2850205B1 (fr) * 2003-01-22 2005-10-07 St Microelectronics Sa Procede de fabrication d'une memoire flash et memoire flash ainsi fabriquee
US7189495B2 (en) * 2003-05-29 2007-03-13 Macronix International Co., Ltd. Method of forming photoresist pattern free from side-lobe phenomenon
TWI286663B (en) * 2003-06-30 2007-09-11 Hoya Corp Method for manufacturing gray tone mask, and gray tone mask
JP2005121788A (ja) * 2003-10-15 2005-05-12 Semiconductor Leading Edge Technologies Inc 欠陥検査用マスク及び欠陥検査用マスクの製造方法
JP4614696B2 (ja) * 2004-06-24 2011-01-19 Ｈｏｙａ株式会社 グレートーンマスクの製造方法
JP4693451B2 (ja) * 2005-03-22 2011-06-01 Ｈｏｙａ株式会社 グレートーンマスクの製造方法及び薄膜トランジスタ基板の製造方法
JP2007086368A (ja) * 2005-09-21 2007-04-05 Fujitsu Ltd フォトマスク、フォトマスクの製造方法および半導体装置の製造方法
JP4791207B2 (ja) * 2006-02-16 2011-10-12 富士通セミコンダクター株式会社 位相シフトレチクルとその製造方法とその欠陥検査方法
JP2008026822A (ja) 2006-07-25 2008-02-07 Toshiba Corp フォトマスクの製造方法及び半導体装置の製造方法
WO2008112592A1 (en) * 2007-03-09 2008-09-18 Anthem Orthopaedics Llc Implantable medicament delivery device and delivery tool and method for use therewith
WO2010134779A2 (en) * 2009-05-21 2010-11-25 Lg Innotek Co., Ltd. Half tone mask having multi half permeation part and manufacturing method of the same
JP2012145834A (ja) * 2011-01-13 2012-08-02 Toshiba Corp マスクパターン作成方法、半導体装置の製造方法およびマスクパターン作成プログラム
CN103887157B (zh) 2014-03-12 2021-08-27 京东方科技集团股份有限公司 光学掩膜板和激光剥离装置
CN108020990A (zh) * 2016-10-31 2018-05-11 无锡中微掩模电子有限公司 集成电路用掩模版二次曝光方法
CN106653687B (zh) * 2016-12-30 2019-09-10 深圳市华星光电技术有限公司 栅极驱动单元及其制作方法、栅极驱动电路
CN113296354B (zh) * 2020-02-22 2023-04-07 长鑫存储技术有限公司 应用于半导体光刻工艺中的掩膜版及光刻工艺方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1162766A (zh) * 1995-06-30 1997-10-22 现代电子产业株式会社 相移掩模及其制造方法
CN1039465C (zh) * 1994-03-21 1998-08-05 现代电子产业株式会社 相移掩模
US6214497B1 (en) * 1999-06-29 2001-04-10 Micron Technology, Inc. Method to eliminate side lobe printing of attenuated phase shift masks

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5630129A (en) * 1979-08-21 1981-03-26 Agency Of Ind Science & Technol Manufacture of photomask
JPS5922050A (ja) * 1982-07-28 1984-02-04 Victor Co Of Japan Ltd ホトマスク
US4586822A (en) * 1983-06-21 1986-05-06 Nippon Kogaku K. K. Inspecting method for mask for producing semiconductor device
JPH05289307A (ja) * 1992-04-13 1993-11-05 Matsushita Electric Ind Co Ltd レチクルおよびレチクル製造方法
JPH06308715A (ja) 1993-04-27 1994-11-04 Sony Corp 位相シフト露光マスクの形成方法、位相シフト露光マスク、及び位相シフト露光方法
JPH07281413A (ja) * 1994-04-05 1995-10-27 Mitsubishi Electric Corp 減衰型位相シフトマスクおよびその製造方法
KR0161879B1 (ko) 1995-09-25 1999-01-15 문정환 위상 반전 마스크의 구조 및 제조방법
EP0854169A4 (en) * 1996-08-02 2002-09-25 Toppan Printing Co Ltd BLACK PHOTOSENSITIVE RESIN COMPOSITION, COLOR FILTER PRODUCED USING THE SAME, AND METHOD FOR PRODUCING THE SAME
JPH1115130A (ja) 1997-06-24 1999-01-22 Matsushita Electron Corp 半導体製造用ハーフトーンマスクおよびその製造方法
US5935736A (en) * 1997-10-24 1999-08-10 Taiwan Semiconductors Manufacturing Company Ltd. Mask and method to eliminate side-lobe effects in attenuated phase shifting masks
DE69905959T2 (de) * 1998-04-06 2003-12-04 Fuji Photo Film Co Ltd Lichtempfindliche Harzzusammensetzung

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1039465C (zh) * 1994-03-21 1998-08-05 现代电子产业株式会社 相移掩模
CN1162766A (zh) * 1995-06-30 1997-10-22 现代电子产业株式会社 相移掩模及其制造方法
US6214497B1 (en) * 1999-06-29 2001-04-10 Micron Technology, Inc. Method to eliminate side lobe printing of attenuated phase shift masks

Also Published As

Publication number Publication date
US20030165750A1 (en) 2003-09-04
CN1442884A (zh) 2003-09-17
TW200304048A (en) 2003-09-16
KR20030071616A (ko) 2003-09-06
US6979525B2 (en) 2005-12-27
JP2003255510A (ja) 2003-09-10

Similar Documents

Publication Publication Date Title
CN1320601C (zh) 电子装置的制造方法
CN106133599B (zh) 掩模坯料、相位位移掩模及其制造方法
DE112005000736B4 (de) System und Verfahren zur Herstellung von Kontaktlöchern
TW533492B (en) Method of manufacturing a semiconductor device
US5827625A (en) Methods of designing a reticle and forming a semiconductor device therewith
US7494749B2 (en) Photolithography using interdependent binary masks
US7846616B2 (en) Lithography masks and methods
US8637214B2 (en) Photomask sets for fabricating semiconductor devices
CN102157350B (zh) 半导体器件的制造方法
US7291425B2 (en) Radiation patterning tools, and methods of forming radiation patterning tools
US6569605B1 (en) Photomask and method for forming micro patterns of semiconductor device using the same
US5589303A (en) Self-aligned opaque regions for attenuating phase-shifting masks
TWI297507B (en) Method for repairing a phase shift mask
US20070015088A1 (en) Method for lithographically printing tightly nested and isolated hole features using double exposure
US6841313B2 (en) Photomask with dies relating to different functionalities
DE102020133281A1 (de) Euv-fotomaske und zugehörige verfahren
US20030180629A1 (en) Masks and method for contact hole exposure
JP2000021978A (ja) フォトマスクおよびパターン形成方法
JP2007193368A (ja) 電子装置の製造方法
CN1245662C (zh) 减少透镜像差与图案移位的光罩与方法
JP2004020760A (ja) フォトマスク及びその製造方法
CN1328760C (zh) 辨别不良图形节距以增进微影制程的方法
US7141337B2 (en) Phase shift mask
US20040013948A1 (en) Chromeless PSM with chrome assistant feature
TW472172B (en) Method to repair the attenuated phase shift mask by optical proximity effect correction technology

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20070606

Termination date: 20100127