JPH1064788A - 半導体装置の製造方法と露光用マスク - Google Patents
半導体装置の製造方法と露光用マスクInfo
- Publication number
- JPH1064788A JPH1064788A JP22122996A JP22122996A JPH1064788A JP H1064788 A JPH1064788 A JP H1064788A JP 22122996 A JP22122996 A JP 22122996A JP 22122996 A JP22122996 A JP 22122996A JP H1064788 A JPH1064788 A JP H1064788A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- exposure
- cell array
- mask
- resist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 81
- 238000004519 manufacturing process Methods 0.000 title claims description 41
- 239000000758 substrate Substances 0.000 claims abstract description 111
- 238000005286 illumination Methods 0.000 claims abstract description 89
- 230000003287 optical effect Effects 0.000 claims abstract description 31
- 238000000034 method Methods 0.000 claims description 68
- 238000005530 etching Methods 0.000 claims description 38
- 239000000463 material Substances 0.000 claims description 8
- 235000012431 wafers Nutrition 0.000 description 38
- 230000002093 peripheral effect Effects 0.000 description 27
- 230000008569 process Effects 0.000 description 19
- 230000000737 periodic effect Effects 0.000 description 17
- 229920002120 photoresistant polymer Polymers 0.000 description 17
- 239000007789 gas Substances 0.000 description 15
- 238000012546 transfer Methods 0.000 description 15
- 238000013461 design Methods 0.000 description 14
- 230000010363 phase shift Effects 0.000 description 14
- 238000001020 plasma etching Methods 0.000 description 12
- 239000010453 quartz Substances 0.000 description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 12
- 230000002159 abnormal effect Effects 0.000 description 8
- 230000007246 mechanism Effects 0.000 description 7
- 230000008859 change Effects 0.000 description 6
- 210000001747 pupil Anatomy 0.000 description 6
- 238000003860 storage Methods 0.000 description 6
- 239000005380 borophosphosilicate glass Substances 0.000 description 5
- 230000007423 decrease Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 239000010410 layer Substances 0.000 description 5
- 238000002834 transmittance Methods 0.000 description 5
- 229910018125 Al-Si Inorganic materials 0.000 description 4
- 229910018520 Al—Si Inorganic materials 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 230000006870 function Effects 0.000 description 4
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 3
- 238000001459 lithography Methods 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- XMPZTFVPEKAKFH-UHFFFAOYSA-P ceric ammonium nitrate Chemical compound [NH4+].[NH4+].[Ce+4].[O-][N+]([O-])=O.[O-][N+]([O-])=O.[O-][N+]([O-])=O.[O-][N+]([O-])=O.[O-][N+]([O-])=O.[O-][N+]([O-])=O XMPZTFVPEKAKFH-UHFFFAOYSA-P 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 230000007261 regionalization Effects 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 241000396922 Pontia daplidice Species 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- ISQINHMJILFLAQ-UHFFFAOYSA-N argon hydrofluoride Chemical compound F.[Ar] ISQINHMJILFLAQ-UHFFFAOYSA-N 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000005477 sputtering target Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/26—Phase shift masks [PSM]; PSM blanks; Preparation thereof
- G03F1/30—Alternating PSM, e.g. Levenson-Shibuya PSM; Preparation thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/26—Phase shift masks [PSM]; PSM blanks; Preparation thereof
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70058—Mask illumination systems
- G03F7/70125—Use of illumination settings tailored to particular mask patterns
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
- G03F7/70433—Layout for increasing efficiency or for compensating imaging errors, e.g. layout of exposure fields for reducing focus errors; Use of mask features for increasing efficiency or for compensating imaging errors
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
- G03F7/70466—Multiple exposures, e.g. combination of fine and coarse exposures, double patterning or multiple exposures for printing a single feature
Abstract
(57)【要約】
【課題】 セルアレイ部分及びそれ以外の部分で最適な
照明条件を設定することができ、解像性の向上をはか
る。 【解決手段】 複数のメモリセルからなるセルアレイを
備えた半導体記憶装置の製造方法において、セルアレイ
領域とセンスアンプ領域とのそれぞれのパターンを一枚
の露光用マスクの異なる領域に分割して形成し、かつセ
ルアレイ領域のパターンをレベンソン型に構成し、セン
スアンプ領域のパターンをハーフトーン型に構成した露
光用マスクを用い、露光用マスク上の２つの領域のうち
セルアレイ領域のパターンを、σ＝０．３の照明条件で
半導体基板上の各チップに対しそれぞれ位置合わせして
露光し、次いでセンスアンプ領域のパターンを、σ絞り
として外径０．６で内径０．４より内側の領域を遮蔽し
た遮蔽率ε＝２／３の輪帯照明絞りを用いた照明条件で
各チップに対しそれぞれ位置合わせして露光する。
照明条件を設定することができ、解像性の向上をはか
る。 【解決手段】 複数のメモリセルからなるセルアレイを
備えた半導体記憶装置の製造方法において、セルアレイ
領域とセンスアンプ領域とのそれぞれのパターンを一枚
の露光用マスクの異なる領域に分割して形成し、かつセ
ルアレイ領域のパターンをレベンソン型に構成し、セン
スアンプ領域のパターンをハーフトーン型に構成した露
光用マスクを用い、露光用マスク上の２つの領域のうち
セルアレイ領域のパターンを、σ＝０．３の照明条件で
半導体基板上の各チップに対しそれぞれ位置合わせして
露光し、次いでセンスアンプ領域のパターンを、σ絞り
として外径０．６で内径０．４より内側の領域を遮蔽し
た遮蔽率ε＝２／３の輪帯照明絞りを用いた照明条件で
各チップに対しそれぞれ位置合わせして露光する。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体製造技術に
係わり、特にセルアレイ及びその周辺回路等のパターン
を露光する方法の改良をはかった半導体装置の製造方法
と、これに用いる露光用マスクに関する。
係わり、特にセルアレイ及びその周辺回路等のパターン
を露光する方法の改良をはかった半導体装置の製造方法
と、これに用いる露光用マスクに関する。
【０００２】
【従来の技術】近年、半導体記憶装置の製造において
は、回路を構成する素子や配線等の高集積化、またパタ
ーンの微細化が進められている。例えば、代表的な半導
体記憶装置であるＤＲＡＭでは、１ＧビットＤＲＡＭの
作成においては設計ルール０．１５μｍ、４ＧビットＤ
ＲＡＭの作成においては設計ルール０．１０μｍのパタ
ーン形成が必要と言われている。ここで、設計ルールは
最小寸法に等価と考えてよい。
は、回路を構成する素子や配線等の高集積化、またパタ
ーンの微細化が進められている。例えば、代表的な半導
体記憶装置であるＤＲＡＭでは、１ＧビットＤＲＡＭの
作成においては設計ルール０．１５μｍ、４ＧビットＤ
ＲＡＭの作成においては設計ルール０．１０μｍのパタ
ーン形成が必要と言われている。ここで、設計ルールは
最小寸法に等価と考えてよい。
【０００３】パターンの微細化に伴い、露光用マスク上
の回路パターンを半導体基板上に転写するフォトリソグ
ラフィ工程では、光源の短波長化が進んでいる。設計ル
ールがクォータミクロンオーダーになると、ｇ線，ｉ線
の光源ではパターンサイズが光の波長以下になり、パタ
ーン形成は困難になる。
の回路パターンを半導体基板上に転写するフォトリソグ
ラフィ工程では、光源の短波長化が進んでいる。設計ル
ールがクォータミクロンオーダーになると、ｇ線，ｉ線
の光源ではパターンサイズが光の波長以下になり、パタ
ーン形成は困難になる。
【０００４】そこで今後、光源としてＫｒＦ（２４８ｎ
ｍ）やＡｒＦ（１９３ｎｍ）レーザが主流になりつつあ
る。しかしながら、１Ｇ，４ＧビットＤＲＡＭレベルの
微細な設計ルールでは、これら光源を使用しても、基板
に転写される回路パターンの精度の低下が深刻になって
きた。
ｍ）やＡｒＦ（１９３ｎｍ）レーザが主流になりつつあ
る。しかしながら、１Ｇ，４ＧビットＤＲＡＭレベルの
微細な設計ルールでは、これら光源を使用しても、基板
に転写される回路パターンの精度の低下が深刻になって
きた。
【０００５】露光用マスクの遮光領域を挟んで隣り合っ
た開口領域を透過した光が、遮光領域となる場所で干渉
して強め合い、その結果基板に投影される光強度のコン
トラストが低下し、パターン転写精度を大幅に低下させ
る。
た開口領域を透過した光が、遮光領域となる場所で干渉
して強め合い、その結果基板に投影される光強度のコン
トラストが低下し、パターン転写精度を大幅に低下させ
る。
【０００６】このような問題を改善する手法として、露
光用マスクを透過する光の位相を変えることによって投
影される光強度のコントラストを改善する位相シフトマ
スク露光法、また斜入射照明法等の超解像露光方法が提
案されている。
光用マスクを透過する光の位相を変えることによって投
影される光強度のコントラストを改善する位相シフトマ
スク露光法、また斜入射照明法等の超解像露光方法が提
案されている。
【０００７】例えば、超解像露光方法の一つであるレベ
ンソン型位相シフトマスクを用いた位相シフト法（M.D.
Levenson et al.IEEE Trans.in Electron Devices,vol.
ED-29,No.12(1982)p1828）は、遮光領域を挟んで隣り合
った開口領域を透過した光の位相を１８０度反転させ、
開口領域を透過した光に負の干渉を起こさせて、二つの
開口間の投影像のコントラストを向上させる。
ンソン型位相シフトマスクを用いた位相シフト法（M.D.
Levenson et al.IEEE Trans.in Electron Devices,vol.
ED-29,No.12(1982)p1828）は、遮光領域を挟んで隣り合
った開口領域を透過した光の位相を１８０度反転させ、
開口領域を透過した光に負の干渉を起こさせて、二つの
開口間の投影像のコントラストを向上させる。
【０００８】また、ハーフトーン型位相シフトマスク
は、遮光部の代わりに光の強度透過率が２〜１５％程度
のハーフトーン膜を設け、さらにハーフトーン膜には開
口部を透過した光と１８０度の位相差を持たせる。そし
て、ハーフトーン膜を透過した光と開口部を透過した光
との負の干渉により、投影させる像のコントラストを改
善させる。
は、遮光部の代わりに光の強度透過率が２〜１５％程度
のハーフトーン膜を設け、さらにハーフトーン膜には開
口部を透過した光と１８０度の位相差を持たせる。そし
て、ハーフトーン膜を透過した光と開口部を透過した光
との負の干渉により、投影させる像のコントラストを改
善させる。
【０００９】また、斜入射照明とは、光軸に対して斜め
方向から露光用マスクを照明し、パターンを透過した回
折光の干渉を調整して像のコントラストを向上させる方
法である。
方向から露光用マスクを照明し、パターンを透過した回
折光の干渉を調整して像のコントラストを向上させる方
法である。
【００１０】上記のような、超解像露光方法のうちセル
アレイを構成する、特に周期性の高いパターンの形成に
はレベンソン型位相シフトマスク（以下、レベンソンマ
スクと略記する）が最も有効である。
アレイを構成する、特に周期性の高いパターンの形成に
はレベンソン型位相シフトマスク（以下、レベンソンマ
スクと略記する）が最も有効である。
【００１１】しかしながら、この種のレベンソンマスク
においては、以下の（１）〜（３）のような問題があっ
た。
においては、以下の（１）〜（３）のような問題があっ
た。
【００１２】（１）レベンソンマスクは、セルアレイの
ように周期的に配置されたパターンに対して有効であり
性能を発揮するが、パターンの規則性が崩れるとシフタ
を交互に貼り付けることができない。ここで、図１７に
示すように、遮光領域を挟んで隣り合った開口領域の位
相差がほぼ１８０度の場合をノーマル配置、隣り合う開
口の位相差が０度の場合をアブノーマル配置と呼ぶこと
にする。当然ながら、ノーマル配置領域よりもアブノー
マル配置領域、つまり通常の位相差のない部分では解像
性及びパターン転写精度に劣ることになる。
ように周期的に配置されたパターンに対して有効であり
性能を発揮するが、パターンの規則性が崩れるとシフタ
を交互に貼り付けることができない。ここで、図１７に
示すように、遮光領域を挟んで隣り合った開口領域の位
相差がほぼ１８０度の場合をノーマル配置、隣り合う開
口の位相差が０度の場合をアブノーマル配置と呼ぶこと
にする。当然ながら、ノーマル配置領域よりもアブノー
マル配置領域、つまり通常の位相差のない部分では解像
性及びパターン転写精度に劣ることになる。
【００１３】１ＧビットＤＲＡＭ以上の集積度を有する
半導体記憶装置においては、セルアレイにおいては０．
１８μｍより微細な線パターン、またセルアレイに隣接
する周辺回路においてはセルアレイより設計ルールは大
きいものの０．２５μｍ以下のパターンが存在する。
半導体記憶装置においては、セルアレイにおいては０．
１８μｍより微細な線パターン、またセルアレイに隣接
する周辺回路においてはセルアレイより設計ルールは大
きいものの０．２５μｍ以下のパターンが存在する。
【００１４】ビット線パターンに位相シフタの配置を行
った例を考えると、セルアレイ内のパターンは規則的
（周期的）に配置されているため、全てノーマル配置で
あり、レベンソンマスクの性能を十分に発揮できる。し
かしながら、センスアンプ部分にはアブノーマルパター
ンが存在する。このようなアブノーマルパターンでは、
ノーマル配置領域に対してパターン転写精度に劣る。つ
まり、規則的にシフタを貼り付けられないパターンに対
しては、レベンソンマスクを用いて解像力の向上をはか
ることは不可能である。
った例を考えると、セルアレイ内のパターンは規則的
（周期的）に配置されているため、全てノーマル配置で
あり、レベンソンマスクの性能を十分に発揮できる。し
かしながら、センスアンプ部分にはアブノーマルパター
ンが存在する。このようなアブノーマルパターンでは、
ノーマル配置領域に対してパターン転写精度に劣る。つ
まり、規則的にシフタを貼り付けられないパターンに対
しては、レベンソンマスクを用いて解像力の向上をはか
ることは不可能である。
【００１５】ここで、パターンレイアウトはデバイス構
成により決まり、全てノーマル配置にするようパターン
レイアウトを変更しようにも、デバイスの設計・構成上
の制約を受ける。従って、解像性能を重視して全ての隣
り合う開口領域がノーマル配置になるようにパターンレ
イアウトを決めるのは不可能である。
成により決まり、全てノーマル配置にするようパターン
レイアウトを変更しようにも、デバイスの設計・構成上
の制約を受ける。従って、解像性能を重視して全ての隣
り合う開口領域がノーマル配置になるようにパターンレ
イアウトを決めるのは不可能である。
【００１６】また、レベンソンマスクでは特公昭６２−
５９２９６号公報に述べられているように、露光光学系
のコヒーレンシー（可干渉性）σが小さい方がその解像
性能を発揮できる。しかしながら、アブノーマル配置領
域、つまり通常の位相差を生じない部分を分離解像させ
るには、コヒーレンシーσを上げた方がよい。
５９２９６号公報に述べられているように、露光光学系
のコヒーレンシー（可干渉性）σが小さい方がその解像
性能を発揮できる。しかしながら、アブノーマル配置領
域、つまり通常の位相差を生じない部分を分離解像させ
るには、コヒーレンシーσを上げた方がよい。
【００１７】例えば、セルアレイ内の０．１８μｍ以下
の微細パターンを解像性能を最適にするにはσを０．３
以下に設定した方がよい。ところが、σ＝０．３の照明
条件でセルアレイ以外のパターンを解像させるのは困難
で、σ＝０．５以上が望ましい。つまり、セルアレイの
領域に最適な照明条件を選択するとセルアレイ以外での
解像度が低下し、セルアレイ以外の領域に最適な照明条
件を選択するとセルアレイでの解像度が低下する。
の微細パターンを解像性能を最適にするにはσを０．３
以下に設定した方がよい。ところが、σ＝０．３の照明
条件でセルアレイ以外のパターンを解像させるのは困難
で、σ＝０．５以上が望ましい。つまり、セルアレイの
領域に最適な照明条件を選択するとセルアレイ以外での
解像度が低下し、セルアレイ以外の領域に最適な照明条
件を選択するとセルアレイでの解像度が低下する。
【００１８】（２）セルアレイ等の周期的に配置された
パターン群においても、その周期端部分のパターンで投
影像の光強度及びコントラストが低下する。
パターン群においても、その周期端部分のパターンで投
影像の光強度及びコントラストが低下する。
【００１９】この現象は、周期的に配置されたパターン
群内部のパターンでは、相対位相差ほぼ１８０度の開口
領域が少なくとも周期方向に二つ隣り合って存在する
が、周期端のパターンでは一つしか存在しないことに起
因する。従って、隣り合う開口間の干渉が十分でなく、
解像度が低下する。
群内部のパターンでは、相対位相差ほぼ１８０度の開口
領域が少なくとも周期方向に二つ隣り合って存在する
が、周期端のパターンでは一つしか存在しないことに起
因する。従って、隣り合う開口間の干渉が十分でなく、
解像度が低下する。
【００２０】例えば、ビット線形成用のパターンでは、
周期端のパターンにおいて光強度の低下が顕著である。
レベンソンマスクの転写にネガ型レジストを使用する場
合には、光強度が小さいとパターンを形成できず、残渣
が残る問題が生じる。このレジスト残渣は半導体装置の
作成工程において、形成されたレジストパターンをエッ
チングマスクに下地をエッチングすると欠陥を生じる原
因となる。例えば、配線のショートなどデバイスの不良
を引き起こし、歩留まりを低下させる。
周期端のパターンにおいて光強度の低下が顕著である。
レベンソンマスクの転写にネガ型レジストを使用する場
合には、光強度が小さいとパターンを形成できず、残渣
が残る問題が生じる。このレジスト残渣は半導体装置の
作成工程において、形成されたレジストパターンをエッ
チングマスクに下地をエッチングすると欠陥を生じる原
因となる。例えば、配線のショートなどデバイスの不良
を引き起こし、歩留まりを低下させる。
【００２１】また、素子領域形成用のパターンにおいて
は、短辺方向の周期端において光強度の低下が顕著であ
る。さらに、長辺方向においては、転写後の二次元の形
状が先細りする。従って、十分な転写精度を得ることが
できない。
は、短辺方向の周期端において光強度の低下が顕著であ
る。さらに、長辺方向においては、転写後の二次元の形
状が先細りする。従って、十分な転写精度を得ることが
できない。
【００２２】（３）レベンソンマスクでは、遮光膜に囲
まれた開口パターンにシフタを貼る必要がある。そこ
で、線パターンなどを解像させる場合にはネガ型レジス
トを使用する必要がある。
まれた開口パターンにシフタを貼る必要がある。そこ
で、線パターンなどを解像させる場合にはネガ型レジス
トを使用する必要がある。
【００２３】例えば、島状にレジストパターンを形成し
たい場合の例について、図１８で説明する。図１８
（ａ）では、ポジ型レジストを用いて形成した場合を示
す。ここで、遮光膜パターン（Ｃｒ）が島状になり、位
相シフタの境界が開口領域に存在する。位相シフタの境
界では位相差が０度と１８０度が直接隣接し、負の干渉
により境界部分の投影像の光強度が低下する。このた
め、レジストパターン（ＰＲ）は境界部分に相当する領
域がつながった形になる。そこで、図１８（ｂ）のよう
に、遮光膜に囲まれた開口領域に位相シフタを設け、ネ
ガ型レジストを用いて島状のレジストパターンを形成す
る必要がある。
たい場合の例について、図１８で説明する。図１８
（ａ）では、ポジ型レジストを用いて形成した場合を示
す。ここで、遮光膜パターン（Ｃｒ）が島状になり、位
相シフタの境界が開口領域に存在する。位相シフタの境
界では位相差が０度と１８０度が直接隣接し、負の干渉
により境界部分の投影像の光強度が低下する。このた
め、レジストパターン（ＰＲ）は境界部分に相当する領
域がつながった形になる。そこで、図１８（ｂ）のよう
に、遮光膜に囲まれた開口領域に位相シフタを設け、ネ
ガ型レジストを用いて島状のレジストパターンを形成す
る必要がある。
【００２４】ところが、ネガ型レジストはポジ型に比較
して解像性に劣る欠点がある。下記の（表１）に、Ｋｒ
Ｆエキシマレーザを光源とする露光プロセスに用いられ
る市販のポジ型、ネガ型レジストを例示する。
して解像性に劣る欠点がある。下記の（表１）に、Ｋｒ
Ｆエキシマレーザを光源とする露光プロセスに用いられ
る市販のポジ型、ネガ型レジストを例示する。
【００２５】
【表１】
【００２６】これらのレジストを評価した結果、０．２
５μｍのライン＆スペースパターンにおいて、ネガ型レ
ジストでは焦点深度０．２〜０．６μｍであったのに対
し、ポジ型レジストでは１．０μｍ以上が得られた。つ
まり、ネガ型レジストはポジ型レジストに対して焦点深
度に大幅に劣る結果が得られている。このようにレベン
ソンマスクを用いることで光学像は向上するものの、レ
ジスト性能で劣るために、十分に性能が発揮できない問
題がある。
５μｍのライン＆スペースパターンにおいて、ネガ型レ
ジストでは焦点深度０．２〜０．６μｍであったのに対
し、ポジ型レジストでは１．０μｍ以上が得られた。つ
まり、ネガ型レジストはポジ型レジストに対して焦点深
度に大幅に劣る結果が得られている。このようにレベン
ソンマスクを用いることで光学像は向上するものの、レ
ジスト性能で劣るために、十分に性能が発揮できない問
題がある。
【００２７】
【発明が解決しようとする課題】このように従来、レベ
ンソンマスクを用いて半導体記憶装置のパターンを露光
する方法においては、（１）セルアレイ部分等のように
周期的に配置されたパターンに対しては、ノーマル配置
にして解像性及びパターン転写精度を高めることができ
るが、周辺回路部分等のように規則性が崩れたパターン
に対しては、アブノーマル配置となり解像性及びパター
ン転写精度が劣ることになる。さらに、セルアレイ部分
とセルアレイ以外の部分とを共に最適な照明条件で露光
することは困難であった。
ンソンマスクを用いて半導体記憶装置のパターンを露光
する方法においては、（１）セルアレイ部分等のように
周期的に配置されたパターンに対しては、ノーマル配置
にして解像性及びパターン転写精度を高めることができ
るが、周辺回路部分等のように規則性が崩れたパターン
に対しては、アブノーマル配置となり解像性及びパター
ン転写精度が劣ることになる。さらに、セルアレイ部分
とセルアレイ以外の部分とを共に最適な照明条件で露光
することは困難であった。
【００２８】（２）周期的に配置されたパターン群の周
期端部分のパターンで、投影像の光強度及びコントラス
トが低下する問題があった。さらに、レベンソンマスク
の転写にネガ型レジストを使用する場合には、光強度が
小さいとパターンを形成できず残渣が残り、配線のショ
ートなどデバイスの不良を引き起こす要因となる。
期端部分のパターンで、投影像の光強度及びコントラス
トが低下する問題があった。さらに、レベンソンマスク
の転写にネガ型レジストを使用する場合には、光強度が
小さいとパターンを形成できず残渣が残り、配線のショ
ートなどデバイスの不良を引き起こす要因となる。
【００２９】（３）レベンソンマスクでは遮光膜に囲ま
れた開口パターンにシフタを貼る必要があり、線パター
ンなどを解像させる場合にはネガ型レジストを使用する
必要がある。しかし、ネガ型レジストはポジ型に比較し
て解像性に劣る欠点がある。つまり、レベンソンマスク
を用いることで光学像は向上するものの、レジスト性能
で劣るために、十分に性能が発揮できない問題があっ
た。
れた開口パターンにシフタを貼る必要があり、線パター
ンなどを解像させる場合にはネガ型レジストを使用する
必要がある。しかし、ネガ型レジストはポジ型に比較し
て解像性に劣る欠点がある。つまり、レベンソンマスク
を用いることで光学像は向上するものの、レジスト性能
で劣るために、十分に性能が発揮できない問題があっ
た。
【００３０】また、上記の問題は半導体記憶装置に限る
ものではなく、セルアレイ等の周期的なパターンとそれ
以外のパターンを有する各種半導体装置について、同様
に言えることである。
ものではなく、セルアレイ等の周期的なパターンとそれ
以外のパターンを有する各種半導体装置について、同様
に言えることである。
【００３１】本発明は、上記の事情を考慮してなされた
もので、その目的とするところは、セルアレイ部分及び
それ以外の部分で最適な照明条件を設定することがで
き、解像性の向上をはかり得る半導体装置の製造方法を
提供することにある。
もので、その目的とするところは、セルアレイ部分及び
それ以外の部分で最適な照明条件を設定することがで
き、解像性の向上をはかり得る半導体装置の製造方法を
提供することにある。
【００３２】また、本発明の他の目的は、周期的に配置
されたパターン群の周期端部分における投影像の光強度
及びコントラストの低下を防止することができ、デバイ
ス信頼性の向上に寄与し得る半導体装置の製造方法を提
供することにある。
されたパターン群の周期端部分における投影像の光強度
及びコントラストの低下を防止することができ、デバイ
ス信頼性の向上に寄与し得る半導体装置の製造方法を提
供することにある。
【００３３】また、本発明の他の目的は、レベンソンマ
スクを用いてポジ型レジストにより島状パターンを解像
させることができ、レベンソンマスクの性能を十分に発
揮させることのできる半導体装置の製造方法を提供する
ことにある。
スクを用いてポジ型レジストにより島状パターンを解像
させることができ、レベンソンマスクの性能を十分に発
揮させることのできる半導体装置の製造方法を提供する
ことにある。
【００３４】また、本発明の他の目的は、上記の各方法
に使用する露光用マスクを提供することにある。
に使用する露光用マスクを提供することにある。
【００３５】
（構成）上記課題を解決するために本発明は、次のよう
な構成を採用している。
な構成を採用している。
【００３６】（１）複数のセルからなるセルアレイを備
えた半導体装置の製造方法において、前記セルアレイと
該セルアレイ以外のそれぞれのパターンを一枚の露光用
マスクの異なる複数の領域に分割して形成し、かつ少な
くとも該セルアレイのパターンの一部に照明光の位相を
変化させる位相シフタを設けた露光用マスクを用い、前
記露光用マスク上の複数の領域のうち一領域のパターン
を、該パターンに応じた照明条件で半導体基板上の各チ
ップに対しそれぞれ位置合わせして露光し、かつ該露光
を前記領域数に応じて繰り返すことを特徴とする。
えた半導体装置の製造方法において、前記セルアレイと
該セルアレイ以外のそれぞれのパターンを一枚の露光用
マスクの異なる複数の領域に分割して形成し、かつ少な
くとも該セルアレイのパターンの一部に照明光の位相を
変化させる位相シフタを設けた露光用マスクを用い、前
記露光用マスク上の複数の領域のうち一領域のパターン
を、該パターンに応じた照明条件で半導体基板上の各チ
ップに対しそれぞれ位置合わせして露光し、かつ該露光
を前記領域数に応じて繰り返すことを特徴とする。
【００３７】（1'）前記露光用マスクは２つの領域に分
割され、前記露光用マスク上の２つの領域のうち一方の
領域のパターンを、該パターンに適した照明条件で半導
体基板上の各チップに対しそれぞれ位置合わせして露光
し、次いで他方の領域のパターンを、該パターンに適し
た照明条件で前記各チップに対しそれぞれ位置合わせし
て重ね合わせ露光することを特徴とする。
割され、前記露光用マスク上の２つの領域のうち一方の
領域のパターンを、該パターンに適した照明条件で半導
体基板上の各チップに対しそれぞれ位置合わせして露光
し、次いで他方の領域のパターンを、該パターンに適し
た照明条件で前記各チップに対しそれぞれ位置合わせし
て重ね合わせ露光することを特徴とする。
【００３８】（２）複数のセルからなるセルアレイを備
えた半導体記憶装置の製造方法において、前記セルアレ
イと該セルアレイ以外のそれぞれのパターンを一枚の露
光用マスクの異なる複数の領域に分割して形成し、少な
くともかつ該セルアレイのパターンの一部に照明光の位
相を変化させる位相シフタを設けた露光用マスクを用
い、半導体基板上の各チップに対して順次、前記露光用
マスク上の複数の領域のうち一領域のパターンを、該パ
ターンに応じた照明条件で位置合わせして露光し、かつ
該露光を前記領域数に応じて繰り返すことを特徴とす
る。
えた半導体記憶装置の製造方法において、前記セルアレ
イと該セルアレイ以外のそれぞれのパターンを一枚の露
光用マスクの異なる複数の領域に分割して形成し、少な
くともかつ該セルアレイのパターンの一部に照明光の位
相を変化させる位相シフタを設けた露光用マスクを用
い、半導体基板上の各チップに対して順次、前記露光用
マスク上の複数の領域のうち一領域のパターンを、該パ
ターンに応じた照明条件で位置合わせして露光し、かつ
該露光を前記領域数に応じて繰り返すことを特徴とす
る。
【００３９】（2'）前記露光用マスクは２つの領域に分
割され、半導体基板上の一チップに対し、前記露光用マ
スク上の２つの領域のうち一方のパターンを該パターン
に適した照明条件で位置合わせして露光し、次いで他方
の領域のパターンを該パターンに適した照明条件で該チ
ップに対し位置合わせして重ね合わせ露光し、かつ以上
の工程を半導体基板上の各チップに対して繰り返し行う
ことを特徴とする。
割され、半導体基板上の一チップに対し、前記露光用マ
スク上の２つの領域のうち一方のパターンを該パターン
に適した照明条件で位置合わせして露光し、次いで他方
の領域のパターンを該パターンに適した照明条件で該チ
ップに対し位置合わせして重ね合わせ露光し、かつ以上
の工程を半導体基板上の各チップに対して繰り返し行う
ことを特徴とする。
【００４０】（３）複数のセルからなるセルアレイを備
えた半導体装置の製造方法において、前記セルアレイと
該セルアレイ以外のそれぞれのパターンを複数の露光用
マスクに分割して形成し、かつ少なくとも該セルアレイ
のパターンの一部に照明光の位相を変化させる位相シフ
タを設けた複数の露光用マスクを用い、前記露光用マス
クのうち一露光用マスクのパターンを、該パターンに応
じた照明条件で、複数の半導体基板毎に該基板上の各チ
ップに対しそれぞれ位置合わせして露光し、次いで別の
露光用マスクのパターンを、該パターンに応じた照明条
件で前記各基板毎に該基板上の各チップに対しそれぞれ
位置合わせして重ね合わせ露光し、かつ該重ね合わせ露
光を前記露光用マスク数に応じて繰り返すことを特徴と
する。
えた半導体装置の製造方法において、前記セルアレイと
該セルアレイ以外のそれぞれのパターンを複数の露光用
マスクに分割して形成し、かつ少なくとも該セルアレイ
のパターンの一部に照明光の位相を変化させる位相シフ
タを設けた複数の露光用マスクを用い、前記露光用マス
クのうち一露光用マスクのパターンを、該パターンに応
じた照明条件で、複数の半導体基板毎に該基板上の各チ
ップに対しそれぞれ位置合わせして露光し、次いで別の
露光用マスクのパターンを、該パターンに応じた照明条
件で前記各基板毎に該基板上の各チップに対しそれぞれ
位置合わせして重ね合わせ露光し、かつ該重ね合わせ露
光を前記露光用マスク数に応じて繰り返すことを特徴と
する。
【００４１】（４）複数のセルからなるセルアレイを備
えた半導体装置の製造方法において、前記セルアレイと
該セルアレイ以外のパターンを複数の露光用マスクに分
割して形成すると共に、少なくとも該セルアレイのパタ
ーンの一部に照明光の位相を変化させる位相シフタを設
けた複数の露光用マスクを用い、複数の露光用マスクの
うち一露光用マスクのパターンを、該パターンに応じた
照明条件で、半導体基板上の各チップに対しそれぞれ位
置合わせして露光し、かつ該露光を前記露光用マスク数
に応じて繰り返すことを特徴とする。
えた半導体装置の製造方法において、前記セルアレイと
該セルアレイ以外のパターンを複数の露光用マスクに分
割して形成すると共に、少なくとも該セルアレイのパタ
ーンの一部に照明光の位相を変化させる位相シフタを設
けた複数の露光用マスクを用い、複数の露光用マスクの
うち一露光用マスクのパターンを、該パターンに応じた
照明条件で、半導体基板上の各チップに対しそれぞれ位
置合わせして露光し、かつ該露光を前記露光用マスク数
に応じて繰り返すことを特徴とする。
【００４２】（4'）セルアレイと該セルアレイ以外の２
つの露光用マスクを設け、２つの露光用マスクのうち一
方の露光用マスクのパターンを、該パターンに適した照
明条件で、半導体基板上の各チップに対しそれぞれ位置
合わせして露光し、次いで他方の露光用マスクのパター
ンを、該パターンに適した照明条件で前記各チップに対
しそれぞれ位置合わせして重ね合わせ露光することを特
徴とする。
つの露光用マスクを設け、２つの露光用マスクのうち一
方の露光用マスクのパターンを、該パターンに適した照
明条件で、半導体基板上の各チップに対しそれぞれ位置
合わせして露光し、次いで他方の露光用マスクのパター
ンを、該パターンに適した照明条件で前記各チップに対
しそれぞれ位置合わせして重ね合わせ露光することを特
徴とする。
【００４３】（５）複数のセルからなるセルアレイを備
えた半導体装置の製造方法において、前記セルアレイと
該セルアレイ以外のパターンを複数の露光用マスクに分
割して形成すると共に、少なくとも該セルアレイのパタ
ーンの一部に照明光の位相を変化させる位相シフタを設
けた複数の露光用マスクを用い、半導体基板上の各チッ
プに対して順次、前記複数の露光用マスクのうち一露光
用マスクのパターンを、該パターンに応じた照明条件で
位置合わせして露光し、かつ該露光を前記露光用マスク
数に応じて繰り返すことを特徴とする。
えた半導体装置の製造方法において、前記セルアレイと
該セルアレイ以外のパターンを複数の露光用マスクに分
割して形成すると共に、少なくとも該セルアレイのパタ
ーンの一部に照明光の位相を変化させる位相シフタを設
けた複数の露光用マスクを用い、半導体基板上の各チッ
プに対して順次、前記複数の露光用マスクのうち一露光
用マスクのパターンを、該パターンに応じた照明条件で
位置合わせして露光し、かつ該露光を前記露光用マスク
数に応じて繰り返すことを特徴とする。
【００４４】（5'）セルアレイと該セルアレイ以外の２
つの露光用マスクを設け、半導体基板上の一チップに対
し、前記２つの露光用マスクのうち一方の露光用マスク
のパターンを、該パターンに適した照明条件で位置合わ
せして露光し、次いで他方の露光用マスクのパターン
を、該パターンに適した照明条件で該チップに対し位置
合わせして重ね合わせ露光し、さらに以上の工程を半導
体基板上の各チップに対して行うことを特徴とする。
つの露光用マスクを設け、半導体基板上の一チップに対
し、前記２つの露光用マスクのうち一方の露光用マスク
のパターンを、該パターンに適した照明条件で位置合わ
せして露光し、次いで他方の露光用マスクのパターン
を、該パターンに適した照明条件で該チップに対し位置
合わせして重ね合わせ露光し、さらに以上の工程を半導
体基板上の各チップに対して行うことを特徴とする。
【００４５】（６）複数のセルからなるセルアレイを備
えた半導体装置の製造方法において、前記セルアレイと
該セルアレイ以外のそれぞれのパターンを一枚の露光用
マスクの、半導体基板上のチップ配置に応じた所定の位
置関係を有する異なる領域に分割して形成し、該セルア
レイのパターンの一部に照明光の位相を変化させる位相
シフタを設け、かつ該セルアレイ以外のパターンに対応
する領域に回折格子パターンを設けた露光用マスクを用
い、半導体基板上の各チップに対して前記露光用マスク
の各々の領域のパターンがそれぞれ一度転写されるよう
に、前記露光用マスクの各々の領域のパターンを、半導
体基板上の該領域数と同じ数のチップに対しそれぞれ位
置合わせして同時に露光し、かつ該露光を前記領域数に
応じて繰り返すことを特徴とする。
えた半導体装置の製造方法において、前記セルアレイと
該セルアレイ以外のそれぞれのパターンを一枚の露光用
マスクの、半導体基板上のチップ配置に応じた所定の位
置関係を有する異なる領域に分割して形成し、該セルア
レイのパターンの一部に照明光の位相を変化させる位相
シフタを設け、かつ該セルアレイ以外のパターンに対応
する領域に回折格子パターンを設けた露光用マスクを用
い、半導体基板上の各チップに対して前記露光用マスク
の各々の領域のパターンがそれぞれ一度転写されるよう
に、前記露光用マスクの各々の領域のパターンを、半導
体基板上の該領域数と同じ数のチップに対しそれぞれ位
置合わせして同時に露光し、かつ該露光を前記領域数に
応じて繰り返すことを特徴とする。
【００４６】（７） (1)〜(6) において、セルアレイ以
外のパターンが、半透明でかつ隣接する開口パターンを
透過する露光光に対して位相差をほぼ反転させる位相シ
フタで形成されたことを特徴とする。
外のパターンが、半透明でかつ隣接する開口パターンを
透過する露光光に対して位相差をほぼ反転させる位相シ
フタで形成されたことを特徴とする。
【００４７】（８）透明基板上に遮光膜の開口パターン
を形成してなる露光用マスクにおいて、半導体基板上の
チップ配置に応じた所定の位置関係を有する異なる領域
に、セルアレイと該セルアレイ以外のそれぞれのパター
ンが分割して形成され、前記セルアレイのパターンの一
部に照明光の位相を変化させる位相シフタが設けられ、
かつ前記遮光膜に対向する裏面のセルアレイ以外のパタ
ーンに対応する領域に回折格子パターンが設けられてい
ることを特徴とする。
を形成してなる露光用マスクにおいて、半導体基板上の
チップ配置に応じた所定の位置関係を有する異なる領域
に、セルアレイと該セルアレイ以外のそれぞれのパター
ンが分割して形成され、前記セルアレイのパターンの一
部に照明光の位相を変化させる位相シフタが設けられ、
かつ前記遮光膜に対向する裏面のセルアレイ以外のパタ
ーンに対応する領域に回折格子パターンが設けられてい
ることを特徴とする。
【００４８】（９）半導体装置の製造方法に使用される
露光用マスクにおいて、セルアレイのパターンの一部の
アレイ端に、前記セルアレイを構成するのとほぼ同じ寸
法を有するアレイパターンでかつ素子として機能しない
第１のダミーパターンを設け、前記セルアレイのパター
ンに対し第１のダミーパターンより外側に該ダミーパタ
ーンより寸法の大きい第２のダミーパターンを設けてな
ることを特徴とする。
露光用マスクにおいて、セルアレイのパターンの一部の
アレイ端に、前記セルアレイを構成するのとほぼ同じ寸
法を有するアレイパターンでかつ素子として機能しない
第１のダミーパターンを設け、前記セルアレイのパター
ンに対し第１のダミーパターンより外側に該ダミーパタ
ーンより寸法の大きい第２のダミーパターンを設けてな
ることを特徴とする。
【００４９】（10）複数の島状の開口パターンが周期的
に配置され、隣接する開口パターンに露光光の波長λに
対してほぼλ／２の光路差を持たせた露光用マスクを用
い、半導体基板上に島状の配線パターンを形成する半導
体装置の製造方法において、前記基板の最上層として絶
縁膜を形成する工程と、前記絶縁膜上にポジ型レジスト
を形成する工程と、前記露光用マスクのパターンを前記
レジストに露光，現像してレジストパターンを形成する
工程と、前記レジストパターンをマスクに前記絶縁膜を
選択エッチングして溝を形成する工程と、前記絶縁膜の
溝に配線材料を埋め込む工程とを含むことを特徴とす
る。
に配置され、隣接する開口パターンに露光光の波長λに
対してほぼλ／２の光路差を持たせた露光用マスクを用
い、半導体基板上に島状の配線パターンを形成する半導
体装置の製造方法において、前記基板の最上層として絶
縁膜を形成する工程と、前記絶縁膜上にポジ型レジスト
を形成する工程と、前記露光用マスクのパターンを前記
レジストに露光，現像してレジストパターンを形成する
工程と、前記レジストパターンをマスクに前記絶縁膜を
選択エッチングして溝を形成する工程と、前記絶縁膜の
溝に配線材料を埋め込む工程とを含むことを特徴とす
る。
【００５０】（11） (1)〜(5) において、露光用マスク
を照明する２次光源の面内強度分布が、光軸に対して偏
心した位置にある少なくとも２つの局所領域の方が光軸
近傍より大となるように形成し、かつ投影光学系の瞳の
半径を１としたときに、光軸と局所領域中心の距離σ
ｒ、局所領域の半径σｓが、 ０．６ ≦σｒ≦０．９ ０．１５≦σｓ≦０．３ の条件を満たすように制限する照明絞りを用いて、セル
アレイ以外のパターンを露光することを特徴とする。
を照明する２次光源の面内強度分布が、光軸に対して偏
心した位置にある少なくとも２つの局所領域の方が光軸
近傍より大となるように形成し、かつ投影光学系の瞳の
半径を１としたときに、光軸と局所領域中心の距離σ
ｒ、局所領域の半径σｓが、 ０．６ ≦σｒ≦０．９ ０．１５≦σｓ≦０．３ の条件を満たすように制限する照明絞りを用いて、セル
アレイ以外のパターンを露光することを特徴とする。
【００５１】（12） (1)〜(5) において、露光用マスク
を照明する２次光源の面内強度分布が、光軸に対して中
心を有する円環状の局所領域の方が光軸近傍より大とな
るように形成し、かつ投影光学系の瞳の半径を１とした
ときに、光軸と円環の外半径σａ、外半径と内半径の比
εが、 ０．６≦σａ≦０．９ ０．５≦ε ≦０．７５ の条件を満たすように制限する照明絞りを用いて、セル
アレイ以外のパターンを露光することを特徴とする。
を照明する２次光源の面内強度分布が、光軸に対して中
心を有する円環状の局所領域の方が光軸近傍より大とな
るように形成し、かつ投影光学系の瞳の半径を１とした
ときに、光軸と円環の外半径σａ、外半径と内半径の比
εが、 ０．６≦σａ≦０．９ ０．５≦ε ≦０．７５ の条件を満たすように制限する照明絞りを用いて、セル
アレイ以外のパターンを露光することを特徴とする。
【００５２】（13） (1)〜(2) に用いる露光用マスクの
製造方法において、透明基板上に遮光膜を形成し、セル
アレイ以外の領域に対応して遮光膜に開口パターンを形
成する工程と、全面にハーフトーン膜を成膜する工程
と、遮光膜の開口パターンを設けた領域上のハーフトー
ン膜上に所定のレジストパターンを形成し、かつセルア
レイの領域の遮光膜上のハーフトーン膜上にレジストの
開口パターンを形成して、露出しているハーフトーン膜
をエッチングする工程と、レジストを剥離して再度レジ
ストを塗布し、セルアレイの領域の遮光膜上に所定の開
口パターンを形成し、露出している遮光膜をエッチング
する工程と、レジストを剥離して再度レジストを塗布
し、遮光膜の開口パターンの一部にレジスト開口を設
け、露出している透明基板を所定量エッチングして掘り
込む工程とを有することを特徴とする。
製造方法において、透明基板上に遮光膜を形成し、セル
アレイ以外の領域に対応して遮光膜に開口パターンを形
成する工程と、全面にハーフトーン膜を成膜する工程
と、遮光膜の開口パターンを設けた領域上のハーフトー
ン膜上に所定のレジストパターンを形成し、かつセルア
レイの領域の遮光膜上のハーフトーン膜上にレジストの
開口パターンを形成して、露出しているハーフトーン膜
をエッチングする工程と、レジストを剥離して再度レジ
ストを塗布し、セルアレイの領域の遮光膜上に所定の開
口パターンを形成し、露出している遮光膜をエッチング
する工程と、レジストを剥離して再度レジストを塗布
し、遮光膜の開口パターンの一部にレジスト開口を設
け、露出している透明基板を所定量エッチングして掘り
込む工程とを有することを特徴とする。
【００５３】（14） (1)〜(2) に用いる露光用マスクの
製造方法において、透明基板上に遮光膜を形成し、セル
アレイ以外の領域に対応して遮光膜に開口パターンを形
成する工程と、全面にハーフトーン膜を成膜する工程
と、遮光膜の開口パターンを設けた領域のハーフトーン
膜上に所定のレジストパターンを形成し、かつセルアレ
イの領域の遮光膜上のハーフトーン膜上に所定のレジス
トパターンを形成し、露出しているハーフトーン膜をエ
ッチングする工程と、さらに露出している遮光膜をエッ
チングする工程と、レジストを剥離して再度レジストを
塗布した後、セルアレイの領域の遮光膜及びハーフトー
ン膜の開口の一部にレジスト開口を設け、露出している
透明基板を所定量エッチングして掘り込む工程とを有す
ることを特徴とする。
製造方法において、透明基板上に遮光膜を形成し、セル
アレイ以外の領域に対応して遮光膜に開口パターンを形
成する工程と、全面にハーフトーン膜を成膜する工程
と、遮光膜の開口パターンを設けた領域のハーフトーン
膜上に所定のレジストパターンを形成し、かつセルアレ
イの領域の遮光膜上のハーフトーン膜上に所定のレジス
トパターンを形成し、露出しているハーフトーン膜をエ
ッチングする工程と、さらに露出している遮光膜をエッ
チングする工程と、レジストを剥離して再度レジストを
塗布した後、セルアレイの領域の遮光膜及びハーフトー
ン膜の開口の一部にレジスト開口を設け、露出している
透明基板を所定量エッチングして掘り込む工程とを有す
ることを特徴とする。
【００５４】（15） (1)〜(2) に用いる露光用マスクの
製造方法において、透明基板上にセルアレイの領域に開
口パターンを形成したハーフトーン膜を形成する工程
と、全面に遮光膜を成膜する工程と、セルアレイ領域の
遮光膜上に所定のレジストパターンを形成し、かつセル
アレイ以外の領域のハーフトーン膜上の遮光膜上に所定
のレジストパターンを形成して、露出している遮光膜を
エッチングする工程と、さらに露出しているハーフトー
ン膜をエッチングする工程と、レジストを剥離して再度
レジストを塗布した後、セルアレイ以外の領域の遮光膜
及びハーフトーン膜の開口の一部にレジスト開口を設
け、露出している透明基板を所定量エッチングして掘り
込む工程とを有することを特徴とする。
製造方法において、透明基板上にセルアレイの領域に開
口パターンを形成したハーフトーン膜を形成する工程
と、全面に遮光膜を成膜する工程と、セルアレイ領域の
遮光膜上に所定のレジストパターンを形成し、かつセル
アレイ以外の領域のハーフトーン膜上の遮光膜上に所定
のレジストパターンを形成して、露出している遮光膜を
エッチングする工程と、さらに露出しているハーフトー
ン膜をエッチングする工程と、レジストを剥離して再度
レジストを塗布した後、セルアレイ以外の領域の遮光膜
及びハーフトーン膜の開口の一部にレジスト開口を設
け、露出している透明基板を所定量エッチングして掘り
込む工程とを有することを特徴とする。
【００５５】（作用）本発明（請求項１，２）によれ
ば、セルアレイと該セルアレイ以外のそれぞれのパター
ンを一枚の露光用マスクの異なる複数の領域に分割形成
し、各々の領域をパターンに適した照明条件で露光する
ことにより、セルアレイ内部のパターンとセルアレイ以
外（例えば周辺回路）のパターンの両方で露光性能を向
上させることが可能となる。
ば、セルアレイと該セルアレイ以外のそれぞれのパター
ンを一枚の露光用マスクの異なる複数の領域に分割形成
し、各々の領域をパターンに適した照明条件で露光する
ことにより、セルアレイ内部のパターンとセルアレイ以
外（例えば周辺回路）のパターンの両方で露光性能を向
上させることが可能となる。
【００５６】また、例えばセルアレイのパターンをレベ
ンソンマスクを用いて作成し、セルアレイ以外のパター
ンをハーフトーンマスクを用いて作成することにより、
より露光性能を向上させることが可能である。ハーフト
ーンマスクでは、遮光膜パターンの代わりにハーフトー
ン膜のパターンを形成するため、レベンソンマスクのよ
うにパターン配置による制約を受けない。
ンソンマスクを用いて作成し、セルアレイ以外のパター
ンをハーフトーンマスクを用いて作成することにより、
より露光性能を向上させることが可能である。ハーフト
ーンマスクでは、遮光膜パターンの代わりにハーフトー
ン膜のパターンを形成するため、レベンソンマスクのよ
うにパターン配置による制約を受けない。
【００５７】従って、各々のパターンに有効な露光用マ
スクの条件と照明条件を選定することにより、周辺回路
のパターンにおいてパターン転写精度を向上させること
ができる。ここで、照明条件とは、投影光学系の開口数
ＮＡと２次光源の形状及びパターンを所望寸法に形成す
る露光量の設定を含む。
スクの条件と照明条件を選定することにより、周辺回路
のパターンにおいてパターン転写精度を向上させること
ができる。ここで、照明条件とは、投影光学系の開口数
ＮＡと２次光源の形状及びパターンを所望寸法に形成す
る露光量の設定を含む。
【００５８】なお、上記の説明ではセルアレイ以外のパ
ターンをハーフトーンマスクを用いて作成したが、これ
に限らず、通常マスクでも斜入射照明を用いることで、
解像性能を向上させることが可能である。要は、異なる
照明条件であることが重要である。セルアレイ，セルア
レイ以外を共にハーフトーンマスクで形成して、斜入射
照明の条件を変えるようにしてもよい。例えば、パター
ンサイズ，配置等が変わると最適照明条件が変わるた
め、セルアレイ，セルアレイ以外にハーフトーンマスク
を用いた場合にも、本発明を適用することができる。
ターンをハーフトーンマスクを用いて作成したが、これ
に限らず、通常マスクでも斜入射照明を用いることで、
解像性能を向上させることが可能である。要は、異なる
照明条件であることが重要である。セルアレイ，セルア
レイ以外を共にハーフトーンマスクで形成して、斜入射
照明の条件を変えるようにしてもよい。例えば、パター
ンサイズ，配置等が変わると最適照明条件が変わるた
め、セルアレイ，セルアレイ以外にハーフトーンマスク
を用いた場合にも、本発明を適用することができる。
【００５９】また、本発明（請求項３〜５）によれば、
請求項１，２と同様に、セルアレイとセルアレイ以外の
パターンに対して異なる照明条件で露光することによ
り、セルアレイ及びセルアレイ以外の部分共に解像性能
を向上させることができる。ここで、異なる照明条件で
の露光は、セルアレイとこれに隣接する周辺回路のパタ
ーンを複数の露光用マスクに分割して形成し、異なる露
光条件で基板上に位置合わせして重ね合わせ露光するこ
とにより達成される。
請求項１，２と同様に、セルアレイとセルアレイ以外の
パターンに対して異なる照明条件で露光することによ
り、セルアレイ及びセルアレイ以外の部分共に解像性能
を向上させることができる。ここで、異なる照明条件で
の露光は、セルアレイとこれに隣接する周辺回路のパタ
ーンを複数の露光用マスクに分割して形成し、異なる露
光条件で基板上に位置合わせして重ね合わせ露光するこ
とにより達成される。
【００６０】また、本発明（請求項６）によれば、照明
条件を切り換えるのではなく、露光用マスクに工夫（例
えば請求項８のような工夫）をすることにより実質的に
照明条件を変えることができ、これにより請求項１〜５
と同様に、セルアレイ及びセルアレイ以外のパターン共
に解像性能を向上させることができる。
条件を切り換えるのではなく、露光用マスクに工夫（例
えば請求項８のような工夫）をすることにより実質的に
照明条件を変えることができ、これにより請求項１〜５
と同様に、セルアレイ及びセルアレイ以外のパターン共
に解像性能を向上させることができる。
【００６１】また、本発明（請求項９）によれば、周期
端のパターンをダミーパターン（第１のダミーパター
ン）とし、第１のダミーパターンの外側にそれより寸法
の大きい第２のダミーパターンを設けることにより、第
１のダミーパターンの投影像の光強度はセルのパターン
より大きくなるが、メモリセル部分は投影像の光強度が
均一になる。このため、ネガ型レジストを用いた場合に
も、レジストパターンの先細りや残渣が生じるのを未然
に防止できる。
端のパターンをダミーパターン（第１のダミーパター
ン）とし、第１のダミーパターンの外側にそれより寸法
の大きい第２のダミーパターンを設けることにより、第
１のダミーパターンの投影像の光強度はセルのパターン
より大きくなるが、メモリセル部分は投影像の光強度が
均一になる。このため、ネガ型レジストを用いた場合に
も、レジストパターンの先細りや残渣が生じるのを未然
に防止できる。
【００６２】また、本発明（請求項１０）によれば、成
膜或いはエッチング工程を工夫することで、レベンソン
マスクとポジ型レジストを用いてパターン形成すること
ができる。このため、レベンソンマスクによるパターン
転写精度をさらに向上させることができる。
膜或いはエッチング工程を工夫することで、レベンソン
マスクとポジ型レジストを用いてパターン形成すること
ができる。このため、レベンソンマスクによるパターン
転写精度をさらに向上させることができる。
【００６３】
【発明の実施の形態】まず、実施形態を説明する前に、
本発明の各請求項に関してより詳しく説明しておく。
本発明の各請求項に関してより詳しく説明しておく。
【００６４】請求項１から３記載の発明によれば、セル
アレイ内部のパターンとセルアレイ以外のパターンの両
方で露光性能を向上させることが可能である。例えば、
セルアレイ内部のパターンが図１に示すように規則的に
配置されている場合には、隣り合う開口部の位相差を全
てのパターンにおいて１８０度にすることが可能であ
る。しかし、セルアレイ以外のパターン（例えばセンス
アンプ）では、全てを１８０度（ノーマル配置）にする
ことはできず、アブノーマル配置が生じるのを避けられ
ない。
アレイ内部のパターンとセルアレイ以外のパターンの両
方で露光性能を向上させることが可能である。例えば、
セルアレイ内部のパターンが図１に示すように規則的に
配置されている場合には、隣り合う開口部の位相差を全
てのパターンにおいて１８０度にすることが可能であ
る。しかし、セルアレイ以外のパターン（例えばセンス
アンプ）では、全てを１８０度（ノーマル配置）にする
ことはできず、アブノーマル配置が生じるのを避けられ
ない。
【００６５】セルアレイ以外のパターンにおいて、０度
の開口間の寸法が例えば０．２５μｍ以下の場合、σ＝
０．３の露光条件では良好な解像は望めない。これは、
図６（b2）に示すように、アブノーマル配置のパターン
に相当する基板上の光強度プロファイルのコントラスト
が小さいためである。そこで、セルアレイとセンスアン
プ部分のパターンに対して、最適な照明条件で露光する
ように構成する。これにより、セルアレイ及びセンスア
ンプ部分共に解像性能を向上させることができる。
の開口間の寸法が例えば０．２５μｍ以下の場合、σ＝
０．３の露光条件では良好な解像は望めない。これは、
図６（b2）に示すように、アブノーマル配置のパターン
に相当する基板上の光強度プロファイルのコントラスト
が小さいためである。そこで、セルアレイとセンスアン
プ部分のパターンに対して、最適な照明条件で露光する
ように構成する。これにより、セルアレイ及びセンスア
ンプ部分共に解像性能を向上させることができる。
【００６６】異なる最適な照明条件での露光は、セルア
レイとこれに隣接する周辺回路のパターンを一枚の露光
用マスクの別の領域に分割して形成し、異なる露光条件
で基板上に位置合わせをして重ね合わせ露光することに
より達成される。
レイとこれに隣接する周辺回路のパターンを一枚の露光
用マスクの別の領域に分割して形成し、異なる露光条件
で基板上に位置合わせをして重ね合わせ露光することに
より達成される。
【００６７】ここで、公知の重ね合わせ露光方法につい
て説明する。
て説明する。
【００６８】特開平４−１４６６１７号公報には、レベ
ンソン型位相シフト法を用いて孤立パターンを形成する
方法について示されている。レベンソンマスクとして形
成した周期的な第１のパターンと、周期パターンのうち
所望の孤立パターン以外の不要パターンを消去するため
の第２のパターンを一枚若しくは複数枚の露光用マスク
上に形成し、重ね合わせ露光をする。
ンソン型位相シフト法を用いて孤立パターンを形成する
方法について示されている。レベンソンマスクとして形
成した周期的な第１のパターンと、周期パターンのうち
所望の孤立パターン以外の不要パターンを消去するため
の第２のパターンを一枚若しくは複数枚の露光用マスク
上に形成し、重ね合わせ露光をする。
【００６９】従って、パターンに応じて照明条件を換え
て各々のパターンに対して十分な解像性能を得ることを
主旨とする本発明とは、根本的に異なる。また、この方
法では、不要パターンを消去するための第２のパターン
を余分に発生させる必要があり、実用上の大きな問題と
なる。
て各々のパターンに対して十分な解像性能を得ることを
主旨とする本発明とは、根本的に異なる。また、この方
法では、不要パターンを消去するための第２のパターン
を余分に発生させる必要があり、実用上の大きな問題と
なる。
【００７０】特開平４−１２７１５０号公報には、重ね
合わせ露光方法の別の形態について提案されている。即
ち、一枚若しくは複数枚の露光用マスクに第１のパター
ンと第２のパターンを分割して形成し、位相差を設けた
光で重ね合わせ露光する。つまり、この提案の目的は、
露光用マスクにシフタを形成せずに露光装置により位相
シフト効果を持たせることにある。
合わせ露光方法の別の形態について提案されている。即
ち、一枚若しくは複数枚の露光用マスクに第１のパター
ンと第２のパターンを分割して形成し、位相差を設けた
光で重ね合わせ露光する。つまり、この提案の目的は、
露光用マスクにシフタを形成せずに露光装置により位相
シフト効果を持たせることにある。
【００７１】露光用マスク上のパターンを位相差を設け
た以外の、σなどの照明条件は同一で照明することにな
る。これは、位相シフト効果を持たせるためには照明条
件を揃える必要があるためである。従って、前記した課
題の（１）を解決する方法とならない。
た以外の、σなどの照明条件は同一で照明することにな
る。これは、位相シフト効果を持たせるためには照明条
件を揃える必要があるためである。従って、前記した課
題の（１）を解決する方法とならない。
【００７２】本発明の主旨は、パターンに応じて照明条
件を換えて各々のパターンに対して十分な解像性能を得
ることであるから、上記提案とは根本的に異なる。例え
ば図６に、レベンソンマスクをσ＝０．３の絞りを用い
て露光した場合(b1)(b2)、また通常マスクを、図５
（ｃ）に示すような光軸を中心として露光用マスク上の
ライン＆スペースパターンと４５度になる方向で光軸よ
りσｒの位置に半径σｓに制限された４個の主部分を有
する絞りを用いて露光した場合(c1)(c2)、の投影像の光
強度について例示する。ここで、瞳の半径を１とした場
合に、σｒ＝０．７５，σｓ＝０．１５とする。
件を換えて各々のパターンに対して十分な解像性能を得
ることであるから、上記提案とは根本的に異なる。例え
ば図６に、レベンソンマスクをσ＝０．３の絞りを用い
て露光した場合(b1)(b2)、また通常マスクを、図５
（ｃ）に示すような光軸を中心として露光用マスク上の
ライン＆スペースパターンと４５度になる方向で光軸よ
りσｒの位置に半径σｓに制限された４個の主部分を有
する絞りを用いて露光した場合(c1)(c2)、の投影像の光
強度について例示する。ここで、瞳の半径を１とした場
合に、σｒ＝０．７５，σｓ＝０．１５とする。
【００７３】セルアレイと周辺回路、ここではセンスア
ンプ部のパターンに分割して照明条件を変えることによ
り、いずれのパターンもデバイスを作成するに十分なパ
ターン転写精度をもって解像することができる。さら
に、セルアレイ外のパターンをハーフトーンマスクを用
いて作成することにより、より露光性能を向上させるこ
とが可能である。ハーフトーンマスクでは遮光膜パター
ンの代わりにハーフトーン膜のパターンを形成するた
め、レベンソン型マスクのように、パターン配置による
制約を受けない。
ンプ部のパターンに分割して照明条件を変えることによ
り、いずれのパターンもデバイスを作成するに十分なパ
ターン転写精度をもって解像することができる。さら
に、セルアレイ外のパターンをハーフトーンマスクを用
いて作成することにより、より露光性能を向上させるこ
とが可能である。ハーフトーンマスクでは遮光膜パター
ンの代わりにハーフトーン膜のパターンを形成するた
め、レベンソン型マスクのように、パターン配置による
制約を受けない。
【００７４】従って、各々のパターンに有効な露光用マ
スクの条件と照明条件を選定することにより、周辺回路
のパターンにおいてパターン転写精度を向上させること
ができる。ここで、照明条件とは、投影光学系の開口数
ＮＡと二次光源の形状及びパターンを所望寸法に形成す
る露光量の設定を含む。
スクの条件と照明条件を選定することにより、周辺回路
のパターンにおいてパターン転写精度を向上させること
ができる。ここで、照明条件とは、投影光学系の開口数
ＮＡと二次光源の形状及びパターンを所望寸法に形成す
る露光量の設定を含む。
【００７５】また、請求項１から３記載の発明の露光シ
ーケンスについて説明する。
ーケンスについて説明する。
【００７６】一般的に半導体装置の製造においては、ス
テッパと呼ばれる露光装置を用いてステップアンドリピ
ート方式により、一枚の基板に複数の半導体装置のチッ
プを形成する。また、作成工程として複数枚の基板を一
単位として扱う。従って、一度にチップ数×基板枚数分
の半導体装置のチップが形成される。また、基板上には
予め装置の構成要素が形成されており、同時に位置合わ
せのためのアライメントマークが形成されている。この
アライメントマークを検出して半導体装置のチップに位
置合わせして露光する。
テッパと呼ばれる露光装置を用いてステップアンドリピ
ート方式により、一枚の基板に複数の半導体装置のチッ
プを形成する。また、作成工程として複数枚の基板を一
単位として扱う。従って、一度にチップ数×基板枚数分
の半導体装置のチップが形成される。また、基板上には
予め装置の構成要素が形成されており、同時に位置合わ
せのためのアライメントマークが形成されている。この
アライメントマークを検出して半導体装置のチップに位
置合わせして露光する。
【００７７】請求項１から３の露光シーケンスは、以下
の３方法に対応する。
の３方法に対応する。
【００７８】１）分割して形成されたうちの一つの領域
のパターンを、基板上に予め形成された半導体装置のチ
ップ配置に従って位置合わせして露光し、次に露光領域
を切り換えて同じくチップ配置に従って位置合わせし、
重ね合わせ露光する。
のパターンを、基板上に予め形成された半導体装置のチ
ップ配置に従って位置合わせして露光し、次に露光領域
を切り換えて同じくチップ配置に従って位置合わせし、
重ね合わせ露光する。
【００７９】つまり、一枚の基板上に一つのパターンを
チップ配置に対応して全チップ転写した後、別の領域の
パターンをチップ配置に従って順次露光していく。
チップ配置に対応して全チップ転写した後、別の領域の
パターンをチップ配置に従って順次露光していく。
【００８０】２）分割して形成されたうちの一つの領域
のパターンを、基板上に予め形成された一つのチップに
位置合わせして露光した後、直ぐに露光領域を切り換え
て別の領域のパターンを転写する。これを、分割して形
成された領域の数に応じて順次行う。次に、これまでの
工程をチップ配置に応じて、基板上のチップを切り換え
ながら繰り返す。
のパターンを、基板上に予め形成された一つのチップに
位置合わせして露光した後、直ぐに露光領域を切り換え
て別の領域のパターンを転写する。これを、分割して形
成された領域の数に応じて順次行う。次に、これまでの
工程をチップ配置に応じて、基板上のチップを切り換え
ながら繰り返す。
【００８１】つまり、複数のパターンを重ね合わせ露光
して一つのチップにパターン転写した後、別のチップを
順次形成していく。
して一つのチップにパターン転写した後、別のチップを
順次形成していく。
【００８２】３）分割して形成されたうちの一つの領域
のパターンを、基板上に予め形成された半導体装置のチ
ップ配置に従って位置合わせして露光し、次に基板を交
換して複数枚の基板に対して以上の露光をそれぞれ行
う。次に、露光用マスクの露光領域を切り換えて、再度
基板を入れ換え、順次複数の基板に対してチップ配置に
従って位置合わせし、重ね合わせ露光する。
のパターンを、基板上に予め形成された半導体装置のチ
ップ配置に従って位置合わせして露光し、次に基板を交
換して複数枚の基板に対して以上の露光をそれぞれ行
う。次に、露光用マスクの露光領域を切り換えて、再度
基板を入れ換え、順次複数の基板に対してチップ配置に
従って位置合わせし、重ね合わせ露光する。
【００８３】つまり、一単位の複数基板に一つの領域の
パターンを順次露光した後、再度、基板を入れ換えて他
の領域のパターンを順次露光していく。
パターンを順次露光した後、再度、基板を入れ換えて他
の領域のパターンを順次露光していく。
【００８４】これらの露光シーケンスは、露光装置の重
ね合わせ精度、及び目的とする半導体装置の作成におけ
る製造効率により適切なものを選択すればよい。
ね合わせ精度、及び目的とする半導体装置の作成におけ
る製造効率により適切なものを選択すればよい。
【００８５】請求項３〜５記載の発明によれば、請求項
１，２記載の発明と同様に、セルアレイとセルアレイ以
外のパターンに対して、異なる照明条件で露光すること
によりセルアレイ及びセルアレイ以外の部分共に解像性
能を向上させることができる。ここで、異なる照明条件
での露光は、セルアレイとこれに隣接する周辺回路のパ
ターンを複数の露光用マスクに分割して形成し、異なる
露光条件で基板上に位置合わせして重ね合わせ露光する
ことにより達成される。
１，２記載の発明と同様に、セルアレイとセルアレイ以
外のパターンに対して、異なる照明条件で露光すること
によりセルアレイ及びセルアレイ以外の部分共に解像性
能を向上させることができる。ここで、異なる照明条件
での露光は、セルアレイとこれに隣接する周辺回路のパ
ターンを複数の露光用マスクに分割して形成し、異なる
露光条件で基板上に位置合わせして重ね合わせ露光する
ことにより達成される。
【００８６】また、請求項３〜５はそれぞれ上記の露光
シーケンスの３）、１）、２）に対応している。但し、
一枚の露光用マスクの異なる領域のパターンを重ね合わ
せ露光するのではなく、複数枚の露光用マスクを交換し
て、それぞれの露光用マスクに形成されたパターンを重
ね合わせ露光する。
シーケンスの３）、１）、２）に対応している。但し、
一枚の露光用マスクの異なる領域のパターンを重ね合わ
せ露光するのではなく、複数枚の露光用マスクを交換し
て、それぞれの露光用マスクに形成されたパターンを重
ね合わせ露光する。
【００８７】請求項６記載の発明によれば、請求項１と
同様に、セルアレイとセルアレイ以外のパターンに対し
て、異なる照明条件で露光することによりセルアレイ及
びセルアレイ以外のパターン共に解像性能を向上させる
ことができる。
同様に、セルアレイとセルアレイ以外のパターンに対し
て、異なる照明条件で露光することによりセルアレイ及
びセルアレイ以外のパターン共に解像性能を向上させる
ことができる。
【００８８】請求項６では、請求項１から５同様に、セ
ルアレイとセンスアンプ部分のパターンに対して異なる
照明条件で露光することにより、セルアレイ及びセルア
レイ以外の部分共に解像性能を向上させることができ
る。ここで、請求項１から５と異なる点は照明条件を切
り換える方法である。
ルアレイとセンスアンプ部分のパターンに対して異なる
照明条件で露光することにより、セルアレイ及びセルア
レイ以外の部分共に解像性能を向上させることができ
る。ここで、請求項１から５と異なる点は照明条件を切
り換える方法である。
【００８９】請求項１から５は露光装置において照明条
件を切り換えて基板上に重ね合わせ露光するのに対し
て、請求項６記載の発明では露光用マスクに工夫をする
ことにより、実質的に照明条件を換える。即ち、露光用
マスクを構成する基板の半導体装置のパターンが形成さ
れる面と対向する（露光装置に載置した際に照明側に相
当する）面で、かつセルアレイ以外の周辺回路に相当す
る部分に回折格子を形成する。
件を切り換えて基板上に重ね合わせ露光するのに対し
て、請求項６記載の発明では露光用マスクに工夫をする
ことにより、実質的に照明条件を換える。即ち、露光用
マスクを構成する基板の半導体装置のパターンが形成さ
れる面と対向する（露光装置に載置した際に照明側に相
当する）面で、かつセルアレイ以外の周辺回路に相当す
る部分に回折格子を形成する。
【００９０】この場合、セルアレイ部分は露光装置の照
明条件で照明されるのに対して、セルアレイ以外の部分
は対向する面に回折格子を形成したことにより、透過し
てきた回折光で照明される。例えば、露光光に対してほ
ぼ１８０度の位相差を有し、４５度に直交する回折格子
パターンを形成しておくことにより、上述した光軸より
σｒの位置に半径σｓに制限された４個の主部分を有す
る絞りを使用した場合に近い効果を得ることができる。
明条件で照明されるのに対して、セルアレイ以外の部分
は対向する面に回折格子を形成したことにより、透過し
てきた回折光で照明される。例えば、露光光に対してほ
ぼ１８０度の位相差を有し、４５度に直交する回折格子
パターンを形成しておくことにより、上述した光軸より
σｒの位置に半径σｓに制限された４個の主部分を有す
る絞りを使用した場合に近い効果を得ることができる。
【００９１】さらに、請求項６記載の発明では、セルア
レイ及びセルアレイ以外の部分を同時に同一の照明条件
で露光を行う。例えば、上述の露光用マスクを用いてス
テップアンドリピート方式で露光する際、一つの露光ス
テップではセルアレイ部分が所定のチップに位置合わせ
され、セルアレイ以外の部分は隣接するチップに位置合
わせされ露光される。他の露光ステップで所定のチップ
にセルアレイ以外の部分が位置合わせされ露光される。
このように露光用マスク上の複数の領域に分割して形成
されたパターンは、各々が基板上のチップに対して一度
転写される。
レイ及びセルアレイ以外の部分を同時に同一の照明条件
で露光を行う。例えば、上述の露光用マスクを用いてス
テップアンドリピート方式で露光する際、一つの露光ス
テップではセルアレイ部分が所定のチップに位置合わせ
され、セルアレイ以外の部分は隣接するチップに位置合
わせされ露光される。他の露光ステップで所定のチップ
にセルアレイ以外の部分が位置合わせされ露光される。
このように露光用マスク上の複数の領域に分割して形成
されたパターンは、各々が基板上のチップに対して一度
転写される。
【００９２】この方法では、露光用マスクのセルアレイ
とセルアレイ以外のパターンが形成された領域が、ステ
ップの大きさに対応して形成されている必要がある。即
ち、予め基板上に形成されているチップ配置のピッチの
倍数に対応して形成されている必要がある。これによ
り、セルアレイとセルアレイ以外のパターン部を位置合
わせする特別なアライメント露光の工程が必要ない。
とセルアレイ以外のパターンが形成された領域が、ステ
ップの大きさに対応して形成されている必要がある。即
ち、予め基板上に形成されているチップ配置のピッチの
倍数に対応して形成されている必要がある。これによ
り、セルアレイとセルアレイ以外のパターン部を位置合
わせする特別なアライメント露光の工程が必要ない。
【００９３】前述のように、一般に半導体装置の製造工
程において、予め装置の構成要素が形成された基板上に
は、同時に位置合わせのためのアラインメントマークが
形成されており、該アラインメントマークを検出して位
置合わせして重ね合わせ露光する。つまり、請求項６記
載の発明によれば、通常の露光シーケンスと同様の工程
で可能であり、請求項１から５に対して、位置合わせ精
度を向上させることができる。また、露光シーケンスに
おいて請求項１から５記載の発明では露光操作が一つの
半導体装置パターン形成に対して複数回必要であるとい
うマイナス点を有しているが、請求項６記載の発明では
１回の操作で可能である。
程において、予め装置の構成要素が形成された基板上に
は、同時に位置合わせのためのアラインメントマークが
形成されており、該アラインメントマークを検出して位
置合わせして重ね合わせ露光する。つまり、請求項６記
載の発明によれば、通常の露光シーケンスと同様の工程
で可能であり、請求項１から５に対して、位置合わせ精
度を向上させることができる。また、露光シーケンスに
おいて請求項１から５記載の発明では露光操作が一つの
半導体装置パターン形成に対して複数回必要であるとい
うマイナス点を有しているが、請求項６記載の発明では
１回の操作で可能である。
【００９４】露光用マスクの照明側に、回折格子を形成
した光学素子を設置する露光方法については、特開平４
−３４３２１５号公報に示されている。これは、露光装
置で照明条件を変えるのではなく、露光用マスクに工夫
することで照明条件を変えたと同様の効果を得るのみで
ある。つまり、この方法では回折格子を透過してきた回
折光は、対向する面に形成されたデバイスパターンの特
定の部分にのみ照射されるものではない。回折光は回折
格子から斜めに放射されるため、サブミクロン以下の精
度で回折光の照射領域を設定するのは不可能である。当
然ながらセルアレイとセル以外のパターンを実質的にも
同一の照明条件で照明することになる。従って、課題の
（１）で述べたように、セルアレイとセル以外のパター
ンに対していずれも解像性能を向上させるのは不可能で
ある。
した光学素子を設置する露光方法については、特開平４
−３４３２１５号公報に示されている。これは、露光装
置で照明条件を変えるのではなく、露光用マスクに工夫
することで照明条件を変えたと同様の効果を得るのみで
ある。つまり、この方法では回折格子を透過してきた回
折光は、対向する面に形成されたデバイスパターンの特
定の部分にのみ照射されるものではない。回折光は回折
格子から斜めに放射されるため、サブミクロン以下の精
度で回折光の照射領域を設定するのは不可能である。当
然ながらセルアレイとセル以外のパターンを実質的にも
同一の照明条件で照明することになる。従って、課題の
（１）で述べたように、セルアレイとセル以外のパター
ンに対していずれも解像性能を向上させるのは不可能で
ある。
【００９５】本発明の主旨は、パターンに応じて照明条
件を換えて各々のパターンに対して十分な解像性能を得
ることであるから、上記提案とは根本的に異なる。
件を換えて各々のパターンに対して十分な解像性能を得
ることであるから、上記提案とは根本的に異なる。
【００９６】請求項９記載の発明によれば、周期端のパ
ターンをダミーパターンとし、これについてメモリセル
としては機能しないよう構成する。詳細には、セルアレ
イの周期端にメモリセルを構成すると同じパターンであ
って素子としては機能しない第１のダミーパターンを設
け、それよりセルアレイ外側に前記パターンより寸法の
大きい第２のダミーパターンを設ける。
ターンをダミーパターンとし、これについてメモリセル
としては機能しないよう構成する。詳細には、セルアレ
イの周期端にメモリセルを構成すると同じパターンであ
って素子としては機能しない第１のダミーパターンを設
け、それよりセルアレイ外側に前記パターンより寸法の
大きい第２のダミーパターンを設ける。
【００９７】セルアレイ外側にメモリセルと同じパター
ンであって、素子としては機能しない第１のダミーパタ
ーンを設けると、メモリセルの投影像の光強度が回復す
る。しかしながら、第１のダミーパターン部分の投影像
の光強度が小さいため、パターンの寸法によってはネガ
型レジストを用いた場合に残渣が生じる場合がある。こ
れを防止するために、メモリセルと同じパターンである
第１のダミーパターンのさらに外側にメモリセルより大
きいサイズの第２のダミーパターンを設けるようにレイ
アウトする。これにより第１のダミーパターンについて
光強度を低下させず、また、第２のダミーパターンは周
期端にあっても光強度が低下しない程度にサイズを大き
く設計する。
ンであって、素子としては機能しない第１のダミーパタ
ーンを設けると、メモリセルの投影像の光強度が回復す
る。しかしながら、第１のダミーパターン部分の投影像
の光強度が小さいため、パターンの寸法によってはネガ
型レジストを用いた場合に残渣が生じる場合がある。こ
れを防止するために、メモリセルと同じパターンである
第１のダミーパターンのさらに外側にメモリセルより大
きいサイズの第２のダミーパターンを設けるようにレイ
アウトする。これにより第１のダミーパターンについて
光強度を低下させず、また、第２のダミーパターンは周
期端にあっても光強度が低下しない程度にサイズを大き
く設計する。
【００９８】ここで、第２のダミーパターンを設けたこ
とで第１のダミーパターンの投影像の光強度はメモリセ
ルのパターンより大きくなる。しかしながら、メモリセ
ル部分は投影像の光強度が均一になる。
とで第１のダミーパターンの投影像の光強度はメモリセ
ルのパターンより大きくなる。しかしながら、メモリセ
ル部分は投影像の光強度が均一になる。
【００９９】第１、第２のダミーパターンは光強度をネ
ガ型レジストパターンが形成される程度に大きく構成さ
れる。従って、半導体製造装置としてレジストパターン
形成の次の工程としてレジストをエッチングマスクに下
地材料をエッチングすると、下地材料としてもパターン
が形成されることになる。
ガ型レジストパターンが形成される程度に大きく構成さ
れる。従って、半導体製造装置としてレジストパターン
形成の次の工程としてレジストをエッチングマスクに下
地材料をエッチングすると、下地材料としてもパターン
が形成されることになる。
【０１００】これがメモリセルとして機能しないために
は、次の２つの方法を採用することがあげられる。
は、次の２つの方法を採用することがあげられる。
【０１０１】１．半導体記憶装置の作成工程において、
本リソグラフィ工程以外の少なくとも一つの工程で、露
光用マスクパターンが周期端のダミーメモリセル部分を
除くよう構成する。例えば、上層の配線層とコンタクト
しないように構成する。
本リソグラフィ工程以外の少なくとも一つの工程で、露
光用マスクパターンが周期端のダミーメモリセル部分を
除くよう構成する。例えば、上層の配線層とコンタクト
しないように構成する。
【０１０２】２．周期端に相当するパターンではメモリ
セルは、セルアレイ内部と同様に作成するが、セルアレ
イと周辺回路の接合部分で、接合しないように構成す
る。
セルは、セルアレイ内部と同様に作成するが、セルアレ
イと周辺回路の接合部分で、接合しないように構成す
る。
【０１０３】次に、請求項１０記載の発明について説明
する。
する。
【０１０４】本発明は、ネガ型レジストがポジ型レジス
トに対して解像性能に劣る点に鑑みてなされた。リソグ
ラフィ以外の半導体記憶装置の製造工程、つまり成膜或
いはエッチング工程を工夫することで、レベンソンマス
クとポジ型レジストを用いてパターン形成するようにし
た。
トに対して解像性能に劣る点に鑑みてなされた。リソグ
ラフィ以外の半導体記憶装置の製造工程、つまり成膜或
いはエッチング工程を工夫することで、レベンソンマス
クとポジ型レジストを用いてパターン形成するようにし
た。
【０１０５】従来の半導体記憶装置の製造工程について
説明する。まず、下地となる基板上に所望の膜を形成し
た後、ネガ型レジストを塗布する。次いで、レベンソン
マスクを用いて露光し、膜上にレジストパターンを形成
する。次いで、レジストをマスクに所望の膜をエッチン
グして、パターン形成する。
説明する。まず、下地となる基板上に所望の膜を形成し
た後、ネガ型レジストを塗布する。次いで、レベンソン
マスクを用いて露光し、膜上にレジストパターンを形成
する。次いで、レジストをマスクに所望の膜をエッチン
グして、パターン形成する。
【０１０６】これに対して本発明の半導体記憶装置の製
造工程では、予め基板上に絶縁膜を形成し、この絶縁膜
上にポジ型レジストを塗布する。次いで、露光用マスク
パターンをポジ型レジスト上に転写する。次いで、レジ
ストパターンをエッチングマスクにして絶縁膜をエッチ
ングする。次いで、レジストを剥離した後、所望の膜を
全面に堆積させる。ここで、絶縁膜に形成された溝に所
望の膜が埋め込まれる。次いで、例えばＣＭＰ（Chemic
al Mechanical Polishing ）により表面を平坦化しつ
つ、溝部以外の膜を除去する。これにより、絶縁膜の溝
に所望の膜のパターンが形成される。
造工程では、予め基板上に絶縁膜を形成し、この絶縁膜
上にポジ型レジストを塗布する。次いで、露光用マスク
パターンをポジ型レジスト上に転写する。次いで、レジ
ストパターンをエッチングマスクにして絶縁膜をエッチ
ングする。次いで、レジストを剥離した後、所望の膜を
全面に堆積させる。ここで、絶縁膜に形成された溝に所
望の膜が埋め込まれる。次いで、例えばＣＭＰ（Chemic
al Mechanical Polishing ）により表面を平坦化しつ
つ、溝部以外の膜を除去する。これにより、絶縁膜の溝
に所望の膜のパターンが形成される。
【０１０７】この方法によれば、上述のようにポジ型レ
ジストを用いてパターン形成を行うことが可能であり、
レベンソンマスクによるパターン転写精度をさらに向上
させることができる。
ジストを用いてパターン形成を行うことが可能であり、
レベンソンマスクによるパターン転写精度をさらに向上
させることができる。
【０１０８】但し、上記のように絶縁膜に溝を形成し、
所望の膜を埋め込んだ後、溝部以外の膜を除去する方法
は、レベンソンマスクを用いる工程全てに適用できると
は限らない。例えば、所望の膜を埋め込む際にその下地
とのコンタクトが問題になる、つまり、コンタクト抵抗
が半導体記憶装置の動作において問題となるしきい値以
上になる場合には、本工程は用いられない。
所望の膜を埋め込んだ後、溝部以外の膜を除去する方法
は、レベンソンマスクを用いる工程全てに適用できると
は限らない。例えば、所望の膜を埋め込む際にその下地
とのコンタクトが問題になる、つまり、コンタクト抵抗
が半導体記憶装置の動作において問題となるしきい値以
上になる場合には、本工程は用いられない。
【０１０９】なお、上記のＣＭＰ工程の代わりには、Ｒ
ＩＥによる全面エッチングや、レジスト若しくはＳＯＧ
を塗布して平坦化した後にＲＩＥによるエッチバックを
行ってもよい。
ＩＥによる全面エッチングや、レジスト若しくはＳＯＧ
を塗布して平坦化した後にＲＩＥによるエッチバックを
行ってもよい。
【０１１０】以下、本発明の実施形態を図面を参照して
説明する。
説明する。
【０１１１】（第１実施形態）請求項４の発明を、１Ｇ
ビットＤＲＡＭビット線パターンの形成に適用した例に
ついて説明する。
ビットＤＲＡＭビット線パターンの形成に適用した例に
ついて説明する。
【０１１２】図１にビット線パターンのレイアウトを示
す。図の左側はセルアレイ領域Ａのパターンで、右側は
センスアンプ領域Ｂのパターンである。白抜き部分１１
（11a,11b ）は開口パターン（０度開口部）、ハッチン
グ部分１２（12a,12b ）は位相シフタパターン（１８０
度開口部）である。本実施形態では、セルアレイ領域Ａ
とセンスアンプ領域Ｂのパターンを２枚の露光用マスク
に分けて形成した。
す。図の左側はセルアレイ領域Ａのパターンで、右側は
センスアンプ領域Ｂのパターンである。白抜き部分１１
（11a,11b ）は開口パターン（０度開口部）、ハッチン
グ部分１２（12a,12b ）は位相シフタパターン（１８０
度開口部）である。本実施形態では、セルアレイ領域Ａ
とセンスアンプ領域Ｂのパターンを２枚の露光用マスク
に分けて形成した。
【０１１３】セルアレイ領域Ａのパターンはデザインル
ール０．１５μｍであり、レベンソンマスクとして作成
した。センスアンプ領域Ｂのパターンはデザインルール
０．２２５μｍであり、ハーフトーンマスクとして作成
した。ここで、デザインルールとは最小線幅と同等であ
る。
ール０．１５μｍであり、レベンソンマスクとして作成
した。センスアンプ領域Ｂのパターンはデザインルール
０．２２５μｍであり、ハーフトーンマスクとして作成
した。ここで、デザインルールとは最小線幅と同等であ
る。
【０１１４】本実施形態で用いたレベンソン型及びハー
フトーン型位相シフトマスクの作成方法について説明す
る。
フトーン型位相シフトマスクの作成方法について説明す
る。
【０１１５】ここで、レベンソン型位相シフトマスク
（レベンソンマスク）とハーフトーン型位相シフトマス
ク（ハーフトーンマスク）の例を、図２に示しておく。
（ａ）〜（ｃ）はレベンソンマスクの例で、（ａ）は石
英等の透明基板１０１上に遮光膜１０２の開口パターン
を形成し、隣接する開口パターンの一方に位相シフト膜
１０３を形成したもの、（ｂ）（ｃ）は透明基板１０１
の堀り込みにより位相シフタを形成したものである。
（ｄ）（ｅ）はハーフトーンマスクの例で、（ｄ）は透
明基板１０１上に単層のハーフトーン膜１０４を形成し
たもの、（ｅ）は基板１０１上に、透過率調整用の第１
のハーフトーン膜１０６と位相差調整用の第２のハーフ
トーン膜１０５を形成したものである。
（レベンソンマスク）とハーフトーン型位相シフトマス
ク（ハーフトーンマスク）の例を、図２に示しておく。
（ａ）〜（ｃ）はレベンソンマスクの例で、（ａ）は石
英等の透明基板１０１上に遮光膜１０２の開口パターン
を形成し、隣接する開口パターンの一方に位相シフト膜
１０３を形成したもの、（ｂ）（ｃ）は透明基板１０１
の堀り込みにより位相シフタを形成したものである。
（ｄ）（ｅ）はハーフトーンマスクの例で、（ｄ）は透
明基板１０１上に単層のハーフトーン膜１０４を形成し
たもの、（ｅ）は基板１０１上に、透過率調整用の第１
のハーフトーン膜１０６と位相差調整用の第２のハーフ
トーン膜１０５を形成したものである。
【０１１６】最初に、レベンソンマスクの作成方法につ
いて、図３を用いて説明する。
いて、図３を用いて説明する。
【０１１７】まず、図３（ａ）に示すように、石英基板
１０１上にＣｒの遮光膜１０２を形成した後、周知のリ
ソグラフィ工程により遮光膜１０２に開口を設けて遮光
膜パターンを形成した。次いで、図３（ｂ）に示すよう
に、レジスト１０７を全面に被覆した後、開口部の一つ
毎に光描画装置により描画を行い、現像してレジスト開
口を形成した。
１０１上にＣｒの遮光膜１０２を形成した後、周知のリ
ソグラフィ工程により遮光膜１０２に開口を設けて遮光
膜パターンを形成した。次いで、図３（ｂ）に示すよう
に、レジスト１０７を全面に被覆した後、開口部の一つ
毎に光描画装置により描画を行い、現像してレジスト開
口を形成した。
【０１１８】次いで、図３（ｃ）に示すように、レジス
ト１０７及び遮光膜１０２をマスクとして用い、露出し
た石英基板本体をエッチングした。最後に、図３（ｄ）
に示すように、レジスト１０７を剥離して、開口部の一
つ毎にシフタ部１０８を有するレベンソンマスクを作成
した。
ト１０７及び遮光膜１０２をマスクとして用い、露出し
た石英基板本体をエッチングした。最後に、図３（ｄ）
に示すように、レジスト１０７を剥離して、開口部の一
つ毎にシフタ部１０８を有するレベンソンマスクを作成
した。
【０１１９】石英基板（ＳｉＯ2 ）本体のエッチングに
は、平行平板型ＲＩＥ（反応性イオンエッチング）装置
を用いて、ガスＣＦ4 ＋Ｏ2 、圧力６０ｍTorr、高周波
パワー０．７５Ｗ／ｃｍ2 で行った。
は、平行平板型ＲＩＥ（反応性イオンエッチング）装置
を用いて、ガスＣＦ4 ＋Ｏ2 、圧力６０ｍTorr、高周波
パワー０．７５Ｗ／ｃｍ2 で行った。
【０１２０】波長２４８ｎｍのＫｒＦレーザを光源に有
する露光装置を用いることを前提として、波長２４８ｎ
ｍのときに位相差１８０度となるエッチング深さ２４
４．９ｎｍを狙ってエッチングを行った。エッチング後
に実際の位相差を測定し、位相差１８０．６度に仕上が
っていることを確認した。
する露光装置を用いることを前提として、波長２４８ｎ
ｍのときに位相差１８０度となるエッチング深さ２４
４．９ｎｍを狙ってエッチングを行った。エッチング後
に実際の位相差を測定し、位相差１８０．６度に仕上が
っていることを確認した。
【０１２１】次に、ハーフトーンマスクの作成方法につ
いて説明する。
いて説明する。
【０１２２】まず、石英基板上にＣｒ膜のついたマスク
ブランクを用いて、ハーフトーンのパターン形成部分に
Ｃｒの抜きパターンを形成した。次いで、ハーフトーン
膜としてＳｉＮX ＯY 膜をスパッタリング法により露光
用マスク全面に形成した。ここで、スパッタリングのタ
ーゲットにＳｉを用い、ガスをＡｒ＋Ｏ2 ＋Ｎ2 とし
て、ガス流量及び印加電圧を調整することにより、２４
８ｎｍの光の透過率８％の膜を形成した。膜厚は１０４
ｎｍで位相差は１７８．９度であった。
ブランクを用いて、ハーフトーンのパターン形成部分に
Ｃｒの抜きパターンを形成した。次いで、ハーフトーン
膜としてＳｉＮX ＯY 膜をスパッタリング法により露光
用マスク全面に形成した。ここで、スパッタリングのタ
ーゲットにＳｉを用い、ガスをＡｒ＋Ｏ2 ＋Ｎ2 とし
て、ガス流量及び印加電圧を調整することにより、２４
８ｎｍの光の透過率８％の膜を形成した。膜厚は１０４
ｎｍで位相差は１７８．９度であった。
【０１２３】次いで、レジストを塗布し、レーザ描画装
置を用いてパターン形成した。次いで、レジスト開口の
ＳｉＯX ＮY 膜をＲＩＥ（リアクティブイオンエッチン
グ）によりエッチングし、レジストを剥離し、ハーフト
ーンマスクを作成した。
置を用いてパターン形成した。次いで、レジスト開口の
ＳｉＯX ＮY 膜をＲＩＥ（リアクティブイオンエッチン
グ）によりエッチングし、レジストを剥離し、ハーフト
ーンマスクを作成した。
【０１２４】以下に、本実施形態における露光プロセス
の詳細について説明する。
の詳細について説明する。
【０１２５】まず、図１のセルアレイ領域Ａのパターン
が形成されたレベンソンマスクを用い、半導体ウェハ上
のネガ型レジストに対して第１の露光を行った。ここ
で、特に図示しないが、ウェハ上にはビット線パターン
の前工程までの構造が既に作成されている。露光装置と
しては、２４８ｎｍのＫｒＦレーザを光源に有する露光
装置を用いた。
が形成されたレベンソンマスクを用い、半導体ウェハ上
のネガ型レジストに対して第１の露光を行った。ここ
で、特に図示しないが、ウェハ上にはビット線パターン
の前工程までの構造が既に作成されている。露光装置と
しては、２４８ｎｍのＫｒＦレーザを光源に有する露光
装置を用いた。
【０１２６】より具体的には、図１のセルアレイ領域Ａ
であるレベンソンマスクのパターンを、ウェハ上に予め
形成されたチップ配置に応じて、順次位置合わせし第１
の露光を行った。２４枚の基板を一単位として、上記露
光工程を基板を順次交換して行った。装置の照明条件と
してＮＡ＝０．６，σ＝０．３を用いて、露光ドーズ４
２ｍＪ／ｃｍ2 を用いた。
であるレベンソンマスクのパターンを、ウェハ上に予め
形成されたチップ配置に応じて、順次位置合わせし第１
の露光を行った。２４枚の基板を一単位として、上記露
光工程を基板を順次交換して行った。装置の照明条件と
してＮＡ＝０．６，σ＝０．３を用いて、露光ドーズ４
２ｍＪ／ｃｍ2 を用いた。
【０１２７】一単位２４枚の基板上のレジストパターン
転写後、図１のセンスアンプ領域Ｂのパターンが形成さ
れたハーフトーンマスクと交換し、第２の露光を行っ
た。ここで、装置の照明条件をＮＡ＝０．６、σは光源
を中心として露光用マスク上のライン＆スペースパター
ンと４５度になる方向で光軸よりσｒの位置に半径σｓ
に制限された４個の主部分を有する絞りを用いるよう切
り換えた。この変形照明用の絞りを図５（ｃ）に図示す
る。σｒ＝０．７５，σｓ＝０．１５の絞りを使用し、
露光ドーズ６４ｍＪ／ｃｍ2 で行った。
転写後、図１のセンスアンプ領域Ｂのパターンが形成さ
れたハーフトーンマスクと交換し、第２の露光を行っ
た。ここで、装置の照明条件をＮＡ＝０．６、σは光源
を中心として露光用マスク上のライン＆スペースパター
ンと４５度になる方向で光軸よりσｒの位置に半径σｓ
に制限された４個の主部分を有する絞りを用いるよう切
り換えた。この変形照明用の絞りを図５（ｃ）に図示す
る。σｒ＝０．７５，σｓ＝０．１５の絞りを使用し、
露光ドーズ６４ｍＪ／ｃｍ2 で行った。
【０１２８】同じく一単位の基板上のレジストにパター
ン転写後、レジストの露光後ベークを行い、現像してレ
ジストパターンを形成した。これ以降は、図示しないビ
ット線材料のエッチング工程等を経て、１ＧビットＤＲ
ＡＭを作成することになる。ここで、露光装置の構成例
を図４に示す。図中の２１はＨｇ−ＸｅランプやＫｒ
Ｆ，ＡｒＦレーザ等からなる光源、２２はコールドミラ
ー、２３は狭帯域フィルタ、２４はフライアイレンズ、
２５は一般に２次光源面と称される位置に挿入される可
変絞りを示す。２６はインプットレンズ、２７は露光用
マスクの露光領域を制限するレクチルブラインド、２８
はアウトプットレンズ、２９はコリメーションレンズ、
３１は露光用マスク、３２はレンズ，ミラー或いはその
組み合わせにより露光用マスク３１上のパターンを基板
上に投影する投影光学系、３３は投影光学系の瞳位置に
挿入される開口数（ＮＡ）を決定する絞り、３４はウェ
ハ基板、３５はウェハステージである。また、４１は絞
り・フィルタ制御ユニット、４２は種制御ユニット、４
３はウェハステージ制御ユニット、４４はウェハＸＹ位
置検出機構、４５はウェハＺ位置検出機構である。
ン転写後、レジストの露光後ベークを行い、現像してレ
ジストパターンを形成した。これ以降は、図示しないビ
ット線材料のエッチング工程等を経て、１ＧビットＤＲ
ＡＭを作成することになる。ここで、露光装置の構成例
を図４に示す。図中の２１はＨｇ−ＸｅランプやＫｒ
Ｆ，ＡｒＦレーザ等からなる光源、２２はコールドミラ
ー、２３は狭帯域フィルタ、２４はフライアイレンズ、
２５は一般に２次光源面と称される位置に挿入される可
変絞りを示す。２６はインプットレンズ、２７は露光用
マスクの露光領域を制限するレクチルブラインド、２８
はアウトプットレンズ、２９はコリメーションレンズ、
３１は露光用マスク、３２はレンズ，ミラー或いはその
組み合わせにより露光用マスク３１上のパターンを基板
上に投影する投影光学系、３３は投影光学系の瞳位置に
挿入される開口数（ＮＡ）を決定する絞り、３４はウェ
ハ基板、３５はウェハステージである。また、４１は絞
り・フィルタ制御ユニット、４２は種制御ユニット、４
３はウェハステージ制御ユニット、４４はウェハＸＹ位
置検出機構、４５はウェハＺ位置検出機構である。
【０１２９】このように構成された装置で、露光用マス
ク上のパターンが基板上に投影されるとき、投影された
像の特性である解像度及び焦点深度等は、投影光学系の
開口数ＮＡと２次光源の形状に左右される。σ絞りは可
変絞り２５に設置される。可変絞り２５に予め第１の露
光に用いたσ絞り及び第２の露光に用いた変形照明用の
σ絞りを設置した。
ク上のパターンが基板上に投影されるとき、投影された
像の特性である解像度及び焦点深度等は、投影光学系の
開口数ＮＡと２次光源の形状に左右される。σ絞りは可
変絞り２５に設置される。可変絞り２５に予め第１の露
光に用いたσ絞り及び第２の露光に用いた変形照明用の
σ絞りを設置した。
【０１３０】可変絞り２５は制御機構４１を介して露光
装置のコンソールで制御できる。従って、コンソールで
第１の露光、第２の露光条件を設定する際に、所望のσ
絞りが設置されている可変絞り２５のスロットを入力す
ることにより、自動的にσ絞りを交換することができ
る。そこで、σ絞りを第１、第２の露光で交換する手間
は必要ない。
装置のコンソールで制御できる。従って、コンソールで
第１の露光、第２の露光条件を設定する際に、所望のσ
絞りが設置されている可変絞り２５のスロットを入力す
ることにより、自動的にσ絞りを交換することができ
る。そこで、σ絞りを第１、第２の露光で交換する手間
は必要ない。
【０１３１】図５に可変絞り２５の一例を示す。（ａ）
は円形の開口絞り、（ｂ）は環状の開口絞り、（ｃ）は
光軸を中心として露光用マスク上のライン＆スペースパ
ターンと４５度になる方向で光軸よりσｒの位置に半径
σｓに制限された４個の主部分を有する絞りである。こ
れらの各絞りが（ｄ）に示すように、円板体に形成さ
れ、円板体の回転によりいずれかの絞りを選択できるよ
うになっている。
は円形の開口絞り、（ｂ）は環状の開口絞り、（ｃ）は
光軸を中心として露光用マスク上のライン＆スペースパ
ターンと４５度になる方向で光軸よりσｒの位置に半径
σｓに制限された４個の主部分を有する絞りである。こ
れらの各絞りが（ｄ）に示すように、円板体に形成さ
れ、円板体の回転によりいずれかの絞りを選択できるよ
うになっている。
【０１３２】また、ウェハ３４上には既に形成された構
造と転写パターンとの位置合わせを行うためのアライメ
ントマークが形成されている。図１のセルアレイ領域Ａ
の露光用マスク（レベンソンマスク）、センスアンプ領
域Ｂの露光用マスク（ハーフトーンマスク）は共にアラ
イメントマーク位置を検出して、ウェハ及び露光用マス
ク位置を調整した後で露光される。
造と転写パターンとの位置合わせを行うためのアライメ
ントマークが形成されている。図１のセルアレイ領域Ａ
の露光用マスク（レベンソンマスク）、センスアンプ領
域Ｂの露光用マスク（ハーフトーンマスク）は共にアラ
イメントマーク位置を検出して、ウェハ及び露光用マス
ク位置を調整した後で露光される。
【０１３３】図６に、セルアレイ領域Ａ及びセンスアン
プ領域Ｂを、共にレベンソンマスクで露光した場合、又
は共にハーフトーンマスクで露光した場合、のビット線
パターンの光強度プロファイルを示す。（ａ）はセルア
レイ及びセンスアンプのパターン、（b1）（b2）はレベ
ンソンマスクを用いて両者を露光した場合、（c1）（c
2）はハーフトーンマスクを用いて両者を露光した場合
である。
プ領域Ｂを、共にレベンソンマスクで露光した場合、又
は共にハーフトーンマスクで露光した場合、のビット線
パターンの光強度プロファイルを示す。（ａ）はセルア
レイ及びセンスアンプのパターン、（b1）（b2）はレベ
ンソンマスクを用いて両者を露光した場合、（c1）（c
2）はハーフトーンマスクを用いて両者を露光した場合
である。
【０１３４】レベンソンマスクを用いてＮＡ＝０．６、
σ＝０．３で露光した場合、セルアレイ領域Ａは図６
（b1）に示すように良好に解像するが、センスアンプ領
域Ｂは（b2）に示すように特にアブノーマル配置のパタ
ーンを解像しない。また、ハーフトーンマスクを用いて
ＮＡ＝０．６、σｒ＝０．７５、σｓ＝０．１５で露光
した場合、センスアンプ領域Ｂは図６（c2）に示すよう
に良好に解像するが、セルアレイ領域Ａは（c1）に示す
ように解像しない。つまり、セルアレイ領域Ａとセンス
アンプ領域Ｂで最適な照明条件が異なる。
σ＝０．３で露光した場合、セルアレイ領域Ａは図６
（b1）に示すように良好に解像するが、センスアンプ領
域Ｂは（b2）に示すように特にアブノーマル配置のパタ
ーンを解像しない。また、ハーフトーンマスクを用いて
ＮＡ＝０．６、σｒ＝０．７５、σｓ＝０．１５で露光
した場合、センスアンプ領域Ｂは図６（c2）に示すよう
に良好に解像するが、セルアレイ領域Ａは（c1）に示す
ように解像しない。つまり、セルアレイ領域Ａとセンス
アンプ領域Ｂで最適な照明条件が異なる。
【０１３５】先にも説明したように本実施形態では、セ
ルアレイ領域Ａはレベンソンマスクを用いて、ＮＡ＝
０．６，σ＝０．３の照明条件で露光し、センスアンプ
領域Ｂはハーフトーンマスクを用いて、ＮＡ＝０．６，
σｒ＝０．７５，σｓ＝０．１５の照明条件で露光して
いる。従って、本実施形態におけるウェハ上の光強度プ
ロファイルは、セルアレイ領域Ａでは図６（b1）に示す
ようになり、センスアンプ領域Ｂでは図６（c2）に示す
ようになり、共に最適な条件で露光することができる。
ルアレイ領域Ａはレベンソンマスクを用いて、ＮＡ＝
０．６，σ＝０．３の照明条件で露光し、センスアンプ
領域Ｂはハーフトーンマスクを用いて、ＮＡ＝０．６，
σｒ＝０．７５，σｓ＝０．１５の照明条件で露光して
いる。従って、本実施形態におけるウェハ上の光強度プ
ロファイルは、セルアレイ領域Ａでは図６（b1）に示す
ようになり、センスアンプ領域Ｂでは図６（c2）に示す
ようになり、共に最適な条件で露光することができる。
【０１３６】なお、センスアンプ領域Ａに対する照明条
件（照明絞りの条件）としては、一般に０．６≦σｒ≦
０．９，０．１５≦σｓ≦０．３が望ましい。
件（照明絞りの条件）としては、一般に０．６≦σｒ≦
０．９，０．１５≦σｓ≦０．３が望ましい。
【０１３７】このように本露光プロセスを用いることに
より、セルアレイ領域Ａでは所望線幅に対して１０％以
下でドーズ裕度１０％を見込んだときに、焦点深度１．
１２μｍを得た。センスアンプ領域Ｂについても、同様
の規格で焦点深度１．２２μｍを得た。これは、半導体
記憶装置の作成において十分な解像性能であった。
より、セルアレイ領域Ａでは所望線幅に対して１０％以
下でドーズ裕度１０％を見込んだときに、焦点深度１．
１２μｍを得た。センスアンプ領域Ｂについても、同様
の規格で焦点深度１．２２μｍを得た。これは、半導体
記憶装置の作成において十分な解像性能であった。
【０１３８】なお、本実施形態では、複数のウェハに対
して最初にセルアレイ領域Ａのパターンを全てのチップ
に露光し、その後にセンスアンプ領域Ｂのパターンを全
てのチップに露光したが、この順序は逆にしてもよい。
また、一つのチップに対してセルアレイ領域Ａとセンス
アンプ領域Ｂのパターンを露光し、これを各チップ毎に
繰り返すようにしてもよい。
して最初にセルアレイ領域Ａのパターンを全てのチップ
に露光し、その後にセンスアンプ領域Ｂのパターンを全
てのチップに露光したが、この順序は逆にしてもよい。
また、一つのチップに対してセルアレイ領域Ａとセンス
アンプ領域Ｂのパターンを露光し、これを各チップ毎に
繰り返すようにしてもよい。
【０１３９】また、本実施形態のように、セルアレイ領
域Ａとセンスアンプ領域Ｂとを別のマスクを用いて露光
した場合、セルアレイ側のビット線とセンスアンプ側の
ビット線とを接続する必要がある。この場合、図７に示
すように、各々のビット線を接続するための接合パター
ン１５を設ければよい。また、ダミーパターンを設けた
場合、ダミーパターン同士の接合パターンは設けないよ
うにすればよい。
域Ａとセンスアンプ領域Ｂとを別のマスクを用いて露光
した場合、セルアレイ側のビット線とセンスアンプ側の
ビット線とを接続する必要がある。この場合、図７に示
すように、各々のビット線を接続するための接合パター
ン１５を設ければよい。また、ダミーパターンを設けた
場合、ダミーパターン同士の接合パターンは設けないよ
うにすればよい。
【０１４０】（第２実施形態）請求項１の発明を、４Ｇ
ビットＤＲＡＭビット線パターンの形成に適用した例に
ついて説明する。
ビットＤＲＡＭビット線パターンの形成に適用した例に
ついて説明する。
【０１４１】パターンレイアウトは前記図１に示すもの
と同一のパターンを用いた。但し、セルアレイのデザイ
ンルールは０．１２μｍ、センスアンプのデザインルー
ルは０．１８μｍである。
と同一のパターンを用いた。但し、セルアレイのデザイ
ンルールは０．１２μｍ、センスアンプのデザインルー
ルは０．１８μｍである。
【０１４２】図１の左側に示すセルアレイ領域Ａのパタ
ーンはレベンソンマスクとして形成した。波長１９３ｎ
ｍのＡｒＦ（アルゴンフロライド）レーザを光源に有す
る露光装置を用いることを前提として、波長１９３ｎｍ
のときに位相差１８０度となるエッチング深さ１９０ｎ
ｍを狙ってエッチングを行った。図１の右側に示すセン
スアンプ領域Ｂのパターンは通常のＣｒパターンとし
て、セルアレイパターンが形成された同一露光用マスク
上の別の領域に形成した。
ーンはレベンソンマスクとして形成した。波長１９３ｎ
ｍのＡｒＦ（アルゴンフロライド）レーザを光源に有す
る露光装置を用いることを前提として、波長１９３ｎｍ
のときに位相差１８０度となるエッチング深さ１９０ｎ
ｍを狙ってエッチングを行った。図１の右側に示すセン
スアンプ領域Ｂのパターンは通常のＣｒパターンとし
て、セルアレイパターンが形成された同一露光用マスク
上の別の領域に形成した。
【０１４３】図８に示すように、露光用マスク３１上に
平行してセルアレイ領域Ａのパターンとセンスアンプ領
域Ｂのパターンを作成した。これらのパターンを同一露
光用マスク３１上に形成することにより、セルアレイと
センスアンプパターンのアライメント合わせずれを軽減
することができる。
平行してセルアレイ領域Ａのパターンとセンスアンプ領
域Ｂのパターンを作成した。これらのパターンを同一露
光用マスク３１上に形成することにより、セルアレイと
センスアンプパターンのアライメント合わせずれを軽減
することができる。
【０１４４】次に、本実施形態における露光プロセスに
ついて説明する。
ついて説明する。
【０１４５】半導体ウェハ３４はビットラインの材質で
あるＷ膜が全面に形成されたものであり、その上にネガ
型レジストを塗布した。ここで、特に図示しないが、ウ
ェハ上にはビット線パターンの前工程までの構造が既に
作成されている。また、レジストの膜厚は０．５μｍで
行った。
あるＷ膜が全面に形成されたものであり、その上にネガ
型レジストを塗布した。ここで、特に図示しないが、ウ
ェハ上にはビット線パターンの前工程までの構造が既に
作成されている。また、レジストの膜厚は０．５μｍで
行った。
【０１４６】まず、図８に示す露光用マスク３１上のセ
ルアレイ領域Ａのパターンをウェハ上に予め形成された
チップ配置に応じて、順次位置合わせして第１の露光を
行った。照明条件はＮＡ＝０．７，σ＝０．３で、露光
ドーズ７４ｍＪ／ｃｍ2 で行った。本露光はチップ配置
に対応して全チップに対し行った。
ルアレイ領域Ａのパターンをウェハ上に予め形成された
チップ配置に応じて、順次位置合わせして第１の露光を
行った。照明条件はＮＡ＝０．７，σ＝０．３で、露光
ドーズ７４ｍＪ／ｃｍ2 で行った。本露光はチップ配置
に対応して全チップに対し行った。
【０１４７】次いで、チップ配置に応じて全チップに第
２の露光を行い、図８に示す露光用マスク３１上のセン
スアンプ領域Ｂのパターンをウェハ上に転写した。第２
の露光は条件はＮＡ＝０．６、σ絞りは前記図５（ｂ）
に示すような外径０．６で内径０．４より内側の領域を
遮蔽した遮蔽率ε＝２／３の輪帯照明絞りを用いて、露
光ドーズ６０ｍＪ／ｃｍ2 で行った。
２の露光を行い、図８に示す露光用マスク３１上のセン
スアンプ領域Ｂのパターンをウェハ上に転写した。第２
の露光は条件はＮＡ＝０．６、σ絞りは前記図５（ｂ）
に示すような外径０．６で内径０．４より内側の領域を
遮蔽した遮蔽率ε＝２／３の輪帯照明絞りを用いて、露
光ドーズ６０ｍＪ／ｃｍ2 で行った。
【０１４８】なお、輪帯照明絞りの望ましい条件として
は、投影光学系の瞳の半径を１としたときに、光軸と円
環の外半径σａ、外半径と内半径の比εが、０．６≦σ
ａ≦０．９，０．５≦ε≦０．７５の範囲を満たすよう
にすればよい。
は、投影光学系の瞳の半径を１としたときに、光軸と円
環の外半径σａ、外半径と内半径の比εが、０．６≦σ
ａ≦０．９，０．５≦ε≦０．７５の範囲を満たすよう
にすればよい。
【０１４９】以上の工程を一単位２４枚のウェハに対し
て順次ウェハを交換して行った。前記露光の終了したウ
ェハから、順次レジストの露光後ベーク、現像を行い、
レジストパターンを形成した。
て順次ウェハを交換して行った。前記露光の終了したウ
ェハから、順次レジストの露光後ベーク、現像を行い、
レジストパターンを形成した。
【０１５０】本露光プロセスを用いることにより、セル
アレイ部分では所望線幅に対して１０％以下でドーズ裕
度１０％を見込んだときに、焦点深度１．５５μｍを得
た。センスアンプ部分についても、同様の規格で焦点深
度１．４３μｍを得た。
アレイ部分では所望線幅に対して１０％以下でドーズ裕
度１０％を見込んだときに、焦点深度１．５５μｍを得
た。センスアンプ部分についても、同様の規格で焦点深
度１．４３μｍを得た。
【０１５１】ここで、本実施形態で用いた露光条件は一
例であり、セルアレイ部分とセルアレイに隣接して設け
られたセンスアンプ部分の各々のレイアウト及びデザイ
ンルールに応じて最適な露光条件を選択すればよい。
例であり、セルアレイ部分とセルアレイに隣接して設け
られたセンスアンプ部分の各々のレイアウト及びデザイ
ンルールに応じて最適な露光条件を選択すればよい。
【０１５２】また、本実施形態では第１の露光と第２の
露光を同一の露光波長を有する装置で行ったが、第１と
第２の露光を別々の露光波長を有する装置で行ってもよ
い。また、露光シーケンスとして一枚のウェハに第１の
露光をチップ配置に応じて行い、次に露光領域及び照明
条件を切り換えて第２の露光を行い、以上を一単位のウ
ェハに対して繰り返し行った。これは一例であり、他の
露光シーケンスを用いてもよい。例えば、一単位のウェ
ハ束に第１の露光を行った後、露光領域及び照明条件を
切り換えて第２の露光を行ってもよい。これは露光装置
のアライメント精度及び半導体装置の製造効率等により
選択することができる。
露光を同一の露光波長を有する装置で行ったが、第１と
第２の露光を別々の露光波長を有する装置で行ってもよ
い。また、露光シーケンスとして一枚のウェハに第１の
露光をチップ配置に応じて行い、次に露光領域及び照明
条件を切り換えて第２の露光を行い、以上を一単位のウ
ェハに対して繰り返し行った。これは一例であり、他の
露光シーケンスを用いてもよい。例えば、一単位のウェ
ハ束に第１の露光を行った後、露光領域及び照明条件を
切り換えて第２の露光を行ってもよい。これは露光装置
のアライメント精度及び半導体装置の製造効率等により
選択することができる。
【０１５３】（第３実施形態）請求項８の発明を、１Ｇ
ビットＤＲＡＭの素子領域パターンの形成に適用した例
について説明する。
ビットＤＲＡＭの素子領域パターンの形成に適用した例
について説明する。
【０１５４】図９は、素子領域のパターンを示す平面図
である。ここで、素子領域の短辺方向（ワード線方向）
のパターンサイズは０．１５μｍ、ピッチは０．３０μ
ｍ、長辺方向（ビット線方向）のパターンサイズは０．
６０μｍ、長辺方向の素子領域間（素子分離）のサイズ
は０．１５μｍである。白抜き部分は０度開口部、ハッ
チング部分は１８０度開口部である。
である。ここで、素子領域の短辺方向（ワード線方向）
のパターンサイズは０．１５μｍ、ピッチは０．３０μ
ｍ、長辺方向（ビット線方向）のパターンサイズは０．
６０μｍ、長辺方向の素子領域間（素子分離）のサイズ
は０．１５μｍである。白抜き部分は０度開口部、ハッ
チング部分は１８０度開口部である。
【０１５５】本実施形態では、短辺方向のセルアレイの
周期端に、もう一周期分の第１のダミーパターンＤ１を
設けている。これは、メモリセルとして機能する素子領
域のパターンと同一である。さらに、セルアレイ外側に
０．２５μｍの素子領域の長辺方向と平行な第２のダミ
ーのスペースパターンＤ２を設けた。
周期端に、もう一周期分の第１のダミーパターンＤ１を
設けている。これは、メモリセルとして機能する素子領
域のパターンと同一である。さらに、セルアレイ外側に
０．２５μｍの素子領域の長辺方向と平行な第２のダミ
ーのスペースパターンＤ２を設けた。
【０１５６】露光条件はＮＡ＝０．５，σ＝０．５で、
露光ドーズ１１４ｍＪ／ｃｍ2 で行った。
露光ドーズ１１４ｍＪ／ｃｍ2 で行った。
【０１５７】ダミーパターンＤを設けない場合には、図
１０（ｂ）に示すように、周期端部分の光強度が低下
し、レジストパターンとして形成されず、これがレジス
トの先細りや残渣として残った。これに対し本実施形態
の露光用マスクを用いることにより、図１０（ａ）に示
すように、メモリセルとして機能する部分の素子領域の
光強度の低下を改善し、精度良くパターンを形成するこ
とができた。さらに、外側に素子領域よりも比較的サイ
ズの大きいパターンを設けることで、レジストの残渣を
発生をなくすことができた。
１０（ｂ）に示すように、周期端部分の光強度が低下
し、レジストパターンとして形成されず、これがレジス
トの先細りや残渣として残った。これに対し本実施形態
の露光用マスクを用いることにより、図１０（ａ）に示
すように、メモリセルとして機能する部分の素子領域の
光強度の低下を改善し、精度良くパターンを形成するこ
とができた。さらに、外側に素子領域よりも比較的サイ
ズの大きいパターンを設けることで、レジストの残渣を
発生をなくすことができた。
【０１５８】図１１に、この作用を詳しく説明する。図
１１の（a1）は第１及び第２のダミーパターンＤを形成
した場合、（b1）はダミーパターンＤを形成しない場合
である。ダミーパターンＤを形成しない場合、（b2）に
示すように周期端で光強度が弱くなり、（b3）に示すよ
うにレジストパターンに残渣が残る。第１及び第２のダ
ミーパターンＤ１，Ｄ２を形成した場合、（a2）に示す
ようにメモリセルとして機能する部分の素子領域の光強
度の低下を改善し、（a3）に示すように該部分を精度良
く形成することができた。さらに、外側に素子領域より
も比較的サイズの大きいパターンＤ２を設けることで、
ダミーパターンＤ１におけるレジストの残渣を発生をな
くすことができる。
１１の（a1）は第１及び第２のダミーパターンＤを形成
した場合、（b1）はダミーパターンＤを形成しない場合
である。ダミーパターンＤを形成しない場合、（b2）に
示すように周期端で光強度が弱くなり、（b3）に示すよ
うにレジストパターンに残渣が残る。第１及び第２のダ
ミーパターンＤ１，Ｄ２を形成した場合、（a2）に示す
ようにメモリセルとして機能する部分の素子領域の光強
度の低下を改善し、（a3）に示すように該部分を精度良
く形成することができた。さらに、外側に素子領域より
も比較的サイズの大きいパターンＤ２を設けることで、
ダミーパターンＤ１におけるレジストの残渣を発生をな
くすことができる。
【０１５９】なお、ダミーパターンを形成した領域はメ
モリセルとして機能させない。例えば、図１２に示すよ
うに、ダミーの素子領域上のビット線コンタクトがない
構成等とすることにより、ダミーパターンを形成した領
域はメモリセルとして機能しない。ここで、図中の５１
はＷＳｉやポリＳｉからなるワード線、５２はＷからな
るビット線、５３はダミービット線、５４はストレージ
ノード、５５はＴａ2Ｏ5 からなるの高誘電体膜、５６
はＷからなる蓄積電極を示している。
モリセルとして機能させない。例えば、図１２に示すよ
うに、ダミーの素子領域上のビット線コンタクトがない
構成等とすることにより、ダミーパターンを形成した領
域はメモリセルとして機能しない。ここで、図中の５１
はＷＳｉやポリＳｉからなるワード線、５２はＷからな
るビット線、５３はダミービット線、５４はストレージ
ノード、５５はＴａ2Ｏ5 からなるの高誘電体膜、５６
はＷからなる蓄積電極を示している。
【０１６０】また、本実施形態における素子領域パター
ンでは、セルアレイ以外のパターンのデザインルールは
０．３μｍとセルアレイに比べて比較的大きく、露光条
件をセルアレイに合わせても十分な露光性能を得ること
ができる。従って、セルアレイと周辺回路で露光用マス
クパターンを二つ分ける必要はない。
ンでは、セルアレイ以外のパターンのデザインルールは
０．３μｍとセルアレイに比べて比較的大きく、露光条
件をセルアレイに合わせても十分な露光性能を得ること
ができる。従って、セルアレイと周辺回路で露光用マス
クパターンを二つ分ける必要はない。
【０１６１】（第４実施形態）請求項１０の発明を、１
ＧビットＤＲＡＭのビット線パターンの形成に適用した
例について説明する。
ＧビットＤＲＡＭのビット線パターンの形成に適用した
例について説明する。
【０１６２】本実施形態の特徴は、レベンソンマスクで
配線パターンを形成する場合に、ポジ型レジストの使用
を可能にするものであり、絶縁膜に配線パターンに相当
する溝を形成し、配線材料を埋め込んだ後に溝部以外の
配線材料を除去する。
配線パターンを形成する場合に、ポジ型レジストの使用
を可能にするものであり、絶縁膜に配線パターンに相当
する溝を形成し、配線材料を埋め込んだ後に溝部以外の
配線材料を除去する。
【０１６３】以下、本実施形態の基板処理及び露光プロ
セスの詳細について説明する。
セスの詳細について説明する。
【０１６４】まず、前記図１に示すようなビット線パタ
ーン形成用の露光用マスクを作成する。セルアレイ内の
パターンはレベンソンマスクとして形成する。ここでは
説明しないが、基板上にはビット線パターンの前工程ま
での構造が既に作成されている。また、ポジ型レジスト
の膜厚は０．５μｍで行った。
ーン形成用の露光用マスクを作成する。セルアレイ内の
パターンはレベンソンマスクとして形成する。ここでは
説明しないが、基板上にはビット線パターンの前工程ま
での構造が既に作成されている。また、ポジ型レジスト
の膜厚は０．５μｍで行った。
【０１６５】次いで、図１３（ａ）に示すように、基板
６０上に絶縁膜６１を堆積した後、絶縁膜６１上にポジ
型レジスト６２を塗布し、続いて露光用マスクの露光を
行ってポジ型レジスト６２のパターンを形成する。絶縁
膜６１としては、常圧ＣＶＤ法によりＢＰＳＧ膜を厚さ
０．６μｍを形成した。露光条件はＮＡ＝０．６，σ＝
０．３で行った。
６０上に絶縁膜６１を堆積した後、絶縁膜６１上にポジ
型レジスト６２を塗布し、続いて露光用マスクの露光を
行ってポジ型レジスト６２のパターンを形成する。絶縁
膜６１としては、常圧ＣＶＤ法によりＢＰＳＧ膜を厚さ
０．６μｍを形成した。露光条件はＮＡ＝０．６，σ＝
０．３で行った。
【０１６６】次いで、ポジ型レジスト６２のパターンを
マスクにして絶縁膜６１をエッチングした。エッチング
はマグネトロンＲＩＥ装置を用いて、条件はＣ4 Ｆ8 ＋
ＣＯガスで、圧力５Ｐａ、高周波電源の周波数は１３．
５６ＭＨｚ、パワーは４．２Ｗ／ｃｍ2 で行った。ビッ
ト線コンタクトとして予めポリＳｉのプラグが形成され
ており、プラズマ発光モニタでポリＳｉを検出すること
により、エッチングの終点検出を行った。
マスクにして絶縁膜６１をエッチングした。エッチング
はマグネトロンＲＩＥ装置を用いて、条件はＣ4 Ｆ8 ＋
ＣＯガスで、圧力５Ｐａ、高周波電源の周波数は１３．
５６ＭＨｚ、パワーは４．２Ｗ／ｃｍ2 で行った。ビッ
ト線コンタクトとして予めポリＳｉのプラグが形成され
ており、プラズマ発光モニタでポリＳｉを検出すること
により、エッチングの終点検出を行った。
【０１６７】次いで、図１３（ｂ）に示すように、レジ
スト６２を剥離し、減圧ＣＶＤ法によりＴｉＮ膜６３を
基板全面に成膜した。続いて、プラズマＣＶＤ法により
Ａｌ−Ｓｉ膜（Ａｌ：９９重量％、Ｓｉ：１重量％）６
４を全面に厚さ１．０μｍ形成した。
スト６２を剥離し、減圧ＣＶＤ法によりＴｉＮ膜６３を
基板全面に成膜した。続いて、プラズマＣＶＤ法により
Ａｌ−Ｓｉ膜（Ａｌ：９９重量％、Ｓｉ：１重量％）６
４を全面に厚さ１．０μｍ形成した。
【０１６８】次いで、図１３（ｃ）に示すように、ＣＭ
Ｐ法により全面をエッチングし、ビット線形成部分以外
のＡｌ−Ｓｉ，ＴｉＮ膜を除去した。このようにして、
絶縁膜６１の溝部にＡｌ−Ｓｉ膜６４からなる配線を形
成することができた。
Ｐ法により全面をエッチングし、ビット線形成部分以外
のＡｌ−Ｓｉ，ＴｉＮ膜を除去した。このようにして、
絶縁膜６１の溝部にＡｌ−Ｓｉ膜６４からなる配線を形
成することができた。
【０１６９】レベンソンマスクを用いた露光プロセスに
際して、従来のようにネガ型レジストを用いると、所望
線幅に対して１０％以下でドーズ裕度１０％を見込んだ
ときに、焦点深度０．９３μｍが得られた。これに対し
て本実施形態のように、ポジ型レジストを用いると焦点
深度１．３４μｍとなり、ネガ型レジストを用いる場合
よりも焦点深度が大幅に改善されることが確認された。
際して、従来のようにネガ型レジストを用いると、所望
線幅に対して１０％以下でドーズ裕度１０％を見込んだ
ときに、焦点深度０．９３μｍが得られた。これに対し
て本実施形態のように、ポジ型レジストを用いると焦点
深度１．３４μｍとなり、ネガ型レジストを用いる場合
よりも焦点深度が大幅に改善されることが確認された。
【０１７０】（第５実施形態）請求項６の発明の実施形
態について説明する。
態について説明する。
【０１７１】露光用マスクとしては、図１４に示す構造
のものを用いた。この露光用マスクは、セルアレイ領域
Ａのパターンがレベンソンマスクで構成され、セルアレ
イ以外の領域（センスアンプ領域）Ｂのパターンは通常
マスクで構成されている。そして、各々の領域Ａ，Ｂの
配列ピッチはウェハ上のチップ配置に対応するように定
められている。
のものを用いた。この露光用マスクは、セルアレイ領域
Ａのパターンがレベンソンマスクで構成され、セルアレ
イ以外の領域（センスアンプ領域）Ｂのパターンは通常
マスクで構成されている。そして、各々の領域Ａ，Ｂの
配列ピッチはウェハ上のチップ配置に対応するように定
められている。
【０１７２】本実施形態の露光用マスクの作成方法につ
いて説明する。
いて説明する。
【０１７３】前記図３に示す作成工程を経て、セルアレ
イ領域Ａにレベンソンマスク領域を、周辺回路領域Ｂに
通常の露光用マスク領域を形成した。次いで、この露光
用マスクのパターン面全面にレジストを被覆した後、対
向する面にもレジストを被覆した。次いで、対向する面
の周辺回路領域Ｂに対応する領域を含む領域に光描画装
置により描画を行い、現像してレジストの回折パターン
を形成した。次いで、レジストパターンをマスクに石英
基板本体をエッチングした。最後に露光用マスク両面の
レジストを剥離して、露光用マスクを完成した。
イ領域Ａにレベンソンマスク領域を、周辺回路領域Ｂに
通常の露光用マスク領域を形成した。次いで、この露光
用マスクのパターン面全面にレジストを被覆した後、対
向する面にもレジストを被覆した。次いで、対向する面
の周辺回路領域Ｂに対応する領域を含む領域に光描画装
置により描画を行い、現像してレジストの回折パターン
を形成した。次いで、レジストパターンをマスクに石英
基板本体をエッチングした。最後に露光用マスク両面の
レジストを剥離して、露光用マスクを完成した。
【０１７４】回折格子パターンとしては、セルアレイの
配線パターンに対して４５度に直交する０．３２５μｍ
の市松格子状のパターンを形成した。石英基板のエッチ
ングは平行平板型ＲＩＥ装置を用いて、ガスＣＦ4 ＋Ｈ
2 、圧力４０ｍTorr、高周波パワー０．８Ｗ／ｃｍ2 で
行った。エッチング深さは、波長２４８ｎｍのときに位
相差１８０度となる２４４ｎｍを狙ってエッチングし
た。エッチング後に実際の位相差を測定し、位相差１７
８度に仕上がっていることを確認した。
配線パターンに対して４５度に直交する０．３２５μｍ
の市松格子状のパターンを形成した。石英基板のエッチ
ングは平行平板型ＲＩＥ装置を用いて、ガスＣＦ4 ＋Ｈ
2 、圧力４０ｍTorr、高周波パワー０．８Ｗ／ｃｍ2 で
行った。エッチング深さは、波長２４８ｎｍのときに位
相差１８０度となる２４４ｎｍを狙ってエッチングし
た。エッチング後に実際の位相差を測定し、位相差１７
８度に仕上がっていることを確認した。
【０１７５】以下に、露光プロセスについて説明する。
【０１７６】露光装置には２４８ｎｍのＫｒＦレーザを
光源に有する露光装置を用い、条件はＮＡ＝０．６，σ
＝０．３を用い、露光ドーズ８０ｍＪ／ｃｍ2 で行っ
た。
光源に有する露光装置を用い、条件はＮＡ＝０．６，σ
＝０．３を用い、露光ドーズ８０ｍＪ／ｃｍ2 で行っ
た。
【０１７７】図１４に示すように、上述の露光用マスク
を用いてステップアンドリピート方式で露光を行った。
まず、ウェハ上に第１の露光を行い、セルアレイ及び周
辺回路領域を含むように露光フィールドを設定してウェ
ハ上のレジストに転写した。次いで、ウェハを載置させ
たステージを移動させ、第２の露光を行った。ここで、
第１の露光においてレジストに転写された周辺回路領域
と、第２の露光において形成されるセルアレイ領域とが
重ね合わせるよう設定した。
を用いてステップアンドリピート方式で露光を行った。
まず、ウェハ上に第１の露光を行い、セルアレイ及び周
辺回路領域を含むように露光フィールドを設定してウェ
ハ上のレジストに転写した。次いで、ウェハを載置させ
たステージを移動させ、第２の露光を行った。ここで、
第１の露光においてレジストに転写された周辺回路領域
と、第２の露光において形成されるセルアレイ領域とが
重ね合わせるよう設定した。
【０１７８】即ち、１回の露光でウェハ上の隣接する２
つのチップが同時に露光され、一方にセルアレイのパタ
ーンが、他方にセンスアンプのパターンが露光されるよ
うにする。そして、ウェハを載置させたステージを１チ
ップ分だけ移動させて、次の露光に移る。これを繰り返
して、全てのチップでセルアレイ領域と周辺回路領域が
露光されるようにする。従って、露光用マスクのセルア
レイとセルアレイ以外のパターンが形成された領域は、
ウェハ上に予め決められているチップの配列ピッチに対
応するように決定した。
つのチップが同時に露光され、一方にセルアレイのパタ
ーンが、他方にセンスアンプのパターンが露光されるよ
うにする。そして、ウェハを載置させたステージを１チ
ップ分だけ移動させて、次の露光に移る。これを繰り返
して、全てのチップでセルアレイ領域と周辺回路領域が
露光されるようにする。従って、露光用マスクのセルア
レイとセルアレイ以外のパターンが形成された領域は、
ウェハ上に予め決められているチップの配列ピッチに対
応するように決定した。
【０１７９】本露光プロセスを用いることにより、前記
図１に示すビット線パターンの形成において、セルアレ
イでは所望線幅に対して１０％以下でドーズ裕度１０％
を見込んだときに、焦点深度１．１２μｍを得た。セン
スアンプ部分についても、同様の規格で焦点深度１．０
１μｍと良好な裕度が得られた。
図１に示すビット線パターンの形成において、セルアレ
イでは所望線幅に対して１０％以下でドーズ裕度１０％
を見込んだときに、焦点深度１．１２μｍを得た。セン
スアンプ部分についても、同様の規格で焦点深度１．０
１μｍと良好な裕度が得られた。
【０１８０】（第６実施形態）請求項１の発明を適用し
た別の実施形態について説明する。
た別の実施形態について説明する。
【０１８１】まず、図１５（ｇ）に示す露光用マスク、
つまりセルアレイに対応する領域をレベンソンマスクで
構成し、セルアレイ以外の周辺回路パターンをハーフト
ーンマスクで構成した露光用マスクを作成した。パター
ンとしては、前記図１に示すビット線パターンを作成し
た。
つまりセルアレイに対応する領域をレベンソンマスクで
構成し、セルアレイ以外の周辺回路パターンをハーフト
ーンマスクで構成した露光用マスクを作成した。パター
ンとしては、前記図１に示すビット線パターンを作成し
た。
【０１８２】ここで、露光用マスクは次のようにして作
成した。
成した。
【０１８３】まず、図１５（ａ）に示すように石英基板
２０１上にＣｒの遮光膜２０２のパターンを形成した。
パターンは周辺回路を形成する領域を含むように形成し
た。次いで、図１５（ｂ）に示すように、基板表面全面
にハーフトーン膜２０４を成膜した。ここで、成膜はス
パッタリング法でＳｉターゲット、Ａｒ＋Ｏ2 ＋Ｎ2の
混合ガスを用いて、ガス流量及び印加電圧を調整して行
った。この方法により、２４８ｎｍの露光光に対して透
過率１０％、位相差１８２．７度のハーフトーン膜２０
４を成膜した。
２０１上にＣｒの遮光膜２０２のパターンを形成した。
パターンは周辺回路を形成する領域を含むように形成し
た。次いで、図１５（ｂ）に示すように、基板表面全面
にハーフトーン膜２０４を成膜した。ここで、成膜はス
パッタリング法でＳｉターゲット、Ａｒ＋Ｏ2 ＋Ｎ2の
混合ガスを用いて、ガス流量及び印加電圧を調整して行
った。この方法により、２４８ｎｍの露光光に対して透
過率１０％、位相差１８２．７度のハーフトーン膜２０
４を成膜した。
【０１８４】次いで、図１５（ｃ）に示すように、基板
上にレジスト２０５を塗布し、レーザ描画装置を用いて
セルアレイパターンの形成領域を含む開口パターン及び
周辺回路パターンを形成した。次いで、図１５（ｄ）に
示すように、開口に露出したハーフトーン膜をエッチン
グした後、レジスト２０５を剥離した。このエッチング
は、平行平板型ＲＩＥ装置で、ＨＢｒ＋ＳＦ6 ＋Ｏ2 の
混合ガスを用いて行った。
上にレジスト２０５を塗布し、レーザ描画装置を用いて
セルアレイパターンの形成領域を含む開口パターン及び
周辺回路パターンを形成した。次いで、図１５（ｄ）に
示すように、開口に露出したハーフトーン膜をエッチン
グした後、レジスト２０５を剥離した。このエッチング
は、平行平板型ＲＩＥ装置で、ＨＢｒ＋ＳＦ6 ＋Ｏ2 の
混合ガスを用いて行った。
【０１８５】次いで、図１５（ｅ）に示すように、再度
レジスト２０６を塗布した後、周辺回路に相当するハー
フトーン領域は覆った状態で、セルアレイパターンを形
成した。続いて、このレジスト２０６をエッチングマス
クにＣｒ膜２０２を選択エッチングした。エッチングは
平行平板型マグネトロンＲＩＥ装置で、Ｃｌ2 ＋ＢＣｌ
3 ＋Ｏ2 の混合ガスを用いて行った。エッチング後にレ
ジスト２０６を剥離した。
レジスト２０６を塗布した後、周辺回路に相当するハー
フトーン領域は覆った状態で、セルアレイパターンを形
成した。続いて、このレジスト２０６をエッチングマス
クにＣｒ膜２０２を選択エッチングした。エッチングは
平行平板型マグネトロンＲＩＥ装置で、Ｃｌ2 ＋ＢＣｌ
3 ＋Ｏ2 の混合ガスを用いて行った。エッチング後にレ
ジスト２０６を剥離した。
【０１８６】次いで、図１５（ｆ）に示すように、再度
レジスト２０７を塗布した後に、セルアレイ領域のシフ
タ部に相当する開口部を含む領域を露光し、現像した
後、シフタ部の石英基板をエッチングして掘り込んだ。
エッチングはＲＩＥ装置で、ＣＦ4 ＋ＳＦ6 ＋Ｏ2 の混
合ガスを用いて行い、緩衝ＨＦ溶液を用いてウエットエ
ッチングを付加した。ここで、露光波長２４８ｎｍのと
きに位相差１８０度となるエッチング深さ２４４ｎｍに
対して１６２ｎｍを目標にＲＩＥし、８２ｎｍを目標に
ウエットエッチングを付加した。
レジスト２０７を塗布した後に、セルアレイ領域のシフ
タ部に相当する開口部を含む領域を露光し、現像した
後、シフタ部の石英基板をエッチングして掘り込んだ。
エッチングはＲＩＥ装置で、ＣＦ4 ＋ＳＦ6 ＋Ｏ2 の混
合ガスを用いて行い、緩衝ＨＦ溶液を用いてウエットエ
ッチングを付加した。ここで、露光波長２４８ｎｍのと
きに位相差１８０度となるエッチング深さ２４４ｎｍに
対して１６２ｎｍを目標にＲＩＥし、８２ｎｍを目標に
ウエットエッチングを付加した。
【０１８７】次いで、図１５（ｇ）に示すように、レジ
スト２０７を剥離した。そして、位相シフタ部２０８に
おける実際の位相差を測定したところ、１８０．３度の
位相差に仕上がっていることを確認した。
スト２０７を剥離した。そして、位相シフタ部２０８に
おける実際の位相差を測定したところ、１８０．３度の
位相差に仕上がっていることを確認した。
【０１８８】次に、ウェハ処理及び露光方法について説
明する。
明する。
【０１８９】ビット線の前工程までの構造が既に作成さ
れたウェハ上にＣＶＤ法により、ＢＰＳＧ膜を厚さ０．
８μｍ形成した。次いで、ＣＭＰ法で全面をエッチング
して平坦化した。この後、厚さ０．１μｍのＳｉＮ膜を
減圧ＣＶＤ法によりＢＰＳＧ膜上全面に成膜し、次にレ
ジストを塗布した。レジストは０．２μｍ厚のポジ型レ
ジストを用いた。
れたウェハ上にＣＶＤ法により、ＢＰＳＧ膜を厚さ０．
８μｍ形成した。次いで、ＣＭＰ法で全面をエッチング
して平坦化した。この後、厚さ０．１μｍのＳｉＮ膜を
減圧ＣＶＤ法によりＢＰＳＧ膜上全面に成膜し、次にレ
ジストを塗布した。レジストは０．２μｍ厚のポジ型レ
ジストを用いた。
【０１９０】ここで、露光用マスク上にレベンソンマス
クとして形成されたセルアレイパターンを、ウェハ上に
予め形成された半導体装置のチップ配置に応じて、順次
位置合わせし第１の露光を行った。照明条件はＮＡ＝
０．６，σ＝０．３で、露光ドーズ６２ｍＪ／ｃｍ2 で
行った。本露光はチップ配置に対応して全チップに対し
行った。なお、露光装置は、露光用マスクの一部を光学
的に遮蔽するシャッタ機構を設けたものであり、周辺回
路領域をシャッタ機構によりマスクしておく。
クとして形成されたセルアレイパターンを、ウェハ上に
予め形成された半導体装置のチップ配置に応じて、順次
位置合わせし第１の露光を行った。照明条件はＮＡ＝
０．６，σ＝０．３で、露光ドーズ６２ｍＪ／ｃｍ2 で
行った。本露光はチップ配置に対応して全チップに対し
行った。なお、露光装置は、露光用マスクの一部を光学
的に遮蔽するシャッタ機構を設けたものであり、周辺回
路領域をシャッタ機構によりマスクしておく。
【０１９１】次に、ハーフトーンマスクとして形成され
た周辺回路パターンをチップ配置に応じて全チップに第
２の露光を行い、基板上に転写した。第２の露光は、条
件ＮＡ＝０．６、σ絞りは図５（ｂ）に示す外径０．６
で内径０．４より内側の領域を遮蔽した遮蔽率ε＝２／
３の輪帯照明絞りを用いて、露光ドーズ８０ｍＪ／ｃｍ
2 で行った。この時には、セルアレイ領域を前記シャッ
タ機構によりマスクしておく。
た周辺回路パターンをチップ配置に応じて全チップに第
２の露光を行い、基板上に転写した。第２の露光は、条
件ＮＡ＝０．６、σ絞りは図５（ｂ）に示す外径０．６
で内径０．４より内側の領域を遮蔽した遮蔽率ε＝２／
３の輪帯照明絞りを用いて、露光ドーズ８０ｍＪ／ｃｍ
2 で行った。この時には、セルアレイ領域を前記シャッ
タ機構によりマスクしておく。
【０１９２】以上の工程を一単位２４枚の基板に対して
順次基板を交換して行った。前記露光の終了した基板か
ら、順次レジストの露光後ベーク、現像を行い、レジス
トパターンを形成した。
順次基板を交換して行った。前記露光の終了した基板か
ら、順次レジストの露光後ベーク、現像を行い、レジス
トパターンを形成した。
【０１９３】次に、レジストをエッチングマスクにまず
ＨＢｒガスを用いてＳｉＮ膜をエッチングした後、Ｃ4
Ｆ8 ガスを含む混合ガスを用いてＢＰＳＧ膜をエッチン
グした。これにより、ウェハ上にＳｉＮ膜とＢＰＳＧ膜
の溝部が形成された。次いで、溝部を含むウェハ全面に
Ｗを成膜した。次いで、ＣＭＰ法により全面をエッチン
グしＳｉＮ膜が露出したところで、エッチングを停止し
た。これによりビット線として溝部のみにＷが埋め込ま
れた構造を作成した。
ＨＢｒガスを用いてＳｉＮ膜をエッチングした後、Ｃ4
Ｆ8 ガスを含む混合ガスを用いてＢＰＳＧ膜をエッチン
グした。これにより、ウェハ上にＳｉＮ膜とＢＰＳＧ膜
の溝部が形成された。次いで、溝部を含むウェハ全面に
Ｗを成膜した。次いで、ＣＭＰ法により全面をエッチン
グしＳｉＮ膜が露出したところで、エッチングを停止し
た。これによりビット線として溝部のみにＷが埋め込ま
れた構造を作成した。
【０１９４】ここで、レジストとしてポジ型レジストを
使用したが、シリアル化レジスト等の他のレジストプロ
セスを用いてもよい。
使用したが、シリアル化レジスト等の他のレジストプロ
セスを用いてもよい。
【０１９５】また、上記以外の露光用マスク作成方法に
ついて説明する。
ついて説明する。
【０１９６】前記図１５（ｂ）まで作成した後、図１６
（ｃ）に示すように、レーザ描画装置を用いてレジスト
２０５にセルアレイの遮光膜パターン及び周辺回路パタ
ーンを形成した。次いで、図１６（ｄ）に示すように、
開口に露出したハーフトーン膜２０４をエッチングし
た。次いで、Ｃｒ遮光膜２０２を硝酸第２セリウムアン
モニウム溶液を含むエッチング液を用いてウエットエッ
チングし、その後にレジスト２０５を剥離した。
（ｃ）に示すように、レーザ描画装置を用いてレジスト
２０５にセルアレイの遮光膜パターン及び周辺回路パタ
ーンを形成した。次いで、図１６（ｄ）に示すように、
開口に露出したハーフトーン膜２０４をエッチングし
た。次いで、Ｃｒ遮光膜２０２を硝酸第２セリウムアン
モニウム溶液を含むエッチング液を用いてウエットエッ
チングし、その後にレジスト２０５を剥離した。
【０１９７】次いで、図１６（ｅ）に示すように、再度
レジスト２０６を塗布した後、周辺回路に相当するハー
フトーン領域は覆った状態で、セルアレイ領域のシフタ
部に相当する開口部を含む領域を露光し、現像した後、
シフタ部の石英基板をエッチングして掘り込んだ。
レジスト２０６を塗布した後、周辺回路に相当するハー
フトーン領域は覆った状態で、セルアレイ領域のシフタ
部に相当する開口部を含む領域を露光し、現像した後、
シフタ部の石英基板をエッチングして掘り込んだ。
【０１９８】次いで、図１６（ｆ）に示すように、レジ
スト２０６を剥離した後に、再度レジスト２０７を塗布
し、セルアレイ領域を含む領域を露光し、露出させた。
次いで、露出した石英基板全てをエッチングして掘り込
んだ後、ＣＦ4 ガスを含む混合ガスを用いてＣＤＥ（Ch
emical Dry Etching）し、露出領域のハーフトーン膜を
除去した。最後に、レジストを剥離し、図１６（ｇ）に
示す露光用マスクを作成した。
スト２０６を剥離した後に、再度レジスト２０７を塗布
し、セルアレイ領域を含む領域を露光し、露出させた。
次いで、露出した石英基板全てをエッチングして掘り込
んだ後、ＣＦ4 ガスを含む混合ガスを用いてＣＤＥ（Ch
emical Dry Etching）し、露出領域のハーフトーン膜を
除去した。最後に、レジストを剥離し、図１６（ｇ）に
示す露光用マスクを作成した。
【０１９９】また、上記の作成方法のハーフトーン膜と
遮光膜の位置関係を全く入れ換えた方法を用いてもよ
い。
遮光膜の位置関係を全く入れ換えた方法を用いてもよ
い。
【０２００】なお、本発明は、上述した各実施形態に限
定されるものではない。実施形態ではＤＲＡＭメモリセ
ルの作成に用いたが、ＳＲＡＭ、ＥＥＰＲＯＭやＤＲＡ
Ｍを有するＡＳＩＣデバイス、また蓄積ノードを有する
他の半導体装置等の作成に用いることができる。具体的
には、周期的パターンを有するセルアレイとそれ以外の
周辺回路パターンを有する半導体装置に適用することが
可能である。その他、本発明の要旨を逸脱しない範囲
で、種々変形して実施することができる。
定されるものではない。実施形態ではＤＲＡＭメモリセ
ルの作成に用いたが、ＳＲＡＭ、ＥＥＰＲＯＭやＤＲＡ
Ｍを有するＡＳＩＣデバイス、また蓄積ノードを有する
他の半導体装置等の作成に用いることができる。具体的
には、周期的パターンを有するセルアレイとそれ以外の
周辺回路パターンを有する半導体装置に適用することが
可能である。その他、本発明の要旨を逸脱しない範囲
で、種々変形して実施することができる。
【図１】第１の実施形態を説明するためのもので、メモ
リセルアレイ及びセンスアンプのビット線のパターンに
位相シフタの配置を行った例を示す平面図。
リセルアレイ及びセンスアンプのビット線のパターンに
位相シフタの配置を行った例を示す平面図。
【図２】位相シフトマスクの構成例を示す要部断面図。
【図３】レベンソンマスクの作成工程例を示す要部断面
図。
図。
【図４】露光装置の構成例を示す図。
【図５】可変絞りの例を示す平面図と斜視図。
【図６】ビット線パターンにおける光強度プロファイル
の例を示す図。
の例を示す図。
【図７】ビット線パターンのメモリセルとセンスアンプ
の接合を説明する平面図。
の接合を説明する平面図。
【図８】第２の実施形態を説明するための露光用マスク
とウェハ上のチップ配列を示す図。
とウェハ上のチップ配列を示す図。
【図９】第３の実施形態を説明するためのもので、メモ
リセルアレイの素子領域のパターンに位相シフタ及びダ
ミーパターンを配置した例を示す図。
リセルアレイの素子領域のパターンに位相シフタ及びダ
ミーパターンを配置した例を示す図。
【図１０】ダミーパターンを設けた場合と設けない場合
との違いを示す図。
との違いを示す図。
【図１１】ダミーパターンの有無による露光強度及びパ
ターン形成の違いを示す図。
ターン形成の違いを示す図。
【図１２】ダミーパターンを形成した場合の素子構造断
面図。
面図。
【図１３】第４の実施形態を説明するための半導体記憶
装置の製造工程を示す断面図。
装置の製造工程を示す断面図。
【図１４】第５の実施形態を説明するための露光用マス
クとウェハ上のチップ配列を示す図。
クとウェハ上のチップ配列を示す図。
【図１５】第６の実施形態を説明するための露光用マス
ク作成工程を示す要部断面図。
ク作成工程を示す要部断面図。
【図１６】第６の実施形態を説明するための露光用マス
ク作成工程を示す要部断面図。
ク作成工程を示す要部断面図。
【図１７】ノーマル配置とアブノーマル配置を説明する
図。
図。
【図１８】レベンソン型位相シフト法にポジ型とネガ型
レジストを用いる場合のパターンレイアウトを説明する
図。
レジストを用いる場合のパターンレイアウトを説明する
図。
【符号の説明】 １１…０度開口部 １２…１８０度開口部 １５…接合パターン ２１…光源 ２３…狭帯域フィルタ ２４…フライアイレンズ ２５…可変絞り ３１…露光用マスク ３２…投影光学系 ３３…絞り ３４…ウェハ ３５…テーブル ４１…制御機構 ５１…ワード線 ５２…ビット線 ５３…ダミービット線 ５４…ストレージノード ５５…高誘電体膜 ５６…蓄積電極 ６０…基板 ６１…絶縁膜 ６２…ポジ型レジスト ６３…ＴｉＮ膜 ６４…Ａｌ−Ｓｉ膜 １０１，２０１…石英基板 １０２，２０２…遮光膜 １０３，２０５，２０６，２０７…レジスト １０４，２０４…ハーフトーン膜（単層） １０５…透過率調整膜（２層ハーフトーン膜） １０６…位相差調整膜（２層ハーフトーン膜） １０７，２０８…シフタ部
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 27/10 ６８１Ｂ
Claims (10)
- 【請求項１】セルアレイと該セルアレイ以外のそれぞれ
のパターンを一枚の露光用マスクの異なる複数の領域に
分割して形成し、かつ少なくとも該セルアレイのパター
ンの一部に照明光の位相を変化させる位相シフタを設け
た露光用マスクを用い、 前記露光用マスク上の複数の領域のうち一領域のパター
ンを、該パターンに応じた照明条件で半導体基板上の各
チップに対しそれぞれ位置合わせして露光し、かつ該露
光を前記領域数に応じて繰り返すことを特徴とする半導
体装置の製造方法。 - 【請求項２】セルアレイと該セルアレイ以外のそれぞれ
のパターンを一枚の露光用マスクの異なる複数の領域に
分割して形成し、かつ少なくとも該セルアレイのパター
ンの一部に照明光の位相を変化させる位相シフタを設け
た露光用マスクを用い、 １つのチップに対して各領域のパターンを重ね合わせ露
光し、以上を各チップに対して繰り返すことを特徴とす
る半導体装置の製造方法。 - 【請求項３】セルアレイと該セルアレイ以外のそれぞれ
のパターンを複数の露光用マスクに分割して形成し、か
つ少なくとも該セルアレイのパターンの一部に照明光の
位相を変化させる位相シフタを設けた複数の露光用マス
クを用い、 前記露光用マスクのうち一露光用マスクのパターンを、
該パターンに応じた照明条件で、複数の半導体基板毎に
該基板上の各チップに対しそれぞれ位置合わせして露光
し、次いで別の露光用マスクのパターンを、該パターン
に応じた照明条件で前記各基板毎に該基板上の各チップ
に対しそれぞれ位置合わせして重ね合わせ露光し、かつ
該重ね合わせ露光を前記露光用マスク数に応じて繰り返
すことを特徴とする半導体装置の製造方法。 - 【請求項４】セルアレイと該セルアレイ以外のパターン
を複数の露光用マスクに分割して形成すると共に、少な
くとも該セルアレイのパターンの一部に照明光の位相を
変化させる位相シフタを設けた複数の露光用マスクを用
い、 複数の露光用マスクのうち一露光用マスクのパターン
を、該パターンに応じた照明条件で、半導体基板上の各
チップに対しそれぞれ位置合わせして露光し、かつ該露
光を前記露光用マスク数に応じて繰り返すことを特徴と
する半導体装置の製造方法。 - 【請求項５】セルアレイと該セルアレイ以外のパターン
を複数の露光用マスクに分割して形成すると共に、少な
くとも該セルアレイのパターンの一部に照明光の位相を
変化させる位相シフタを設けた複数の露光用マスクを用
い、 半導体基板上の各チップに対して順次、前記複数の露光
用マスクのうち一露光用マスクのパターンを、該パター
ンに応じた照明条件で位置合わせして露光し、かつ該露
光を前記露光用マスク数に応じて繰り返すことを特徴と
する半導体装置の製造方法。 - 【請求項６】複数のセルからなるセルアレイを備えた半
導体装置の製造方法において、 前記セルアレイと該セルアレイ以外のそれぞれのパター
ンを一枚の露光用マスクの、半導体基板上のチップ配置
に応じた所定の位置関係を有する異なる領域に分割して
形成し、該セルアレイのパターンの一部に照明光の位相
を変化させる位相シフタを設け、かつ該セルアレイ以外
のパターンに対応する領域に回折格子パターンを設けた
露光用マスクを用い、 半導体基板上の各チップに対して前記露光用マスクの各
々の領域のパターンがそれぞれ一度転写されるように、
前記露光用マスクの各々の領域のパターンを、半導体基
板上の該領域数と同じ数のチップに対しそれぞれ位置合
わせして同時に露光し、かつ該露光を前記領域数に応じ
て繰り返すことを特徴とする半導体装置の製造方法。 - 【請求項７】前記セルアレイ以外のパターンが、半透明
でかつ隣接する開口パターンを透過する露光光に対して
位相差をほぼ反転させる位相シフタで形成されたことを
特徴とする請求項１〜６のいずれかに記載の半導体装置
の製造方法。 - 【請求項８】透明基板上に遮光膜の開口パターンを形成
してなる露光用マスクにおいて、 半導体基板上のチップ配置に応じた所定の位置関係を有
する異なる領域に、セルアレイと該セルアレイ以外のそ
れぞれのパターンが分割して形成され、前記セルアレイ
のパターンの一部に照明光の位相を変化させる位相シフ
タが設けられ、かつ前記遮光膜に対向する裏面のセルア
レイ以外のパターンに対応する領域に回折格子パターン
が設けられていることを特徴とする露光用マスク。 - 【請求項９】半導体装置の製造方法に使用される露光用
マスクにおいて、 セルアレイのパターンの一部のアレイ端に、前記セルア
レイを構成するのとほぼ同じ寸法を有するアレイパター
ンでかつ素子として機能しない第１のダミーパターンを
設け、前記セルアレイのパターンに対し第１のダミーパ
ターンより外側に該ダミーパターンより寸法の大きい第
２のダミーパターンを設けてなることを特徴とする露光
用マスク。 - 【請求項１０】複数の島状の開口パターンが周期的に配
置され、隣接する開口パターンに露光光の波長λに対し
てほぼλ／２の光路差を持たせた露光用マスクを用い、
半導体基板上に島状の配線パターンを形成する半導体装
置の製造方法において、 前記基板の最上層として絶縁膜を形成する工程と、前記
絶縁膜上にポジ型レジストを形成する工程と、前記露光
用マスクのパターンを前記レジストに露光，現像してレ
ジストパターンを形成する工程と、前記レジストパター
ンをマスクに前記絶縁膜を選択エッチングして溝を形成
する工程と、前記絶縁膜の溝に配線材料を埋め込む工程
とを含むことを特徴とする半導体装置の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22122996A JPH1064788A (ja) | 1996-08-22 | 1996-08-22 | 半導体装置の製造方法と露光用マスク |
| US08/914,090 US6165692A (en) | 1996-08-22 | 1997-08-19 | Method for manufacturing a semiconductor device and an exposure mask used therefor |
| KR1019970040123A KR100283836B1 (ko) | 1996-08-22 | 1997-08-22 | 반도체장치의 제조방법 및 노광용 마스크 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22122996A JPH1064788A (ja) | 1996-08-22 | 1996-08-22 | 半導体装置の製造方法と露光用マスク |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1064788A true JPH1064788A (ja) | 1998-03-06 |
Family
ID=16763498
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22122996A Pending JPH1064788A (ja) | 1996-08-22 | 1996-08-22 | 半導体装置の製造方法と露光用マスク |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6165692A (ja) |
| JP (1) | JPH1064788A (ja) |
| KR (1) | KR100283836B1 (ja) |
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000036466A1 (fr) * | 1998-12-11 | 2000-06-22 | Hitachi, Ltd. | Dispositif a circuit integre a semiconducteurs et procede de fabrication |
| JP2001267673A (ja) * | 2000-02-09 | 2001-09-28 | Cymer Inc | レーザの帯域幅制御技術 |
| US6630704B2 (en) | 2000-09-05 | 2003-10-07 | Seiko Epson Corporation | Semiconductor device |
| KR100446306B1 (ko) * | 2002-08-28 | 2004-09-01 | 삼성전자주식회사 | 고집적 회로 소자 제조용 마스크, 그 레이아웃 생성 방법,그 제조 방법 및 이를 이용한 고집적 회로 소자 제조 방법 |
| JP2006128255A (ja) * | 2004-10-27 | 2006-05-18 | Renesas Technology Corp | パターン形成方法、半導体装置の製造方法及び露光用マスクセット |
| JP2007227454A (ja) * | 2006-02-21 | 2007-09-06 | Toshiba Corp | 半導体装置の製造方法 |
| JP2008071838A (ja) * | 2006-09-12 | 2008-03-27 | Nec Electronics Corp | 半導体装置の製造方法 |
| JP2008282046A (ja) * | 2003-06-30 | 2008-11-20 | Hoya Corp | グレートーンマスク及び薄膜トランジスタ基板の製造方法 |
| JP2009081455A (ja) * | 2008-11-20 | 2009-04-16 | Panasonic Corp | 半導体集積回路装置 |
| JP2009205146A (ja) * | 2008-01-31 | 2009-09-10 | Hoya Corp | フォトマスクの欠陥修正方法、フォトマスクの製造方法、位相シフトマスクの製造方法、フォトマスク、位相シフトマスク、フォトマスクセット及びパターン転写方法 |
| JP2010245521A (ja) * | 2009-04-01 | 2010-10-28 | Asml Netherlands Bv | インプリントリソグラフィ装置及び方法 |
| JP2012234057A (ja) * | 2011-05-02 | 2012-11-29 | Elpida Memory Inc | フォトマスクおよび半導体装置 |
| JP2015149486A (ja) * | 2010-10-08 | 2015-08-20 | クアルコム，インコーポレイテッド | 均一なパターンを有する磁気ランダムアクセスメモリ（ｍｒａｍ）の配置 |
Families Citing this family (29)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3420089B2 (ja) * | 1998-11-04 | 2003-06-23 | Ｎｅｃエレクトロニクス株式会社 | 電子デバイス並びに半導体装置、及び電極形成方法 |
| US6248001B1 (en) * | 1999-08-06 | 2001-06-19 | Micron Technology, Inc. | Semiconductor die de-processing using a die holder and chemical mechanical polishing |
| JP2001230186A (ja) * | 2000-02-17 | 2001-08-24 | Hitachi Ltd | 半導体集積回路装置の製造方法 |
| JP3749083B2 (ja) * | 2000-04-25 | 2006-02-22 | 株式会社ルネサステクノロジ | 電子装置の製造方法 |
| US6559055B2 (en) | 2000-08-15 | 2003-05-06 | Mosel Vitelic, Inc. | Dummy structures that protect circuit elements during polishing |
| US6355524B1 (en) * | 2000-08-15 | 2002-03-12 | Mosel Vitelic, Inc. | Nonvolatile memory structures and fabrication methods |
| DE10051719C2 (de) * | 2000-10-18 | 2003-10-02 | Infineon Technologies Ag | Verfahren zur Herstellung von Schaltkreisstrukturen auf einem Halbleitersubstrat mit Hilfe eines Lithographieprozesses und Anordnung mit funktionalen Schaltkreisstrukturen und Dummy-Schaltkreisstrukturen |
| JP4266079B2 (ja) | 2001-04-09 | 2009-05-20 | 株式会社東芝 | 原版とその作製方法及びその原版を用いた露光方法 |
| US6821847B2 (en) | 2001-10-02 | 2004-11-23 | Mosel Vitelic, Inc. | Nonvolatile memory structures and fabrication methods |
| KR100434954B1 (ko) * | 2001-11-28 | 2004-06-09 | 주식회사 하이닉스반도체 | 반도체 소자의 노광 방법 |
| DE10160616A1 (de) * | 2001-12-11 | 2003-06-05 | Infineon Technologies Ag | Phasenschiebermaske |
| TWI315027B (en) * | 2002-04-23 | 2009-09-21 | Canon Kabushiki Kaish | Mask designing method, and exposure method for illuminatiing a mask and exposing an object |
| US7271891B1 (en) * | 2003-08-29 | 2007-09-18 | Kla-Tencor Technologies Corporation | Apparatus and methods for providing selective defect sensitivity |
| TWI471900B (zh) * | 2004-02-20 | 2015-02-01 | 尼康股份有限公司 | Exposure method, exposure apparatus, exposure system, and device manufacturing method |
| DE102004010902B4 (de) * | 2004-03-05 | 2007-01-11 | Infineon Technologies Ag | Verfahren zum Übertragen eines kritischen Layouts einer Ebene einer integrierten Schaltung auf ein Halbleitersubstrat |
| US20070231712A1 (en) * | 2006-03-30 | 2007-10-04 | Song Pang | Alternating phase shift masking |
| KR100810422B1 (ko) * | 2006-09-29 | 2008-03-04 | 주식회사 하이닉스반도체 | 반도체 소자의 패턴 형성 방법 |
| US8685596B2 (en) * | 2007-12-04 | 2014-04-01 | Sharp Laboratories Of America, Inc. | Semi-transparent film grayscale mask |
| TWI372939B (en) * | 2007-12-17 | 2012-09-21 | Nanya Technology Corp | Phase-shift mask and method for forming a pattern |
| CN101477302B (zh) * | 2008-01-03 | 2013-03-27 | 南亚科技股份有限公司 | 相位移掩模及其形成图案的方法 |
| US8440576B2 (en) * | 2008-04-25 | 2013-05-14 | Macronix International Co., Ltd. | Method for pitch reduction in integrated circuit fabrication |
| US8316326B1 (en) * | 2009-05-04 | 2012-11-20 | Cadence Design Systems, Inc. | System and method for applying phase effects of mask diffraction patterns |
| JP2013182962A (ja) * | 2012-02-29 | 2013-09-12 | Toshiba Corp | テンプレートの製造方法 |
| CN102819183B (zh) * | 2012-08-24 | 2013-12-04 | 京东方科技集团股份有限公司 | 掩膜板、采用掩膜板制作阵列基板的方法、阵列基板 |
| US10073354B2 (en) | 2014-10-29 | 2018-09-11 | Taiwan Semiconductor Manufacturing Co., Ltd. | Exposure method of wafer substrate, manufacturing method of semiconductor device, and exposure tool |
| SG10201408775SA (en) | 2014-12-29 | 2016-07-28 | Globalfoundries Sg Pte Ltd | Etch bias control |
| CN113471136A (zh) * | 2020-03-30 | 2021-10-01 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及形成方法 |
| CN113504710B (zh) * | 2021-06-28 | 2023-08-18 | 上海华虹宏力半导体制造有限公司 | 光刻工艺中的多次曝光的方法 |
| CN116453947A (zh) * | 2022-01-06 | 2023-07-18 | 长鑫存储技术有限公司 | 半导体结构的制作方法及半导体结构 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2710967B2 (ja) * | 1988-11-22 | 1998-02-10 | 株式会社日立製作所 | 集積回路装置の製造方法 |
| JP3164815B2 (ja) * | 1990-09-19 | 2001-05-14 | 株式会社日立製作所 | 半導体装置の製造方法 |
| JP2965655B2 (ja) * | 1990-10-08 | 1999-10-18 | 松下電器産業株式会社 | パターン形成方法 |
| JP2657936B2 (ja) * | 1991-05-20 | 1997-09-30 | 日本電信電話株式会社 | マスク照明光学系及びそれを用いる投影露光装置並びに方法 |
| JP3120474B2 (ja) * | 1991-06-10 | 2000-12-25 | 株式会社日立製作所 | 半導体集積回路装置の製造方法 |
| JP3163666B2 (ja) * | 1991-07-29 | 2001-05-08 | ソニー株式会社 | 位相シフトマスクを用いたパターン形成方法 |
| US5364716A (en) * | 1991-09-27 | 1994-11-15 | Fujitsu Limited | Pattern exposing method using phase shift and mask used therefor |
| US5308741A (en) * | 1992-07-31 | 1994-05-03 | Motorola, Inc. | Lithographic method using double exposure techniques, mask position shifting and light phase shifting |
| US5705299A (en) * | 1992-12-16 | 1998-01-06 | Texas Instruments Incorporated | Large die photolithography |
| US5320918A (en) * | 1992-12-31 | 1994-06-14 | At&T Bell Laboratories | Optical lithographical imaging system including optical transmission diffraction devices |
| US5424154A (en) * | 1993-12-10 | 1995-06-13 | Intel Corporation | Lithographic emhancement method and apparatus for randomly spaced structures |
-
1996
- 1996-08-22 JP JP22122996A patent/JPH1064788A/ja active Pending
-
1997
- 1997-08-19 US US08/914,090 patent/US6165692A/en not_active Expired - Fee Related
- 1997-08-22 KR KR1019970040123A patent/KR100283836B1/ko not_active IP Right Cessation
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000036466A1 (fr) * | 1998-12-11 | 2000-06-22 | Hitachi, Ltd. | Dispositif a circuit integre a semiconducteurs et procede de fabrication |
| JP2001267673A (ja) * | 2000-02-09 | 2001-09-28 | Cymer Inc | レーザの帯域幅制御技術 |
| US6630704B2 (en) | 2000-09-05 | 2003-10-07 | Seiko Epson Corporation | Semiconductor device |
| KR100446306B1 (ko) * | 2002-08-28 | 2004-09-01 | 삼성전자주식회사 | 고집적 회로 소자 제조용 마스크, 그 레이아웃 생성 방법,그 제조 방법 및 이를 이용한 고집적 회로 소자 제조 방법 |
| JP4729606B2 (ja) * | 2003-06-30 | 2011-07-20 | Ｈｏｙａ株式会社 | グレートーンマスクの製造方法及び薄膜トランジスタ基板の製造方法 |
| JP2008282046A (ja) * | 2003-06-30 | 2008-11-20 | Hoya Corp | グレートーンマスク及び薄膜トランジスタ基板の製造方法 |
| JP2006128255A (ja) * | 2004-10-27 | 2006-05-18 | Renesas Technology Corp | パターン形成方法、半導体装置の製造方法及び露光用マスクセット |
| US8017305B2 (en) | 2004-10-27 | 2011-09-13 | Renesas Electronics Corporation | Pattern forming method, semiconductor device manufacturing method and exposure mask set |
| JP2007227454A (ja) * | 2006-02-21 | 2007-09-06 | Toshiba Corp | 半導体装置の製造方法 |
| JP2008071838A (ja) * | 2006-09-12 | 2008-03-27 | Nec Electronics Corp | 半導体装置の製造方法 |
| JP2009205146A (ja) * | 2008-01-31 | 2009-09-10 | Hoya Corp | フォトマスクの欠陥修正方法、フォトマスクの製造方法、位相シフトマスクの製造方法、フォトマスク、位相シフトマスク、フォトマスクセット及びパターン転写方法 |
| JP2009081455A (ja) * | 2008-11-20 | 2009-04-16 | Panasonic Corp | 半導体集積回路装置 |
| JP2010245521A (ja) * | 2009-04-01 | 2010-10-28 | Asml Netherlands Bv | インプリントリソグラフィ装置及び方法 |
| JP2015149486A (ja) * | 2010-10-08 | 2015-08-20 | クアルコム，インコーポレイテッド | 均一なパターンを有する磁気ランダムアクセスメモリ（ｍｒａｍ）の配置 |
| JP2012234057A (ja) * | 2011-05-02 | 2012-11-29 | Elpida Memory Inc | フォトマスクおよび半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100283836B1 (ko) | 2001-04-02 |
| US6165692A (en) | 2000-12-26 |
| KR19980018900A (ko) | 1998-06-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH1064788A (ja) | 半導体装置の製造方法と露光用マスク | |
| US5723236A (en) | Photomasks and a manufacturing method thereof | |
| JP2739065B2 (ja) | アパーチャ交番移相マスクを製造する方法 | |
| US5700606A (en) | Photomask and a manufacturing method thereof | |
| KR100613461B1 (ko) | 이중노광기술을 이용한 이중노광방법과 이를 위한포토마스크 | |
| US6004699A (en) | Photomask used for projection exposure with phase shifted auxiliary pattern | |
| JP3368947B2 (ja) | レティクル及びレティクル・ブランク | |
| KR100186657B1 (ko) | 반투명 보조패턴으로 보조된 주팬턴을 정확히 전사하기위하여 노광장치에 사용된 포토마스크와 그 제조방법 | |
| JP3411613B2 (ja) | ハーフトーン型位相シフトマスク | |
| JP3080023B2 (ja) | 露光用フォトマスク | |
| JP2002075823A (ja) | 半導体装置のパターン形成方法、フォトマスクのパターン設計方法、フォトマスクの製造方法およびフォトマスク | |
| JP4613364B2 (ja) | レジストパタン形成方法 | |
| JPH11143047A (ja) | フォトマスク及びその製造方法 | |
| JP2002323746A (ja) | 位相シフトマスク及び、それを用いたホールパターン形成方法 | |
| JP2004251969A (ja) | 位相シフトマスク、位相シフトマスクを用いたパターンの形成方法および電子デバイスの製造方法 | |
| JP4345821B2 (ja) | 露光用マスク及びパターン形成方法 | |
| JP2007165704A (ja) | パターン形成方法およびレベンソン型マスクの製造方法 | |
| US6080533A (en) | Method of patterning photoresist using precision and non-precision techniques | |
| US6767672B2 (en) | Method for forming a phase-shifting mask for semiconductor device manufacture | |
| JPH09288347A (ja) | ダミーパターン付きレチクルおよびこのレチクルを用いて製造された半導体装置 | |
| JP3050178B2 (ja) | 露光方法及び露光用マスク | |
| JP2647022B2 (ja) | パターン形成方法 | |
| JP3110801B2 (ja) | フォトマスクの製造方法及びフォトマスク | |
| JPH08254813A (ja) | 位相シフトマスク及びそれを用いた半導体装置の製造方法 | |
| JP3178391B2 (ja) | フォトマスクの設計方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040106 |