CN116453947A - 半导体结构的制作方法及半导体结构 - Google Patents

半导体结构的制作方法及半导体结构 Download PDF

Info

Publication number
CN116453947A
CN116453947A CN202210013298.4A CN202210013298A CN116453947A CN 116453947 A CN116453947 A CN 116453947A CN 202210013298 A CN202210013298 A CN 202210013298A CN 116453947 A CN116453947 A CN 116453947A
Authority
CN
China
Prior art keywords
metal
layer
forming
pattern
mask layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210013298.4A
Other languages
English (en)
Inventor
宫光彩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN202210013298.4A priority Critical patent/CN116453947A/zh
Priority to PCT/CN2022/072329 priority patent/WO2023130500A1/zh
Publication of CN116453947A publication Critical patent/CN116453947A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本公开提供一种半导体结构的制作方法及半导体结构，其中，制作方法包括：形成金属层和第一掩膜层，第一掩膜层位于金属层上方，第一掩膜层包括第一密度的第一凸出图形；根据第一掩膜层定义的图案刻蚀金属层，形成第一宽度尺寸的金属线末端结构；形成第二掩膜层，第二掩膜层位于金属层上方，第二掩膜层包括第二密度的第二条状图形；根据第二掩膜层定义的图案刻蚀金属层，形成第二宽度尺寸的金属线本体结构；其中，第二密度为第一密度的两倍，第二宽度尺寸小于第一宽度尺寸，且任意一个金属线本体结构的一端与其中一个金属线末端结构相连。采用本公开的制作方法，能够通过简单的工艺形成较大尺寸的金属线末端结构。

Description

半导体结构的制作方法及半导体结构
技术领域
本公开涉及半导体技术领域，尤其涉及一种半导体结构的制作方法及半导体结构。
背景技术
随着DRMA(Dynamic Random Access Memory，动态随机存取存储器)结构的不断微缩，由于晶体管之间的间距也在逐渐地减少，位元线的尺寸也在不断的缩小，导致位元线末端结构的尺寸也变得越来越小，因此，增大位元线的末端接触面积的工艺变得越来越重要。
发明内容
以下是对本公开详细描述的主题的概述。本概述并非是为了限制权利要求的保护范围。
本公开提供一种半导体结构的制作方法及半导体结构。
本公开的第一方面提供一种半导体结构的制作方法，所述制作方法包括：
形成金属层和第一掩膜层，所述第一掩膜层位于所述金属层上方，所述第一掩膜层包括第一密度的第一凸出图形；根据所述第一掩膜层定义的图案刻蚀所述金属层，形成第一宽度尺寸的金属线末端结构；
形成第二掩膜层，所述第二掩膜层位于所述金属层上方，所述第二掩膜层包括第二密度的第二条状图形；根据所述第二掩膜层定义的图案刻蚀所述金属层，形成第二宽度尺寸的金属线本体结构；
其中，所述第二密度为所述第一密度的两倍，所述第二宽度尺寸小于所述第一宽度尺寸，且任意一个所述金属线本体结构的一端与其中一个所述金属线末端结构相连。
根据本公开的一些实施例，根据所述第一掩膜层定义的图案刻蚀所述金属层，形成第一宽度尺寸的金属线末端结构包括：
所述第一掩膜层的一端具有所述第一凸出图形，所述第一凸出图形间隔设置在所述金属层的末端区域，所述第一凸出图形的宽度为第一宽度尺寸；
根据所述第一凸出图形定义的图案为掩膜，刻蚀所述金属层的末端区域，形成所述金属线末端结构。
根据本公开的一些实施例，形成所述金属线末端结构之后，还包括：
形成填充结构，所述填充结构填充在相邻的两个所述金属线末端结构之间。
根据本公开的一些实施例，形成第二掩膜层，包括：
形成间隔组，所述间隔组包括间隔设置的多个第一间隔单元；
形成介质层，所述介质层覆盖所述第一间隔单元的顶面和侧面，以及相邻两个所述第一间隔单元之间的区域；
去除覆盖在相邻两个所述第一间隔单元之间的部分所述介质层、覆盖在所述第一间隔单元的顶面的所述介质层；
被保留的所述介质层形成具有第二密度的第二条状图形，形成所述第二掩膜层，所述第二条状图形的宽度为第二宽度尺寸。
根据本公开的一些实施例，根据所述第二掩膜层定义的图案刻蚀所述金属层，形成第二宽度尺寸的金属线本体结构，包括：
所述第二条状图形间隔设置在所述金属层的主体区域，根据所述第二条状图形定义的图案为掩膜，刻蚀所述金属层的主体区域，形成所述金属线本体结构。
根据本公开的一些实施例，所述制作方法还包括：形成隔离结构；
所述形成隔离结构包括：
形成中间掩膜层，所述中间掩膜层包括第二密度的第三凸出图形，所述第三凸出图形覆盖部分所述第二条状图形的一端，所述第三凸出图形在垂直于所述金属层的方向上的投影覆盖所述金属线末端结构；
根据未被覆盖的所述第二条状图形和所述第三凸出图形定义的图案为掩膜，去除部分所述填充结构，被保留的所述填充结构形成隔离结构，所述隔离结构位于相邻的两个所述金属线末端结构之间。
根据本公开的一些实施例，所述制作方法还包括：
提供衬底，所述金属层覆盖所述衬底的表面。
根据本公开的一些实施例，所述制作方法还包括：
形成金属保护层，所述金属保护层覆盖所述金属层的表面，所述第一掩膜层覆盖金属保护层的表面。
根据本公开的一些实施例，形成填充结构，包括：
在相邻的两个所述金属线末端结构之间填充氧化物材料，形成初始填充结构；
采用化学机械研磨工艺，对所述初始填充结构进行平坦化处理，直至所述初始填充结构的表面与所述金属保护层的表面平齐，形成所述填充结构。
根据本公开的一些实施例，形成第二掩膜层之前，还包括：
形成过渡层，所述过渡层覆盖所述金属保护层和所述填充结构的表面。
本公开的第二方面提供一种半导体结构，所述半导体结构包括：
衬底；
第一密度的金属线末端结构，设置在所述衬底上，所述金属线末端结构的宽度为第一宽度尺寸；
第二密度的金属线本体结构，设置在所述衬底上，所述金属线本体结构的宽度为第二宽度尺寸；
其中，所述第二密度为所述第一密度的两倍，所述第二宽度尺寸小于所述第一宽度尺寸，且任意一个所述金属线本体结构的一端与其中一个所述金属线末端结构相连。
根据本公开的一些实施例，所述半导体结构还包括：隔离结构，
所述隔离结构设置在相邻的两个所述金属线末端结构之间。
根据本公开的一些实施例，所述隔离结构的长度大于所述金属线末端结构的长度。
根据本公开的一些实施例，所述半导体结构还包括金属保护层，所述金属保护层覆盖所述金属线末端结构和所述金属线本体结构。
本公开实施例所提供的半导体结构的制作方法及半导体结构中，通过第一掩膜层作为掩膜对金属层进行刻蚀，形成第一宽度尺寸的金属线末端结构，通过第二掩膜层作为掩膜对金属层的其他区域进行刻蚀，形成第二宽度尺寸的金属线本体结构，其中，第二宽度尺寸小于第一宽度尺寸，实现了通过简单的工艺定义两次掩膜层，分别对金属层的不同区域进行刻蚀，以形成具有较大尺寸的金属线末端结构的位元线结构，形成足够大的位元线的末端结构接触面积，避免了通过复杂的工艺来增大位元线末端结构的接触面积。
阅读并理解了附图和详细描述后，可以明白其他方面。
附图说明
并入到说明书中并且构成说明书的一部分的附图示出了本公开的实施例，并且与描述一起用于解释本公开实施例的原理。在这些附图中，类似的附图标记用于表示类似的要素。下面描述中的附图是本公开的一些实施例，而不是全部实施例。对于本领域技术人员来讲，在不付出创造性劳动的前提下，可以根据这些附图获得其他的附图。
图1是根据一示例性实施例示出的一种半导体结构的制作方法的流程图。
图2是根据另一示例性实施例示出的一种半导体结构的制作方法的流程图。
图3是根据一示例性实施例示出的半导体结构的衬底的俯视图。
图4是示例性示出图3所示出的半导体结构的衬底沿AA’线的剖面图。
图5是示例性示出图3所示出的结构上形成金属层后的俯视图。
图6是示例性示出图5所示出的结构沿AA’线的剖面图。
图7是示例性示出图5所示出的结构上形成金属保护层后的俯视图。
图8是示例性示出图7所示出的结构沿AA’线的剖面图。
图9是示例性示出图7所示出的结构上形成第一掩膜层后的俯视图。
图10是示例性示出图9所示出的结构沿AA’线的剖面图。
图11是示例性示出图9所示出的结构上形成金属线末端结构的俯视图。
图12是示例性示出图11所示出的结构沿AA’线的剖面图。
图13是示例性示出图11所示出的结构上形成填充结构后的俯视图。
图14是示例性示出图13所示出的结构沿AA’线的剖面图。
图15是示例性示出图13所示出的结构上形成过渡层后的俯视图。
图16是示例性示出图15所示出的结构沿AA’线的剖面图。
图17是示例性示出图15所示出的结构上形成间隔组后的俯视图。
图18是示例性示出图17所示出的结构沿AA’线的剖面图。
图19是示例性示出图17所示出的结构上形成介质层后的俯视图。
图20是示例性示出图19所示出的结构沿AA’线的剖面图。
图21是示例性示出图19所示出的结构上形成第二条状图形后的俯视图。
图22是示例性示出图21所示出的结构沿AA’线的剖面图。
图23是示例性示出图21所示出的结构上形成中间掩膜层后的俯视图。
图24是示例性示出图23所示出的结构沿AA’线的剖面图。
图25是示例性示出图23所示出的结构上形成隔离结构后的俯视图。
图26是示例性示出图25所示出的结构沿AA’线的剖面图。
图27是示例性示出图25所示出的结构上去除过渡层后的俯视图。
图28是示例性示出图27所示出的结构沿AA’线的剖面图。
图29是根据一示例性实施例示出的半导体结构的结构示意图。
图30是根据另一示例性实施例示出的半导体结构的结构示意图。
图31是示例性示出图30所示出的结构沿AA’线的剖面图。
附图标记：
10、衬底；100、第一掩膜层；101、第一凸出图形；20、金属层；21、金属线；211、金属线末端结构；212、金属线本体结构；200、间隔组；201、间隔单元；30、金属保护层；31、金属线末端保护层；32、金属线本体保护层；300、介质层；301：顶面介质层；302：第二条状图形；303、侧面介质层；304、第二掩膜层；305、底部介质层；40、填充结构；41、隔离结构；400、中间掩膜层；401、第三凸出图形；402、中间掩膜层主体；50、过渡层；501、抗反射层；502、图形转移层；D1、第一宽度尺寸；D2、第二宽度尺寸；H1、末端区域；H2、主体区域H2。
具体实施方式
为使本公开实施例的目的、技术方案和优点更加清楚，下面将结合本公开实施例中的附图，对公开实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本公开一部分实施例，而不是全部的实施例。基于本公开中的实施例，本领域技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本公开保护的范围。需要说明的是，在不冲突的情况下，本公开中的实施例及实施例中的特征可以相互任意组合。
本公开示例性的实施例中提供一种半导体结构的制作方法，如图1所示，图1示出了根据本公开一示例性的实施例提供的半导体结构的制作方法的流程图，图3-图29为半导体结构的制作方法的各个阶段的示意图，下面结合图3-图29对半导体结构的制作方法进行介绍。
本实施例对半导体结构不作限制，下面将以半导体结构为动态随机存储器(DRAM)为例进行介绍，但本实施例并不以此为限，本实施例中的半导体结构还可以为其他的结构。
如图1所示，本公开一示例性的实施例提供的一种半导体结构的制作方法，包括如下的步骤：
步骤S100：形成金属层和第一掩膜层，第一掩膜层位于金属层上方，第一掩膜层包括第一密度的第一凸出图形；根据第一掩膜层定义的图案刻蚀金属层，形成第一宽度尺寸的金属线末端结构；
步骤S200：形成第二掩膜层，第二掩膜层位于金属层上方，第二掩膜层包括第二密度的第二条状图形；根据第二掩膜层定义的图案刻蚀金属层，形成第二宽度尺寸的金属线本体结构；其中，第二密度为第一密度的两倍，第二宽度尺寸小于第一宽度尺寸，且任意一个金属线本体结构的一端与其中一个金属线末端结构相连。
参照图9-图10所示，可以在支撑部件上形成金属层20，作为位元线的材料层，在金属层20的上方形成有第一掩膜层100，第一掩膜层100可以为单层结构也可以为多层结构，在金属层一端的边缘区域，第一掩膜层100所定义的图案具有第一密度的第一凸出图形101。第一凸出图形101在第一方向x上延伸，在第二方向y上均匀的间隔分布。参照图9和图29所示，根据第一掩膜层100的定义的图案刻蚀金属层20的一端，在金属层20的一端区域中形成第一宽度尺寸D1的结构，即形成了第一宽度尺寸D1的金属线末端结构211。
参照图21-图22所示，在金属层20的上方形成第二掩膜层304，第二掩膜层304所定义的图案具有第二密度的第二条状图形302。第二条状图形302在第一方向x上延伸，在第二方向y上均匀的间隔分布。参照图21和图29所示，根据第二掩膜层304的定义的图案，刻蚀除金属线末端结构211部分的金属层20的其他区域，在金属层20的其他区域中形成第二宽度尺寸D2的结构，即形成了第二宽度尺寸D2的金属线本体结构212，任意一个金属线本体结构212的一端与其中一个金属线末端结构211相互连接，形成了位元线结构21，其中，第二宽度尺寸D2小于第一宽度尺寸D1。
结合图9和图21所示，第一密度可以为第一凸出图形101在金属层20上方分布的个数，第二密度可以为第二条状图形302在金属层20上方分布的个数，可以将第一凸出图形101分布的第一密度记为ρ1，如图10所示，例如ρ1＝3，第二条状图形302分布的第二密度记为ρ2，如图21所示，例如ρ2＝6，其中，ρ2＝2*ρ1，即第二密度为第一密度的两倍，由于第一凸出图形101和第二条状图形302分布在同一宽度尺寸的金属层20的上方，因此，在金属层20的上方能够形成较大尺寸的第一凸出图形101，以及较小尺寸的第二条状图形302，即形成的金属线末端结构的宽度大于金属线本体结构的宽度。
本公开所提供的半导体的制作方法，实现了通过利用简单的工艺定义两次掩膜层，以分别对金属层的不同区域进行刻蚀，形成具有较大尺寸的金属线末端结构的位元线结构，使得位元线能够获得足够大的末端接触面积，从而避免了通过复杂的工艺来增大位元线末端结构的接触面积。
如图2所示，本公开一示例性的实施例提供的一种半导体结构的制作方法，包括如下的步骤：
步骤102：提供衬底，金属层覆盖衬底的表面。
半导体材料可以作为半导体结构中位元线的支撑部件，如图3和图4所示，衬底10可以由半导体材料制成，半导体材料可以为硅、锗、硅锗化合物以及硅碳化合物中的一种或者多种。衬底10内还可以包括晶体管字符线(Wordline)及位线(Bitline)(图中未示出)等。结合图5和图6所示，在衬底10的表面形成金属层20，金属层20的材料包括但不限于金属钨，在此不做具体限定。衬底10还可以用于支撑设在其上的其他部件。
步骤S104：形成金属保护层，金属保护层覆盖金属层的表面。
为了能够防止金属层20与空气中的氧气发生反应而被氧化，结合图7和图8所示，在金属层20的表面沉积一层金属保护层30，金属保护层30可以完全覆盖金属层的表面，以对金属层20进行全面保护，金属保护层30的材料可以为氧化物，例如氧化硅或者氮氧化硅等，在此不做具体限制。
可以采用化学气相沉积法(CVD，Chemical Vapor Deposition)或原子层沉积法(ALD，Atomic layer deposition)等工艺在衬底上依次形成金属层和金属保护层。
步骤S106：形成第一掩膜层。
如图9所示，在金属层20的表面形成金属保护层30之后，在金属保护层30的表面形成第一掩膜层100，使得第一掩膜层100完全覆盖金属保护层30的表面。
继续参照图9所示，金属层20可以分为金属层的末端区域H1和主体区域H2，第一掩膜层100的一端具有第一凸出图形101，第一凸出图形101间隔设置在金属层20的末端区域H1的上方，第一凸出图形101的宽度可以为第一宽度尺寸D1。第一掩膜层100可以为抗腐蚀涂层材料，例如可以为旋涂光阻。为了便于理解本公开，将垂直于AA’线剖面的方向定义为第一方向x，将平行于AA’线剖面的方向定义为第二方向y。可以通过对在第一掩膜层100进行图案的显影、曝光等工艺，以金属层20的末端区域H1的上方形成第一凸出图形101，第一凸出图形101为第一掩膜层100沿第一方向x延伸的多个条形结构，第一凸出图形101可以为矩形结构，即将第一掩膜层100的一端形成多个为第一宽度尺寸D1的矩形结构，多个第一凸出图形101在第二方向y上间隔分布，以第一密度分布覆盖金属层20的末端区域H1。第一掩膜层100的主体部分覆盖除金属层末端区域的其他部分，以保证除金属层末端区域的其他部分不被刻蚀。
步骤S108：根据第一凸出图形定义的图案为掩膜，刻蚀金属层的末端区域，形成金属线末端结构。
结合图9-图12所示，根据第一凸出图形101定义的图案为掩膜，依次刻蚀位于金属线的末端区域H1上方的金属保护层30和金属层20直至暴露衬底10，以在金属层的末端区域H1中形成多个金属线末端结构211，第一凸出图形101的图案的形状以及大小，可以决定金属线末端结构211的形状以及大小。金属线末端结构211的宽度与第一凸出图形101的宽度尺寸一致，为第一宽度尺寸D1。在示例性实施例中，金属线末端结构的形状可以与第一凸出图形的形状相同。在形成金属线末端结构之后，去除第一掩膜层100。
步骤S110：形成填充结构，填充结构填充在相邻的两个金属线末端结构之间。
如图12所示，金属层20的末端区域暴露衬底10的部分表面，以及金属线末端结构211的侧面，由于金属线末端结构211顶面有金属保护层30的覆盖不会被氧化，但是金属线末端结构211的侧面暴露在空气中很容易被氧化。因此，为了对金属线末端结构211的侧面进行保护，在形成金属线末端结构211之后，形成填充结构。
如图14所示，通过在衬底10的表面填满填充材料，直至填充材料填满金属线末端结构之间的区域，使得填充材料与金属保护层30的高度齐平，形成填充结构40，由于填充结构40覆盖金属线末端结构211的侧面部分，因此，对金属线末端结构211的侧面形成了保护，以防止金属线末端结构被氧化。在示例性实施例中，填充材料可以为氧化物，例如氧化硅或者氮氧化硅等，在此不做具体限制。
在示例性实施方式中，为了使得填充结构与金属保护层齐平，使得填充结构与仅保护层保持在形成同一平面，形成填充结构可以包括如下步骤：在相邻的两个金属线末端结构之间填充氧化物材料，形成初始填充结构；采用化学机械研磨工艺，对初始填充结构进行平坦化处理，直至初始填充结构的表面与金属保护层的表面平齐，形成填充结构。
步骤S112：形成过渡层，过渡层覆盖金属保护层和填充结构的表面。
在形成填充结构的同时可以形成过渡层，也可以在形成填充结构之后，再形成过渡层。如图15所示，在金属保护层的表面形成过渡层50，过渡层50可以为单膜层或者多膜层结构，在示例性实施例中，如图16所示，过渡层50为多膜层结构，过渡层50可以包括抗反射层501和图形转移层502。
在示例性实施方式中，形成过渡层可以包括：在金属保护层30和填充结构40的表面依次先后沉积图形转移层502和抗反射层501，以通过在形成第二掩膜层之前，先沉积一层有机或无机抗反射物质作为抗反射层，以达到增大光刻工艺窗口，提高光刻线宽控制的目的。再利用图形转移层502将第二掩膜层的图案转移到金属保护层30上，从而获得更加精准尺寸的位元线图形。
步骤S114：形成第二掩膜层。
为了能够通过间距倍增技术做出符合尺寸的位元线主体图形，在示例性实施方式中，形成第二掩膜层可以包括如下步骤：
步骤S20：形成间隔组，间隔组包括间隔设置的多个第一间隔单元；
步骤S22：形成介质层，介质层覆盖第一间隔单元的顶面和侧面，以及相邻两个第一间隔单元之间的区域；
步骤S24：去除覆盖在相邻两个第一间隔单元之间的部分介质层、覆盖在第一间隔单元的顶面的介质层；
步骤S26：被保留的介质层形成具有第二密度的第二条状图形，形成第二掩膜层，第二条状图形的宽度为第二宽度尺寸。
结合图17和图18所示，在形成抗反射层501后，在抗反射层501的上方形成间隔组200，间隔组200具有多个第一间隔单元201。每一个第一间隔单元201在第一方向x上延伸形成条状结构，在第一方向x上第一间隔单元201延伸的长度可以大于金属层20的主体区域H2的长度，或者等于金属层20的长度，以能够形成足够长度的位元线。多个第一间隔单元201在第二方向y上以第二密度间隔分布，相邻两个第一间隔单元201之间的宽度一致。在垂直于衬底10表面的方向上，每个第一间隔单元201在衬底10上的投影部分覆盖金属线末端结构211在衬底10上的投影。
结合图19和图20所示，在过渡层50上方形成间隔组200后，在间隔组200的表面沉积介质层300，介质层300覆盖每个第一间隔单元201的表面，在第一间隔单元201的顶面上形成顶面介质层301；在第一间隔单元201的侧面上形成侧面介质层303；在相邻的两个第一间隔单元201之间暴露抗反射层501表面的区域上形成底部介质层305。其中，侧面介质层303的宽度可以决定位元线的主体宽度尺寸。介质层300的材料包括但不限于氧化硅，在此不做具体限定。
结合图20-图22所示，可以选择湿法刻蚀工艺去除覆盖在相邻两个第一间隔单元201之间的部分底部介质层305以及顶面介质层301，保留第一间隔单元201的侧面上的侧面介质层303，由于第一间隔单元201为条状结构，因此，形成的具有一定宽度的侧面介质层303，多个侧面介质层303在第二方向y上均匀的间隔分布，形成了具有第二密度的第二条状图形302，第二条状图形302的宽度为第二宽度尺寸D2，第二宽度尺寸D2可以与侧面介质层303的宽度尺寸一致，多个间隔分布的第二条状图形302构成第二掩膜层304。
如图21所示，第二条状图形302间隔设置在金属层的主体区域H2上方，第二条状图形302在第一方向x上的长度贯穿主体区域H2的长度，第二条状图形302的端面可以与金属线末端结构211的端面齐平，或者与金属层的端面齐平。
在去除部分介质层的过程中，还可以保留位于第一间隔单元端面的介质层，可以在后续工序中一并去除，以节省时间。
步骤S116：第二条状图形间隔设置在金属层的主体区域，根据第二条状图形定义的图案为掩膜，刻蚀金属层的主体区域，形成金属线本体结构。
结合图21和图22所示，在形成第二掩膜层304之后，第二条状图形302均匀的，以第二密度分布在金属层20主体区域H2的上方。结合图22和图26所示，以第二条状图形302定义的图案为掩膜，依次向下刻蚀抗反射层501、图形转移层502以及金属保护层30，以将第二条状图形302的图案转移到金属层20上，继续刻蚀金属层20并贯穿金属层20的厚度暴露衬底10的表面，参照图29所示，在金属层的主体区域H2中形成了多个金属线本体结构212。
在形成金属线本体结构的过程中，还可以将位于相邻的两个金属线末端结构之间的填充结构，形成隔离结构，因此，该半导体结构的制作方法还可以包括：步骤S118：形成隔离结构。
在示例性实施方式中，形成隔离结构可以包括如下步骤：
步骤S30：形成中间掩膜层，中间掩膜层包括第二密度的第三凸出图形，第三凸出图形覆盖部分第二条状图形的一端，第三凸出图形在垂直于金属层的方向上的投影覆盖金属线末端结构；
步骤S32：根据未被覆盖的第二条状图形和第三凸出图形定义的图案为掩膜，去除部分填充结构，被保留的填充结构形成隔离结构，隔离结构位于相邻的两个金属线末端结构之间。
如图23所示，在形成第二密度的第二条状图形302之后，在位于金属层的末端区域H1上方的第二掩膜层上形成中间掩膜层400，中间掩膜层400具有与金属线末端结构211相同密度的第三凸出图形401，第三凸出图形401在第二方向y上以第二密度间隔分布。
结合图23和图24所示，第三凸出图形401覆盖位于金属线末端结构211上第二条状图形302一端的表面，第三凸出图形401的在垂直于金属层20的方向上投影完全覆盖金属线末端结构的投影，能够在对金属层20的主体区域H2进行刻蚀时，对金属线末端结构211形成保护，以防止在形成金属线本体结构211的过程中减少金属线末端结构211的面积。
继续参考图23所示，与金属线末端结构对应的，未被中间掩膜层400覆盖的部分第二条状图形302，其长度可以与金属层的主体区域H2的长度保持一致。在金属线末端结构之间的，未被中间掩膜层400覆盖的部分第二条状图形302，其长度可以大于金属层的主体区域H2的长度。
如图24所示，可以通过光刻工艺，以未被覆盖的第二条状图形302和第三凸出图形401定义的图案为掩膜，依次刻蚀部分抗反射层501、图形转移层502、金属保护层30、金属层20以及部分填充结构40，直至暴露衬底10的表面。在刻蚀的过程中，可以将位于金属层的端面之前的中间掩膜层主体402(参考图23)一同刻蚀掉，以将预保留的位于第一间隔单元201端面的介质层300(参见图21所示)一次性去除，从而节省工序，节约时间。
如图25所示，去除所有的第二条状图形302以及中间掩膜层400后，在衬底10的上方形成了以第一密度分布，具有第一宽度尺寸D2的金属线末端结构的图形结构，以及以第二密度分布，具有第二宽度尺寸D1的金属线本体结构的图形结构。
结合图26-图28所示，依次去除抗反射层501、图形转移层502后，在相邻的两个金属线末端结构211之间，被保留的填充结构形成了隔离结构41。如图29所示，隔离结构41的宽度与金属线本体结构的宽度一致，任意一个金属线本体结构212与其中一个隔离结构41相连。在第一方向x上，隔离结构41的长度可以大于金属线末端结构211的长度，以防止金属线末端结构211之间接触出现连在一起短路的问题。
继续参考图29所示，为了防止形成的位元线结构21被氧化，在相邻的两个位元线结构21之间还可以形成防氧化层(图中未示出)。
结合如图30和图31所示，金属线末端结构211与接触孔60接触，即位元线结构的末端与接触孔60接触，通过采用本公开所提供的半导体结构的制作方法，形成了较大尺寸的金属线末端结构211，使得位元线结构21的末端获得了足够大的接触面积。如图30所示，增大了的末端接触面积大于接触孔60的横截面，能够在刻蚀接触孔60的工艺过程中，阻止接触孔穿过位元线的末端继续向下刻蚀，从而防止接触孔60穿过位元线的末端与衬底10接触。
如图29所示，本公开一示例性的实施例提供的一种半导体结构，该半导体结构包括：
衬底10；
第一密度的金属线末端结构211，设置在衬底10上，金属线末端结构211的宽度为第一宽度尺寸D1；
第二密度的金属线本体结构212，设置在衬底10上，金属线本体结构212的宽度为第二宽度尺寸D2；
其中，第二密度为第一密度的两倍，第二宽度尺寸D2小于第一宽度尺寸D1，且任意一个金属线本体结构212的一端与其中一个金属线末端结构211相连。
本公开的实施例所提供的半导体结构，在衬底上形成了以第一密度分布的金属线末端结构，以及以第二密度分布的金属线本体结构，第二密度为第一密度的两倍，使得金属线末端结构宽度尺寸大于金属线本体结构的宽度尺寸，从而形成的位元线结构具有较大的末端接触面积，以能够在刻蚀接触孔的工艺过程中，阻止接触孔穿过位元线的末端继续向下刻蚀，从而防止接触孔穿过位元线的末端与衬底接触。
如图29所示，衬底10可以作为半导体结构中位元线的支撑部件，在衬底10的上方，金属线末端结构211位于金属层的末端区域H1的上方，在第一方向x上以第一密度间隔分布，其中，金属线末端结构211的宽度为第一宽度尺寸D1。金属线本体结构212位于金属层的主体区域H2的上方，在第一方向x上以第二密度间隔分布，其中，金属线本体结构212的宽度为第二宽度尺寸D2，且任意一个金属线本体结构212的一端与其中一个金属线末端结构211相连。在衬底10上所分布金属线本体结构是金属线末端结构的两倍，金属线本体结构的宽度尺寸D2小于金属线末端结构的宽度尺寸D1，金属线末端结构211与金属线本体结构212构成位于衬底10上方的位元线结构21。
如图29所示，该半导体结构还包括：隔离结构41，隔离结构41与任意一个金属线本体结构212连接，隔离结构41位于相邻的两个金属线末端结构211之间，以防止增大了末端接触面积的位元线连在一起引起短路的现象。为了能够将位元线的末端完全隔离开，在第一方向x上，隔离结构41的长度大于金属线末端结构211的长度。
为了防止形成的位元线结构被氧化，如图27和图28所示，该半导体结构还包括金属保护层30，金属保护层30可以完全覆盖位元线结构21的顶面。结合图27和图29所示，金属保护层30包括覆盖在金属线末端结构211的金属线末端保护层31，以及覆盖在金属线本体结构212的金属线本体保护层。
本公开的实施例所提供的半导体结构，在衬底上形成了以第一密度分布的金属线末端结构，以及以第二密度分布的金属线本体结构，第二密度为第一密度的两倍，使得金属线末端结构宽度尺寸大于金属线本体结构的宽度尺寸，从而形成的位元线结构具有较大的末端接触面积。
本说明书中各实施例或实施方式采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分相互参见即可。
在本说明书的描述中，参考术语“实施例”、“示例性的实施例”、“一些实施方式”、“示意性实施方式”、“示例”等的描述意指结合实施方式或示例描述的具体特征、结构、材料或者特点包含于本公开的至少一个实施方式或示例中。
在本说明书中，对上述术语的示意性表述不一定指的是相同的实施方式或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施方式或示例中以合适的方式结合。
在本公开的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本公开和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本公开的限制。
可以理解的是，本公开所使用的术语“第一”、“第二”等可在本公开中用于描述各种结构，但这些结构不受这些术语的限制。这些术语仅用于将第一个结构与另一个结构区分。
在一个或多个附图中，相同的元件采用类似的附图标记来表示。为了清楚起见，附图中的多个部分没有按比例绘制。此外，可能未示出某些公知的部分。为了简明起见，可以在一幅图中描述经过数个步骤后获得的结构。在下文中描述了本公开的许多特定的细节，例如器件的结构、材料、尺寸、处理工艺和技术，以便更清楚地理解本公开。但正如本领域技术人员能够理解的那样，可以不按照这些特定的细节来实现本公开。
最后应说明的是：以上各实施例仅用以说明本公开的技术方案，而非对其限制；尽管参照前述各实施例对本公开进行了详细的说明，本领域技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本公开各实施例技术方案的范围。

Claims (14)

1.一种半导体结构的制作方法，其特征在于，所述制作方法包括：
形成金属层和第一掩膜层，所述第一掩膜层位于所述金属层上方，所述第一掩膜层包括第一密度的第一凸出图形；根据所述第一掩膜层定义的图案刻蚀所述金属层，形成第一宽度尺寸的金属线末端结构；
形成第二掩膜层，所述第二掩膜层位于所述金属层上方，所述第二掩膜层包括第二密度的第二条状图形；根据所述第二掩膜层定义的图案刻蚀所述金属层，形成第二宽度尺寸的金属线本体结构；
其中，所述第二密度为所述第一密度的两倍，所述第二宽度尺寸小于所述第一宽度尺寸，且任意一个所述金属线本体结构的一端与其中一个所述金属线末端结构相连。
2.根据权利要求1所述的半导体结构的制作方法，其特征在于，根据所述第一掩膜层定义的图案刻蚀所述金属层，形成第一宽度尺寸的金属线末端结构包括：
所述第一掩膜层的一端具有所述第一凸出图形，所述第一凸出图形间隔设置在所述金属层的末端区域，所述第一凸出图形的宽度为第一宽度尺寸；
根据所述第一凸出图形定义的图案为掩膜，刻蚀所述金属层的末端区域，形成所述金属线末端结构。
3.根据权利要求2所述的半导体结构的制作方法，其特征在于，形成所述金属线末端结构之后，还包括：
形成填充结构，所述填充结构填充在相邻的两个所述金属线末端结构之间。
4.根据权利要求3所述的半导体结构的制作方法，其特征在于，形成第二掩膜层，包括：
形成间隔组，所述间隔组包括间隔设置的多个第一间隔单元；
形成介质层，所述介质层覆盖所述第一间隔单元的表面和侧面，以及相邻两个所述第一间隔单元之间的区域；
去除覆盖在相邻两个所述第一间隔单元之间的部分所述介质层、覆盖在所述第一间隔单元的表面的所述介质层；
被保留的所述介质层形成具有第二密度的第二条状图形，形成所述第二掩膜层，所述第二条状图形的宽度为第二宽度尺寸。
5.根据权利要求4所述的半导体结构的制作方法，其特征在于，根据所述第二掩膜层定义的图案刻蚀所述金属层，形成第二宽度尺寸的金属线本体结构，包括：
所述第二条状图形间隔设置在所述金属层的主体区域，根据所述第二条状图形定义的图案为掩膜，刻蚀所述金属层的主体区域，形成所述金属线本体结构。
6.根据权利要求5所述的半导体结构的制作方法，其特征在于，所述制作方法还包括：形成隔离结构；
所述形成隔离结构包括：
形成中间掩膜层，所述中间掩膜层包括第二密度的第三凸出图形，所述第三凸出图形覆盖部分所述第二条状图形的一端，所述第三凸出图形在垂直于所述金属层的方向上的投影覆盖所述金属线末端结构；
根据未被覆盖的所述第二条状图形和所述第三凸出图形定义的图案为掩膜，去除部分所述填充结构，被保留的所述填充结构形成隔离结构，所述隔离结构位于相邻的两个所述金属线末端结构之间。
7.根据权利要求1至6任一所述的半导体结构的制作方法，其特征在于，所述制作方法还包括：
提供衬底，所述金属层覆盖所述衬底的表面。
8.根据权利要求7所述的半导体结构的制作方法，其特征在于，所述制作方法还包括：
形成金属保护层，所述金属保护层覆盖所述金属层的表面，所述第一掩膜层覆盖金属保护层的表面。
9.根据权利要求8所述的半导体结构的制作方法，其特征在于，形成填充结构，包括：
在相邻的两个所述金属线末端结构之间填充氧化物材料，形成初始填充结构；
采用化学机械研磨工艺，对所述初始填充结构进行平坦化处理，直至所述初始填充结构的表面与所述金属保护层的表面平齐，形成所述填充结构。
10.根据权利要求9所述的半导体结构的制作方法，其特征在于，形成第二掩膜层之前，还包括：
形成过渡层，所述过渡层覆盖所述金属保护层和所述填充结构的表面。
11.一种半导体结构，其特征在于，所述半导体结构包括：
衬底；
第一密度的金属线末端结构，设置在所述衬底上，所述金属线末端结构的宽度为第一宽度尺寸；
第二密度的金属线本体结构，设置在所述衬底上，所述金属线本体结构的宽度为第二宽度尺寸；
其中，所述第二密度为所述第一密度的两倍，所述第二宽度尺寸小于所述第一宽度尺寸，且任意一个所述金属线本体结构的一端与其中一个所述金属线末端结构相连。
12.根据权利要求11所述的半导体结构，其特征在于，所述半导体结构还包括：隔离结构，
所述隔离结构设置在相邻的两个所述金属线末端结构之间。
13.根据权利要求12所述的半导体结构，其特征在于，所述隔离结构的长度大于所述金属线末端结构的长度。
14.根据权利要求11所述的半导体结构，其特征在于，所述半导体结构还包括金属保护层，所述金属保护层覆盖所述金属线末端结构和所述金属线本体结构。
CN202210013298.4A 2022-01-06 2022-01-06 半导体结构的制作方法及半导体结构 Pending CN116453947A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202210013298.4A CN116453947A (zh) 2022-01-06 2022-01-06 半导体结构的制作方法及半导体结构
PCT/CN2022/072329 WO2023130500A1 (zh) 2022-01-06 2022-01-17 半导体结构的制作方法及半导体结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210013298.4A CN116453947A (zh) 2022-01-06 2022-01-06 半导体结构的制作方法及半导体结构

Publications (1)

Publication Number Publication Date
CN116453947A true CN116453947A (zh) 2023-07-18

Family

ID=87072925

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210013298.4A Pending CN116453947A (zh) 2022-01-06 2022-01-06 半导体结构的制作方法及半导体结构

Country Status (2)

Country Link
CN (1) CN116453947A (zh)
WO (1) WO2023130500A1 (zh)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1064788A (ja) * 1996-08-22 1998-03-06 Toshiba Corp 半導体装置の製造方法と露光用マスク
JP3420089B2 (ja) * 1998-11-04 2003-06-23 Ｎｅｃエレクトロニクス株式会社 電子デバイス並びに半導体装置、及び電極形成方法
CN110534517B (zh) * 2018-05-25 2024-08-02 长鑫存储技术有限公司 集成电路存储器及其形成方法、半导体集成电路器件

Also Published As

Publication number Publication date
WO2023130500A1 (zh) 2023-07-13

Similar Documents

Publication Publication Date Title
US6743693B2 (en) Method of manufacturing semiconductor memory
CN110534517B (zh) 集成电路存储器及其形成方法、半导体集成电路器件
CN113675146A (zh) 半导体结构及其形成方法和存储器
JP2016033968A (ja) 半導体装置の製造方法
CN113013092B (zh) 半导体结构的形成方法及半导体结构
CN113903709B (zh) 存储器的形成方法及存储器
CN113363203A (zh) 半导体器件的形成方法
CN117080054B (zh) 半导体结构的制备方法
US6352896B1 (en) Method of manufacturing DRAM capacitor
CN112071844B (zh) 闪存器件的掩膜版及制造方法
US7145195B2 (en) Semiconductor memory device and method of manufacturing the same
CN115148673B (zh) 半导体结构的制造方法
CN116453947A (zh) 半导体结构的制作方法及半导体结构
TWI530992B (zh) 以免光罩方式定義位元線溝槽之半導體基底及其製造方法
CN116113232A (zh) 半导体结构的形成方法及半导体结构
CN114068420B (zh) 一种存储器的形成方法和存储器
CN116507113A (zh) 半导体结构的制作方法及半导体结构
CN111341725B (zh) 半导体图案的制作方法
CN110828301B (zh) 用于形成图形的方法
KR100529391B1 (ko) 반도체 메모리 장치 및 그 제조 방법
CN115223863A (zh) 半导体结构的制作方法
CN113363142A (zh) 半导体器件的形成方法
CN111025845A (zh) 掩膜板和电容器阵列、半导体器件及其制备方法
CN113921472B (zh) 半导体结构及其制作方法
CN114256133B (zh) 半导体器件、半导体结构及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination