CN114068420B - 一种存储器的形成方法和存储器 - Google Patents

一种存储器的形成方法和存储器 Download PDF

Info

Publication number
CN114068420B
CN114068420B CN202010778887.2A CN202010778887A CN114068420B CN 114068420 B CN114068420 B CN 114068420B CN 202010778887 A CN202010778887 A CN 202010778887A CN 114068420 B CN114068420 B CN 114068420B
Authority
CN
China
Prior art keywords
bit line
line contact
layer
forming
top surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010778887.2A
Other languages
English (en)
Other versions
CN114068420A (zh
Inventor
张令国
权锺完
张林涛
周贤贵
刘旭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN202010778887.2A priority Critical patent/CN114068420B/zh
Priority to PCT/CN2021/104376 priority patent/WO2022028175A1/zh
Priority to US17/602,832 priority patent/US20230062348A1/en
Publication of CN114068420A publication Critical patent/CN114068420A/zh
Application granted granted Critical
Publication of CN114068420B publication Critical patent/CN114068420B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/482—Bit lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/485—Bit line contacts
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/18—Bit line organisation; Bit line lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76883—Post-treatment or after-treatment of the conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明公开了一种存储器的形成方法和存储器，包括：提供基底，基底中至少包括字线结构以及有源区，以及位于基底顶部表面的底介质层和位线接触层，底介质层中具有位线接触开口，位线接触开口暴露出基底中的有源区，位线接触层覆盖底介质层且填充位线接触开口；刻蚀部分位线接触层，形成不同高度的位线接触层；形成导电层，于垂直于字线结构延伸的方向上，导电层顶部表面位于不同高度；于字线结构延伸的方向上，导电层顶部表面位于不同高度；形成顶介质层；刻蚀形成分立的位线结构，通过形成位线结构中的导电层位于不同高度，增大位线结构中导电层之间的间距。

Description

一种存储器的形成方法和存储器
技术领域
本发明涉及半导体领域，尤其涉及一种存储器的形成方法和存储器。
背景技术
随着动态随机存取存储器(Dynamic Random Access Memory，DRAM)的特征尺寸和线宽不断减小，相邻位线结构之间间距也变得越来越小。而相邻位线结构之间间距变小，会导致相邻位线结构之间的寄生电容不断增大，影响DRAM阵列区的饱和电流，进而影响DRAM的运行效率。
在DRAM的线宽不断减小的情况下，如何增大位线结构之间的间距，是当前亟待解决的问题。
发明内容
本发明实施例提供一种存储器的形成方法和存储器，通过形成位线结构中的导电层位于不同高度，在不改变位线结构排布方式的基础上，增大位线结构中导电层之间的间距。
第一方面，本发明实施例提供了一种存储器的形成方法，包括：提供基底，所述基底中至少包括字线结构以及有源区，以及位于所述基底顶部表面的底介质层和位线接触层，所述底介质层中具有位线接触开口，所述位线接触开口暴露出所述基底中的所述有源区，所述位线接触层覆盖所述底介质层且填充所述位线接触开口；
刻蚀部分所述位线接触层，形成不同高度的所述位线接触层；
在所述位线接触层顶部表面形成导电层，于垂直于所述字线结构延伸的方向上，所述导电层顶部表面位于不同高度；
在所述导电层顶部表面形成顶介质层；
依次刻蚀部分所述顶介质层、所述导电层和所述位线接触层，形成分立的位线结构。
可选的，所述刻蚀部分所述位线接触层，形成不同高度的所述位线接触层，包括：
在所述位线接触层顶部表面形成光刻掩膜层；
两次图形化所述光刻掩膜层，形成第一掩模图案和第二掩模图案，所述第一掩模图案包括成行以及成列排列的多个第一覆盖图案，所述第二掩模图案包括成行以及成列排列的多个第二覆盖图案，所述第一覆盖图案和所述第二覆盖图案在字线结构延伸方向和与字线垂直方向上依次交替排列；
基于间隔排列的所述第一覆盖图案和所述第二覆盖图案刻蚀部分所述位线接触层，形成不同高度的所述位线接触层；
去除所述间隔排列的所述第一覆盖图案和所述第二覆盖图案。
可选的，所述间隔排列的所述第一覆盖图案和所述第二覆盖图案为圆形或椭圆。
可选的，所述依次刻蚀部分所述顶介质层、所述导电层和所述位线接触层，形成分立的位线结构后，于所述垂直于所述字线结构延伸的方向上，所述位线结构中的导电层的连线呈波浪线，于所述字线结构延伸的方向上，相邻所述分立的位线结构中的导电层的高度不同。
可选的，所述在所述位线接触层顶部表面形成导电层，包括：
在所述位线接触层顶部表面形成导电膜；
刻蚀所述导电膜，在位于不同高度的所述位线接触层顶部表面形成厚度一致的所述导电层。
可选的，所述在所述导电层顶部表面形成顶介质层，包括：
在所述导电层顶部表面形成顶介质膜；
对所述顶介质膜顶部表面进行平坦化处理形成所述顶介质层，所述顶介质层的顶部表面高度一致。
第二方面，本发明实施例还提供一种存储器，包括：
基底，所述基底中至少包括字线结构以及有源区；
底介质层，所述底介质层位于所述基底顶部，且所述底介质层中具有位线接触开口，所述位线接触开口暴露出所述基底中的所述有源区；
分立的位线结构，所述位线结构的顶部表面于同一高度，所述位线结构包括：位于所述底介质层顶部以及所述位线接触开口中位线接触层，位于所述位线接触层顶部的导电层，以及位于所述导电层顶部的顶介质层；
其中，在位线结构延伸的方向上，同一所述位线结构中的所述导电层位于不同高度，且在字线结构延伸的方向上，相邻所述位线结构中的所述导电层位于不同高度。
可选的，所述分立的位线结构中导电层的厚度一致。
可选的，在垂直于所述位线结构延伸的方向上，所述导电层的连线呈波浪线。
可选的，在字线结构延伸的方向上，位线结构中导电层按照预设高度顺序依次交替排布。
本发明实施例中，通过掩膜图案形成不同高度的位线接触层，使得在位线接触层顶部表面的导电层位于不同高度，于垂直于字线结构延伸的方向上，导电层顶部表面位于不同高度，在不改变位线结构排布方式的基础上，相邻分立的位线结构中导电层位于不同高度，位于不同高度的导电层相比于位于同一高度的导电层，导电层之间的距离由水平距离变为倾斜距离，从而增大了位线结构中导电层的间距，进而减少了位线结构之间的寄生电容，且增大了存储器的饱和电流，同时本实施例提供的存储器的形成方法流程简单、成本较低、容易实施。
附图说明
图1至图14为本发明实施例提供的存储器的形成方法各步骤对应的结构示意图；
图15为本发明实施例形成的存储器的剖面结构示意图。
具体实施方式
下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。
目前，随着动态随机存取存储器的特征尺寸和线宽不断减小，相邻位线结构之间间距也变得越来越小。而相邻位线结构之间间距变小，会导致相邻位线结构之间的寄生电容不断增大，影响DRAM阵列区的饱和电流，进而影响DRAM的运行效率。
为解决上述问题，本发明实施例提供了一种存储器的形成方法，包括：提供基底，基底中至少包括字线结构以及有源区，以及位于基底顶部表面的底介质层和位线接触层，位线接触层覆盖底介质层；在位线接触层顶部表面形成光刻胶层；提供掩模结构，掩模结构包括第一掩模图案和第二掩模图案，第一掩模图案包括成行以及成列排列的多个第一覆盖图案，第二掩模图案包括成行以及成列排列的多个第二覆盖图案，第一覆盖图案行和第二覆盖图案行依次交替排列，第一覆盖图案列和第二覆盖图案列依次交替排列；沿第一方向，掩膜结构包括多个掩膜图案组，掩模图案组包括第一子掩模图案组和第二子掩模图案组，第一子掩模图案组和第二子掩模图案组共用至少一个覆盖图案；第一子掩膜图案组包括第一暴露图案，第二子掩模图案组包括第二暴露图案，且第一暴露图案和第二暴露图案的面积不同；第一方向与所述基底平行；刻蚀第一暴露图案和第二暴露图案，形成不同高度的位线接触层和底介质层；在位线接触层顶部表面形成导电层，于垂直于字线结构延伸的方向上，导电层顶部表面位于不同高度；于字线结构延伸的方向上，导电层顶部表面位于不同高度；在导电层顶部表面形成顶介质层；依次刻蚀部分顶介质层、导电层和位线接触层，形成分立的位线结构。由于掩膜结构中第一暴露图案和第二暴露图案面积不同，由于刻蚀速率与开口面积有关，因此刻蚀形成不同高度的位线接触层，后续沉积导电层也位于不同高度，在不改变位线结构排布方式的基础上，可以增大位线结构中导电层之间的间距，减小导电层之间的寄生电容。
以上是本发明的核心思想，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下，所获得的所有其他实施例，都属于本发明保护的范围。
图1至图14为本发明实施例提供的存储器的形成方法各步骤对应的结构示意图，下面对本实施例的存储器的形成方法进行具体说明。
结合参考图1至图5，提供基底100，基底100中至少包括字线结构102以及有源区101，以及位于基底100顶部表面的底介质层110和位线接触层120，底介质层110中具有位线接触开口111，位线接触开口111暴露出基底100中的有源区101，位线接触层120覆盖底介质层110且填充位线接触开口111；
以下将结合附图对图1至图5进行详细说明。
参考图1，提供基底100，基底100中至少包括字线结构102以及有源区101。
图1中示出了字线结构延伸的方向10，即图中虚线10。
多个有缘区101相互平行间隔排布，且第i列有源区101与第i+3列有源区101在垂直于字线结构延伸的方向10上，不同有源区101位于同一水平位置；第i列有源区101与相邻列(第i+1列和第i-1列)的有源区101在垂直于字线结构延伸的方向10上位于不同水平位置。交替排布的字线结构102分隔开的有源区101的中部为位线接触点，用于连接后续形成的位线结构。
需要说明的是，基底100中还包括除字线结构102和有源区101外的其他存储器结构，例如浅沟槽隔离结构等，本领域技术人员可以理解基底100中还包括除字线结构102和有源区101外的其他存储器结构，用于存储器的正常运行。
基底100的材料可以包括蓝宝石、硅、碳化硅、砷化镓、氮化铝或者氧化锌等；在本实施例中基底100采用硅材料形成，本领域技术人员清楚，本实施例采用硅材料作为基底100是为了方便本领域技术人员对后续形成方法的理解，并不构成限定，在实际应用过程中，可以根据需求选择合适的基底的材料。
参考图2至图5，在基底100顶部表面形成底介质层110和位线接触层120，位线接触层120覆盖底介质层110。底介质层110用于隔绝相邻有源区101的位线结构200。本实施例中，底介质层的材料为氮化硅，在其他实施例中，底介质层的材料也可以为氧化硅或氮氧化硅等绝缘材料。
参考图3，图3为基底100的俯视示意图，图3基于图2形成底介质层110的基础上给出了后续需要形成位线结构200的位置，图3中示出了位线结构延伸的方向20，即图中虚线20，位线结构200连接一列有源区101的位线接触点。
参考图4，于基底100顶部表面形成的位线接触层120，位线接触层120覆盖底介质层110，图4中给出了后续需要形成的位线结构200的位置。
本实施例中，位线接触层120采用多晶硅材料，用于后续形成的位线结构200连接基底100中的有源区101。
具体地，参考图5，在位线接触层120顶部表面形成光刻掩膜层130。
参考图6至图8，两次图形化光刻掩膜层130，形成第一掩模图案310和第二掩模图案320，第一掩模图案310包括成行以及成列排列的多个第一覆盖图案311，第二掩模图案320包括成行以及成列排列的多个第二覆盖图案321，第一覆盖图案311和第二覆盖图案321在字线结构102延伸方向和与字线垂直方向上依次交替排列，基于间隔排列的第一覆盖图案311和第二覆盖图案321刻蚀部分位线接触层120，形成不同高度的位线接触层120，去除间隔排列的第一覆盖图案311和第二覆盖图案321。
当在位线接触层120顶部表面形成光刻掩膜层130后，通过两次图案化光刻掩膜层120，形成第一掩模图案310和第二掩模图案320，然后根据间隔排列的第一覆盖图案311和第二覆盖图案321刻蚀部分位线接触层120，形成不同高度的位线接触层120。如图8、图9和图10所示，由于沿垂直于字线结构102延伸方向间隔排列的第一覆盖图案311和第二覆盖图案321之间的间距不同，当对第一覆盖图案311和第二覆盖图案321之间位线接触层120时，会刻蚀形成不同高度的位线接触层121和底介质层110。
可选的，如图6、图7和图8所示，间隔排列的第一覆盖图案311和第二覆盖图案321为圆形或椭圆形。
需要说明的是，图6、图7和图8示例性表示间隔排列的第一覆盖图案311和第二覆盖图案321为圆形，也可以设置间隔排列的第一覆盖图案311和第二覆盖图案321为椭圆形，本发明实施例不对间隔排列的第一覆盖图案311和第二覆盖图案321的具体形状进行限定。
形成不同高度的位线接触层121的原因包括：位线接触层121用于后续形成导电层后，导电层即位于不同的高度。
参考图11至图12，在不同高度的位线接触层121顶部表面形成导电层140。
具体地，参考图10，在不同高度的位线接触层121顶部表面形成导电膜141。
参考图12，刻蚀导电膜141(参考图11)，在位于不同高度的位线接触层121顶部表面形成厚度一致的导电层140。
通过形成厚度一致的导电层140，确保位于不同高度的位线接触层121顶部表面的导电层140位于不同高度。
在其他实施例中，位于不同高度的位线接触层顶部表面的导电层的厚度可以不同，但需要保证导电层的顶部表面位于不同高度，从而使得不同位线结构之间的导电层的连线呈波浪线，从而在不改变位线结构排布方式的基础上，增大位线结构间导电层的间距。
形成的导电层140于垂直于字线结构延伸的方向10上，顶部表面位于不同高度；于字线结构延伸的方向10上，顶部表面位于不同高度。
本实施例中，导电层140由一种导电材料或者多种导电材料形成，例如掺杂多晶硅、钛、氮化钛、钨以及钨的复合物等。
参考图13，在导电层140顶部表面形成顶介质层150。
具体地，在导电层顶部表面顶介质膜，对顶介质膜表面进行平坦化处理处理形成顶介质层150，顶介质层150顶部表面高度一致。
具体地，采用化学机械研磨的方式对顶介质膜顶部表面进行平坦化处理，化学机械研磨工艺相对于刻蚀工艺具有较高的去除速率，有利于缩短工艺周期。
本实施例中，顶介质层150的材料包括氮化硅、氮氧化硅或氧化硅等材料，在本实施例中，顶介质层150的材料为含氮的绝缘材料，即顶介质层150采用氮化硅材料。
参考图14，依次刻蚀部分顶介质层150、导电层140和不同高度的位线接触层121，形成分立的位线结构200。
于垂直于字线结构延伸的方向10上，分立的位线结构200中的导电层140的连线呈波浪线，于字线结构延伸的方向10上，相邻分立的位线结构200中的导电层140的高度不同。
相对于现有技术而言，本发明实施例提供的存储器的形成方法，通过采用掩膜结构中第一掩膜结构和第二掩膜结构形成的第一暴露图案和第二暴露图案面积的不同，因此刻蚀形成位线结构中的导电层位于不同高度，于垂直于所述字线结构延伸的方向上，导电层顶部表面位于不同高度，于字线结构延伸的方向上，导电层顶部表面位于不同高度，即后续形成的分立的位线结构中，不同位线结构中导电层位于不同高度，在不改变位线结构排布方式的基础上，相邻分立的位线结构中的导电层位于不同高度，位于不同高度的导电层相比于位于同一高度的导电层，导电层之间的距离由水平距离变为倾斜距离，从而增大了位线结构中导电层的间距；进而减少了位线结构之间的寄生电容，且增大了存储器的饱和电流，同时本实施例提供的存储器的形成方法流程简单、成本较低、容易实施。
在上述实施例的基础上，图15是本发明实施例提供的一种存储器的结构示意图，结合图3和图15，存储器包括：基底100，基底100中至少包括字线结构102以及有源区101；底介质层110，底介质层110位于基底100顶部，且底介质层110中具有位线接触开口，位线接触开口暴露出基底100中的有源区101；分立的位线结构200，位线结构200的顶部表面于同一高度，位线结构200包括：位于底介质层110顶部以及位线接触开口中位线接触层121，位于位线接触层121顶部的导电层140，以及位于导电层140顶部的顶介质层150；其中，在位线结构延伸的方向上，同一位线结构中的导电层140位于不同高度，且在字线结构延伸的方向上，相邻位线结构中的导电层140位于不同高度。
需要说明的是，基底100中还包括除字线结构102和有源区101外的其他存储器结构，例如浅沟槽隔离结构等，由于其他存储器结构并不涉及到本发明的核心技术，在此不过多进行赘述；本领域技术人员可以理解基底100中还包括除字线结构102和有源区101外的其他存储器结构，用于存储器的正常运行。
在本实施例中，导电层140的厚度一致，在其他实施例中，位于不同高度的位线接触层121顶部表面的导电层140的厚度可以不同，但需要保证导电层140的顶部表面位于不同高度，从而使得不同位线结构之间的导电层的连线呈波浪线，从而在不改变位线结构排布方式的基础上，增大位线结构间导电层的间距。
在本实施例中，在位线结构延伸的方向上，导电层140的连线呈波浪线，即同一位线结构200中，导电层140位于不同高度。
在本实施例中，在字线结构延伸的方向10上，于第一高度的导电层140和第二高度的导电层140交替排布，在其他实施例中，导电层140可以按照预设的高度排序进行交替排布。
与现有技术相比，通过不同高度的位线接触层，使得在位线接触层顶部表面的导电层位于不同高度；于垂直于所述字线结构延伸的方向上，所述导电层顶部表面位于不同高度，于所述字线结构延伸的方向上，所述导电层顶部表面位于不同高度，即后续形成的分立的位线结构中，不同位线结构中导电层位于不同高度；在不改变位线结构排布方式的基础上，相邻分立的位线结构中的导电层位于不同高度，位于不同高度的导电层相比于位于同一高度的导电层，导电层之间的距离由水平距离变为倾斜距离，从而增大了位线结构中导电层的间距；进而减少了位线结构之间的寄生电容，且增大了存储器的饱和电流，同时本实施例提供的存储器的形成方法流程简单、成本较低、容易实施。
注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。

Claims (6)

1.一种存储器的形成方法，其特征在于，包括：
提供基底，所述基底中至少包括字线结构以及有源区，以及位于所述基底顶部表面的底介质层和位线接触层，所述底介质层中具有位线接触开口，所述位线接触开口暴露出所述基底中的所述有源区，所述位线接触层覆盖所述底介质层且填充所述位线接触开口；
刻蚀部分所述位线接触层，形成不同高度的所述位线接触层；在所述位线接触层顶部表面形成导电层，于垂直于所述字线结构延伸的方向上，所述导电层顶部表面位于不同高度；于所述字线结构延伸的方向上，所述导电层顶部表面位于不同高度；在所述导电层顶部表面形成顶介质层；依次刻蚀部分所述顶介质层、所述导电层和所述位线接触层，形成分立的位线结构。
2.根据权利要求 1 所述的存储器的形成方法，其特征在于，所述刻蚀部分所述位线接触层，形成不同高度的所述位线接触层，包括：
在所述位线接触层顶部表面形成光刻掩膜层；
两次图形化所述光刻掩膜层，形成第一掩模图案和第二掩模图案，所述第一掩模图案包括成行以及成列排列的多个第一覆盖图案，所述第二掩模图案包括成行以及成列排列的多个第二覆盖图案，所述第一覆盖图案和所述第二覆盖图案在字线结构延伸方向和与字线垂直方向上依次交替排列；
基于间隔排列的所述第一覆盖图案和所述第二覆盖图案刻蚀部分所述位线接触层，形成不同高度的所述位线接触层；
去除所述间隔排列的所述第一覆盖图案和所述第二覆盖图案。
3.根据权利要求 2 所述的存储器的形成方法，其特征在于，所述间隔排列的所述第一覆盖图案和所述第二覆盖图案为圆形或椭圆形。
4.根据权利要求 1 所述的存储器的形成方法，其特征在于，所述依次刻蚀部分所述顶介质层、所述导电层和所述位线接触层，形成分立的位线结构后，于所述垂直于所述字线结构延伸的方向上，所述位线结构中的导电层的连线呈波浪线，于所述字线结构延伸的方向上，相邻所述分立的位线结构中的导电层的高度不同。
5.根据权利要求 1 所述的存储器的形成方法，其特征在于，所述在所述位线接触层顶部表面形成导电层，包括：
在所述位线接触层顶部表面形成导电膜；
刻蚀所述导电膜，在位于不同高度的所述位线接触层顶部表面形成厚度一致的所述导电层。
6.根据权利要求 1 所述的存储器的形成方法，其特征在于，所述在所述导电层顶部表面形成顶介质层，包括：
在所述导电层顶部表面形成顶介质膜；
对所述顶介质膜顶部表面进行平坦化处理形成所述顶介质层，所述顶介质层的顶部表面高度一致。
CN202010778887.2A 2020-08-05 2020-08-05 一种存储器的形成方法和存储器 Active CN114068420B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202010778887.2A CN114068420B (zh) 2020-08-05 2020-08-05 一种存储器的形成方法和存储器
PCT/CN2021/104376 WO2022028175A1 (zh) 2020-08-05 2021-07-02 一种存储器的形成方法和存储器
US17/602,832 US20230062348A1 (en) 2020-08-05 2021-07-02 Forming method of memory and memory

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010778887.2A CN114068420B (zh) 2020-08-05 2020-08-05 一种存储器的形成方法和存储器

Publications (2)

Publication Number Publication Date
CN114068420A CN114068420A (zh) 2022-02-18
CN114068420B true CN114068420B (zh) 2024-06-07

Family

ID=80116902

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010778887.2A Active CN114068420B (zh) 2020-08-05 2020-08-05 一种存储器的形成方法和存储器

Country Status (3)

Country Link
US (1) US20230062348A1 (zh)
CN (1) CN114068420B (zh)
WO (1) WO2022028175A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115132777B (zh) * 2022-08-31 2022-11-25 睿力集成电路有限公司 半导体结构及其形成方法、存储器

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6248622B1 (en) * 1999-10-04 2001-06-19 United Microelectronics Corp. Fabrication method for ultra short channel device comprising self-aligned landing pad
TW448567B (en) * 2000-06-07 2001-08-01 Winbond Electronics Corp Manufacture method of dynamic random access memory capacitor
KR20090111051A (ko) * 2008-04-21 2009-10-26 주식회사 하이닉스반도체 반도체 소자 및 그의 제조방법
KR20090111050A (ko) * 2008-04-21 2009-10-26 주식회사 하이닉스반도체 반도체 소자 및 그의 제조방법
CN109768014A (zh) * 2017-11-09 2019-05-17 三星电子株式会社 存储器件及其制造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080092557A (ko) * 2007-04-12 2008-10-16 주식회사 하이닉스반도체 반도체소자의 배선 형성방법
KR101610831B1 (ko) * 2010-02-09 2016-04-12 삼성전자주식회사 비트 라인 배선이 비트 라인 콘택 상에서 그 폭이 확장되고 그 레벨이 낮아지는 반도체 소자 및 그 제조방법
CN108172620B (zh) * 2017-12-29 2019-03-22 长鑫存储技术有限公司 半导体器件结构及其制造方法
KR102407069B1 (ko) * 2018-01-02 2022-06-10 삼성전자주식회사 반도체 장치 및 그 제조 방법
CN110556359A (zh) * 2019-09-17 2019-12-10 福建省晋华集成电路有限公司 一种位线结构及半导体存储器

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6248622B1 (en) * 1999-10-04 2001-06-19 United Microelectronics Corp. Fabrication method for ultra short channel device comprising self-aligned landing pad
TW448567B (en) * 2000-06-07 2001-08-01 Winbond Electronics Corp Manufacture method of dynamic random access memory capacitor
KR20090111051A (ko) * 2008-04-21 2009-10-26 주식회사 하이닉스반도체 반도체 소자 및 그의 제조방법
KR20090111050A (ko) * 2008-04-21 2009-10-26 주식회사 하이닉스반도체 반도체 소자 및 그의 제조방법
CN109768014A (zh) * 2017-11-09 2019-05-17 三星电子株式会社 存储器件及其制造方法

Also Published As

Publication number Publication date
US20230062348A1 (en) 2023-03-02
WO2022028175A1 (zh) 2022-02-10
CN114068420A (zh) 2022-02-18

Similar Documents

Publication Publication Date Title
KR100461929B1 (ko) 반도체 메모리 장치 및 그 제조 방법
US7247906B2 (en) Semiconductor devices having DRAM cells and methods of fabricating the same
US9941285B2 (en) Pattern forming method and semiconductor device manufacturing method using the same
WO2021258561A1 (zh) 存储器的形成方法及存储器
KR950034789A (ko) 반도체 집적회로장치 및 그 제조방법
KR100301038B1 (ko) 씨오비(cob)를구비한반도체메모리장치및그제조방법
JP2016033968A (ja) 半導体装置の製造方法
US20060276019A1 (en) Method for production of contacts on a wafer
CN114068420B (zh) 一种存储器的形成方法和存储器
US11342333B2 (en) Semiconductor device
US7145195B2 (en) Semiconductor memory device and method of manufacturing the same
JP7487324B2 (ja) メモリの形成方法
TWI626716B (zh) 記憶元件及其製造方法
JP3686169B2 (ja) 半導体装置の配線方法
CN113903708B (zh) 存储器的形成方法及存储器
JP4330523B2 (ja) スプリットゲート型フラッシュメモリ素子のダミー層の形成方法
US9059261B2 (en) Forming array contacts in semiconductor memories
CN115148673A (zh) 半导体结构的制造方法
WO2021258560A1 (zh) 存储器的形成方法及存储器
KR100330716B1 (ko) 도전층 패턴과 그 하부 콘택홀 간의 얼라인먼트 마진을개선할수 있는 반도체 장치의 패턴 레이아웃 구조
KR100292693B1 (ko) 캐패시터및그제조방법
CN116017976A (zh) 半导体结构及其制备方法
KR20060023488A (ko) 스토리지 노드 전극을 갖는 반도체소자의 제조방법 및그에 의하여 제조된 반도체소자
KR20180063944A (ko) 지지 패턴을 포함하는 반도체 장치
KR19990011630A (ko) 핀 구조의 스택형 커패시터 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant