CN108172620B - 半导体器件结构及其制造方法 - Google Patents

半导体器件结构及其制造方法 Download PDF

Info

Publication number
CN108172620B
CN108172620B CN201711476561.9A CN201711476561A CN108172620B CN 108172620 B CN108172620 B CN 108172620B CN 201711476561 A CN201711476561 A CN 201711476561A CN 108172620 B CN108172620 B CN 108172620B
Authority
CN
China
Prior art keywords
bit line
active area
wordline
layer
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201711476561.9A
Other languages
English (en)
Other versions
CN108172620A (zh
Inventor
不公告发明人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN201711476561.9A priority Critical patent/CN108172620B/zh
Publication of CN108172620A publication Critical patent/CN108172620A/zh
Application granted granted Critical
Publication of CN108172620B publication Critical patent/CN108172620B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明提供一种半导体器件结构及其制造方法，半导体器件结构包括半导体衬底、字线、位线及导电栓塞。半导体衬底内形成有若干个浅沟槽隔离结构，浅沟槽隔离结构在半导体衬底内隔离出若干个间隔排布的有源区，字线位于半导体衬底内，位线位于半导体衬底上。每一位线具有第一部分、第二部分及第三部分，有源覆盖层位于半导体衬底上，导电栓塞包括位于相邻位线之间的填充部及自填充部的侧壁延伸至位线第三部分下方的有源区上的延伸部。本发明通过在位于位线之间的导电栓塞填充部下方增设延伸至位于位线第三部分下方的有源区上的延伸部，可以大大增加导电栓塞与有源区的接触面积，有效改善导电栓塞的电阻，进而提高半导体器件的良率及性能。

Description

半导体器件结构及其制造方法
技术领域
本发明属于半导体制造技术领域，特别是涉及一种半导体器件结构及其制造方法。
背景技术
随着半导体器件尺寸缩小，接触孔与有源区的接触面积越来越小，尤其是在类似与3×2单元(cell)的结构中，由于位线关键尺寸(CD)的增大或发生错位(即所述位线有些部分同时位于有源区及浅沟槽隔离结构的上方，而并非与有源区上下完全对应)，这就使得位于所述位线与该部分所述有源区相连接的接触孔刻蚀后与有源区接触的面积变小，甚至会使得接触孔不能与有源区接触，从而使得在接触孔中形成的导电栓塞的电阻变大或无法电导通，从而影响半导体器件结构的性能及良率。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种半导体器件结构及其制造方法，用于解决现有技术中位线发生错位或位线关键尺寸变大后使得位于位线之间的导电栓塞与有源区接触的面积变小，进而使得导电栓塞的电阻变大，从而影响半导体器件结构良率及性能的问题。
为实现上述目的及其它相关目的，本发明提供一种半导体器件结构，所述半导体器件结构包括：
半导体衬底，所述半导体衬底内形成有若干个浅沟槽隔离结构，所述浅沟槽隔离结构在所述半导体衬底内隔离出若干个间隔排布的有源区；
若干个平行间隔排布的字线，位于所述半导体衬底内，所述字线的延伸方向与所述有源区的延伸方向成第一角度；
若干个平行间隔排布的位线，位于所述半导体衬底上；所述位线的延伸方向与所述有源区的延伸方向成第二角度，且与所述字线延伸的方向成第三角度，其中，所述第三角度大于所述第一角度且大于所述第二角度；每一所述位线具有第一部分、第二部分及第三部分；其中，沿着所述位线的延伸方向，所述位线的第一部分位于同一所述有源区中相邻所述字线之间且与所述有源区交迭的区域上；所述位线的第二部分位于所述字线上；所述位线的第三部分位于不同所述有源区之间的相邻所述字线之间，且所述位线的第三部分交迭于相邻所述有源区之间的所述浅沟槽隔离结构交迭的区域上，所述位线的第三部分在所述半导体衬底上的正投影还局部覆盖所述浅沟槽隔离结构两侧所述有源区的部分区域；沿所述字线的延伸方向，所述位线的第一部分与相邻的另一所述位线的第三部分同位于两相邻所述字线间的同一间隔中；
有源覆盖层，位于所述半导体衬底上，且至少位于所述位线的第三部分与所述浅沟槽隔离结构之间；
导电栓塞，所述导电栓塞具有填充部以及由所述填充部侧向延伸的延伸部，其中，至少一所述导电栓塞的所述填充部位于所述半导体衬底上且在所述位线的第三部分和相邻所述位线的第一部分之间，以电连接被所述位线的第三部分局部遮盖的所述有源区；所述延伸部由所述填充部的侧壁延伸至所述位线的第三部分下方的所述有源区内上。
作为本发明的一种优选方案，依据所述字线的延伸方向，相邻所述位线之间的宽幅间距大于所述浅沟槽隔离结构沿所述字线延伸方向的宽度尺寸，且小于所述浅沟槽隔离结构沿所述字线延伸方向的宽度尺寸加上所述有源区沿所述字线延伸方向的宽度尺寸的两者和。
作为本发明的一种优选方案，所述位线包括叠层结构及覆盖于所述叠层结构外围的侧墙结构，其中，所述叠层结构包括由下至上依次叠置的导线黏附层、导线主体层及顶层介质层。
作为本发明的一种优选方案，所述导线黏附层的材料包含由硅化钨、氮化钛和导电型硅化物的其中一种，所述导线主体层的材料包含钨，所述顶层介质层的材料包含氮化硅。
作为本发明的一种优选方案，所述侧墙结构包括第一介质层、第二介质层及第三介质层，其中，所述第一介质层覆盖于所述叠层结构的外壁上，所述第二介质层覆盖于所述第一介质层的外壁上，所述第三介质层覆盖于所述第二介质层的外壁上。
作为本发明的一种优选方案，所述半导体器件结构还包括位线接触，所述位线接触至少形成于所述位线的第一部分及所述位线的第三部分下方，所述位线接触电连接所述叠层结构与所述有源区。
作为本发明的一种优选方案，所述位线接触的材料包含导电型掺杂多晶硅。
作为本发明的一种优选方案，位于所述位线的第一部分下方及所述位线的第三部分下方的所述位线接触的基础材料构成于同一多晶硅层。
作为本发明的一种优选方案，所述延伸部向所述位线的第三部分下方的所述有源区上延伸的长度尺寸小于所述侧墙结构的厚度。
作为本发明的一种优选方案，所述有源覆盖层的材料包含氧化硅。
作为本发明的一种优选方案，所述半导体器件结构部还包括保护层，所述保护层至少位于所述位线的第三部分与所述延伸部及所述有源覆盖层之间。
作为本发明的一种优选方案，对应于所述位线的第一部分所述半导体衬底具有凹槽，由刻蚀去除部分所述有源区及部分所述浅沟槽隔离结构所形成，所述凹槽的宽度大于所述位线接触的宽度，所述位线的所述侧墙结构的至少一介质层填满所述凹槽并连接所述浅沟槽隔离结构。
作为本发明的一种优选方案，所述导电栓塞的底部不低于所述凹槽的底部，且不高于所述有源区的顶面
作为本发明的一种优选方案，所述延伸部的厚度大于2nm。
作为本发明的一种优选方案，所述延伸部向所述位线的第三部分下方的所述有源区上延伸的长度尺寸介于0.001nm～10nm之间。
本发明还提供一种在半导体器件结构的制造方法，所述半导体器件结构的制造方法包括如下步骤：
1)提供一半导体衬底，所述半导体衬底内形成有若干个浅沟槽隔离结构，所述浅沟槽隔离结构在所述半导体衬底内隔离出若干个间隔排布的有源区；
2)于所述半导体衬底内形成若干个平行间隔排布的字线，所述字线的延伸方向与所述有源区的延伸方向成第一角度；
3)于所述半导体衬底的上表面形成有源覆盖层；
4)去除位于部分所述有源区上表面的所述有源覆盖层，于所述半导体衬底的上表面形成若干个平行间隔排布的位线；所述位线的延伸方向与所述有源区的延伸方向成第二角度，且与所述字线延伸的方向成第三角度，其中所述第三角度大于所述第一角度且大于所述第二角度；每一所述位线具有第一部分、第二部分及第三部分；其中，所述位线的第一部分位于同一所述有源区中相邻所述字线之间且与所述有源区交迭的区域上；所述位线的第二部分位于所述字线上；所述位线的第三部分位于不同所述有源区之间相邻所述字线之间，且所述位线的第三部分交迭于相邻所述有源区之间的所述浅沟槽隔离结构交迭的区域上，所述位线的第三部分在所述半导体衬底上的正投影还局部覆盖所述浅沟槽隔离结构两侧所述有源区的部分区域；沿所述字线的延伸方向，所述位线的第一部分与相邻的另一所述位线的第三部分同位于两相邻所述字线间的同一间隔中；保留的所述有源覆盖层至少位于所述位线的第三部分与所述半导体衬底之间；
5)于所述半导体衬底上形成填充介质层，所述填充介质层覆盖所述字线并填满相邻所述位线之间的间隙；
6)于所述位线之间的所述填充介质层内形成接触孔，所述接触孔包括填充孔以及由所述接触孔侧向延伸的延伸孔，其中，至少一所述接触孔的所述填充孔位于一所述位线的第三部分与与其相邻的另一所述位线的第一部分之间，以电连接被所述位线的第三部分局部遮盖的所述有源区；所述延伸孔由所述填充孔的侧壁延伸至所述位线的第三部分下方的所述有源区上；
7)于所述接触孔内填充导电材料，所述导电材料填满所述接触孔以形成所述导电栓塞。
作为本发明的一种优选方案，步骤3)与步骤4)之间还包括如下步骤：于所述有源覆盖层表面形成保护层；步骤4)中，去除位于部分所述有源区上表面的所述有源覆盖层同时，去除位于该部分所述有源覆盖层上表面的所述保护层。
作为本发明的一种优选方案，步骤4)包括如下步骤：
4-1)于所述半导体衬底上形成若干个平行间隔排布的叠层结构，所述叠层结构包括由下至上依次叠置的导线黏附层、导线主体层及顶层介质层；所述叠层结构的延伸方向与所述有源区的延伸方向成第二角度，且与所述字线延伸的方向成第三角度；
4-2)于所述叠层结构的外围形成侧墙结构。
作为本发明的一种优选方案，步骤4-1)之前还包括如下步骤：
刻蚀去除部分所述有源区及部分所述浅沟槽隔离结构以形成凹槽，所述凹槽与步骤6)中形成的填充孔相连通；
于所述凹槽底部及所述半导体衬底上形成多晶硅层，所述多晶硅层定义出所述叠层结构的位置及形状；
将所述多晶硅层至少对应于所述位线的第一部分下方及对应于所述位线的第三部分下方的部分进行掺杂以形成所述位线接触。
作为本发明的一种优选方案，步骤4-2)中包括如下步骤：
4-2-1)于所述叠层结构的外围形成覆盖所述叠层结构外壁的第一介质层，所述第一介质层填满所述凹槽；
4-2-2)于所述第一介质层的外围形成覆盖所述第一介质层外壁的第二介质层；
4-2-3)于所述第二介质层的外围形成覆盖所述第二介质层外壁的第三介质层。
作为本发明的一种优选方案，步骤4-2-1)中，形成所述第一介质层的同时，于所述半导体衬底裸露的上表面及所述有源覆盖层裸露的上表面形成钝化层。
作为本发明的一种优选方案，步骤4)中形成的所述位线中，依据所述字线的延伸方向，相邻所述位线之间的宽幅间距大于所述浅沟槽隔离结构沿各所述字线延伸方向的宽度尺寸，且小于所述浅沟槽隔离结构沿所述字线延伸方向的宽度尺寸加上所述有源区沿所述字线延伸方向的宽度尺寸的两者和。
作为本发明的一种优选方案，步骤6)包括如下步骤：
6-1)去除位于所述位线之间所述填充介质层，并去除位于所述位线的第三部分和所述位线的第一部分之间的部分所述有源区及部分所述浅沟槽隔离结构以形成所述填充孔；
6-2)自所述填充孔的侧壁继续刻蚀位于所述位线的第三部分下方的所述有源覆盖层，以形成所述延伸孔。
作为本发明的一种优选方案，步骤6-2)中形成的所述延伸孔的厚度大于2nm。
作为本发明的一种优选方案，所述延伸孔向所述位线的第三部分下方的所述有源区上延伸的长度尺寸介于0.001nm～10nm之间。
本发明还提供一种所述半导体器件结构包括：所述半导体器件结构包括：
半导体衬底，形成有若干个浅沟槽隔离结构，所述浅沟槽隔离结构在所述半导体衬底内隔离出若干个间隔排布的有源区；
若干个平行间隔排布的字线，位于所述半导体衬底内，所述字线的延伸方向与所述有源区的延伸方向成第一角度；
若干个平行间隔排布的位线，位于所述半导体衬底上；所述位线的延伸方向与所述有源区的延伸方向成第二角度，且与所述字线延伸的方向成第三角度，其中所述第三角度大于所述第一角度且大于所述第二角度；每一所述位线具有第一部分、第二部分及第三部分；其中，沿着所述位线的延伸方向，所述位线的第一部分位于同一所述有源区中相邻所述字线之间且与所述有源区交迭的区域上；所述位线的第二部分位于所述字线上；所述位线的第三部分位于不同所述有源区之间的相邻所述字线之间，且所述位线的第三部分交迭于相邻所述有源区之间的所述浅沟槽隔离结构上，所述位线的第三部分在所述半导体衬底上的正投影还局部覆盖所述浅沟槽隔离结构两侧所述有源区的部分区域；沿所述字线的延伸方向，所述位线的第一部分与相邻的另一所述位线的第三部分同位于两相邻所述字线间的同一间隔中；所述半导体衬底具有第一凹槽，位于所述位线的第一部分底部；
位线接触，位于所述第一凹槽内且在所述位线的第一部分下方，所述位线接触电连接所述位线与所述有源区；
有源覆盖层，位于所述半导体衬底上，且至少位于所述位线的第三部分与所述半导体衬底之间；所述半导体衬底还具有第二凹槽，位于所述位线的第一部分与相邻位线的第三部分之间的所述有源区内，所述第二凹槽与所述第一凹槽相连通；
导电栓塞，具有填充部以及由所述填充部侧向延伸的延伸部，其中，至少一所述导电栓塞的所述填充部位于所述半导体衬底上且在所述位线的第三部分和相邻所述位线的第一部分之间，并填满所述第二凹槽，以电连接被所述位线的第三部分局部遮盖的所述有源区；所述延伸部由所述填充部侧壁延伸至所述位线的第三部分下方的所述有源区上。
作为本发明的一种优选方案，依据所述字线的延伸方向，相邻所述位线之间的宽幅间距大于所述浅沟槽隔离结构沿所述字线延伸方向的宽度尺寸，且小于所述浅沟槽隔离结构沿所述字线延伸方向的宽度尺寸加上所述有源区沿所述字线延伸方向的宽度尺寸的两者和。
作为本发明的一种优选方案，所述位线包括叠层结构及覆盖于所述叠层结构外围的侧墙结构，其中，所述叠层结构包括由下至上依次叠置的导线黏附层、导线主体层及顶层介质层；所述位线接触位于所述叠层结构与所述有源区之间。
作为本发明的一种优选方案，所述叠层结构的一介质层填满所述第一凹槽并连接所述浅沟槽隔离结构。
作为本发明的一种优选方案，所述侧墙结构包括第一介质层、第二介质层及第三介质层，其中，所述第一介质层覆盖于所述叠层结构的外壁上，且填满所述第一凹槽；所述第二介质层覆盖于所述第一介质层的外壁上，所述第三介质层覆盖于所述第二介质层的外壁上。
作为本发明的一种优选方案，所述延伸部向所述位线的第三部分下方的所述有源区上延伸的长度尺寸小于所述侧墙结构的厚度。
作为本发明的一种优选方案，所述导电栓塞的底部不低于所述第一凹槽的底部，且不高于所述有源区的顶面。
作为本发明的一种优选方案，所述延伸部的厚度大于2nm。
作为本发明的一种优选方案，所述延伸部向所述位线的第三部分下方的所述有源区上延伸的长度尺寸介于0.001nm～10nm之间，且所述延伸部的形成高度不低于所述导电栓塞的底部。
如上所述，本发明提供的半导体器件结构及其制造方法，具有以下有益效果：本发明通过在在半导体衬底上表面形成有源覆盖层，在刻蚀形成接触孔时可以选择性刻蚀去除位于位线第三部分下方的部分所述有源覆盖层，使得在接触孔内形成的导电栓塞可以延伸至位线下方的有源区上，从而增加导电栓塞与有源区的接触面积，减小导电栓塞的电阻，进而提高半导体器件的良率及性能。
附图说明
图1显示为本发明一实施例中提供的半导体器件结构的制造方法的流程图。
图2及图3显示为本发明一实施例中提供的半导体器件结构的制造方法的步骤1)中提供的结构的局部截面结构示意图，其中，图2为俯视结构示意图，图3为图2中沿AA’方向的截面结构示意图。
图4显示为本发明一实施例中提供的半导体器件结构的制造方法的步骤2)后得到结构的俯视结构示意图。
图5及图6显示为本发明一实施例中提供的半导体器件结构的制造方法的步骤3)后得到结构的截面结构示意图。
图7至图14显示为本发明一实施例中提供的半导体器件结构的制造方法的步骤4)后得到结构的示意图，其中，图14为步骤4)后得到的结构的俯视结构示意图，图13为图14中沿AA’方向的截面结构示意图。
图15显示为本发明一实施例中提供的半导体器件结构的制造方法的步骤5)后得到的结构的局部截面结构示意图。
图16至图17显示为本发明一实施例中提供的半导体器件结构的制造方法的步骤6)后得到的结构的局部截面结构示意图。
图18显示为本发明一实施例中提供的半导体器件结构的制造方法的步骤7)后得到的结构的局部截面结构示意图。
图19显示为本发明一实施例中提供的半导体器件的截面结构示意图。
组件标号说明
10 半导体衬底
101 凹槽
11 浅沟槽隔离结构
12 有源区
13 字线
14 位线
141 第一部分
142 第二部分
143 第三部分
144 叠层结构
144a 导线黏附层
144b 导线主体层
144c 顶层介质层
145 侧墙结构
145a 第一介质层
145b 第二介质层
145c 第三介质层
146 位线接触
147 多晶硅层
15 填充介质层
16 接触孔
161 填充孔
162 延伸孔
17 导电栓塞
171 填充部
172 延伸部
18 钝化层
19 有源覆盖层
20 保护层
21 第一凹槽
22 第二凹槽
d 延伸部向位线的第三部分下方的有源区上延伸的长度尺寸
α 第一角度
β 第二角度
γ 第三角度
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其它优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1至图19。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，虽图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的形态、数量及比例可为一种随意的改变，且其组件布局形态也可能更为复杂。
请参阅图1，本发明提供一种半导体器件结构的制造方法，所述半导体器件结构的制造方法包括如下步骤：
1)提供一半导体衬底，所述半导体衬底内形成有若干个浅沟槽隔离结构，所述浅沟槽隔离结构在所述半导体衬底内隔离出若干个间隔排布的有源区；
2)于所述半导体衬底内形成若干个平行间隔排布的字线，所述字线的延伸方向与所述有源区的延伸方向成第一角度；
3)于所述半导体衬底的上表面形成有源覆盖层；
4)去除位于部分所述有源区上表面的所述有源覆盖层，于所述半导体衬底的上表面形成若干个平行间隔排布的位线，所述位线的延伸方向与所述有源区的延伸方向成第二角度，且与所述字线延伸的方向成第三角度，其中所述第三角度大于所述第一角度且大于所述第二角度；每一所述位线具有第一部分、第二部分及第三部分；其中，沿着所述位线的延伸方向，所述位线的第一部分位于同一所述有源区中相邻所述字线之间与所有源区交迭的区域上；所述位线的第二部分位于所述字线上；所述位线的第三部分位于不同所述有源区中相邻所述字线之间，且所述位线的第三部分交迭于相邻所述有源区之间的所述浅沟槽隔离结构交迭的区域上，所述位线的第三部分在所述半导体衬底上的正投影还局部覆盖所述浅沟槽隔离结构两侧所述有源区的部分区域；沿所述字线的延伸方向，所述位线的第一部分与相邻的另一所述位线的第三部分同位于两相邻所述字线间的同一间隔中；保留的所述有源覆盖层至少位于所述位线的第三部分与所述半导体衬底之间；
5)于所述半导体衬底上形成填充介质层，所述填充介质层覆盖所述字线并填满相邻所述位线之间的间隙；
6)于所述位线之间的所述填充介质层内形成接触孔，所述接触孔包括填充孔以及由所述接触孔侧向延伸的延伸孔，其中，至少一所述接触孔的所述填充孔位于一所述位线的第三部分与与其相邻的另一所述位线的第一部分之间，以电连接被所述位线的第三部分局部遮盖的所有源区；所述延伸孔由所述填充孔的侧壁延伸至所述位线的第三部分下方的所述有源区上；
7)于所述接触孔内填充导电材料，所述导电材料填满所述接触孔以形成所述导电栓塞。
在步骤1)中，请参阅图1中的S1步骤及图2至图3，提供一半导体衬底10，所述半导体衬底10内形成有若干个浅沟槽隔离结构11，所述浅沟槽隔离结构11在所述半导体衬底10内隔离出若干个间隔排布的有源区12。
作为示例，所述半导体衬底10可以包括硅衬底、氮化镓衬底、蓝宝石衬底等等，此处不做具体限定。
作为示例，所述浅沟槽隔离结构11可以通过在所述半导体衬底10内形成沟槽后，再在沟槽内填充隔离材料层而形成。所述浅沟槽隔离结构11的材料可以包括氮化硅、氧化硅等等。所述浅沟槽隔离结构11截面的形状可以根据实际需要进行设定，图3中以所述浅沟槽隔离结构11截面的形状包括倒梯形作为示例，在实际示例中，所述浅沟槽隔离结构11截面的形状并不以此为限。
作为示例，所述有源区12内形成有MOS器件(未示出)，所述MOS器件包括栅极、源极及漏极；其中，所述源极与漏极分布位于所述栅极相对的两侧。
在步骤2)中，请参阅图1中的S2步骤及图4，于所述半导体衬底10内形成若干个平行间隔排布的字线13，且所述字线13的延伸方向与所述有源区12的延伸方向成第一角度α。
作为示例，于所述半导体衬底10内形成所述字线13的方法为本领域技术人员所知晓，此处不再累述。当所述有源区12内形成有所述MOS器件时，所述字线13与所述MOS器件的栅极相连接。
作为示例，所述第一角度α的数值可以小于90°，优选地，本实施例中，所述第一角度α的数值介于20°～60°之间。
在步骤3)中，请参阅图1中的S3步骤及图5，于所述半导体衬底10的上表面形成有源覆盖层19。
作为示例，所述有源覆盖层19的材料可以为但不仅限于氧化硅，可以采用物理气相沉积法、化学气相沉积法或热氧化法等工艺于所述半导体衬底10的上表面形成所述有源覆盖层19。
作为示例，所述有源覆盖层19的厚度可以根据实际需要进行设定，优选地，所述有源覆盖层19的厚度可以大于2nm，优选地，本实施例中，所述有源覆盖层18的厚度可以为3nm～50nm之间。
作为示例，请参阅图6，步骤3)之后，还包括于所述有源覆盖层19的上表面形成保护层20的步骤，所述保护层20用于在后续选择刻蚀去除部分所述有源覆盖层19时对要去除部分所述有源覆盖层19上方的结构(譬如，后续形成的所述位线的第三部分)进行保护，以防止所述有源覆盖层19上方的结构被刻蚀；并用于防止后续形成的位于所述有源覆盖层19上方的结构(譬如，后续形成的所述位线的第三部分)进行绝缘隔离保护，以防止譬如所述位线的第三部分与所述有源区12或/和后续形成的导电栓塞电连接。
作为示例，当所述有源覆盖层19的材料包含氧化硅时，所述保护层20的材料可以包含氮化硅。
在步骤4)中，请参阅图1中的S4步骤及图7至图14，去除位于部分所述有源区12上表面的所述有源覆盖层19，于所述半导体衬底10的上表面形成若干个平行间隔排布的位线14；所述位线14的延伸方向与所述有源区12的延伸方向成第二角度β，且与所述字线13延伸的方向成第三角度γ，其中所述第三角度γ大于所述第一角度α且大于所述第二角度β；每一所述位线14具有第一部分141、第二部分142及第三部分143；其中，沿着所述位线14的延伸方向，所述位线14的第一部分141位于同一所述有源区12中相邻所述字线13之间且与所述有源区12交迭的区域上；所述位线14的第二部分142位于所述字线13上；所述位线14的第三部分143位于不同所述有源区12中相邻所述字线13之间，且所述位线14的第三部分143交迭于相邻所述有源区12之间的所述浅沟槽隔离结构11交迭的区域上，所述位线14的第三部分143在所述半导体衬底10上的正投影还局部覆盖所述浅沟槽隔离结构11两侧所述有源区12的部分区域；沿所述字线13的延伸方向，所述位线14的第一部分141与相邻另一位线14的第三部分143同位于两相连所述字线13间的同一间隔中；保留的所述有源覆盖层19至少位于所述位线14的第三部分143与所述半导体衬底10之间。
作为示例，于所述半导体衬底10的上表面形成若干个平行间隔排布的所述位线14之前还包括如下步骤：
采用光刻刻蚀工艺刻蚀去除所述漏极所在部分的所述有源覆盖层19、位于所述漏极所在部分的所述有源区12及部分所述浅沟槽隔离结构11以形成凹槽101，如图7所示，所述凹槽101与步骤6)中形成的填充相连通；需要说明的是，若所述有源覆盖层19的上表面形成有所述保护层20，该步骤中，位于所述漏极所在部分的所述保护层20也应一并被去除；
于所述凹槽101底部及所述半导体衬底10上形成多晶硅层147，所述多晶硅层147定义出后续形成的叠层结构的位置及形状；
将所述多晶硅层147至少对应于所述位线14的第一部分141下方的部分及对应于所述位线14的第三部分143进行导电型掺杂，以得到所述位线接触146；如图7所示，所述多晶硅层147位于所述凹槽101底部的部分即为所述位线14的第一部分141与所述有源区12相连接的位线接触146，所述多晶硅层147位于所述保护层20上表面的部分即为所述位线14的第三部分143与所述有源区12相连接的位线接触146；具体的，当所述有源区12内形成有所述MOS器件时，位于所述凹槽101底部的所述位线接触146与所述漏极相连接。
作为示例，当所述有源区12内形成有所述MOS器件时，所述位线14与所述漏极相连接，具体的，所述位线14的第一部分141与所述漏极相连接；所述位线14的第三部分143在所述半导体衬底10上的正投影覆盖相邻所述源极之间的所述浅沟槽隔离结构11及所述有源区12的部分区域。
作为示例，步骤4)包括如下步骤：
4-1)于所述半导体衬底10上形成若干个平行间隔排布的叠层结构144，所述叠层结构144包括由下至上依次叠置的导线黏附层144a、导线主体层144b及顶层介质层144c，如图7至图12所示；所述叠层结构144的延伸方向与所述有源区12的延伸方向成第二角度β，且与所述字线13延伸的方向成第三角度γ；
4-2)于所述叠层结构144的外围形成侧墙结构145，如图13所示。
作为示例，步骤4-1)中，所述导线黏附层144a的材料可以包含但不仅限于硅化钨(WSi)、氮化钛(TiN)和导电型硅化物的其中一种；所述导线主体层144b的材料可以包含但不仅限于钨(W)；所述顶层介质层143的材料可以包含但不仅限于氮化硅(SiN)。
具体的，步骤4-2)中包括如下步骤：
4-2-1)于所述叠层结构144的外围形成覆盖所述叠层结构144外壁的第一介质层145a，所述第一介质层145a填满所述凹槽101；所述第一介质层145a的材料可以包括但不仅限于氮化硅；所述第一介质层145a填满所述凹槽101；填满所述凹槽101的所述第一介质层145a用于避免所述延伸孔162延伸到所述位线接触146的内部及下方，使得步骤7)中形成的所述导电栓塞的所述延伸部相对远离所述位线接触146，以控制所述延伸孔162的侧蚀方向。
4-2-2)于所述第一介质层145a的外围形成覆盖所述第一介质层145a外壁的第二介质层145b；所述第二介质层145b的材料可以包括但不仅限于氧化硅(SiOx)；
4-2-3)于所述第二介质层145b的外围形成覆盖所述第二介质层145b外壁的第三介质层145c；所述第三介质层145c的材料可以包括但不仅限于氮化硅。
作为示例，步骤4-2-1)中，形成所述第一介质层145a的同时，于所述半导体衬底10裸露的上表面及所述有源覆盖层20裸露的上表面形成钝化层18。具体的，形成所述第一介质层145a时，所述第一介质层145a同时覆盖于所述半导体衬底10的表面，覆盖于所述半导体衬底10表面的所述第一介质层145a即为所述钝化层18。
作为示例，步骤4)后得到的结构的俯视图如图14所示，图13为图14中沿AA’方向的截面结构示意图，步骤4)中形成的所述位线14中，依据所述字线13的延伸方案，相邻所述位线14之间的宽幅间距大于所述浅沟槽隔离结构11沿各所述字线13延伸方向的宽度尺寸，且小于所述浅沟槽隔离结构11沿各所述字线13延伸方向的宽度尺寸加上所述有源区12沿各所述字线13延伸方向的宽度尺寸的两者和。
在步骤5)中，请参阅图1中的S5步骤及图15，于所述半导体衬底10上形成填充介质层15，所述填充介质层15覆盖所述字线13并填满相邻所述位线14之间的间隙。
作为示例，可以采用物理气相沉积工艺或化学气相沉积工艺沉积所述填充介质层15，沉积完成之初，位于所述半导体衬底10上的所述填充介质层15的上表面可以高于所述位线14的上表面，也可以与所述位线14的上表面相平齐。
作为示例，所述填充介质层15的材料可以为但不仅限于SiOx。
作为示例，所述填充介质层15的形成位置对应于所述字线13，以与所述位线14区隔出阵列排列的源漏极接触区。
需要说明的是，若所述填充介质层15的上表面高于所述位线14的上表面，于所述半导体衬底10上形成填充介质层15之后还可以包括以对步骤5)得到的结构进行表面平坦化处理的步骤；具体的，可以采用化学机械抛光工艺(CMP)去除位于所述位线14上方的所述填充介质层15，使得保留的所述填充介质层15的上表面与所述位线14的上表面相平齐。
在步骤6)中，请参阅图1中的S6步骤及图16至图17，于所述位线14之间的所述填充介质层15内形成接触孔16，所述接触孔16包括填充孔161以及由所述填充孔161侧向延伸的延伸孔162，其中，至少一所述接触孔16的所述填充孔161位于一所述位线14的第三部分143与与其相邻的另一所述位线14的第一部分141之间，以电连接所述位线14的第三部分143局部遮盖的所述有源区12；所述延伸孔162由所述填充孔161的侧壁延伸至所述位线14的第三部分143下方的所述有源区12上。
作为示例，所述有源区12内形成有所述MOS器件时，所述填充孔161与所述MOS器件的源极相接触。
作为示例，步骤6)包括如下步骤：
6-1)去除位于所述位线14之间所述填充介质层15，并去除位于相邻所述位线的第三部分和所述位线的第一部分之间的部分所述有源区12及部分所述浅沟槽隔离结构11以形成所述填充孔161，如图16所示；具体的，可以采用干法刻蚀工艺或湿法刻蚀工艺自所述填充孔161的侧壁刻蚀去除位于所述位线14的第三部分143下方的部分所述有源覆盖层19以形成所述延伸孔162；优选地，本实施中，可以采用COR(Copper Oxide Remover)工艺刻蚀去除所述有源覆盖层19以形成所述延伸孔162，如图17所示；
6-2)自所述填充孔161的侧壁继续刻蚀位于所述位线14的第三部分143下方的所述有源覆盖层19，以形成所述延伸孔162，如图17所示。
在一示例中，所述延伸孔162向所述位线14的第三部分143下方的所述有源区12上延伸的尺寸小于所述侧墙结构145的厚度，以防止在没有设置所述保护层20时所述叠层结构144的底部相连通，避免在后续填充导电材料形成导电栓塞后所述叠层结构144与所述有源区12及所述导电栓塞电连接。
作为示例，本实施例中，所述延伸孔162的厚度与所述有源覆盖层19的厚度相同。
作为示例，所述延伸孔162自所述填充孔161的侧壁向所述位线14的第三部分143下方的所述有源区12上延伸的长度尺寸可以根据实际需要进行设定，优选地，所述延伸孔162自所述填充孔161的侧壁向所述位线14的第三部分143下方的所述有源区12上延伸的长度尺寸介于0.001nm～10nm之间；更优选地，本实施例中，所述延伸孔162自所述填充孔161的侧壁向所述位线14的第三部分143下方的所述有源区12上延伸的长度尺寸介于2nm～5nm之间。
在步骤7)中，请参阅图1中的S7步骤及图18，于所述接触孔16内填充导电材料，所述导电材料填满所述接触孔16以形成所述导电栓塞17。
作为示例，所述导电材料填满所述接触孔16中的所述填充孔161及所述延伸孔162，形成的所述导电栓塞17就包括位于所述填充孔161内的填充部171及位于所述延伸孔162内的延伸部1672，所述延伸部172与所述填充部171的侧壁相连接，且自所述填充部171的侧壁延伸至所述位线14的第三部分143下方的所述有源区12上。
作为示例，可以采用物理气相沉积工艺或化学气相沉积工艺等向所述接触孔16内填充导电材料以形成所述导电栓塞17；所述导电栓塞17的材料可以包括铜、铝、银、锡、掺杂多晶硅等中的至少一种。
本发明的半导体器件结构的制造方法制造的所述半导体器件结构中，通过在位于所述位线14之间的所述导电栓塞17的填充部171下方增设延伸至位于所述位线14的第三部分143下方的所述有源区12上的延伸部172，可以大大增加所述导电栓塞17与所述有源区12的接触面积，有效改善所述导电栓塞17的电阻，进而提高半导体器件的良率及性能。
请继续参阅图14至图18，本发明还提供一种在半导体器件结构，所述半导体器件结构包括：半导体衬底10，所述半导体衬底10内形成有若干个浅沟槽隔离结构11，所述浅沟槽隔离结构11在所述半导体衬底10内隔离出若干个间隔排布的有源区12；若干个平行间隔排布的字线13，所述字线13位于所述半导体衬底10内，且所述字线的延伸方向与所述有源区12的延伸方向成第一角度α；若干个平行间隔排布的位线14，所述位线14位于所述半导体衬底10上；所述位线14的延伸方向与所述有源区12的延伸方向成第二角度β，且与所述字线13延伸的方向成第三角度γ，其中所述第三角度γ大于所述第一角度α且大于所述第二角度β；每一所述位线14具有第一部分141、第二部分142及第三部分143；其中，沿着所述位线14的延伸方向，所述位线14的第一部分141位于同一所述有源区12中相邻所述字线13之间且与所述有源区12交迭的区域上；所述位线14的第二部分142位于所述字线13上；所述位线14的第三部分143位于不同所述有源区12之间的相邻所述字线13之间，且所述位线14的第三部分143交迭于相邻所述有源区12之间的所述浅沟槽隔离结构11交迭的区域上；所述位线14的第三部分143在所述半导体衬底10上的正投影还局部覆盖所述浅沟槽隔离结构11两侧所述有源区12的部分区域；沿所述字线13的延伸方向，所述位线14的第一部分141与相邻的另一所述位线14的第三部分143同位于两相邻所述字线13间的同一间隔中；有源覆盖层19，所述有源覆盖层19位于所述半导体衬底10上，且至少位于所述位线14的第三部分143与所述浅沟槽隔离结构11之间；导电栓塞17，所述导电栓塞17具有填充部171以及由所述填充部171侧向延伸的延伸部172，其中，至少一所述导电栓塞17的所述填充部171位于所述半导体衬底10上，且在所述位线14的第三部分143和相邻所述位线的第一部分141之间，以电连接被所述位线14的第三部分143局部遮盖的所述有源区12；所述延伸部172由所述填充部171的侧壁延伸至所述位线14的第三部分143下方的所述有源区12上。
作为示例，所述半导体衬底10可以包括硅衬底、氮化镓衬底、蓝宝石衬底等等，此处不做具体限定。
作为示例，所述浅沟槽隔离结构11可以通过在所述半导体衬底10内形成沟槽后，再在沟槽内填充隔离材料层而形成。所述浅沟槽隔离结构11的材料可以包括氮化硅、氧化硅等等。所述浅沟槽隔离结构11截面的形状可以根据实际需要进行设定，图16中以所述浅沟槽隔离结构11截面的形状包括倒梯形作为示例，在实际示例中，所述浅沟槽隔离结构11截面的形状并不以此为限。
作为示例，所述有源区12内形成有MOS器件(未示出)，所述MOS器件包括栅极、源极及漏极；其中，所述源极与漏极分布位于所述栅极相对的两侧。所述字线13与所述MOS器件的所述栅极相连接，所述位线14的第三部分143与所述MOS器件的漏极相连接，所述导电栓塞17与所述MOS器件的源极相连接。
作为示例，所述位线14包括叠层结构144及覆盖于所述叠层结构144外围的侧墙结构145，其中，所述叠层结构144包括由下至上依次叠置的导线黏附层144a、导线主体层144b及顶层介质层144c，请参见图18所示。
作为示例，所述导线黏附层144a的材料包括硅化物(WSi)、氮化钛(TiN)和导电型硅化物的其中一种，所述导线主体层144b的材料包含钨(W)，所述顶层介质层144c的材料包含氮化硅(SiN)。
作为示例，所述侧墙结构145包括第一介质层145a、第二介质层145b及第三介质层145c，其中，所述第一介质层145a覆盖于所述叠层结构144的外壁上，所述第二介质层145b覆盖于所述第一介质层145a的外壁上，所述第三介质层145c覆盖于所述第二介质层145b的外壁上。
作为示例，所述第一介质层145a及所述第三介质层145c的材料均包括SiN；所述第二介质层145b的材料均包含氧化硅(SiOx)。
作为示例，依据所述字线13的延伸方案，相邻所述位线14之间的宽幅间距大于所述浅沟槽隔离结构11沿所述字线13延伸方向的宽度尺寸，且小于所述浅沟槽隔离结构11沿所述字线13延伸方向的宽度尺寸加上所述有源区12沿所述字线13延伸方向的宽度尺寸的两者和。
作为示例，所述半导体器件结构还包括位线接触146，所述位线接触146至少形成于所述位线14的第一部分141下方及所述位线14的第三部分143下方，所述位线接触146电连接所述叠层结构144与所述有源区12。具体的，位于所述位线14的第一部分141下方所述位线接触146电连接所述叠层结构144与所述MOS器件的漏极；更为具体的，所述位线接触146的材料包含导电型掺杂多晶硅。
作为示例，位于所述位线14的第一部分141下方及所述位线14的第三部分143下方的所述位线接触146的基础材料构成于同一多晶硅层。
作为示例，对应于所述位线14的第一部分141，所述半导体衬底10具有凹槽101，所述凹槽101由刻蚀去除部分所述有源区12及部分所述浅沟槽隔离结构11所形成，所述凹槽101的宽度大于所述位线接触146的宽度，所述位线14的所述侧墙结构145的至少一介质层填满所述凹槽101并连接所述浅沟槽隔离结构11，具体的，本实施例中，所述第一介质层145a填满所述凹槽101并连接所述浅沟槽隔离结构11。填满所述凹槽101的所述第一介质层145a用于避免所述导电栓塞17的延伸部172延伸到所述位线接触146的内部及下方，使得所述导电栓塞17的所述延伸部172相对远离所述位线接触146，以控制所述延伸部172的延伸方向，从而增加所述导电栓塞17与位于所述位线接触146下方的所述有源区12的隔离效果，避免二者误接短路。
作为示例，所述半导体器件结构还包括钝化层18，所述钝化层18覆盖于所述半导体衬底10裸露的上表面上，所述钝化层18的材料可以与所述第一介质层145a的材料相同，可以在形成所述第一介质层145a的同时形成。
作为示例，所述半导体器件结构还包括填充介质层15，所述填充介质层15位于所述钝化层18上，所述填充介质层15的材料可以包含氧化硅(SiOx)。所述填充介质层15的上表面可以与所述位线14的上表面相平齐，当然，所述填充介质层15的上表面也可以高于所述位线14的上表面。
在一示例中，所述延伸部172向所述位线14的第三部分143下方的所述有源区12上延伸的长度尺寸小于所述侧墙结构145的厚度。
作为示例，所述有源覆盖层19的材料可以包含氧化硅。
作为示例，所述半导体器件结构还包括保护层20，所述保护层20至少位于所述位线14的第三部分143与所述延伸部172及所述有源覆盖层19之间。所述保护层20为绝缘材料层，其用于将所述第三部分143与所述延伸部172相隔离，以避免二者接触短路。
作为示例，当所述有源覆盖层19的材料包括氧化硅时，所述保护层20的材料可以包括氮化硅。
作为示例，所述延伸部172自所述填充部171的侧壁向位于所述位线14的第三部分143下方的所述有源区12上延伸的长度尺寸d可以根据实际需要进行设定，优选地，所述延伸部172自所述填充部171的侧壁向位于所述位线14的第三部分143下方的所述有源区12上延伸的长度尺寸d介于0.001nm～10nm之间；更为优选地，本实施例中，所述延伸部172自所述填充部171的侧壁向位于所述位线14的第三部分143下方的所述有源区12上延伸的长度尺寸d介于2nm～5nm之间。
作为示例，所述导电栓塞17的材料可以包括铜、铝、银、锡、掺杂多晶硅等中的至少一种。
作为示例，所述导电栓塞17的底部不低于所述凹槽101的底部，且不高于所述有源区11的顶面。
请参阅图19，本发明还提供一种半导体器件结构，所述半导体器件结构包括：半导体衬底10，所述半导体衬底10形成有若干个浅沟槽隔离结构11，所述浅沟槽隔离结构11在所述半导体衬底10内隔离出若干个间隔排布的有源区12；若干个平行间隔排布的字线13，所述字线13位于所述半导体衬底10内，所述字线13的延伸方向与所述有源区12的延伸方向成第一角度α；若干个平行间隔排布的位线14，所述位线14位于所述半导体衬底10上；所述位线14的延伸方向与所述有源区13的延伸方向成第二角度β，且与所述字线13延伸的方向成第三角度γ，其中所述第三角度γ大于所述第一角度α且大于所述第二角度β；每一所述位线14具有第一部分141、第二部分142及第三部分143；其中，沿着所述位线14的延伸方向，所述位线14的第一部分141位于同一所述有源区12中相邻所述字线13之间且与所述有源区12交迭的区域上；所述位线14的第二部分142位于所述字线13上；所述位线14的第三部分143位于不同所述有源区12之间的相邻所述字线13之间，且所述位线14的第三部分143交迭于相邻所述有源区12之间的所述浅沟槽隔离结构11上，所述位线14的第三部分143在所述半导体衬底10上的正投影还局部覆盖所述浅沟槽隔离结构11两侧所述有源区12的部分区域；沿所述字线13的延伸方向，所述位线14的第一部分141与相邻的另一所述位线14的第三部分143同位于两相邻所述字线13间的同一间隔中；所述半导体衬底10具有第一凹槽21，所述第一凹槽21位于所述位线14的第一部分141底部；位线接触146，所述位线接触146位于所述第一凹槽21内及所述位线14的第三部分143下方，所述位线接触146电连接所述位线14与所述有源区12；有源覆盖层19，所述有源覆盖层19位于所述半导体衬底10上，且至少位于所述位线14的第三部分143与所述半导体衬底10之间；所述半导体衬底10还具有第二凹槽22，所述第二凹槽22位于所述位线14的第一部分141与相邻位线14的第三部分143之间的所述有源区12内，所述第二凹槽22与所述第一凹槽21相连通；导电栓塞17，所述导电栓塞17具有填充部171以及由所述填充部171侧向延伸的延伸部172，其中，至少一所述导电栓塞17的所述填充部171位于所述半导体衬底10上且在所述位线14的第三部分143和相邻所述位线14的第一部分141之间，并填满所述第二凹槽22，以电连接被所述位线14的第三部分143局部遮盖的所述有源区12；所述延伸部172由所述填充部171侧壁延伸至所述位线14的第三部分143下方的所述有源区12上。
作为示例，所述半导体衬底10可以包括硅衬底、氮化镓衬底、蓝宝石衬底等等，此处不做具体限定。
作为示例，所述浅沟槽隔离结构11可以通过在所述半导体衬底10内形成沟槽后，再在沟槽内填充隔离材料层而形成。所述浅沟槽隔离结构11的材料可以包括氮化硅、氧化硅等等。所述浅沟槽隔离结构11截面的形状可以根据实际需要进行设定，图16中以所述浅沟槽隔离结构11截面的形状包括倒梯形作为示例，在实际示例中，所述浅沟槽隔离结构11截面的形状并不以此为限。
作为示例，所述有源区12内形成有MOS器件(未示出)，所述MOS器件包括栅极、源极及漏极；其中，所述源极与漏极分布位于所述栅极相对的两侧。所述字线13与所述MOS器件的所述栅极相连接，所述位线14的第三部分143与所述MOS器件的漏极相连接，所述导电栓塞17与所述MOS器件的源极相连接。
作为示例，依据所述字线13的延伸方案，相邻所述位线14之间的宽幅间距大于所述浅沟槽隔离结构11沿所述字线13延伸方向的宽度尺寸，且小于所述浅沟槽隔离结构11沿所述字线13延伸方向的宽度尺寸加上所述有源区12沿所述字线13延伸方向的宽度尺寸的两者和。
作为示例，所述位线14包括叠层结构144及覆盖于所述叠层结构144外围的侧墙结构145，其中，所述叠层结构144包括由下至上依次叠置的导线黏附层144a、导线主体层144b及顶层介质层144c；所述位线接触146位于所述叠层结构144与所述有源区12之间，所述叠层结构144的一介质层填满所述第一凹槽21并连接所述浅沟槽隔离结构11。
作为示例，所述导线黏附层144a的材料包括硅化物(WSi)、氮化钛(TiN)和导电型硅化物的其中一种，所述导线主体层144b的材料包含钨(W)，所述顶层介质层144c的材料包含氮化硅(SiN)。
作为示例，所述侧墙结构145包括第一介质层145a、第二介质层145b及第三介质层145c，其中，所述第一介质层145a覆盖于所述叠层结构144的外壁上，且填满所述第一凹槽21；所述第二介质层145b覆盖于所述第一介质层145a的外壁上，所述第三介质层145c覆盖于所述第二介质层145b的外壁上。
作为示例，所述第一介质层145a及所述第三介质层145c的材料均包括SiN；所述第二介质层145b的材料均包含氧化硅(SiOx)。
作为示例，所述位线接触146的材料包含导电型掺杂多晶硅。
作为示例，位于所述位线14的第一部分141下方及所述位线14的第三部分143下方的所述位线接触146的基础材料构成于同一多晶硅层。
作为示例，所述第一凹槽21的宽度大于所述位线接触146的宽度，所述第一介质层填充与所述位线接触146与所述第一凹槽21的侧壁之间。填满所述第一凹槽21的所述第一介质层145a用于避免所述导电栓塞17的延伸部172延伸到所述位线接触146的内部及下方，使得所述导电栓塞17的所述延伸部172相对远离所述位线接触146，以控制所述延伸部172的延伸方向，从而增加所述导电栓塞17与位于所述位线接触146下方的所述有源区12的隔离效果，避免二者误接短路。
作为示例，所述半导体器件结构还包括钝化层18，所述钝化层18覆盖于所述半导体衬底10裸露的上表面上，所述钝化层18的材料可以与所述第一介质层145a的材料相同，可以在形成所述第一介质层145a的同时形成。
作为示例，所述填充介质层15位于所述钝化层18上，所述填充介质层15的材料可以包含氧化硅(SiOx)。所述填充介质层15的上表面可以与所述位线14的上表面相平齐，当然，所述填充介质层15的上表面也可以高于所述位线14的上表面。
在一示例中，所述延伸部172向所述位线14的第三部分143下方的所述有源区12上延伸的长度d尺寸小于所述侧墙结构145的厚度。
作为示例，所述有源覆盖层19的材料可以包含氧化硅。
作为示例，所述半导体器件结构还包括保护层20，所述保护层20至少位于所述位线14的第三部分143与所述延伸部172及所述有源覆盖层19之间。所述保护层20为绝缘材料层，其用于将所述第三部分143与所述延伸部172相隔离，以避免二者接触短路。
作为示例，当所述有源覆盖层19的材料包括氧化硅时，所述保护层20的材料可以包括氮化硅。
作为示例，所述半导体器件结构还包括填充介质层15，所述填充介质层15的形成位置对应于所述字线13，以与所述位线14区隔出阵列排列的漏极接触区。
作为示例，所述第二凹槽22的宽度与所述填充部171的宽度相同。所述第二凹槽22有助于所述；延伸部172的形成。
作为示例，所述延伸部172自所述填充部171的侧壁向位于所述位线14的第三部分143下方的所述有源区12上延伸的长度尺寸d可以根据实际需要进行设定，优选地，所述延伸部172自所述填充部171的侧壁向位于所述位线14的第三部分143下方的所述有源区12上延伸的长度尺寸d介于0.001nm～10nm之间；更为优选地，本实施例中，所述延伸部172自所述填充部171的侧壁向位于所述位线14的第三部分143下方的所述有源区12上延伸的长度尺寸d介于2nm～5nm之间，且所述延伸部172的形成高度不低于所述导电栓塞17的底部。
作为示例，所述延伸部172的厚度大于2nm。
作为示例，所述导电栓塞17的材料可以包括铜、铝、银、锡、掺杂多晶硅等中的至少一种。
作为示例，所述导电栓塞17的底部不低于所述凹槽101的底部，且不高于所述有源区11的顶面。
综上所述，本发明提供一种半导体器件结构及其制造方法，所述半导体器件结构包括：半导体衬底，形成有若干个浅沟槽隔离结构，所述浅沟槽隔离结构在所述半导体衬底内隔离出若干个间隔排布的有源区；若干个平行间隔排布的字线，位于所述半导体衬底内，所述字线的延伸方向与所述有源区的延伸方向成第一角度；若干个平行间隔排布的位线，位于所述半导体衬底上；所述位线的延伸方向与所述有源区的延伸方向成第二角度，且与所述字线延伸的方向成第三角度，其中所述第三角度大于所述第一角度且大于所述第二角度；每一所述位线具有第一部分、第二部分及第三部分；其中，沿着所述位线的延伸方向，所述位线的第一部分位于同一所述有源区中相邻所述字线之间且与所述有源区交迭的区域上；所述位线的第二部分位于所述字线上；所述位线的第三部分位于不同所述有源区之间的相邻所述字线之间，且所述位线的第三部分交迭于相邻所述有源区之间的所述浅沟槽隔离结构上，所述位线的第三部分在所述半导体衬底上的正投影还局部覆盖所述浅沟槽隔离结构两侧所述有源区的部分区域；沿所述字线的延伸方向，所述位线的第一部分与相邻的另一所述位线的第三部分同位于两相邻所述字线间的同一间隔中；所述半导体衬底具有第一凹槽，位于所述位线的第一部分底部；位线接触，位于所述第一凹槽内且在所述位线的第一部分下方，所述位线接触电连接所述位线与所述有源区；有源覆盖层，位于所述半导体衬底上，且至少位于所述位线的第三部分与所述半导体衬底之间；所述半导体衬底还具有第二凹槽，位于所述位线的第一部分与相邻位线的第三部分之间的所述有源区内，所述第二凹槽与所述第一凹槽相连通；导电栓塞，具有填充部以及由所述填充部侧向延伸的延伸部，其中，至少一所述导电栓塞的所述填充部位于所述半导体衬底上且在所述位线的第三部分和相邻所述位线的第一部分之间，并填满所述第二凹槽，以电连接被所述位线的第三部分局部遮盖的所述有源区；所述延伸部由所述填充部侧壁延伸至所述位线的第三部分下方的所述有源区上。本发明的半导体器件结构中，通过在位于位线之间的导电栓塞填充部下方增设延伸至位于位线第三部分下方的有源区上的延伸部，可以大大增加导电栓塞与有源区的接触面积，有效改善导电栓塞的电阻，进而提高半导体器件的良率及性能。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (33)

1.一种半导体器件结构，其特征在于，所述半导体器件结构包括：
半导体衬底，形成有若干个浅沟槽隔离结构，所述浅沟槽隔离结构在所述半导体衬底内隔离出若干个间隔排布的有源区；
若干个平行间隔排布的字线，位于所述半导体衬底内，所述字线的延伸方向与所述有源区的延伸方向成第一角度；
若干个平行间隔排布的位线，位于所述半导体衬底上；所述位线的延伸方向与所述有源区的延伸方向成第二角度，且与所述字线延伸的方向成第三角度，其中所述第三角度大于所述第一角度且大于所述第二角度；每一所述位线具有第一部分、第二部分及第三部分；其中，沿着所述位线的延伸方向，所述位线的第一部分位于同一所述有源区中相邻所述字线之间与所述有源区交迭的区域上；所述位线的第二部分位于所述字线上；所述位线的第三部分位于不同所述有源区之间的相邻所述字线之间，且所述位线的第三部分交迭于相邻所述有源区之间的所述浅沟槽隔离结构上，所述位线的第三部分在所述半导体衬底上的正投影还局部覆盖所述浅沟槽隔离结构两侧所述有源区的部分区域；沿所述字线的延伸方向，所述位线的第一部分与相邻的另一所述位线的第三部分同位于两相邻所述字线间的同一间隔中；
有源覆盖层，位于所述半导体衬底上，且至少位于所述位线的第三部分与所述浅沟槽隔离结构之间；
导电栓塞，具有填充部以及由所述填充部侧向延伸的延伸部，其中，至少一所述导电栓塞的所述填充部位于所述半导体衬底上且在所述位线的第三部分和相邻所述位线的第一部分之间，以电连接被所述位线的第三部分局部覆盖的所述有源区；所述延伸部由所述填充部侧壁延伸至所述位线的第三部分下方的所述有源区上。
2.根据权利要求1所述的半导体器件结构，其特征在于：依据所述字线的延伸方向，相邻所述位线之间的间距大于所述浅沟槽隔离结构沿所述字线延伸方向的宽度尺寸，且小于所述浅沟槽隔离结构沿所述字线延伸方向的宽度尺寸与所述有源区沿所述字线延伸方向的宽度尺寸之和。
3.根据权利要求1所述的半导体器件结构，其特征在于：所述位线包括叠层结构及覆盖于所述叠层结构外围的侧墙结构，其中，所述叠层结构包括由下至上依次叠置的导线黏附层、导线主体层及顶层介质层。
4.根据权利要求3所述的半导体器件结构，其特征在于：所述导线黏附层的材料包含由硅化钨、氮化钛和导电型硅化物的其中一种，所述导线主体层的材料包含钨，所述顶层介质层的材料包含氮化硅。
5.根据权利要求3所述的半导体器件结构，其特征在于：所述侧墙结构包括第一介质层、第二介质层及第三介质层，其中，所述第一介质层覆盖于所述叠层结构的外壁上，所述第二介质层覆盖于所述第一介质层的外壁上，所述第三介质层覆盖于所述第二介质层的外壁上。
6.根据权利要求3所述的半导体器件结构，其特征在于：所述半导体器件结构还包括位线接触，所述位线接触至少形成于所述位线的第一部分及所述位线的第三部分下方，所述位线接触电连接所述叠层结构与所述有源区。
7.根据权利要求6所述的半导体器件结构，其特征在于：所述位线接触的材料包含导电型掺杂多晶硅。
8.根据权利要求6所述的半导体器件结构，其特征在于：位于所述位线的第一部分下方及所述位线的第三部分下方的所述位线接触由同一多晶硅层刻蚀而成。
9.根据权利要求3所述的半导体器件结构，其特征在于：所述延伸部向所述位线的第三部分下方的所述有源区上延伸的长度尺寸小于所述侧墙结构的厚度。
10.根据权利要求1所述的半导体器件结构，其特征在于：所述有源覆盖层的材料包含氧化硅。
11.根据权利要求1所述的半导体器件结构，其特征在于：所述半导体器件结构部还包括保护层，所述保护层至少位于所述位线的第三部分与所述延伸部及所述有源覆盖层之间。
12.根据权利要求6所述的半导体器件结构，其特征在于：对应于所述位线的第一部分，所述半导体衬底具有凹槽，由刻蚀去除部分所述有源区及部分所述浅沟槽隔离结构所形成，所述凹槽的宽度大于所述位线接触的宽度，所述位线的所述侧墙结构的至少一介质层填满所述凹槽并连接所述浅沟槽隔离结构。
13.根据权利要求12所述的半导体器件结构，其特征在于：所述导电栓塞的底部不低于所述凹槽的底部，且不高于所述有源区的顶面。
14.根据权利要求1至13中任一项所述的半导体器件结构，其特征在于：所述延伸部的厚度大于2nm。
15.根据权利要求1至13中任一项所述的半导体器件结构，其特征在于：所述延伸部向所述位线的第三部分下方的所述有源区上延伸的长度尺寸介于0.001nm～10nm之间。
16.一种半导体器件结构的制造方法，其特征在于，所述半导体器件结构的制造方法包括如下步骤：
1)提供一半导体衬底，所述半导体衬底内形成有若干个浅沟槽隔离结构，所述浅沟槽隔离结构在所述半导体衬底内隔离出若干个间隔排布的有源区；
2)于所述半导体衬底内形成若干个平行间隔排布的字线，所述字线的延伸方向与所述有源区的延伸方向成第一角度；
3)于所述半导体衬底的上表面形成有源覆盖层；
4)去除位于部分所述有源区上表面的所述有源覆盖层，于所述半导体衬底上形成若干个平行间隔排布的位线；所述位线的延伸方向与所述有源区的延伸方向成第二角度，且与所述字线延伸的方向成第三角度，其中所述第三角度大于所述第一角度且大于所述第二角度；每一所述位线具有第一部分、第二部分及第三部分；其中，沿着所述位线的延伸方向，所述位线的第一部分位于同一所述有源区中相邻所述字线之间与所述有源区交迭的区域上；所述位线的第二部分位于所述字线上；所述位线的第三部分位于不同所述有源区之间的相邻所述字线之间，且所述位线的第三部分交迭于相邻所述有源区之间的所述浅沟槽隔离结构交迭的区域上，所述位线的第三部分在所述半导体衬底上的正投影还局部覆盖所述浅沟槽隔离结构两侧所述有源区的部分区域；沿所述字线的延伸方向，所述位线的第一部分与相邻的另一所述位线的第三部分同位于两相邻所述字线间的同一间隔中；保留的所述有源覆盖层至少位于所述位线的第三部分与所述半导体衬底之间；
5)于所述半导体衬底上形成填充介质层，所述填充介质层覆盖所述字线并填满相邻所述位线之间的间隙；
6)于所述位线之间的所述填充介质层内形成接触孔，所述接触孔包括填充孔以及由所述接触孔侧向延伸的延伸孔，其中，至少一所述接触孔的所述填充孔位于一所述位线的第三部分与与其相邻的另一所述位线的第一部分之间，以电连接被所述位线的第三部分局部覆盖的所述有源区；所述延伸孔由所述填充孔的侧壁延伸至所述位线的第三部分下方的所述有源区上；
7)于所述接触孔内填充导电材料，所述导电材料填满所述接触孔以形成导电栓塞。
17.根据权利要求16所述的半导体器件结构的制造方法，其特征在于：步骤3)与步骤4)之间还包括如下步骤：于所述有源覆盖层表面形成保护层；步骤4)中，去除位于部分所述有源区上表面的所述有源覆盖层同时，去除位于该部分所述有源覆盖层上表面的所述保护层。
18.根据权利要求16所述的半导体器件结构的制造方法，其特征在于：步骤4)包括如下步骤：
4-1)于所述半导体衬底上形成若干个平行间隔排布的叠层结构，所述叠层结构包括由下至上依次叠置的导线黏附层、导线主体层及顶层介质层；所述叠层结构的延伸方向与所述有源区的延伸方向成第二角度，且与所述字线延伸的方向成第三角度；
4-2)于所述叠层结构的外围形成侧墙结构；所述叠层结构与位于其外围的所述侧墙结构共同构成所述位线。
19.根据权利要求18所述的半导体器件结构的制造方法，其特征在于：步骤4-1)之前还包括如下步骤：
刻蚀去除部分所述有源区及部分所述浅沟槽隔离结构以形成凹槽，所述凹槽与步骤6)中形成的填充孔相连通；
于所述凹槽底部及所述半导体衬底上形成多晶硅层，所述多晶硅层定义出所述叠层结构的位置及形状；
将所述多晶硅层至少对应于所述位线的第一部分下方及对应于所述位线的第三部分下方的部分进行掺杂以形成所述位线接触。
20.根据权利要求19所述的半导体器件结构的制造方法，其特征在于：步骤4-2)中包括如下步骤：
4-2-1)于所述叠层结构的外围形成覆盖所述叠层结构外壁的第一介质层，所述第一介质层填满所述凹槽；
4-2-2)于所述第一介质层的外围形成覆盖所述第一介质层外壁的第二介质层；
4-2-3)于所述第二介质层的外围形成覆盖所述第二介质层外壁的第三介质层。
21.根据权利要求20所述的半导体器件结构的制造方法，其特征在于：步骤4-2-1)中，形成所述第一介质层的同时，于所述半导体衬底裸露的上表面及所述有源覆盖层裸露的上表面形成钝化层。
22.根据权利要求16所述的半导体器件结构的制造方法，其特征在于：步骤4)中形成的所述位线中，依据所述字线的延伸方向，相邻所述位线之间的间距大于所述浅沟槽隔离结构沿各所述字线延伸方向的宽度尺寸，且小于所述浅沟槽隔离结构沿所述字线延伸方向的宽度尺寸与所述有源区沿所述字线延伸方向的宽度尺寸之和。
23.根据权利要求16至22中任一项所述的半导体器件结构的制造方法，其特征在于：步骤6)包括如下步骤：
6-1)去除位于所述位线之间所述填充介质层，位于一所述位线的第三部分与与其相邻的另一所述位线的第一部分之间的部分所述有源区及部分所述浅沟槽隔离结构以形成所述填充孔；
6-2)自所述填充孔的侧壁继续刻蚀位于所述位线的第三部分下方的所述有源覆盖层，以形成所述延伸孔。
24.根据权利要求23所述的半导体器件结构的制造方法，其特征在于：步骤6-2)中形成的所述延伸孔的厚度大于2nm。
25.根据权利要求23所述的半导体器件结构的制造方法，其特征在于：所述延伸孔向所述位线的第三部分下方的所述有源区上延伸的长度尺寸介于0.001nm～10nm之间。
26.一种半导体器件结构，其特征在于，所述半导体器件结构包括：
半导体衬底，形成有若干个浅沟槽隔离结构，所述浅沟槽隔离结构在所述半导体衬底内隔离出若干个间隔排布的有源区；
若干个平行间隔排布的字线，位于所述半导体衬底内，所述字线的延伸方向与所述有源区的延伸方向成第一角度；
若干个平行间隔排布的位线，位于所述半导体衬底上；所述位线的延伸方向与所述有源区的延伸方向成第二角度，且与所述字线延伸的方向成第三角度，其中所述第三角度大于所述第一角度且大于所述第二角度；每一所述位线具有第一部分、第二部分及第三部分；其中，沿着所述位线的延伸方向，所述位线的第一部分位于同一所述有源区中相邻所述字线之间与所述有源区交迭的区域上；所述位线的第二部分位于所述字线上；所述位线的第三部分位于不同所述有源区之间的相邻所述字线之间，且所述位线的第三部分交迭于相邻所述有源区之间的所述浅沟槽隔离结构上，所述位线的第三部分在所述半导体衬底上的正投影还局部覆盖所述浅沟槽隔离结构两侧所述有源区的部分区域；沿所述字线的延伸方向，所述位线的第一部分与相邻的另一所述位线的第三部分同位于两相邻所述字线间的同一间隔中；所述半导体衬底具有第一凹槽，位于所述位线的第一部分底部；
位线接触，位于所述第一凹槽内且在所述位线的第一部分下方，所述位线接触电连接所述位线与所述有源区；
有源覆盖层，位于所述半导体衬底上，且至少位于所述位线的第三部分与所述半导体衬底之间；所述半导体衬底还具有第二凹槽，位于所述位线的第一部分与相邻位线的第三部分之间的所述有源区内，所述第二凹槽与所述第一凹槽相连通；
导电栓塞，具有填充部以及由所述填充部侧向延伸的延伸部，其中，至少一所述导电栓塞的所述填充部位于所述半导体衬底上且在所述位线的第三部分和相邻所述位线的第一部分之间，并填满所述第二凹槽，以电连接被所述位线的第三部分局部覆盖的所述有源区；所述延伸部由所述填充部侧壁延伸至所述位线的第三部分下方的所述有源区上。
27.根据权利要求26所述的半导体器件结构，其特征在于：依据所述字线的延伸方向，相邻所述位线之间的间距大于所述浅沟槽隔离结构沿所述字线延伸方向的宽度尺寸，且小于所述浅沟槽隔离结构沿所述字线延伸方向的宽度尺寸与所述有源区沿所述字线延伸方向的宽度尺寸之和。
28.根据权利要求26所述的半导体器件结构，其特征在于：所述位线包括叠层结构及覆盖于所述叠层结构外围的侧墙结构，其中，所述叠层结构包括由下至上依次叠置的导线黏附层、导线主体层及顶层介质层；所述位线接触位于所述叠层结构与所述有源区之间。
29.根据权利要求28所述的半导体器件结构，其特征在于：所述叠层结构的一介质层填满所述第一凹槽并连接所述浅沟槽隔离结构。
30.根据权利要求29所述的半导体器件结构，其特征在于：所述侧墙结构包括第一介质层、第二介质层及第三介质层，其中，所述第一介质层覆盖于所述叠层结构的外壁上，且填满所述第一凹槽；所述第二介质层覆盖于所述第一介质层的外壁上，所述第三介质层覆盖于所述第二介质层的外壁上。
31.根据权利要求28所述的半导体器件结构，其特征在于：所述延伸部向所述位线的第三部分下方的所述有源区上延伸的长度尺寸小于所述侧墙结构的厚度。
32.根据权利要求26所述的半导体器件结构，其特征在于：所述导电栓塞的底部不低于所述第一凹槽的底部，且不高于所述有源区的顶面。
33.根据权利要求26至32中任一项所述的半导体器件结构，其特征在于：所述延伸部的厚度大于2nm，所述延伸部向所述位线的第三部分下方的所述有源区上延伸的长度尺寸介于0.001nm～10nm之间，且所述延伸部的高度不低于所述导电栓塞的底部。
CN201711476561.9A 2017-12-29 2017-12-29 半导体器件结构及其制造方法 Expired - Fee Related CN108172620B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711476561.9A CN108172620B (zh) 2017-12-29 2017-12-29 半导体器件结构及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711476561.9A CN108172620B (zh) 2017-12-29 2017-12-29 半导体器件结构及其制造方法

Publications (2)

Publication Number Publication Date
CN108172620A CN108172620A (zh) 2018-06-15
CN108172620B true CN108172620B (zh) 2019-03-22

Family

ID=62520018

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711476561.9A Expired - Fee Related CN108172620B (zh) 2017-12-29 2017-12-29 半导体器件结构及其制造方法

Country Status (1)

Country Link
CN (1) CN108172620B (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108933136B (zh) * 2018-08-22 2023-09-26 长鑫存储技术有限公司 半导体结构、存储器结构及其制备方法
CN112885782B (zh) * 2019-11-30 2022-06-24 长鑫存储技术有限公司 半导体结构及其制作方法
CN113539971B (zh) * 2020-04-10 2022-12-02 长鑫存储技术有限公司 半导体结构及其形成方法
CN113690220A (zh) * 2020-05-19 2021-11-23 中国科学院微电子研究所 一种半导体器件及其制造方法和电子设备
CN113764416B (zh) * 2020-06-02 2023-12-05 中国科学院微电子研究所 半导体结构及其形成方法、动态随机存储器、电子设备
CN114068420B (zh) * 2020-08-05 2024-06-07 长鑫存储技术有限公司 一种存储器的形成方法和存储器
CN114078851A (zh) * 2020-08-13 2022-02-22 长鑫存储技术有限公司 半导体结构及其制作方法
US11991874B2 (en) * 2020-08-13 2024-05-21 Changxin Memory Technologies, Inc. Semiconductor structure and manufacturing method thereof
CN114156193A (zh) * 2020-09-04 2022-03-08 长鑫存储技术有限公司 半导体结构
CN113437071B (zh) * 2021-06-24 2023-06-09 福建省晋华集成电路有限公司 半导体存储装置及其制作工艺
CN117038666A (zh) * 2021-07-23 2023-11-10 福建省晋华集成电路有限公司 半导体存储装置
CN118019321A (zh) * 2022-10-31 2024-05-10 长鑫存储技术有限公司 半导体结构及其形成方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110147834A1 (en) * 2009-12-18 2011-06-23 Elpida Memory, Inc. Semiconductor device and method of fabricating the same
CN103107160A (zh) * 2011-11-15 2013-05-15 海力士半导体有限公司 半导体器件、以及包含该半导体器件的组件和系统

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110147834A1 (en) * 2009-12-18 2011-06-23 Elpida Memory, Inc. Semiconductor device and method of fabricating the same
CN103107160A (zh) * 2011-11-15 2013-05-15 海力士半导体有限公司 半导体器件、以及包含该半导体器件的组件和系统

Also Published As

Publication number Publication date
CN108172620A (zh) 2018-06-15

Similar Documents

Publication Publication Date Title
CN108172620B (zh) 半导体器件结构及其制造方法
CN109979940B (zh) 半导体存储器件及其制作方法
CN104347592B (zh) 具有气隙的半导体器件及其制造方法
TWI249774B (en) Forming method of self-aligned contact for semiconductor device
CN104103578B (zh) 具有气隙的半导体器件及其制造方法
US11469248B2 (en) Three-dimensional memory devices and fabricating methods thereof
US8999797B2 (en) Semiconductor device with air gaps and method for fabricating the same
CN104103577B (zh) 具有气隙的半导体器件及其制造方法
CN108231738A (zh) 半导体器件结构及其制造方法
CN108933136A (zh) 半导体结构、存储器结构及其制备方法
US10991699B2 (en) Semiconductor memory devices
CN103903994A (zh) 包括气隙的半导体器件及其制造方法
KR20150104337A (ko) 라인형 에어갭을 구비한 반도체장치 및 그 제조 방법
US8623727B2 (en) Method for fabricating semiconductor device with buried gate
KR20150088635A (ko) 랜딩 패드를 구비하는 반도체 소자
KR20150024986A (ko) 반도체 소자 및 반도체 소자의 제조 방법
CN108110005A (zh) 晶体管结构、存储单元阵列及其制备方法
KR20150089839A (ko) 랜딩 패드를 구비하는 반도체 소자
TW201521183A (zh) 半導體裝置及其製造方法
CN105762134A (zh) 集成电路设备和形成集成电路设备的方法
CN103227101B (zh) 半导体器件及其制造方法
US20150214234A1 (en) Semiconductor device and method for fabricating the same
CN112864087B (zh) 半导体结构及其制作方法
KR100439034B1 (ko) 누설전류를 방지할 수 있는 반도체 장치의 비트라인구조및 그의 형성방법
US20240049453A1 (en) Semiconductor structure, method for manufacturing same and memory

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20181012

Address after: 230601 room 630, Hai Heng mansion 6, Cui Wei Road, Hefei economic and Technological Development Zone, Anhui

Applicant after: Changxin Storage Technology Co., Ltd.

Address before: 230000 room 526, Hai Heng mansion 6, Cui Wei Road, Hefei economic and Technological Development Zone, Anhui

Applicant before: Ever power integrated circuit Co Ltd

GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20190322

Termination date: 20191229