CN115148673B - 半导体结构的制造方法 - Google Patents
半导体结构的制造方法 Download PDFInfo
- Publication number
- CN115148673B CN115148673B CN202110340176.1A CN202110340176A CN115148673B CN 115148673 B CN115148673 B CN 115148673B CN 202110340176 A CN202110340176 A CN 202110340176A CN 115148673 B CN115148673 B CN 115148673B
- Authority
- CN
- China
- Prior art keywords
- layer
- mask layer
- bit line
- mask
- side wall
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 36
- 239000004065 semiconductor Substances 0.000 title claims abstract description 31
- 238000000034 method Methods 0.000 title claims description 45
- 239000000758 substrate Substances 0.000 claims abstract description 60
- 238000005530 etching Methods 0.000 claims abstract description 26
- 239000000463 material Substances 0.000 claims description 27
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 9
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 9
- 238000001039 wet etching Methods 0.000 claims description 7
- 230000001154 acute effect Effects 0.000 claims description 4
- 238000001312 dry etching Methods 0.000 claims description 4
- 239000010410 layer Substances 0.000 description 400
- 229920002120 photoresistant polymer Polymers 0.000 description 13
- 238000001259 photo etching Methods 0.000 description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 238000002955 isolation Methods 0.000 description 6
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 6
- 229910010271 silicon carbide Inorganic materials 0.000 description 6
- 238000000206 photolithography Methods 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 239000011810 insulating material Substances 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 239000002355 dual-layer Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 238000000231 atomic layer deposition Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/48—Data lines or contacts therefor
- H10B12/485—Bit line contacts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明实施例提供一种半导体结构的制造方法，包括：提供基底，基底包括相互分立的有源区，有源区沿第一方向延伸，有源区包括位线接触区以及位于位线接触区两侧的电连接区；在基底上形成相互分立的第一掩膜层，第一掩膜层沿第二方向延伸且横跨多个有源区，第二方向与第一方向不同；在第一掩膜层相对的两个侧壁形成侧墙层，侧墙层沿第二方向延伸且横跨多个有源区，且每一位线接触区均与侧墙层正对；在相邻第一掩膜层之间形成第二掩膜层；第二掩膜层横跨多个有源区；去除位于第一掩膜层与第二掩膜层之间的侧墙层；以第一掩膜层和第二掩膜层为掩膜刻蚀基底，形成位线接触孔。本发明实施例能够简化生产工艺，并提高半导体结构的性能。
Description
技术领域
本发明实施例涉及半导体领域，特别涉及一种半导体结构的制造方法。
背景技术
半导体结构中的动态随机存取存储器(Dynamic Random Access Memory，简称DRAM)是一种广泛应用于计算机系统的半导体存储器。DRAM的主要作用原理是利用电容内存储电荷的多寡来代表一个二进制比特(bit)是1还是0。
为提高半导体集成电路的集成度，DRAM的特征尺寸越来越小；然而特征尺寸的不断缩小会使得DRAM的制作工艺难度越来越大，其性能也有待进一步提升。
发明内容
本发明实施例提供一种半导体结构的制造方法，以简化DRAM的制造工艺，并提升DRAM的性能。
为解决上述问题，本发明实施例提供一种半导体结构的制造方法，包括：提供基底，所述基底包括相互分立的有源区，所述有源区沿第一方向延伸，所述有源区包括位线接触区以及位于所述位线接触区两侧的电连接区；在所述基底上形成相互分立的第一掩膜层，所述第一掩膜层沿第二方向延伸且横跨多个所述有源区，所述第二方向与所述第一方向不同，且每一所述有源区的一所述电连接区均与所述第一掩膜层正对；在所述第一掩膜层相对的两个侧壁形成侧墙层，所述侧墙层沿所述第二方向延伸且横跨多个所述有源区，且每一所述位线接触区均与所述侧墙层正对；在相邻所述第一掩膜层之间形成第二掩膜层，所述第二掩膜层还覆盖所述侧墙层的侧壁；所述第二掩膜层横跨多个所述有源区，且每一所述有源区的另一所述电连接区均与所述第二掩膜层正对；去除位于所述第一掩膜层与所述第二掩膜层之间的所述侧墙层；以所述第一掩膜层和所述第二掩膜层为掩膜刻蚀所述基底，形成位线接触孔。
另外，所述第一方向到所述第二方向在顺时针方向上的夹角为锐角。
另外，所述第一方向到所述第二方向在顺时针方向上的夹角为35°-45°。
另外，所述第一方向到所述第二方向在顺时针方向上的夹角为钝角。
另外，所述第一方向到所述第二方向在顺时针方向上的夹角为135°-145°。
另外，形成所述第一掩膜层前，还包括：形成覆盖所述基底的底层掩膜层，所述第一掩膜层位于所述底层掩膜层上。
另外，所述以所述第一掩膜层和所述第二掩膜层为掩膜刻蚀所述基底包括：以所述第一掩膜层和所述第二掩膜层为掩膜，刻蚀所述底层掩膜层，以形成图形化的底层掩膜层；以所述图形化的底层掩膜层为掩膜，刻蚀所述基底，以形成所述位线接触孔。
另外，在形成所述第二掩膜层之前，所述侧墙层仅位于所述第一掩膜层侧壁；形成所述侧墙层的步骤包括：形成保型覆盖的初始侧墙层，所述初始侧墙层位于所述第一掩膜层表面，还位于相邻所述第一掩膜层之间的所述基底上；对所述初始侧墙层进行刻蚀处理，保留位于所述第一掩膜层侧壁的所述初始侧墙层作为所述侧墙层。
另外，形成所述第二掩膜层后，采用湿法刻蚀或干法刻蚀去除位于所述第一掩膜层与所述第二掩膜层之间的所述侧墙层。
另外，在形成所述第二掩膜层之前，所述侧墙层还位于所述第一掩膜层的顶部表面，以及相邻所述第一掩膜层之间的所述基底上；在去除位于所述第一掩膜层与所述第二掩膜层之间的所述侧墙层的步骤中，还去除位于所述第一掩膜层顶部表面的所述侧墙层。
另外，采用湿法刻蚀工艺去除位于所述第一掩膜层顶部表面的所述侧墙层，以及位于所述第一掩膜层与所述第二掩膜层之间的所述侧墙层。
另外，形成所述第二掩膜层的工艺步骤包括：形成初始第二掩膜层，所述初始第二掩膜层位于相邻所述第一掩膜层之间，还覆盖所述侧墙层的侧壁以及所述侧墙层的顶部表面；对所述初始第二掩膜层进行平坦化处理，直至暴露出所述侧墙层的顶部表面，以形成所述第二掩膜层。
另外，形成所述位线接触孔后，还包括：形成填充所述位线接触孔的位线，所述位线还高于所述基底的顶面。
另外，所述形成填充所述位线接触孔的位线，包括：形成填充所述位线接触孔的初始位线接触层，所述初始位线接触层还位于所述基底上；在所述初始位线接触层上形成层叠设置的初始位线导电层和初始位线覆盖层；对所述初始位线覆盖层、所述初始位线导线层和所述初始位线接触层进行图形化处理，以形成位线接触层、位线导电层和位线覆盖层，所述位线接触层、所述位线导电层和所述位线覆盖层构成位线。
另外，在垂直于所述第二方向上，所述第一掩膜层与所述第二掩膜层的宽度相同。
另外，其特征在于，所述第一掩膜层的材料与所述第二掩膜层的材料相同。
另外，所述第一掩膜层为双层结构，包括层叠设置的第一下层结构和第一上层结构，所述第一上层结构的硬度大于所述第一下层结构的硬度。
另外，所述第一下层结构为硬掩膜层。
另外，所述第一上层结构的材料包括氮化硅。
与现有技术相比，本发明实施例提供的技术方案具有以下优点：
本发明实施例中基底包括有源区，有源区包括位线接触区和位于位线接触区两侧的电连接区。在基底上形成横跨多个有源区的第一掩膜层，第一掩膜层与有源区的一电连接区正对；在第一掩膜层的侧壁形成侧墙层，侧墙层与有源区的位线接触层正对；在相邻第一掩膜层之间形成第二掩膜层，第二掩膜层与有源区的另一电连接区正对。在去除侧墙层后，以第一掩膜层和第二掩膜层刻蚀基底，形成位线接触孔。由于只需在形成第一掩膜层时采用光刻的步骤，因此能够减小光刻的次数，简化生产工艺，还可以避免在发生对准误差时形成不对称的位线接触孔，进而能够提高半导体结构的性能。
另外，在形成第二掩膜层之前，侧墙层还位于第一掩膜层的顶部表面，以及相邻第一掩膜层之间的基底上，即省略了对侧墙层刻蚀的一个步骤，因此，能够简化生产工艺，提高生产效率。
附图说明
一个或多个实施例通过与之对应的附图中的图片进行示例性说明，这些示例性说明并不构成对实施例的限定，附图中具有相同参考数字标号的元件表示为类似的元件，除非有特别申明，附图中的图不构成比例限制。
图1-图3一种半导体结构的制造方法中各步骤对应的结构示意图；
图4-图21为本发明一实施例提供的半导体结构的制造方法中各步骤对应的结构示意图；
图22-图24为本发明另一实施例提供的半导体结构制造方法中各步骤对应的结构示意图。
具体实施方式
由背景技术可知，DRAM的制作工艺难度越来越大，其性能也有待进一步提升。具体地，现目前通常采用图1-图3所示的半导体结构的制造方法形成位线接触孔。参考图1-图3，基底300包括：有源区301和隔离结构302。其中有源区301包括位线接触区301a以及位于位线接触区301a两侧的电连接区301b。位线接触区301a适于形成位线接触孔。
参考图1，在基底300上形成层叠设置的下层掩膜层、上层掩膜层和第一光刻胶层后，对第一光刻胶层进行曝光和显影处理，从而形成第一显影区311，第一显影区311对应于两个相邻有源区301的电连接区301b。形成第一显影区311后，以第一光刻胶层为掩膜刻蚀上层掩膜层。
参考图2，在上层掩膜层上形成层叠设置的顶层掩膜层和第二光刻胶层。对第二光刻胶层进行曝光和显影处理，从而形成第二显影区312，第二显影区312对应于另外两个相邻有源区301的电连接区301b；以第二光刻胶层为掩膜刻蚀顶层掩膜层，以形成图形化的顶层掩膜层；以图形化的顶层掩膜层为掩膜，刻蚀上层掩膜层，此时上层掩膜层上具有了与第一显影区311和第二显影区312正对的图形区。
参考图3，在图形区内形成圆形掩膜层313，圆形掩膜层313与有源区301所有的电连接区301b正对。形成圆形掩膜层313后，去除上层掩膜层；以圆形掩膜层313为掩膜，刻蚀下层掩膜层，图形化的下层掩膜层露出有源区301的位线接触区301a；以图形化的下层掩膜层为掩膜刻蚀基底，从而形成位线接触孔。
由上述分析可知，通常在形成位线接触孔时，会形成若干圆形掩膜层。这种打点式的掩膜层具有较多的数量和较小的间距，由于一次光刻步骤很难形成密度较大的掩膜层，因此，需要增加一次光刻步骤以降低工艺难度。但由于光刻的掩膜版在对准时会存在一定误差，光刻次数的增加容易使得圆形掩膜层发生位错，从而使得最终形成的位线接触孔之间无法对称，进而影响半导体结构的性能。
为解决上述问题，本发明实施例提供一种半导体结构的制造方法，制造方法包括：在基底上形成沿第二方向延伸的第一掩膜层，第一掩膜层与有源区的一电连接区正对；在第一掩膜层的侧壁形成侧墙层，侧墙层与有源区的位线接触层正对；在相邻第一掩膜层之间形成第二掩膜层，第二掩膜层与有源区的另一电连接区正对。在去除侧墙层后，以第一掩膜层和第二掩膜层刻蚀基底，形成位线接触孔。由于只需在形成第一掩膜层时采用光刻的步骤，因此能够减小光刻的次数，简化生产工艺，还可以降低对准误差的风险，从而形成相对称的位线接触孔，进而提高半导体结构的性能。
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合附图对本发明的各实施例进行详细的阐述。然而，本领域的普通技术人员可以理解，在本发明各实施例中，为了使读者更好地理解本申请而提出了许多技术细节。但是，即使没有这些技术细节和基于以下各实施例的种种变化和修改，也可以实现本申请所要求保护的技术方案。
参考图4，图4为半导体结构的俯视图。提供基底10，基底10包括相互分立的有源区101，有源区101沿第一方向X延伸，有源区101包括位线接触区101a以及位于位线接触区101a两侧的电连接区101b。
位线接触区101a适于形成位线接触孔，后续与位线电连接。电连接区101b可以为电容接触区，后续可以与电容电连接。
有源区101的材料可以为单晶硅，单晶硅中具有硼或磷等掺杂离子。
基底10还包括用于隔离相邻有源区101的隔离结构102。隔离结构102的材料为绝缘材料，比如可以为二氧化硅、碳化硅或氮化硅。
基底10还包括埋入式字线，以及位于埋入式字线上的字线覆盖层104。埋入式字线的材料可以为钨、钼或钽等金属，字线覆盖层104的材料可以为二氧化硅、碳化硅或氮化硅等绝缘材料。
结合参考图5，基底10还可以包括覆盖有源区101和隔离结构102表面的绝缘层103，绝缘层103可以为双层结构，比如为氮化硅和氧化硅的层叠结构。
参考图5-图8，图7和图8为图6的俯视图。在基底10上形成相互分立的第一掩膜层12，第一掩膜层12沿第二方向Y延伸且横跨多个有源区101，第二方向Y与第一方向X不同，且每一有源区101的一电连接区101b均与第一掩膜层12正对。
进一步地，参考图5，基底10上形成初始第一掩膜层12a，初始第一掩膜层12a包括层叠设置的初始第一下层掩膜层121a和初始第一上层掩膜层122a。双层结构的初始第一掩膜层12a能够提高后续刻蚀的精度。
在初始第一掩膜层12a上形成图形化的光刻胶层104。具体地，在初始第一掩膜层12a上涂敷一次光刻胶材料，对准后对光刻胶材料进行曝光处理。对曝光后的光刻胶材料进行烘烤以及显影处理，最终形成图形化的光刻胶层104。图形化的光刻胶层104与有源区101的电连接区101b正对。
由于本实施例中只需进行一次光刻的步骤，因此，制造工艺较为简单。另外，相比于多次光刻，单次光刻带来的对准误差较小，有利于提高半导体结构的性能。
参考图6，以图形化的光刻胶层104(参考图5)为掩膜，刻蚀初始第一掩膜层12a，以形成第一掩膜层12，第一掩膜层12为双层结构，包括层叠设置的第一下层结构121和第一上层结构122。第一上层结构122的硬度大于第一下层结构121的硬度。如此，有利于提高刻蚀图形的精度。
本实施例中，第一上层结构122的材料为氮化硅。在其他实施例中，第一上层结构的材料还可以为氮氧化硅。
本实施例中，第一下层结构121为旋涂硬掩膜层，比如可以为碳化硅或碳氧化硅。在其他实施例，第一下层结构还可以为氧化硅。
本实施例中，在形成第一掩膜层12前，还包括：形成覆盖基底10的底层掩膜层11，第一掩膜层12还位于底层掩膜层11上。底层掩膜层11可以提高图形传递的精度。底层掩膜层11包括层叠设置的第一底层掩膜层111和第二底层掩膜层112，第二底层掩膜层112的硬度大于第一底层掩膜层111的硬度。本实施例中，第二底层掩膜层112的材料可以为氮化硅，第一底层掩膜层111的材料可以为碳化硅。在其他实施例中，也可以不形成覆盖基底的底层掩膜层。
参考图7，第一掩膜层12为条状结构，且横跨多个有源区101。相比于密集程度较大的点状结构，条状结构的第一掩膜层12的制造难度更低，生产效率更高。
进一步地，第一掩膜层12位于有源区101的电连接区101b的正上方。对于每一个有源区101，有且仅有一个电连接区101b被第一掩膜层12遮挡，后续将形成第二掩膜层以遮挡有源区101的另一个电连接区101b。两个电连接区101b之间的位线接触区101a被第一掩膜层12和第二掩膜层露出，用于形成位线接触孔。
本实施例中，第一掩膜层12的延伸方向为第二方向Y，有源区101的延伸方向为第一方向X。第一方向X到第二方向Y在顺时针方向上的夹角为锐角。换句话说，以第一方向X为起点朝向第二方向Y以顺时针旋转，所旋转的角度为锐角。具体的，第一方向X到第二方向Y在顺时针方向上的夹角为35°-45°，例如为36°、38°或40°。
在其他实施例中，参考图5，第一方向X到第二方向Y在顺时针方向上的夹角为钝角。换句话说，以第一方向X为起点朝向第二方向Y以顺时针旋转，所旋转的角度为钝角。具体地，第一方向X到第二方向Y在顺时针方向上的夹角为135°-145°，例如可以为137°、138°或140°。
参考图9-图11，图11为图10的俯视图。在第一掩膜层12相对的两个侧壁形成侧墙层13，侧墙层13沿第二方向Y延伸且横跨多个有源区101，且每一位线接触区101a均与侧墙层13正对。
本实施例中，在形成第二掩膜层之前，侧墙层13仅位于第一掩膜层12侧壁。具体地，参考图9，形成侧墙层13的步骤包括：形成保型覆盖的初始侧墙层13a，初始侧墙层13a位于第一掩膜层12表面，还位于相邻第一掩膜层12之间的基底10上。
初始侧墙层13a的材料为硬掩膜材料，比如可以为氧化硅。
本实施例中，采用化学气相沉积工艺形成初始侧墙层13a；在其他实施例中，可以采用原子层沉积工艺形成初始侧墙层。
参考图10，对初始侧墙层13a(参考图9)进行刻蚀处理，保留位于第一掩膜层12侧壁的初始侧墙层13a作为侧墙层13。即刻蚀处理去除了位于第一掩膜层12顶面以及相邻第一掩膜层12之间的部分初始侧墙层13a。后续在相邻侧墙层13之间形成第二掩膜层。
参考图11，侧墙层13位于多个位线接触区101a的正上方，且所有有源区101的位线接触区101a均被侧墙层13所遮挡。
即本实施例中，通过自对准双重图形化工艺形成侧墙层13。自对准双重图形化工艺可以降低生产难度，还可以避免光刻步骤所产生的对准误差，从而保证最终形成的位线接触孔能够相互对称。
参考图12-图14，图14为图13的俯视图。在相邻第一掩膜层12之间形成第二掩膜层14，第二掩膜层14还覆盖侧墙层13的侧壁；第二掩膜层14横跨多个有源区101，且每一有源区101的另一电连接区101b(参考图11)均与第二掩膜层14正对。
具体地，参考图12，形成第二掩膜层14(参考图13)的工艺步骤包括：形成初始第二掩膜层14a，初始第二掩膜层14a位于相邻第一掩膜层12之间，还覆盖侧墙层13的侧壁以及侧墙层13的顶部表面。
本实施例中，通过化学气相沉积形成初始第二掩膜层14a。在其他实施例，也可以采用物理气相沉积法形成初始第二掩膜层。
参考图13，对初始第二掩膜层14a(参考图12)进行平坦化处理，直至暴露出侧墙层13的顶部表面，以形成第二掩膜层14。
参考图14，第二掩膜层14沿第二方向Y延伸，并与第一掩膜层12相平行。第二掩膜层14遮挡每一有源区101的一个电连接区101b。对于每一个有源区101的两个电连接区101b，一个电连接区101b被第二掩膜层14遮挡，另一个电连接区101b被第一掩膜层12遮挡。
在垂直于第二方向Y上，第一掩膜层12与第二掩膜层14的宽度相同。可以理解的是，由于第一掩膜层12与第二掩膜层14均遮挡电连接区101，因此，第一掩膜层12与第二掩膜层14的宽度相同，能够保证最终形成的位线接触孔是相互对称的。
本实施例中，第二掩膜层14为单层结构，且第一掩膜层12的第一下层结构121的材料与第二掩膜层14的材料相同。比如，第二掩膜层14的材料可以为碳化硅。值得注意的是，第二掩膜层14和第一掩膜层12的材料应当与侧墙层13的材料不同，以保证后续去除侧墙层13时，第二掩膜层14和第一掩膜层12不会被去除。
参考图15-图16，图16为图15的俯视图。去除位于第一掩膜层12与第二掩膜层14之间的侧墙层13(参考图13)，从而露出所有有源区101的位线接触区101a。
本实施例中，采用湿法刻蚀的方法去除位于第一掩膜层12与第二掩膜层14之间的侧墙层13。湿法刻蚀的方法较为简单。在其他实施例中，也可以采用干法刻蚀的方法去除位于第一掩膜层与第二掩膜层之间的侧墙层。
参考图17-图18，以第一掩膜层12和第二掩膜层14为掩膜刻蚀基底10，形成位线接触孔15。
具体地，参考图17，以第一掩膜层12(参考图15)和第二掩膜层14(参考图15)为掩膜，刻蚀底层掩膜层11，以形成图形化的底层掩膜层11。
参考图18，以图形化的底层掩膜层11为掩膜，刻蚀基底10，以形成位线接触孔15。底层掩膜层11能够提高图形传递的精度。
参考图19-图21，形成填充位线接触孔15(参考图18)的位线16，位线16还高于基底10的顶面。
具体地，参考图19，形成填充位线接触孔15的初始位线接触层161a，初始位线接触层161a还位于基底10上；在初始位线接触层161a上形成层叠设置的初始位线导电层162a和初始位线覆盖层163a。
本实施例中，通过化学气相沉积法形成初始位线接触层161a和初始位线覆盖层163a，通过物理气相沉积法形成初始位线导电层162a。
初始位线接触层161a的材料为导电材料，比如可以为多晶硅。初始位线导电层162a的材料为低电阻金属，比如可以为钨或钼。初始位线覆盖层163a的材料为绝缘材料，比如可以为氮化硅或氧化硅。
参考图20-图21，对初始位线覆盖层163a(参考图19)、初始位线导线层162a(参考图19)和初始位线接触层161a(参考图19)进行图形化处理，以形成位线接触层161、位线导电层162和位线覆盖层163，位线接触层161、位线导电层162和位线覆盖层163构成位线16。
具体地，在位线覆盖层163上形成条状的掩膜层，以条状的掩膜层为掩膜，依次干法刻蚀初始位线覆盖层163a、初始位线导电层162a和初始位线接触层161a，从而形成相互分立的位线覆盖层163、相互分立的位线导电层162和相互分立的位线接触层161。
本实施例中，位线16的延伸方向与第一方向X和第二方向Y不同，且与字线覆盖层104的延伸方向垂直。
综上所述，本实施例中，只需在形成第一掩膜层12时采用光刻的步骤，后续可以通过沉积的方法形成侧墙层13和第二掩膜层14。由于光刻的步骤较少，因此能够降低工艺难度，并且减小对准所产生的误差。另外，相比于密集程度较高的点状掩膜，第一掩膜层12为条状结构，因此，可以降低刻蚀的难度，并提高图形的精确度。
本发明另一实施例提供一种半导体结构的制造方法，本实施例与前一实施例大致相同，主要区别在于，在形成第二掩膜层之前，侧墙层还位于第一掩膜层的顶部表面，以及相邻第一掩膜层之间的基底上。本实施例与前一实施例相同或相似的部分请参考前一实施例的详细说明，在此不再赘述。图22-图24为本实施例提供的半导体结构的制造方法中各步骤对应的结构示意图，以下将结合附图进行具体说明。
参考图22，提供基底20，基底20包括相互分立的有源区201，有源区201沿第一方向延伸，有源区201包括位线接触区以及位于位线接触区两侧的电连接区。相邻有源区201之间还具有隔离结构202，隔离结构202和有源层201上还覆盖有一层绝缘层203。有关基底20和有源区201的详细说明参考前一实施例。
在基底20上形成相互分立的第一掩膜层22，第一掩膜层22为双层结构，包括层叠设置的第一下层结构221和第一上层结构222。第一掩膜层22沿第二方向延伸且横跨多个有源区201，第二方向与第一方向不同，且每一有源区101的一电连接区均与第一掩膜层22正对。
本实施例中，形成第一掩膜层22前，还包括：形成覆盖基底20的底层掩膜层21，第一掩膜层22位于底层掩膜层21上。底层掩膜层21为双层结构，包括层叠设置的第一底层掩膜层211和第二底层掩膜层212。第一底层掩膜层211的材料可以为旋涂硬掩膜，比如可以为碳化硅，第二底层掩膜层212的材料可以为为氮化硅。在其他实施例中，也可以不形成覆盖基底的底层掩膜层，也可以只形成单层结构的底层掩膜层。
在第一掩膜层22相对的两个侧壁形成侧墙层23，侧墙层23沿第二方向延伸且横跨多个有源区201，且每一位线接触区均与侧墙层23正对。本实施例中，侧墙层23还位于相邻第一掩膜层22之间的基底20上，还位于第一掩膜层22的顶面。即相比于前一实施例，本实施例在形成保型覆盖的初始侧墙层后，不对初始侧墙层进行刻蚀处理，后续形成的第二掩膜层还位于初始侧墙层上。
相比于第一实施例，本实施例省略了对初始侧墙层进行刻蚀的一个步骤，因此，能够简化生产过程，提高生产效率。
结合参考图22-图23，形成位于相邻第一掩膜层22之间的第二掩膜层24，第二掩膜层24还位于侧墙层23的侧壁。
形成第二掩膜层24的工艺步骤包括：参考图22，形成初始第二掩膜层24a，初始第二掩膜层24a位于相邻第一掩膜层22之间，还覆盖侧墙层23的侧壁以及侧墙层23的顶部表面。
参考图23，对初始第二掩膜层24a(参考图22)进行平坦化处理，直至暴露出侧墙层23的顶部表面。
参考图24，去除位于第一掩膜层22与第二掩膜层24之间的侧墙层23。在去除位于第一掩膜层22与第二掩膜层24之间的侧墙层23的步骤中，还去除位于第一掩膜层22顶部表面的侧墙层23。
本实施例中，采用湿法刻蚀工艺去除位于第一掩膜层22顶部表面的侧墙层23，以及位于第一掩膜层22与第二掩膜层24之间的侧墙层23。在其他实施例中，也可以采用干法刻蚀去除位于第一掩膜层顶部表面的侧墙层，以及位于第一掩膜层与第二掩膜层之间的侧墙层。
后续将以第一掩膜层22，以及第二掩膜层24与侧墙层23的叠层结构为掩膜，刻蚀底层掩膜层20，以形成图形化的底层掩膜层21；并以图形化的底层掩膜层21为掩膜，刻蚀基底20，以形成位线接触孔；形成位线接触孔后，还包括：形成填充位线接触孔的位线，位线还高于基底的顶面。有关上述步骤的详细说明，请参考第一实施例。
综上所述，本实施例中，在形成第二掩膜层24之前，侧墙层23还位于第一掩膜层22的顶部表面，以及相邻第一掩膜层22之间的基底10上。即本实施例中，省略了对侧墙层23刻蚀的一个步骤，因此，能够简化生产工艺，提高生产效率。
本领域的普通技术人员可以理解，上述各实施方式是实现本发明的具体实施例，而在实际应用中，可以在形式上和细节上对其作各种改变，而不偏离本发明的精神和范围。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各自更动与修改，因此本发明的保护范围应当以权利要求限定的范围为准。
Claims (19)
1.一种半导体结构的制造方法，其特征在于，包括：
提供基底，所述基底包括相互分立的有源区，所述有源区沿第一方向延伸，所述有源区包括位线接触区以及位于所述位线接触区两侧的电连接区；
在所述基底上形成相互分立的第一掩膜层，所述第一掩膜层沿第二方向延伸且横跨多个所述有源区，所述第二方向与所述第一方向不同，且每一所述有源区的一所述电连接区均与所述第一掩膜层正对；
在所述第一掩膜层相对的两个侧壁形成侧墙层，所述侧墙层沿所述第二方向延伸且横跨多个所述有源区，且每一所述位线接触区均与所述侧墙层正对；在相邻所述第一掩膜层之间形成第二掩膜层，所述第二掩膜层还覆盖所述侧墙层的侧壁；所述第二掩膜层横跨多个所述有源区，且每一所述有源区的另一所述电连接区均与所述第二掩膜层正对；
去除位于所述第一掩膜层与所述第二掩膜层之间的所述侧墙层；
以所述第一掩膜层和所述第二掩膜层为掩膜刻蚀所述基底，形成位线接触孔。
2.根据权利要求1所述的半导体结构的制造方法，其特征在于，所述第一方向到所述第二方向在顺时针方向上的夹角为锐角。
3.根据权利要求2所述的半导体结构的制造方法，其特征在于，所述第一方向到所述第二方向在顺时针方向上的夹角为35°-45°。
4.根据权利要求1所述的半导体结构的制造方法，其特征在于，所述第一方向到所述第二方向在顺时针方向上的夹角为钝角。
5.根据权利要求4所述的半导体结构的制造方法，其特征在于，所述第一方向到所述第二方向在顺时针方向上的夹角为135°-145°。
6.根据权利要求1所述的半导体结构的制造方法，其特征在于，形成所述第一掩膜层前，还包括：形成覆盖所述基底的底层掩膜层，所述第一掩膜层位于所述底层掩膜层上。
7.根据权利要求6所述的半导体结构的制造方法，其特征在于，所述以所述第一掩膜层和所述第二掩膜层为掩膜刻蚀所述基底包括：以所述第一掩膜层和所述第二掩膜层为掩膜，刻蚀所述底层掩膜层，以形成图形化的底层掩膜层；以所述图形化的底层掩膜层为掩膜，刻蚀所述基底，以形成所述位线接触孔。
8.根据权利要求1所述的半导体结构的制造方法，其特征在于，在形成所述第二掩膜层之前，所述侧墙层仅位于所述第一掩膜层侧壁；
形成所述侧墙层的步骤包括：形成保型覆盖的初始侧墙层，所述初始侧墙层位于所述第一掩膜层表面，还位于相邻所述第一掩膜层之间的所述基底上；对所述初始侧墙层进行刻蚀处理，保留位于所述第一掩膜层侧壁的所述初始侧墙层作为所述侧墙层。
9.根据权利要求8所述的半导体结构的制造方法，其特征在于，形成所述第二掩膜层后，采用湿法刻蚀或干法刻蚀去除位于所述第一掩膜层与所述第二掩膜层之间的所述侧墙层。
10.根据权利要求1所述的半导体结构的制造方法，其特征在于，在形成所述第二掩膜层之前，所述侧墙层还位于所述第一掩膜层的顶部表面，以及相邻所述第一掩膜层之间的所述基底上；
在去除位于所述第一掩膜层与所述第二掩膜层之间的所述侧墙层的步骤中，还去除位于所述第一掩膜层顶部表面的所述侧墙层。
11.根据权利要求10所述的半导体结构的制造方法，其特征在于，采用湿法刻蚀工艺去除位于所述第一掩膜层顶部表面的所述侧墙层，以及位于所述第一掩膜层与所述第二掩膜层之间的所述侧墙层。
12.根据权利要求10所述的半导体结构的制造方法，其特征在于，形成所述第二掩膜层的工艺步骤包括：形成初始第二掩膜层，所述初始第二掩膜层位于相邻所述第一掩膜层之间，还覆盖所述侧墙层的侧壁以及所述侧墙层的顶部表面；对所述初始第二掩膜层进行平坦化处理，直至暴露出所述侧墙层的顶部表面，以形成所述第二掩膜层。
13.根据权利要求1所述的半导体结构的制造方法，其特征在于，形成所述位线接触孔后，还包括：
形成填充所述位线接触孔的位线，所述位线还高于所述基底的顶面。
14.根据权利要求13所述的半导体结构的制造方法，其特征在于，所述形成填充所述位线接触孔的位线，包括：形成填充所述位线接触孔的初始位线接触层，所述初始位线接触层还位于所述基底上；在所述初始位线接触层上形成层叠设置的初始位线导电层和初始位线覆盖层；
对所述初始位线覆盖层、所述初始位线导线层和所述初始位线接触层进行图形化处理，以形成位线接触层、位线导电层和位线覆盖层，所述位线接触层、所述位线导电层和所述位线覆盖层构成所述位线。
15.根据权利要求1所述的半导体结构的制造方法，其特征在于，在垂直于所述第二方向上，所述第一掩膜层与所述第二掩膜层的宽度相同。
16.根据权利要求1所述的半导体结构的制造方法，其特征在于，所述第一掩膜层的材料与所述第二掩膜层的材料相同。
17.根据权利要求1所述的半导体结构的制造方法，其特征在于，所述第一掩膜层为双层结构，包括层叠设置的第一下层结构和第一上层结构，所述第一上层结构的硬度大于所述第一下层结构的硬度。
18.根据权利要求17所述的半导体结构的制造方法，其特征在于，所述第一下层结构为旋涂硬掩膜层。
19.根据权利要求17所述的半导体结构的制造方法，其特征在于，所述第一上层结构的材料包括氮化硅。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110340176.1A CN115148673B (zh) | 2021-03-30 | 2021-03-30 | 半导体结构的制造方法 |
| PCT/CN2021/111894 WO2022205730A1 (zh) | 2021-03-30 | 2021-08-10 | 半导体结构的制造方法 |
| US17/506,833 US12133376B2 (en) | 2021-03-30 | 2021-10-21 | Method for manufacturing semiconductor structure |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110340176.1A CN115148673B (zh) | 2021-03-30 | 2021-03-30 | 半导体结构的制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN115148673A CN115148673A (zh) | 2022-10-04 |
| CN115148673B true CN115148673B (zh) | 2024-05-14 |
Family
ID=83404392
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110340176.1A Active CN115148673B (zh) | 2021-03-30 | 2021-03-30 | 半导体结构的制造方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN115148673B (zh) |
| WO (1) | WO2022205730A1 (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117936454A (zh) * | 2022-10-11 | 2024-04-26 | 长鑫存储技术有限公司 | 半导体结构的制作方法及半导体结构 |
Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101090117A (zh) * | 2006-06-12 | 2007-12-19 | 中芯国际集成电路制造(上海)有限公司 | 半导体存储器件及其制造方法 |
| KR20100036010A (ko) * | 2008-09-29 | 2010-04-07 | 주식회사 하이닉스반도체 | 반도체 소자의 제조방법 |
| KR20140044445A (ko) * | 2012-10-05 | 2014-04-15 | 삼성전자주식회사 | 반도체 소자의 제조 방법 |
| WO2014084006A1 (ja) * | 2012-11-27 | 2014-06-05 | ピーエスフォー ルクスコ エスエイアールエル | 半導体装置 |
| CN106611699A (zh) * | 2015-10-22 | 2017-05-03 | 中芯国际集成电路制造(上海)有限公司 | 双重构图方法及半导体器件的制造方法 |
| CN107039335A (zh) * | 2016-02-03 | 2017-08-11 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法 |
| CN111640743A (zh) * | 2019-06-05 | 2020-09-08 | 福建省晋华集成电路有限公司 | 存储器及其形成方法 |
| CN112017951A (zh) * | 2020-08-07 | 2020-12-01 | 福建省晋华集成电路有限公司 | 图案布局的形成方法 |
| CN112151447A (zh) * | 2019-06-27 | 2020-12-29 | 福建省晋华集成电路有限公司 | 半导体元件及其制造方法 |
| CN112309978A (zh) * | 2019-07-31 | 2021-02-02 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法、晶体管 |
| CN112563207A (zh) * | 2019-09-25 | 2021-03-26 | 长鑫存储技术有限公司 | 半导体存储器件制作方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8487369B2 (en) * | 2009-10-30 | 2013-07-16 | Hynix Semiconductor Inc. | Semiconductor device with buried gates and buried bit lines and method for fabricating the same |
| KR102001417B1 (ko) * | 2012-10-23 | 2019-07-19 | 삼성전자주식회사 | 반도체 장치 |
| CN110957320B (zh) * | 2018-09-27 | 2024-05-21 | 长鑫存储技术有限公司 | 半导体结构、存储器结构及其制备方法 |
| CN111834214B (zh) * | 2019-04-16 | 2024-04-19 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
-
2021
- 2021-03-30 CN CN202110340176.1A patent/CN115148673B/zh active Active
- 2021-08-10 WO PCT/CN2021/111894 patent/WO2022205730A1/zh active Application Filing
Patent Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101090117A (zh) * | 2006-06-12 | 2007-12-19 | 中芯国际集成电路制造(上海)有限公司 | 半导体存储器件及其制造方法 |
| KR20100036010A (ko) * | 2008-09-29 | 2010-04-07 | 주식회사 하이닉스반도체 | 반도체 소자의 제조방법 |
| KR20140044445A (ko) * | 2012-10-05 | 2014-04-15 | 삼성전자주식회사 | 반도체 소자의 제조 방법 |
| WO2014084006A1 (ja) * | 2012-11-27 | 2014-06-05 | ピーエスフォー ルクスコ エスエイアールエル | 半導体装置 |
| CN106611699A (zh) * | 2015-10-22 | 2017-05-03 | 中芯国际集成电路制造(上海)有限公司 | 双重构图方法及半导体器件的制造方法 |
| CN107039335A (zh) * | 2016-02-03 | 2017-08-11 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法 |
| CN111640743A (zh) * | 2019-06-05 | 2020-09-08 | 福建省晋华集成电路有限公司 | 存储器及其形成方法 |
| CN112151447A (zh) * | 2019-06-27 | 2020-12-29 | 福建省晋华集成电路有限公司 | 半导体元件及其制造方法 |
| CN112309978A (zh) * | 2019-07-31 | 2021-02-02 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法、晶体管 |
| CN112563207A (zh) * | 2019-09-25 | 2021-03-26 | 长鑫存储技术有限公司 | 半导体存储器件制作方法 |
| CN112017951A (zh) * | 2020-08-07 | 2020-12-01 | 福建省晋华集成电路有限公司 | 图案布局的形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN115148673A (zh) | 2022-10-04 |
| WO2022205730A1 (zh) | 2022-10-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6743693B2 (en) | Method of manufacturing semiconductor memory | |
| JP2007318068A (ja) | 半導体素子のコンタクト形成方法 | |
| CN113903709B (zh) | 存储器的形成方法及存储器 | |
| KR20030003906A (ko) | 반도체 소자의 콘택 형성방법 및 그에 따라 제조된 반도체메모리 소자 | |
| CN115148673B (zh) | 半导体结构的制造方法 | |
| CN113363203A (zh) | 半导体器件的形成方法 | |
| US7638827B2 (en) | Semiconductor memory device | |
| CN113097145A (zh) | 半导体结构的制备方法及半导体结构 | |
| US6967150B2 (en) | Method of forming self-aligned contact in fabricating semiconductor device | |
| US7145195B2 (en) | Semiconductor memory device and method of manufacturing the same | |
| US7074725B2 (en) | Method for forming a storage node of a capacitor | |
| CN116113232A (zh) | 半导体结构的形成方法及半导体结构 | |
| US12133376B2 (en) | Method for manufacturing semiconductor structure | |
| CN111025845B (zh) | 掩膜板和电容器阵列、半导体器件及其制备方法 | |
| US20220320111A1 (en) | Method for manufacturing semiconductor structure | |
| US6207496B1 (en) | Method of forming capacitor of semiconductor device | |
| KR100597594B1 (ko) | 반도체 소자의 콘택플러그 형성방법 | |
| CN113517256B (zh) | 用于形成dram的位线接触的隔离图案和制备方法 | |
| CN113964088B (zh) | 半导体结构的形成方法及半导体结构 | |
| KR100825814B1 (ko) | 콘택 배리어를 구비한 반도체 소자 및 그 제조 방법 | |
| KR19990003904A (ko) | 반도체 장치의 전하 저장 전극 및 그 형성 방법 | |
| US20240244822A1 (en) | Semiconductor structure and manufacturing method thereof | |
| KR100330716B1 (ko) | 도전층 패턴과 그 하부 콘택홀 간의 얼라인먼트 마진을개선할수 있는 반도체 장치의 패턴 레이아웃 구조 | |
| CN116453947A (zh) | 半导体结构的制作方法及半导体结构 | |
| CN118335605A (zh) | 半导体结构的制作方法、半导体结构及存储器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |