JP2647022B2 - パターン形成方法 - Google Patents

パターン形成方法

Info

Publication number
JP2647022B2
JP2647022B2 JP6257807A JP25780794A JP2647022B2 JP 2647022 B2 JP2647022 B2 JP 2647022B2 JP 6257807 A JP6257807 A JP 6257807A JP 25780794 A JP25780794 A JP 25780794A JP 2647022 B2 JP2647022 B2 JP 2647022B2
Authority
JP
Japan
Prior art keywords
image
pattern
forming
light intensity
mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP6257807A
Other languages
English (en)
Other versions
JPH08124827A (ja
Inventor
貴之 内山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP6257807A priority Critical patent/JP2647022B2/ja
Publication of JPH08124827A publication Critical patent/JPH08124827A/ja
Application granted granted Critical
Publication of JP2647022B2 publication Critical patent/JP2647022B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明はパターン形成方法に関
し、特に段差を有する基板上に紫外線露光を用いた微細
なパターン形成方法に関する。
【0002】
【従来の技術】半導体装置や超電導装置の製造工程にお
いては、段差が形成された基板上に微細なパターンを形
成する場合が多くある。例えば、ダイナミックランダム
アクセスメモリ(DRAM)等ではチップ内にメモリ素
子部と周辺回路部とが明確に分離されるが、メモリ素子
部にはキャパシタや素子分離層などが存在する為、周辺
回路部に対して1〜2μmの段差を有することになる。
以下段差を有する半導体基板上にポジ型のフォトレジス
トを用いてラインパターンを形成する場合について図7
を用いて説明する。
【0003】まず図7(a)に示すように、1.5μm
の段差2を有するシリコン基板1上にポジ型フォトレジ
スト膜3を形成する。次で段差の下段面及び上断面に
0.3μmの4本の密なラインパターンを形成する為の
マスク4を用いKrFエキシマ光5で露光する。
【0004】マスク4を通過した光はマスク4の開口部
で回折される為、フォトレジスト膜3に達する時の光学
的正転像(マスクの開口部下で光強度が極大になる像:
以下単に正転像という)の光強度8は、図8に示すよう
に、破線で示したマスク通過後の光強度7に比べ実線で
示したように低下する。光強度比はこの時の光強度の最
大値Imax と最小値Imin とから次式で与えられる。
【0005】 光強度比=(Imax −Imin )/(Imax +Imin ) 光軸方向における下段面と上段面の位置11A,12A
に対する下段面及び上段面の光強度比11,12との関
係を図9に示す。下段面と上段面の光強度分布におい
て、正転像の一定以上の光強度比が得られる範囲の中央
を露光時の焦点設定位置10Aとするが、図9に示され
るようにその範囲は極めて狭いものとなる。
【0006】すなわち、図7(a)で説明した条件で、
投影レンズの開口数NA=0.45のステッパーを用い
ると、光強度比0.4が得られるラインパターンの焦点
深度は図9に示したように2.0μm程度あるが、下段
面及び上段面に共通な焦点深度は約0.5μmとなる。
焦点設定位置10Aは、この共通の焦点深度が得られる
範囲の中央に設定する。
【0007】このようにして焦点位置10Aを決定して
露光し、現像することにより、図7(b)に示すよう
に、フォトレジストからなる4本の密な0.3μmのラ
インパターン6が段差の下段面及び上段面に形成され
る。
【0008】上述したように、0.3μmの4本の密な
ラインパターンの形成で、レンズ開口数NA=0.4
5、照明のコヒーレンス因子σ=0.7のKrFエキシ
マステッパーを用いると、焦点深度は2.0μmあるに
もかかわらず、段差の上下面両方にラインパターンの形
成を行う場合の焦点深度は0.5μmと狭くなる。0.
5μmの焦点深度において、ウェハのそり、ステッパー
レンズの収差、焦点設定誤差等の焦点ずれ要因を考慮す
れば、実際に安定してパターンを形成することは極めて
困難である。
【0009】この対策として、多層レジスト法や多重焦
点露光法等が提案されている。
【0010】多層レジスト法は、例えば特公平4−66
097号報に記載されているように、段差を有する半導
体基板上に平坦化用の厚い下層レジスト膜とSiO2
らなる中間層と薄い上層レジスト膜を順次形成し、平坦
な上層レジスト膜に微細パターンを形成したのちこのパ
ターンを中間層に転写し、次でこの中間層をマスクとし
て下層レジストをエッチングするものである。
【0011】又、多重焦点露光法は、例えば特開昭63
−42122号公報に記載されているように、段差を有
する基板上にフォトレジスト膜を形成したのち、光軸上
の複数の位置で露光を行ない、焦点深度を拡大するもの
である。
【0012】
【発明が解決しようとする課題】しかしながら、上述し
た従来のパターン形成方法のうち多層レジスト法では、
レジストパターンの形成の為に3層の膜を形成し、各膜
をエッチングしなければならない為、工程が複雑になる
という問題点がある。
【0013】又、多重焦点露光方法では、1つのパター
ンを形成する際に、複数回光軸方向に基板を移動して露
光を行なわなければならない為に、製造装置における動
作が複雑になり、処理能力が低下する等の問題点があ
る。
【0014】本発明の目的は、複雑な工程を必要とする
ことなく、高段差を有する下段面及び上段面のフォトレ
ジスト膜を十分な焦点深度で露光し、精度の良い微細パ
ターンの形成が可能なパターン形成方法を提供すること
にある。
【0015】
【課題を解決するための手段】本発明のパターン形成方
法は、段差を有する基板の主面にフォトレジスト膜を形
成する工程と、前記段差の下段面に光学的正転像を形成
する為の第1の透光領域と前記段差の上段面に光学的反
転像を形成する為の第2の透光領域とを有するマスク、
又は、前記段差の下段面に光学的反転像を形成する為の
第1の透光領域と前記段差の上段面に光学的正転像を形
成する為の第2の透光領域とを有するマスクを用いて前
記フォトレジスト膜を露光したのち現像し、前記下段面
及び前記上段面に前記フォトレジスト膜からなるパター
ンを同時に形成するものである。
【0016】
【作用】くり返しパターンを有するマスクを用いて露光
する場合は、通常図10(a)に示すようなパターンの
正転像が用いられる。この時の正転像の光強度は極大点
にある。
【0017】次にパターンの焦点位置をずらしていくと
光強度分布は変化し、極大点は図10(b)に示すよう
に減少し、光学的反転像(マスクの遮光部下で光強度が
極大になる像:以下単に反転像という)が現われ、遂に
は図10(c)に示すように、光強度が極大の反転像と
なる。本発明はこの現象を利用して段差を有する基板の
下段面及び上段面に同一露光操作によりレジストパター
ンを形成するものである。
【0018】正転像と反転像における最も光強度比が高
い焦点位置は数μm離れており、その距離(焦点間距
離)はステッパーの光学照明条件により変化する。従っ
て、この焦点間距離が基板の段差と一致するような光学
照明条件を選ぶことにより、基板の下段面に正転像(又
は反転像)を、そして上段面に反転像(又は正転像)を
同時に形成することができる。
【0019】光学的正転像と反転像を形成する為の最適
な光学照明条件はシュミレータを用いて定める。
【0020】例えば、パターンの寸法(ラインアントス
ペース)を0.3μm、照明のコヒーレンスファクタσ
を0.3,露光光(KrFエキシマステッパー)の波長
λを248nmとし、レンズの開口数NAをある値(例
えば0.5)に選んでパターンの正転像と反転像を作
り、シュミレータにより焦点の位置(距離)をずらして
各像の最適な光強度比とこの時の焦点間距離を求める。
開口数NAを変化させて求めた焦点間距離の一例を図3
に示す。図3より基板に1.3〜2.0μmの段差があ
る場合は、開口数NAを0.4〜0.6に調整すること
により、正転像と反転像を容易に同一基板上に形成でき
ることが分る。
【0021】尚、露光に用いる正転像と反転像の光強度
比が大幅に異なる場合は、形成されるレジストパターン
の精度が低下する恐れがあるが、マスクの寸法や露光量
の局所的調整を行うことにより、同一幅の微細なレジス
トパターンを精度良く形成できる。
【0022】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。
【0023】図1(a),(b)は本発明の第1の実施
例を説明する為の半導体チップの断面図である。
【0024】まず図1(a)に示すように、素子等の形
成により1.7μmの段差2の形成されたシリコン基板
1上にポジ型のフォトレジスト膜3を形成する。次で下
段面2A及び上段面2Bに同時に幅0.3μmの4本の
密なラインパターンを形成する為にマスクを用いKrF
エキシマ光5により露光するが、この時のマスクとして
は、下段面2Aに正転像を形成する為の格子状開口を有
する第1の透光領域4Aと、上段面に反転像を形成する
為の格子状開口を有する第2の透光領域4Bとを有する
ものを用いる。
【0025】このマスクを用いて露光する場合、下段面
2Aには図2(a)に示す正転像8Aが、そして上段面
2Bには図2(b)に示す反転像9Aが得られ、かつ各
像の焦点間距離が1.7μmになるような光学照明条件
を用いる。本第1の実施例の場合は、レンズ開口数NA
=0.45,照明のコヒーレンスファクタσ=0.3の
KrFエキシマステッパーを用いることにより、焦点間
距離と段差(1.7μm)を一致させることができる。
この時の焦点位置と光強度比との関係を図4に示す。光
強度比が0.4以上の時に解像するフォトレジスト膜を
用いた場合、正転像及び反転像のそれぞれの焦点深度1
8,19は1.3μmと1.0μmであり、下段面及び
上段面の両方に一度にパターンが形成可能な焦点深度も
1.0μmとなる。この時の正転像の焦点位置10は下
段面に合わせてある。
【0026】このようにして露光したフォトレジスト膜
3を現像することにより、図1(b)に示すように、下
段面2A及び上段面2B上にレジスト膜からなる4本の
密なラインパターン6A,6Bを形成する。
【0027】図5(a),(b)は本発明の第2の実施
例を説明する為の半導体チップの断面図であり、本発明
を4本の密なスペースパターン形成に用いた場合を示
す。
【0028】まず図5(a)に示すように、1.5μm
の段差を有するシリコン基板1A上にポジ型フォトレジ
スト膜3を形成したのち、下段面に正転像を形成する為
の4本の格子状開口を有する第1の透光領域14Aと、
上段面2Bに反転像を形成する為の5本の格子状開口を
有する第2の透光領域4Bとを有するマスクを用い、K
rFエキシマ光5を用いて露光する。
【0029】このマスクを用いて露光する場合、下段面
2Aには図6(a)に示す正転像8Bが、そして上段面
2Bには図6(b)に示す反転像9Bが得られ、かつ各
像の焦点間距離が1.5μmになるような光学照明条件
を用いる。本第2の実施例の場合は、レンズ開口数NA
=0.5,照明のコヒーレンスファクターσ=0.3の
KrFエキシマステッパーを用いることにより、各像の
焦点間距離と段差(1.5μm)を一致させることがで
きる。光強度比が0.4以上の時に解像するフォトレジ
スト膜を用いた場合、正転像及び反転像のそれぞれの焦
点深度は図4に示した第1の実施例の場合と同程度とな
り、下段面及び上段面の両方に一度にパターンが形成可
能な焦点深度も1.0μmであった。
【0030】このようにして露光したフォトレジスト膜
3を現像することにより、図5(b)に示すように、下
段面2A及び上段面2B上にレジスト膜からなる4本の
密なスペースパターン16A,16Bを形成する。
【0031】上記実施例では、ポジ型フォトレジスト膜
を用い、4本の密なパターンを形成する場合について説
明したが、フォトレジスト膜はネガ型のものでもよく、
レジストパターンは1本以上のものを形成できる。更
に、本発明は、半導体基板上のみでなく、超電導素子等
を形成する場合の高段差を有する基板にも適用可能であ
る。
【0032】
【発明の効果】以上説明したように本発明は、段差を有
する基板上のフォトレジスト膜を、段差の下段面に光学
的正転像(又は反転像)を形成する為の第1の透光領域
と段差の上段面に光学的反転像(又は正転像)を形成す
る為の第2の透光領域とを有するマスクを用い、正転像
と反転像の焦点間距離と段差を一致させる条件で露光す
ることにより、複雑な工程を必要とすることなく、十分
な焦点深度で露光できる為、微細なパターンを精度良く
形成できる。
【図面の簡単な説明】
【図1】本発明の第1の実施例を説明する為の半導体チ
ップの断面図。
【図2】第1の実施例における露光時の正転像及び反転
像を示す図。
【図3】レンズの開口数と焦点間距離との関係を示す
図。
【図4】第1の実施例における正転像及び反転像の焦点
位置と光強度比との関係を示す図。
【図5】本発明の第2の実施例を説明する為の半導体チ
ップの断面図。
【図6】第2の実施例における露光時の正転像及び反転
像を示す図。
【図7】従来のパターン形成方法を説明する為の半導体
チップの断面図。
【図8】光強度比を説明する為の光強度分布を示す図。
【図9】従来技術における像の焦点位置と光強度比との
関係を示す図。
【図10】焦点をずらした場合の像の変化を説明する為
の光強度分布を示す図。
【符号の説明】
1,1A シリコン基板 2 段差 2A 下段面 2B 上段面 3 ポジ型フォトレジスト膜 4 マスク 4A,14A 第1の透光領域 4B,14B 第2の透光領域 5 KrFエキシマ光 6A,6B ラインパターン 7 マスク通過後の光強度 8,8A,8B 正転像 9A,9B 反転像 10,10A 焦点位置 11 下段面の光強度比 12 上段面の光強度比 16A,16B スペースパターン

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】 段差を有する基板の主面にフォトレジス
    ト膜を形成する工程と、前記段差の下段面に光学的正転
    像を形成する為の第1の透光領域と前記段差の上段面に
    光学的反転像を形成する為の第2の透光領域とを有する
    マスク、又は、前記段差の下段面に光学的反転像を形成
    する為の第1の透光領域と前記段差の上段面に光学的正
    転像を形成する為の第2の透光領域とを有するマスクを
    用いて前記フォトレジスト膜を露光したのち現像し、前
    記下段面及び前記上段面に前記フォトレジスト膜からな
    るパターンを同時に形成することを特徴とするパターン
    形成方法。
  2. 【請求項2】 光学的正転像と光学的反転像との焦点間
    距離が基板の段差と等しくなる条件で露光する請求項1
    記載のパターン形成方法。
JP6257807A 1994-10-24 1994-10-24 パターン形成方法 Expired - Lifetime JP2647022B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6257807A JP2647022B2 (ja) 1994-10-24 1994-10-24 パターン形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6257807A JP2647022B2 (ja) 1994-10-24 1994-10-24 パターン形成方法

Publications (2)

Publication Number Publication Date
JPH08124827A JPH08124827A (ja) 1996-05-17
JP2647022B2 true JP2647022B2 (ja) 1997-08-27

Family

ID=17311393

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6257807A Expired - Lifetime JP2647022B2 (ja) 1994-10-24 1994-10-24 パターン形成方法

Country Status (1)

Country Link
JP (1) JP2647022B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2933235B1 (fr) 2008-06-30 2010-11-26 Soitec Silicon On Insulator Substrat bon marche et procede de fabrication associe
FR2933236B1 (fr) * 2008-06-30 2010-11-26 Soitec Silicon On Insulator Substrat comprenant differents types de surface, et procede de fabrication associe
FR2933234B1 (fr) 2008-06-30 2016-09-23 S O I Tec Silicon On Insulator Tech Substrat bon marche a structure double et procede de fabrication associe
FR2933233B1 (fr) 2008-06-30 2010-11-26 Soitec Silicon On Insulator Substrat de haute resistivite bon marche et procede de fabrication associe

Also Published As

Publication number Publication date
JPH08124827A (ja) 1996-05-17

Similar Documents

Publication Publication Date Title
JP3275863B2 (ja) フォトマスク
US6165692A (en) Method for manufacturing a semiconductor device and an exposure mask used therefor
KR100206597B1 (ko) 반도체 장치의 미세패턴 제조방법
US5573634A (en) Method for forming contact holes of a semiconductor device
US5536602A (en) Phase shifting mask, manufacturing method thereof, and exposure method using such a phase shifting mask
KR100386231B1 (ko) 반도체 장치의 패턴 형성 방법, 포토마스크의 패턴 설계방법, 포토마스크의 제조 방법 및 포토마스크
KR100285006B1 (ko) 노광에사용되는포토마스크및그생산방법
US5460908A (en) Phase shifting retical fabrication method
US7300746B2 (en) Photomask for forming small contact hole array and methods of fabricating and using the same
KR100223325B1 (ko) 반도체 장치의 미세패턴 제조방법
JP4613364B2 (ja) レジストパタン形成方法
US5837426A (en) Photolithographic process for mask programming of read-only memory devices
US5902701A (en) Phase shift mask and method for fabricating the same
JPH1083065A (ja) 位相シフトマスク及びその製造方法
US20070148558A1 (en) Double metal collimated photo masks, diffraction gratings, optics system, and method related thereto
JP2647022B2 (ja) パターン形成方法
KR0147665B1 (ko) 변형조명방법, 이에 사용되는 반사경 및 그 제조방법
CN102073224A (zh) 使用利文森型掩模的图形形成方法及该掩模的制造方法
US5432588A (en) Semiconductor device and method of making the semiconductor device
JP2008177480A (ja) 露光用マスク及びパターン形成方法
JPH05281698A (ja) フォトマスク及びパターン転写方法
JP3135508B2 (ja) パターン形成方法およびデバイス生産方法
JP2693805B2 (ja) レチクル及びこれを用いたパターン形成方法
KR100223324B1 (ko) 반도체 장치의 미세패턴 제조방법
JPH0936017A (ja) パタン形成方法及びそれを用いた半導体素子の製造方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19970408