CN113504710B - 光刻工艺中的多次曝光的方法 - Google Patents

Abstract

本发明公开了一种光刻工艺中的多次曝光的方法，首先，将芯片内包含的所有器件进行分类，将同类的器件布局在同一区域；针对不同器件分别做曝光方式不同的对应的光刻工艺开发；在掩膜版上同时产生多个曝光单元，每个曝光单元包含某一类的单一器件；曝光时，分布采用不同的曝光方式对不同曝光单元进行不同的曝：第1种照明方式对曝光单元1进行曝光，产生器件1，晶圆在平台上维持不动，然后切换第2种照明方式对曝光单元2进行曝光，产生器件2……,重复上述操作直到完成所有曝光单元的曝光；最后通过一次显影形成所有器件。本发明将同种曝光方式的器件放置于同一个曝光单元，分别进行不同的曝光，版图布局更紧凑，提高芯片面积的利用率。

Description

光刻工艺中的多次曝光的方法

技术领域

本发明涉及半导体器件制造工艺领域，特别是指一种光刻工艺中的多次曝光的方法。

背景技术

随着半导体技术的发展，光刻技术传递图形的尺寸限度缩小了2～3个数量级（从毫米级到亚微米级），已从常规光学技术发展到应用电子束、X射线、微离子束、激光等新技术；使用波长已从4000埃扩展到 0.1埃数量级范围。光刻技术成为一种精密的微细加工技术。

光刻技术是在光照作用下，借助光致抗蚀剂（又名光刻胶）将掩膜版上的图形转移到基片上的技术。其主要过程为：首先紫外光通过掩膜版照射到附有一层光刻胶薄膜的基片表面，引起曝光区域的光刻胶发生化学反应；再通过显影技术溶解去除曝光区域或未曝光区域的光刻胶（前者称正性光刻胶，后者称负性光刻胶），使掩膜版上的图形被复制到光刻胶薄膜上；最后利用刻蚀技术将图形转移到基片上。

常用的曝光方式包含接触式曝光和非接触式曝光，其区别在于曝光时掩模与晶片间相对关系是贴紧还是分开。接触式曝光具有分辨率高、复印面积大、复印精度好、曝光设备简单、操作方便和生产效率高等特点。但容易损伤和沾污掩模版和晶片上的感光胶涂层,影响成品率和掩模版寿命,对准精度的提高也受到较多的限制。一般认为，接触式曝光只适于分立元件和中、小规模集成电路的生产。非接触式曝光主要指投影曝光。在投影曝光系统中，掩膜图形经光学系统成像在感光层上，掩模与晶片上的感光胶层不接触,不会引起损伤和沾污,成品率较高，对准精度也高，能满足高集成度器件和电路生产的要求。但投影曝光设备复杂，技术难度高，因而不适于低档产品的生产。现代应用最广的是 1:1倍的全反射扫描曝光系统和x:1倍的在硅片上直接分步重复曝光系统。

在芯片的版图上，一个芯片中含有多种不同功能的单元，如数字逻辑、存储器等，单一功能单元中也可能包含了多种不同的器件，如1.2V NMOS/PMOS，1.8V NMOS/PMOS，3.3VNMOS/PMOS，5V NMOS/PMOS，HV NMOS/PMOS等。

通常为了提高光刻工艺的能力，可以采用更高阶的设备（有更高的数值孔径NA，以及更窄的曝光波长），或者通过光学临近修正（OPC）的方法，还有采用相位移掩膜版（PSM）的方法，又或者是这几种方法的结合，以此来获得更高的光刻工艺能力，满足量产的要求。不同光刻工艺方法对应各种不同图形，其影响不同，传统通过OPC方法在一个光刻条件下使所有器件同时达到设计要求。OPC只能帮助调节实际形成的图形大小，但无法改变相应的光刻工艺窗口，为了兼顾不同的器件，只能在不同设计之间做平衡，最后总的工艺窗口会变得很小。传统版图画法为了节约面积，往往将不同的器件画在一起，导致在局部区域要同时形成多种不同的CD图形。如图1所示，是一个芯片版图的简单示意图，图中每一个不规则方块代表一个功能单元，传统版图画法，不同的功能单元单独形成IP，实际芯片的利用率只有40%左右，实际很多芯片面积被浪费了。

发明内容

本发明所要解决的技术问题在于提供一种光刻工艺中的多次曝光的方法，提高芯片的集成度，节约芯片面积。

为解决上述问题，本发明所述的光刻工艺中的多次曝光的方法，包含：

首先，将芯片内包含的所有器件进行分类，将同类的器件布局在同一区域；

再针对不同器件分别做曝光方式不同的对应的光刻工艺开发；

在掩膜版上同时产生多个曝光单元，每个曝光单元包含上述各分类中的某一类的单一器件；

曝光时，分布采用不同的曝光方式对不同曝光单元进行不同的曝：第1种照明方式对曝光单元1进行曝光，产生器件1，晶圆在平台上维持不动，然后切换第2种照明方式对曝光单元2进行曝光，产生器件2……,重复上述操作直到完成所有曝光单元的曝光，形成所有器件；最后通过一次显影形成所有器件。

进一步的改进是，所述的芯片内的所有器件，包括最小特征尺寸不同的各种器件，其在芯片版图上具有不同的疏密程度；在光刻时形成了对曝光照明条件不同的多种曝光方式的工艺要求。

进一步的改进是，所述不同曝光单元的器件之间通过金属互联形成电路。

进一步的改进是，所述对不同器件分别做曝光方式不同的对应的光刻工艺开发，是指针对不同的图形疏密程度的器件曝光单元，进行各种光照方式的曝光，然后选出针对当前器件曝光单元能实现最高解析力的曝光方式，在正式光刻时，对同种器件曝光单元进行相应的解析力最高的曝光方式的曝光。

进一步的改进是，在曝光时，采用不同的照明方式进行曝光：针对图形密集的曝光单元采用第一种曝光方式对该曝光单元进行曝光，然后保持晶圆在承台上的位置不动，再采用第二种曝光方式对图形密集程度稍低的曝光单元进行曝光；然后再采用第三种曝光方式对对图形密集程度更低的曝光单元进行曝光……，依次进行直到所有的曝光单元的曝光全部完成；最后进行一次显影完成所有的图形转移。

进一步的改进是，所述的曝光方式包含传统照明、极化照明、离轴照明。

进一步的改进是，对于需要连接在一起的器件，或者选择通过有源区直接相连，节约芯片面积。

本发明所述的光刻工艺中的多次曝光的方法，通过将同种曝光方式的器件单元放置于同一个曝光单元，在芯片上产生多个不同的曝光单元，分别进行不同的曝光，实现了版图布局更紧凑，工艺窗口更大，提高芯片面积的有效利用率。

附图说明

图1 是现有的芯片上不同功能单元的布局示意图。

图2 是使用本发明光刻曝光方法后能实现的芯片上不同功能单元的布局示意图。

具体实施方式

以下结合附图给出本发明的具体实施方式，对本发明中的技术方案进行清楚、完整的描述，但本发明不限于以下的实施方式。显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比率，仅用于方便、明晰地辅助说明本发明实施例的目的。本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大，自始至终相同附图标记表示相同的元件。应当明白，当元件或层被称为“在…上”、“与…相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在…上”、“与…直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。

本发明所述的光刻工艺中的多次曝光的方法，针对现有的版图布局存在的不同规格的器件布局在一起，局部区域同时形成多种不同最小工艺尺寸的器件，导致同一区域有不同曝光方式需求但又无法实施分步曝光，版图面积利用率不高的问题。

本发明所述的光刻工艺中的多次曝光的方法，包含：

首先，将芯片内包含的所有器件进行分类，将同类的器件布局在同一区域。由于一个芯片内包含有多种多样的器件，这些器件的尺寸大小不一，因此在制造它们的时候，各自都具有不同的最小特征尺寸，即CD值，这些不同的器件在芯片版图上就形成疏密程度不同的局部区域，在一个芯片版图上，有图形密集区域，也有相对的图形稀疏区域。以存储器芯片为例，存储单元阵列区域具有最高的图形密集度，而逻辑器件区即控制区具有稍低的图形密集度，而在IO区域则具有最稀疏的图形排布。由于不同的CD值具有不同的工艺要求，如果不做区分的话，这些不同尺寸大小的器件排布在同一个区域时，无法对其曝光工艺做区分，只能找一个相对折中的曝光方式来对大尺寸器件和小尺寸器件同时做曝光，这样就无法达到最佳的效果，因为大尺寸器件或者图形密集度较低的区域需要解析度稍低的曝光方式，如果用解析度很高的曝光方式对大尺寸器件进行曝光的话，反而会得到一个较差的曝光效果。因此，对于包含大小尺寸的曝光区域，采用折中的曝光方式是一个不得已的办法，但这样做会导致两头都得不到最佳的曝光效果。因此，本发明在版图布局时，将同类器件划分到同一个区域，在版图上形成多个不同的曝光区域进行曝光，这些不同的曝光区域包含不同的器件比如工作电压为1的NMOS划分到曝光单元1，工作电压为2的NMOS划分到曝光栅源2，如图2所示，依次类推，将不同器件分到不同的区域。

再针对不同器件分别做曝光方式不同的对应的光刻工艺开发。由于工作电压为1的NMOS器件具有A尺寸，而工作电压为2的NMOS器件具有B尺寸，它们在版图上具有不同的密集程度，针对不同的图形疏密程度的器件曝光单元，进行各种光照方式的曝光，然后选出针对当前器件曝光单元能实现最高解析力的曝光方式，在正式光刻时，对同种器件曝光单元进行相应的解析力最高的曝光方式的曝光。比如，针对低解析度要求的图形稀疏曝光区域，采用传统照明方式进行曝光，而对于图形密集程度较高的高解析度要求的图形密集曝光区域，采用如极化照明、离轴照明等曝光方式进行曝光，解析度更高，最后能得到较为理想的曝光效果。

在掩膜版上同时产生多个曝光单元，每个曝光单元包含上述各分类中的某一类的单一器件。

曝光时，分布采用不同的曝光方式对不同曝光单元进行不同的曝：第1种照明方式对曝光单元1进行曝光，产生工作电压为1的NMOS器件，然后晶圆在平台上维持不动，切换第2种照明方式对曝光单元2进行曝光，产生工作电压为2的NMOS器件……,重复上述操作直到完成所有曝光单元的曝光，形成所有器件；最后通过一次显影形成所有器件。

需要注意的是，所述不同曝光区域的器件之间通过金属互联形成电路。对于需要连接在一起的器件，可以选择通过有源区直接相连，节约芯片面积。

本发明和传统工艺相比，工艺窗口更大，且对芯片的版图面积利用率大大提升。

以上仅为本发明的优选实施例，并不用于限定本发明。对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (7)

1.一种光刻工艺中的多次曝光的方法，其特征在于：

首先，将芯片内包含的所有器件进行分类，将同类的器件布局在同一区域；

再针对不同器件分别做曝光方式不同的对应的光刻工艺开发；

在掩膜版上同时产生多个曝光单元，每个曝光单元包含上述各分类中的某一类的单一器件；

曝光时，分别采用不同的曝光方式对不同曝光单元进行不同的曝光：第1种照明方式对曝光单元1进行曝光，产生器件1，晶圆在平台上维持不动，然后切换第2种照明方式对曝光单元2进行曝光，产生器件2……,重复上述操作直到完成所有曝光单元的曝光，形成所有器件；最后通过一次显影形成所有器件。

2.如权利要求1所述的光刻工艺中的多次曝光的方法，其特征在于：所述的芯片内的所有器件，包括最小特征尺寸不同的各种器件，其在芯片版图上具有不同的疏密程度；在光刻时形成了对曝光照明条件不同的多种曝光方式的工艺要求。

3.如权利要求1所述的光刻工艺中的多次曝光的方法，其特征在于：所述不同曝光单元的器件之间通过金属互联形成电路。

4.如权利要求1所述的光刻工艺中的多次曝光的方法，其特征在于：所述对不同器件分别做曝光方式不同的对应的光刻工艺开发，是指针对不同的图形疏密程度的器件曝光单元，进行各种光照方式的曝光，然后选出针对当前器件曝光单元能实现最高解析力的曝光方式，在正式光刻时，对同种器件曝光单元进行相应的解析力最高的曝光方式的曝光。

5.如权利要求2所述的光刻工艺中的多次曝光的方法，其特征在于：在曝光时，采用不同的照明方式进行曝光：针对图形密集的曝光单元采用第一种曝光方式对该曝光单元进行曝光，然后保持晶圆在承台上的位置不动，再采用第二种曝光方式对图形密集程度稍低的曝光单元进行曝光；然后再采用第三种曝光方式对对图形密集程度更低的曝光单元进行曝光……，依次进行直到所有的曝光单元的曝光全部完成；最后进行一次显影完成所有的图形转移。

6.如权利要求2所述的光刻工艺中的多次曝光的方法，其特征在于：所述的曝光方式包含传统照明、极化照明、离轴照明。

7.如权利要求3所述的光刻工艺中的多次曝光的方法，其特征在于：对于需要连接在一起的器件，或者选择通过有源区直接相连，节约芯片面积。