JP2002023340A

JP2002023340A - フォトマスクの製造方法およびフォトマスク

Info

Publication number: JP2002023340A
Application number: JP2000206729A
Authority: JP
Inventors: Norio Hasegawa; 昇雄長谷川; Toshihiko Tanaka; 稔彦田中; Joji Okada; 譲二岡田; Kazutaka Mori; 和孝森; Hiroshi Miyazaki; 浩宮崎
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 2000-07-07
Filing date: 2000-07-07
Publication date: 2002-01-23
Anticipated expiration: 2020-07-07
Also published as: US20020006555A1; JP3760086B2; KR20020005502A; TW535228B; US6656644B2; US20040086789A1; KR100833029B1; US6846598B2; TW200302517A; TW594869B

Abstract

(57)【要約】【課題】マスクにおけるマスクパターンの変更または
修正時間を短縮する。【解決手段】フォトマスクＰＭ１を構成するマスク基
板１上に、集積回路パターン転写用のメタルからなる遮
光パターン２ａの他に、集積回路パターン転写用のレジ
スト膜からなる遮光パターン３ａを部分的に設けた。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、フォトマスクの製
造方法およびフォトマスク技術に関し、特に、リソグラ
フィ技術に適用して有効な技術に関するものである。

【０００２】

【従来の技術】例えば半導体集積回路装置の製造におい
ては、微細パターンを半導体ウエハ上に転写する方法と
して、リソグラフィ技術が用いられる。リソグラフィ技
術においては、主に投影露光装置が用いられ、投影露光
装置に装着したフォトマスク（以下、単にマスクとい
う）のパターンを半導体ウエハ（以下、単にウエハとい
う）上に転写してデバイスパターンを形成する。

【０００３】本発明者が検討した通常のマスクのマスク
パターンは、透明石英基板上に形成されたクロム（Ｃ
ｒ）等の遮光膜をパターン加工することで形成される。
この遮光膜のパターン加工は、例えば次の通りである。
まず、遮光膜上に電子線感応レジストを塗布し、その電
子線感応レジストに電子線描画装置にて所望のパターン
を描画した後、現像により所望の形状のレジストパター
ンを形成する。続いて、そのレジストパターンをエッチ
ングマスクとしてドライエッチングやウエットエッチン
グで遮光膜をパターン加工した後、レジストパターンの
除去および洗浄等を順に行い、所望の形状の遮光パター
ンを透明石英基板上に形成している。

【０００４】また、近年のリソグラフィの解像度向上を
目的として種々のマスク構造が提案されている。例えば
特開平４−１３６８５４号公報には、単一透明パターン
の解像度向上手段として、ハーフトーン型位相シフトマ
スクを用いる技術が開示されている。この技術では、単
一透明パターンの周囲を半透明にして、すなわち、マス
クの遮光部を半透明にした状態で、その半透明部を通過
するフォトレジストの感度以下の僅かな光と、透明パタ
ーンを通過する光の位相を反転させるようにしている。
半透明膜を通過した光は、主パターンである透明パター
ンを通過した光に対して位相が反転しているため、その
境界部で位相が反転し、境界部での光強度が零（０）に
近づく。これにより、相対的に透明パターンを通過した
光の強度と、パターン境界部の光強度との比は大きくな
り半透明膜を用いない技術に比べコントラストの高い光
強度分布が得られる。このハーフトーン型位相シフトマ
スクは、上記通常のマスクの遮光膜がハーフトーン位相
シフト膜に変更されたものであって、上記通常のマスク
の製造工程とほぼ同じ工程で製造される。

【０００５】また、例えば特開平５−２８９３０７号公
報には、マスクの製造工程の簡略化および高精度化を目
的として、遮光膜をレジスト膜で形成する技術が開示さ
れている。この方法は、通常の電子線感応レジストや光
感応レジストが、波長200ｎｍ程度以下の真空紫外光を
遮光するという性質を利用したものである。この方法に
よれば遮光膜のエッチング工程やレジストの除去工程が
不要となるので、マスクのコスト低減、寸法精度向上、
欠陥低減が可能である。

【０００６】また、例えば特開昭５５−２２８６４号公
報には、金属膜および有機物質層を積層してなるパター
ンを有するリソグラフィ用マスク技術について記載があ
り、ガラス基板の主面上のクロム層をパターン加工する
ためのフォトレジストパターンに対してアルゴンイオン
を照射し、そのフォトレジストパターンをクロム層パタ
ーンに固着することにより、露光光に対する遮蔽効果を
向上させる技術が開示されている。

【０００７】また、例えば特開昭６０−８５５２５号公
報には、修復すべき欠陥を有するマスク上にホトレジス
トを塗布した後、そのホトレジストにおいてマスクを修
復すべき微小領域に集束荷電粒子ビームを照射すること
により炭素被膜化させて不透明状態とする技術が開示さ
れている。

【０００８】また、例えば特開昭５４−８３３７７号公
報には、ホトマスクの局部的な不良個所に不透明エマル
ジョンを埋め込むことでパターンの修正を行う技術が開
示されている。

【０００９】

【発明が解決しようとする課題】ところが、上記マスク
技術においては、以下の課題があることを本発明者らは
見出した。

【００１０】すなわち、マスク上のマスクパターンの変
更または修正に素早く対応できない、という課題があ
る。半導体集積回路装置の製造工程においては、顧客か
らの要求仕様に沿った半導体チップ構成を実現するため
に、製品開発時や製造時に顧客の要求のために、メモリ
の情報書き換えのために、特性調整のために、あるいは
不良回路救済のために、回路パターンを変更または修正
する場合がある。例えば特開昭６３−２７４１５６号公
報には、ＲＯＭ（Read Only Memory）を内蔵する半導体
集積回路装置の製造においてＲＯＭへの情報書き込みの
ために配線を頻繁に変更することが必要であることが記
載されている。しかし、通常のマスクでは、その設計変
更や修正のたびに、マスク基板を用意し、クロム膜の堆
積およびパターン加工を行わなければならないので、マ
スクの製造に時間がかかる。このため、顧客の要求仕様
に合った半導体集積回路装置を開発または製造するのに
多大な時間と労力とを必要とする。

【００１１】また、マスクの遮光パターンをレジスト膜
で形成する上記技術においては、マスクを実際に半導体
集積回路装置の製造工程で用いる際の問題点やそのマス
クの製造上の問題点及びその対策について開示されてお
らず、例えば次の課題がある。

【００１２】第１は、マスクのアライメントマーク、パ
ターン測定マークまたは製品判定マーク等のような各種
情報検出等に用いる所定のパターンの検出が困難であ
る、という課題である。例えば現在使用されているマス
ク欠陥検査装置や露光装置等においては、マスクのアラ
イメントにハロゲンランプ等を主に用いている。したが
って、マスクを欠陥検査装置や露光装置等に装着する場
合に、マスク上の検出マークがレジスト膜パターンによ
って形成されていると、レジスト膜では光透過率が高
く、高いコントランストを得ることができないので、パ
ターンの検出が困難である。このため、マスクと欠陥検
査装置や露光装置等とのアライメントが困難になり、良
好な検査や露光ができなくなる課題がある。

【００１３】第２は、マスクを欠陥検査装置や露光装置
等に装着する際に異物が発生する、という課題である。
上記技術においては、マスクを欠陥検査装置や露光装置
等に装着する際に、マスクのレジスト膜が欠陥検査装置
や露光装置等のマスク固定部材（例えば真空固定）に直
接接触することになるので、レジスト膜が欠けたり削れ
たりすることで異物が発生する。この異物が、例えば検
査装置や露光装置のレンズの表面に付着したり、チャン
バ内を汚染したり、半導体ウエハの表面に付着すること
に起因して、パターンの検査精度や転写精度の劣化を招
いたり、パターンの短絡不良や開放不良等のような不良
が発生したりするので、半導体集積回路装置の信頼性お
よび歩留まりが低下する課題がある。

【００１４】第３は、マスク上にペリクルを張り付ける
場合に、その張り付け部にレジスト膜が存在するとペリ
クルを上手く張り付けられない、ペリクルが剥離し易く
なる、ペリクル剥離の際に異物が発生する課題である。

【００１５】本発明の目的は、マスクにおけるマスクパ
ターンの変更または修正時間を短縮することのできる技
術を提供することにある。

【００１６】また、本発明の目的は、レジスト膜を遮光
膜として機能させるマスクにおいて、情報検出能力を向
上させることのできる技術を提供することにある。

【００１７】また、本発明の目的は、レジスト膜を遮光
膜として機能させるマスクを用いた露光処理において、
異物の発生を抑制または防止することのできる技術を提
供することにある。

【００１８】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。

【００１９】

【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
次のとおりである。

【００２０】すなわち、本発明は、マスク基板の一部
に、集積回路パターン転写用のレジスト膜からなる遮光
パターンを形成する工程を有するものである。

【００２１】また、本発明は、マスク基板に集積回路パ
ターン転写用のメタルからなる遮光パターンを形成する
工程、マスク基板に集積回路パターン転写用のレジスト
膜からなる遮光パターンを形成する工程を有するもので
ある。

【００２２】また、本発明は、前記集積回路パターン転
写用のメタルからなる遮光パターンを形成する工程時
に、前記マスク基板の主面の周辺部にメタルからなる遮
光パターンを形成するものである。

【００２３】また、本発明は、前記マスク基板の主面の
周辺部におけるメタルからなる遮光パターンにペリクル
を接触固定するものである。

【００２４】また、本発明は、前記マスク基板の主面の
周辺部におけるメタルからなる遮光パターンに開口部を
設けるものである。

【００２５】また、本発明は、マスク基板に集積回路パ
ターン転写用のメタルからなる遮光パターンを形成する
工程、前記マスク基板に集積回路パターン転写用のレジ
スト膜からなる遮光パターンを形成する工程を有するも
のである。

【００２６】また、本発明は、マスク基板に、集積回路
パターン転写用のメタルからなる遮光パターンおよび前
記集積回路パターン転写用のレジスト膜からなる遮光パ
ターンを有するものである。

【００２７】

【発明の実施の形態】本願発明を詳細に説明する前に、
本願における用語の意味を説明すると次の通りである。

【００２８】１．マスク（光学マスク）：基板上に光を
遮光するパターンや光の位相を変化させるパターンを形
成したものである。実寸の数倍のパターンが形成された
レチクルも含む。基板上とは、基板上面、基板上面に近
接した内部領域または上空領域を含む（上面に近接した
別の基板上に配置しても良い）。マスクの第１の主面と
は、上記光を遮蔽するパターンや光の位相を変化させる
パターンが形成された面であり、マスクの第２の主面と
は第１の主面とは反対側の面のことを言う。通常のマス
ク（バイナリマスク）とは、基板上に光りを遮光するパ
ターンと光を透過するパターンとでマスクパターンを形
成した一般的なマスクのことを言う。

【００２９】２．マスクのパターン面を以下の領域に分
類する。転写されるべき集積回路パターンが配置される
領域「集積回路パターン領域」、ペリクルに覆われてい
る領域「ペリクルカバー領域」、集積回路パターン領域
以外のペリクルカバー領域「集積回路パターン周辺領
域」、ペリクルに覆われていない外部領域「周辺領
域」、周辺領域のうち、光学的パターンが形成されてい
る内側の領域「周辺内部領域」、その他の周辺領域で真
空吸着等に使用される部分「周辺外部領域」。

【００３０】３．マスク遮光材料に関して「メタル」と
言うときは、クロム、酸化クロム、その他の金属および
金属の化合物等を指し、広くは金属元素を含む単体、化
合物、複合体等で遮光作用のあるものを含む。

【００３１】４．「遮光領域」、「遮光膜」、「遮光パ
ターン」と言うときは、その領域に照射される露光光の
うち、４０％未満を透過させる光学特性を有することを
示す。一般に数％から３０％未満のものが使われる。一
方、「透明」、「透明膜」、「光透過領域」、「光透過
パターン」と言うときは、その領域に照射される露光光
のうち、６０％以上を透過させる光学特性を有すること
を示す。一般に９０％以上のものが使用される。メタル
またはレジスト膜で形成された遮光領域、遮光膜および
遮光パターンの上位概念を遮光部と言う。

【００３２】５．ハーフトーンマスク：位相シフトマス
クの一種でシフタと遮光膜を兼用するハーフトーン膜の
透過率が１％以上、４０％未満で、それが無い部分と比
較したときの位相シフト量が光りの位相を反転させるハ
ーフトーンシフタを有するものである。

【００３３】６．レベンソン型位相シフトマスク：遮光
領域で隔てられた隣り合う開口の位相を相互に反転させ
て、その干渉作用によって鮮明な像を得ようとする位相
シフトマスクの一種である。

【００３４】７．通常照明：非変形照明のことで、光強
度分布が比較的均一な照明を言う。

【００３５】８．変形照明：中央部の照度を下げた照明
であって、斜方照明、輪帯照明、４重極照明、５重極照
明等の多重極照明またはそれと等価な瞳フィルタによる
超解像技術を含む。

【００３６】９．解像度：パターン寸法は投影レンズの
開口数ＮＡ（Numerical Aperture）と露光波長λで規格
かして表現できる。異なる波長や異なるレンズＮＡを用
いる場合は、解像度Ｒは、Ｒ＝Ｋ１・λ／ＮＡで表され
るので換算して用いれば良い。ただし、焦点深度ＤもＤ
＝Ｋ２・λ／（ＮＡ）²で表されるので、焦点深度は異
なる。

【００３７】１０．半導体の分野では紫外線は以下のよ
うに分類する。波長が４００ｎｍ程度未満で、５０ｎｍ
程度以上を紫外線、３００ｎｍ以上を近紫外線、３００
ｎｍ未満、２００ｎｍ以上を遠紫外線、２００ｎｍ未満
を真空紫外線。なお、本願の主な実施の形態は２００ｎ
ｍ未満の真空紫外線領域を中心に説明するが、以下の実
施例で説明するような変更を行えば、２５０ｎｍ未満、
２００ｎｍ以上のＫｒＦエキシマレーザによる遠紫外域
でも可能であることは言うまでもない。また、１００ｎ
ｍ未満、５０ｎｍ以上の紫外線の短波長端領域でも本発
明の原理を適用することは同様に可能である。

【００３８】１１．スキャンニング露光：細いスリット
状の露光帯を、半導体ウエハとフォトマスク（又はレチ
クル、本願でフォトマスクと言うときはレチクルも含む
広い概念を示す）に対して、スリットの長手方向と直交
する方向に（斜めに移動させてもよい）相対的に連続移
動（走査）させることによって、フォトマスク上の回路
パターンを半導体ウエハ上の所望の部分に転写する露光
方法。

【００３９】１２．ステップアンドスキャン露光：上記
スキャンニング露光とステッピング露光を組み合わせて
ウエハ上の露光すべき部分の全体を露光する方法であ
り、上記スキャンニング露光の下位概念に当たる。

【００４０】１３．半導体集積回路ウエハ（半導体集積
回路基板）またはウエハ（半導体基板）とは、半導体集
積回路の製造に用いるシリコン単結晶基板（一般にほぼ
平面円形状）、サファイア基板、ガラス基板その他の絶
縁、反絶縁または半導体基板等並びにそれらの複合的基
板を言う。

【００４１】１４．デバイス面とは、ウエハの主面であ
ってその面にフォトリソグラフィにより、複数のチップ
領域に対応するデバイスパターンが形成される面を言
う。

【００４２】１５．マスキング層：一般にレジスト膜を
言うが、無機マスクや非感光性の有機物マスク等も含む
ものとする。

【００４３】１６．転写パターン：マスクによってウエ
ハ上に転写されたパターンであって、具体的には上記フ
ォトレジストパターンおよびフォトレジストパターンを
マスクとして実際に形成されたウエハ上のパターンを言
う。

【００４４】１７．レジストパターン：感光性の有機膜
をフォトリソグラフィの手法により、パターニングした
膜パターンを言う。なお、このパターンには当該部分に
関して全く開口のない単なるレジスト膜を含む。

【００４５】１８．ホールパターン：ウエハ上で露光波
長と同程度又はそれ以下の二次元的寸法を有するコンタ
クトホール、スルーホール等の微細パターン。一般に
は、マスク上では正方形またはそれに近い長方形あるい
は八角形等の形状であるが、ウエハ上では円形に近くな
ることが多い。

【００４６】１９．ラインパターン：所定の方向に延在
する帯状のパターンをいう。

【００４７】２０．カスタム回路パターン：例えばカス
タムＩ／Ｏ回路、カスタム論理回路等のような顧客の要
求によって設計変更が行われる回路を構成するパターン
をいう。

【００４８】２１．冗長回路パターン：集積回路に形成
された予備の回路と不良の回路とを交換するための回路
を構成するパターンを言う。

【００４９】以下の実施の形態においては便宜上その必
要があるときは、複数のセクションまたは実施の形態に
分割して説明するが、特に明示した場合を除き、それら
はお互いに無関係なものではなく、一方は他方の一部ま
たは全部の変形例、詳細、補足説明等の関係にある。

【００５０】また、以下の実施の形態において、要素の
数等（個数、数値、量、範囲等を含む）に言及する場
合、特に明示した場合および原理的に明らかに特定の数
に限定される場合等を除き、その特定の数に限定される
ものではなく、特定の数以上でも以下でも良い。

【００５１】さらに、以下の実施の形態において、その
構成要素（要素ステップ等も含む）は、特に明示した場
合および原理的に明らかに必須であると考えられる場合
等を除き、必ずしも必須のものではないことは言うまで
もない。

【００５２】同様に、以下の実施の形態において、構成
要素等の形状、位置関係等に言及するときは、特に明示
した場合および原理的に明らかにそうでないと考えられ
る場合等を除き、実質的にその形状等に近似または類似
するもの等を含むものとする。このことは、上記数値お
よび範囲についても同様である。

【００５３】また、本願において半導体集積回路装置と
いうときは、シリコンウエハやサファイア基板等の半導
体または絶縁体基板上に作られるものだけでなく、特
に、そうでない旨明示された場合を除き、ＴＦＴ（Tin-
Film-Transistor）およびＳＴＮ（Super-Twisted-Nemat
ic）液晶等のようなガラス等の他の絶縁基板上に作られ
るもの等も含むものとする。

【００５４】また、本実施の形態を説明するための全図
において同一機能を有するものは同一の符号を付し、そ
の繰り返しの説明は省略する。

【００５５】また、本実施の形態で用いる図面において
は、平面図であっても図面を見易くするために遮光パタ
ーンや位相シフトパターンにハッチングを付す場合もあ
る。

【００５６】また、本実施の形態においては、電界効果
トランジスタを代表するＭＩＳ・ＦＥＴ（Metal Insula
tor Semiconductor Field Effect Transistor）をＭＩ
Ｓと略し、ｐチャネル型のＭＩＳ・ＦＥＴをｐＭＩＳと
略し、ｎチャネル型のＭＩＳ・ＦＥＴをｎＭＩＳと略
す。

【００５７】以下、本発明の実施の形態を図面に基づい
て詳細に説明する。

【００５８】（実施の形態１）図１（ａ）は、本発明の
一実施の形態のフォトマスクの平面図、（ｂ）はフォト
マスクを所定の装置に装着した時の（ａ）のＡ−Ａ線の
断面図である。

【００５９】本実施の形態１のマスクＰＭ１は、例えば
実寸の１〜１０倍の寸法の集積回路パターンの原画を縮
小投影光学系等を通してウエハに結像して転写するため
のレチクルである。ここには、半導体チップの周辺が遮
光部となる場合のマスクであって、ウエハ上でポジ型の
レジスト膜を用いラインパターンを形成する場合のマス
クが例示されている。

【００６０】このマスクＰＭ１のマスク基板１は、例え
ば平面四角形に形成された厚さ６ｍｍ程度の透明な合成
石英ガラス板等からなる。マスク基板１の主面中央に
は、平面長方形状の光透過開口領域が形成され、マスク
基板１の主面が露出されている。この光透過開口領域
は、上記集積回路パターン領域を形成している。この集
積回路パターン領域においてマスク基板１の主面上に
は、ウエハ上に集積回路パターンを転写するための遮光
パターン２ａ，３ａが配置されている。ここでは、遮光
パターン２ａ，３ａがウエハ上のラインパターンとして
転写される場合が例示されている。

【００６１】本実施の形態においては、遮光パターン２
ａは通常のマスクと同様にメタルで構成されているが、
集積回路パターン領域内における一部の領域ＲＥ（破線
で示す領域）の遮光パターン３ａがレジスト膜で形成さ
れている。したがって、後述するように領域ＲＥの遮光
パターン３ａは、比較的簡単に除去することができる。
そして、新たな遮光パターン３ａを簡単にしかも短時間
のうちに形成することが可能となっている。この遮光パ
ターン３ａを形成するレジスト膜は、例えばＫｒＦエキ
シマレーザ光（波長２４８ｎｍ）、ＡｒＦエキシマレー
ザ光（波長１９３ｎｍ）またはＦ²レーザ光（波長１５
７ｎｍ）等のような露光光を吸収する性質を有してお
り、メタルで形成される遮光パターン２ａとほぼ同様の
遮光機能を有している。このレジスト膜の材料等の構造
については後述する。なお、レジスト膜によって遮光パ
ターンを形成する技術については、本願発明者らによる
特願平１１−１８５２２１号（平成１１年６月３０日出
願）に記載がある。

【００６２】このマスク基板１の主面において集積回路
パターン領域の外周は遮光パターン２ｂによって覆われ
ている。遮光パターン２ｂは、上記集積回路パターン領
域の外周からマスク基板１の外周にわたって平面枠状に
形成されており、例えば上記遮光パターン２ａと同じメ
タルで、同じパターン加工工程において形成されてい
る。遮光パターン２ａ，２ｂは、例えばクロムまたはク
ロム上に酸化クロムが堆積されてなる。ただし、遮光パ
ターン２ａ，２ｂの材料は、これに限定されるものでは
なく種々変更可能であり、例えばタングステン、モリブ
デン、タンタルまたはチタン等のような高融点金属、窒
化タングステン等のような窒化物、タングステンシリサ
イド（ＷＳｉｘ）やモリブデンシリサイド（ＭｏＳｉ
ｘ）等のような高融点金属シリサイド（化合物）、ある
いはこれらの積層膜を用いても良い。本実施の形態のマ
スクＰＭ１の場合は、レジスト膜で形成される遮光パタ
ーン３ａを除去した後、そのマスク基板１を洗浄し再度
使用する場合があるので、遮光パターン２ａ，２ｂには
耐剥離性や耐摩耗性に富む材料が好ましい。タングステ
ン等の高融点金属は、耐酸化性および耐摩耗性に富み、
耐剥離性に富むので、遮光パターン２ａ，２ｂの材料と
して好ましい。

【００６３】遮光パターン２ｂ上において略八角形の枠
内領域は、上記ペリクルカバー領域を示している。すな
わち、ここでは、マスクＰＭ１のマスク基板１の主面側
に、ペリクルＰＥがペリクル貼り付けフレームＰＥｆを
介して接合されている場合が例示されている。ペリクル
ＰＥは、透明な保護膜を持つ構成体であり、マスクＰＭ
１に異物が付着することを避けるためにマスク基板１の
主面あるいは主面および裏面から一定の距離を隔てて設
けられている。この一定の距離は、保護膜表面上の付着
異物と異物のウエハへの転写性を考慮して設計されてい
る。

【００６４】このペリクル張り付けフレームＰＥｆの基
部は、マスクＰＭ１の遮光パターン２ｂに直接接触した
状態で接合固定されている。これにより、ペリクル張り
付けフレームＰＥｆの剥離を防止できる。また、ペリク
ル張り付けフレームＰＥｆの取り付け位置にレジスト膜
が形成されていると、ペリクルＰＥの取り付け取り外し
の際に、レジスト膜が剥離し異物発生の原因となる。ペ
リクル張り付けフレームＰＥｆを遮光パターン２ｂに直
接接触させた状態で接合することにより、そのような異
物発生を防止できる。

【００６５】ペリクルカバー領域において、上記集積回
路パターン領域を除いた領域は、集積回路パターン周辺
領域を示している。この集積回路パターン周辺領域に
は、マスクＰＭ１の情報検出用のマークパターン４ａが
形成されている。このマークパターン４ａは、電子線描
画装置を用いてマスクＰＭ１上に所定のパターンを描画
する際に、マスクＰＭ１から直接マスクＰＭ１の位置情
報を検出するためのパターンである。すなわち、電子線
描画装置を用いてマスクＰＭ１の集積回路パターン領域
に所定の集積回路パターンを描画する際に、そのマスク
ＰＭ１のマークパターン４ａを何秒かに１回の割合で読
み取り、パターン描画用の電子線の照射位置を補正（調
整）しながらパターン描画を行う。これにより、電子線
描画装置によるパターン描画位置精度を向上させること
が可能となる。このようなマークパターン４ａを設けた
のは、例えば次の理由からである。

【００６６】すなわち、通常の電子線描画装置において
はマスクへの描画処理は真空中で行う。真空中における
マスクの保持は、図２に模式的に示すように、電子線描
画装置の移動ステージ上のマスク保持部２００の３点ピ
ン２００ａにマスクＰＭ１またはマスクＰＭ１の装着さ
れたカセット２０１を押し付け、押し付けピン２００ｂ
で機械的に固定している。ここで、通常の電子線描画装
置においては、描画中の電子線の位置ドリフトによるパ
ターン描画位置ずれを防止する目的でマスク保持部２０
０に取り付けられた、位置検出用のマークパターン２０
０ｍを描画中に複数回検出し、位置ずれを補正してい
る。マスク保持部２００（ステージ）のマスクＰＭ１は
上述のように機械的に固定されているのでマスク保持部
２００のマークパターン２００ｍとマスクＰＭ１との相
対的な位置関係は一定なはずであるが、実際には高速で
移動するステージの衝撃により、マークパターン２００
ｍとマスクＰＭ１との間にわずかな位置ずれが生じる場
合がある。このため、電子線描画工程中にマスクＰＭ１
の位置をマークパターン２００ｍから読み取っているに
もかかわらず、描画パターンに位置ずれが生じてしま
う。そこで、マスクＰＭ１自体に位置補正用のマークパ
ターン４ａを配置し、マスクＰＭ１自体からその位置を
直接検出するようにした。これにより、上記マスクＰＭ
１の保持のずれも含めて補正することができるので、パ
ターンの配列誤差を低減することができる。このような
マークパターン４ａは、例えば当該パターン位置が光透
過領域になっているか、遮光領域になっているかによっ
て構成され、そこに照射された位置検出ビームまたは検
出光の反射状態によって情報の検出がなされるようにな
っている。位置検出手段は、電子線描画装置の電子線を
使用するもの、レーザライタによるレーザ光を使用する
ものまたは他の方式を用いることができる。特に位置精
度の高い装置の適用が望ましい。このマークパターン４
ａは、前記マスク製造における共通遮光パターンの形成
工程時に形成することもできるし、マスクブランクスの
製造工程時に形成することも有効である。

【００６７】図１のペリクルカバー領域の外側は周辺領
域を示している。この周辺領域には、マスクＰＭ１の情
報検出用のマークパターン４ｂが形成されている。マー
クパターン４ｂは、例えばアライメント用のマークやマ
スク製造で用いる校正用のマーク等として使用される。
アライメント用のマークは、検査装置や露光装置等の所
定の装置にフォトマスクＰＭ１を装着した際に、マスク
ＰＭ１の位置を検出することでマスクＰＭ１と検査装置
や露光装置等とのアライメントを行うために用いるマー
クである。また、校正用のマークは、パターン合わせず
れ、パターンの形状状態またはパターン転写精度を測定
する際に用いるマークである。

【００６８】このマークパターン４ｂは、光透過パター
ンによって形成されている。すなわち、マークパターン
４ｂは、遮光パターン２ｂの一部が除去され、その下層
の透明なマスク基板１の一部が露出されることで形成さ
れている。このため、マスクＰＭ１の位置検出に通常の
ハロゲンランプ等を用いる露光装置を用いた場合におい
ても、マークパターン４ｂを透過した光のコントラスト
を充分に得ることができるので、マークパターン４ｂの
認識能力を向上させることができる。このため、マスク
ＰＭ１と露光装置との相対的な位置合わせを、容易に、
しかも高い精度で行うことが可能となる。本発明者の検
討結果によれば、上記通常のマスクと同等の位置合わせ
が可能となった。なお、上記マークパターン４ａ，４ｂ
は、ウエハ上に転写されない。

【００６９】本実施の形態においては、この周辺領域に
パターン形成用のレジスト膜が形成されていない。この
周辺領域にレジスト膜が形成されていると、そのレジス
ト膜がマスクＰＭ１を検査装置や露光装置等に装着した
際の機械的衝撃等によって剥離したり削れたりすること
で異物が発生する。しかし、本実施の形態によれば、周
辺領域にレジスト膜が存在しないので、レジスト膜の剥
離や削れ等を防止でき、レジスト膜の剥離等に起因する
異物発生の不具合等を防止することができた。

【００７０】また、マスクＭＰ１は、上記検査装置や露
光装置等の装着部５が、マスクＰＭ１の遮光パターン２
ｂに直接接触した状態で検査装置や露光装置等に設置さ
れるようになっている。図１（ａ）の太枠で示す領域５
Ａは装着部５が接触する領域を示している。このように
マスクＰＭ１を検査装置や露光装置等に装着したとして
も、遮光パターン２ｂ上にはレジスト膜が形成されてい
ないので、レジスト膜の剥離や削れに起因する異物は発
生しない。また、遮光パターン２ｂを構成するメタルは
固いのでメタルの剥離や削れに起因する異物の発生もな
い。なお、装着部５は真空吸着機構を有するものが例示
されている。

【００７１】次に、図１のマスクＰＭ１の製造方法の一
例を図３および図４により説明する。

【００７２】まず、図３（ａ）に示すように、例えば厚
さ約６mmの透明な合成石英基板からなるマスク基板１を
用意する。この段階では、マスク基板１の主面上に、遮
光パターン２ａ，２ｂが通常のマスクと同じ方法で既に
形成されている。すなわち、この遮光パターン２ａ，２
ｂは、マスク基板１ａの主面上に、遮光性の高いメタル
膜をスパッタリング法等によって堆積した後、これをフ
ォトリソグラフィー技術およびエッチング技術によって
パターニングすることで形成されている。この遮光パタ
ーン２ａ，２ｂを形成する際にエッチングマスクとして
用いるレジスト膜としては、ポジ型のレジスト膜を使用
する。その方が、電子線等による描画面積を小さくで
き、描画時間を短縮できるからである。遮光パターン２
ａ，２ｂのパターン加工後はそのポジ型のレジスト膜を
除去する。

【００７３】続いて、図３（ｂ）に示すように、そのマ
スク基板１の主面上全面に、例えばＫｒＦエキシマレー
ザ、ＡｒＦエキシマレーザまたはＦ²レーザ光等のよう
な露光光を吸収する性質を持つレジスト膜３をスピンコ
ート法等によって塗布する。このレジスト膜３は電子線
に感応するレジスト膜である。ここではノボラック系レ
ジスト膜を、例えば１５０ｎｍの膜厚で形成した。

【００７４】続いて、位置合わせマークを用いて位置合
わせを行った後、図３（ｃ）に示すように、通常のマス
クの製造工程における所望パターンの形成方法と同じ電
子線描画方法を用いて、レジスト膜３からなる遮光パタ
ーン３ａを形成した。ここで、後述する電子線の帯電に
対する対策を行った。また、マスクＰＭ１の周辺部は投
影露光装置に対する接触部となるので、レジスト膜３は
除去されるようにし、機械的衝撃によるレジスト膜３の
剥離や削れ等に起因する異物の発生を防止した。

【００７５】このレジスト膜３としては、例えばα-メ
チルスチレンとα−クロロアクリル酸の共重合体、ノボ
ラック樹脂とキノンジアジド、ノボラック樹脂とポリメ
チルペンテン−1−スルホン、クロロメチル化ポリスチ
レン等を主成分とするものを用いた。ポリビニルフェノ
ール樹脂等のようなフェノール樹脂やノボラック樹脂に
インヒビタおよび酸発生剤を混合した、いわゆる化学増
幅型レジスト等を用いることができる。ここで用いるレ
ジスト膜３の材料としては、投影露光装置の光源に対し
遮光特性をもち、マスク製造工程における、パターン描
画装置の光源、例えば電子線あるいは２３０ｎｍ以上の
光に感度を有する特性を持っていることが必要であり、
前記材料に限定されるものではなく種々変更可能であ
る。また、膜厚も１５０ｎｍに限定されるものではな
く、上記条件を満足する膜厚で良い。

【００７６】代表的な電子線レジスト膜の分光透過率を
図４に示す。ポリフェノール系、ノボラック系樹脂を約
１００ｎｍの膜厚に形成した場合は、例えば１５０ｎｍ
〜２３０ｎｍ程度の波長で透過率がほぼ０であり、例え
ば波長１９３ｎｍのＡｒＦエキシマレーザ光、波長１５
７ｎｍのＦ²レーザ等に十分なマスク効果を有する。こ
こでは、波長２００ｎｍ以下の真空紫外光を対象にした
が、これに限定されない。波長２４８ｎｍのＫｒＦエキ
シマレーザ光等のようなマスク材は他の材料を用いる
か、レジスト膜に光吸収材や光遮蔽材を添加することが
必要である。また、レジスト膜で形成される遮光パター
ン３ａを形成した後、露光光照射に対する耐性を向上さ
せる目的での熱処理工程の付加や予め紫外光を強力に照
射する、いわゆるレジスト膜のハードニング処理を行う
のも有効である。

【００７７】また、レジスト膜３は、例えばネガ型のレ
ジスト膜とした。これは、マスクＰＭ１をＱ−ＴＡＴ
（Quick Turn Around Time）で作成できるからである。
すなわち、集積回路パターン領域の外側にレジスト膜を
残しておくと前記したように異物発生の原因となるの
で、その外側のレジスト膜を除去しておく必要がある。
したがって、ここで、ポジ型のレジスト膜とすると集積
回路パターン領域の外周の大半の部分をも電子線描画し
なければならず時間がかかる。しかし、ネガ型のレジス
ト膜を用いれば、マスク基板１の主面内において相対的
に面積の小さい領域を描画すれば良く、描画面積を小さ
くでき、描画時間を短くできる。

【００７８】また、図１のマスクＰＭ１の製造方法の他
の一例を図５および図６により説明する。上記通常のマ
スクを製造する場合は、遮光パターン形成用のレジスト
パターンを電子線描画装置等によって描画する際に、そ
の遮光パターン形成用の金属膜をアースとすることによ
り電子線描画時に発生する電子の帯電を防止できるの
で、帯電防止処理は不要である。しかし、本実施の形態
のマスクＰＭ１を製造する場合は、レジスト膜３に電子
線描画装置を用いて遮光パターンを形成する際に、マス
ク基板１もレジスト膜３も絶縁体なので、照射された電
子が逃げ場を失い帯電し、レジストパターン（すなわ
ち、遮光パターン３ａ）の形成に悪影響を及ぼす場合が
ある。そこで、例えば次のようにしてマスクＰＭ１を製
造する。

【００７９】まず、図５（ａ）に示すように、マスク基
板１の主面上に透明導電膜７ａを堆積する。透明導電膜
７ａとしては、例えばＩＴＯ（インジウム−ティン−オ
キサイド）膜を用いることができる。この透明導電膜７
ａは加工する必要は無い。続いて、その透明導電膜７ａ
上に上記したように通常のマスクの遮光パターンの形成
方法と同様にして遮光パターン２ａ，２ｂを形成する。
続いて、図５（ｂ）に示すように、この透明導電膜７ａ
上に、前記レジスト膜３を前記実施の形態１と同様に塗
布する。透明導電膜７ａはアースＥＡと電気的に接続さ
れる。その後、上記と同様に電子線描画装置を用いてレ
ジスト膜３に所定のパターン（遮光パターン３ａ）を描
画する。この際、マスク基板１に照射された電子を透明
導電膜７ａを通じてアースＥＲに逃がすことができるの
で、電子の帯電に起因するレジストパターンの形状劣化
や位置ずれ不良等の不具合を抑制または防止することが
可能となる。その後、現像処理および洗浄処理を経て図
５（ｃ）に示すマスクＰＭ１を製造する。

【００８０】また、上記と同様の目的から次のようにし
ても良い。まず、図６（ａ）に示すように、既に遮光パ
ターン２ａ，２ｂが形成されたマスク基板１を用意した
後、図６（ｂ）に示すように、その主面上に上記レジス
ト膜３を塗布する。続いて、レジスト膜３上に水溶性導
電有機膜７ｂを塗布する。水溶性導電有機膜７ｂとして
は、例えばエスペーサ（昭和電工KK製）やアクアセーブ
（三菱レーヨン社製）等を用いた。その後、水溶性導電
有機膜７ｂとアースＥＡとを電気的に接続した状態で、
上記パターン描画のための電子線描画処理を行った。そ
の後、レジスト膜３の現像処理時に水溶性導電有機膜７
ｂも除去した。上記の方法により電子線の帯電を防止で
き、パターン形状の異常やパターンの位置ずれ等の不具
合を防止できた。このようにして図６（ｃ）に示すマス
クＰＭ１を製造する。

【００８１】このようなマスクＰＭ１においては、レジ
スト膜からなる遮光パターン３ａの酸化防止を目的とし
て、パターン面を窒素（Ｎ²）等の不活性ガス雰囲気に
保つことも有効である。また、遮光パターン３ａを形成
するためのレジスト膜のパターン描画は上記電子線描画
方法に限らず、例えば２３０ｎｍ以上の紫外線（例えば
ｉ線（波長３６５ｎｍ））によりパターンを描画するこ
と等も可能である。なお、本発明の趣旨は、レジスト膜
を直接マスク（遮光パターン）として用いることにあ
り、実用的なマスクの構造を提供するものである。した
がって、遮光対象波長、レジスト材料、マスク基板材料
は他のものを用いても良い。

【００８２】このマスクＰＭ１を用い縮小投影露光装置
によって図７に示すウエハ８上にパターンを転写した。
図７（ａ）はウエハ８の要部平面図、（ｂ）は（ａ）の
Ａ−Ａ線の断面図を示している。被投影基板となるウエ
ハ８は、例えばシリコン単結晶からなり、その主面上に
は絶縁膜９ａが堆積されている。絶縁膜９ａ上の全面に
は導体膜１０ａが堆積されている。さらに、その導体膜
１０ａ上には、ＡｒＦに感光性を持つ通常のポジ型のレ
ジスト膜１１ａが、例えば３００ｎｍ程度の膜厚で堆積
されている。

【００８３】縮小投影露光装置の投影光は、例えば波長
１９３ｎｍのＡｒＦエキシマレーザ光を用い、投影レン
ズの開口数ＮＡは、例えば０．６８、光源のコヒーレン
シσは、例えば０．７を用いた。縮小投影露光装置とマ
スクＰＭ１とのアライメントは、上記マスクＰＭ１のマ
ークパターン４ｂを検出することで行った。ここでのア
ライメントには、例えば波長６３３ｎｍのヘリウム−ネ
オン（Ｈｅ−Ｎｅ）レーザ光を用いた。この場合、マー
クパターン４ｂを透過した光のコントラストが充分にと
れるので、マスクＰＭ１と露光装置との相対的な位置合
わせを、容易に、しかも高い精度で行うことができた。

【００８４】その後、通常の露光方法によってマスクＰ
Ｍ１上の集積回路パターンをウエハ８の主面上に投影し
た。そして、通常の熱処理、現像工程を経て、図８に示
すレジストパターン１１ａ１を形成した。図８（ａ）は
ウエハ８の要部平面図、（ｂ）は（ａ）のＡ−Ａ線の断
面図である。領域ＲＥはレジスト膜で形成された遮光パ
ターン３ａが転写された領域を示している。その後、そ
のレジストパターン１１ａ１をエッチングマスクとし
て、導体膜１０ａに対してエッチング処理を施すことに
より、図９に示すように導体膜パターン１０ａ１を形成
した。図９（ａ）はウエハ８の要部平面図、（ｂ）は
（ａ）のＡ−Ａ線の断面図である。この結果、上記通常
のマスクを用いた露光時とほぼ同じパターン転写特性が
得られた。例えば０．１９μmラインアンドスペースが
０．４μmの焦点深度で形成できた。

【００８５】この露光処理で用いた縮小投影露光装置の
一例を図１０に示す。縮小投影露光装置１２の光源１２
ａから発する露光光はフライアイレンズ１２ｂ、照明形
状調整アパーチャ１２ｃ、コンデンサレンズ１２ｄ１，
１２ｄ２およびミラー１２ｅを介してマスクＰＭ１を照
射する。露光光源としては、上記したように、例えばＫ
ｒＦ、ＡｒＦエキシマレーザまたはＦ²レーザ光等を用
いる。マスクＰＭ１は、遮光パターン２ａ，２ｂが形成
された主面を下方（ウエハ８側）に向けた状態で縮小投
影露光装置１２に載置されている。したがって、上記露
光光は、マスクＰＭ１の裏面側から照射される。これに
より、マスクＰＭ１上に描かれたマスクパターンは、投
影レンズ１２ｆを介して試料基板であるウエハ８上に投
影される。マスクＰＭ１の主面には、上記ペリクルＰＥ
が場合によって設けられている。なお、マスクＰＭ１
は、マスク位置制御手段１２ｇで制御されたマスクステ
ージ１２ｈの上記装着部５において真空吸着され、位置
検出手段１２ｉにより位置合わせされ、その中心と投影
レンズ１２ｆの光軸との位置合わせが正確になされてい
る。

【００８６】ウエハ８は，試料台１２ｊ上に真空吸着さ
れている。試料台１２ｊは、投影レンズ１２ｆの光軸方
向、すなわちＺ軸方向に移動可能なＺステージ１２ｋ上
に載置され、さらにＸＹステージ１２ｍ上に搭載されて
いる。Ｚステージ１２ｋおよびＸＹステージ１２ｍは、
主制御系１２ｎからの制御命令に応じてそれぞれの駆動
手段１２ｐ１，１２ｐ２によって駆動されるので，所望
の露光位置に移動可能である。その位置はＺステージ１
２ｋに固定されたミラー１２ｑの位置として、レーザ測
長器１２ｒで正確にモニタされている。さらに、位置検
出手段１２ｉには、例えば通常のハロゲンランプが用い
られている。すなわち、特別な光源を位置検出手段１２
ｉに用いる必要がなく（新しい技術や難しい技術を新た
に導入する必要性がなく）、いままで通りの縮小投影露
光装置を用いることができる。したがって、本実施の形
態のような新規なマスクＰＭ１を用いるからといって製
品のコストが増加することもない。また、上記主制御系
１２ｎはネットワーク装置と電気的に接続されており、
縮小投影露光装置１２の状態の遠隔監視等が可能となっ
ている。露光方法としては、例えばステップアンドリピ
ート露光方法またはステップアンドスキャニング露光方
法のいずれを用いても良い。

【００８７】次に、例えばツイン・ウエル方式のＣＭＩ
Ｓ（Complimentary MIS)回路を有する半導体集積回路装
置の製造工程に本発明の技術思想を適用した場合を図１
１〜図１４により説明する。

【００８８】図１１は、その製造工程中におけるウエハ
８の要部断面図である。ウエハ８は、例えば平面略円形
状の薄板からなる。ウエハ８を構成する半導体基板８ｓ
は、例えばｎ^-形のＳｉ単結晶からなり、その上部に
は、例えばｎウエルＮＷＬおよびｐウエルＰＷＬが形成
されている。ｎウエルＮＷＬには、例えばリン（Ｐ）ま
たはヒ素（Ａｓ）が導入されている。また、ｐウエルＰ
ＷＬには、例えばホウ素が導入されている。

【００８９】この半導体基板８ｓの主面には、例えば酸
化シリコン膜からなる分離用のフィールド絶縁膜９ｂが
ＬＯＣＯＳ（Local Oxidization of Silicon）法等によ
って形成されている。なお、分離部は溝型としても良
い。すなわち、半導体基板８ｓの厚さ方向に掘られた溝
内に絶縁膜を埋め込むことで分離部を形成しても良い。
このフィールド絶縁膜９ｂによって囲まれた活性領域に
は、ｎＭＩＳＱｎおよびｐＭＩＳＱｐが形成されてい
る。

【００９０】ｎＭＩＳＱｎおよびｐＭＩＳＱｐのゲート
絶縁膜９ｃは、例えば酸化シリコン膜からなり、熱酸化
法等によって形成されている。また、ｎＭＩＳＱｎおよ
びｐＭＩＳＱｐのゲート電極１０ｂは、ウエハ８の主面
上に、例えば低抵抗ポリシリコンからなるゲート形成用
の導体膜をＣＶＤ法等によって堆積した後、その膜を、
上記縮小投影露光装置１２およびフォトマスクＰＭ１を
用いたフォトリソグラフィ技術と通常のエッチング技術
とによってパターン加工することで形成されている。特
に限定されないが、ゲート長は、例えば０．１８μｍ程
度である。

【００９１】ｎＭＩＳＱｎのソースまたはドレインを形
成する半導体領域１３は、ゲート電極１０ｂをマスクと
して、例えばリンまたはヒ素を半導体基板８ｓにイオン
注入法等によって導入することにより、ゲート電極１０
ｂに対して自己整合的に形成されている。また、ｐＭＩ
ＳＱｐのソースまたはドレインを形成する半導体領域１
４は、ゲート電極１０ｂをマスクとして、例えばホウ素
を半導体基板８ｓにイオン注入法等によって導入するこ
とにより、ゲート電極１０ｂに対して自己整合的に形成
されている。

【００９２】ただし、上記ゲート電極１０ｂは、例えば
低抵抗ポリシリコンの単体膜で形成されることに限定さ
れるものではなく種々変更可能であり、例えば低抵抗ポ
リシリコン膜上にタングステンシリサイドやコバルトシ
リサイド等のようなシリサイド層を設けてなる、いわゆ
るポリサイド構造としても良いし、例えば低抵抗ポリシ
リコン膜上に、窒化チタンや窒化タングステン等のよう
なバリア導体膜を介してタングステン等のような金属腹
を設けてなる、いわゆるポリメタル構造としても良い。

【００９３】まず、このような半導体基板８ｓ上に、図
１２に示すように、例えば酸化シリコン膜からなる層間
絶縁膜９ｄをＣＶＤ法等によって堆積した後、その上面
にポリシリコン膜をＣＶＤ法等によって堆積する。続い
て、そのポリシリコン膜を、上記縮小投影露光装置１２
およびマスクＰＭ１を用いたフォトリソグラフィ技術お
よび通常のエッチング技術によってパターニングした
後、そのパターニングされたポリシリコン膜の所定領域
に不純物を導入することにより、ポリシリコン膜からな
る配線１０ｃおよび抵抗１０ｄを形成する。

【００９４】その後、図１３に示すように、半導体基板
８ｓ上に、例えば酸化シリコン膜からなるＳＯＧ（Spin
On Glass)膜９ｅを塗布法等によって堆積した後、層間
絶縁膜９ｄおよびＳＯＧ膜９ｅに半導体領域１３，１４
および配線１０ｃの一部が露出するようなコンタクトホ
ール１５を上記縮小投影露光装置１２およびマスクＰＭ
１を用いたフォトリソグラフィ技術および通常のエッチ
ング技術によって穿孔する。さらに、半導体基板８ｓ上
に、例えばアルミニウム（Ａｌ）またはＡｌ合金等から
なる金属膜をスパッタリング法等によって堆積した後、
その金属膜を上記縮小投影露光装置１２およびマスクＰ
Ｍ１を用いたフォトリソグラフィ技術および通常のエッ
チング技術によってパターニングすることにより、図１
４に示すように、第１層配線１０ｅを形成する。これ以
降は、第１層配線１０ｅと同様に第２層配線以降を形成
し、半導体集積回路装置を製造する。なお、ここでは、
上記各フォトリソグラフィ工程において、形成しようと
するパターンに対応したマスクパターン（遮光パターン
および光透過パターン）を形成するものとする。

【００９５】次に、本実施の形態のマスクＰＭ１を用い
た半導体集積回路装置の製造方法の応用例について説明
する。ここでは、半導体集積回路装置のパターンを部分
的に修正または変更する場合の対処の仕方について説明
する。

【００９６】半導体集積回路装置の開発期や製造時にお
いては、集積回路パターンの一部に修正や変更等が生じ
る場合がある。そのような場合、通常のマスクでは、新
たなマスク基板を用意して、その上にメタル膜を堆積
し、そのメタル膜をパターン加工することになる。この
ため、その修正や変更の作業は手間や時間のかかる面倒
な作業となる。しかも、仮に製造されたマスクのパター
ンに不良が存在していた場合、不良の程度にもよるが一
般的にそのマスクを使用することはできないので、その
マスクを破棄せざるを得ないし、新たなマスク基板を用
意して最初からマスクを製造し直さなければならない。
このため、無駄の多い不経済な作業となる場合がある。

【００９７】これに対して本実施の形態のマスクＰＭ１
を用いた場合には、次のように対処できる。まず、図１
のマスクＰＭ１上のレジスト膜で形成された遮光パター
ン３ａを図１５に示すように除去する。図１５（ａ）
は、遮光パターン３ａ除去後のマスクＰＭ１の平面図、
（ｂ）は（ａ）のＡ−Ａ線の断面図を示している。マス
クＰＭ１上には、メタルで形成された遮光パターン２
ａ，２ｂは残されているが、領域ＲＥの遮光パターン３
ａは除去され、領域ＲＥは光透過領域となっている。

【００９８】レジスト膜からなる遮光パターン３ａは、
例えばｎ−メチル−２−ピロリドン有機溶剤によって剥
離した。この他、加熱したアミン系有機溶剤またはアセ
トンにより遮光パターン３ａを剥離しても良い。テトラ
メチルアンモニウムハイドロオキサイド（ＴＭＡＨ）水
溶液、オゾン硫酸または過酸化水素水と濃硫酸との混合
液により除去することも可能である。ＴＭＡＨ水溶液を
用いる場合には、その濃度を５％程度にするとメタル
（遮光パターン２ａ，２ｂ）を侵すことなくレジスト膜
（遮光パターン３ａ）を剥離することができたので好ま
しい。

【００９９】また、レジスト膜（遮光パターン３ａ）を
除去する別の方法として酸素プラズマアッシング法を用
いることも可能である。この方法は、特に、マスクＰＭ
１上のレジスト膜（遮光パターン３ａ）に対して上記レ
ジスト膜のハードニング処理を施している場合に有効で
ある。ハードニング処理を施しているレジスト膜（遮光
パターン３ａ）は硬化しており、上記化学的な除去方法
では充分に除去できない場合が生じるからである。

【０１００】また、遮光パターン３ａをピーリングによ
って機械的に剥離しても良い。すなわち、マスクＰＭ１
の遮光パターン３ａの形成面に粘着テープを張り付けた
後、その粘着テープを剥がすことにより、遮光パターン
３ａを剥離する。この場合、ほとんど有機溶剤を用いな
いし、また、真空状態を形成する必要もないので、遮光
パターン３ａを、比較的容易に、しかも短時間のうちに
剥離することが可能となる。

【０１０１】レジスト膜（遮光パターン３ａ）の除去工
程後、洗浄処理を施すことにより、マスクＰＭ１の表面
の異物を除去する。ここでの洗浄では、例えばオゾン硫
酸洗浄およびブラシ洗浄処理の組合せを用いたが、異物
除去能力が高く、メタル（遮光パターン２ａ、２ｂ）を
侵さない方法であれば、この方法に限定されず種々変更
可能である。

【０１０２】その後、図１６に示すように、領域ＲＥ
に、図１の領域ＲＥに示した遮光パターン３ａの一群と
は形状の異なる所望の遮光パターン３ａの一群をレジス
ト膜によって形成する。この遮光パターン３ａの形成方
法は、マスクＰＭ１の製造方法で説明したのと同じなの
で説明を省略する。このマスクＰＭ１のパターンを前記
縮小投影露光装置１２等（図１０参照）を用いてウエハ
上に転写した場合を図１７に示す。図１７（ａ）はウエ
ハ８の要部平面図、（ｂ）は（ａ）のＡ−Ａ線の断面図
である。このように領域ＲＥに図９で示したのとは形状
の異なる導体膜パターン１０ａ１の一群を形成すること
ができる。

【０１０３】このように、本実施の形態のマスクＰＭ１
の場合には、マスクＰＭ１の一部の遮光パターン３ａを
レジスト膜で形成したことにより、マスクＰＭ１の一部
分（領域ＲＥ）のパターンに修正や変更が生じた場合、
半導体集積回路装置の製造工程で一般的に行われている
フォトリソグラフィと同じ要領で、遮光パターン３ａを
除去し、遮光パターン３ａを形成し直せば良いので、そ
の修正や変更を、簡単に、しかも極めて短時間のうちに
行うことが可能となる。すなわち、マスクＰＭ１の製造
期間を大幅に短縮することが可能となる。したがって、
このマスクＰＭ１を半導体集積回路装置の開発や製造に
用いることにより、半導体集積回路装置の開発や製造の
時間を大幅に短縮させることが可能となる。

【０１０４】また、マスクＰＭ１のパターンの修正また
は変更に際しては、新たなマスク基板１を用意する必要
もないし、最初から作り直す必要もない。しかも、製造
されたマスクの遮光パターン３ａに不良が存在していた
ら、再度、遮光パターン３ａを除去し、パターン加工し
直せば良い。このため、マスクＰＭ１の製造の工程数を
大幅に減らすことが可能な上、マスクＰＭ１の製造で必
要とされる材料を極めて少なくすることが可能となる。
このため、マスクＰＭ１の製造コストを大幅に低減させ
ることが可能となる。したがって、このマスクＰＭ１を
半導体集積回路装置の開発や製造に用いることにより、
半導体集積回路装置のコストを大幅に低減させることが
可能となる。

【０１０５】図１８〜図２０は、本発明の技術思想を適
用して有効な半導体集積回路装置の半導体チップ８ｃ１
〜８ｃ３の一例を示している。半導体チップは、ウエハ
８から切り出された平面四角形状の半導体の小片であ
る。なお、マスク上において遮光パターンをレジスト膜
で形成する領域にハッチングを付す。

【０１０６】図１８の半導体チップ８ｃ１には、ＳＲＡ
Ｍ（Static Random Access Memory）、ＤＲＡＭ（Dynam
ic Random Access Memory）、ＤＳＰ（Digital Signal
Processor）、マイクロプロセッサ、ＭＰＥＧ（Moving
Picture Experts Group）およびＬｏｇｉｃ等の回路領
域が配置されている場合が例示されている。Ｌｏｇｉｃ
は、顧客の要求等により変更され易いので、Ｌｏｇｉｃ
の回路領域のパターンを形成するためのマスク上の遮光
パターンをレジスト膜で形成する。すなわち、マスクＰ
Ｍ１の領域ＲＥに、Ｌｏｇｉｃの回路領域のパターンを
形成するマスクパターンをレジスト膜（遮光パターン３
ａ）で形成する。それ以外の回路領域のパターンを形成
するためのマスクＰＭ１上の遮光パターンをメタルで形
成する。

【０１０７】図１９の半導体チップ８ｃ２には、ＰＣＩ
制御回路、Ｉ／Ｆ制御回路、ＭＣＵ、プログラムＲＯ
Ｍ、データＲＡＭ（ＳＲＡＭ等）およびカスタム論理回
路等の回路領域が配置されている場合が例示されてい
る。このうち、Ｉ／Ｆ制御回路、プログラムＲＯＭおよ
びカスタム論理回路のパターンを形成するためのマスク
上の遮光パターンをレジスト膜で形成する。すなわち、
マスクＰＭ１の３つの領域ＲＥを設け、その各々に、Ｉ
／Ｆ制御回路、プログラムＲＯＭおよびカスタム論理回
路のパターンを形成するマスクパターンをレジスト膜
（遮光パターン３ａ）で形成する。それ以外の回路領域
のパターンを形成するためのマスクＰＭ１上の遮光パタ
ーンをメタルで形成する。Ｉ／Ｆ制御回路においては、
例えばＩＥＥＥ（アイ・トリプル・イー）１３９４、Ｕ
ＳＢ（Universal Serial Bus）、ＳＣＳＩ（Small Comp
uter System Interface）、ＡＧＰ（Accelerated Graph
ics Port）、Ｅｔｈｅｒ（イーサ）、Ｆｉｂｅｒ−ｃｈ
ａｎｎｅｌ（ファイバーチャンネル）等のようにインタ
ーフェースの規格が異なる場合にパターン形状が異なる
からである。また、プログラムＲＯＭにおいては、後述
するようにプログラムを書き換える必要が生じるからで
ある。ここではＲＯＭの目（メモリセル）部分に対して
マスク上の遮光パターンをレジスト膜で形成することを
例示できる。また、カスタム論理回路は、例えばゲート
アレイまたはスタンダードセルに代表されるように顧客
の要求に応じて回路パターンを変更する場合が生じるか
らである。

【０１０８】図２０の半導体チップ８ｃ３には、ＣＰＵ
（Central Processing Unit）、メモリ、アプリケーシ
ョンロジック回路、カスタムＩ／Ｏ（Input/Output）回
路、アナログ回路およびカスタム論理回路が配置されて
いる場合が例示されている。このうち、カスタムＩ／Ｏ
回路およびカスタム論理回路のパターンを形成するため
のマスク上の遮光パターンをレジスト膜で形成する。す
なわち、マスクＰＭ１の領域ＲＥを２箇所に設け、その
各々に、カスタムＩ／Ｏ回路およびカスタム論理回路の
パターンを形成するマスクパターンをレジスト膜（遮光
パターン３ａ）で形成する。それ以外の回路領域のパタ
ーンを形成するためのマスクＰＭ１上の遮光パターンを
メタルで形成する。カスタムＩ／Ｏ回路は、上記したＩ
／Ｆ制御回路と同様の理由からである。

【０１０９】（実施の形態２）本実施の形態２において
は、マスクの変形例を説明する。それ以外は、前記実施
の形態１と同じである。

【０１１０】図２１に示すマスクＰＭ２は、半導体チッ
プの周辺輪郭が遮光部となる場合のマスクであって、ウ
エハ上でポジ型のレジスト膜を用いラインパターンを形
成する場合のマスクを例示している。なお、図２１
（ａ）はマスクＰＭ２の平面図、（ｂ）は（ａ）のＡ−
Ａ線の断面図を示している。

【０１１１】マスクＰＭ２における集積回路パターン領
域の遮光パターン２ａ，３ａは前記実施の形態１と同じ
である。また、このマスクＰＭ２を用いてウエハ上に転
写されるパターンも前記図８、図９等に示したのと同じ
である。ここでは、マスクＰＭ２の集積回路パターン領
域の外周に、それを取り囲むように、例えばメタルで形
成された帯状の遮光パターン２ｃが形成されている。そ
して、その外側の大半は、遮光膜が除去されて光透過領
域となっている。マスクＰＭ２の周辺領域のマークパタ
ーン４ａ，４ｂは、メタルの遮光パターンで形成されて
いる。したがって、検出光のコントラストを充分にとる
ことができるので、マークの検出感度および検出精度を
向上させることが可能となっている。

【０１１２】遮光パターン２ａ，２ｃおよびマークパタ
ーン４ａ，４ｂは、例えば同じメタル材料で、同じパタ
ーン加工工程時に形成されている。このマスク基板１上
における遮光パターン２ａ，２ｃおよびマークパターン
４ａ，４ｂの形成に際しては、エッチングマスクとして
ネガ型のレジスト膜を用いる。これは、マスクＰＭ２を
Ｑ−ＴＡＴで作成することができるからである。すなわ
ち、集積回路パターン領域の外側にレジスト膜を残して
おくと前記したように異物発生の原因となるので、その
外側のレジスト膜を除去しておく必要があるが、ここ
で、ポジ型のレジスト膜とすると集積回路パターン領域
の内部および外周の大半の部分を電子線描画しなければ
ならず時間がかかる。しかし、ネガ型のレジスト膜を用
いれば、マスク基板１の主面内において相対的に面積の
小さい遮光パターン２ａ，２ｃおよびマークパターン４
ａ，４ｂの領域を描画すれば良く、描画面積を小さくで
き、描画時間を短くできる。

【０１１３】ペリクルＰＥのペリクル張り付けフレーム
ＰＥｆの基部は、マスク基板１に直接接触した状態で接
合されている。したがって、前記実施の形態１と同様に
ペリクル張り付けフレームＰＥｆの剥離を防止できる。
露光装置の装着部５もマスク基板１に直接接触した状態
となる。したがって、前記実施の形態１と同様にレジス
ト剥離等に起因する異物発生を抑制または防止できる。

【０１１４】マスクＰＭ２の遮光パターン３ａの変更方
法も前記実施の形態１と同じである。図２２および図２
３を用いて簡単に説明すると次の通りである。なお、図
２２および図２３の（ａ）はマスクＰＭ２の平面図、
（ｂ）は（ａ）のＡ−Ａ線の断面図である。

【０１１５】まず、図２１に示したマスクＰＭ２の領域
ＲＥの遮光パターン３ａを図２２に示すように前記実施
の形態１と同様にして除去する。素子転写領域Ｄ１〜Ｄ
３の遮光パターン２ａおよび遮光パターン２ｃはメタル
で形成されているので残される。続いて、図２３に示す
ように、前記実施の形態１と同様にしてマスクＰＭ２の
領域ＲＥに、図２１に示したのとは形状の異なる遮光パ
ターン３ａをレジスト膜で形成する。ここでは、上記の
ように遮光パターン３ａを形成するレジスト膜としてネ
ガ型のレジストを使用した。

【０１１６】このような本実施の形態２においても前記
実施の形態１と同様の効果が得られる。

【０１１７】（実施の形態３）本実施の形態３において
は、マスクの変形例を説明する。それ以外は、前記実施
の形態１と同じである。

【０１１８】図２４に示すマスクＰＭ３は、ウエハ上で
ネガ型のレジスト膜を用いラインパターンを形成する場
合のマスクを例示している。なお、図２４（ａ）はマス
クＰＭ３の平面図、（ｂ）は（ａ）のＡ−Ａ線の断面図
を示している。

【０１１９】マスクＰＭ３のマスク基板１の主面は、ほ
ぼ全面的にメタルで形成された遮光膜２ｄで覆われてい
る。この遮光膜２ｄは、前記した遮光パターン２ａ〜２
ｃと同じ材料のものである。マスクＰＭ３の集積回路パ
ターン領域内の素子転写領域Ｄ１〜Ｄ３においては、遮
光膜２ｄの一部が除去されて光透過パターン１６ａが形
成されている。また、集積回路パターン領域内の領域Ｒ
Ｅは、遮光膜２ｄが平面四角形状に部分的に除去され光
透過開口領域が形成されており、代わりにレジスト膜で
形成された遮光膜３ｂで覆われている。そして、その遮
光膜３ｂの一部が除去されて光透過パターン１６ｂが形
成されている。レジスト膜の遮光膜３ｂの外周の一部は
遮光膜２ｄの一部上に積み重なっている。遮光膜３ｂの
レジスト材料は、前記実施の形態１で説明した遮光パタ
ーン３ａのレジスト材料と同じである。ここでは、光透
過パターン１６ａ，１６ｂがウエハ上のラインパターン
として転写される場合が例示されている。すなわち、光
透過パターン１６ａ，１６ｂのパターンがウエハ上に転
写される。また、マスクＰＭ３のマークパターン４ａ，
４ｂは、前記実施の形態１と同様に、光透過パターンで
形成されている。すなわち、遮光膜２ｄの一部を除去す
ること形成されている。したがって、検出光のコントラ
ストを充分にとることができるので、マークの検出感度
および検出精度を向上させることができる。

【０１２０】このマスク基板１上における遮光膜２ｄの
加工（すなわち、光透過パターン１６ａ、領域ＲＥの光
透過開口領域およびマークパターン４ａ，４ｂの形成）
に際しては、ポジ型のレジスト膜を用いる。これは、マ
スクＰＭ３をＱ−ＴＡＴで作成することができるからで
ある。すなわち、ここでネガ型のレジスト膜を使用する
と集積回路パターン領域の内外の大半を電子線描画しな
ければならず時間がかかるからである。

【０１２１】ペリクルＰＥのペリクル張り付けフレーム
ＰＥｆの基部は、マスク基板１上のメタルで形成された
遮光膜２ｄに直接接触した状態で接合されている。した
がって、前記実施の形態１、２と同様にペリクル張り付
けフレームＰＥｆの剥離を防止できる。露光装置の装着
部５もメタルで形成された遮光膜２ｄに直接接触した状
態となる。したがって、前記実施の形態１、２と同様に
レジスト剥離等に起因する異物発生を抑制または防止で
きる。

【０１２２】マスクＰＭ３の光透過パターン１６ｂの変
更方法も前記実施の形態１、２と同じである。これを図
２５および図２６を用いて簡単に説明すると次の通りで
ある。なお、図２５および図２６の（ａ）はマスクＰＭ
３の平面図、（ｂ）は（ａ）のＡ−Ａ線の断面図であ
る。

【０１２３】まず、図２４に示すマスクＰＭ３の領域Ｒ
Ｅのレジスト膜で形成される遮光膜３ｂを図２５に示す
ように前記実施の形態１、２と同様にして除去すること
により、領域ＲＥの光透過開口領域１６ｃを露出する。
この際、メタルの遮光膜２ｄは残されるので、素子転写
領域Ｄ１〜Ｄ３の光透過パターン１６ａは、図２４のま
まである。光透過開口領域１６ｃは、例えば平面四角形
状に開口されており、その領域からはマスク基板１の主
面が露出されている。

【０１２４】続いて、マスクＰＭ３の主面（遮光膜２ｄ
の形成された面）上に遮光パターン形成用のレジスト膜
を塗布する。このレジスト膜は、ネガ型のレジスト膜を
使用した。これは、マスクＰＭ３をＱ−ＴＡＴで作成で
きるからである。すなわち、ここで、ポジ型のレジスト
膜を使用すると集積回路パターン領域の内外において電
子線を描画しなければならず描画に時間がかかるが、ネ
ガ型を用いれば描画面積を縮小でき、描画時間を短縮で
きるからである。続いて、そのレジスト膜の遮光領域を
形成する部分に電子線等を照射してパターンを描画し、
現像処理を施すことにより、図２６に示すように、領域
ＲＥに遮光膜３ｂおよびその一部が除去されてなる光透
過パターン１６ｂを形成する。

【０１２５】このような本実施の形態３においても前記
実施の形態１、２と同様の効果が得られる。

【０１２６】（実施の形態４）本実施の形態４において
は、ウエハ上の一つまたは一群のパターンを、複数枚の
マスクを重ね合わせて露光することにより形成する、い
わゆる重ね合わせ露光技術に本発明を適用した場合につ
いて説明する。それ以外は、前記実施の形態１〜３と同
じである。

【０１２７】図２７は、本実施の形態４で用いる第１の
マスクＰＭ４１の一例を示している。このマスクＰＭ４
１の集積回路パターン領域には、例えば平面逆Ｌ字状の
光透過開口領域１６ｄが形成されている。光透過開口領
域１６ｄには、集積回路パターンをウエハ上に転写する
ためのメタルの遮光パターン２ａが形成されている。こ
こではウエハ上にラインパターンを転写するマスクＰＭ
４１が例示されている。この光透過開口領域１６ｄの周
囲は、その大半がマスク基板１の外周にわたってメタル
の遮光膜２ｅで覆われている。領域ＲＥも遮光膜２ｅで
覆われている。第１のマスクＰＭ４１において、マーク
パターン４ｂおよびペリクルについては前記実施の形態
３と同じである。

【０１２８】このマスクＰＭ４１は、半導体集積回路装
置において、パターンの修正や変更が基本的に行われな
い定形パターン群で構成される回路（前記図１８〜図２
０参照）のパターンを転写するマスクとして用いる。こ
こで、遮光パターン２ａと遮光膜２ｅとは同じ材料から
なるが、ここでは、遮光パターン２ａおよび遮光膜２ｅ
の材料としてクロムや酸化クロム以外の材料としなくて
も良い。このマスクＰＭ４１は、通常のマスクと同じ使
い方をするからである。すなわち、パターンの変更を行
わないので、遮光パターン２ａや遮光膜２ｅには通常の
マスクに要求される耐性があれば良いからである。もち
ろん、マスクＰＭ４１の遮光パターンをレジスト膜で形
成しても良い。

【０１２９】図２８は、本実施の形態４で用いる第２の
マスクＰＭ４２の一例を示している。このマスクＰＭ４
２においては、その集積回路パターン領域の領域ＲＥ
に、例えば平面四角形状の光透過開口領域１６ｅが形成
されている。光透過開口領域１６ｅには、集積回路パタ
ーンをウエハ上に転写するための前記レジスト膜の遮光
パターン３ａが形成されている。ここではウエハ上にラ
インパターンを転写するマスクＰＭ４２が例示されてい
る。この光透過開口領域１６ｅの周囲は、その大半がマ
スク基板１の外周にわたってメタルの遮光膜２ｆで覆わ
れている。遮光膜２ｆは、前記実施の形態１等で説明し
た遮光パターン２ａと同じ材料からなる。第２のマスク
ＰＭ４１においても、マークパターン４ｂおよびペリク
ルについては前記実施の形態３と同じである。

【０１３０】このマスクＰＭ４２は、半導体集積回路装
置において、パターンの修正や変更が行われるパターン
群で構成される回路（前記図１８〜図２０参照）のパタ
ーンを転写するマスクとして用いる。第２のマスクＰＭ
４２での遮光パターン３ａの修正や変更の仕方も前記実
施の形態１〜３と同じである。これを図２９および図３
０を用いて簡単に説明すると次の通りである。なお、図
２９および図３０の（ａ）はマスクＰＭ４２の平面図、
（ｂ）は（ａ）のＡ−Ａ線の断面図である。

【０１３１】まず、図２８に示すマスクＰＭ４２の領域
ＲＥのレジスト膜で形成される遮光パターン３ａを図２
９に示すように前記実施の形態１〜３と同様にして除去
する。この際、メタルの遮光膜２ｆは残される。続い
て、マスクＰＭ４２の主面（遮光膜２ｆの形成された
面）上に遮光パターン形成用のレジスト膜を塗布する。
このレジスト膜は、ネガ型のレジスト膜を使用した。こ
れは、マスクＰＭ１をＱ−ＴＡＴで作成できるからであ
る。すなわち、集積回路パターン領域の外側にレジスト
膜を残しておくと前記したように異物発生の原因となる
ので、その外側のレジスト膜を除去しておく必要があ
る。したがって、ここで、ポジ型のレジスト膜とすると
集積回路パターン領域の外周の大半の部分をも電子線描
画しなければならず時間がかかる。しかし、ネガ型のレ
ジスト膜を用いれば、マスク基板１の主面内において相
対的に面積の小さい遮光パターン３ａの領域のみを描画
すれば良く、描画面積を小さくでき、描画時間を短くで
きる。続いて、そのレジスト膜の遮光領域を形成する部
分に電子線等を照射してパターンを描画し、現像処理を
施すことにより、図３０に示すように、領域ＲＥに図２
８で示した遮光パターン３ａとは形状の異なる遮光パタ
ーン３ａを形成する。もちろん、マスクＰＭ４１，ＰＭ
４２の遮光部（遮光パターン、遮光領域）を全てクロム
等のようなメタルで作成しても、マスクＰＭ４２の変更
だけで済むので、マスク製造においてＱ−ＴＡＴを達成
することが可能となる。

【０１３２】このような第１，第２のマスクＰＭ４１，
ＰＭ４２を用いてウエハ上にパターンを転写する方法を
図７等を用いて説明すると、例えば次のとおりである。

【０１３３】まず、前記図７に示したように、ウエハ８
上に形成された導体膜１０ａ上にポジ型のレジスト膜１
１ａを塗布した後、そのレジスト膜１１ａに図２７に示
した第１のマスクＰＭ４１のマスクパターンを図１０に
示した縮小投影露光装置１２により転写する。この際、
第１のマスクＰＭ４１の光透過開口領域１６ｄは露光光
が透過するので、レジスト膜１１ａにおいて、その光透
過開口領域１６ｄに対応する領域は露光される。しか
し、第１のマスクＰＭ４１の領域ＲＥは遮光膜２ｅで覆
われているので、レジスト膜１１ａにおいて、その領域
ＲＥに対応する領域は露光されない。

【０１３４】続いて、そのレジスト膜１１ａを除去せ
ず、今度は、そのレジスト膜１１ａに図２８に示した第
２のマスクＰＭ４２のマスクパターンを図１０に示した
縮小投影露光装置１２により転写する。この際は、第１
のマスクＰＭ４１とは逆に、レジスト膜１１ａにおいて
第２のマスクＰＭ４２の領域ＲＥに対応する領域のみが
露光される。

【０１３５】その後、レジスト膜１１ａに現像処理等を
施すことにより、導体膜１０ａ上に第１，第２のマスク
ＰＭ４１，ＰＭ４２のマスクパターンを反映するレジス
トパターンを形成する。その後、そのレジストパターン
をエッチングマスクとして導体膜１０ａにエッチング処
理を施すことにより、導体膜パターンを形成する。半導
体集積回路装置の開発や製造工程中に第２のマスクＰＭ
４２の領域ＲＥに修正や変更が生じたら上記したように
して第２のマスクＰＭ４２上の遮光パターン３ａを作成
し直せば良い。

【０１３６】このような本実施の形態４によれば、前記
実施の形態１〜３で得られた効果の他に以下の効果を得
ることが可能となる。

【０１３７】すなわち、同一のマスクに、あまり修正や
変更の無い遮光パターン２ａと、修正や変更のある遮光
パターン３ａとを形成した場合には、パターンの修正や
変更の際に、修正や変更の無い微細な遮光パターン２ａ
に対してもレジスト膜（遮光パターン３ａ）の剥離処理
や洗浄処理が施されるので、その遮光パターン２ａが劣
化したり剥離したりする場合がある。これに対して、本
実施の形態４においては、あまり修正や変更のないパタ
ーンを転写する第１のマスクＰＭ４１と、修正や変更の
あるパターンを転写する第２のマスクＰＭ４２とにマス
クを分けたことにより、パターンの修正や変更の際に、
修正や変更の無い微細な遮光パターン２ａに対してはレ
ジスト膜の剥離処理や洗浄処理が施されないで済むの
で、その遮光パターン２ａが劣化したり剥離したりする
ことがない。また、第２のマスクＰＭ４２には、微細な
遮光パターン２ａが無いので、その遮光パターン２ａの
劣化や剥離を気にせず、遮光パターン３ａの剥離や洗浄
処理を施すことができる。したがって、マスクの寿命お
よび信頼性を向上させることができる。

【０１３８】（実施の形態５）本実施の形態５は、マス
クの変形例を説明するものであって、半透明位相シフト
マスク（前記ハーフトーンマスク）に本発明を適用した
場合を説明するものである。

【０１３９】図３１は、本実施の形態５のマスクＰＭ５
を示している。マスクＰＭ５の集積回路パターン領域の
一部の光透過領域に、集積回路パターンを転写するため
のハーフトーンパターン３ｃが形成されている。このハ
ーフトーンパターン３ｃは、前記実施の形態１等で説明
した遮光パターン３ａを形成したレジスト膜３で形成さ
れているが、露光光に対して半透明であり、かつ、露光
光の位相を反転させる膜厚に調整されている。なお、ハ
ーフトーンパターン３ｃは、マスク基板１において、遮
光パターン２ａ，２ｂと同一面上に形成されている。

【０１４０】図３１（ｂ）は、本実施の形態５のマスク
ＰＭ５の裏面側から照射した露光光の位相反転の様子を
示している。ハーフトーンパターン３ｃを通過した露光
光は、透明部（光透過領域）を通過した露光光に対して
位相が１８０度反転している。すなわち、それら露光光
の位相が逆になっている。また、ハーフトーンパターン
３ｃの透過率は、ハーフーンパターン３ｃを透過する前
の露光光の約２〜１０％程度の光強度である。したがっ
て、ハーフトーンパターン３ｃは、実質的に遮光部とし
て作用するが、転写されるパターンの境界部を鮮明にす
る効果がある。なお、ハーフトーンパターン３ｃのパタ
ーン加工方法およびパターン変更方法は前記実施の形態
１〜４の遮光パターン３ａのパターン加工方法および変
更方法と同じである。

【０１４１】ＡｒＦエキシマレーザを露光光源とした場
合は、マスクとなるレジスト膜での吸収が大きいので、
上記２〜１０％程度の透過率と位相反転とを同時に実現
するには、ハーフトーンパターン３ｃ形成用のレジスト
膜に対して調整が必要である。一方、波長１５７ｎｍの
Ｆ²レーザ光を露光光源とした場合はレジスト膜での吸
収が小さくなるため上記２〜１０％程度の透過率と位相
反転とを同時に実現するには有利である。

【０１４２】本実施の形態５においても、前記実施の形
態１〜４と同様の効果が得られる。

【０１４３】（実施の形態６）本実施の形態６は、前記
実施の形態５のマスクの変形例を説明するものである。

【０１４４】前記実施の形態５においては、ハーフトー
ンパターンの膜厚によって位相差を設定しているので、
その厚さを所定の範囲とする必要性があり、レジスト膜
のハーフトーンパターンを透過する光の強度の設定が難
しくなる場合がある。

【０１４５】そこで、本実施の形態６においては、上記
光の位相差をレジスト膜のハーフトーンパターンの膜厚
のみで設定するのではなく、その膜厚と、マスク基板に
溝を掘り、その深さ（すなわち、その溝の形成部におけ
るマスク基板の厚さ）とを調節することで位相差を設定
するようにしたものものである。これにより、前記実施
の形態５で得られた効果の他に、以下の効果を得ること
が可能となる。すなわち、ハーフトーンパターンを透過
する光の強度設定を容易にすることができる。また、ハ
ーフトーンパターンを形成する材料の選択の幅を増やす
ことができる。

【０１４６】図３２（ａ）は本実施の形態６のマスクＰ
Ｍ６の具体例を示している。このマスクＰＭ６において
は、レジスト膜のハーフトーンパターン３ｄは、前記実
施の形態５のハーフトーンパターン３ｃと同じ材料から
なるが、その厚さをハーフトーンパターン３ｃよりも薄
い半透明膜で形成し、そのハーフトーンパターン３ｄの
厚さと、マスク基板１ａに形成された溝１８の部分にお
けるマスク基板１ａの厚さとで透過光の位相反転を実現
した。

【０１４７】ハーフトーンパターン３ｄは、例えば厚さ
５０ｎｍ程度のノボラック系樹脂によって形成した。そ
の結果、ハーフトーンパターン３ｄの透過率は５％にな
った。ただし、その透過率は５％に限定されるものでは
なく種々変更可能であり、例えば２〜２０％程度の範囲
において目的に応じた選定が可能である。この場合の位
相反転は約９０度であった。このため、マスク基板１に
約９０ｎｍの深さの溝１８を掘込み、マスクＰＭ６を透
過した露光光に合計で約１８０度の位相反転が得られる
ようにした。このハーフトーンパターン３ｄの膜厚は上
記したものに限定されるものではなく種々変更可能であ
り、材料の屈折率、露光波長等に応じて位相が反転する
ように調整すれば良い。

【０１４８】このようなマスクＰＭ６の形成方法は、例
えば次のとおりである。まず、前記実施の形態５等と同
様にして、図３２（ｂ）に示すように、マスク基板１上
に、遮光パターン２ａ，２ｂおよびハーフトーンパター
ン３ｄを形成する。続いて、その遮光パターン２ａ，２
ｂおよびハーフトーンパターン３ｄをエッチングマスク
として、そこから露出するマスク基板１を上記深さ分だ
け選択的にエッチング除去する。これにより、図３２
（ａ）に示した溝１８をハーフトーンパターン１７ｂに
対して自己整合的に形成する。このようにして本実施の
形態６においては、例えば５％の透過率のハーフトーン
パターン３ｄを有するマスクＰＭ６を製造することがで
きた。なお、図３２（ａ）の例示においては、マスクの
製造工程を簡略化するために、溝１８の形成時にマーク
パターン４ｂ領域におけるマスク基板１もエッチング除
去され掘り込まれているが、この領域のマスク基板１部
分をエッチング除去しないようにすることもできる。ま
た、マスクＰＭ６において、ハーフトーンパターン３ｄ
の修正や変更を行う場合は、溝１８を形成する前に行
う。

【０１４９】本実施の形態６においても、前記実施の形
態１〜５と同様の効果が得られる。

【０１５０】（実施の形態７）本実施の形態７は、前記
実施の形態５、６のマスクの変形例を説明するものであ
る。

【０１５１】本実施の形態７においては、前記実施の形
態６で説明した課題を解決するために、前記露光光の位
相をハーフトーンパターンのみで調整するのではなく、
そのハーフトーンパターンに対して平面的に重なる別の
膜を設けることで調整するものである。これにより、本
実施の形態７によれば、前記実施の形態６と同様に、ハ
ーフトーンパターンを透過する光の強度設定を容易にす
ることができる。また、ハーフトーンパターンを形成す
る材料の選択の幅を増やすことができる。

【０１５２】図３３（ａ）は、本実施の形態７における
マスクＰＭ７の具体例を示している。このマスクＰＭ７
においては、前記実施の形態６と同様のレジスト膜のハ
ーフトーンパターン３ｄと、マスク基板１との間に、例
えば酸化シリコン膜からなる透明な位相調整膜１９を設
け、ハーフトーンパターン３ｄと位相調整膜１９との膜
厚を調整することによって上記位相反転を実現してい
る。

【０１５３】このようなマスクＰＭ７の形成方法は、例
えば次のとおりである。まず、図３３（ｂ）に示すよう
に、マスク基板１の主面上に、例えば酸化シリコン膜か
らなる位相調整膜１９をスパッタリング法、ＣＶＤ（Ch
emical Vapor Deposition ）法または塗布法等によって
形成する。続いて、その上に、前記実施の形態５、６等
と同様に、遮光パターン２ａ，２ｂおよびハーフトーン
パターン３ｄを形成する。その後、上記のようにハーフ
トーンパターン３ｄのみでは、位相反転が約９０度であ
ったので、ハーフトーンパターン３ｄおよび遮光パター
ン２ａ，２ｂをエッチングマスクとして、その下層の位
相調整膜１９を、例えば９０ｎｍ程度掘り込み、合計で
約１８０度の位相反転が得られるようにした。この際、
マスク基板１をエッチングストッパとしても良い。この
ようにして、図３３（ａ）に示したマスクＰＭ７を製造
する。本実施の形態７においても、例えば５％の透過率
のハーフトーン型のマスクＰＭ７を製造できた。なお、
ハーフトーンパターン３ｄの膜厚は前記実施の形態６と
同様にこれに限定されるものではない。また、本実施の
形態７においてもマスクの製造工程を簡略化するため
に、位相調整膜１９のパターニング時にマークパターン
４ｂ領域における位相調整膜１９もエッチング除去され
ているが、この領域の位相調整膜１９部分をエッチング
除去しないようにすることもできる。また、この場合、
マスクＰＭ７のハーフトーンパターン３ｄの修正や変更
は、位相調整膜１９に対してエッチング処理をする前に
行うことが好ましい。

【０１５４】本実施の形態７においても、前記実施の形
態１〜６と同様の効果が得られる。

【０１５５】（実施の形態８）本実施の形態８は、前記
実施の形態５〜７におけるマスクおよびその製造方法の
変形例を説明するものである。

【０１５６】本実施の形態８のマスクの製造方法の一例
を図３４によって説明する。

【０１５７】まず、図３４（ａ）に示すように、前記実
施の形態１〜７と同様にして、マスク基板１の主面上
に、前記遮光パターン２ａ，２ｂおよびマークパターン
４ｂ等を形成する。続いて、図３４（ｂ）に示すよう
に、マスク基板１の主面上に、上記遮光パターン２ａ，
２ｂおよびマスク基板１の主面を覆うように、露光光に
透明なレジスト膜２０を塗布し、さらに、その上に前記
実施の形態５で使用したような遮光性を有するレジスト
膜３を薄膜で形成し半透明とした。ここでは、透明なレ
ジスト膜２０として、例えばポジ型を示すＰＧＭＡ24
（ポリグリシジルメタクリレート）等を用いた。また、
遮光性のレジスト膜３は、例えばネガ型を示す厚さ５０
ｎｍ程度のノボラック系樹脂によって形成した。その
後、レジスト膜３に所望の集積回路パターンを電子線等
によって描画した。ここでも、前記帯電防止処理を行っ
た。その後、通常の現像処理を行い、レジスト膜３を現
像することにより、図３４（ｃ）に示すように、レジス
ト膜３で形成されたハーフトーンパターン３ｅを形成す
る。

【０１５８】次いで、マスク基板１の主面に対して通常
の露光処理を施して遮光性を有するハーフトーンパター
ン３ｅから露出するレジスト膜２０部分を露光した後、
現像処理を行うことにより、図３４（ｄ）に示すよう
に、ハーフトーンパターン３ｅに対して自己整合的にレ
ジスト膜２０で構成される位相調整膜を形成する。この
ようにしてマスクＰＭ８を製造した。

【０１５９】このマスクＰＭ８においては、ハーフトー
ンパターン３ｅの下にのみレジスト膜２０（位相調整
膜）が設けられている。マスクＰＭ８を透過する露光光
の位相調整は、ハーフトーンパターン３ｅとレジスト膜
２０（位相調整膜）との膜厚で調節されている。これに
より、ハーフトーンパターン３ｅおよびレジスト膜２０
（位相調整膜）の積層パターン領域を透過した光と、マ
スク基板１のみを透過した光とで位相を１８０度反転さ
せることができた。また、その積層パターン領域の透過
率は５％程度となった。すなわち、前記実施の形態６，
７等と同様に、例えば５％の透過率のハーフトーンパタ
ーン３ｅを有するマスクＰＭ８を製造することができ
た。また、この場合は、ハーフトーンパターン３ｅの修
正や変更は、レジスト膜２０をパターン加工した後でも
良い。すなわち、そのパターン変更を行う場合には、ハ
ーフトーンパターン３ｅおよびレジスト膜２０の両方を
除去し、再度、レジスト膜２０の塗布からやり直せば良
い。

【０１６０】本実施の形態８においても、前記実施の形
態１〜７と同様の効果が得られる。

【０１６１】（実施の形態９）本実施の形態９は、マス
クの変形例を説明するものであって、通常のハーフトー
ンマスクと、前記実施の形態５〜８のようなレジスト膜
を用いたハーフトーンマスクとの組合せ例を説明するも
のである。

【０１６２】図３５は、本実施の形態９のマスクＰＭ９
の具体例を示している。マスクＰＭ９は、ハーフトーン
パターンで配線等のようなラインパターンをウエハに転
写するマスクを例示している。ここでは、マスク基板１
の主面上の集積回路パターン領域に、例えばＭｏＳｉＯ
ｘまたはＭｏＳｉＯＮ等からなる通常のハーフトーンパ
ターン２１ａと、前記実施の形態５〜８で説明したレジ
スト膜からなるハーフトーンパターン３ｃとがパターン
形成されている。ハーフトーンパターン３ｃの膜厚は、
位相反転に必要な膜厚と、前記実施の形態５〜８と同様
に所望の遮光性を満足する膜厚とした。したがって、透
過光の位相差は、１８０度に限らず、５４０度、９００
度等種々選定可能である。

【０１６３】図３５（ｂ）は、マスクＰＭ９の裏面側か
ら照射した露光光の位相反転の様子を示している。ハー
フトーンパターン３ｃ，２１ａを通過した露光光は、透
明部（光透過領域）を通過した露光光に対して位相が１
８０度反転している。すなわち、それら露光光の位相が
逆になっている。

【０１６４】次に、マスクＰＭ９の製造方法の一例を図
３６により説明する。

【０１６５】まず、図３６（ａ）に示すように、マスク
基板１の主面上に、例えばＭｏＳｉＯｘまたはＭｏＳｉ
ＯＮ等からなるハーフトーン膜２１を、例えばスパッタ
リング法またはＣＶＤ法によって堆積した後、その上
に、前記遮光膜用のメタルからなる遮光膜２をスパッタ
リング法等によって堆積する。続いて、その遮光膜２お
よびハーフトーン膜２１を通常のフォトリソグラフィ技
術およびエッチング技術によってパターン加工すること
により、図３６（ｂ）に示すように、ハーフトーンパタ
ーン２１ａ、遮光パターン２ｂおよびマークパターン４
ｂを形成する。その後、図３６（ｃ）に示すように、ハ
ーフトーンパターン２１ａの形成領域以外の遮光パター
ン２ｂを覆うようにレジスト膜２２を形成した後、これ
をエッチングマスクとして、そこから露出する遮光膜２
を除去することにより、図３６（ｄ）に示すように、ハ
ーフトーンパターン２１ａを露出させる。その後、図３
６（ｅ）に示すように、遮光マスク用のレジスト膜３を
塗布した後、所定の位置に電子線等を照射することによ
り、図３５に示したレジスト膜３で構成されるハーフト
ーンパターン３ｃを形成する。ハーフトーンパターン３
ｃの修正や変更方法は、前記実施の形態１等と同じであ
る。

【０１６６】本実施の形態９においても、前記実施の形
態１〜７と同様の効果が得られる。

【０１６７】（実施の形態１０）本実施の形態１０は、
マスクの変形例を説明するものであって、レベンソン型
の位相シフトマスクと、前記実施の形態１〜４のレジス
ト膜を用いた遮光パターンマスクとの組合せ例を説明す
るものである。

【０１６８】図３７は、本実施の形態１０のマスクＰＭ
１０の具体例を示している。ここでは、配線等のような
ラインパターンをウエハ上に転写するマスクＰＭ１０が
例示されている。マスクＰＭ１０の主面上の集積回路パ
ターン領域には、レベンソン型位相シフトパターン領域
（図３７（ａ）の左側）と、前記実施の形態１〜４等で
説明したレジスト膜の遮光パターン３ａの形成領域（図
３７（ａ）の右側）とが配置されている。

【０１６９】レベンソン型位相シフトパターン領域に
は、複数のメタルの遮光パターン２ａと、その遮光パタ
ーン２ａを挟んで隣接する光透過パターン１６ｆと、そ
の隣接する光透過パターン１６ｆの一方に配置された位
相シフタ２２ａとが配置されている。位相シフタ２２ａ
は、例えば溝型シフタとされている。溝型シフタとし
て、溝の幅方向の一部を遮光パターン２ａの下部にオー
バーハングさせる構造を採用することもできる。これに
より、パターン転写精度を向上させることができる。図
３７（ｂ）は、マスクＰＭ１０の裏面側から照射した露
光光の位相反転の様子を示している。位相シフタ２２ａ
を通過した露光光は、位相シフタ２２ａの無い光透過パ
ターン１６ｆを通過した露光光に対して位相が１８０度
反転している。すなわち、それら露光光の位相が逆にな
っている。一方、遮光パターン３ａは、前記実施の形態
１等で説明したのと同じである。したがって、遮光パタ
ーン３ａの修正や変更を容易に行える。

【０１７０】このようなマスクＰＭ１０は、ＤＲＡＭ等
のようなメモリを有する半導体集積回路装置に適用する
ことが好ましい。ＤＲＡＭ等のメモリを有する半導体集
積回路装置においては、メモリセル領域における素子や
配線の微細化が進められている。このため、ワード線や
データ線あるいはホールパターンの形成に際しては、レ
ベンソン型位相シフトマスクを使用しなければパターン
の転写ができない場合がある。一方、メモリセル領域以
外の周辺回路領域や他の論理回路領域ではレベンソン型
位相シフトマスクを使用しなくても良いが、顧客の要求
や製品の仕様によって周辺回路や論理回路のパターンが
種々変更される場合がある。マスクＰＭ１０は、その両
方の要求に対応できる。すなわち、メモリセル領域側で
は微細な素子や配線のパターンを転写でき、メモリセル
領域以外の回路では種々のパターン形状の変更に柔軟に
短時間のうちに対向できる。その修正、変更は、位相シ
フタ用の溝を形成した後の段階から可能なので、マスク
製造時間の短縮が図れる。それ以外は、本実施の形態１
０においても、前記実施の形態１〜９と同様の効果を得
ることができる。

【０１７１】（実施の形態１１）本実施の形態１１は、
マスクの変形例を説明するものであって、通常のレベン
ソン型の位相シフトマスクと、前記実施の形態１〜４の
レジスト膜の遮光パターンで構成したレベンソン型位相
シフトマスクとの組合せ例を説明するものである。

【０１７２】図３８は、本実施の形態１１のマスクＰＭ
１１の具体例を示しており、配線等のようなラインパタ
ーンをウエハ上に転写するマスクＰＭ１１が例示されて
いる。マスクＰＭ１１の主面上の集積回路パターン領域
には、レベンソン型位相シフトパターン領域（図３８の
左側）と、前記実施の形態１〜４等で説明したレジスト
膜の遮光パターン３ａで構成したレベンソン型位相シフ
トパターン領域（図３８の右側）とが配置されている。

【０１７３】図３８の左側のレベンソンが位相シフトパ
ターン領域は、前記実施の形態１０と同じなので説明を
省略する。図３８の右側には、例えば感光性ＳＯＧ膜等
のような感光性透明膜で形成される位相シフタ２２ｂが
パターン形成されている。また、その位相シフタ２２ｂ
の側面および側面近傍を覆うようにレジスト膜の遮光パ
ターン３ａがパターン形成されている。この遮光パター
ン３ａによりマスク基板１の主面の一部が露出される光
透過パターン１６ｇと位相シフタ２２ｂの上面の一部が
露出される光透過パターン１６ｈとが形成されている。
そして、互いに隣接する光透過パターン１６ｇ，１６ｈ
を透過した各々の光の位相は互いに１８０度反転してい
る。

【０１７４】このようなマスクＰＭ１１を製造するに
は、まず、マスク基板１の主面上に、メタルからなる遮
光パターン２ａ，２ｂを通常のマスクと同様に形成した
後、マスク基板１の主面の所定部分に溝を掘り、位相シ
フタ２２ａを形成する。続いて、マスク基板１の主面上
に、感光性ＳＯＧ膜等を塗布し、これをフォトリソグラ
フィ技術によってパターン加工することで、位相シフタ
２２ｂを形成する。その後、マスク基板１の主面上に、
前記遮光膜形成用のレジスト膜を塗布した後、これをフ
ォトリソグラフィ技術によってパターン加工することで
遮光パターン３ａを形成する。

【０１７５】本実施の形態１１においても、前記実施の
形態１〜９と同様の効果を得ることができる。

【０１７６】（実施の形態１２）本実施の形態１２は、
マスクの変形例を説明するものであって、通常のマスク
と、前記実施の形態１１のレジスト膜の遮光パターンで
構成したレベンソン型位相シフトマスクとの組合せ例を
説明するものである。

【０１７７】図３９は、本実施の形態１１のマスクＰＭ
１２の具体例を示しており、配線等のようなラインパタ
ーンをウエハ上に転写するマスクＰＭ１２が例示されて
いる。マスクＰＭ１２の主面上の集積回路パターン領域
には、通常のマスクのパターン領域（図３９の左側）
と、前記実施の形態１１で説明したレジスト膜の遮光パ
ターン３ａで構成したレベンソン型位相シフトパターン
領域（図３９の右側）とが配置されている。マスクＰＭ
１２の製造方法は、前記実施の形態１１とほぼ同じで、
溝型の位相シフタ２２ａの形成工程が無いことが異な
る。

【０１７８】本実施の形態１２においても、前記実施の
形態１〜９と同様の効果を得ることができる。

【０１７９】（実施の形態１３）本実施の形態１３は、
マスクの変形例を説明するものである。

【０１８０】前記したように、本実施の形態のマスクに
おいては、マスク上のパターンを除去するので、メタル
で形成される遮光パターンにある程度の耐性が要求され
る。そこで、本実施の形態１３においては、メタルで形
成される遮光パターンの表面に保護膜を形成する。

【０１８１】図４０（ａ）は、本実施の形態１３のマス
クＰＭ１３断面の具体例を示している。マスク基板１上
に形成されたメタルの遮光パターン２ａ，２ｂの表面
（すなわち、遮光パターン２ａ，２ｂの上面および側
面）およびマスク基板１の主面には、例えば酸化シリコ
ン等からなる薄い保護膜２３が被着されている。これに
より、マスクＰＭ１３のレジスト膜（遮光パターン３
ａ）剥離および洗浄処理に際して、遮光パターン２ａ，
２ｂを保護することができる。このため、遮光パターン
２ａ，２ｂの耐性を向上させることができる。特に、微
細な集積回路パターンを転写するための遮光パターン２
ａが形成されている場合、保護膜２３が遮光パターン２
ａの表面全体を覆う本構造は、遮光パターン２ａの耐剥
離性を向上させる上で好ましい。保護膜２３は、遮光パ
ターン２ａ，２ｂのパターン加工後に、例えばＣＶＤ法
またはスパッタリング等によって形成されている。レジ
スト膜の遮光パターン３ａは、その保護膜２３上にパタ
ーン形成されている。図４０（ｂ）は、遮光パターン３
ａを除去した状態を示している。新たな遮光パターンを
形成するには、前記実施の形態１と同様に遮光パターン
形成用のレジスト膜を塗布し、これに電子線等を用いて
パターンを描画すれば良い。なお、この構造は、前記実
施の形態１〜１２のいずれのマスクについても適用でき
る。

【０１８２】本実施の形態１３においては、前記実施の
形態１〜１２で得られる効果の他に、マスクＰＭ１３の
寿命を向上させることができる、という効果を得ること
が可能となる。

【０１８３】（実施の形態１４）本実施の形態１４は、
前記実施の形態１３の変形例を説明するものである。

【０１８４】図４１（ａ）は、本実施の形態１４のマス
クＰＭ１４断面の具体例を示している。本実施の形態１
４においては、保護膜２３が、遮光パターン２ａ，２ｂ
の上面のみに被着されている場合が例示されている。こ
の場合の保護膜２３は、マスク基板１上に遮光膜をスパ
ッタリング法によって堆積した後、その上に、保護膜２
３をＣＶＤ法またはスパッタリング法等によって堆積
し、さらに、遮光膜をパターン加工することで遮光パタ
ーン２ａ，２ｂを形成する際に同時に形成される。それ
以外は、前記実施の形態１３と同じである。図４１
（ｂ）は、遮光パターン３ａを除去した状態を示してい
る。この場合も遮光パターン２ａ，２ｂの耐性を向上さ
せることができ、マスクＰＭ１４の寿命を向上させるこ
とが可能となる。

【０１８５】（実施の形態１５）本実施の形態１５は、
マスクの変形例を説明するものである。

【０１８６】本発明者の検討によれば、前記集積回路パ
ターンやマークパターンを形成するためのレジスト膜の
遮光パターンをマスク基板の主面上に形成した後、その
主面上に、その遮光パターンを覆う透明な保護膜を形成
することも有効であることが分かった。これにより、上
記レジスト膜で形成される遮光パターンの機械的強度を
向上させることができる。また、保護膜によって酸素を
遮断することにより、レジスト膜で形成される遮光パタ
ーンの膜質の変化を防止することができる。

【０１８７】図４２は、その具体例を示している。マス
クＰＭ１５を構成するマスク基板１の主面上全面には、
例えば酸化シリコン膜または塗布ケイ素化合物からなる
保護膜２４が形成されている。保護膜２４を酸化シリコ
ン膜等とする場合は、例えばスパッタリング法やＣＶＤ
法によって形成すれば良い。また、保護膜２４を塗布ケ
イ素化合物とする場合は、その塗布後に、例えば１００
〜２００°程度の熱処理を施すと良い。

【０１８８】また、本実施の形態１５のマスクＰＭ１５
においては、保護膜２４が、遮光パターン２ａ，２ｂ，
３ａを覆うように、マスク基板１の主面上全面に堆積さ
れている。すなわち、マスクＰＭ１５を検査装置や露光
装置等に装着する場合、マスクＰＭ１５の保護膜２４が
検査装置や露光装置等の装着部に接する構造となる。し
たがって、前記実施の形態１〜１４と同様に、検査装置
や露光装置等の装着部５がマスク基板１上のレジスト膜
のパターン（遮光パターン３ａ等）に直接接することが
ないので、その装着に起因するレジスト膜の剥離や削れ
を防止でき、それに起因する異物の発生を防止できる。
なお、この構造は、前記実施の形態１〜１４のフォトマ
スクにも適用できる。

【０１８９】（実施の形態１６）本実施の形態１６にお
いては、マスク上にメタルの遮光パターンとレジスト膜
の遮光パターンとを形成した場合に生じる問題およびそ
れを解決する手段について説明する。

【０１９０】図４３（ａ）は、ウエハ上において互いに
隣接する複数のラインパターンを転写するマスクの要部
平面図であって、そのラインパターンを転写するメタル
の遮光パターン２ａとレジスト膜の遮光パターン３ａと
の接続部を示している。また、図４３（ｂ）は（ａ）の
Ａ−Ａ線の断面図を示している。

【０１９１】ここでは、遮光パターン２ａ，３ａが位置
ずれ無く重なっている場合が例示されている。しかし、
遮光パターン２ａ，３ａは、それぞれ別々にパターン加
工するものであるから、必ずしもこのように位置合わせ
良く配置できるわけではなく、図４４（ａ）に示すよう
に、パターンの幅方向にずれてしまう場合もある。この
ようにパターンがずれてしまうと、隣接パターン間隔ｄ
１を確保することができないとう問題が生じる。また、
図４４（ｂ）に示すように、孤立した遮光パターン２
ａ，３ａの重なり部分であっても、各々のパターンがそ
の幅方向に大幅にずれてしまい充分な接続状態を確保で
きない場合もある。

【０１９２】そこで、図４５に示すように、本実施の形
態１６のマスクＰＭ１６においては、本来、メタルの遮
光パターン２ａと、レジスト膜の遮光パターン３ａとを
接続すべき箇所であっても所定の条件に該当する場合、
メタルの遮光パターン２ａと、レジスト膜の遮光パター
ン３ａとを離して配置するようにした。

【０１９３】図４６（ａ）は、本実施の形態１６のマス
クＰＭ１６において、メタルの遮光パターン２ａと、レ
ジスト膜の遮光パターン３ａとの位置関係がパターン幅
方向にずれて配置されてしまった場合を示している。図
４６（ｂ）は、そのマスクＰＭ１６を用いてウエハ８上
の導体膜パターン１０ａ１を形成した場合の平面図を示
している。また、図４６（ｃ）は（ｂ）のＡ−Ａ線の断
面図を示している。ところで、本来、導体膜パターン１
０ａ１，１０ａ１は接続されなければならないので、図
４７（ａ）〜（ｃ）に示すように、導体膜パターン１０
ａ１，１０ａ１をその上層の導体膜パターン１０ｆで接
続するようにした。図４７（ａ）は導体膜パターン１０
ａ１，１０ａ１の相対的位置関係が良好な場合を示し、
（ｂ）はずれてしまった場合を示し、（ｃ）は（ａ），
（ｂ）のＡ−Ａ線の断面図を示している。導体膜パター
ン１０ａ１，１０ａ１の各々は、絶縁膜９ｂに形成され
たスルーホール２５を通じて導体膜パターン１０ｆに電
気的に接続され互いに電気的に接続されている。

【０１９４】（実施の形態１７）本実施の形態１７は、
前記実施の形態１６で説明した課題を解決するための別
の手段を説明するものである。

【０１９５】本実施の形態１７においては、メタルの遮
光パターンおよびレジスト膜の遮光パターンの両方また
は一方において、その各々の接続部を他のパターン部分
よりも幅広とした。図４８は、その具体例を示してい
る。図４８（ａ）はマスクＰＭ１７の要部平面図、
（ｂ）は（ａ）のＡ−Ａ線の断面図を示している。ここ
では、メタルの遮光パターン２ａの端部が、他の部分よ
りも幅広となっている。レジスト膜の遮光パターン３ａ
の端部は、メタルの遮光パターン２ａの幅広部分と重な
るようになっている。これにより、メタルの遮光パター
ン２ａと、レジスト膜の遮光パターン３ａとの相対的位
置が多少ずれたとしても各々のパターンの重なり量を充
分に確保することができる。マスクＰＭ１７によって転
写されるパターンを図４９に示す。メタルの遮光パター
ン２ａで転写された導体膜パターン１０ａ１と、レジス
ト膜の遮光パターン３ａで転写された導体膜パターン１
０ａ１との接続部分には幅広部分が形成されるが、双方
は設計通り接続されている。なお、図４９（ａ）はウエ
ハの要部平面図、（ｂ）は（ａ）のＡ−Ａ線の断面図で
ある。

【０１９６】また、他の方法として、遮光パターン２
ａ，３ａの重なり量を、パターンの位置合わせ精度以上
としても良い。

【０１９７】（実施の形態１８）本実施の形態１８は、
前記実施の形態１７の変形例を説明するものである。

【０１９８】本実施の形態１８においては、図５０に示
すように、マスクＰＭ１８のメタルの遮光パターン２ａ
およびレジスト膜の遮光パターン３ａの両方において、
各々の接続部分を幅広とした。図５０（ａ）は遮光パタ
ーン２ａ，３ａが位置合わせ良く配置された場合を示
し、（ｂ）は遮光パターン２ａ，３ａがその幅方向にず
れて配置された場合を示している。この場合もメタルの
遮光パターン２ａと、レジスト膜の遮光パターン３ａと
の相対的位置が多少ずれたとしても各々のパターンの重
なり量を充分に確保することができる。また、この場合
は、遮光パターン２ａ，３ａの端部の太らせ量を小さく
できるので、隣接ピッチの狭い転写パターンの転写にも
使用できる。

【０１９９】（実施の形態１９）本実施の形態１９にお
いては、例えばゲートアレイやスタンダードセル等のよ
うなＡＳＩＣ（Application Specific IC）の製造に本
発明の技術思想を適用した場合について説明する。

【０２００】図５１は、本実施の形態１９の半導体チッ
プ８ｃ４の構成例を示している。半導体チップ８ｃ４の
主面には、メモリ部、ＩＦ制御部、ＣＰＵ部、アプリケ
ーションロジック回路およびアナログ部が配置されてい
る。半導体チップ８ｃ４において、これらの回路群の外
周には、複数の入出力回路領域２６が半導体チップ８ｃ
４の外周に沿って並んで配置されている。各入出力回路
領域２６には、入力回路、出力回路または入出力双方法
回路等が配置されている。さらに、その外周には、各入
出力回路領域２５毎にボンディングパッドＢＰが配置さ
れている。

【０２０１】このうち、ＩＦ制御部およびアプリケーシ
ョンロジック回路は、顧客の要求等により修正や変更が
生じ易い。そこで、その部分をゲートアレイ化し、か
つ、前記実施の形態１〜１８で説明したようにその部分
を転写するマスク上の遮光パターンをレジスト膜で形成
するようにした。また、それ以外の回路領域のパターン
を転写するマスク上の遮光パターンをメタルで形成し
た。

【０２０２】図５２（ａ）は、上記ＩＦ制御部およびア
プリケーションロジック回路に配置された基本セルＢＣ
の平面図、（ｂ）は（ａ）の断面図を示している。ＩＦ
制御部およびアプリケーションロジック回路の形成領域
には、例えば複数の基本セルＢＣが全面に敷き詰められ
て配置されている（いわゆるＳＯＧ構造：Sea Of Gat
e）。基本セルＵＣは、例えば２個のｎＭＩＳＱｎおよ
び２個のｐＭＩＳＱｐで構成されている。ゲート電極１
０ｂは、ｎＭＩＳＱｎおよびｐＭＩＳＱｐに共有されて
おり、双方の領域に跨って配置されている。電源配線１
０ＶDDは、高電位（例えば３．３Ｖまたは１．８Ｖ程
度）側の電源配線であり、電源配線１０ＶSSは、低電位
（例えば０Ｖ程度）側の電源配線である。電源配線１０
ＶDD，１０ＶSSは、ゲート電極１０ｂに交差し、かつ、
ｎウエルＮＷＬおよびｐウエルＰＷＬの延在方向に沿う
ように配置されている。なお、ｎＭＩＳＱｎおよびｐＭ
ＩＳＱｐの縦構造については、前記実施の形態１で説明
したので、説明を省略する。

【０２０３】このような基本セルＢＣの段階までは形成
されている。また、基本セルＢＣの段階までのパターン
の形状は定まっているので、この基本セルＢＣのパター
ンは、通常のマスクでパターン形成する。所望の回路
は、この上層の配線層、コンタクトホールおよびスルー
ホールの配置によって構成する。図５２（ｃ）は、第１
層配線１０ｅ、第２層配線１０ｇおよび第３層配線１０
ｈを形成した後の断面図を示している。第２層配線１０
ｇは、層間絶縁膜９ｆに穿孔されたスルーホール２７ａ
を通じて第１層配線１０ｅと電気的に接続されている。
また、第３層配線１０ｈは、層間絶縁膜９ｇに穿孔され
たスルーホール２７ｂを通じて第２層配線１０ｇと電気
的に接続されている。このような第１〜第３層配線１０
ｅ，１０ｇ，１０ｈのパターン形状、コンタクトホール
１５およびスルーホール２７ａ、２７ｂの配置は、顧客
の要求により種々変更される場合があるので、それらの
パターン形成に際しては、レジスト膜で形成された遮光
パターンを有するマスクを用いる。

【０２０４】次に、マスク上のパターンの変更の一例を
説明する。

【０２０５】図５３は、上記基本セルＢＣを用いて形成
されたＮＡＮＤ回路ＮＤを例示している。図５３（ａ）
はＮＡＮＤ回路ＮＤのシンボル図、（ｂ）はその回路
図、（ｃ）はそのレイアウト平面図を示している。ここ
には、２つの入力Ｉ１，Ｉ２および１つの出力Ｆを有す
るＮＡＮＤ回路ＮＤが例示されている。

【０２０６】図５３（ｃ）に示すように、入力Ｉ１，Ｉ
２に接続された配線１０ｉ，１０ｉは、それぞれコンタ
クトホール１５ａ，１５ａを通じてゲート電極１０ｂ，
１０ｂと電気的に接続されている。電源配線１０ＶDD
は、コンタクトホール１５ｂ，１５ｃを通じて両方のｐ
ＭＩＳＱｐの半導体領域１４と電気的に接続されてい
る。配線１０ｊは、コンタクトホール１５ｄを通じて両
方のｐＭＩＳＱｐに共有の半導体領域１４と電気的に接
続されている。また、配線１０ｊは、コンタクトホール
１５ｅを通じて一方のｎＭＩＳＱｎの半導体領域１３と
電気的に接続されている。さらに、電源配線１０ＶSS
は、コンタクトホール１５ｆを通じて一方のｎＭＩＳＱ
ｎの半導体領域１３と電気的に接続されている。なお、
図５３ではコンタクトホール１５ａ〜１５ｆの平面形状
が四角形状で示されているが、実際には一般的に略円形
状になる。

【０２０７】このＮＡＮＤ回路ＮＤのコンタクトホール
および配線のパターンを転写するためのマスクにおける
パターンの要部平面図の一例を図５４（ａ）、（ｂ）に
示す。なお、図５４（ａ）、（ｂ）のマスクは別々のも
のなので、双方の位置関係が分かるようにＸ−Ｙ軸を表
示した。

【０２０８】図５４（ａ）は、図５３（ｃ）のコンタク
トホール１５ａ〜１５ｆをウエハ上に転写するためのマ
スクＰＭ１９Cのパターンを例示している。遮光膜３ｆ
は、前記実施の形態１等で説明した遮光パターン３ａと
同一のレジスト材料で形成されている。遮光膜３ｆに
は、部分的に遮光膜３ｆが除去されて平面四角形状の微
細な光透過パターン１６ｇが複数箇所に開口されてい
る。光透過パターン１６ｇがコンタクトホール１５ａ〜
１５ｆを形成するパターンである。マスク上のパターン
をウエハ上に転写する際、ウエハ上ではポジ型のレジス
ト膜を使用する。

【０２０９】図５４（ｂ）は、図５３（ｃ）の配線１０
ｉ，１０ｊおよび電源配線１０ＶDD，１０ＶSSをウエハ
上に転写するためのマスクＰＭ１９Lのパターンを例示
している。遮光膜３ｇは、前記実施の形態１等で説明し
た遮光パターン３ａと同一のレジスト材料で形成されて
いる。遮光膜３ｇには、部分的に遮光膜３ｇが除去され
て光透過パターン１６ｈが複数箇所に開口されている。
光透過パターン１６ｈが配線１０ｉ，１０ｊおよび電源
配線１０ＶDD，１０ＶSSを形成するパターンである。マ
スク上のパターンをウエハ上に転写する際、ウエハ上で
はネガ型のレジスト膜を使用する。

【０２１０】図５５は、上記基本セルＢＣを用いて形成
された２入力のＮＯＲ回路ＮＲを例示している。図５５
（ａ）はＮＯＲ回路ＮＲのシンボル図、（ｂ）はその回
路図、（ｃ）はそのレイアウト平面図を示している。こ
こでは、図５３（ｃ）のＮＡＮＤ回路構成と異なる部分
を説明する。

【０２１１】図５５（ｃ）に示すように、電源配線１０
ＶDDは、コンタクトホール１５ｂを通じて一方のｐＭＩ
ＳＱｐの半導体領域１４と電気的に接続されている。配
線１０ｋは、コンタクトホール１５ｇを通じて一方のｐ
ＭＩＳＱｐの半導体領域１４と電気的に接続されてい
る。また、配線１０ｋは、コンタクトホール１５ｈを通
じて両方のｎＭＩＳＱｎの共有の半導体領域１３と電気
的に接続されている。さらに、電源配線１０ＶSSは、コ
ンタクトホール１５ｆ，１５ｉを通じて両方のｎＭＩＳ
Ｑｎの半導体領域１３と電気的に接続されている。な
お、図５５でもコンタクトホール１５ａ，１５ｂ，１５
ｆ、１５ｇ〜１５ｉの平面形状が四角形状で示されてい
るが、実際には一般的に略円形状になる。

【０２１２】このＮＯＲ回路ＮＲのコンタクトホールお
よび配線のパターンを転写するためのマスクにおけるパ
ターンの要部平面図の一例を図５６（ａ）、（ｂ）に示
す。なお、図５６（ａ）、（ｂ）のマスクは別々のもの
なので、双方の位置関係が分かるようにＸ−Ｙ軸を表示
した。

【０２１３】図５６（ａ）は、図５５（ｃ）のコンタク
トホール１５ａ，１５ｂ，１５ｆ、１５ｇ〜１５ｉをウ
エハ上に転写するためのマスクＰＭ１９Cのパターンを
例示している。遮光膜３ｈは、前記実施の形態１等で説
明した遮光パターン３ａと同一のレジスト材料で形成さ
れている。遮光膜３ｈには、遮光膜３ｈが部分的に除去
されて平面四角形状の微細な光透過パターン１６ｉが複
数箇所に開口されている。光透過パターン１６ｉがコン
タクトホール１５ａ，１５ｂ，１５ｆ、１５ｇ〜１５ｉ
を形成するパターンである。マスク上のパターンをウエ
ハ上に転写する際、ウエハ上ではポジ型のレジスト膜を
使用する。

【０２１４】図５６（ｂ）は、図５５（ｃ）の配線１０
ｉ，１０ｋおよび電源配線１０ＶDD，１０ＶSSをウエハ
上に転写するためのマスクＰＭ１９Lのパターンを例示
している。遮光膜３ｉは、前記実施の形態１等で説明し
た遮光パターン３ａと同一のレジスト材料で形成されて
いる。遮光膜３ｉには、遮光膜３ｉが部分的に除去され
て光透過パターン１６ｊが複数箇所に開口されている。
光透過パターン１６ｊが配線１０ｉ，１０ｋおよび電源
配線１０ＶDD，１０ＶSSを形成するパターンである。マ
スク上のパターンをウエハ上に転写する際、ウエハ上で
はネガ型のレジスト膜を使用する。

【０２１５】このような図５４および図５６のマスクＰ
Ｍ１９C，ＰＭ１９Lのパターン変更は、前記実施の形態
１等で説明したの同様に行えば良い。例えば図５４のマ
スクＰＭ１９CのＮＡＮＤ回路用のパターンを、図５６
のマスクＰＭ１９CのＮＯＲ回路用のパターンに変更す
るには、図５４のマスクＰＭ１９C上の遮光膜３ｆを除
去した後、マスク基板上に新たに前記遮光膜形成用のレ
ジスト膜を塗布し、そのレジスト膜にＮＯＲ回路用のパ
ターンを電子線または紫外線等により描画することによ
り、図５６のマスクＰＭ１９Cの遮光膜３ｈおよび光透
過パターン１６ｉを形成すれば良い。すなわち、ＮＡＮ
Ｄ回路からＮＯＲ回路に、逆にＮＯＲ回路からＮＡＮＤ
回路にパターンを容易に、短時間のうちに変更すること
ができる。したがって、そのマスクを用いる半導体集積
回路装置の開発および製造時間を大幅に短縮できる。ま
た、材料費および工程費を下げられるので、半導体集積
回路装置のコストを大幅に低減することが可能となる。
このため、少量生産の半導体集積回路装置であってもコ
スト低減を実現することが可能となる。

【０２１６】このように本実施の形態１９においても前
記実施の形態１等と同様の効果が得られる。

【０２１７】（実施の形態２０）本実施の形態２０にお
いては、例えばマスクＲＯＭの製造に本発明の技術思想
を適用した場合について説明する。

【０２１８】マスクＲＯＭでは、メモリセルが１つのＭ
ＩＳで形成されることから大容量のメモリを実現でき
る。また、書き込み動作が不要なため全体の回路構成を
シンプルにすることができる。しかし、顧客の要求に応
じてメモリの内容が変わるので、ＴＡＴが他のＲＯＭ
（例えばＥＥＰＲＯＭ（Electric Erasable Programmab
leRead Only Memory））に比べて長くなる。また、顧客
の多種多様なＲＯＭコード毎に異なったマスクを作成し
なければならないので、少量生産のときには製品コスト
が高くなるという問題がある。そこで、本実施の形態２
０においては、上記ベースデータを基礎として、メモリ
セル領域部分の変更を伴う各種パターンを、上記レジス
ト膜を遮光パターンとするマスクを用いて転写すること
により、メモリ内容を変更するようにした。なお、マス
クにおいて、メモリセル領域以外の領域のパターンを転
写するパターンは、メタルからなる遮光パターンで形成
した。もちろん、その集積回路パターンの全てをレジス
ト膜からなる遮光パターンで形成しても良い。

【０２１９】図５７は、マスクＲＯＭのベースデータを
示しており、（ａ）はメモリセル領域のレイアウト平面
図、（ｂ）はその回路図、（ｃ）は（ａ）のＡ−Ａ線の
断面図を示している。ここでは、イオン注入プログラム
方式のマスクＲＯＭが例示されている。データ線１０ｍ
は、コンタクトホール１５ｊを通じて半導体領域１３と
電気的に接続されている。ゲート電極１０ｂは、ワード
線ＷＬの一部で形成されている。データ線１０ｍとワー
ド線ＷＬとの交点近傍の１つのｎＭＯＳＱｎによって１
つのメモリセルが形成されている。このイオン注入プロ
グラム方式のＲＯＭでは、メモリセルを構成するｎＭＩ
ＳＱｎのチャネル領域に不純物を導入するか否かで、ｎ
ＭＩＳＱｎのしきい値電圧を高いタイプ（ワード線ＷＬ
がハイレベルでも導通しない程度に高い）と、しきい値
電圧の低いタイプ（ワード線ＷＬがハイレベルで導通）
とに作り分け、それを情報の“０”，“１”に対応させ
る方式である。このベースデータのパターンの転写は、
前記メタルを遮光パターンとするマスクを使用した。も
ちろん、そのベースデータのパターンをレジスト膜から
なる遮光パターンで形成しても良い。

【０２２０】次に、マスクＲＯＭでの情報書き換え方法
の一例を図５８〜図６０により説明する。なお、図５８
〜５９の各図において、（ａ）はマスクの要部平面図、
（ｂ）はメモリの情報書き込み用のパターンを示すマス
クＲＯＭのメモリセル領域のレイアウト平面図、（ｃ）
は情報書き込み工程時の図５７（ａ）のＡ−Ａ線に相当
する部分の断面図を示している。

【０２２１】まず、図５８では、（ａ）に示すマスクＰ
Ｍ２０を用いて、データベース上に（ｂ）に示す開口パ
ターン２８ａを形成し、（ｃ）に示すように、開口パタ
ーン２８ａから露出する半導体基板８ｓに不純物をイオ
ン注入することにより、メモリ情報を書き込む場合を例
示している。マスクＰＭ２０の遮光膜３ｊは、前記実施
の形態１の遮光パターン３ａと同じレジスト材料からな
る。遮光膜３ｊの一部は除去されて平面四角形状の光透
過パターン１６ｋが開口されている。この光透過パター
ン１６ｋは、ウエハ８上のレジスト膜１１ｂに開口パタ
ーン２８ａを形成するパターンとなっている。レジスト
膜１１ｂは、ポジ型のレジストを用いている。なお、情
報書き込みのための不純物注入工程は、ゲート電極１０
ｂ（すなわち、ワード線ＷＬ）の形成工程前に行う。そ
の不純物としては、ｎＭＩＳＱｎのしきい値を高くした
い場合は、例えばホウ素を導入すれば良いし、ｎＭＩＳ
Ｑｎのしきい値を低くしたい場合は、例えばリンまたは
ヒ素を導入すれば良い。

【０２２２】次に、図５９では、（ａ）に示すマスクＰ
Ｍ２０を用いて、データベース上に（ｂ）に示す開口パ
ターン２８ｂ，２８ｃを形成し、（ｃ）に示すように、
開口パターン２８ｂ，２８ｃから露出する半導体基板８
ｓに不純物をイオン注入することにより、メモリ情報を
書き込む場合を例示している。マスクＰＭ２０の遮光膜
３ｋは、前記実施の形態１の遮光パターン３ａと同じレ
ジスト材料からなる。遮光膜３ｋの一部は除去されて平
面四角形状の２個の光透過パターン１６ｍ，１６ｎが開
口されている。この光透過パターン１６ｍ，１６ｎは、
ウエハ８上のレジスト膜１１ｂに開口パターン２８ｂ，
２８ｃを形成するパターンとなっている。

【０２２３】次に、図６０では、（ａ）に示すマスクＰ
Ｍ２０を用いて、データベース上に（ｂ）に示す開口パ
ターン２８ｄを形成し、（ｃ）に示すように、開口パタ
ーン２８ｄから露出する半導体基板８ｓに不純物をイオ
ン注入することにより、メモリ情報を書き込む場合を例
示している。マスクＰＭ２０の遮光膜３ｍは、前記実施
の形態１の遮光パターン３ａと同じレジスト材料からな
る。遮光膜３ｍの一部は除去されて光透過パターン１６
ｐｍ開口されている。この光透過パターン１６ｐは、ウ
エハ８上のレジスト膜１１ｂに開口パターン２８ｄを形
成するパターンとなっている。

【０２２４】このような図５８〜図６０のマスクＰＭ２
０のパターン変更は、前記実施の形態１等で説明したの
同様に行えば良い。例えば図５８のマスクＰＭ２０のパ
ターンを、図５９のマスクＰＭ２０のパターンに変更す
るには、図５８のマスクＰＭ２０上の遮光膜３ｊを除去
した後、マスク基板上に新たに前記遮光膜形成用のレジ
スト膜を塗布し、そのレジスト膜の所定位置に電子線ま
たは紫外線等を照射することにより、図５９のマスクＰ
Ｍ２０の遮光膜３ｋおよび光透過パターン１６ｍ，１６
ｎを形成すれば良い。これにより、多品種のマスクＲＯ
Ｍを効率的に製造することができる。また、多品種のマ
スクＲＯＭのＴＡＴを大幅に短縮できる。また、材料費
および工程費を下げられるので、少量生産であってもマ
スクＲＯＭのコストを大幅に下げることが可能となる。

【０２２５】このように本実施の形態２０においても前
記実施の形態１等と同様の効果が得られる。

【０２２６】（実施の形態２１）本実施の形態２１は、
前記実施の形態２０の変形例であって、前記実施の形態
２０のマスクＲＯＭとは異なる情報書き換え方式を説明
するものである。

【０２２７】図６１は、本実施の形態２１のマスクＲＯ
Ｍのベースデータを示しており、（ａ）はメモリセル領
域のレイアウト平面図、（ｂ）はその回路図、（ｃ）は
（ａ）のＡ−Ａ線の断面図を示している。ここでは、コ
ンタクトホールプログラム方式のマスクＲＯＭが例示さ
れている。このコンタクトホールプログラム方式のＲＯ
Ｍでは、半導体領域１３とデータ線１０ｍとを接続する
コンタクトホール（図６１（ｂ）の破線）のレイアウト
の仕方でプログラムを行う方式である。本実施の形態２
１においても、ベースデータのパターンの転写は、前記
メタルを遮光パターンとするマスクを使用した。

【０２２８】次に、マスクＲＯＭでの情報書き換え方法
の一例を図６２〜図６５により説明する。なお、図６
２，図６４および図６５の各図において、（ａ）はマス
クの要部平面図、（ｂ）はメモリの情報書き込み用のパ
ターンを示すマスクＲＯＭのメモリセル領域のレイアウ
ト平面図、（ｃ）はその回路図、（ｄ）は（ｂ）のＡ−
Ａ線の断面図を示している。

【０２２９】まず、図６２では、（ａ）に示すマスクＰ
Ｍ２１を用いて、データベース上に（ｂ）に示すコンタ
クトホール１５ｋを形成し、（ｃ）、（ｄ）に示すよう
に、所定のｎＭＩＳＱｎの半導体領域１３とデータ線１
０ｍとを接続することにより、メモリ情報を書き込む場
合を例示している。

【０２３０】マスクＰＭ２１の遮光膜３ｐは、前記実施
の形態１の遮光パターン３ａと同じレジスト材料からな
る。遮光膜３ｐの一部は除去されて平面四角形状の光透
過パターン１６ｍが開口されている。この光透過パター
ン１６ｍは、ウエハ８上のレジスト膜にコンタクトホー
ル１５ｋ形成用の開口パターンを形成するパターンとな
っている。このコンタクトホール１５ｋの形成方法は、
前記実施の形態１等で説明したのと同じである。簡単に
説明すると次の通りである。まず、図６３（ａ）に示す
ように、絶縁膜９ｄ上に、ポジ型のレジスト膜１１ｂを
塗布した後、そのレジスト膜１１ｂに上記図６２のマス
クＰＭ２１を用いてパターンを転写し、現像処理等を施
すことで開口パターン２８ｅを形成する。続いて、その
レジスト膜１１ｂをエッチングマスクとして、エッチン
グ処理を施すことにより、図６３（ｂ）に示すように、
絶縁膜９ｄに、半導体基板８ｓの一部が露出するような
コンタクトホール１５ｋを形成する。

【０２３１】次に、図６４では、（ａ）に示すマスクＰ
Ｍ２１を用いて、データベース上に（ｂ）に示す２個の
コンタクトホール１５ｍ，１５ｎを形成し、（ｃ）、
（ｄ）に示すように、所定のｎＭＩＳＱｎの半導体領域
１３とデータ線１０ｍとを接続することにより、メモリ
情報を書き込む場合を例示している。マスクＰＭ２１の
遮光膜３ｑは、前記実施の形態１の遮光パターン３ａと
同じレジスト材料からなる。遮光膜３ｑの一部は除去さ
れて平面四角形状の光透過パターン１６ｑが開口されて
いる。この光透過パターン１６ｑは、ウエハ８上のレジ
スト膜にコンタクトホール１５ｍ，１５ｎおよびワード
線コンタクトホール形成用の開口パターンを形成するパ
ターンとなっている。このコンタクトホール１５ｍ，１
５ｎおよびワード線コンタクトホールの形成方法は、前
記図６３（ａ），（ｂ）で説明したのと同じなので説明
を省略する。

【０２３２】次に、図６５では、（ａ）に示すマスクＰ
Ｍ２１を用いて、データベース上に（ｂ）に示す３個の
コンタクトホール１５ｋ，１５ｍ，１５ｎを形成し、
（ｃ）、（ｄ）に示すように、所定のｎＭＩＳＱｎの半
導体領域１３とデータ線１０ｍとを接続することによ
り、メモリ情報を書き込む場合を例示している。マスク
ＰＭ２１の遮光膜３ｒは、前記実施の形態１の遮光パタ
ーン３ａと同じレジスト材料からなる。遮光膜３ｒの一
部は除去されて平面四角形状の光透過パターン１６ｒが
開口されている。この光透過パターン１６ｒは、ウエハ
８上のレジスト膜にコンタクトホール１５ｋ，１５ｍ，
１５ｎおよびワード線コンタクトホール形成用の開口パ
ターンを形成するパターンとなっている。このコンタク
トホール１５ｋ，１５ｍ，１５ｎおよびワード線コンタ
クトホールの形成方法は、前記図６３（ａ），（ｂ）で
説明したのと同じなので説明を省略する。

【０２３３】このような図６２、図６４および図６５の
マスクＰＭ２１のパターン変更は、前記実施の形態１等
で説明したの同様に行えば良い。例えば図６２のマスク
ＰＭ２１のパターンを、図６４のマスクＰＭ２１のパタ
ーンに変更するには、図６２のマスクＰＭ２１上の遮光
膜３ｐを除去した後、マスク基板上に新たに前記遮光膜
形成用のレジスト膜を塗布し、そのレジスト膜の所定位
置に電子線または紫外線等を照射することにより、図６
４のマスクＰＭ２１の遮光膜３ｑおよび光透過パターン
１６ｑを形成すれば良い。これにより、前記実施の形態
２０と同様に、多品種のマスクＲＯＭを効率的に製造す
ることができる。また、多品種のマスクＲＯＭのＴＡＴ
を大幅に短縮できる。また、材料費および工程費を下げ
られるので、少量生産であってもマスクＲＯＭのコスト
を大幅に下げることが可能となる。

【０２３４】このように本実施の形態２１においても前
記実施の形態１等と同様の効果が得られる。

【０２３５】（実施の形態２２）本実施の形態２２は、
前記実施の形態２０の変形例であって、前記実施の形態
２０とは異なる構造のマスクＲＯＭを説明するものであ
る。

【０２３６】図６６は、本実施の形態２２のＮＡＮＤ型
のマスクＲＯＭの一部を示している。メモリセルを構成
する複数のｎＭＩＳＱｎが半導体領域１３を介して並列
に接続されている。プログラム方式は、イオン注入方式
が採られている。すなわち、イオン注入された部分のｎ
ＭＩＳＱｎ（メモリセル）がデプレッション型となり、
イオン注入されていない部分のｎＭＩＳＱｎ（メモリセ
ル）がエンハンスメント型となり、これらがそれぞれ情
報の“０”，“１”に対応するようになっている。

【０２３７】図６６では、ｎＭＩＳＱｎｄのチャネル領
域に不純物が導入されデプレッション型となっている場
合が例示されている。メモリの情報書き込み用のパター
ンを示す開口パターン２８ｆは、ｎＭＩＳＱｎｄにプロ
グラム（不純物イオン注入）を行う際のイオン注入マス
クの開口パターンを示している。なお、半導体領域１３
ＶSSは、低電位（例えば０Ｖ＝ＧＮＤ）側の電源配線と
しての機能も有している。

【０２３８】本実施の形態２２におけるマスク上のパタ
ーンの変更方法やプログラムのためのウエハへの選択的
な不純物の導入方法は、前記実施の形態２０と同じなの
で説明を省略する。

【０２３９】本実施の形態２２においても、前記実施の
形態２１と同様の効果を得ることが可能となる。

【０２４０】（実施の形態２３）本実施の形態において
は、前記したレジスト膜を遮光パターンとするマスクを
用いて半導体集積回路装置の特性調整を行う場合につい
て説明する。

【０２４１】図６７および図６８は、ウエハ上に形成さ
れる半導体集積回路装置内の回路であって、その特性調
整を行う回路を例示している。

【０２４２】図６７は、直列に接続された複数の抵抗Ｒ
１〜Ｒｎによる特性調整の回路図を示している。回路
（例えば半導体集積回路装置のＣＰＵ等）に接続された
端子Ｔａと、各抵抗Ｒ１〜Ｒｎに接続された端子Ｔｂ１
〜Ｔｂｎとの接続状態を接続部Ｊ１によって変えること
で回路全体の抵抗値を変えるようになっている。

【０２４３】また、図６８は、直列に接続された複数の
コンデンサＣ１〜Ｃｎによる特性調整の回路図を示して
いる。回路に接続された端子Ｔａと、各Ｃ１〜Ｃｎに接
続された端子Ｔｂ１〜Ｔｂｎとの接続状態を接続部Ｊ１
によって変えることで回路全体の容量値を変えるように
なっている。

【０２４４】半導体集積回路装置の開発時等において
は、上記のような抵抗や容量の値を種々変えることで、
例えば信号のタイミング調整等のような半導体集積回路
装置の特性調整を行う場合がある。このようなパターン
を転写する際に通常のマスクを用いる場合には、図６７
および図６８の回路図からも分かるように変更部分（接
続部Ｊ１）自体は小さいにもかかわらず、調整の度にマ
スクを製造し直さなければならない。したがって、マス
クの製造に時間がかかるので、半導体集積回路装置の開
発期間を長くなる。また、無駄が多く、材料費および工
程費が増加するので、半導体集積回路装置のコストも高
くなる。

【０２４５】そこで、本実施の形態においては、マスク
において、上記接続部Ｊ１を転写する部分をレジスト膜
を遮光パターンにより形成するようにした。図６９
（ａ）は、ウエハ上に形成される上記端子Ｔａ，Ｔｂ１
〜Ｔｂｎ部分の平面図を模式的に示している。ここで
は、端子Ｔａは、端子Ｔｂ１〜Ｔｂｎのいずれとも接続
されていない。図６９（ｂ）は、（ａ）の端子Ｔａ，Ｔ
ｂ１〜Ｔｂｎを転写するためのマスクＰＭ２３上の遮光
パターン２ｇを示している。遮光パターン２ｇは、前記
実施の形態１等で説明した遮光パターン２ａと同じくメ
タルで構成されている。これをベースデータとする。こ
こで、例えば図７０（ａ）に示すように、端子Ｔａと端
子Ｔｂ１とを接続したい場合には、図７０（ｂ）に示す
ように、マスクＰＭ２３のマスク基板１の主面（メタル
の遮光パターン２ｇが形成された面）上において、端子
Ｔａ，Ｔｂ１の接続部Ｊ１に相当する位置に、レジスト
膜の遮光パターン３ｓを形成すれば良い。遮光パターン
３ｓのレジスト材料、形成方法および変更方法は前記実
施の形態１で説明したのと同じである。このため、端子
Ｔａと、端子Ｔｂ１〜Ｔｂｎとの接続変更を、容易に、
短時間のうちに、しかも低コストで行うことが可能とな
る。したがって、半導体集積回路装置の開発時間を大幅
に短縮できる。また、半導体集積回路装置のコストを低
減することが可能となる。

【０２４６】このような本実施の形態２３においても、
前記実施の形態１等と同様の効果を得ることが可能とな
る。

【０２４７】（実施の形態２４）本実施の形態において
は、前記したレジスト膜を遮光パターンとするマスクを
用いて半導体集積回路装置の論理回路を冗長する技術に
ついて説明する。

【０２４８】図７１は、ウエハ上に形成される冗長回路
を例示している。接続部Ｊ２をどのように接続するかに
よって端子Ｔｃ１〜Ｔｃ３間の接続状態を変えて冗長を
行うようになっている。なお、ＩＮＶはインバータ回路
である。

【０２４９】このような冗長回路構成においても、パタ
ーンを転写する際に通常のマスクを用いると、変更部分
（接続部Ｊ２）自体は小さいにもかかわらず、冗長のた
めにマスクを製造し直さなければならない。このため、
マスクの製造に時間がかかるので、半導体集積回路装置
の開発および製造期間が長くなる。また、無駄が多く、
材料費および工程費が増加するので、半導体集積回路装
置のコストも高くなる。

【０２５０】そこで、本実施の形態においては、マスク
において、上記接続部Ｊ２を転写する部分をレジスト膜
を遮光パターンにより形成するようにした。図７２
（ａ）は、ウエハ上に形成される上記端子Ｔｃ１〜Ｔｃ
３の部分の平面図を模式的に示している。ここでは、端
子Ｔｃ２は、端子Ｔｃ１，Ｔｃ３のいずれとも接続され
ていない。図７２（ｂ）は、（ａ）の端子Ｔｃ１〜Ｔｃ
３を転写するためのマスクＰＭ２４上のメタルの遮光パ
ターン２ｇを示している。これをベースデータとする。
ここで、例えば図７３（ａ）に示すように、端子Ｔｃ１
と端子Ｔｃ２とを接続したい場合には、図７３（ｂ）に
示すように、マスクＰＭ２４のマスク基板１の主面（メ
タルの遮光パターン２ｇが形成された面）上において、
端子Ｔｃ１，Ｔｃ２の接続部Ｊ２に相当する位置に、レ
ジスト膜の遮光パターン３ｓを形成すれば良い。遮光パ
ターン３ｓのレジスト材料、形成方法および変更方法は
前記実施の形態１で説明したのと同じである。このた
め、端子Ｔｃ１〜Ｔｃ３の接続変更を、容易に、短時間
のうちに、しかも低コストで行うことが可能となる。し
たがって、半導体集積回路装置の開発および製造時間を
大幅に短縮できる。また、半導体集積回路装置のコスト
を低減することが可能となる。

【０２５１】このような本実施の形態２４においても、
前記実施の形態１等と同様の効果を得ることが可能とな
る。

【０２５２】（実施の形態２５）本実施の形態において
は、前記実施の形態で説明したマスクの製造工程および
そのマスクを用いた半導体集積回路装置の製造工程にお
ける一連の流れの一例について説明する。

【０２５３】通常のマスクの製造工程においては、マス
ク基板の主面上全面にクロム等の遮光膜や前記した半透
明膜（ハーフトーン膜）が形成された基板（マスクブラ
ンクス）の製造工程と、そのマスクブランクスに半導体
集積回路形成用のパターンを形成するマスク製造工程に
分割できる。時にはその両者は別々の部署で製造され
る。

【０２５４】本実施の形態のマスクの製造工程において
は、マスクブランクスの製造工程、マスク基板の外周部
に種々の投影露光装置で共通に用いられるパターンを形
成する共通遮光パターンおよび集積回路パターンを形成
する共通デバイスパターンの形成工程、レジストパター
ン形成工程に分割される。それぞれの工程は別の部署、
別の会社で製造される場合がある。

【０２５５】例えば図７４（ａ）は、上記共通遮光パタ
ーンおよび共通デバイスパターンの形成工程を示してい
る。共通パターンは、製造する半導体集積回路装置毎
や、露光処理の際に用いる投影露光装置に応じて種々準
備することができる。まず、共通遮光パターン（図１の
マスクＰＭ１等では遮光パターン２ａ，２ｂに該当）を
形成する（工程１００）。続いて、欠陥の有無を検査す
る（工程１０１）。ここで、欠陥が無い場合には、共通
遮光パターンおよび共通デバイスパターン形成段階での
完成した共通マスクとしてストックする（工程１０
２）。一方、欠陥が有る場合は、修正等を行い（工程１
０３）、修正後にストックする（工程１０２）。

【０２５６】このように本実施の形態のマスク製造にお
いては、マスクの製造工程中においてマスク基板をスト
ックしておくことができるので、半導体集積回路装置の
製造および開発時間を大幅に短縮できる。通常のマスク
の場合は、マスク基板の途中工程で基板をストックする
ことができないので、遮光膜等の堆積（マスクブランク
ス製造工程）から所定パターンのパターニングまでを一
貫して行わなければならない。これに対して、本実施の
形態においては、共通遮光パターンおよび共通デバイス
パターンの製造工程までに製造されたマスクをストック
しておくことができる。このため、半導体集積回路装置
の開発や製造にあたり、具体的な集積回路パターン（デ
バイスパターン）の形成に際しては、そのストックされ
た段階からマスクの製造を開始することができるので、
マスクの製造時間を短縮することができる。このため、
集積回路パターンを形成する工程を短時間で終了するこ
とができる。したがって、本発明の技術思想は、前記し
たように、例えば品種展開の頻度が高いロジックデバイ
ス用のマスクの製造に特に好適である。また、図７４
（ａ）の段階のマスクの場合、前記領域ＲＥのメタル膜
は除去してしまうので、その領域にピンホール等の欠陥
があっても問題にならない。このため、マスクブランク
スの品質管理を緩和でき、マスクブランクスの歩留りを
大幅に向上できる。

【０２５７】次いで、図７４（ｂ）は、前記共通マスク
上にレジスト膜による遮光パターンを形成する工程を示
している。まず、上記共通マスクの集積回路パターン領
域に、前記したようにしてデバイス製造用のレジスト膜
の遮光パターン（図１のマスクＰＭ１等では遮光パター
ン３ａに該当）を形成する（工程１０４）。続いて、そ
のマスク基板に対して欠陥検査や寸法検査等の検査を行
う（工程１０５）。この検査に合格した場合は、マスク
の完成となる（工程１０６）。しかし、検査の結果、規
格から外れた不合格のフォトマスクは前記レジスト膜の
遮光パターンを除去し（工程１０７）、再利用される
（工程１０８）。このように本実施の形態においては、
共通マスクを再利用できる。すなわち、デバイス製造用
の遮光パターンが金属膜で形成された場合、これを除去
して再利用することはマスクの品質を確保する観点等か
ら難しい。これに対して、本実施の形態のようにレジス
ト膜を除去して再利用することは、時間も掛からない
し、また、マスクの品質を落とさずに容易に可能であ
る。したがって、資源の有効活用が可能となる。

【０２５８】次いで、図７４（ｃ）は、前記完成したマ
スクを半導体集積回路装置の製造工程に用い、ウエハ上
にパターンを転写する工程を示している。ここでは、完
成したマスクを用いてウエハ上に集積回路パターンを転
写する（工程１０９）。そして、マスクが劣化して使用
できなくなった場合や半導体集積回路装置の一部に変更
が生じた場合等においては、マスクを再度、レジスト除
去再生工程（工程１０８）に送り、共通マスクとして再
利用する。

【０２５９】このように本実施の形態によれば、マスク
の製造から半導体集積回路装置の製造工程にわたってマ
スクの再利用が可能となる。したがって、半導体集積回
路装置の開発や製造期間の短縮が可能となる。また、無
駄な材料や工程を低減することができるので、半導体集
積回路装置のコストを大幅に低減することが可能とな
る。

【０２６０】（実施の形態２６）本実施の形態において
は、前記マスクを用いた半導体集積回路装置の製造工程
における応用例について説明する。

【０２６１】ここでは、ロット毎にトリミングを行う場
合について説明する。すなわち、大量生産の中で多数ロ
ットの半導体集積回路装置の特性の平均的な特性変動情
報を、続くロットの半導体集積回路装置の配線層形成工
程にフィードバックし配線を修正することで、半導体集
積回路装置の特性調整を行う。この配線修正を、レジス
ト膜の遮光パターンを有するマスクによって行う。

【０２６２】図７５は、その流れを例示している。素子
形成工程３０１では、ウエハ上に所定の集積回路素子を
形成する。続く配線層形成工程（工程３０２）では、ウ
エハ上に配線を形成することで集積回路を形成する。こ
こで、半導体集積回路装置の全ての配線層を形成し、半
導体集積回路装置の製造が完了した後、ウエハ上の各半
導体集積回路装置の電気的特性を試験する（工程３０
３）。その際、得られた半導体集積回路装置の特性の平
均的な特性変動情報を、試験を行ったロットに続く半導
体集積回路装置の配線層形成工程にフィードバックす
る。その情報に基づいて、マスク上の配線形成用のパタ
ーンの寸法や形状等を変更する（工程３０４）。そのマ
スクとして前記実施の形態で説明したレジスト膜を遮光
パターンとするマスクを用いる。そして、そのマスクを
用いて、続くロットの半導体集積回路装置の配線層を形
成する。これにより、ロット毎の半導体集積回路装置の
トリミングを行う。

【０２６３】このようにすることで、電気的特性の揃っ
た信頼性の高い半導体集積回路装置を短期間のうちに提
供することが可能となる。また、トリミングのためのマ
スクのパターン変更に際して、無駄な材料や無駄な工程
を省けるので、信頼性の高い半導体集積回路装置を低コ
ストで提供できる。

【０２６４】（実施の形態２７）本実施の形態は、前記
実施の形態２６の変形例を説明するものである。ここで
は、配線層形成工程の途中の工程で半導体集積回路装置
の特性試験を行い、そこで得られた情報を、その後の配
線層形成工程にフィードフォワードすることで、半導体
集積回路装置の特性調整を行うものである。

【０２６５】図７６は、その流れを例示している。ま
ず、素子形成工程（工程３０１）後、配線層形成工程
（工程３０２ａ）を経る。ここでは、最終配線層形成工
程に到る前に（その後に配線層を形成する工程がまだあ
る段階で）、ウエハ上の半導体集積回路装置に対して電
気的特性試験を行う（工程３０３）。その際、得られた
半導体集積回路装置の特性情報に基づいて、続く最終配
線層形成工程（工程３０２ｂ）で用いるマスク上の配線
形成用のパターンの寸法や形状等を変更する（工程３０
４）。最終配線層とは、例えば半導体チップの外部端子
として機能するボンディングパッドを形成する層または
その一つ前の配線層を言う。そのマスクとして前記実施
の形態で説明したレジスト膜を遮光パターンとするマス
クを用いる。そして、そのマスクを用いて、ウエハ上の
最終配線層のパターンを形成する。このようにして半導
体集積回路装置のトリミングを行うことにより、前記実
施の形態２６と同様の効果を得ることが可能となる。

【０２６６】本実施の形態における発明の技術思想は、
配線層形成工程中において、半導体集積回路装置の特性
を試験し、そこで測定された特性情報を、その後に続く
配線層形成工程に伝送し、その特性情報に基づいて、前
記マスクを用いてトリミングを行うことであり、その情
報を上記最終配線層形成工程に伝送する限定されるもの
ではない。例えば上記特性情報を、その後の最終配線層
以外の配線層形成工程に伝送しても良いし、複数の配線
層形成工程に伝送しても良い。また、例えばウエハの段
階で封止工程を行う、いわゆるウエハプロセスパッケー
ジ技術では、ボンディングパッド形成後に再配線を行う
構造のものがあるが、その再配線層の形成工程に、上記
した特性情報を伝送し、再配線層形成工程で前記マスク
を用いてトリミングを行うようにしても良い。

【０２６７】（実施の形態２８）本実施の形態２８にお
いては、顧客情報を、マスク上のレジスト膜の遮光パタ
ーンでウエハ上に形成する場合について説明する。

【０２６８】半導体集積回路装置の製造工程において
は、例えば顧客名、番号、ロット番号、製造年月日、品
種、グレードまたはバージョン等のような情報を、可能
な限りウエハまたは半導体チップの一部に書き込んでお
くことが好ましい。そのようにすれば、製造された製品
の電気的特性、パターン変更状況等が分かり、半導体集
積回路装置の特性試験や選別等がし易くなるからであ
る。しかし、通常のマスクでは、マスクの製造に時間や
コストがかかるので、あまり詳しい情報まで書き込むこ
とはできない。そこで、本実施の形態においては、顧客
情報を、前記レジスト膜の遮光パターンを用いたマスク
により転写するようにした。これにより、短時間で、低
コストで、詳細な顧客情報をウエハ上に転写することが
可能となる。

【０２６９】図７７は、半導体集積回路装置の製造工程
の流れを示している。配線形成工程３０２に際して、レ
ジスト膜の遮光パターンを用いたマスクにより顧客情報
を転写する。ウエハ完成（工程３０３）に際して、顧客
情報を光学的に読み取り、情報を管理する。その後、組
立工程３０４を経て最終試験を行う（工程３０５）。そ
の際、上記顧客情報を自動的に参照することにより、そ
の半導体集積回路装置に合ったテストプログラムを自動
的に認識して回路の動作テストを行う。したがって、よ
り正確な試験を行うことが可能となる。

【０２７０】図７８（ａ）は、ウエハ８の要部平面図を
示している。顧客情報は、半導体チップ８ｃ内（領域３
０ａ）または隣接する半導体チップ８ｃ間の切断領域
（領域３０ｂ）に形成する。図７８（ｂ），（ｃ）は、
領域３０ａまたは領域３０ｂに形成された顧客情報パタ
ーンを例示している。また、図７８（ｄ）は、（ｂ）の
Ａ−Ａ線の断面図を例示している。図７８（ｂ）は、複
数の導体膜パターン１０ｎを平行に並べて配置すること
でバーコードを形成したものである。また、図７８
（ｃ）は、導体膜パターン１０ｐによって文字や数字等
を形成したものである。導体膜パターン１０ｎ，１０ｐ
は、配線パターンと同時に形成される。

【０２７１】また、図７９は、図７８（ｂ）の導体膜パ
ターン１０ｎを形成するのに用いたマスクの一例を示し
ている。図７９（ａ）は、前記実施の形態２のマスクＰ
Ｍ２の一部に、顧客情報形成用の遮光パターン３ｔをレ
ジスト膜で形成した場合を例示している。遮光パターン
３ｔは、前記遮光パターン３ａと同じ形成工程時に同じ
材料で形成されている。また、図７９（ｂ）は、前記実
施の形態３のマスクＰＭ３の一部に、顧客情報形成用の
光透過パターン１６ｓを形成した場合を例示している。
光透過パターン１６ｓは、遮光膜３ｕの一部を除去する
ことで形成されている。遮光膜３ｕは、前記遮光膜３ｂ
と同じ形成工程時に同じ材料で形成されている。また、
遮光膜３ｕの光透過パターン１６ｓは、遮光膜３ｂに光
透過パターン１６ｂを形成する際に同時に形成されてい
る。

【０２７２】また、レジストの遮光パターンによって簡
単な回路のパターンを形成し、半導体チップの所定のボ
ンディングパッド（あるいはパッケージング後のリード
ピン）から「０」と「１」の２値信号を読み取れるよう
にしても良い。これにより、組立工程後の半導体集積回
路装置の試験工程に際して、上記顧客情報を半導体集積
回路装置から電気的に読み取ることができるので、その
半導体集積回路装置に合ったテストプログラムを自動的
に認識して回路の動作テストを行うことが可能となる。
上記回路の構成としては、例えばボンディングパッド
（あるいはリード）と、半導体チップ内の電源端子（高
電位または低電位（０Ｖ））との接続を行うか否かによ
って、あるいは高低いずれの電源端子と接続するかによ
って、そのパッド（あるいはリード）に「１」または
「０」を割り当てる。その接続パターン部分を、前記実
施の形態２３，２４で説明したように、レジスト膜の遮
光パターンで形成する。これにより、マスク上において
情報を簡単に書き込み、また、書き換えることができ
る。もちろん、レジスト膜の遮光パターンで、半導体チ
ップに簡単な回路を構成することにより、リードに上記
顧客情報用の２値信号が出力されるようにしても良い。

【０２７３】以上、本発明者によってなされた発明を実
施の形態に基づき具体的に説明したが、本発明は前記実
施の形態に限定されるものではなく、その要旨を逸脱し
ない範囲で種々変更可能であることはいうまでもない。

【０２７４】例えば前記実施の形態においては、配線を
通常の配線構造とした場合について説明したが、これに
限定されるものではなく、例えば絶縁膜に形成された配
線または孔用の溝内に導体膜を埋め込むことで配線を形
成する、いわゆるダシマン法またはデュアルダマシン法
によって形成しても良い。

【０２７５】また、前記実施の形態においては、半導体
集積回路基板として半導体単体からなる半導体基板を用
いた場合について説明したが、これに限定されるもので
はなく、例えば絶縁層上に薄い半導体層を設けてなるＳ
ＯＩ（Silicon On Insulator）基板、半導体基板上にエ
ピタキシャル層を設けてなるエピタキシャル基板を用い
ても良い。

【０２７６】また、前記実施の形態においてマークパタ
ーンをレジスト膜で形成する場合に、そのレジスト膜に
マーク検出光（例えば欠陥検査装置のプローブ光（露光
波長よりも長波長の光であり、例えば波長５００ｎｍ：
情報検出光））を吸収する吸収材を添加しておいても良
い。

【０２７７】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野である半導体
集積回路装置の製造に適用した場合について説明した
が、それに限定されるものではなく、例えば例えば液晶
基板や磁気ヘッド等のような他の電子装置（電子回路装
置）等の製造方法にも適用できる。

【０２７８】

【発明の効果】本願によって開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下の通りである。 (1).本発明によれば、マスク基板の一部に集積回路パタ
ーン転写用のレジスト膜からなる遮光パターンを形成す
ることにより、マスクのパターンの変更または修正時間
を短縮することが可能となる。 (2).本発明によれば、マスク基板の主面の周辺部にメタ
ルからなる遮光部を設け、その遮光部に開口部を設ける
ことで情報検出用パターンを形成することにより、レジ
スト膜を遮光部として機能させるマスクにおいて、情報
検出能力を向上させることが可能となる。 (3).本発明によれば、マスク基板の主面の周辺部にメタ
ルからなる遮光部を設けたことにより、レジスト膜を遮
光膜として機能させるマスクを用いた露光処理におい
て、異物の発生を抑制または防止することが可能とな
る。

【図面の簡単な説明】

【図１】（ａ）は本発明の一実施の形態であるフォトマ
スクの平面図、（ｂ）は（ａ）のＡ−Ａ線の断面図であ
る。

【図２】フォトマスク上に所定のパターンを描画する際
のフォトマスクの保持手段を模式的に示す説明図であ
る。

【図３】（ａ）〜（ｃ）は図１のフォトマスクの製造工
程中における断面図である。

【図４】代表的な電子線レジスト膜の分光透過率を示す
グラフ図である。

【図５】（ａ）〜（ｃ）は図１のフォトマスクの製造工
程の変形例であって、その製造工程中における断面図で
ある。

【図６】（ａ）〜（ｃ）は図１のフォトマスクの製造工
程の変形例であって、その製造工程中における断面図で
ある。

【図７】図１のフォトマスクを用いた半導体集積回路装
置の製造工程であって、（ａ）は半導体ウエハの要部平
面図、（ｂ）は（ａ）のＡ−Ａ線の断面図である。

【図８】図７に続く工程であって、（ａ）は半導体ウエ
ハの要部平面図、（ｂ）は（ａ）のＡ−Ａ線の断面図で
ある。

【図９】図８に続く工程であって、（ａ）は半導体ウエ
ハの要部平面図、（ｂ）は（ａ）のＡ−Ａ線の断面図で
ある。

【図１０】本実施の形態で用いた縮小投影露光装置の一
例の説明図である。

【図１１】図１のフォトマスクを用いた具体的な半導体
集積回路装置の製造工程中の要部断面図である。

【図１２】図１１に続くフォトマスクを用いた具体的な
半導体集積回路装置の製造工程中の要部断面図である。

【図１３】図１２に続くフォトマスクを用いた具体的な
半導体集積回路装置の製造工程中の要部断面図である。

【図１４】図１３に続くフォトマスクを用いた具体的な
半導体集積回路装置の製造工程中の要部断面図である。

【図１５】（ａ）はレジスト膜で形成された遮光パター
ンの修正変更工程時における図１のフォトマスクの平面
図、（ｂ）は（ａ）のＡ−Ａ線の断面図である。

【図１６】図１５に続く工程であって、（ａ）はレジス
ト膜で形成された遮光パターンの修正変更工程時におけ
る図１のフォトマスクの平面図、（ｂ）は（ａ）のＡ−
Ａ線の断面図である。

【図１７】（ａ）は図１６のフォトマスクにより転写さ
れたパターンを示す半導体ウエハの平面図、（ｂ）は
（ａ）のＡ−Ａ線の断面図である。

【図１８】本実施の形態のフォトマスクを開発または製
造時に用いて有効な半導体チップの一例の平面図であ
る。

【図１９】本実施の形態のフォトマスクを開発または製
造時に用いて有効な半導体チップの他の例の平面図であ
る。

【図２０】本実施の形態のフォトマスクを開発または製
造時に用いて有効な半導体チップのさらに他の例の平面
図である。

【図２１】（ａ）は本発明の他の実施の形態であるフォ
トマスクの平面図、（ｂ）は（ａ）のＡ−Ａ線の断面図
である。

【図２２】（ａ）はレジスト膜で形成された遮光パター
ンの修正変更工程時における図２１のフォトマスクの平
面図、（ｂ）は（ａ）のＡ−Ａ線の断面図である。

【図２３】（ａ）はレジスト膜で形成された遮光パター
ンの修正変更工程時における図１のフォトマスクの平面
図、（ｂ）は（ａ）のＡ−Ａ線の断面図である。

【図２４】（ａ）は本発明の他の実施の形態であるフォ
トマスクの平面図、（ｂ）は（ａ）のＡ−Ａ線の断面図
である。

【図２５】（ａ）はレジスト膜で形成された遮光パター
ンの修正変更工程時における図２４のフォトマスクの平
面図、（ｂ）は（ａ）のＡ−Ａ線の断面図である。

【図２６】（ａ）はレジスト膜で形成された遮光パター
ンの修正変更工程時における図１のフォトマスクの平面
図、（ｂ）は（ａ）のＡ−Ａ線の断面図である。

【図２７】（ａ）は本発明の他の実施の形態である第１
のフォトマスクの平面図、（ｂ）は（ａ）のＡ−Ａ線の
断面図である。

【図２８】（ａ）は本発明の他の実施の形態である第２
のフォトマスクの平面図、（ｂ）は（ａ）のＡ−Ａ線の
断面図である。

【図２９】（ａ）はレジスト膜で形成された遮光パター
ンの修正変更工程時における図２８のフォトマスクの平
面図、（ｂ）は（ａ）のＡ−Ａ線の断面図である。

【図３０】（ａ）はレジスト膜で形成された遮光パター
ンの修正変更工程時における図２８のフォトマスクの平
面図、（ｂ）は（ａ）のＡ−Ａ線の断面図である。

【図３１】本発明の他の実施の形態であるフォトマスク
の断面図、（ｂ）は（ａ）のフォトマスクの各部を透過
した露光光の位相反転の様子を示すフォトマスクの断面
図である。

【図３２】本発明の他の実施の形態であるフォトマスク
の断面図、（ｂ）は（ａ）のフォトマスクの製造工程中
の断面図である。

【図３３】本発明の他の実施の形態であるフォトマスク
の断面図、（ｂ）は（ａ）のフォトマスクの製造工程中
の断面図である。

【図３４】（ａ）〜（ｄ）は本発明の他の実施の形態で
あるフォトマスクの製造工程中の断面図である。

【図３５】本発明の他の実施の形態であるフォトマスク
の断面図、（ｂ）は（ａ）のフォトマスクの各部を透過
した露光光の位相反転の様子を示すフォトマスクの断面
図である。

【図３６】（ａ）〜（ｅ）は図３５のフォトマスクの製
造工程中の断面図である。

【図３７】本発明の他の実施の形態であるフォトマスク
の断面図、（ｂ）は（ａ）のフォトマスクの各部を透過
した露光光の位相反転の様子を示すフォトマスクの断面
図である。

【図３８】本発明の他の実施の形態であるフォトマスク
の断面図である。

【図３９】本発明の他の実施の形態であるフォトマスク
の断面図である。

【図４０】（ａ）は本発明の他の実施の形態であるフォ
トマスクの断面図、（ｂ）は（ａ）のフォトマスクのパ
ターン修正変更時の断面図である。

【図４１】（ａ）は本発明の他の実施の形態であるフォ
トマスクの断面図、（ｂ）は（ａ）のフォトマスクのパ
ターン修正変更時の断面図である。

【図４２】（ａ）は本発明の他の実施の形態であるフォ
トマスクの断面図、（ｂ）は（ａ）のフォトマスクを露
光装置に装着した際の説明図である。

【図４３】（ａ）は本発明の他の実施の形態であるフォ
トマスクのメタルによる遮光パターンとレジスト膜によ
る遮光パターンとの接続部の平面図、（ｂ）は（ａ）の
Ａ−Ａ線の断面図である。

【図４４】（ａ）および（ｂ）は本発明の他の実施の形
態であるフォトマスクにおいてメタルによる遮光パター
ンとレジスト膜による遮光パターンとの間に位置ずれが
生じた場合の説明図である。

【図４５】（ａ）は本発明の他の実施の形態であるフォ
トマスクのメタルによる遮光パターンとレジスト膜によ
る遮光パターンとの接続部の平面図、（ｂ）は（ａ）の
Ａ−Ａ線の断面図である。

【図４６】（ａ）は図４５のフォトマスクにおいてメタ
ルによる遮光パターンとレジスト膜による遮光パターン
との位置がずれた場合を示す説明図、（ｂ）は（ａ）の
フォトマスクを用いて半導体ウエハに転写されたパター
ンの平面図、（ｃ）は（ｂ）のＡ−Ａ線の断面図であ
る。

【図４７】（ａ）および（ｂ）は図４６（ｂ）の上層の
パターン層をも示した半導体ウエハの要部平面図、
（ｃ）は（ａ）および（ｂ）のＡ−Ａ線の断面図であ
る。

【図４８】（ａ）は本発明の他の実施の形態であるフォ
トマスクのメタルによる遮光パターンとレジスト膜によ
る遮光パターンとの接続部の平面図、（ｂ）は（ａ）の
Ａ−Ａ線の断面図である。

【図４９】（ａ）は図４８のフォトマスクを用いて半導
体ウエハに転写されたパターンの平面図、（ｂ）は
（ａ）のＡ−Ａ線の断面図である。

【図５０】（ａ）は本発明の他の実施の形態であるフォ
トマスクのメタルによる遮光パターンとレジスト膜によ
る遮光パターンとの接続部の要部平面図、（ｂ）は
（ａ）のメタルによる遮光パターンとレジスト膜による
遮光パターンとが位置ずれした場合を示す要部平面図で
ある。

【図５１】本発明の他の実施の形態である半導体チップ
の平面図である。

【図５２】（ａ）は図５１の半導体チップにおける基本
セルの平面図、（ｂ）は（ａ）の要部断面図、（ｃ）は
（ｂ）に配線層を形成した場合の半導体チップの要部断
面図である。

【図５３】（ａ）は図５１の半導体チップに形成される
ＮＡＮＤ回路のシンボル図、（ｂ）は（ａ）の回路図、
（ｃ）は（ｂ）のパターンレイアウトを示す要部平面図
である。

【図５４】（ａ）および（ｂ）は、本発明の他の実施の
形態のフォトマスクであって、図５３の回路パターンを
転写する際に用いるフォトマスクの要部平面図である。

【図５５】（ａ）は図５１の半導体チップに形成される
ＮＯＲ回路のシンボル図、（ｂ）は（ａ）の回路図、
（ｃ）は（ｂ）のパターンレイアウトを示す要部平面図
である。

【図５６】（ａ）および（ｂ）は、本発明の他の実施の
形態のフォトマスクであって、図５５の回路パターンを
転写する際に用いるフォトマスクの要部平面図である。

【図５７】（ａ）はマスクＲＯＭの要部平面図、（ｂ）
は（ａ）の回路図、（ｃ）は（ａ）のＡ−Ａ線の断面図
である。

【図５８】（ａ）は本発明の他の実施の形態のフォトマ
スクであって、図５７のマスクＲＯＭにイオン注入によ
ってデータ書き込みのためのパターンを半導体ウエハ上
に転写する際に用いるフォトマスクの要部平面図、
（ｂ）は（ａ）のフォトマスクで転写されるパターンの
位置を示す半導体ウエハの要部平面図、（ｃ）は（ａ）
のデータ書き込み時の様子を示す半導体ウエハの断面図
である。

【図５９】（ａ）は本発明の他の実施の形態のフォトマ
スクであって、図５７のマスクＲＯＭにイオン注入によ
ってデータ書き込みのためのパターンを半導体ウエハ上
に転写する際に用いるフォトマスクの要部平面図、
（ｂ）は（ａ）のフォトマスクで転写されるパターンの
位置を示す半導体ウエハの要部平面図、（ｃ）は（ａ）
のデータ書き込み時の様子を示す半導体ウエハの断面図
である。

【図６０】（ａ）は本発明の他の実施の形態のフォトマ
スクであって、図５７のマスクＲＯＭにイオン注入によ
ってデータ書き込みのためのパターンを半導体ウエハ上
に転写する際に用いるフォトマスクの要部平面図、
（ｂ）は（ａ）のフォトマスクで転写されるパターンの
位置を示す半導体ウエハの要部平面図、（ｃ）は（ａ）
のデータ書き込み時の様子を示す半導体ウエハの断面図
である。

【図６１】（ａ）は他のマスクＲＯＭの要部平面図、
（ｂ）は（ａ）の回路図、（ｃ）は（ａ）のＡ−Ａ線の
断面図である。

【図６２】（ａ）は本発明の他の実施の形態のフォトマ
スクであって、図６１のマスクＲＯＭにデータ書き込み
のためのコンタクトホールパターンを半導体ウエハ上に
転写する際に用いるフォトマスクの要部平面図、（ｂ）
は（ａ）のフォトマスクで転写されるパターンの位置を
示す半導体ウエハの要部平面図、（ｃ）は（ｂ）の回路
図、（ｄ）の（ｂ）のＡ−Ａ線の断面図である。

【図６３】（ａ）および（ｂ）は図６２のコンタクトホ
ールの形成方法を説明するための半導体ウエハの要部断
面図である。

【図６４】（ａ）は本発明の他の実施の形態のフォトマ
スクであって、図６１のマスクＲＯＭにデータ書き込み
のためのコンタクトホールパターンを半導体ウエハ上に
転写する際に用いるフォトマスクの要部平面図、（ｂ）
は（ａ）のフォトマスクで転写されるパターンの位置を
示す半導体ウエハの要部平面図、（ｃ）は（ｂ）の回路
図、（ｄ）の（ｂ）のＡ−Ａ線の断面図である。

【図６５】（ａ）は本発明の他の実施の形態のフォトマ
スクであって、図６１のマスクＲＯＭにデータ書き込み
のためのコンタクトホールパターンを半導体ウエハ上に
転写する際に用いるフォトマスクの要部平面図、（ｂ）
は（ａ）のフォトマスクで転写されるパターンの位置を
示す半導体ウエハの要部平面図、（ｃ）は（ｂ）の回路
図、（ｄ）の（ｂ）のＡ−Ａ線の断面図である。

【図６６】（ａ）は本発明の他の実施の形態であるマス
クＲＯＭの要部平面図、（ｂ）は（ａ）の回路図、
（ｃ）は（ａ）のＡ−Ａ線の断面図である。

【図６７】本発明の他の実施の形態である半導体集積回
路装置の特性調整の説明図である。

【図６８】本発明の他の実施の形態である半導体集積回
路装置の特性調整の説明図である。

【図６９】（ａ）は半導体ウエハ上における図６７また
は図６８の端子のパターンを模式的に示す説明図、
（ｂ）は（ａ）のパターンの転写に用いるフォトマスク
の要部平面図である。

【図７０】（ａ）は半導体ウエハ上における図６７また
は図６８の端子のパターンの説明図、（ｂ）は（ａ）の
パターンの転写に用いるフォトマスクの要部平面図であ
る。

【図７１】本発明の他の実施の形態である半導体集積回
路装置の冗長構成の説明図である。

【図７２】（ａ）は半導体ウエハ上における図７１の端
子のパターンを模式的に示す説明図、（ｂ）は（ａ）の
パターンの転写に用いるフォトマスクの要部平面図であ
る。

【図７３】（ａ）は半導体ウエハ上における図７１の端
子のパターンの説明図、（ｂ）は（ａ）のパターンの転
写に用いるフォトマスクの要部平面図である。

【図７４】（ａ）〜（ｃ）は発明の他の実施の形態であ
る半導体集積回路装置の製造工程で用いるフォトマスク
における一連の流れの一例の説明図である。

【図７５】本発明の他の実施の形態である半導体集積回
路装置の製造工程の説明図である。

【図７６】本発明の他の実施の形態である半導体集積回
路装置の製造工程の説明図である。

【図７７】本発明の他の実施の形態である半導体集積回
路装置の製造工程の説明図である。

【図７８】（ａ）は本発明の他の実施の形態である半導
体集積回路装置の製造工程中のは半導体ウエハの要部平
面図、（ｂ）および（ｃ）は半導体ウエハ上に転写され
た情報の記述例を示す半導体ウエハの要部平面図、
（ｄ）は（ｂ）のＡ−Ａ線の断面図である。

【図７９】（ａ）および（ｂ）は本発明の他の実施の形
態であるフォトマスクであって、図７８（ｂ）の情報を
転写する際に用いたフォトマスクの要部平面図である。

【符号の説明】

１マスク基板２遮光膜２ａ遮光パターン２ｂ遮光パターン２ｃ遮光パターン２ｄ遮光膜２ｅ遮光膜２ｆ遮光膜２ｇ遮光パターン３レジスト膜３ａ遮光パターン３ｂ遮光膜３ｃハーフトーンパターン３ｄハーフトーンパターン３ｅハーフトーンパターン３ｆ〜３ｉ遮光膜３ｊ，３ｋ，３ｍ遮光膜３ｐ〜３ｒ遮光膜３ｓ遮光パターン３ｔ遮光パターン３ｕ遮光膜４ａマークパターン４ｂマークパターン５装着部５Ａ領域６ａレジスト膜７ａ透明導電膜７ｂ水溶性導電有機膜８半導体ウエハ８ｓ半導体基板８ｃ１〜８ｃ３半導体チップ９ａ絶縁膜９ｂフィールド絶縁膜９ｃゲート絶縁膜９ｄ層間絶縁膜９ｅＳＯＧ膜９ｆ層間絶縁膜１０ａ導体膜１０ａ１導体膜パターン１０ｂゲート電極１０ｃ配線１０ｄ抵抗１０ｅ第１層配線１０ｆ導体膜パターン１０ｇ第２層配線１０ｈ第３層配線１０ｉ〜１０ｋ配線１０ＶDD 電源配線１０ＶSS 電源配線１０ｍデータ線１０ｎ導体膜パターン１１ａレジスト膜１１ａ１レジストパターン１２縮小投影露光装置１２ａ光源１２ｂフライアイレンズ１２ｃ照明形状調整アパーチャ１２ｄ１，１２ｄ２コンデンサレンズ１２ｅミラー１２ｆ投影レンズ１２ｇマスク位置制御手段１２ｈマスクステージ１２ｉ位置検出手段１２ｊ試料台１２ｋＺステージ１２ｍＸＹステージ１２ｎ主制御系１２ｐ１，１２ｐ２駆動手段１２ｑミラー１２ｒレーザ測長器１３半導体領域１４半導体領域１５コンタクトホール１５ａ〜１５ｉコンタクトホール１５ｊコンタクトホール１５ｋ，１５ｍ，１５ｎコンタクトホール１６ａ光透過パターン１６ｂ光透過パターン１６ｃ光透過開口領域１６ｄ光透過開口領域１６ｅ光透過開口領域１６ｆ光透過パターン１６ｇ〜１６ｊ光透過パターン１６ｋ光透過パターン１６ｍ，１６ｎ，１６ｐ〜１６ｒ光透過パターン１６ｓ光透過パターン１８溝１９位相調整膜２０レジスト膜２１ハーフトーン膜２１ａハーフトーンパターン２２ａ，２２ｂ位相シフタ２３保護膜２４保護膜２５スルーホール２６入出力回路領域２７ａ，２７ｂスルーホール２８ａ〜２８ｅ開口パターン２００マスク保持部２００ａ３点ピン２００ｂ押し付けピン２００ｍマークパターンＰＭ１〜ＰＭ３，ＰＭ４〜ＰＭ２１，ＰＭ２３，ＰＭ２
４フォトマスクＰＭ４１第１のフォトマスクＰＭ４２第２のフォトマスクＰＭ１９ＣフォトマスクＰＭ１９ＬフォトマスクＷＬワード線ＰＥペリクルＰＥｆペリクル張り付けフレームＥＡアースＮＷＬｎウエルＰＷＬｐウエルＱp ｐＭＩＳＱn ｎＭＩＳＤ１〜Ｄ３素子転写領域ＢＣ基本セルＮＤＮＡＮＤ回路ＮＲＮＯＲ回路ＩＮＶインバータ回路Ｒ１〜Ｒｎ抵抗Ｃ１〜ＣｎコンデンサＴａ端子Ｔｂ１〜Ｔｂｎ端子Ｔｃ１〜Ｔｃ３端子Ｊ１，Ｊ２接続部

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号ＦＩテーマコート゛(参考）Ｈ０１Ｌ 21/027 Ｈ０１Ｌ 21/30 ５０２Ｐ (72)発明者岡田譲二東京都小平市上水本町五丁目20番１号株式会社日立製作所半導体グループ内 (72)発明者森和孝東京都青梅市新町六丁目16番地の３株式会社日立製作所デバイス開発センタ内 (72)発明者宮崎浩東京都小平市上水本町五丁目20番１号株式会社日立製作所半導体グループ内Ｆターム(参考） 2H095 BA02 BA07 BB01 BB03 BB17 BB27 BB30 BC01 BC05 BC08 BC16 BC19 BE10

Claims

【特許請求の範囲】

【請求項１】マスク基板に集積回路パターン転写用の
メタルからなる遮光パターンを形成する工程、前記マス
ク基板に集積回路パターン転写用のレジスト膜からなる
遮光パターンを形成する工程を有することを特徴とする
フォトマスクの製造方法。
【請求項２】請求項１記載のフォトマスクの製造方法
において、前記レジスト膜からなる遮光パターンを除去
し、代わりにレジスト膜からなる新たな遮光パターンを
形成する工程を有することを特徴とするフォトマスクの
製造方法。
【請求項３】請求項２記載のフォトマスクの製造方法
において、前記レジスト膜からなる遮光パターンを有機
溶剤によって除去することを特徴とするフォトマスクの
製造方法。
【請求項４】請求項２記載のフォトマスクの製造方法
において、前記レジスト膜からなる遮光パターンを酸素
プラズマアッシング法によって除去することを特徴とす
るフォトマスクの製造方法。
【請求項５】請求項２記載のフォトマスクの製造方法
において、前記レジスト膜からなる遮光パターンを機械
的に剥離することを特徴とするフォトマスクの製造方
法。
【請求項６】請求項１記載のフォトマスクの製造方法
において、前記集積回路パターン転写用のメタルからな
る遮光パターンを形成する工程時に、前記マスク基板の
主面の周辺部にメタルからなる遮光パターンを形成する
ことを特徴とするフォトマスクの製造方法。
【請求項７】請求項６記載のフォトマスクの製造方法
において、前記マスク基板の主面の周辺部におけるメタ
ルからなる遮光パターンにペリクルを接触固定すること
を特徴とするフォトマスクの製造方法。
【請求項８】請求項６記載のフォトマスクの製造方法
において、前記マスク基板の主面の周辺部におけるメタ
ルからなる遮光パターンに開口部を設けることで情報検
出用パターンを形成することを特徴とするフォトマスク
の製造方法。
【請求項９】請求項１記載のフォトマスクの製造方法
において、前記マスク基板の主面の周辺部に、前記マス
ク基板が露出する領域を形成することを特徴とするフォ
トマスクの製造方法。
【請求項１０】請求項９記載のフォトマスクの製造方
法において、前記マスク基板の主面の周辺部におけるマ
スク基板が露出する領域にペリクルを接触固定すること
を特徴とするフォトマスクの製造方法。
【請求項１１】請求項９記載のフォトマスクの製造方
法において、前記マスク基板の主面の周辺部におけるマ
スク基板が露出する領域にメタルからなる遮光パターン
を設けることで情報検出用パターンを形成することを特
徴とするフォトマスクの製造方法。
【請求項１２】請求項１記載のフォトマスクの製造方
法において、前記マスク基板の主面におけるマスク基板
が露出する領域にレジスト膜からなる遮光パターンを設
けることで情報検出用パターンを形成することを特徴と
するフォトマスクの製造方法。
【請求項１３】請求項１２記載のフォトマスクの製造
方法において、前記情報検出用パターンを形成するレジ
スト膜に、情報検出光を吸光する吸光材を添加すること
を特徴とするフォトマスクの製造方法。
【請求項１４】請求項１記載のフォトマスクの製造方
法において、前記レジスト膜からなる遮光パターンを形
成する工程の前に、前記メタルからなる遮光パターンの
表面に保護膜を形成する工程を有することを特徴とする
フォトマスクの製造方法。
【請求項１５】請求項１記載のフォトマスクの製造方
法において、前記レジスト膜からなる遮光パターンの形
成処理に先立って、マスク基板上に帯電防止膜を堆積す
る工程を有することを特徴とするフォトマスクの製造方
法。
【請求項１６】請求項１記載のフォトマスクの製造方
法において、前記遮光パターンを形成するレジスト膜
が、ノボラック系樹脂を主成分とすることを特徴とする
フォトマスクの製造方法。
【請求項１７】請求項１記載のフォトマスクの製造方
法において、前記遮光パターンを形成するレジスト膜
が、ポリビニルフェノール樹脂を主成分とすることを特
徴とするフォトマスクの製造方法。
【請求項１８】請求項１記載のフォトマスクの製造方
法において、前記メタルが高融点金属膜、高融点金属膜
とシリコンとの化合物からなることを特徴とするフォト
マスクの製造方法。
【請求項１９】以下の工程を有することを特徴とする
フォトマスクの製造方法：（ａ）マスク基板上に帯電防止膜を堆積する工程、
（ｂ）前記帯電防止膜上に集積回路パターン転写用のメ
タルからなる遮光パターンを形成する工程、（ｃ）前記
帯電防止膜上に集積回路パターン転写用のレジスト膜か
らなる遮光パターンを形成する工程。
【請求項２０】以下の工程を有することを特徴とする
フォトマスクの製造方法：（ａ）マスク基板上に集積回路パターン転写用のメタル
からなる遮光パターンを形成する工程、（ｂ）前記マス
ク基板上に集積回路パターン転写用のレジスト膜を堆積
する工程、（ｃ）前記レジスト膜上に帯電防止膜を堆積
する工程、（ｄ）前記レジスト膜からなる遮光パターン
を形成する工程。
【請求項２１】以下の工程を有することを特徴とする
フォトマスクの製造方法：（ａ）マスク基板上に集積回路パターン転写用のメタル
からなる遮光パターンを形成する工程、（ｂ）前記マス
ク基板上に第１のレジスト膜を堆積する工程、（ｃ）前
記第１のレジスト膜上に第２のレジスト膜を堆積する工
程、（ｄ）前記第２のレジスト膜をパターン加工するこ
とにより遮光パターンを形成する工程、（ｅ）前記第２
のレジスト膜からなる遮光パターンをエッチングマスク
として、第１のレジスト膜をパターン加工する工程。
【請求項２２】請求項２１記載のフォトマスクの製造
方法において、前記第１のレジスト膜は、透過光に位相
差を生じさせる位相調整膜であることを特徴とするフォ
トマスクの製造方法。
【請求項２３】マスク基板に、集積回路パターン転写
用のメタルからなる遮光パターンおよび前記集積回路パ
ターン転写用のレジスト膜からなる遮光パターンを有す
ることを特徴とするフォトマスク。
【請求項２４】請求項２３記載のフォトマスクにおい
て、前記メタルからなる遮光パターンが、前記レジスト
膜からなる遮光パターンに連結された部分を有すること
を特徴とするフォトマスク。
【請求項２５】請求項２３記載のフォトマスクにおい
て、前記マスク基板上に帯電防止膜を設けたことを特徴
とするフォトマスク。
【請求項２６】請求項２３記載のフォトマスクにおい
て、前記マスク基板上に、前記レジスト膜からなる遮光
パターンにより形成された顧客情報パターン転写用の遮
光パターンを設けたことを特徴とするフォトマスク。
【請求項２７】請求項２３記載のフォトマスクにおい
て、前記遮光パターンを形成するレジスト膜が、ノボラ
ック系樹脂を主成分とすることを特徴とするフォトマス
ク。
【請求項２８】請求項２３記載のフォトマスクにおい
て、前記遮光パターンを形成するレジスト膜が、ポリビ
ニルフェノール樹脂を主成分とすることを特徴とするフ
ォトマスク。
【請求項２９】請求項２３記載のフォトマスクにおい
て、前記メタルが高融点金属膜または高融点金属膜シリ
サイドからなることを特徴とするフォトマスク。
【請求項３０】請求項２３記載のフォトマスクは、露
光光の波長が１００ｎｍ以上、２５０ｎｍ未満とする露
光処理で用いることを特徴とするフォトマスク。
【請求項３１】マスク基板に、集積回路パターン転写
用のメタルからなる遮光パターンおよび前記集積回路パ
ターン転写用のレジスト膜からなるハーフトーンパター
ンとを有することを特徴とするフォトマスク。
【請求項３２】マスク基板に、集積回路パターン転写
用のメタルからなる遮光パターン、前記集積回路パター
ン転写用の位相シフタおよび前記集積回路パターン転写
用のパターンであって前記位相シフタの周辺を取り囲む
ように設けられたレジスト膜からなる遮光パターンを有
することを特徴とするフォトマスク。
【請求項３３】マスク基板に、集積回路パターン転写
用のレジスト膜からなる遮光パターンおよび前記レジス
ト膜とは異なる材料からなる前記集積回路パターン転写
用のハーフトーンパターンを有することを特徴とするフ
ォトマスク。
【請求項３４】マスク基板に、集積回路パターン転写
用のレジスト膜からなるハーフトーンパターンおよび前
記レジスト膜とは異なる材料からなる前記集積回路パタ
ーン転写用のハーフトーンパターンを有することを特徴
とするフォトマスク。
【請求項３５】マスク基板に、集積回路パターン転写
用のレベンソン型位相シフトパターンおよび集積回路パ
ターン転写用のレジスト膜からなる遮光パターンを有す
ることを特徴とするフォトマスク。
【請求項３６】マスク基板に、集積回路パターン転写
用のレベンソン型位相シフトパターン、前記集積回路パ
ターン転写用の位相シフタおよび前記集積回路パターン
転写用のパターンであって前記位相シフタの周辺を取り
囲むように設けられたレジスト膜からなる遮光パターン
を有することを特徴とするフォトマスク。
【請求項３７】マスク基板上に、集積回路パターン転
写用のメタルからなる遮光パターンと、前記集積回路パ
ターン転写用のパターンであって、第１のレジスト膜上
に第２のレジスト膜が積み重ねられてなるレジストパタ
ーンとを有し、前記第１、第２のレジスト膜のいずれか
一方によりハーフトーンパターンが形成されていること
を特徴とするフォトマスク。
【請求項３８】マスク基板の一部に、集積回路パター
ン転写用のレジスト膜からなる遮光パターンを有するこ
とを特徴とするフォトマスク。